JP2014225739A - Voltage determination device - Google Patents
Voltage determination device Download PDFInfo
- Publication number
- JP2014225739A JP2014225739A JP2013103091A JP2013103091A JP2014225739A JP 2014225739 A JP2014225739 A JP 2014225739A JP 2013103091 A JP2013103091 A JP 2013103091A JP 2013103091 A JP2013103091 A JP 2013103091A JP 2014225739 A JP2014225739 A JP 2014225739A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- input
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Description
本発明は、入力電圧の大きさを判定する電圧判定装置に関する。 The present invention relates to a voltage determination device that determines the magnitude of an input voltage.
従来、入力電圧の大きさを判定する電圧判定装置として、例えば以下に示す特許文献1に開示されている電圧比較回路がある。
Conventionally, as a voltage determination device for determining the magnitude of an input voltage, for example, there is a voltage comparison circuit disclosed in
この電圧比較回路は、入力電圧を比較基準である基準電圧と比較し、比較結果に応じた信号を出力する回路である。電圧比較回路は、分圧回路と、基準電源と、コンパレータとを備えている。分圧回路は、入力電圧を所定の分圧比で分圧する。基準電源は、比較基準となる基準電圧を出力する。コンパレータは、分圧回路によって分圧された入力電圧を、基準電源の出力する基準電圧を比較し、比較結果に応じた信号を出力する。 This voltage comparison circuit is a circuit that compares an input voltage with a reference voltage that is a comparison reference, and outputs a signal corresponding to the comparison result. The voltage comparison circuit includes a voltage dividing circuit, a reference power supply, and a comparator. The voltage dividing circuit divides the input voltage at a predetermined voltage dividing ratio. The reference power supply outputs a reference voltage serving as a comparison reference. The comparator compares the input voltage divided by the voltage dividing circuit with the reference voltage output from the reference power supply, and outputs a signal corresponding to the comparison result.
ところで、基準電圧は、比較基準となる電圧であり、必要に応じてさまざまな値に設定される。そのため、電圧比較回路を駆動するための電源の電圧を、そのまま基準電圧として用いることができず、基準電圧を出力する基準電源を別途設けなければならない。従って、回路の構成が複雑になり、コストアップしてしまうという問題があった。また、基準電源の立ち上り時において、基準電源の出力が基準電圧に達するまでの期間は、正しい比較結果を得ることができないという問題もあった。 Incidentally, the reference voltage is a voltage that serves as a comparison reference, and is set to various values as necessary. For this reason, the voltage of the power supply for driving the voltage comparison circuit cannot be used as it is as the reference voltage, and a reference power supply for outputting the reference voltage must be provided separately. Therefore, there is a problem that the circuit configuration becomes complicated and the cost increases. In addition, there is a problem that a correct comparison result cannot be obtained during a period until the output of the reference power source reaches the reference voltage at the time of start-up of the reference power source.
本発明はこのような事情に鑑みてなされたものであり、基準電源を別途設けることなく、簡素な構成で入力電圧の大きさを判定することができる電圧判定装置を提供することを目的とする。 The present invention has been made in view of such circumstances, and an object thereof is to provide a voltage determination device capable of determining the magnitude of an input voltage with a simple configuration without separately providing a reference power supply. .
上記課題を解決するためになされた本発明は、入力電圧の大きさを判定する電圧判定装置において、入力電圧に対して第1比率を乗じた第1電圧を出力する第1電圧出力回路と、入力電圧に対して第1比率より小さい第2比率を乗じた第2電圧を出力する第2電圧出力回路と、第1電圧出力回路及び第2電圧出力回路に接続され、第1電圧と第2電圧の差分電圧を基準差分電圧と比較し、比較結果に基づいて入力電圧の大きさを判定する判定回路と、を有することを特徴とする。 The present invention made to solve the above problems is a voltage determination device for determining the magnitude of an input voltage, a first voltage output circuit for outputting a first voltage obtained by multiplying the input voltage by a first ratio; A second voltage output circuit for outputting a second voltage obtained by multiplying the input voltage by a second ratio smaller than the first ratio; and the first voltage output circuit and the second voltage output circuit connected to the first voltage output circuit and the second voltage output circuit. And a determination circuit that compares the voltage difference voltage with a reference difference voltage and determines the magnitude of the input voltage based on the comparison result.
この構成によれば、第1電圧及び第2電圧は、いずれも入力電圧に所定比率を乗じた電圧である。第1電圧と第2電圧の差分電圧は、入力電圧が大きくなるとそれに伴って大きくなり、入力電圧が小さくなるとそれに伴って小さくなる。そのため、第1電圧と第2電圧の差分電圧を基準差分電圧と比較し、比較結果に基づいて入力電圧の大きさを判定することができる。この場合、従来のように、基準電源を別途設ける必要がない。そのため、簡素な構成で入力電圧の大きさを判定することができる。しかも、供給源が動作を開始し、入力電圧が定格電圧に達するまでの間も、入力電圧の大きさを正しく判定することができる。 According to this configuration, the first voltage and the second voltage are both voltages obtained by multiplying the input voltage by a predetermined ratio. The differential voltage between the first voltage and the second voltage increases with an increase in the input voltage, and decreases with an increase in the input voltage. Therefore, the difference voltage between the first voltage and the second voltage can be compared with the reference difference voltage, and the magnitude of the input voltage can be determined based on the comparison result. In this case, there is no need to separately provide a reference power supply as in the prior art. Therefore, the magnitude of the input voltage can be determined with a simple configuration. In addition, the magnitude of the input voltage can be correctly determined until the supply source starts operating and the input voltage reaches the rated voltage.
次に、実施形態を挙げ、本発明をより詳しく説明する。 Next, the present invention will be described in more detail with reference to embodiments.
(第1実施形態)
まず、図1及び図2を参照して第1実施形態の電圧判定装置の構成について説明する。
(First embodiment)
First, the configuration of the voltage determination apparatus according to the first embodiment will be described with reference to FIGS. 1 and 2.
図1に示す電圧判定装置1は、電源電圧Vdd(入力電圧)の大きさを判定する装置である。図2に示すように、電源電圧Vddは、供給源が動作を開始すると、時間の経過とともに徐々に上昇し定格電圧に達する。電圧判定装置1は、具体的には、電源電圧Vddが基準電圧Vsより小さいか否かを判定する装置である。図1に示すように、電圧判定装置1は、第1電圧出力回路10と、第2電圧出力回路11と、判定回路12と、出力ドライバ回路13とを備えている。第1電圧出力回路10、第2電圧出力回路11、判定回路12及び出力ドライバ回路13はICとして一体的に構成されている。
A
第1電圧出力回路10は、電源電圧Vddに対して第1比率を乗じた第1電圧V1を出力する回路である。第1電圧出力回路10は分圧回路100によって構成されている。分圧回路100は、直列接続された抵抗100a、100bによって構成されている。抵抗100aの一端は電源電圧Vddの供給源に、抵抗100bの一端は電圧の基準点であるグランドにそれぞれ接続されている。また、抵抗100a、100bの直列接続点は判定回路12に接続されている。抵抗100a、100bの抵抗値は、抵抗100a、100bの直列接続点の電圧が電源電圧Vddに対して第1比率を乗じた第1電圧V1となるように設定されている。
The first
第2電圧出力回路11は、電源電圧Vddに対して第1比率より小さい第2比率を乗じた第2電圧V2を出力する回路である。第2電圧出力回路11は分圧回路110によって構成されている。分圧回路110は、直列接続された抵抗110a、110bによって構成されている。抵抗110aの一端は電源電圧Vddの供給源に、抵抗110bの一端は電圧の基準点であるグランドにそれぞれ接続されている。また、抵抗110a、110bの直列接続点は判定回路12に接続されている。抵抗110a、110bの抵抗値は、抵抗110a、110bの直列接続点の電圧が電源電圧Vddに対して第2比率を乗じた第2電圧V2となるように設定されている。
The second
判定回路12は、第1電圧出力回路10及び第2電圧出力回路11に接続され、第1電圧V1と第2電圧V2の差分電圧ΔVを基準差分電圧ΔVsと比較し、比較結果に基づいて電源電圧Vddの大きさを判定する回路である。具体的には、差分電圧ΔVが基準差分電圧ΔVsより小さいとき、電源電圧Vddが基準電圧Vsより小さいと判定する回路である。ここで、基準差分電圧ΔVsは、図2に示すように、電源電圧Vddが基準電圧Vsである場合における、第1電圧V1と第2電圧V2の差分電圧ΔVである。図1に示すように、判定回路12はコンパレータ120によって構成されている。
The
コンパレータ120は、第1電圧出力回路10が接続される第1入力端子Tin1と第2電圧出力回路11が接続される第2入力端子Tin2の間のオフセット電圧が基準差分電圧ΔVsに設定され、第2電圧V2にオフセット電圧を加えた電圧と第1電圧V1の大小関係応じて出力が変化する素子である。コンパレータ120は、一対のトランジスタ120a、120bと、電流制限回路120cと、オフセット電圧発生回路120dと、抵抗120eとを備えている。
In the
トランジスタ120a、120bは、PNP型バイポーラトランジスタである。トランジスタ120a、120bは、電流が流入するエミッタ(入力端子)、及び、電流が流出するコレクタ(出力端子)がそれぞれ共通接続されるとともに、共通接続されたエミッタが電源電圧Vddの供給源に、共通接続されたコレクタがグランドにそれぞれ接続されている。そして、一方のトランジスタ120aのベース(制御端子)がコンパレータ120の第1入力端子Tin1を構成し、抵抗100a、100bの直列接続点に接続されている。また、他方のトランジスタ120bのベース(制御端子)がコンパレータ120の第2入力端子Tin2を構成し、抵抗110a、110bの直列接続点に接続されている。
The
電流制限回路120cは、電源電圧Vddの供給源と、トランジスタ120a、120bの共通接続されたエミッタの共通接続点の間に接続され、流れる電流を制限する回路である。具体的には、定電流回路120fである。定電流回路120fの一端は電源電圧Vddの供給源に、他端はトランジスタ120a、120bの共通接続されたエミッタの共通接続点にそれぞれ接続されている。
The current limiting
オフセット電圧発生回路120dは、トランジスタ120a、120bの共通接続されたエミッタの共通接続点と、コンパレータ120の第2入力端子Tin2が構成されるトランジスタ120bのエミッタの間に接続され、電流が流れることでオフセット電圧を意図的に発生する回路である。具体的には、抵抗120gである。抵抗120gの抵抗値は、定電流回路120fによって規定される定電流が流れたとき、端子間電圧が基準差分電圧ΔVsになるように設定されている。抵抗120gの一端はトランジスタ120a、120bの共通接続されたエミッタの共通接続点に、他端はトランジスタ120bのエミッタにそれぞれ接続されている。
The offset
抵抗120eは、トランジスタ120bのコレクタと、トランジスタ120a、120bの共通接続されたコレクタの共通接続点の間に接続され、トランジスタ120bのコレクタ電流を電圧に変換する素子である。抵抗120eの一端はトランジスタ120bのコレクタに、他端はトランジスタ120a、120bの共通接続されたコレクタの共通接続点にそれぞれ接続されている。
The
出力ドライバ回路13は、コンパレータ120の出力に基づいて他の回路を駆動するための回路である。出力ドライバ回路13は、トランジスタ130と、抵抗131、132とを備えている。
The
トランジスタ130は、NPN型バイポーラトランジスタである。トランジスタ130のコレクタは、抵抗131を介して電源電圧Vzの供給源に、エミッタはグランドにそれぞれ接続されている。また、ベースは、トランジスタ120bのコレクタに接続されるとともに、抵抗132を介してグランドに接続されている。そして、トランジスタ130のコレクタがコンパレータ120の出力端子Toutを構成している。
The
次に、図1及び図2を参照して第1実施形態の電圧判定装置の動作について説明する。 Next, the operation of the voltage determination apparatus according to the first embodiment will be described with reference to FIGS. 1 and 2.
図2に示すように、電源電圧Vddは、供給源が動作を開始すると、時間の経過とともに徐々に上昇し定格電圧に達する。 As shown in FIG. 2, the power supply voltage Vdd gradually increases with time and reaches the rated voltage when the supply source starts operating.
図1に示す第1電圧出力回路10は、電源電圧Vddを分圧し、電源電圧Vddに対して第1比率を乗じた第1電圧V1を出力する。第2電圧出力回路11は、電源電圧Vddを分圧し、電源電圧Vddに対して第1比率より小さい第2比率を乗じた第2電圧V2を出力する。図2に示すように、第1電圧V1と第2電圧V2の差分電圧ΔVは、電源電圧Vddが大きくなるとそれに伴って大きくなり、電源電圧Vddが小さくなるとそれに伴って小さくなる。
The first
図1に示すコンパレータ120は、オフセット電圧を意図的に発生するオフセット電圧発生回路120dを備えている。オフセット電圧発生回路120dは、オフセット電圧として基準差分電圧ΔVsを発生する。ここで、図2に示すように、基準差分電圧ΔVsは、電源電圧Vddが基準電圧Vsである場合における、第1電圧V1と第2電圧V2の差分電圧ΔVである。
The
図1に示すコンパレータ120は、第2電圧V2に基準差分電圧ΔVsを加えた電圧が第1電圧V1より大きい(V2+ΔVs>V1)とき、トランジスタ120aがオン状態になり、トランジスタ120bがオフ状態になる。つまり、図2に示すように、第1電圧V1と第2電圧V2の差分電圧ΔVが基準差分電圧ΔVsより小さい(V1−V2=ΔV<ΔVs)とき、すなわち、電源電圧Vddが基準電圧Vsより小さい(Vdd<Vs)とき、トランジスタ120aがオン状態になり、トランジスタ120bがオフ状態になる。そのため、図1に示すトランジスタ120bのコレクタ電位がグランドと同電位になる。その結果、トランジスタ130がオフ状態となり、図2に示すように出力ドライバ回路13の出力端子Toutが、電源電圧Vddが基準電圧Vsより小さいことを示すハイレベルになる。
In the
一方、図1に示すコンパレータ120は、第1電圧V1が第2電圧V2に基準差分電圧ΔVsを加えた電圧より大きい(V1>V2+ΔVs)とき、トランジスタ120aがオフ状態になり、トランジスタ120bがオン状態になる。つまり、図2に示すように、第1電圧V1と第2電圧V2の差分電圧ΔVが基準差分電圧ΔVsより大きい(V1−V2=ΔV>ΔVs)とき、すなわち、電源電圧Vddが基準電圧Vsより大きい(Vdd>Vs)とき、トランジスタ120aがオフ状態になり、トランジスタ120bがオン状態になる。そのため、図1に示す電流制限回路120cによって制限された電流がコレクタ電流としてトランジスタ120bに流れ、抵抗120eの電圧降下によってトランジスタ120bのコレクタ電位が所定電圧になる。その結果、トランジスタ130がオン状態になり、図2に示すように、出力ドライバ回路13の出力端子Toutが、電源電圧Vddが基準電圧Vsより大きいことを示すローレベルになる。
On the other hand, in the
このようにして、電圧判定装置1は、電源電圧Vddの大きさを判定する。具体的には、電源電圧Vddが基準電圧Vsより小さいか否かを判定する。
In this way, the
次に、第1実施形態の電圧判定装置の効果について説明する。 Next, the effect of the voltage determination device of the first embodiment will be described.
第1実施形態によれば、第1電圧出力回路10は、電源電圧Vddに対して第1比率を乗じた第1電圧V1を出力する。第2電圧出力回路11は、電源電圧Vddに対して第1比率より小さい第2比率を乗じた第2電圧V2を出力する。そして、判定回路12は、第1電圧出力回路10及び第2電圧出力回路11に接続され、第1電圧V1と第2電圧V2の差分電圧ΔVを基準差分電圧ΔVsと比較し、比較結果に基づいて電源電圧Vddの大きさを判定する。第1電圧V1及び第2電圧V2は、いずれも電源電圧Vddに所定比率を乗じた電圧である。第1電圧V1と第2電圧V2の差分電圧ΔVは、電源電圧Vddが大きくなるとそれに伴って大きくなり、電源電圧Vddが小さくなるとそれに伴って小さくなる。そのため、第1電圧V1と第2電圧V2の差分電圧ΔVを基準差分電圧と比較し、比較結果に基づいて電源電圧Vddの大きさを判定することができる。この場合、従来のように、基準電源を別途設ける必要がない。そのため、簡素な構成で電源電圧Vddの大きさを判定することができる。しかも、供給源が動作を開始し、電源電圧Vddが定格電圧に達するまでの間も、電源電圧Vddの大きさを正しく判定することができる。
According to the first embodiment, the first
第1実施形態によれば、判定回路12は、第1電圧V1と第2電圧V2の差分電圧ΔVが基準差分電圧ΔVsより小さいとき、電源電圧Vddが基準電圧Vsより小さいと判定する。前述したように、第1電圧V1と第2電圧V2の差分電圧ΔVは、電源電圧Vddが大きくなるとそれに伴って大きくなり、電源電圧Vddが小さくなるとそれに伴って小さくなる。そのため、差分電圧ΔVが基準差分電圧ΔVsより小さいとき、電源電圧Vddが基準電圧Vsより小さいと判定することができる。
According to the first embodiment, the
第1実施形態によれば、基準差分電圧ΔVsは、電源電圧Vddが基準電圧Vsである場合における、第1電圧V1と第2電圧V2の差分電圧である。そのため、電源電圧Vddが基準電圧Vsより小さいことを確実に判定することができる。 According to the first embodiment, the reference differential voltage ΔVs is a differential voltage between the first voltage V1 and the second voltage V2 when the power supply voltage Vdd is the reference voltage Vs. Therefore, it can be reliably determined that the power supply voltage Vdd is smaller than the reference voltage Vs.
第1実施形態によれば、判定回路12は、コンパレータ120を有している。コンパレータ120は、第1電圧出力回路10が接続される第1入力端子Tin1と第2電圧出力回路11が接続される第2入力端子Tin2の間のオフセット電圧が基準差分電圧ΔVsに設定され、第2電圧V2にオフセット電圧を加えた電圧と第1電圧V1の大小関係に応じて出力が変化する。つまり、第1電圧V1と第2電圧V2の差分電圧ΔVと基準差分電圧ΔVsの大小関係に応じて出力が変化する。そのため、第1電圧V1と第2電圧V2の差分電圧ΔVが基準差分電圧ΔVsより小さいか否かを確実に判定することができる。従って、電源電圧Vddが基準電圧Vsより小さいか否かを確実に判定することができる。
According to the first embodiment, the
第1実施形態によれば、コンパレータ120は、一対のトランジスタ120a、120bと、電流制限回路120cと、オフセット電圧発生回路120dとを備えている。トランジスタ120a、120bは、電流が流入するエミッタ、及び、電流が流出するコレクタがそれぞれ共通接続されるとともに、共通接続されたエミッタが電源電圧Vddの供給源に、共通接続されたコレクタがグランドにそれぞれ接続されている。そして、一方のトランジスタ120aのベースがコンパレータ120の第1入力端子Tin1を構成し、抵抗100a、100bの直列接続点に接続されている。また、他方のトランジスタ120bのベースがコンパレータ120の第2入力端子Tin2を構成し、抵抗110a、110bの直列接続点に接続されている。電流制限回路120cは、電源電圧Vddの供給源と、トランジスタ120a、120bの共通接続されたエミッタの共通接続点の間に接続され、流れる電流を制限する。オフセット電圧発生回路120dは、トランジスタ120a、120bの共通接続されたエミッタの共通接続点と、コンパレータ120の第2入力端子Tin2が構成されるトランジスタ120bのエミッタの間に接続され、電流が流れることで基準差分電圧ΔVsに設定されたオフセット電圧を意図的に発生する。そのため、第2電圧V2に基準差分電圧ΔVsを加えた電圧と第1電圧V1の大小関係に応じて出力を変化させることができる。
According to the first embodiment, the
第1実施形態によれば、電流制限回路120cは定電流回路120fである。そのため、トランジスタに流れる電流を確実に制限することができる。
According to the first embodiment, the current limiting
第1実施形態によれば、オフセット電圧発生回路120dは抵抗120gである。そのため、電流が流れることで基準差分電圧ΔVsに設定されたオフセット電圧を確実に発生させることができる。
According to the first embodiment, the offset
第1実施形態によれば、第1電圧出力回路10は分圧回路100によって構成されている。第2電圧出力回路11は分圧回路110によって構成されている。そのため、電源電圧Vddに第1比率及び第2比率を乗じた電圧を確実に出力することができる。
According to the first embodiment, the first
第1実施形態によれば、分圧回路100は直列接続された抵抗100a、100bによって構成されている。分圧回路110は直列接続された抵抗110a、110bによって構成されている。そのため、電源電圧Vddを確実に分圧することができる。
According to the first embodiment, the
第1実施形態によれば、第1電圧出力回路10、第2電圧出力回路11、判定回路12及び出力ドライバ回路13はICとして一体的に構成されている。そのため、電圧判定装置1を小型化することができる。
According to the first embodiment, the first
なお、第1実施形態では、判定回路12のトランジスタ120a、120bがPNP型バイポーラトランジスタ、出力ドライバ回路13のトランジスタ130がNPN型バイポーラトランジスタである例を挙げているが、これに限られるものではない。図3に示すように、判定回路12のトランジスタ120a、120bがPチャネルMOSFET等の電界効果トランジスタ、出力ドライバ回路13のトランジスタ130がNチャネルMOSFET等の電界効果トランジスタであってもよい。
In the first embodiment, the
また、第1実施形態では、第1電圧出力回路10及び第2電圧出力回路11が分圧回路100、110である例を挙げているが、これに限られるものではない。電源電圧Vddに第1比率及び第2比率を乗じた電圧を出力できる回路であればよい。
In the first embodiment, the first
(第2実施形態)
次に、第2実施形態の電圧判定装置について説明する。第2実施形態の電圧判定装置は、第1実施形態の電圧判定装置のオフセット電圧発生回路を、抵抗からダイオードに変更したものである。
(Second Embodiment)
Next, the voltage determination apparatus of 2nd Embodiment is demonstrated. In the voltage determination device according to the second embodiment, the offset voltage generation circuit of the voltage determination device according to the first embodiment is changed from a resistor to a diode.
まず、図4を参照して第2実施形態の電圧判定装置の構成について説明する。 First, the configuration of the voltage determination apparatus according to the second embodiment will be described with reference to FIG.
図4に示すように、電圧判定装置2は、第1電圧出力回路20と、第2電圧出力回路21と、判定回路22と、出力ドライバ回路23とを備えている。
As shown in FIG. 4, the
第1電圧出力回路20は分圧回路200によって構成されている。分圧回路200は直列接続された抵抗200a、200bによって構成されている。第2電圧出力回路21は分圧回路210によって構成されている。分圧回路210は直列接続された抵抗210a、210bによって構成されている。第1電圧出力回路20及び第2電圧出力回路21は、第1実施形態の第1電圧出力回路10及び第2電圧出力回路11と同一構成である。
The first
判定回路22はコンパレータ220によって構成されている。コンパレータ220は、一対のトランジスタ220a、220bと、電流制限回路220cと、オフセット電圧発生回路220dと、抵抗220eとを備えている。電流制限回路220cは定電流回路220fである。コンパレータ220は、オフセット電圧発生回路220dを除いて第1実施形態のコンパレータ120と同一構成である。
The
オフセット電圧発生回路220dはダイオード220gである。ダイオード220gの順方向電圧は基準差分電圧ΔVsになるように設定されている。ダイオード220gは、トランジスタ220a、220bのエミッタの共通接続点とトランジスタ220bのエミッタの間に接続されている。具体的には、ダイオード220gのアノードがトランジスタ220a、220bのエミッタの共通接続点に、カソードがトランジスタ220bのエミッタにそれぞれ接続されている。
The offset
出力ドライバ回路23は、トランジスタ230と、抵抗231、232とを備えている。出力ドライバ回路23は、第1実施形態の出力ドライバ回路13と同一構成である。
The
動作については、ダイオード220gの順方向電圧によって基準差分電圧ΔVsに設定されたオフセット電圧を発生することを除いて第1実施形態の電圧判定装置1と同一であるため、説明を省略する。
Since the operation is the same as that of the
次に、第2実施形態の電圧判定装置の効果について説明する。 Next, the effect of the voltage determination device of the second embodiment will be described.
第2実施形態によれば、第1実施形態と同一な構成を有することにより、その同一構成に対応した第1実施形態と同様の効果を得ることができる。 According to the second embodiment, by having the same configuration as that of the first embodiment, the same effect as that of the first embodiment corresponding to the same configuration can be obtained.
第2実施形態によれば、オフセット電圧発生回路220dはダイオード220gである。そのため、電流が多少変動しても基準差分電圧ΔVsに設定されたオフセット電圧を安定して発生することができる。
According to the second embodiment, the offset
なお、第2実施形態では、判定回路22のトランジスタ220a、220bがPNP型バイポーラトランジスタ、出力ドライバ回路23のトランジスタ230がNPN型バイポーラトランジスタである例を挙げているが、これに限られるものではない。判定回路22のトランジスタ220a、220bがPチャネルMOSFET等の電界効果トランジスタ、出力ドライバ回路23のトランジスタ230がNチャネルMOSFET等の電界効果トランジスタであってもよい。
In the second embodiment, the
また、第2実施形態では、第1電圧出力回路20及び第2電圧出力回路21が分圧回路200、210である例を挙げているが、これに限られるものではない。電源電圧Vddに第1比率及び第2比率を乗じた電圧を出力できる回路であればよい。
In the second embodiment, an example is given in which the first
(第3実施形態)
次に、第3実施形態の電圧判定装置について説明する。第3実施形態の電圧判定装置は、第2実施形態の電圧判定装置の電流制限回路を、定電流回路から抵抗に変更したものである。
(Third embodiment)
Next, the voltage determination apparatus of 3rd Embodiment is demonstrated. The voltage determination device of the third embodiment is obtained by changing the current limiting circuit of the voltage determination device of the second embodiment from a constant current circuit to a resistor.
まず、図5を参照して第3実施形態の電圧判定装置の構成について説明する。 First, the configuration of the voltage determination apparatus according to the third embodiment will be described with reference to FIG.
図5に示すように、電圧判定装置3は、第1電圧出力回路30と、第2電圧出力回路31と、判定回路32と、出力ドライバ回路33とを備えている。
As shown in FIG. 5, the voltage determination device 3 includes a first
第1電圧出力回路30は分圧回路300によって構成されている。分圧回路300は直列接続された抵抗300a、300bによって構成されている。第2電圧出力回路31は分圧回路310によって構成されている。分圧回路310は直列接続された抵抗310a、310bによって構成されている。第1電圧出力回路30及び第2電圧出力回路31は、第2実施形態の第1電圧出力回路20及び第2電圧出力回路21と同一構成である。
The first
判定回路32はコンパレータ320によって構成されている。コンパレータ320は、一対のトランジスタ320a、320bと、電流制限回路320cと、オフセット電圧発生回路320dと、抵抗320eとを備えている。オフセット電圧発生回路320dはダイオード320gである。コンパレータ320は、電流制限回路320cを除いて第2実施形態のコンパレータ220と同一構成である。
The
電流制限回路320cは抵抗320fである。抵抗320fは、電源電圧Vddの供給源と、トランジスタ320a、320bの共通接続されたエミッタの共通接続点の間に接続されている。具体的には、抵抗320fの一端が電源電圧Vddの供給源に、他端がトランジスタ320a、320bの共通接続されたエミッタの共通接続点にそれぞれ接続されている。
The current limiting
出力ドライバ回路33は、トランジスタ330と、抵抗331、332とを備えている。出力ドライバ回路33は、第2実施形態の出力ドライバ回路23と同一構成である。
The output driver circuit 33 includes a
動作については、抵抗320fによって流れる電流を制限することを除いて第2実施形態の電圧判定装置2と同一であるため、説明を省略する。
Since the operation is the same as that of the
次に、第3実施形態の電圧判定装置の効果について説明する。 Next, the effect of the voltage determination apparatus of the third embodiment will be described.
第3実施形態によれば、第1実施形態と同一な構成を有することにより、その同一構成に対応した第1実施形態と同様の効果を得ることができる。第2実施形態と同一な構成を有することにより、その同一構成に対応した第2実施形態と同様の効果を得ることができる。 According to the third embodiment, by having the same configuration as that of the first embodiment, the same effect as that of the first embodiment corresponding to the same configuration can be obtained. By having the same configuration as that of the second embodiment, the same effect as that of the second embodiment corresponding to the same configuration can be obtained.
第3実施形態によれば、電流制限回路320cは抵抗320fである。そのため、定電流回路に比べ電流の安定性は劣るものの、構成を簡素化することができる。
According to the third embodiment, the current limiting
なお、第3実施形態では、判定回路32のトランジスタ320a、320bがPNP型バイポーラトランジスタ、出力ドライバ回路33のトランジスタ330がNPN型バイポーラトランジスタである例を挙げているが、これに限られるものではない。判定回路32のトランジスタ320a、320bがPチャネルMOSFET等の電界効果トランジスタ、出力ドライバ回路33のトランジスタ330がNチャネルMOSFET等の電界効果トランジスタであってもよい。
In the third embodiment, the
また、第3実施形態では、第1電圧出力回路30及び第2電圧出力回路31が分圧回路300、310である例を挙げているが、これに限られるものではない。電源電圧Vddに第1比率及び第2比率を乗じた電圧を出力できる回路であればよい。
In the third embodiment, the first
(第4実施形態)
次に、第4実施形態の電圧判定装置について説明する。第4実施形態の電圧判定装置は、第1実施形態の電圧判定装置のコンパレータ及び出力ドライバ回路の構成を変更したものである。
(Fourth embodiment)
Next, the voltage determination apparatus of 4th Embodiment is demonstrated. The voltage determination device of the fourth embodiment is obtained by changing the configurations of the comparator and the output driver circuit of the voltage determination device of the first embodiment.
まず、図6を参照して第4実施形態の電圧判定装置の構成について説明する。 First, the configuration of the voltage determination apparatus according to the fourth embodiment will be described with reference to FIG.
図6に示すように、電圧判定装置4は、第1電圧出力回路40と、第2電圧出力回路41と、判定回路42と、出力ドライバ回路43とを備えている。
As shown in FIG. 6, the voltage determination device 4 includes a first
第1電圧出力回路40は分圧回路400によって構成されている。分圧回路400は直列接続された抵抗400a、400bによって構成されている。第2電圧出力回路41は分圧回路410によって構成されている。分圧回路410は直列接続された抵抗410a、410bによって構成されている。第1電圧出力回路40及び第2電圧出力回路41は、第1実施形態の第1電圧出力回路10及び第2電圧出力回路11と同一構成である。
The first
判定回路42はコンパレータ420によって構成されている。コンパレータ420は、一対のトランジスタ420a、420bと、電流制限回路420cと、オフセット電圧発生回路420dと、抵抗420eとを備えている。
The
トランジスタ420a、420bはNPN型バイポーラトランジスタである。トランジスタ420a、420bは、電流が流入するコレクタ(入力端子)、及び、電流が流出するエミッタ(出力端子)がそれぞれ共通接続されるとともに、共通接続されたコレクタが電源電圧Vddの供給源に、共通接続されたエミッタがグランドにそれぞれ接続されている。そして、一方のトランジスタ420aのベース(制御端子)がコンパレータ420の第1入力端子Tin1を構成し、抵抗400a、400bの直列接続点に接続されている。また、他方のトランジスタ420bのベース(制御端子)がコンパレータ420の第2入力端子Tin2を構成し、抵抗410a、410bの直列接続点に接続されている。
The
電流制限回路420cは、トランジスタ420a、420bの共通接続されたエミッタの共通接続点とグランドの間に接続され、流れる電流を制限する回路である。具体的には、定電流回路420fである。定電流回路420fの一端はトランジスタ420a、420bの共通接続されたエミッタの共通接続点に、他端はグランドにそれぞれ接続されている。
The current limiting
オフセット電圧発生回路420dは、コンパレータ420の第2入力端子Tin2が構成されるトランジスタ420bのエミッタと、トランジスタ420a、420bの共通接続されたエミッタの共通接続点の間に接続され、電流が流れることでオフセット電圧を発生する回路である。具体的には、抵抗420gである。抵抗420gの抵抗値は、定電流回路420fによって規定される定電流が流れたとき、端子間電圧が基準差分電圧ΔVsになるように設定されている。抵抗420gの一端はトランジスタ420bのエミッタに、他端はトランジスタ420a、420bの共通接続されたエミッタの共通接続点にそれぞれ接続されている。
The offset
抵抗420eは、トランジスタ420a、420bの共通接続されたコレクタの共通接続点とトランジスタ420bのコレクタの間に接続され、トランジスタ420bのコレクタ電流を電圧に変換する素子である。抵抗420eの一端はトランジスタ420a、420bの共通接続されたコレクタの共通接続点に、他端はトランジスタ420bのコレクタにそれぞれ接続されている。
The
出力ドライバ回路43は、トランジスタ430と、抵抗431とを備えている。
The
トランジスタ430は、NPN型バイポーラトランジスタである。トランジスタ430のコレクタは、抵抗431を介して電源電圧Vzの供給源に、エミッタはグランドにそれぞれ接続されている。また、ベースはトランジスタ420bのコレクタに接続されている。そして、トランジスタ430のコレクタが出力端子Toutを構成している。
The
動作については、電流制限回路420c、オフセット電圧発生回路420d及び抵抗420eの配置が異なるが、第1実施形態の電圧判定装置1と基本的に同一であるため、説明を省略する。
Regarding the operation, although the arrangement of the current limiting
次に、第4実施形態の電圧判定装置の効果について説明する。 Next, the effect of the voltage determination apparatus of the fourth embodiment will be described.
第4実施形態によれば、第1実施形態と同一な構成を有することにより、その同一構成に対応した第1実施形態と同様の効果を得ることができる。 According to the fourth embodiment, by having the same configuration as that of the first embodiment, the same effect as that of the first embodiment corresponding to the same configuration can be obtained.
第4実施形態によれば、コンパレータ420は、一対のトランジスタ420a、420bと、電流制限回路420cと、オフセット電圧発生回路420dとを備えている。トランジスタ420a、420bは、電流が流入するコレクタ、及び、電流が流出するエミッタがそれぞれ共通接続されるとともに、共通接続されたコレクタが電源電圧Vddの供給源に、共通接続されたエミッタがグランドにそれぞれ接続されている。そして、一方のトランジスタ420aのベースが第1入力端子Tin1を構成し、抵抗400a、400bの直列接続点に接続されている。また、他方のトランジスタ420bのベースが第2入力端子Tin2を構成し、抵抗410a、410bの直列接続点に接続されている。電流制限回路420cは、トランジスタ420a、420bの共通接続されたエミッタの共通接続点とグランドの間に接続され、流れる電流を制限する。オフセット電圧発生回路420dは、トランジスタ420bのエミッタと、トランジスタ420a、420bの共通接続されたエミッタの共通接続点の間に接続され、電流が流れることで基準差分電圧ΔVsに設定されたオフセット電圧を発生する。そのため、第2電圧V2に基準差分電圧ΔVsを加えた電圧と第1電圧V1の大小関係に応じて出力を変化させることができる。
According to the fourth embodiment, the
なお、第4実施形態では、判定回路42のトランジスタ420a、420b、及び、出力ドライバ回路43のトランジスタ430がNPN型バイポーラトランジスタである例を挙げているが、これに限られるものではない。判定回路42のトランジスタ420a、420b、及び、出力ドライバ回路43のトランジスタ430は、NチャネルMOSFET等の電界効果トランジスタであってもよい。
In the fourth embodiment, an example is given in which the
また、第4実施形態では、第1電圧出力回路40及び第2電圧出力回路41が、分圧回路400、410である例を挙げているが、これに限られるものではない。電源電圧Vddに第1比率及び第2比率を乗じた電圧を出力できる回路であればよい。
In the fourth embodiment, the first
さらに、第4実施形態では、電流制限回路420cが定電流回路420fであり、オフセット電圧発生回路420dが抵抗420gである例を挙げているが、これに限られるものではない。電流制限回路は、第3実施形態で示したように抵抗であってもよい。オフセット電圧発生回路は、第2実施形態で示したようにダイオードであってもよい。
Furthermore, in the fourth embodiment, an example is given in which the current limiting
1・・・電圧判定装置、10・・・第1電圧発生回路、100・・・分圧回路、100a、100b・・・抵抗、11・・・第2電圧出力回路、110・・・分圧回路、110a、110b・・・抵抗、12・・・判定回路、120・・・コンパレータ、120a、120b・・・トランジスタ、120c・・・電流制限回路、120f・・・定電流回路、120d・・・オフセット電圧発生回路、120g・・・抵抗
DESCRIPTION OF
Claims (11)
入力電圧に対して第1比率を乗じた第1電圧を出力する第1電圧出力回路(10、20、30、40)と、
入力電圧に対して前記第1比率より小さい第2比率を乗じた第2電圧を出力する第2電圧出力回路(11、21、31、41)と、
前記第1電圧出力回路及び前記第2電圧出力回路に接続され、第1電圧と第2電圧の差分電圧を基準差分電圧と比較し、比較結果に基づいて入力電圧の大きさを判定する判定回路(12、22、32、42)と、
を有することを特徴とする電圧判定装置。 In the voltage determination device that determines the magnitude of the input voltage,
A first voltage output circuit (10, 20, 30, 40) for outputting a first voltage obtained by multiplying an input voltage by a first ratio;
A second voltage output circuit (11, 21, 31, 41) for outputting a second voltage obtained by multiplying an input voltage by a second ratio smaller than the first ratio;
A determination circuit that is connected to the first voltage output circuit and the second voltage output circuit, compares a difference voltage between the first voltage and the second voltage with a reference difference voltage, and determines the magnitude of the input voltage based on the comparison result (12, 22, 32, 42),
A voltage determination device comprising:
電流が流入する入力端子、及び、電流が流出する出力端子がそれぞれ共通接続されるとともに、共通接続された前記入力端子が入力電圧の供給源に、共通接続された前記出力端子が電圧の基準点に接続され、一方の制御端子が前記コンパレータの前記第1入力端子を、他方の制御端子が前記コンパレータの前記第2入力端子を構成する一対のトランジスタ(120a、120b、220a、220b、320a、320b)と、
入力電圧の前記供給源と、共通接続された前記入力端子の共通接続点の間に接続され、流れる電流を制限する電流制限回路(120c、220c、320c)と、
共通接続された前記入力端子の前記共通接続点と、一対の前記トランジスタのうち前記コンパレータの前記第2入力端子が構成される前記トランジスタの前記入力端子の間に接続され、前記基準差分電圧に設定されたオフセット電圧を発生するオフセット電圧発生回路(120d、220d、320d)と、
を有することを特徴とする請求項4に記載の電圧判定装置。 The comparator (120, 220, 320)
An input terminal into which current flows in and an output terminal from which current flows out are commonly connected, and the commonly connected input terminal is a source of input voltage, and the commonly connected output terminal is a voltage reference point. A pair of transistors (120a, 120b, 220a, 220b, 320a, 320b), one control terminal constituting the first input terminal of the comparator and the other control terminal constituting the second input terminal of the comparator. )When,
A current limiting circuit (120c, 220c, 320c) that is connected between the supply source of the input voltage and a common connection point of the input terminals connected in common and limits a flowing current;
Connected between the common connection point of the commonly connected input terminals and the input terminal of the transistors constituting the second input terminal of the comparator of the pair of transistors, and set to the reference differential voltage Offset voltage generating circuit (120d, 220d, 320d) for generating the offset voltage,
The voltage determination device according to claim 4, wherein:
電流が流入する入力端子、及び、電流が流出する出力端子がそれぞれ共通接続されるとともに、共通接続された前記入力端子が入力電圧の前記供給源に、共通接続された前記出力端子が電圧の基準点に接続され、一方の制御端子が前記コンパレータの前記第1入力端子を、他方の制御端子が前記コンパレータの前記第2入力端子を構成する一対のトランジスタ(420a、420b)と、
共通接続された前記出力端子の共通接続点と電圧の前記基準点の間に接続され、流れる電流を制限する電流制限回路(420c)と、
一対の前記トランジスタのうち前記コンパレータの前記第2入力端子が構成される前記トランジスタの前記出力端子と、共通接続された前記出力端子の前記共通接続点の間に接続され、前記基準差分電圧に設定されたオフセット電圧を発生するオフセット電圧発生回路(420d)と、
を有することを特徴とする請求項4に記載の電圧判定装置。 The comparator (420)
The input terminal through which the current flows and the output terminal through which the current flows out are connected in common, the input terminal connected in common is the supply source of the input voltage, and the output terminal connected in common is the voltage reference A pair of transistors (420a, 420b) connected to a point, one control terminal constituting the first input terminal of the comparator and the other control terminal constituting the second input terminal of the comparator;
A current limiting circuit (420c) connected between the common connection point of the output terminals connected in common and the reference point of the voltage and limiting a flowing current;
Among the pair of transistors, the second input terminal of the comparator is connected between the output terminal of the transistor and the common connection point of the output terminals connected in common, and set to the reference differential voltage An offset voltage generation circuit (420d) for generating the offset voltage,
The voltage determination device according to claim 4, wherein:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013103091A JP6155831B2 (en) | 2013-05-15 | 2013-05-15 | Voltage judgment device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013103091A JP6155831B2 (en) | 2013-05-15 | 2013-05-15 | Voltage judgment device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014225739A true JP2014225739A (en) | 2014-12-04 |
JP6155831B2 JP6155831B2 (en) | 2017-07-05 |
Family
ID=52124117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013103091A Active JP6155831B2 (en) | 2013-05-15 | 2013-05-15 | Voltage judgment device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6155831B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54154365A (en) * | 1978-05-25 | 1979-12-05 | Seiko Instr & Electronics Ltd | Power supply voltage detecting circuit |
JPH04105190A (en) * | 1990-08-24 | 1992-04-07 | Toshiba Corp | Voltage detecting circuit and ic card provided with same |
JPH0560803A (en) * | 1991-08-30 | 1993-03-12 | Mitsumi Electric Co Ltd | Voltage detection circuit |
-
2013
- 2013-05-15 JP JP2013103091A patent/JP6155831B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54154365A (en) * | 1978-05-25 | 1979-12-05 | Seiko Instr & Electronics Ltd | Power supply voltage detecting circuit |
JPH04105190A (en) * | 1990-08-24 | 1992-04-07 | Toshiba Corp | Voltage detecting circuit and ic card provided with same |
JPH0560803A (en) * | 1991-08-30 | 1993-03-12 | Mitsumi Electric Co Ltd | Voltage detection circuit |
Also Published As
Publication number | Publication date |
---|---|
JP6155831B2 (en) | 2017-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI267643B (en) | Voltage detection circuit | |
US8403559B2 (en) | Two-terminal semiconductor sensor device | |
US8716992B2 (en) | Current limiting circuit and power supply circuit | |
US20120025737A1 (en) | Current mirror circuit | |
US10404054B2 (en) | Under voltage lockout circuit and device integrating with the same and reference voltage generating circuit | |
JP2010198196A (en) | Reference signal generating circuit | |
US7477104B2 (en) | Power amplifier circuit and test apparatus | |
JP2014067084A (en) | Power supply switching circuit | |
KR20170002135A (en) | Battery management system | |
JP6155831B2 (en) | Voltage judgment device | |
JP2016206039A (en) | Temperature sensor circuit | |
US6968249B2 (en) | Current measuring circuit for measuring drive current to load | |
KR20130014977A (en) | Signal transfer circuit | |
JP2008015779A (en) | Constant current source circuit and power source circuit | |
JP5817306B2 (en) | Power supply voltage detection circuit | |
AU752936B2 (en) | Voltage detection circuit | |
US20170163148A1 (en) | Reference voltage generator having at least one bipolar junction transistor biased by negative base voltage and associated reference voltage generating method | |
JP4184644B2 (en) | Regulator circuit | |
JP2014020796A (en) | Voltage abnormality detection circuit | |
TW201342992A (en) | Constant current drive circuit for LED | |
EP3382494A1 (en) | Semiconductor integrated circuit and constant current driving system | |
JP3338929B2 (en) | Power supply low voltage abnormality detection circuit | |
RU103043U1 (en) | VOLTAGE COMPARATOR | |
JP2008205828A (en) | Comparator circuit | |
CN102589735A (en) | Temperature sensor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170522 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6155831 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |