JP2014204282A - 高周波スイッチ回路 - Google Patents

Abstract

【課題】高周波スイッチ回路において、抵抗値の高いゲート抵抗を用い、かつ、チャージポンプの駆動能力を上げることなく、スイッチング時間を短縮する。【解決手段】高周波スイッチ回路に、トランジスタのゲートに対する電荷の充放電を補助する補助回路部を設けることによって、抵抗値の高いゲート抵抗を用い、かつ、チャージポンプの駆動能力を上げることなく、スイッチング時間の短縮を実現する。【選択図】図３

Description

本発明は高周波スイッチ回路に関し、例えば、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）を用いる高周波スイッチ回路に好適に利用できるものである。

高周波スイッチ回路では、挿入ロス、アイソレーション、高調波歪および相互変調歪、スイッチング時間などについての特性が一般に要求される。しかし、これらの特性の間にはトレードオフの関係が存在するため、要求される仕様の全てを満たすような製品設計は困難を伴う。

特性間のトレードオフとしては、例えば、スイッチを構成するトランジスタに接続されるゲート抵抗において、その抵抗値を高めれば相互変調歪が改善されるが、その一方で、スイッチング時間が長くなってしまう問題が知られている。スイッチング時間を改善するためには、電源回路部に含まれるチャージポンプにおいて、その容量値を増やすことで駆動能力を上げれば良いが、その場合にはレイアウト面積が増大してしまうというトレードオフも存在する。

特許文献１（特開２００７−６１８０号公報）には、アンテナスイッチ回路装置に係る記載が開示されている。このアンテナスイッチ回路装置では、ゲート抵抗を、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：相補型金属酸化膜半導体）インバータからの出力電圧で駆動している。

特開２００７−６１８０号公報

高周波スイッチ回路において、抵抗値の高いゲート抵抗を用い、かつ、チャージポンプの駆動能力を上げることなく、スイッチング時間を短縮する。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

以下に、（発明を実施するための形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。

一実施の形態によれば、高周波スイッチ回路は、トランジスタのゲートに対する電荷の充放電を補助する補助回路部（ＳＰ１〜ＳＰ４）を有する。

前記一実施の形態によれば、補助回路部がトランジスタのゲートに対する電荷の充放電を補助することによって、スイッチング時間の短縮を実現することが出来る。

図１は、第１の実施形態による単極双投の場合の高周波スイッチ回路の全体的な構成を示すブロック回路図である。 図２は、第１の実施形態による高周波スイッチ回路のうち、特に電源回路部および制御回路部の構成を示すブロック回路図である。 図３は、第１の実施形態による高周波スイッチ回路のうち、第１の電源ドライバと、第１の補助回路部と、第１のスイッチとに係る構成例を示す回路図である。 図４は、第１の実施形態による第１の補助回路部制御部の構成の例を示すブロック回路図である。 図５Ａは、ゲートにゲート抵抗を接続されたトランジスタのオン状態を示す等価回路図である。 図５Ｂは、制御信号と、スイッチング時間との関係を示すグラフ群である。 図６は、第１の実施形態による高周波スイッチ回路が動作する際の各種信号波形の例を示すタイムチャートである。 図７は、第２の実施形態による高周波スイッチ回路のうち、各補助回路部を制御する信号を生成する補助回路部制御信号生成部の構成例を示すブロック回路図である。 図８は、第２の実施形態による高周波スイッチ回路が動作する際の各種信号波形の例を示すタイムチャートである。 図９は、第３の実施形態による高周波スイッチ回路を用いた送受信回路の構成例を示すブロック回路図である。 図１０は、第４の実施形態による補助回路部制御部の構成を示すブロック回路図である。 図１１は、第５の実施形態による高周波スイッチ回路のうち、第１の電源ドライバと、第１の補助回路部と、第１のスイッチとに係る構成例を示す回路図である。 図１２は、第６の実施形態による高周波スイッチ回路のうち、第１の補助回路部の構成例を示す回路図である。 図１３は、第７の実施形態による高周波スイッチ回路のうち、第１の補助回路部の構成例を示す回路図である。

添付図面を参照して、本発明による高周波スイッチ回路を実施するための形態を以下に説明する。

（第１の実施形態）
図１は、第１の実施形態による単極双投の場合の高周波スイッチ回路の全体的な構成を示すブロック回路図である。
図１に示した高周波スイッチ回路の構成要素について説明する。

図１に示した高周波スイッチ回路は、電源回路部ＰＷＲと、制御回路部ＣＮＴと、第１の補助回路部ＳＰ１と、第２の補助回路部ＳＰ２と、第３の補助回路部ＳＰ３と、第４の補助回路部ＳＰ４と、第１のスイッチＳ１Ａと、第２のスイッチＳ２Ａと、第３のスイッチＳ１Ｂと、第４のスイッチＳ２Ｂと、共通端部ＲＦ０と、第１の端部ＲＦ１と、第２の端部ＲＦ２とを含んでいる。第１のスイッチＳ１Ａは、第１のゲートノードＧ１Ａと、第１のバックゲートノードＢ１Ａとを有している。第２のスイッチＳ２Ａは、第２のゲートノードＧ２Ａと、第２のバックゲートノードＢ２Ａとを有している。第３のスイッチＳ１Ｂは、第３のゲートノードＧ１Ｂと、第３のバックゲートノードＢ１Ｂとを有している。第４のスイッチＳ２Ｂは、第４のゲートノードＧ２Ｂと、第４のバックゲートノードＢ２Ｂとを有している。なお、第１の実施形態による高周波スイッチ回路は、図１には図示しないローパスフィルタをさらに含んでいても良い。

図１に示した高周波スイッチ回路の構成要素の接続関係について説明する。電源回路部ＰＷＲは、制御回路部ＣＮＴに接続されている。制御回路部ＣＮＴは、電源回路部ＰＷＲと、第１の補助回路部ＳＰ１と、第２の補助回路部ＳＰ２と、第３の補助回路部ＳＰ３と、第４の補助回路部ＳＰ４とに接続されている。第１の補助回路部ＳＰ１は、制御回路部ＣＮＴと、第１のゲートノードＧ１Ａと、第４のゲートノードＧ２Ｂとに接続されている。第２の補助回路部ＳＰ２は、制御回路部ＣＮＴと、第１のバックゲートノードＢ１Ａと、第４のバックゲートノードＢ２Ｂとに接続されている。第３の補助回路部ＳＰ３は、制御回路部ＣＮＴと、第２のゲートノードＧ２Ａと、第３のゲートノードＧ１Ｂとに接続されている。第４の補助回路部ＳＰ４は、制御回路部ＣＮＴと、第２のバックゲートノードＢ２Ａと、第３のバックゲートノードＢ１Ｂとに接続されている。第１のスイッチＳ１Ａは、第１の補助回路部ＳＰ１と、第２の補助回路部ＳＰ２と、共通端部ＲＦ０と、第１の端部ＲＦ１と、第２のスイッチＳ２Ａと、第３のスイッチＳ１Ｂとに接続されている。第２のスイッチＳ２Ａは、第３の補助回路部ＳＰ３と、第４の補助回路部ＳＰ４と、共通端部ＲＦ０と、第２の端部ＲＦ２と、第１のスイッチＳ１Ａと、第４のスイッチＳ２Ｂとに接続されている。第３のスイッチＳ１Ｂは、第３の補助回路部ＳＰ３と、第４の補助回路部ＳＰ４と、第１の端部ＲＦ１と、第１のスイッチＳ１Ａとに接続されている。第４のスイッチＳ２Ｂは、第１の補助回路部ＳＰ１と、第２の補助回路部ＳＰ２と、第２の端部ＲＦ２と、第２のスイッチＳ２Ａとに接続されている。

図１に示した高周波スイッチ回路の構成要素の動作について説明する。電源回路部ＰＷＲは、外部電源ＶＤＤの電圧と、接地電圧とに基づいて、第１の基準電圧ＶＲ１と、第２の基準電圧ＶＲ２とを生成する。制御回路部ＣＮＴは、第１の基準電圧ＶＲ１と、第２の基準電圧ＶＲ２と、接地電圧ＶＧと、第１の外部制御信号ＶＣ１、第２の外部制御信号ＶＣ２、…、第ｎの外部制御信号ＶＣｎとに基づいて、第１の制御信号ＣＳ１と、第２の制御信号ＣＳ２と、第３の制御信号ＣＳ３と、第４の制御信号ＣＳ４とを生成する。但し、一般に単極双投の場合の動作状態は２通りなので、１ビットの外部制御信号（ＶＣ１）により状態を切り替える事が可能である。外部制御信号のビット数ｎはスイッチの数とその動作状態の数に応じて決められる。

第１の補助回路部ＳＰ１は、第１の制御信号ＣＳ１の信号レベルが変動する際に第１のゲートノードＧ１Ａおよび第４のゲートノードＧ２Ｂに補助電圧を印加することで、第１のスイッチＳ１Ａおよび第４のスイッチＳ２Ｂにおけるスイッチング時間を短縮する。第２の補助回路部ＳＰ２は、第２の制御信号ＣＳ２の信号レベルが変動する際に第１のバックゲートノードＢ１Ａおよび第４のバックゲートノードＢ２Ｂに補助電圧を印加することで、第１のスイッチＳ１Ａおよび第４のスイッチＳ２Ｂにおけるスイッチング時間を短縮する。第３の補助回路部ＳＰ３は、第３の制御信号ＣＳ３の信号レベルが変動する際に第２のゲートノードＧ２Ａおよび第３のゲートノードＧ１Ｂに補助電圧を印加することで、第２のスイッチＳ２Ａおよび第３のスイッチＳ１Ｂにおけるスイッチング時間を短縮する。第４の補助回路部ＳＰ４は、第４の制御信号ＣＳ４の信号レベルが変動する際に第２のバックゲートノードＢ２Ａおよび第３のバックゲートノードＢ１Ｂに補助電圧を印加することで、第２のスイッチＳ２Ａおよび第３のスイッチＳ１Ｂにおけるスイッチング時間を短縮する。

第１のスイッチＳ１Ａは、第１のゲートノードＧ１Ａに供給される第１の制御信号ＣＳ１と、第１のバックゲートノードＢ１Ａに供給される第２の制御信号ＣＳ２とに基づいて、共通端部ＲＦ０と、第１の端部ＲＦ１との間を、導通または遮断する。第２のスイッチＳ２Ａは、第２のゲートノードＧ２Ａに供給される第３の制御信号ＣＳ３と、第２のバックゲートノードＢ２Ａに供給される第４の制御信号ＣＳ４とに基づいて、共通端部ＲＦ０と、第２の端部ＲＦ２との間を、導通または遮断する。第３のスイッチＳ１Ｂは、第３のゲートノードＧ１Ｂに供給される第３の制御信号ＣＳ３と、第３のバックゲートノードＢ１Ｂに供給される第４の制御信号ＣＳ４とに基づいて、第１の端部ＲＦ１と、グランドとの間を、導通または遮断する。第４のスイッチＳ２Ｂは、第４のゲートノードＧ２Ｂに供給される第３の制御信号ＣＳ３と、第４のバックゲートノードＢ２Ｂに供給される第４の制御信号ＣＳ４とに基づいて、第２の端部ＲＦ２と、グランドとの間を、導通または遮断する。

図２は、第１の実施形態による高周波スイッチ回路のうち、特に電源回路部ＰＷＲおよび制御回路部ＣＮＴのより詳細な構成を示すブロック回路図である。図２に示した高周波スイッチ回路の構成要素について説明する。

図２に示した電源回路部ＰＷＲは、低損失レギュレータＬＤＯと、リングオシレータＲＯＳと、第１のチャージポンプＣＰ１と、第２のチャージポンプＣＰ２とを含んでいる。

図２に示した制御回路部ＣＮＴは、デコーダＤＣＤと、電源ドライバ回路部ＰＤＲとを含んでいる。電源ドライバ回路部ＰＤＲは、第１の電源ドライバＰＤ１と、第２の電源ドライバＰＤ２と、第３の電源ドライバＰＤ３と、第４の電源ドライバＰＤ４とを含んでいる。

図２に示した高周波スイッチ回路の構成要素の接続関係について説明する。低損失レギュレータＬＤＯは、リングオシレータＲＯＳと、第１のチャージポンプＣＰ１と、第２のチャージポンプＣＰ２とに接続されている。リングオシレータＲＯＳは、低損失レギュレータＬＤＯと、第１のチャージポンプＣＰ１と、第２のチャージポンプＣＰ２とに接続されている。第１のチャージポンプＣＰ１は、低損失レギュレータＬＤＯと、リングオシレータＲＯＳと、電源ドライバ回路部ＰＤＲとに接続されている。第２のチャージポンプＣＰ２は、低損失レギュレータＬＤＯと、リングオシレータＲＯＳと、電源ドライバ回路部ＰＤＲとに接続されている。デコーダＤＣＤは、電源ドライバ回路部ＰＤＲに接続されている。但し、ここで、内部制御信号ＣＳ０は、複数の信号線を持つバスで表される。電源ドライバ回路部ＰＤＲは、第１のチャージポンプＣＰ１と、第２のチャージポンプＣＰ２と、デコーダＤＣＤとに接続されている。

図２に示した高周波スイッチ回路の構成要素の動作について説明する。低損失レギュレータＬＤＯは、外部電源ＶＤＤの電圧を用いて内部定電圧ＶＲＩを生成し、リングオシレータＲＯＳと、第１のチャージポンプＣＰ１と、第２のチャージポンプＣＰ２とに供給する。一例として、外部電源ＶＤＤの電圧は３．０Ｖ（Ｖｏｌｔ：ボルト）前後、より具体的には２．５〜３．３Ｖの範囲での変動が許容されており、内部定電圧ＶＲＩは２．０Ｖに固定されている。

リングオシレータＲＯＳは、低損失レギュレータＬＤＯより内部定電圧ＶＲＩを供給され、クロック信号ＣＬＫ１、およびクロック信号ＣＬＫ２を生成して第１のチャージポンプＣＰ１と、第２のチャージポンプＣＰ２とにそれぞれ入力する。第１のチャージポンプＣＰ１は、低損失レギュレータＬＤＯより内部定電圧ＶＲＩを供給され、クロック信号ＣＬＫ１を入力し、第１の基準電圧ＶＲ１を生成し、電源ドライバ回路部ＰＤＲに供給する。第１のチャージポンプＣＰ１は、低損失レギュレータＬＤＯより内部定電圧ＶＲＩを供給され、クロック信号ＣＬＫ２を入力し、第２の基準電圧ＶＲ２を生成し、電源ドライバ回路部ＰＤＲに供給する。電源ドライバ回路部ＰＤＲでは、内部制御信号ＣＳ０の入力に基づき、各々の電源ドライバＰＤ１〜ＰＤ４にて、レベルシフトされた基準電圧ＶＲ０、基準電圧ＶＲ１、または基準電圧ＶＲ２を出力する。一例として、第０の基準電圧ＶＲ０は０Ｖであり、第１の基準電圧ＶＲ１は３．３Ｖであり、第２の基準電圧ＶＲ２は−３．３Ｖである。

デコーダＤＣＤは、第１の外部制御信号ＶＣ１、第２の外部制御信号ＶＣ２、…、第ｎの外部制御信号ＶＣｎを入力してデコードし、内部制御信号ＣＳ０を生成して電源ドライバ回路部ＰＤＲに供給する。但し、ここで、内部制御信号ＣＳ０は、複数の信号線を持つバスを意味する。第１の電源ドライバＰＤ１は、第１の基準電圧ＶＲ１と、第２の基準電圧ＶＲ２とにより基準電圧の供給を受け、第１の制御信号ＣＳ１を生成する。第２の電源ドライバＰＤ２は、第０の基準電圧ＶＲ０としての接地電圧ＶＧと、第２の基準電圧ＶＲ２とにより基準電圧の供給を受け、第２の制御信号ＣＳ２を生成する。第３の電源ドライバＰＤ３は、第１の基準電圧ＶＲ１と、第２の基準電圧ＶＲ２とにより基準電圧の供給を受け、第３の制御信号ＣＳ３を生成する。第４の電源ドライバＰＤ４は、接地電圧ＶＧである第０の基準電圧ＶＲ０と、第２の基準電圧ＶＲ２とにより基準電圧の供給を受け、第４の制御信号ＣＳ４を生成する。

図３は、第１の実施形態による高周波スイッチ回路のうち、第１の電源ドライバＰＤ１と、第１の補助回路部ＳＰ１と、第１のスイッチＳ１Ａとに係る構成例を示す回路図である。図３に示した高周波スイッチ回路の構成要素について説明する。図３には、図１に図示しなかったローパスフィルタＬＰＦの構成も示されている。なお、第２の電源ドライバＰＤ２〜第４の電源ドライバＰＤ４も第１の電源ドライバＰＤ１と同様に構成されており、第２の補助回路部ＳＰ２〜第４の補助回路部ＳＰ４も第１の補助回路部ＳＰ１と同様に構成されており、第２のスイッチＳ２Ａ、第３のスイッチＳ１Ｂ、第４のスイッチＳ２Ｂも第１のスイッチＳ１Ａと同様に構成されている。

第１の電源ドライバＰＤ１は、第１の電源ドライバ用Ｐチャネル型トランジスタＰＤ１Ｐと、第１の電源ドライバ用Ｎチャネル型トランジスタＰＤ１Ｎとを含んでいる。ローパスフィルタＬＰＦは、第１のフィルタ用抵抗ＦＲ１と、第２のフィルタ用抵抗ＦＲ２と、フィルタ用容量ＦＣとを含んでいる。第１の補助回路部ＳＰ１は、第１の補助回路部用Ｐチャネル型トランジスタＳＰ１Ｐと、第１の補助回路部用Ｎチャネル型トランジスタＳＰ１Ｎとを含んでいる。第１のスイッチＳ１Ａは、第１のトランジスタＳ１Ｔ１、第２のトランジスタＳ１Ｔ２、…、第ｎのトランジスタＳ１Ｔｎと、第１のゲート抵抗Ｓ１Ｇ１、第２のゲート抵抗Ｓ１Ｇ２、…、第ｎのゲート抵抗Ｓ１Ｇｎと、第１のバックゲート抵抗Ｓ１Ｂ１、第２のバックゲート抵抗Ｓ１Ｂ２、…、第ｎのバックゲート抵抗Ｓ１Ｂｎと、第１のジャンプ抵抗Ｓ１Ｊ１、第２のジャンプ抵抗Ｓ１Ｊ２、…、第ｎのジャンプ抵抗Ｓ１Ｊｎとを含んでいる。ここで、添え字「ｎ」は所定の整数を示し、端部間（ＲＦ０−ＲＦ１）を通過する信号の電力に応じて、各トランジスタ（Ｓ１Ｔ１〜Ｓ１Ｔｎ）の耐圧を超えないよう決められる。

図３に示した高周波スイッチ回路の構成要素の接続関係について説明する。スイッチのゲート端子を制御する電源ドライバＰＤ１、ＰＤ３については、第１の電源ドライバ用Ｐチャネル型トランジスタＰＤ１Ｐのソースは、第１のチャージポンプＣＰ１の出力部に接続されている。第１の電源ドライバ用Ｎチャネル型トランジスタＰＤ１Ｎのソースは、第２のチャージポンプＣＰ２の出力部に接続されている。スイッチのバックゲート端子を制御する電源ドライバＰＤ２、ＰＤ４については、第１の電源ドライバ用Ｐチャネル型トランジスタＰＤ１Ｐのソースは、第０の基準電圧ＶＲ０と接続されている。第１の電源ドライバ用Ｎチャネル型トランジスタのＰＤ１Ｎのソースは、第２のチャージポンプＣＰ２の出力部と接続されている。第１の電源ドライバ用Ｐチャネル型トランジスタＰＤ１Ｐのゲートと、第１の電源ドライバ用Ｎチャネル型トランジスタＰＤ１Ｎのゲートとは、デコーダＤＣＤの出力部の後段に共通接続されている。第１の電源ドライバ用Ｐチャネル型トランジスタＰＤ１Ｐのドレインと、第１の電源ドライバ用Ｎチャネル型トランジスタＰＤ１Ｎのドレインとは、ローパスフィルタＬＰＦの入力部に共通接続されている。

第１のフィルタ用抵抗ＦＲ１の一方の端部は、ローパスフィルタＬＰＦの入力部に接続されており、すなわち、第１の電源ドライバ用Ｐチャネル型トランジスタＰＤ１Ｐのドレインと、第１の電源ドライバ用Ｎチャネル型トランジスタＰＤ１Ｎのドレインとに共通接続されている。第１のフィルタ用抵抗ＦＲ１の他方の端部と、第２のフィルタ用抵抗ＦＲ２の一方の端部とは、フィルタ用容量ＦＣの一方の端部に接続されている。フィルタ用容量ＦＣの他方の端部は、接地されている。第２のフィルタ用抵抗ＦＲ２の他方の端部は、ローパスフィルタＬＰＦの出力部に接続されている。ローパスフィルタＬＰＦの出力部は、第１のゲートノードＧ１Ａに接続されている。

第１の補助回路部用Ｐチャネル型トランジスタＳＰ１Ｐのソースは、後述する第１の補助電圧ＶＳ１の電圧源に接続されている。第１の補助回路部用Ｎチャネル型トランジスタＳＰ１Ｎのソースは、後述する第２の補助電圧ＶＳ２の電圧源に接続されている。第１の補助回路部用Ｐチャネル型トランジスタＳＰ１Ｐのゲートは、後述する第１の補助回路部制御信号生成部ＣＳＣ１に接続されている。第１の補助回路部用Ｎチャネル型トランジスタＳＰ１Ｎのゲートは、後述する第２の補助回路部制御信号生成部ＣＳＣ２に接続されている。第１の補助回路部用Ｐチャネル型トランジスタＳＰ１Ｐのドレインと、第１の補助回路部用Ｎチャネル型トランジスタＳＰ１Ｎのドレインとは、第１のゲートノードＧ１Ａに共通接続されている。

第１のゲート抵抗Ｓ１Ｇ１、第２のゲート抵抗Ｓ１Ｇ２、…、第ｎのゲート抵抗Ｓ１Ｇｎのそれぞれにおける一方の端部は、第１のゲートノードＧ１Ａに共通接続されている。第１のゲート抵抗Ｓ１Ｇ１、第２のゲート抵抗Ｓ１Ｇ２、…、第ｎのゲート抵抗Ｓ１Ｇｎのそれぞれにおける他方の端部は、第１のトランジスタＳ１Ｔ１、第２のトランジスタＳ１Ｔ２、…、第ｎのトランジスタＳ１Ｔｎのそれぞれにおけるゲートに接続されている。第１のバックゲート抵抗Ｓ１Ｂ１、第２のバックゲート抵抗Ｓ１Ｂ２、…、第ｎのバックゲート抵抗Ｓ１Ｂｎのそれぞれにおける一方の端部は、第１のバックゲートノードＢ１Ａに共通接続されている。第１のバックゲート抵抗Ｓ１Ｂ１、第２のバックゲート抵抗Ｓ１Ｂ２、…、第ｎのバックゲート抵抗Ｓ１Ｂｎのそれぞれにおける他方の端部は、第１のトランジスタＳ１Ｔ１、第２のトランジスタＳ１Ｔ２、…、第ｎのトランジスタＳ１Ｔｎのそれぞれにおけるバックゲートに接続されている。第１のジャンプ抵抗Ｓ１Ｊ１、第２のジャンプ抵抗Ｓ１Ｊ２、…、第ｎのジャンプ抵抗Ｓ１Ｊｎのそれぞれにおける一方の端部は、第１のトランジスタＳ１Ｔ１、第２のトランジスタＳ１Ｔ２、…、第ｎのトランジスタＳ１Ｔｎのそれぞれにおけるソースに接続されている。第１のジャンプ抵抗Ｓ１Ｊ１、第２のジャンプ抵抗Ｓ１Ｊ２、…、第ｎのジャンプ抵抗Ｓ１Ｊｎのそれぞれにおける他方の端部は、第１のトランジスタＳ１Ｔ１、第２のトランジスタＳ１Ｔ２、…、第ｎのトランジスタＳ１Ｔｎのそれぞれにおけるドレインに接続されている。第１のトランジスタＳ１Ｔ１、第２のトランジスタＳ１Ｔ２、…、第ｎのトランジスタＳ１Ｔｎは、それぞれのソースおよびドレインを介して、共通端部ＲＦ０と、第１の端部ＲＦ１との間に、直列に接続されている。第１のトランジスタＳ１Ｔ１、第２のトランジスタＳ１Ｔ２、…、第ｎのトランジスタＳ１Ｔｎのそれぞれにおけるバックゲートは、第１のバックゲート抵抗Ｓ１Ｂ１、第２のバックゲート抵抗Ｓ１Ｂ２、…、第ｎのバックゲート抵抗Ｓ１Ｂｎのそれぞれにおける一方の端部に接続されている。

図３に示した高周波スイッチ回路の構成要素の動作について説明する。第１の動作では、第１の電源ドライバＰＤ１が、デコーダＤＣＤが出力する内部制御信号ＣＳ０に基づいて、第１の基準電圧ＶＲ１を後段に向けて出力する。但し、内部制御信号ＣＳ０について、ここでは複数の信号線の内のある１つの信号線を入力として、第１の電源ドライバＰＤ１は後段に出力する。ローパスフィルタＬＰＦは、第１のゲートノードＧ１Ａにおける高周波ノイズの成分を減少させる役割を担う。第１の補助回路部ＳＰ１は、デコーダＤＣＤが出力する内部制御信号ＣＳ０に含まれる第１の補助回路部制御信号Ｃ１Ｐに応じて第１の補助電圧ＶＳ１を第１のゲートノードＧ１Ａに印加する。

ここで、第１の補助電圧ＶＳ１は、第１の基準電圧ＶＲ１と同じ極性であることが好ましい。その上で、第１の補助電圧ＶＳ１の絶対値が、第１の基準電圧ＶＲ１の絶対値よりも低い場合には、第１のゲートノードＧ１Ａにおける電圧が第１の補助電圧ＶＳ１に達した時点で、第１の補助回路部ＳＰ１は第１の補助電圧ＶＳ１の供給を終了する。言い換えれば、第１の補助回路部ＳＰ１は、第１のゲートノードＧ１Ａにおける電圧が第１の補助電圧ＶＳ１に達するまでの時間を、第１の電源ドライバＰＤ１のみにより第１の基準電圧ＶＲ１を印加するだけの場合よりも、短縮することが出来る。

第２の動作では、第１の電源ドライバＰＤ１が、デコーダＤＣＤが出力する内部制御信号ＣＳ０に基づいて、第２の基準電圧ＶＲ２を後段に向けて出力する。但し、内部制御信号ＣＳ０について、ここでは複数の信号線の内のある１つの信号線を入力として、第１の電源ドライバＰＤ１は後段に出力する。ローパスフィルタＬＰＦは、第１のゲートノードＧ１Ａにおける高周波ノイズの成分を減少させる役割を担う。第１の補助回路部ＳＰ１は、デコーダＤＣＤが出力する内部制御信号ＣＳ０に含まれる第２の補助回路部制御信号Ｃ１Ｎに応じて第２の補助電圧ＶＳ２を第１のゲートノードＧ１Ａに印加する。

ここで、第２の補助電圧ＶＳ２は、第２の基準電圧ＶＲ２と同じ極性であることが好ましい。その上で、第２の補助電圧ＶＳ２の絶対値が、第２の基準電圧ＶＲ２の絶対値よりも低い場合には、第１のゲートノードＧ１Ａにおける電圧が第２の補助電圧ＶＳ２に達した時点で、第１の補助回路部ＳＰ１は第２の補助電圧ＶＳ２の供給を終了する。言い換えれば、第１の補助回路部ＳＰ１は、第１のゲートノードＧ１Ａにおける電圧が第２の補助電圧ＶＳ２に達するまでの時間を、第１の電源ドライバＰＤ１のみにより第２の基準電圧ＶＲ２を印加するだけの場合よりも、短縮することが出来る。

前述した第１の補助電圧ＶＳ１の電源および第２の補助電圧ＶＳ２について説明する。第１の実施形態では、第１のゲートノードＧ１Ａの電圧が第１の基準電圧ＶＲ１または第２の基準電圧ＶＲ２に達するまでの時間を短縮するために、第１の電源ドライバＰＤ１の供給能力に拠らない他の供給源を、補助電圧源として利用する。第１の補助電圧ＶＳ１の電源の具体例としては、外部電源ＶＤＤや、低損失レギュレータＬＤＯの出力や、第１のチャージポンプＣＰ１の出力などが利用可能である。また、第２の補助電圧ＶＳ２の電源の具体例としては、第２のチャージポンプＣＰ２の出力や、グランドや、負の電圧を供給可能な図示しない外部電源などが利用可能である。

なお、第１のチャージポンプＣＰ１および第２のチャージポンプＣＰ２を第１の補助電圧ＶＳ１および第２の補助電圧ＶＳ２の電源として用いる場合でも、第１のチャージポンプＣＰ１および第２のチャージポンプＣＰ２から見たローパスフィルタＬＰＦのＲＣ（Ｒｅｓｉｓｔａｎｃｅ−Ｃａｐａｃｉｔａｎｃｅ：抵抗容量）時定数の分だけスイッチング時間を削減することが可能である。

図４は、第１の実施形態による第１の補助回路部制御部ＳＰ１Ｃの構成の例を示すブロック回路図である。図４に示した第１の補助回路部制御部ＳＰ１Ｃの構成要素について説明する。

図４に示した第１の補助回路部制御部ＳＰ１Ｃは、第１の比較器ＣＭＰ１と、第２の比較器ＣＭＰ２と、前述した第１の補助回路部制御信号生成部ＣＳＣ１と、前述した第２の補助回路部制御信号生成部ＣＳＣ２とを含んでいる。

図４に示した第１の補助回路部制御部ＳＰ１Ｃの構成要素の接続関係について説明する。第１の比較器ＣＭＰ１の出力部は、第１の補助回路部制御信号生成部ＣＳＣ１の入力部に接続されている。第１の補助回路部制御信号生成部ＣＳＣ１の出力部は、第１の補助回路部用Ｐチャネル型トランジスタＳＰ１Ｐのゲートに接続されている。第２の比較器ＣＭＰ２の出力部は、第２の補助回路部制御信号生成部ＣＳＣ２の入力部に接続されている。第２の補助回路部制御信号生成部ＣＳＣ２の出力部は、第１の補助回路部用Ｎチャネル型トランジスタＳＰ１Ｎのゲートに接続されている。

図４に示した第１の補助回路部制御部ＳＰ１Ｃの動作について説明する。第１の比較器ＣＭＰ１は、第１のゲートノードＧ１Ａの電圧ＶＧ１Ａと、第１の補助電圧ＶＳ１とを入力して比較し、その比較結果を示す第１の比較結果信号ＶＣＭＰ１を第１の補助回路部制御信号生成部ＣＳＣ１に向けて出力する。第１の補助回路部制御信号生成部ＣＳＣ１は、第ｉの外部制御信号ＶＣｉのＬ状態からＨ状態への立ち上がりを検出した場合には補助の開始を示す第１の補助回路部制御信号Ｃ１Ｐを生成し、第１の比較結果信号ＶＣＭＰ１を受信した場合には補助の終了を示す第１の補助回路部制御信号Ｃ１Ｐを生成する。

同様に、第２の比較器ＣＭＰ２は、第１のゲートノードＧ１Ａの電圧ＶＧ１Ａと、第２の補助電圧ＶＳ２とを入力して比較し、その比較結果を示す第２の比較結果信号ＶＣＭＰ２を第２の補助回路部制御信号生成部ＣＳＣ２に向けて出力する。第２の補助回路部制御信号生成部ＣＳＣ２は、第ｉの外部制御信号ＶＣｉのＨ状態からＬ状態への立ち下がりを検出した場合には補助の開始を示す第２の補助回路部制御信号Ｃ１Ｎを生成し、第２の比較結果信号ＶＣＭＰ２を受信した場合には補助の終了を示す第２の補助回路部制御信号Ｃ１Ｎを生成する。但し、ここでは外部制御信号ＶＣｉのＬ状態は、対応するスイッチＳ１Ａの遮断状態に対応しており、Ｈ状態は通過状態に対応している場合を示す。また、これらの補助回路部制御信号生成部ＣＳＣ１、ＣＳＣ２は、一般的なＣＭＯＳ論理回路を用いて構成することが可能である。

図５Ａは、ゲートにゲート抵抗が接続されたトランジスタのオン状態を示す等価回路図である。図５Ａに示した等価回路図の構成要素について説明する。

図５Ａに示した等価回路図は、ゲート抵抗ＲＧと、トランジスタのオン抵抗ＲＳＯと、ゲート・ソース間容量ＣＧＳと、ゲート・ドレイン間容量ＣＧＤと、ノードＧ、Ｓ、Ｄ、Ｇ１、Ｓ１およびＤ１とを含んでいる。ここで、ノードＧはトランジスタのゲートを示し、ノードＳはトランジスタのソースを示し、ノードＤはトランジスタのドレインを示している。ノードＧ１は、ゲート抵抗の接続先を示し、ノードＳ１は、トランジスタのソースの接続先を示し、ノードＤ１は、トランジスタのドレインの接続先を示している。

図５Ａに示した等価回路図の構成要素の接続関係について説明する。ゲート抵抗ＲＧの一方の端部は、ノードＧ１に接続されている。ゲート抵抗ＲＧの他方の端部は、ノードＧに接続されている。ゲート・ソース間容量ＣＧＳの一方の端部は、ノードＧに接続されている。ゲート・ソース間容量ＣＧＳの他方の端部は、ノードＳに接続されている。ゲート・ドレイン間容量ＣＧＤの一方の端部は、ノードＧに接続されている。ゲート・ドレイン間容量ＣＧＤの他方の端部は、ノードＤに接続されている。ノードＳ１は、ノードＳに接続されている。ノードＤ１は、ノードＤに接続されている。

図５Ａに示した等価回路図を参照して、ゲート抵抗ＲＧの抵抗値がある程度の大きさを必要とすることについて説明する。ゲート抵抗ＲＧの端部Ｇ１から、ノードＤまでのインピーダンスの値は、直列に接続されたゲート抵抗ＲＧおよびゲート・ドレイン間容量ＣＧＤのインピーダンスの合計値であり、以下の式で表される。
ＺＧＤ＝ＲＧ＋ＺＣＧＤ＝ＲＧ＋（１／ｊωＣＧＤ）
ここで、ＺＧＤはゲート抵抗ＲＧの端部Ｇ１から、ノードＤまでのインピーダンスを表し、ＲＧはゲート抵抗ＲＧの抵抗値を表し、ＺＣＧＤはゲート・ドレイン間容量ＣＧＤのインピーダンスを表している。また、ｊは虚数を表し、ωはＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ：高周波）信号の角周波数を表し、ＣＧＤはゲート・ドレイン間容量ＣＧＤの容量値を表している。

したがって、ＲＦ信号が低周波になるにつれＺＣＧＤが相対的にゲート抵抗値に対して高く見えるため、低周波にてノードＧの電位をより一定に保つには、高いゲート抵抗値ＲＧが要求される。

図５Ｂを参照して、スイッチング時間について説明する。図５Ｂは、制御信号と、スイッチング時間との関係を示すグラフ群である。図５Ｂは、第１のグラフ（ａ）と、第２のグラフ（ｂ）とを含んでいる。第１のグラフ（ａ）と、第２のグラフ（ｂ）との両方において、横軸は時間の経過を示し、縦軸は信号の電圧を示している。

第１のグラフ（ａ）は、制御信号の波形の例を示している。この例では、外部制御信号ＶＣｉの信号レベルは、時刻ｔ１まではＬ（Ｌｏｗ：ロー）状態で、時刻ｔ１以降はＨ（Ｈｉｇｈ：ハイ）状態である。この制御信号によって制御されるスイッチは、時刻ｔ１において遮断状態から導通状態に切り替わる。

第２のグラフ（ｂ）は、任意の外部制御信号ＶＣｉによって制御されるスイッチを流れるＲＦ信号の波形の例を示している。この例では、ＲＦ信号の電圧ＶＲＦは、時刻ｔ１までは通過しておらず、時刻ｔ１以降に通過し始めるもののその包絡線ＥＮＶはゼロから徐々に増大して時刻ｔ２に９０％に達し、そのさらに後になって１００％に到る。

ここで、時刻ｔ１から時刻ｔ２までの時間ＴＳＷが、スイッチング時間と一般に定義される。

図６は、第１の実施形態による高周波スイッチ回路が動作する際の各種信号波形の例を示すタイムチャートである。図６を参照して、第１の実施形態による高周波スイッチ回路のより具体的な動作例について説明する。この例では、第１の補助電圧ＶＳ１として外部電源ＶＤＤの電圧を用い、第２の補助電圧ＶＳ２として第０の基準電圧ＶＲ０、すなわち接地電圧ＶＧを用いている。ここでは各電圧の関係がＶＲ１＞ＶＤＤ＞ＶＲ０＞ＶＲ２の場合を一例に説明する。

図６は、第１のグラフ（ａ）と、第２のグラフ（ｂ）と、第３のグラフ（ｃ）と、第４のグラフ（ｄ）とを含んでいる。第１のグラフ（ａ）〜第４のグラフ（ｄ）のそれぞれにおいて、横軸は時間の経過を示し、縦軸は各信号の信号レベル、すなわち電圧値を示している。

第１のグラフ（ａ）は、任意の第ｉの外部制御信号ＶＣｉの波形を示している。図６の例では、第ｉの外部制御信号ＶＣｉは、時刻ｔａ１まではＬ状態で、時刻ｔａ１に立ち上がり、時刻ｔａ１から時刻ｔｄ１まではＨ状態で、時刻ｔｄ１に立ち下がり、時刻ｔｄ１以降はＬ状態である。ここでは、一例として外部制御信号ＶＣｉのＬ状態は、対応するスイッチＳ１Ａの遮断状態に対応しており、Ｈ状態は通過状態に対応している場合を示す。

第２のグラフ（ｂ）は、第１の補助回路部ＳＰ１のＰチャネル型トランジスタＳＰ１Ｐを制御する第１の補助回路部制御信号Ｃ１Ｐの電圧ＶＣ１Ｐの波形を示している。図６の例では、電圧ＶＣ１Ｐは、時刻ｔａ１まではＨ状態で、時刻ｔａ１に立ち下がり、時刻ｔａ１から時刻ｔｂ１まではＬ状態で、時刻ｔｂ１に立ち上がり、時刻ｔｂ１以降はＨ状態である。

第３のグラフ（ｃ）は、第１の補助回路部ＳＰ１のＮチャネル型トランジスタＳＰ１Ｎを制御する第２の補助回路部制御信号Ｃ１Ｎの電圧ＶＣ１Ｎの波形を示している。図６の例では、電圧ＶＣ１Ｎは、時刻ｔｄ１まではＬ状態で、時刻ｔｄ１に立ち上がり、時刻ｔｄ１から時刻ｔｅ１まではＨ状態で、時刻ｔｅ１に立ち下がり、時刻ｔｅ１以降はＬ状態である。

第４のグラフ（ｄ）は、第１のゲートノードＧ１Ａにおける電圧ＶＧ１Ａの波形を示している。図６の例では、電圧ＶＧ１Ａは、時刻ｔａ１までは第２の基準電圧ＶＲ２に等しく、時刻ｔａ１に上昇を始め、時刻ｔｂ１に外部電源ＶＤＤの電圧に到達し、時刻ｔｃ１に第１の基準電圧ＶＲ１に到達する。電圧ＶＧ１Ａは、その後、時刻ｔｃ１から時刻ｔｄ１までは第１の基準電圧ＶＲ１に等しく、時刻ｔｄ１に下降を始め、時刻ｔｅ１に第０の基準電圧ＶＲ０である接地電圧ＶＧに到達し、時刻ｔｆ１に第２の基準電圧ＶＲ２に到達する。

図６に示した動作例について、より詳細に説明する。まず、第１の実施形態による高周波スイッチの立ち上がり動作について説明する。第１のスイッチＳ１Ａをオフ状態からオン状態に切り替えるために、時刻ｔａ１において、第ｉの外部制御信号ＶＣｉがＬ状態からＨ状態に切り替わる。第ｉの外部制御信号ＶＣｉに応じて、第１の補助回路部ＳＰ１のＰチャネル型トランジスタＳＰ１Ｐを制御する第１の補助回路部制御信号Ｃ１ＰがＨ状態からＬ状態に切り替わってＰチャネル型トランジスタＳＰ１Ｐが導通状態になる。これにより第１のゲートノードＧ１Ａと、外部電源ＶＤＤとが、Ｐチャネル型トランジスタＳＰ１Ｐを介して導通状態になる。第１のゲートノードＧ１Ａは、時刻ｔａ１から時刻ｔｂ１まで、第１のチャージポンプＣＰ１から供給される第１の基準電圧ＶＲ１と、Ｐチャネル型トランジスタＳＰ１Ｐを介して供給される第１の補助電圧ＶＳ１、すなわち外部電源ＶＤＤの電圧とによって充電される。

時刻ｔｂ１において、第１のゲートノードＧ１Ａの電圧ＶＧ１Ａが外部電源ＶＤＤの電圧に到達すると、第１の補助電圧ＶＳ１は第１の補助回路部ＳＰ１を通してこれ以上の充電が行えなくなる。そこで、時刻ｔｂ１においてＰチャネル型トランジスタＳＰ１Ｐをオフ状態にする。この制御は、第１のゲートノードＧ１Ａの電圧ＶＧ１Ａと、第１の補助電圧ＶＳ１とを第１の比較器ＣＭＰ１で比較し、この比較結果を示す信号を供給された第１の補助回路部制御信号生成部ＣＳＣ１が生成する第１の補助回路部制御信号Ｃ１Ｐで行う。

その後、時刻ｔｂ１から時刻ｔｃ１までは、第１のチャージポンプＣＰ１が供給する第１の基準電圧ＶＲ１だけで第１のゲートノードＧ１Ａを充電し、時刻ｔｃ１から時刻ｔｄ１までその電圧ＶＧ１Ａを保持する。

次に、第１の実施形態による高周波スイッチの立ち下がりについて説明する。第１のスイッチＳ１Ａをオン状態からオフ状態に切り替えるために、時刻ｔｄ１において、第ｉの外部制御信号ＶＣｉがＨ状態からＬ状態に切り替わる。第ｉの外部制御信号ＶＣｉに応じて、第１の補助回路部ＳＰ１のＮチャネル型トランジスタＳＰ１Ｎを制御する第２の補助回路部制御信号Ｃ１ＮがＬ状態からＨ状態に切り替わってＮチャネル型トランジスタＳＰ１Ｎが導通状態になる。第１のゲートノードＧ１Ａと、グランドとが、Ｎチャネル型トランジスタＳＰ１Ｎを介して導通状態になる。第１のゲートノードＧ１Ａは、時刻ｔｄ１から時刻ｔｅ１まで、第２のチャージポンプＣＰ２から供給される第２の基準電圧ＶＲ２と、Ｎチャネル型トランジスタＳＰ１Ｎを介して供給される第２の補助電圧ＶＳ２、すなわち第０の基準電圧ＶＲ０でもある接地電圧ＶＧとによって放電される。

時刻ｔｅ１において、第１のゲートノードＧ１Ａの電圧ＶＧ１Ａが第０の基準電圧ＶＲ０に到達すると、第２の補助電圧ＶＳ２は第１の補助回路部ＳＰ１を通してこれ以上の放電が行えなくなる。そこで、時刻ｔｅ１においてＮチャネル型トランジスタＳＰ１Ｎをオフ状態にする。この制御は、第１のゲートノードＧ１Ａの電圧ＶＧ１Ａと、第２の補助電圧ＶＳ２とを第２の比較器ＣＭＰ２で比較し、この比較結果を示す信号を供給された第２の補助回路部制御信号生成部ＣＳＣ２が生成する第２の補助回路部制御信号Ｃ１Ｎで行う。

その後、時刻ｔｅ１から時刻ｔｆ１までは、第２のチャージポンプＣＰ２が供給する第２の基準電圧ＶＲ２だけで第１のゲートノードＧ１Ａを放電し、以降もその電圧ＶＧ１Ａを保持する。

上記の例では、第１の補助電圧ＶＳ１として外部電源ＶＤＤの電圧を用いたが、その他、例えば低損失レギュレータＬＤＯの出力電圧を用いた場合などでも第１の実施形態による高周波スイッチ回路は同様に動作する。

また、上記の例では、第１のゲートノードＧ１Ａの電圧が第１の補助電圧ＶＳ１または第２の補助電圧ＶＳ２に到達するまで第１の補助回路部ＳＰ１を動作させたが、この動作期間はより短くても問題は無い。

以上、第１のスイッチＳ１Ａの構成および動作について説明したが、第２のスイッチＳ２Ａの場合でも第３の補助回路部ＳＰ３は第１の補助回路部ＳＰ１と同様に動作する。

また、第３のスイッチＳ１Ｂおよび第４のスイッチＳ２Ｂについても、第１のスイッチＳ１Ａおよび第２のスイッチＳ２Ａと同様の考え方で動作させれば良い。ただし、第２の電源ドライバＰＤ２および第４の電源ドライバＰＤ４が電圧を印加する対象は各スイッチに含まれるトランジスタのバックゲートノードであるので、スイッチがオン状態ならバックゲートノードに接地電圧ＶＧ、すなわち第０の基準電圧ＶＲ０を印加し、オフ状態の場合には第２の基準電圧ＶＲ２を印加する、という相違点がある。

なお、第１のスイッチＳ１Ａと、第２のスイッチＳ２Ａと、第３のスイッチＳ１Ｂと、第４のスイッチＳ２Ｂとが、以下のように連動して動作することで、第１の実施形態による高周波スイッチ回路が、共通端部ＲＦ０への接続先を第１の端部ＲＦ１または第２の端部ＲＦ２の間で切り替える単極双投スイッチとして動作する。すなわち、第１の端部ＲＦ１を共通端部ＲＦ０に接続する際には、第１のスイッチＳ１Ａはオン状態になり、第２のスイッチＳ２Ａはオフ状態になり、第３のスイッチＳ１Ｂはオフ状態になり、第４のスイッチＳ２Ｂはオン状態になる。反対に、第２の端部ＲＦ２を共通端部ＲＦ０に接続する際には、第１のスイッチＳ１Ａはオフ状態になり、第２のスイッチＳ２Ａはオン状態になり、第３のスイッチＳ１Ｂはオン状態になり、第４のスイッチＳ２Ｂはオフ状態になる。

このように、第１の実施形態による高周波スイッチ回路では、ゲート抵抗の抵抗値を高く設定しても、ゲートノードにおける電荷の充放電を、補助回路部を用いて並列化することでスイッチング時間を短縮することが出来る。但し、スイッチＳ１Ａを構成するＣＭＯＳにおいて、バックゲート端子につく容量値は、ゲート端子でのゲート酸化膜容量に対して小さいので、一般にスイッチング速度の課題はゲート側の電位の切り替え時に発生する。

したがって、第１の実施形態による高周波スイッチ回路では、第１の補助回路部ＳＰ１〜ＳＰ４を追加したことによって、チャージポンプの駆動能力を高めることなく、すなわちチャージポンプを構成する容量値を増やすことなく、高周波スイッチで課題となる相互変調歪みと、スイッチング時間と、レイアウト面積との間で問題となるトレードオフを緩和することが出来る。

なお、一般的なシリコン系の製造プロセスでは、第１の実施形態で用いる第１の補助回路部ＳＰ１〜第４の補助回路部ＳＰ４を追加したことによるレイアウト面積への影響は、同等の作用効果を得るためにチャージポンプの容量を増やした場合の影響よりも、小さい。

（第２の実施形態）
図７は、第２の実施形態による高周波スイッチ回路のうち、各補助回路部を制御する信号を生成する第１の補助回路部制御部ＳＰ１Ｃの構成例を示すブロック回路図である。なお、第２の実施形態による高周波スイッチ回路のその他の構成については、第１の実施形態の場合と同様であるので、さらなる詳細な説明を省略する。

図７に示した第２の実施形態による第１の補助回路部制御部ＳＰ１Ｃの構成要素について説明する。図７に示した第１の補助回路部制御部ＳＰ１Ｃは、検波回路ＤＥＴと、第１の比較器ＣＭＰ１と、第２の比較器ＣＭＰ２と、第３の比較器ＣＭＰ３と、第４の比較器ＣＭＰ４と、第１の補助回路部制御信号生成部ＣＳＣ１と、第２の補助回路部制御信号生成部ＣＳＣ２とを含んでいる。なお、第２の実施形態による高周波スイッチ回路は、図示しない第１の基準信号レベルＬ１、第２の基準信号レベルＬ２、第３の基準信号レベルＬ３および第４の基準信号レベルＬ４を供給する図示しない基準電位をさらに有する。

図７に示した第２の実施形態による第１の補助回路部制御部ＳＰ１Ｃの構成要素の接続関係について説明する。検波回路ＤＥＴの入力部は、共通端部ＲＦ０に接続されている。検波回路ＤＥＴの出力部は、第１の比較器ＣＭＰ１〜第４の比較器ＣＭＰ４のそれぞれにおける第１の入力部に接続されている。第１の比較器ＣＭＰ１における第２の入力部は、第１の基準信号レベルＬ１を出力する電位に接続されている。第２の比較器ＣＭＰ２における第２の入力部は、第２の基準信号レベルＬ２を出力する電位に接続されている。第３の比較器ＣＭＰ３における第２の入力部は、第３の基準信号レベルＬ３を出力する電位に接続されている。第４の比較器ＣＭＰ４における第２の入力部は、第４の基準信号レベルＬ４を出力する電位に接続されている。

第１の比較器ＣＭＰ１の出力部は、第１の補助回路部制御信号生成部ＣＳＣ１の第１の入力部に接続されている。第２の比較器ＣＭＰ２の出力部は、第１の補助回路部制御信号生成部ＣＳＣ１の第２の入力部に接続されている。第３の比較器ＣＭＰ３の出力部は、第２の補助回路部制御信号生成部ＣＳＣ２の第１の入力部に接続されている。第４の比較器ＣＭＰ４の出力部は、第２の補助回路部制御信号生成部ＣＳＣ２の第２の入力部に接続されている。第１の補助回路部制御信号生成部ＣＳＣ１の出力部は、第１の補助回路部ＳＰ１のＰチャネル型トランジスタＳＰ１Ｐのゲートに接続されている。第２の補助回路部制御信号生成部ＣＳＣ２の出力部は、第１の補助回路部ＳＰ１のＮチャネル型トランジスタＳＰ１Ｎのゲートに接続されている。

図７に示した第２の実施形態による第１の補助回路部制御部ＳＰ１Ｃの構成要素の動作について説明する。検波回路ＤＥＴは、共通端部ＲＦ０から入力する高周波信号を検波して、その結果得られる信号レベル、すなわち検波電圧ＶＤＥＴを、第１の比較器ＣＭＰ１〜第４の比較器ＣＭＰ４に向けて出力する。第１の比較器ＣＭＰ１は、検波電圧ＶＤＥＴと、第１の基準信号レベルＬ１とを比較して、その比較の結果を示す第１の比較結果信号ＶＣＭＰ１を第１の補助回路部制御信号生成部ＣＳＣ１に向けて出力する。第２の比較器ＣＭＰ２は、検波電圧ＶＤＥＴと、第２の基準信号レベルＬ２とを比較して、その比較の結果を示す第２の比較結果信号ＶＣＭＰ２を第１の補助回路部制御信号生成部ＣＳＣ１に向けて出力する。第３の比較器ＣＭＰ３は、検波電圧ＶＤＥＴと、第３の基準信号レベルＬ３とを比較して、その比較の結果を示す第３の比較結果信号ＶＣＭＰ３を第２の補助回路部制御信号生成部ＣＳＣ２に向けて出力する。第４の比較器ＣＭＰ４は、検波電圧ＶＤＥＴと、第４の基準信号レベルＬ４とを比較して、その比較の結果を示す第４の比較結果信号ＶＣＭＰ４を第２の補助回路部制御信号生成部ＣＳＣ２に向けて出力する。第１の補助回路部制御信号生成部ＣＳＣ１は、第１の比較結果信号ＶＣＭＰ１と、第２の比較結果信号ＶＣＭＰ２と、第ｉの外部制御信号ＶＣｉとに基づいて、第１の補助回路部制御信号Ｃ１Ｐを生成する。第２の補助回路部制御信号生成部ＣＳＣ２は、第３の比較結果信号ＶＣＭＰ３と、第４の比較結果信号ＶＣＭＰ４と、第ｉの外部制御信号ＶＣｉとに基づいて、第２の補助回路部制御信号Ｃ１Ｎを生成する。

図８は、第２の実施形態による高周波スイッチ回路が動作する際の各種信号波形の例を示すタイムチャートである。
図８は、第１のグラフ（ａ）と、第２のグラフ（ｂ）と、第３のグラフ（ｃ）とを含んでいる。
第１のグラフ（ａ）〜第３のグラフ（ｃ）のそれぞれにおいて、横軸は時間経過を示し、縦軸は各信号の信号レベル、すなわち電圧を示している。

第１のグラフ（ａ）は、検波回路ＤＥＴの出力信号の検波電圧ＶＤＥＴの波形を示している。検波電圧ＶＤＥＴは、共通端部ＲＦ０ノードの信号レベルに応じて、上昇する期間と、変化しない期間と、下降する期間と、再び変化しない期間とを、この順番に繰り返している。時刻ｔａ２および時刻ｔｂ２において、検波電圧ＶＤＥＴは上昇中であり、時刻ｔａ２および時刻ｔｂ２における検波電圧ＶＤＥＴの値はそれぞれ第１の基準信号レベルＬ１および第２の基準信号レベルＬ２である。また、時刻ｔｃ２および時刻ｔｄ２において、検波電圧ＶＤＥＴは下降中であり、時刻ｔｃ２および時刻ｔｄ２における検波電圧ＶＤＥＴの値はそれぞれ第３の基準信号レベルＬ３および第４の基準信号レベルＬ４である。

第２のグラフ（ｂ）は、第１の補助回路部ＳＰ１のＰチャネル型トランジスタＳＰ１Ｐを制御する第１の補助回路部制御信号Ｃ１Ｐの電圧ＶＣ１Ｐの波形を示している。電圧ＶＣ１Ｐは、検波電圧ＶＤＥＴが上昇中に第１の基準信号レベルＬ１に達してから第２の基準信号レベルＬ２に達するまでの期間中はＬ状態であり、その他の期間中はＨ状態である。特に、時刻ｔａ２から時刻ｔｂ２までの期間中、電圧ＶＣ１ＰはＬ状態である。

第３のグラフ（ｃ）は、第１の補助回路部ＳＰ１のＮチャネル型トランジスタを制御する第２の補助回路部制御信号Ｃ１Ｎの電圧ＶＣ１Ｎの波形を示している。電圧ＶＣ１Ｐは、検波電圧ＶＤＥＴが上昇中に第１の基準信号レベルＬ１に達してから第２の基準信号レベルＬ２に達するまでの期間中はＬ状態であり、その他の期間中はＨ状態である。特に、時刻ｔａ２から時刻ｔｂ２までの期間中、電圧ＶＣ１ＰはＬ状態である。

図８に示した動作例について、より詳細に説明する。第ｉの外部制御信号ＶＣｉがＨ状態、すなわち第１のスイッチＳ１Ａがオン状態に変化する場合で、検波電圧ＶＤＥＴが上昇を始めるタイミングは、第１のゲートノードＧ１Ａに電荷を充電し始めるタイミングでもある。したがって、このタイミング、すなわち時刻ｔａ２は、第１の基準信号レベルＬ１を用いて検出されて、第１の補助回路部ＳＰ１は第１の補助電圧ＶＳ１を用いた充電の補助を開始する。検波電圧ＶＤＥＴがさらに上昇すると、第１の実施形態の場合と同様に、第１のゲートノードＧ１Ａの電圧ＶＧ１Ａは第１の補助電圧ＶＳ１に到達する。このタイミング、すなわち時刻ｔｂ２は、第２の基準信号レベルＬ２を用いて検出されて、第１の補助回路部ＳＰ１は第１の補助電圧ＶＳ１を用いた充電の補助を終了する。

反対に、検波電圧ＶＤＥＴが下降を始めるタイミングは、第１のゲートノードＧ１Ａから電荷を放電し始めるタイミングでもある。したがって、このタイミング、すなわち時刻ｔｃ２は、第３の基準信号レベルＬ３を用いて検出されて、第１の補助回路部ＳＰ１は第２の補助電圧ＶＳ２を用いた放電の補助を開始する。検波電圧ＶＤＥＴがさらに下降すると、第１の実施形態の場合と同様に、第１のゲートノードＧ１Ａの電圧ＶＧ１Ａは第２の補助電圧ＶＳ２に到達する。このタイミング、すなわち時刻ｔｄ２は、第４の基準信号レベルＬ４を用いて検出されて、第１の補助回路部ＳＰ１は第２の補助電圧ＶＳ２を用いた放電の補助を終了する。

上記にて共通端部ＲＦ０における信号を検波し、スイッチＳ１Ａの切り替え動作の補助の構成・動作について説明したが、第１の端部ＲＦ１または第２の端部ＲＦ２において高周波信号を検波し、スイッチＳ１Ａの切り替え動作の補助をする場合について同様となる。また、実施例１と同様に、スイッチＳ１Ｂについては、スイッチＳ１ＡがＯＮの時にはＯＦＦであり、スイッチＳ１ＡがＯＦＦの時にはＯＮである。スイッチＳ１Ｂについても、スイッチＳ２ＡがＯＮの時にはＯＦＦであり、スイッチＳ２ＡがＯＦＦの時にはＯＮである。

第２の実施形態による高周波スイッチ回路のその他の動作および得られる作用効果については、第１の実施形態の場合と同様であるので、さらなる詳細な説明を省略する。

（第３の実施形態）
図９は、第３の実施形態による高周波スイッチ回路ＳＷを用いた送受信回路の構成例を示すブロック回路図である。図９に、第３の実施形態をスーパーヘテロダイン方式の送受信システムを一例として、構成要素について説明する。

図９に示した送受信回路は、アンテナＡＮＴと、高周波スイッチ回路ＳＷと、受信回路部と、ベースバンド回路部ＢＢＣと、第１の電圧制御発振器ＶＣＯ１と、第２の電圧制御発振器ＶＣＯ２と、送信回路部とを含んでいる。受信回路部は、高周波スイッチ回路ＳＷと、低ノイズ増幅器ＬＮＡと、第１の受信側バンドパスフィルタＢＰＦＲ１と、受信側ミキサＭＩＸＲと、第２の受信側バンドパスフィルタＢＰＦＲ２と、受信側可変利得増幅器ＶＧＡＲと、復調器ＤＥＭとを含んでいる。送信回路部は、変調器ＭＯＤと、送信側可変利得増幅器ＶＧＡＴと、第１の送信側バンドパスフィルタＢＰＦＴ１と、送信側ミキサＭＩＸＴと、第２の送信側バンドパスフィルタＢＰＦＴ２と、駆動用増幅器ＤＡと、パワーアンプＰＡとを含んでいる。ここで、高周波スイッチ回路ＳＷは、第１または第２の実施形態による高周波スイッチ回路である。

図９に示した送受信回路の構成要素の接続関係について説明する。高周波スイッチ回路ＳＷの共通端部ＲＦ０には、アンテナＡＮＴが接続されている。高周波スイッチ回路ＳＷの第２の端部ＲＦ２は、低ノイズ増幅器ＬＮＡの入力部に接続されている。低ノイズ増幅器ＬＮＡの出力部は、第１の受信側バンドパスフィルタＢＰＦＲ１の入力部に接続されている。第１の受信側バンドパスフィルタＢＰＦＲ１の出力部は、受信側ミキサＭＩＸＲの第１の入力部に接続されている。受信側ミキサＭＩＸＲの出力部は、第２の受信側バンドパスフィルタＢＰＦＲ２の入力部に接続されている。第２の受信側バンドパスフィルタＢＰＦＲ２の出力部は、受信側可変利得増幅器ＶＧＡＲの第１の入力部に接続されている。受信側可変利得増幅器ＶＧＡＲの第１の出力部は、復調器ＤＥＭの第１の入力部に接続されている。復調器ＤＥＭの第１の出力部は、ベースバンド回路部ＢＢＣの第１の入力部に接続されている。復調器ＤＥＭの第２の出力部は、ベースバンド回路部ＢＢＣの第２の入力部に接続されている。受信側可変利得増幅器ＶＧＡＲの第２の出力部は、ベースバンド回路部ＢＢＣの第３の入力部に接続されている。

ベースバンド回路部ＢＢＣの第１の出力部は、変調器ＭＯＤの第１の入力部に接続されている。ベースバンド回路部ＢＢＣの第２の出力部は、変調器ＭＯＤの第２の入力部に接続されている。変調器ＭＯＤの出力部は、送信側可変利得増幅器ＶＧＡＴの第１の入力部に接続されている。送信側可変利得増幅器ＶＧＡＴの出力部は、第１の送信側バンドパスフィルタＢＰＦＴ１の入力部に接続されている。第１の送信側バンドパスフィルタＢＰＦＴ１の出力部は、送信側ミキサＭＩＸＴの第１の入力部に接続されている。送信側ミキサＭＩＸＴの出力部は、第２の送信側バンドパスフィルタＢＰＦＴ２の入力部に接続されている。第２の送信側バンドパスフィルタＢＰＦＴ２の出力部は、駆動用増幅器ＤＡの入力部に接続されている。駆動用増幅器ＤＡの出力部は、パワーアンプＰＡの入力部に接続されている。パワーアンプＰＡの出力部は、高周波スイッチ回路ＳＷの第１の端部ＲＦ１に接続されている。

ベースバンド回路部ＢＢＣの第３の出力部は、受信側可変利得増幅器ＶＧＡＲの第２の入力部に接続されている。ベースバンド回路部ＢＢＣの第４の出力部は、送信側可変利得増幅器ＶＧＡＴの第２の入力部に接続されている。第１の電圧制御発振器ＶＣＯ１の第１の出力部は、復調器ＤＥＭの第２の入力部に接続されている。第１の電圧制御発振器ＶＣＯ１の第２の出力部は、変調器ＭＯＤの第３の入力部に接続されている。第２の電圧制御発振器ＶＣＯ２の第１の出力部は、受信側ミキサＭＩＸＲの第２の入力部に接続されている。第２の電圧制御発振器ＶＣＯ２の第２の出力部は、送信側ミキサＭＩＸＴの第２の入力部に接続されている。

図９に示した送受信回路の構成要素の動作について説明する。第１の電圧制御発振器ＶＣＯ１は、第１の発振信号を生成する。第２の電圧制御発振器ＶＣＯ２は、第２の発振信号を生成する。ベースバンド回路部ＢＢＣは、受信側可変利得増幅器ＶＧＡＲからの受信信号の強度を示す受信信号強度信号ＲＳＳＩに基づき、受信側自動利得制御信号ＡＧＣＲを生成して受信側可変利得増幅器ＶＧＡＲの利得を制御する。アンテナＡＮＴは、無線信号の送受信を行う。高周波スイッチ回路ＳＷは、アンテナＡＮＴに対する、送信回路部と受信回路部との接続を切り替える。低ノイズ増幅器ＬＮＡは、アンテナＡＮＴからの高周波信号を増幅する。第１の受信側バンドパスフィルタＢＰＦＲ１は、増幅された高周波信号のうち、不要な帯域の成分を減衰させる。受信側ミキサＭＩＸＲは、第１の受信側バンドパスフィルタＢＰＦＲ１の出力信号を、第２の発振信号で中間周波数信号に変換する。第２の受信側バンドパスフィルタＢＰＦＲ２は、中間周波数信号のうち、不要な帯域の成分を減衰させる。受信側可変利得増幅器ＶＧＡＲは、受信側自動利得制御信号ＡＧＣＲに応じて第２の受信側バンドパスフィルタＢＰＦＲ２の出力信号を増幅する。受信側可変利得増幅器ＶＧＡＲは、さらに、受信信号強度信号ＲＳＳＩを生成してベースバンド回路部ＢＢＣに向けて出力する。復調器ＤＥＭは、受信側可変利得増幅器ＶＧＡＲの出力信号を復調し、受信信号のＩ成分ＲＸＩおよびＱ成分ＲＸＱを生成してベースバンド回路部ＢＢＣに向けて出力する。

ベースバンド回路部ＢＢＣは、送信信号のＩ成分ＴＸＩおよびＱ成分ＴＸＱを生成して変調器ＭＯＤに供給し、送信側自動利得制御信号ＡＧＣＴを生成して送信側可変利得増幅器ＶＧＡＴに供給する。変調器ＭＯＤは、第１の発振信号に基づいて送信信号を変調する。送信側可変利得増幅器ＶＧＡＴは、変調された送信信号を、送信側自動利得制御信号ＡＧＣＴに応じて増幅する。第１の送信側バンドパスフィルタは、増幅された送信信号のうち、不要な帯域の成分を減衰させる。送信側ミキサＭＩＸＴは、第２の発振信号を用いて、送信信号の混合を行う。第２の送信側バンドパスフィルタは、送信信号のうち、不要な帯域の成分を減衰させる。駆動用増幅器ＤＡは、送信信号の増幅を行う。パワーアンプＰＡは、送信信号を増幅してアンテナＡＮＴに向けて出力する。

第３の実施形態による高周波スイッチ回路ＳＷでは、ベースバンド回路部ＢＢＣが生成出力する受信側自動利得制御信号ＡＧＣＲおよび送信側自動利得制御信号ＡＧＣＴを、第１の補助回路部ＳＰ１〜ＳＰ４の制御信号として用いる。より具体的には、第３の実施形態では、図４に示した第１の実施形態による第１の補助回路部制御部ＳＰ１Ｃにおいて、充放電の補助の開始を示す第ｉの外部制御信号ＶＣｉの代わりに、受信側自動利得制御信号ＡＧＣＲおよび送信側自動利得制御信号ＡＧＣＴを用いる。

第３の実施形態による高周波スイッチ回路ＳＷのその他の構成、動作および得られる作用効果については、第１の実施形態の場合と同様であるので、さらなる詳細な説明を省略する。

（第４の実施形態）
図１０は、第４の実施形態による第１の補助回路部制御部ＳＰ１Ｃの構成を示すブロック回路図である。第４の実施形態による高周波スイッチ回路のその他の構成については、第１の実施形態の場合と同様であるので、さらなる詳細な説明を省略する。

図１０に示した第１の補助回路部制御部ＳＰ１Ｃの構成要素について説明する。第４の実施形態による第１の補助回路部制御部ＳＰ１Ｃは、第１のタイマ回路ＴＭＲ１と、第２のタイマ回路ＴＭＲ２と、第１の補助回路部制御信号生成部ＣＳＣ１と、第２の補助回路部制御信号生成部ＣＳＣ２とを含んでいる。

図１０に示した第１の補助回路部制御部ＳＰ１Ｃの構成要素の接続関係について説明する。第１のタイマ回路ＴＭＲ１の出力部は、第１の補助回路部制御信号生成部ＣＳＣ１の第１の入力部に接続されている。第１の補助回路部制御信号生成部ＣＳＣ１の出力部は、第１の補助回路部ＳＰ１のＰチャネル型トランジスタＳＰ１Ｐのゲートに接続されている。第２のタイマ回路ＴＭＲ２の出力部は、第２の補助回路部制御信号生成部ＣＳＣ２の第１の入力部に接続されている。第２の補助回路部制御信号生成部ＣＳＣ２の出力部は、第１の補助回路部ＳＰ１のＮチャネル型トランジスタＳＰ１Ｎのゲートに接続されている。

図１０に示した第１の補助回路部制御部ＳＰ１Ｃの構成要素の動作について説明する。第１の補助回路部制御信号生成部ＣＳＣ１は、第ｉの外部制御信号ＶＣｉの立ち上がりを検出すると、補助の開始を示す第１の補助回路部制御信号Ｃ１Ｐを生成して第１の補助回路部ＳＰ１のＰチャネル型トランジスタに向けて出力する。第１のタイマ回路ＴＭＲ１は、第ｉの外部制御信号ＶＣｉの立ち上がりを検出してから第１の基準時間が経過すると、第１のタイマ信号ＳＴＭＲ１を生成して第１の補助回路部制御信号生成部ＣＳＣ１の第２の入力部に向けて出力する。第１の補助回路部制御信号生成部ＣＳＣ１は、第１のタイマ信号ＳＴＭＲ１を入力すると、補助の終了を示す第１の補助回路部制御信号Ｃ１Ｐを生成して第１の補助回路部ＳＰ１のＰチャネル型トランジスタに向けて出力する。

同様に、第２の補助回路部制御信号生成部ＣＳＣ２は、第ｉの外部制御信号ＶＣｉの立ち下がりを検出すると、補助の開始を示す第２の補助回路部制御信号Ｃ１Ｎを生成して第１の補助回路部ＳＰ１のＮチャネル型トランジスタに向けて出力する。第２のタイマ回路ＴＭＲ２は、第ｉの外部制御信号ＶＣｉを入力してから第２の基準時間が経過すると、第２のタイマ信号ＳＴＭＲ２を生成して第２の補助回路部制御信号生成部ＣＳＣ２の第２の入力部に向けて出力する。第２の補助回路部制御信号生成部ＣＳＣ２は、第２のタイマ信号ＳＴＭＲ２を入力すると、補助の終了を示す第２の補助回路部制御信号Ｃ１Ｎを生成して第１の補助回路部ＳＰ１のＮチャネル型トランジスタに向けて出力する。

なお、第４の実施形態による高周波スイッチ回路のその他の構成要素の動作については、第１または第２の実施形態の場合同様であるので、さらなる詳細な説明を省略する。

ここで、例えば、第１の基準時間を、図６に示した時刻ｔａ１から時刻ｔｂ１までの時間に等しく設定し、第２の基準時間を、同様に、時刻ｔｄ１から時刻ｔｅ１までの時間に等しく設定する。このように設定することで、第４の実施形態による高周波スイッチ回路は、第１の実施形態の場合と同様に動作する。このとき、第４の実施形態による高周波スイッチ回路で得られる作用効果については、第１の実施形態の場合と同様であるので、さらなる詳細な説明を省略する。

また、例えば、第１の基準時間を、図８に示した時刻ｔａ２から時刻ｔｂ２までの時間に等しく設定し、第２の基準時間を、同様に、時刻ｔｃ２から時刻ｔｄ２までの時間に等しく設定する。このように設定することで、第４の実施形態による高周波スイッチ回路は、第２の実施形態の場合と同様に動作する。このとき、第４の実施形態による高周波スイッチ回路で得られる作用効果については、第２の実施形態の場合と同様であるので、さらなる詳細な説明を省略する。

（第５の実施形態）
図１１は、第５の実施形態による高周波スイッチ回路のうち、第１の電源ドライバＰＤ１と、第１の補助回路部ＳＰ１と、第１のスイッチＳ１Ａとに係る構成例を示す回路図である。

図１１に示した第５の実施形態による高周波スイッチ回路の構成は、図３に示した第１の実施形態の場合とほぼ同様であるが、以下の点で異なる。すなわち、ローパスフィルタＬＰＦと、第１の補助回路部ＳＰ１との配置が、交換されている。言い換えれば、第１の実施形態では、ローパスフィルタＬＰＦは、第１の電源ドライバＰＤ１と、第１の補助回路部ＳＰ１との間に設けられていたが、第５の実施形態では、第１の補助回路部ＳＰ１が、第１の電源ドライバＰＤ１と、ローパスフィルタＬＰＦとの間に設けられている。

第５の実施形態による高周波スイッチ回路のその他の構成は、第１の実施形態の場合と同様であるので、さらなる詳細な説明を省略する。

第５の実施形態による高周波スイッチ回路によって得られる作用効果は、ほぼ同様であるが、以下の点で異なる。すなわち、第１の補助回路部ＳＰ１が第１のゲートノードＧ１Ａにおける電荷の充放電を補助する際に用いる補助電位として、第１のチャージポンプＣＰ１および第２のチャージポンプＣＰ２以外の電位を選択することが好ましい。その理由は、第１のチャージポンプＣＰ１および第２のチャージポンプＣＰ２が、第１の電源ドライバＰＤ１の電圧源でもあり、第１の補助回路部ＳＰ１による補助の効果が得られないからである。すなわち、第１の実施形態の場合は、補助電位として、第１のチャージポンプＣＰ１および第２のチャージポンプＣＰ２を選択しても、フィルタによる時定数分を無視することが可能である。

（第６の実施形態）
図１２は、第６の実施形態による高周波スイッチ回路のうち、第１の補助回路部ＳＰ１の構成例を示す回路図である。なお、第６の実施形態による高周波スイッチ回路のその他の構成については、第１の実施形態の場合と同様であるので、さらなる詳細な説明を省略する。

第６の実施形態による第１の補助回路部ＳＰ１は、カスコード接続したトランジスタ群で構成されている。図１２に示した回路図の構成要素について説明する。

図１２に示した第１の補助回路部ＳＰ１は、第１のＰチャネル型トランジスタＳＰ１Ｐ１と、第２のＰチャネル型トランジスタＳＰ１Ｐ２と、第１のＮチャネル型トランジスタＳＰ１Ｎ１と、第２のＮチャネル型トランジスタＳＰ１Ｎ２とを含んでいる。

図１２に示した第１の補助回路部ＳＰ１の構成要素の接続関係について説明する。第１のＰチャネル型トランジスタＳＰ１Ｐ１のソースは、第１の補助電圧ＶＳ１の電源に接続されている。第１のＰチャネル型トランジスタＳＰ１Ｐ１のドレインは、第２のＰチャネル型トランジスタＳＰ１Ｐ２のソースに接続されている。第１のＰチャネル型トランジスタＳＰ１Ｐ１のゲートと、第２のＰチャネル型トランジスタＳＰ１Ｐ２のゲートとは、第１の補助回路部制御信号生成部ＣＳＣ１に共通接続されている。第１のＮチャネル型トランジスタＳＰ１Ｎ１のソースは、第２の補助電圧ＶＳ２の電源に接続されている。第１のＮチャネル型トランジスタＳＰ１Ｎ１のドレインは、第２のＮチャネル型トランジスタＳＰ１Ｎ２のソースに接続されている。第１のＮチャネル型トランジスタＳＰ１Ｎ１のゲートと、第２のＮチャネル型トランジスタＳＰ１Ｎ２のゲートとは、第２の補助回路部制御信号生成部ＣＳＣ２に共通接続されている。第２のＰチャネル型トランジスタＳＰ１Ｐ２のドレインと、第２のＮチャネル型トランジスタＳＰ１Ｎ２のドレインとは、第１のゲートノードＧ１Ａに共通接続されている。

このように、図１２に示した第１のＰチャネル型トランジスタＳＰ１Ｐ１および第２のＰチャネル型トランジスタＳＰ１Ｐ２の集合は、図３に示した第１の実施形態による第１の補助回路部用Ｐチャネル型トランジスタＳＰ１Ｐに対応する。同様に、図１２に示した第１のＮチャネル型トランジスタＳＰ１Ｎ１および第２のＮチャネル型トランジスタＳＰ１Ｎ２の集合は、図３に示した第１の実施形態による第１の補助回路部用Ｎチャネル型トランジスタＳＰ１Ｎに対応する。

第６の実施形態では、カスコード接続を用いて第１の補助回路部ＳＰ１を構成したことによって、第１の実施形態の場合と比較して、トランジスタの耐圧などの面で優位である。第６の実施形態による高周波スイッチ回路のその他の動作および作用効果については、第１の実施形態の場合と同様であるので、さらなる詳細な説明を省略する。

（第７の実施形態）
図１３は、第７の実施形態による高周波スイッチ回路のうち、第１の補助回路部ＳＰ１の構成例を示す回路図である。なお、第７の実施形態による高周波スイッチ回路のその他の構成については、第１の実施形態の場合と同様であるので、さらなる詳細な説明を省略する。

第７の実施形態による第１の補助回路部ＳＰ１はトランスミッションゲートで構成されている。図１３に示した回路図の構成要素について説明する。

図１３に示した第１の補助回路部ＳＰ１は、Ｐチャネル型トランジスタＳＰ１ＰＰと、Ｎチャネル型トランジスタＳＰ１ＰＮと、Ｎチャネル型トランジスタＳＰ１ＮＮと、Ｐチャネル型トランジスタＳＰ１ＮＰと、インバータ素子ＩＮＶ１と、インバータ素子ＩＮＶ２とを含んでいる。

図１３に示した第１の補助回路部ＳＰ１の構成要素の接続関係に対説明する。Ｐチャネル型トランジスタＳＰ１ＰＰのソースと、Ｎチャネル型トランジスタＳＰ１ＰＮのソースとは、第１の補助電圧ＶＳ１の電圧源に共通接続されている。Ｐチャネル型トランジスタＳＰ１ＰＰのゲートは、第１の補助回路部制御信号生成部ＣＳＣ１に接続されている。Ｎチャネル型トランジスタＳＰ１ＰＮのゲートはインバータ素子ＩＮＶ１を介して第１の補助回路部制御信号生成部ＣＳＣ１に接続されている。Ｎチャネル型トランジスタＳＰ１ＮＮのソースと、Ｐチャネル型トランジスタＳＰ１ＮＰのソースとは、第２の補助電圧ＶＳ２の電圧源に共通接続されている。Ｎチャネル型トランジスタＳＰ１ＮＮのゲートは、第２の補助回路部制御信号生成部ＣＳＣ２に接続されている。Ｐチャネル型トランジスタＳＰ１ＮＰのゲートはインバータ素子ＩＮＶ２を介して第２の補助回路部制御信号生成部ＣＳＣ２に接続されている。Ｐチャネル型トランジスタＳＰ１ＰＰのドレインと、Ｎチャネル型トランジスタＳＰ１ＰＮのドレインと、Ｎチャネル型トランジスタＳＰ１ＮＮのドレインと、Ｐチャネル型トランジスタＳＰ１ＮＰのドレインとは、第１のゲートノードＧ１Ａに共通接続されている。

このように、図１３に示したＰチャネル型トランジスタＳＰ１ＰＰおよびＮチャネル型トランジスタＳＰ１ＰＮの集合は、図３に示した第１の補助回路部用Ｐチャネル型トランジスタＳＰ１Ｐに対応する。同様に、図１３に示したＮチャネル型トランジスタＳＰ１ＮＮおよびＰチャネル型トランジスタＳＰ１ＮＰの集合は、図３に示した第１の補助回路部用Ｎチャネル型トランジスタＳＰ１Ｎに対応する。

第７の実施形態では、トランスミッションゲートを用いて第１の補助回路部ＳＰ１を構成したことによって、第１の実施形態の場合と比較して、補助回路のトランジスタの閾値電圧分の電圧変動の影響を無視して、第１のゲートノードＧ１Ａに対して第１の補助電圧ＶＳ１の電圧源及び第２の補助電圧ＶＳ２の電圧源と接続することができ、優位である。第７の実施形態による高周波スイッチ回路のその他の動作および作用効果については、第１の実施形態の場合と同様であるので、さらなる詳細な説明を省略する。

以上、発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。また、前記実施の形態に説明したそれぞれの特徴は、技術的に矛盾しない範囲で自由に組み合わせることが可能である。

ＡＮＴ アンテナ
ＡＧＣＲ 受信側自動利得制御信号
ＡＧＣＴ 送信側自動利得制御信号
Ｂ１Ａ、Ｂ２Ａ、Ｂ１Ｂ、Ｂ２Ｂ （第１〜第４の）バックゲートノード
ＢＢＣ ベースバンド回路部
ＢＰＦＲ１、ＢＰＦＲ２ （第１、第２の）受信側バンドパスフィルタ
Ｃ１Ｎ （第２の）補助回路部制御信号
Ｃ１Ｐ （第１の）補助回路部制御信号
ＣＬＫ クロック信号
ＣＭＰ１、ＣＭＰ２ （第１、第２の）比較器
ＣＮＴ 制御回路部
ＣＰ１、ＣＰ２ （第１、第２の）チャージポンプ
ＣＳ０ 内部制御信号
ＣＳ１〜ＣＳ４ （第１〜第４の）制御信号
ＣＳＣ１、ＣＳＣ２ （第１、第２の）補助回路部制御信号生成部
Ｄ、Ｄ１ ノード
ＤＡ 駆動用増幅器
ＤＣＤ デコーダ
ＤＥＭ 復調器
ＥＮＶ 包絡線
ＦＣ フィルタ用容量
ＦＲ１、ＦＲ２ （第１、第２の）フィルタ用抵抗
Ｇ、Ｇ１ ノード
Ｇ１Ａ、Ｇ２Ａ、Ｇ１Ｂ、Ｇ２Ｂ （第１〜第４の）ゲートノード
ＩＮＶ１、ＩＮＶ２ インバータ素子
Ｌ１〜Ｌ４ （第１〜第４の）基準信号レベル
ＬＤＯ 低損失レギュレータ
ＬＰＦ ローパスフィルタ
ＬＮＡ 低ノイズ増幅器
ＭＩＸＲ 受信側ミキサ
ＰＤ１〜ＰＤ４ （第１〜第４の）電源ドライバ
ＰＤ１Ｎ （第１の電源ドライバ用）Ｎチャネル型トランジスタ
ＰＤ１Ｐ （第１の電源ドライバ用）Ｐチャネル型トランジスタ
ＰＤＲ 電源ドライバ回路部
ＰＷＲ 電源回路部
ＲＦ０ 共通端部
ＲＦ１、ＲＦ２ （第１、第２の）端部
ＲＧ ゲート抵抗
ＲＯＳ リングオシレータ
ＲＳＯ （トランジスタの）スイッチオン抵抗
ＲＳＳＩ 受信信号強度信号Ｒ
Ｓ、Ｓ１ ノード
Ｓ１Ａ、Ｓ２Ａ、Ｓ１Ｂ、Ｓ２Ｂ （第１〜第４の）スイッチ
Ｓ１Ｂ１〜Ｓ１Ｂｎ （第１〜第ｎの）バックゲート抵抗
Ｓ１Ｇ１〜Ｓ１Ｇｎ （第１〜第ｎの）ゲート抵抗
Ｓ１Ｊ１〜Ｓ１Ｊｎ （第１〜第ｎの）ジャンプ抵抗
Ｓ１Ｔ１〜Ｓ１Ｔｎ （第１〜第ｎの）トランジスタ
ＳＰ１〜ＳＰ４ （第１〜第４の）補助回路部
ＳＰ１Ｃ （第１の）補助回路部制御部
ＳＰ１Ｎ （第１の補助回路部用）Ｎチャネル型トランジスタ
ＳＰ１Ｎ１、ＳＰ１Ｎ２ （第１、第２の）Ｎチャネル型トランジスタ
ＳＰ１ＮＮ Ｎチャネル型トランジスタ
ＳＰ１ＮＰ Ｐチャネル型トランジスタ
ＳＰ１Ｐ （第１の補助回路部用）Ｐチャネル型トランジスタ
ＳＰ１Ｐ１、ＳＰ１Ｐ２ （第１、第２の）Ｐチャネル型トランジスタ
ＳＰ１ＰＮ Ｎチャネル型トランジスタ
ＳＰ１ＰＰ Ｐチャネル型トランジスタ
ＳＷ 高周波スイッチ回路
ＶＣ１〜ＶＣｎ （第１〜第ｎの）外部制御信号
ＶＣＭＰ１〜ＶＣＭＰ４ （第１〜第４の）比較結果信号
ＶＣＯ１、ＶＣＯ２ （第１、第２の）電圧制御発振器
ＶＤＤ 電源
ＶＤＥＴ 検波電圧
ＶＧ 接地電圧
ＶＧＡＲ 受信側可変利得増幅器
ＶＧＡＴ 送信側可変利得増幅器
ＶＲ０〜ＶＲ２ （第０〜第２の）基準電圧
ＶＲＩ 内部定電圧
ＶＳ１、ＶＳ２ （第１、第２の）補助電圧

Claims (15)

1. 第１基準電圧および第２基準電圧を生成する電源回路部と、
   信号レベルが前記第１基準電圧および第２基準電圧の間で変動する第１制御信号を生成する制御回路部と、
   前記第１制御信号に応じて第１端部および共通端部を導通または遮断する第１スイッチと、
   第１補助電圧および第２補助電圧を入力し、前記第１制御信号の信号レベルが前記第１補助電圧または第２補助電圧に達するまで前記第１補助電圧または前記第２補助電圧を前記第１スイッチに印加することで、前記第１スイッチの状態が切り替わるまでのスイッチング時間を短縮する補助回路部と
   を具備する
   高周波スイッチ回路。
2. 請求項１に記載の高周波スイッチ回路において、
   前記第１スイッチは、
   前記第１端部および前記共通端部の間に直列に接続されたソースおよびドレインが、ゲートに前記第１基準電圧が印加されると導通状態になり、前記ゲートに前記第２基準電圧が印加されると遮断状態になるトランジスタと、
   前記第１制御信号の信号レベルを前記ゲートに伝達する第１スイッチ用ゲート抵抗と
   を具備し、
   前記制御回路部は、
   前記第１制御信号の信号レベルが前記第１基準電圧に向かって変動することを前記補助回路部に伝達する第１補助開始信号と、
   前記第１制御信号の信号レベルが前記第２基準電圧に向かって変動することを前記補助回路部に伝達する第２補助開始信号と
   をさらに生成し、
   前記補助回路部は、
   前記第１スイッチ用ゲート抵抗における電圧が前記第１補助電圧または前記第２補助電圧に達する際に第１補助停止信号を生成する第１検出回路部と、
   前記第１補助開始信号に応じて前記第１補助電圧の前記第１スイッチ用ゲート抵抗への印加を行い、前記第１補助停止信号に応じて前記印加を停止する第１補助用トランジスタと、
   前記第２補助開始信号に応じて前記第２補助電圧の前記第１スイッチ用ゲート抵抗への印加を行い、前記第１補助停止信号に応じて前記印加を停止する第２補助用トランジスタと、
   を具備する
   高周波スイッチ回路。
3. 請求項１に記載の高周波スイッチ回路において、
   前記第１スイッチは、
   前記第１端部および前記共通端部の間に直列に接続されたソースおよびドレインが、ゲートに前記第１基準電圧が印加され、かつ、バックゲートに接地電圧が印加されると導通状態になり、前記ゲートに前記第２基準電圧が印加され、かつ、前記バックゲートに前記第２基準電圧が印加されると遮断状態になるトランジスタと、
   前記第１制御信号の信号レベルを前記ゲートに伝達する第１スイッチ用ゲート抵抗と
   を具備し、
   前記制御回路部は、
   前記第１制御信号の信号レベルが前記第１基準電圧に向かって変動することを前記補助回路部に伝達する第１補助開始信号と、
   前記第１制御信号の信号レベルが前記第２基準電圧に向かって変動することを前記補助回路部に伝達する第２補助開始信号と
   をさらに生成し、
   前記補助回路部は、
   前記第１スイッチ用ゲート抵抗における電圧が前記第１補助電圧または前記第２補助電圧に達する際に第１補助停止信号を生成する第１検出回路部と、
   前記第１補助開始信号に応じて前記第１補助電圧の前記第１スイッチ用ゲート抵抗への印加を行い、前記第１補助停止信号に応じて前記印加を停止する第１補助用トランジスタと、
   前記第２補助開始信号に応じて前記第２補助電圧の前記第１スイッチ用ゲート抵抗への印加を行い、前記第１補助停止信号に応じて前記印加を停止する第２補助用トランジスタと、
   を具備する
   高周波スイッチ回路。
4. 請求項２または３に記載の高周波スイッチ回路において、
   前記検出回路部は、
   前記第１スイッチ用ゲート抵抗の電圧と、前記第１補助電圧または前記第２補助電圧との比較を行い、前記比較の結果を前記補助停止信号として出力する比較器
   を具備する
   高周波スイッチ回路。
5. 請求項２または３に記載の高周波スイッチ回路において、
   前記検出回路部は、
   前記共通端部に入出力する高周波信号の検波を行う検波回路と、
   前記検波によって得られる電圧と、所定の閾値電圧との比較を行い、前記比較の結果を前記補助開始信号または前記補助停止信号として出力する比較器と
   を具備する
   高周波スイッチ回路。
6. 請求項２または３に記載の高周波スイッチ回路において、
   前記第１端部は、前記共通端部から高周波信号を受信する外部受信回路部に接続されており、
   前記第２端部は、前記共通端部へ高周波信号を送信する外部送信回路部に接続されており、
   前記外部受信回路部および前記外部送信回路部は、前記外部受信回路部および前記外部送信回路部を制御する外部ベースバンド回路部に接続されており、
   前記外部ベースバンド回路部が前記外部受信回路部および前記外部送信回路部に向けて出力するＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ：自動利得制御）信号を前記補助開始信号または前記補助停止信号として用いる
   高周波スイッチ回路。
7. 請求項２または３に記載の高周波スイッチ回路において、
   前記検出回路部は、
   前記第１補助開始信号または前記第２補助開始信号が前記補助回路部に伝達されてから前記第１スイッチ用ゲート抵抗が前記第１補助電圧または前記第２補助電圧に達するまでの時間を予め測定した結果に基づく時刻に前記補助停止信号を出力するタイマ回路
   を具備する
   高周波スイッチ回路。
8. 請求項４〜７のいずれかに記載の高周波スイッチ回路において、
   前記補助回路部は、前記第１補助電圧および前記第２補助電圧を、外部電源、接地電源、低損失レギュレータ、チャージポンプのいずれかから入力する
   高周波スイッチ回路。
9. 請求項８に記載の高周波スイッチ回路において、
   前記制御回路部は、
   信号レベルが前記接地電圧および前記第２基準電圧の間で変動する第２制御信号と、
   信号レベルが前記第２基準電圧および第１基準電圧の間で変動する第３制御信号と、
   信号レベルが前記第２基準電圧および接地電圧の間で変動する第４制御信号と
   をさらに生成し、
   前記第２制御信号に応じて前記第１端部およびグランドを導通または遮断する第２スイッチと、
   前記第３制御信号に応じて第２端部および前記共通端部を導通または遮断する第３スイッチと、
   前記第４制御信号に応じて前記第２端部および前記グランドを導通または遮断する第４スイッチと
   をさらに具備し、
   前記補助回路部は、第３補助電圧をさらに入力し、前記第３制御信号の信号レベルが前記第１補助電圧または前記第２補助電圧に達するまで前記第１補助電圧または前記第２補助電圧を前記第３スイッチに印加することで前記信号レベルが前記第１基準電圧または前記第２基準電圧に達するまでの時間を短縮し、かつ、前記第２制御信号および前記第４制御信号が前記第２補助電圧または前記接地電圧に達するまで前記第２補助電圧または前記第３補助電圧を前記第２スイッチおよび前記第４スイッチに印加することで前記信号レベルが前記第２基準電圧または前記接地電圧に達するまでの時間を短縮する
   高周波スイッチ回路。
10. 請求項９に記載の高周波スイッチ回路において、
    前記第２スイッチは、
    前記第１端部および前記グランドの間に直列に接続されたソースおよびドレインが、ゲートに前記第１基準電圧が印加されると導通状態になり、前記ゲートに前記第２基準電圧が印加されると遮断状態になるトランジスタと、
    前記第２制御信号の信号レベルを前記ゲートに伝達する第２スイッチ用ゲート抵抗と
    を具備し、
    前記第３スイッチは、
    前記第２端部および前記共通端部の間に直列に接続されたソースおよびドレインが、ゲートに前記第１基準電圧が印加されると導通状態になり、前記ゲートに前記第２基準電圧が印加されると遮断状態になるトランジスタと、
    前記第２制御信号の信号レベルを前記ゲートに伝達する第３スイッチ用ゲート抵抗と
    を具備し、
    前記第４スイッチは、
    前記第２端部および前記グランドの間に直列に接続されたソースおよびドレインが、ゲートに前記第１基準電圧が印加されると導通状態になり、前記ゲートに前記第２基準電圧が印加されると遮断状態になるトランジスタと、
    前記第１制御信号の信号レベルを前記ゲートに伝達する第４スイッチ用ゲート抵抗と
    を具備し、
    前記第１スイッチおよび前記第４スイッチのそれぞれにおいて、前記トランジスタのバックゲートには前記第３制御信号の電圧が印加され、
    前記第２スイッチおよび前記第３スイッチのそれぞれにおいて、前記トランジスタのバックゲートには前記第４制御信号の電圧が印加される
    高周波スイッチ回路。
11. 請求項１０に記載の高周波スイッチ回路において、
    前記第１スイッチ〜前記第４スイッチのそれぞれは、
    前記第１端部または前記第２端部のいずれか一方および前記共通端部の間にソースおよびドレインが直列に接続された複数のトランジスタと、
    前記複数のトランジスタにおける複数のゲートに前記第１制御信号〜前記第４制御信号の電圧を伝達する複数のゲート抵抗と、
    前記複数のトランジスタにおけるソースおよびドレインの間に接続された複数のジャンプ抵抗と
    を具備する
    高周波スイッチ回路。
12. 請求項１１に記載の高周波スイッチ回路において、
    前記制御回路部の後段、かつ、前記補助回路部の前段に設けられたローパスフィルタ
    をさらに具備する
    高周波スイッチ回路。
13. 請求項１１に記載の高周波スイッチ回路において、
    前記補助回路部の後段、かつ、前記スイッチ群の前段に設けられたローパスフィルタ
    をさらに具備する
    高周波スイッチ回路。
14. 請求項１２または１３に記載の高周波スイッチ回路において、
    前記補助回路部は、
    カスコード接続されたトランジスタ
    を具備する
    高周波スイッチ回路。
15. 請求項１２または１３に記載の高周波スイッチ回路において、
    前記補助回路部は、
    トランスミッションゲート構造
    を具備する
    高周波スイッチ回路。

Images