JP2014192626A - 画像処理装置 - Google Patents

Abstract

【課題】バンド単位の画像データが記憶可能な記憶領域を複数有するバッファに１ページ分の画像データが順次上書きして記憶される構成における必要な画像データの上書きが抑制される画像処理装置を提供すること。
【解決手段】第１の電子回路による画像データの記憶先が記憶領域Ｂ２１であり、記憶領域Ｂ２２に記憶された画像データが第２の電子回路によって読み出されていない場合には、前記記憶領域Ｂ２２の画像データに対する前記第２の電子回路による画像処理の実行時に参照される前記記憶領域Ｂ２１の参照領域Ｒ１の画像データを予め設定されたバンドバッファ５４２Ｃに退避させる。
【選択図】図７

Description

本発明は、バンド単位の画像データが記憶可能な記憶領域を複数有するバッファに１ページ分の画像データを順次上書きしながら処理する画像処理装置に関する。

スキャナー及び複写機などの画像処理装置は、画像データに対して圧縮処理、伸張処理、補正処理、回転処理、又はハーフトーン処理などの各種の画像処理を実行する複数の電子回路を有する。ここで、前記電子回路各々の間の画像データの受け渡しには前記画像データを一時的に記憶するバッファが用いられる（例えば、特許文献１参照）。また、前記画像処理装置の回路規模の小型化を実現するためには前記バッファの容量が小さいことが望ましい。これに対し、１ページ分よりも小さいバンド単位の画像データが記憶可能な記憶領域を複数有するバッファに１ページ分の画像データを分割して順次上書きしながら処理する技術が知られている。

特開平９−２８４５０９号公報

ところで、特定の画素に対する画像処理においてその周囲の画素の画像データを必要とするフィルタ処理などを実行する電子回路は、前記バッファから画像処理対象のバンドの画像データと共にその一つ前のバンドの画像データの一部を読み出す必要がある。

しかしながら、前記バッファから画像データを読み出す後段の電子回路の処理速度が、前記バッファに画像データを書き込む前段の電子回路の処理速度よりも遅れると、前記バッファの画像データが上書きされる。特に、前段の電子回路が後段の電子回路による読み出し対象のバンドの画像データを上書きしないように構成されていたとしても、その一つ前のバンドの画像データについては上書きが行われるため、前記フィルタ処理などの精度が低下するという問題がある。

本発明の目的は、バンド単位の画像データが記憶可能な記憶領域を複数有するバッファに１ページ分の画像データが順次上書きして記憶される構成において、必要な画像データの上書きを抑制することのできる画像処理装置を提供することにある。

本発明に係る画像処理装置は、第１の電子回路、第２の電子回路、及び第１の記憶制御手段を備える。前記第１の電子回路は、予め設定されたバンド単位の画像データが記憶可能な記憶領域を複数有するバッファに１ページ分の画像データを前記バンド単位で順次上書きして記憶させる。前記第２の電子回路は、前記記憶領域のうち画像処理対象となる画像データが記憶された第１の記憶領域と前記記憶領域のうち前記第１の記憶領域の一つ前の画像データが記憶された第２の記憶領域における予め設定された参照領域とから前記画像データを順次読み出して予め設定された画像処理を実行する。前記第１の記憶制御手段は、前記第１の電子回路による前記画像データの次の記憶先が前記第２の記憶領域であり、前記第１の記憶領域に記憶された前記画像データが前記第２の電子回路によって読み出されていない場合に前記第２の記憶領域の前記参照領域の画像データを予め設定された退避記憶部に移動させる。

また、本発明に係る画像処理装置は、第３の電子回路、第２の電子回路、及び第２の記憶制御手段を備える。前記第３の電子回路は、予め設定されたバンド単位の画像データが記憶可能な記憶領域を複数有するバッファに１ページ分の画像データを予め設定されたブロック単位で順次上書きして記憶させる。前記第２の電子回路は、前記記憶領域のうち画像処理対象となる画像データが記憶された第１の記憶領域と前記記憶領域のうち前記第１の記憶領域の一つ前の画像データが記憶された第２の記憶領域における予め設定された参照領域とから前記画像データを順次読み出して予め設定された画像処理を実行する。前記第２の記憶制御手段は、前記第３の電子回路による前記画像データの次の記憶先が前記第２の記憶領域であり、前記第１の記憶領域に記憶された画像データが前記第２の電子回路によって読み出されていない場合に、前記第３の電子回路に対して、前記第２の記憶領域のうち前記参照領域を除く残余領域に前記残余領域に収まるサイズのブロック単位で前記画像データを記憶させた後、前記第１の記憶領域に記憶された画像データの前記第２の電子回路による読み出しが開始された場合に、前記参照領域に前記参照領域に収まるサイズのブロック単位で前記画像データを記憶させる。

本発明によれば、バンド単位の画像データが記憶可能な記憶領域を複数有するバッファに１ページ分の画像データが順次上書きして記憶される構成において、必要な画像データの上書きを抑制することができる。

本発明の実施の形態に係る複合機の概略構成図。 図１に示す複合機の制御部の概略構成を示すブロック図。 図１に示す複合機で実行される画像処理を説明するための要部ブロック図。 図１に示す複合機で実行される通常の画像処理を説明するための模式図。 図１に示す複合機で実行される通常の画像処理を説明するための模式図。 図１に示す複合機で実行されるオーバーフロー制御処理の手順の一例を示すフローチャート。 図１に示す複合機で実行されるオーバーフロー発生時の画像処理を説明するための模式図。 図１に示す複合機で実行されるオーバーフロー発生時の画像処理を説明するための模式図。

以下添付図面を参照しながら、本発明の実施の形態について説明する。なお、以下の実施の形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定する性格のものではない。

［複合機１０の概略構成］
まず、図１を参照しつつ、本発明の実施の形態に係る複合機１０の概略構成について説明する。ここに、図１（Ａ）は、前記複合機１０の断面模式図、図１（Ｂ）は、図１（Ａ）におけるＡ−Ａ矢視図である。なお、前記複合機１０は、本発明に係る画像処理装置の一例に過ぎず、本発明は、プリンター、ファクシミリ装置、コピー機、複合機、パーソナルコンピューター、タブレット端末、スマートフォン、及び携帯電話などの画像処理装置にも適用可能である。

図１に示すように、前記複合機１０は、ＡＤＦ１、画像読取部２、画像形成部３、給紙カセット４、制御部５、及び操作表示部６などを備えた画像形成装置である。前記操作表示部６は、前記制御部５からの制御指示に応じて各種の情報を表示し、ユーザー操作に応じて前記制御部５に各種の情報を入力するタッチパネルなどである。

前記ＡＤＦ１は、図１（Ａ）に示すように、原稿セット部１１、複数の搬送ローラー１２、原稿押さえ１３、及び排紙部１４などを備えた自動原稿搬送装置である。そして、前記ＡＤＦ１は、前記搬送ローラー１２各々が不図示のモーターで駆動されることにより、前記原稿セット部１１の原稿を前記画像読取部２による画像データの読取位置を通過させて前記排紙部１４まで搬送する。これにより、前記画像読取部２は、前記ＡＤＦ１により搬送される原稿から画像データを読み取ることが可能である。

前記画像読取部２は、コンタクトガラス２１、光源ユニット２２、ミラー２３、２４、光学レンズ２５、及びＣＣＤ（Charge Coupled Device）２６などを備える。前記コンタクトガラス２１は、前記装置本体２の上面に設けられており、前記原稿Ｐが載置される透明な原稿台である。前記読取ユニット２２は、ＬＥＤ光源２２１及びミラー２２２を備え、不図示のモーターによって副走査方向７１へ移動可能である。前記ＬＥＤ光源２２１は、主走査方向７２に沿って配列された多数の白色ＬＥＤを備えている。前記ミラー２２２は、前記ＬＥＤ光源２２１から照射されて前記コンタクトガラス２１上の読取位置２０にある前記原稿Ｐの表面で反射した後の光を前記ミラー２３に向けて反射させる。そして、前記ミラー２２２で反射した光は、前記ミラー２３、２４によって前記光学レンズ２５に導かれる。前記光学レンズ２５は、入射した光を集光して前記ＣＣＤ２６に入射させる。前記ＣＣＤ２６は、前記光学レンズ２５から入射される光の受光量に応じた電気信号を前記原稿Ｐの画像データとして前記制御部３に入力する光電変換素子などを有する。

前記画像形成部３は、前記画像読取部２で読み取られた画像データ、又は外部のパーソナルコンピューター等の情報処理装置から入力された画像データに基づいて画像形成処理（印刷処理）を実行する電子写真方式の画像形成手段である。具体的に、前記画像形成部３は、図１（Ａ）に示すように、感光体ドラム３１、帯電装置３２、露光装置（ＬＳＵ）３３、現像装置３４、転写ローラー３５、除電装置３６、定着ローラー３７、及び加圧ローラー３８などを備えている。そして、前記画像形成部３では、前記給紙カセット４から供給される用紙に以下の手順で画像が形成される。

まず、前記帯電装置３２によって前記感光体ドラム３１が所定の電位に一様に帯電される。次に、前記露光装置３３により前記感光体ドラム３１の表面に画像データに基づく光が照射される。これにより、前記感光体ドラム３１の表面に画像データに対応する静電潜像が形成される。そして、前記感光体ドラム３１上の静電潜像は前記現像装置３４によってトナー像として現像（可視像化）される。なお、前記現像装置３４には、前記画像形成部３に着脱可能なトナーコンテナ３４Ａからトナー（現像剤）が補給される。続いて、前記感光体ドラム３１に形成されたトナー像は前記転写ローラー３５によって用紙に転写される。その後、用紙に転写されたトナー像は、その用紙が前記定着ローラー３７及び前記加圧ローラー３８の間を通過する際に前記定着ローラー３７で加熱されて溶融定着する。なお、前記感光体ドラム３１の電位は前記除電装置３６で除電される。

［制御部５のシステム構成］
続いて、図２を参照しつつ、前記制御部５のシステム構成について説明する。図２に示すように、前記制御部５は、バス５０、ＣＰＵ５１、ＲＯＭ５２、ＲＡＭ５３、ＳＤＲＡＭ５４、プリント処理部５５、スキャン処理部５６、画像処理部５７、サイズカット処理部５８、及びデータ出力処理部５９などを備える。前記バス５０は、前記ＣＰＵ５１、前記ＳＤＲＡＭ５４、前記プリント処理部５５、前記スキャン処理部５６、前記画像処理部５７、前記サイズカット処理部５８、及び前記データ出力処理部５９の間でデータを伝送するために用いられる伝送経路である。前記プリント処理部５５、前記スキャン処理部５６、前記画像処理部５７、前記サイズカット処理部５８、及び前記データ出力処理部５９は、画像データに対して画像処理を実行する電子回路の一例であり、例えばＡＳＩＣ等の集積回路（モジュール）である。なお、前記制御部５には、前記ＳＤＲＡＭ５４に対するデータの読み書きを中継する不図示のメモリー制御部なども設けられる。

前記ＣＰＵ５１は、前記ＲＯＭ５２に記憶された所定の制御プログラムを実行することにより前記複合機１０を統括的に制御するプロセッサーである。具体的に、前記制御部５は、前記ＲＯＭ５２に予め記憶された各種の制御プログラムを前記ＣＰＵ５１で実行することにより、スキャン処理、プリント処理、ファクシミリ処理などを前記複合機１０に実行させる。また、前記ＲＡＭ５３は揮発性の記憶手段であって、前記ＣＰＵ５１が実行する各種の処理の一時記憶メモリーとして使用される。なお、前記制御部５は、集積回路（ＡＳＩＣ、ＤＳＰ）などの電子回路で構成されたものであってもよく、前記複合機１０を統括的に制御するメイン制御部と別に設けられた制御部であってもよい。

前記ＳＤＲＡＭ５４は、前記制御部５における画像データの一時記憶に用いられ、例えばＤＤＲ−ＳＤＲＡＭ（Double-Data-Rate Synchronous Dynamic Random Access Memory）などの揮発性のメモリーである。前記ＳＤＲＡＭ５４は、画像データの識別情報及び位置情報などを示すディスクリプタ情報が記憶されるディスクリプタ記憶領域５４１、及び画像データが記憶される複数のバンドバッファ５４２（５４２Ａ、５４２Ｂ、５４２Ｃ・・・）などを有する。

前記バンドバッファ５４２各々は、例えば前記制御部５が実行する画像処理各々で作業領域として使用されるバッファであり、バンド単位の画像データが記憶可能な複数の記憶領域を有する。例えば、前記バンドバッファ５４２Ａは、図４（Ａ）に示すように、１バンド分の画像データが記憶可能な記憶領域Ｂ１１〜Ｂ１４を有する。また、前記バンドバッファ５４２Ｂは、図５（Ａ）に示すように、１バンド分の画像データが記憶可能な記憶領域Ｂ２１〜Ｂ２４を有する。以下では、前記プリント処理部５５に前記バンドバッファ５４２Ａが割り当てられ、前記スキャン処理部５６に前記バンドバッファ５４２Ｂが割り当てられているものとする。なお、前記バンドバッファ５４２各々は、前記プリント処理部５５、前記スキャン処理部５６、前記画像処理部５７、前記サイズカット処理部５８、及び前記データ出力処理部５９に設けられていてもよい。また、前記バンドバッファ５４２各々に設けられた記憶領域は少なくとも二以上であればよい。

前記プリント処理部５５は、外部のパーソナルコンピューター等の情報処理装置から入力される画像データに対して伸張処理を施し、伸張処理後の画像データを前記ＳＤＲＡＭ５４に書き込む。ここで、前記プリント処理部５５は、前記伸張処理において１ページの画像データを予め設定されたブロック単位で順次処理し、処理後の前記ブロック単位の画像データを前記ＳＤＲＡＭ５４の前記バンドバッファ５４２Ａに順次上書きして記憶させる。ここに、前記プリント処理部５５が第３の電子回路の一例である。なお、１ブロックは、例えば前記画像データにおける主走査方向及び副走査方向に予め設定された複数画素分の矩形領域に相当する。これにより、前記バンドバッファ５４２Ａの容量が１ページ分の画像データのデータ量未満でよいため、前記制御部５の回路規模の小型化が実現される。

前記スキャン処理部５６は、前記ＣＣＤ２６から出力される画像データに対してシェーディング補正及びガンマ補正などの各種の補正処理を施し、補正処理後の前記画像データを前記ＳＤＲＡＭ５４に書き込む。ここで、前記スキャン処理部５６は、前記補正処理において１ページの画像データを予め設定されたバンド単位で順次処理し、処理後の前記バンド単位の画像データを前記ＳＤＲＡＭ５４の前記バンドバッファ５４２Ｂに順次上書きして記憶させる。ここに、前記スキャン処理部５６が第１の電子回路の一例である。なお、１バンドは、例えば前記画像データにおける複数ライン分の領域に相当する。これにより、前記バンドバッファ５４２Ｂの容量が１ページ分の画像データのデータ量未満でよいため、前記制御部５の回路規模の小型化が実現される。

前記画像処理部５７は、前記ＳＤＲＡＭ５４の前記バンドバッファ５４２Ａ又は前記バンドバッファ５４２Ｂに記憶された画像データをバンド単位又はブロック単位で読み出し、回転処理及びハーフトーン処理などの予め設定された各種の画像処理を実行する。ここで、例えば前記ハーフトーン処理では、前記画像データに対するフィルタ処理が実行される。前記フィルタ処理では、前記画像処理の対象となっている画素の画像データの他に、その画素の周囲の画像データが必要となる。ここに、前記画像処理部５６が第２の電子回路の一例である。

前記サイズカット処理部５８は、前記ＳＤＲＡＭ５４に記憶された前記ハーフトーン処理後の前記画像データを読み出し、前記画像データに対して不要な画像領域を削除するサイズカット処理を実行する。その後、前記サイズカット処理部５８は、前記サイズカット処理後の前記画像データを前記ＳＤＲＡＭ５４に書き込む。

前記データ出力処理部５９は、前記ＳＤＲＡＭ５４に記憶された前記サイズカット処理後の１ページ又は複数ページの画像データを読み出して外部に出力するデータ出力処理を実行する。具体的に、前記データ出力処理部５９は、前記画像データを、前記複合機１０に接続されたパーソナルコンピューター等の情報処理装置に送信し、或いは前記複合機１０が備えるハードディスク等の記憶手段に記憶させる。

［通常の画像処理の流れ］
ここで、図３〜図５を参照しつつ、前記プリント処理部５５、前記スキャン処理部５６、及び前記画像処理部５７によって実行される通常の画像処理の流れについて説明する。

図３に示すように、前記プリント処理部５５は、入力された画像データに対して伸張処理を施した後の画像データＤ１１を前記ブロック単位で前記バンドバッファ５４２Ａに順次記憶させる。このとき、前記ＣＰＵ５１は、前記プリント処理部５５により前記バンドバッファ５４２Ａに記憶された画像データの識別情報及び位置情報などを示すディスクリプタ情報を前記ディスクリプタ記憶領域５４１に書き込む。なお、前記ディスクリプタ情報として記憶される位置情報には、前記画像処理部５７が読み出すべき各バンドごとの画像データの開始アドレスをリンク付けするリンク情報などが含まれる。そして、前記バンドバッファ５４２Ａに１バンドの画像データが蓄積されると、前記プリント処理部５５から前記画像処理部５７に起動信号Ｄ１２が送信される。これにより、前記画像処理部５７は、前記ディスクリプタ記憶領域５４１から前記ディスクリプタ情報を読み出し、前記ディスクリプタ情報に基づいて前記バンドバッファ５４２Ａから必要な前記画像データを読み出して画像処理を実行する。

具体的に、図４（Ａ）に示すように、前記画像処理部５７が前記バンドバッファ５４２Ａの前記記憶領域Ｂ１１〜Ｂ１４のうち前記記憶領域Ｂ１３（第１の記憶領域の一例）に記憶された画像データに対して画像処理を実行する場合を考える。

この場合、前記画像処理部５７は、前記記憶領域Ｂ１１〜Ｂ１４のうち画像処理対象となる画像データが記憶された前記記憶領域Ｂ１３と前記記憶領域Ｂ１１〜Ｂ１４のうち前記記憶領域Ｂ１３（第１の記憶領域）の一つ前の画像データが記憶された前記記憶領域Ｂ１２（第２の記憶領域）における予め設定された参照領域Ｒ１とから前記画像データを順次読み出して前記画像処理を実行する。前記参照領域Ｒ１は、前記記憶領域Ｂ１３の先頭ラインの画像データに対して前記フィルタ処理が実行される際に必要となる周囲の領域に相当する。なお、図４（Ａ）に示すように、前記画像処理部５７による前記記憶領域Ｂ１３の画像データに対する画像処理では、前記記憶領域Ｂ１３の最終ラインの画素の画像データに対して前記フィルタ処理が実行される際に必要となる周囲の領域を含む参照領域Ｒ２の画像データも読み出される。

一方、前記プリント処理部５５は、前記画像処理部５７による画像処理と並行して、図４（Ｂ）に示すように、画像データを前記記憶領域Ｂ１１にブロックＢ１ごとに順次記憶させる。なお、前記プリント処理部５５は、前記ブロックＢ１よりも小さい単位、例えば前記画像データを後述のブロックＢ２（図８（Ｂ）参照）の単位で順次記憶させた後、後述のブロックＢ３（図８（Ｄ）参照）の単位で順次記憶させることにより前記記憶領域Ｂ１１全域に画像データを記憶するものであってもよい。その後、図４（Ｃ）に示すように、前記記憶領域Ｂ１１に１バンド分の画像データが記憶されると、前記プリント処理部５５は、前記画像処理部５７に前記起動信号Ｄ１２を送信する。

また、図３に示すように、前記スキャン処理部５６は、入力された画像データに対して補正処理を施した後の画像データＤ２１を前記バンド単位で前記バンドバッファ５４２Ｂに順次記憶させる。このとき、前記ＣＰＵ５１は、前記スキャン処理部５６により前記バンドバッファ５４２Ｂに記憶された画像データの識別情報及び位置情報などを示すディスクリプタ情報を前記ディスクリプタ記憶領域５４１に書き込む。なお、前記ディスクリプタ情報として記憶される位置情報には、前記画像処理部５７が読み出すべき各バンドごとの画像データの開始アドレスをリンク付けするリンク情報などが含まれる。そして、前記バンドバッファ５４２Ｂに１バンドの画像データが蓄積されると、前記スキャン処理部５６から前記画像処理部５７に起動信号Ｄ２２が送信される。これにより、前記画像処理部５７は、前記ディスクリプタ記憶領域５４１から前記ディスクリプタ情報を読み出し、前記ディスクリプタ情報に基づいて前記バンドバッファ５４２Ｂから必要な前記画像データを読み出して画像処理を実行する。

具体的に、図５（Ａ）に示すように、前記画像処理部５７が前記バンドバッファ５４２Ｂの前記記憶領域Ｂ２１〜Ｂ２４のうち前記記憶領域Ｂ２３（第１の記憶領域の一例）に記憶された画像データに対して画像処理を実行する場合を考える。

この場合、前記画像処理部５７は、前記記憶領域Ｂ２１〜Ｂ２４のうち画像処理対象となる画像データが記憶された前記記憶領域Ｂ２３と、前記記憶領域Ｂ２１〜Ｂ２４のうち前記記憶領域Ｂ２３（第１の記憶領域）の一つ前の画像データが記憶された前記記憶領域Ｂ２２（第２の記憶領域）における予め設定された参照領域Ｒ１とから前記画像データを順次読み出して前記画像処理を実行する。なお、図５（Ａ）に示すように、前記画像処理部５７による前記記憶領域Ｂ１３の画像データに対する画像処理では前記参照領域Ｒ２の画像データも読み出される。

一方、前記スキャン処理部５６は、前記画像処理部５７による画像処理と並行して、図５（Ｂ）に示すように、画像データを前記記憶領域Ｂ２１に順次記憶させる。その後、図５（Ｃ）に示すように、前記記憶領域Ｂ２１に１バンド分の画像データが記憶されると、前記スキャン処理部５６は、前記画像処理部５７に前記起動信号Ｄ２２を送信する。

［オーバーフロー制御処理］
ところで、前記画像処理部５７が、前記プリント処理部５５及び前記スキャン処理部５６の両方から同時に出力される画像データの画像処理を実行する場合など、前記画像処理部５７が実行する画像処理に遅延が生じるおそれがある。この状態は一般にオーバーフローとも称される。そして、オーバーフローが生じると、例えば図４（Ｃ）に示す状態で、前記画像処理部５７により前記記憶領域Ｂ１３の画像データに対する画像処理が実行される前に、その画像処理で参照するべき前記参照領域Ｒ１の画像データが前記プリント処理部５５による次の画像データに上書きされるおそれがある。

そこで、前記複合機１０では、前記ＣＰＵ５１により後述のオーバーフロー制御処理（図６のフローチャート参照）を実行することにより、前記画像処理部５７の画像処理で必要な画像データが上書きされることを抑制する。なお、本発明は、前記ＣＰＵ５１により前記オーバーフロー制御処理の各手順を実行する画像処理方法、前記ＣＰＵ５１に前記オーバーフロー制御処理の各手順を実行させるためのプログラム、又は前記プログラムが記録されたコンピュータ読み取り可能な記録媒体の発明として捉えてもよい。

以下、図６〜図８を参照しつつ、前記制御部５で実行されるオーバーフロー制御処理の手順の一例について説明する。ここに、図６のＳ１，Ｓ２、・・・は、前記オーバーフロー制御処理の各手順の識別符号を示す。前記オーバーフロー制御処理は、前記複合機１０で実行されるスキャン処理、プリント処理、コピー処理、ファクシミリ処理などの各種のジョブと共に実行される。また、ここでは、前記プリント処理部５５及び前記スキャン処理部５６によって画像処理が実行される場合を例に挙げて説明するが、前記バンドバッファ５４２を介して画像処理を実行する他の電子回路についても同様の前記オーバーフロー制御処理が適用可能である。

なお、本実施の形態では、前記ＣＰＵ５１によって前記オーバーフロー制御処理が実行される場合を例に挙げて説明するがこれに限らない。例えば、前記制御部５に設けられた前記プリント処理部５５、前記スキャン処理部５６、及び前記画像処理部５７などの電子回路により前記オーバーフロー制御処理と同様の処理が実行されることも考えられる。

＜ステップＳ１＞
まず、図６に示すように、ステップＳ１において、前記ＣＰＵ５１は、前記画像処理部５７の前段に位置する電子回路により実行される画像処理の単位がブロック単位及びバンド単位のいずれであるかを判定する。具体的に、前記制御部５において、前記プリント処理部５５はブロック単位で画像処理を実行する第１の電子回路の一例、前記スキャン処理部５６はバンド単位で画像処理を実行する第３の電子回路の一例である。従って、前記画像処理部５７が前記プリント処理部５５から出力された画像データに対して画像処理を実行する場合は、前記ステップＳ１において画像処理の単位がブロック単位であると判定される。一方、前記画像処理部５７が前記スキャン処理部５６から出力された画像データに対して画像処理を実行する場合は、前記ステップＳ１において画像処理の単位がバンド単位であると判定される。

＜ステップＳ２＞
そして、ステップＳ２において、前記ＣＰＵ５１は、前記ステップＳ１における判定結果に応じて処理を分岐する。具体的に、前記ＣＰＵ５１は、前記画像処理の単位がバンド単位であると判断すると（Ｓ２のＹｅｓ側）、処理をステップＳ３に移行させる。一方、前記ＣＰＵ５１は、前記画像処理の単位がバンド単位ではないと判断すると（Ｓ２のＮｏ側）、即ち前記画像処理の単位がブロック単位である場合には、処理をステップＳ２１に移行させる。従って、前記画像処理の単位がバンド単位である場合には前記ステップＳ３以降の処理が実行され、前記画像処理の単位がブロック単位である場合には前記ステップＳ２１以降の処理が実行されることになる。このように、電子回路が実行する画像処理の単位がバンド単位であるかブロック単位であるかに応じて前記電子回路を異なる制御手法で動作させるための処理を実行するときの前記ＣＰＵ５１が判定制御手段に相当する。

まず、前記画像処理部５７の前段に位置する電子回路による前記画像処理の単位がバンド単位である場合に実行されるステップＳ３以降の処理について説明する。ここでは、前記ＣＰＵ５１により前記スキャン処理が実行されることにより、前記画像処理部５７の前段において前記スキャン処理部５６により画像処理が実行される場合を例に挙げて説明する。

＜ステップＳ３＞
ステップＳ３において、前記ＣＰＵ５１は、前記スキャン処理部５６に対して、前記ＣＣＤ２６から出力される画像データについてバンド単位でシェーディング補正及びガンマ補正などの各種の補正処理を実行させる。ここで、前記スキャン処理部５６は、補正処理後の画像データをバンド単位で前記バンドバッファ５４２Ｂに順次記憶させる。また、前記ＣＰＵ５１は、前記スキャン処理部５６により記憶される画像データの識別情報及び位置情報などのディスクリプタ情報を前記ディスクリプタ記憶領域５４１に記憶させる。そして、前記スキャン処理部５６は、前記バンドバッファ５４２Ｂに１バンド分の画像データを記憶すると、前記起動信号Ｄ２２を前記画像処理部５７に入力する。これにより、前記画像処理部５７は、前記ディスクリプタ記憶領域５４１に記憶された前記ディスクリプタ情報に基づいて前記バンドバッファ５４２Ｂの該当箇所から前記画像データを読み出し、前記回転処理及び前記ハーフトーン処理などの画像処理を実行する。

＜ステップＳ４＞
ステップＳ４において、前記ＣＰＵ５１は、前記記憶領域Ｂ２１〜Ｂ２４のうち前記スキャン処理部５６による前記画像データの次の記憶先である記憶領域の次の記憶領域に記憶された画像データに対する前記画像処理部５７の画像処理が開始されているか否かを判断する。具体的に、前記ＣＰＵ５１は、前記記憶領域Ｂ２１〜Ｂ２４のうち前記スキャン処理部５６による前記画像データの次の記憶先が記憶領域Ｂ２１である場合、前記記憶領域Ｂ２１の次の記憶領域Ｂ２２に記憶された画像データが前記画像処理部５７によって読み出されているか否かを判断する。なお、前述したように、前記記憶領域Ｂ２１は、前記画像処理部５７により前記記憶領域Ｂ２２に記憶された画像データについて画像処理が実行される場合に共に読み出されて参照される記憶領域である。

ここで、前記ＣＰＵ５１は、次の記憶領域に対する前記画像処理部５７の画像処理が開始されていると判断すると（Ｓ４のＹｅｓ側）、処理をステップＳ８に移行させる。一方、前記ＣＰＵ５１は、次の記憶領域に対する前記画像処理部５７の画像処理が開始されていないと判断すると（Ｓ４のＮｏ側）、前記スキャン処理部５６による前記画像データの次の記憶先における前記参照領域Ｒ１の上書きを防止するため、処理をステップＳ５に移行させる。例えば、前記ＣＰＵ５１は、図７（Ａ）に示すように、前記スキャン処理部５６による画像データの記憶先が前記記憶領域Ｂ２１であり、前記記憶領域Ｂ２２の画像データが前記画像処理部５７によって読み出されていない場合に（Ｓ４のＮｏ側）、処理をステップＳ５に移行させる。なお、図７において前記記憶領域Ｂ２３、Ｂ２４にも画像データが記憶されている。

＜ステップＳ５＞
ステップＳ５において、前記ＣＰＵ５１は、前記スキャン処理部５６に対して、前記バンドバッファ５４２Ａのうち上書きの対象となる前記参照領域Ｒ１の画像データを予め設定された前記ＳＤＲＡＭ５４の他の前記バンドバッファ５４２などの記憶領域に退避させる処理を実行させる。ここに、係る処理を実行するときの前記ＣＰＵ５１が第１の記憶制御手段に相当する。また、前記参照領域Ｒ１の画像データが記憶される前記バンドバッファ５４２が退避記憶部の一例である。例えば、前記ＣＰＵ５１は、前記ＳＤＲＡＭ５４のうち未使用の記憶領域のアドレスを、前記画像データの退避先を示す退避アドレスとして前記スキャン処理部５６に通知する。これにより、前記スキャン処理部５６は、前記参照領域Ｒ１の前記画像データを前記退避アドレスに対応する記憶領域に移動させる。例えば、図７（Ｂ）には、前記バンドバッファ５４２Ｃにおける未使用の記憶領域に前記参照領域Ｒ１の画像データが退避される例が示されている。

＜ステップＳ６＞
また、ステップＳ６において、前記ＣＰＵ５１は、前記画像処理部５７に対して、前記参照領域の退避先である前記退避アドレスを含むディスクリプタ情報を前記ディスクリプタ記憶領域５４１に記憶させる。例えば、前記ＣＰＵ５１は、前記ディスクリプタ情報として記憶される位置情報のうち、前記スキャン処理部５６が読み出すべき各バンドごとの画像データの開始アドレスをリンク付けしたリンク情報の一部を変更する。これにより、前記画像処理部５７は、前記ディスクリプタ記憶領域５４１に記憶された前記ディスクリプタ情報に基づいて前記バンドバッファ５４２から前記参照領域Ｒ１の画像データを読み出すことが可能である。即ち、前記ＣＰＵ５１は、前記ディスクリプタ情報を前記ディスクリプタ記憶領域５４１に記憶させることにより、前記ディスクリプタ情報を前記画像処理部５７に通知することができる。

例えば、図７（Ｃ）に示す例では、前記画像処理部５７が、前記記憶領域Ｂ２２に記憶された画像データに対して画像処理を実行する際に、前記バンドバッファ５４２Ｃから前記参照領域Ｒ１の画像データを読み込んだ後、前記記憶領域Ｂ２２に記憶された前記画像データを読み出す。なお、本実施の形態では、このような前記画像処理部５７による画像データの読み出し先の変更を前記ディスクリプタ情報を用いて行う場合を例に挙げるが、前記ＣＰＵ５１又は前記スキャン処理部５６から前記画像処理部５７に前記退避アドレスが通知されることも他の実施形態として考えられる。

＜ステップＳ７＞
そして、前記ＣＰＵ５１は、前記スキャン処理部５６に対して、前記ステップＳ４で前記画像処理部５７による画像処理が開始されていないと判断された前記記憶領域に対する画像データの処理を開始させる。このとき、前記記憶領域における前記参照領域Ｒ１の画像データは既に他の前記バンドバッファ５４２Ｃに退避されているため、前記参照領域の画像データは上書きされない。例えば、前記スキャン処理部５６は、図７（Ｃ）及び図７（Ｄ）に示すように、前記参照領域Ｒ１の画像データが移動された後の前記記憶領域Ｂ２１に画像データを順次書き込む。

なお、前記画像処理部５７が前記記憶領域Ｂ２２を読み出す前に、前記スキャン処理部５６による前記記憶領域Ｂ２１への画像データの記憶が終了することも考えられる。この場合、前記ＣＰＵ５１は、前記スキャン処理部５６の処理を一時停止させ、前記スキャン処理部５６による前記記憶領域Ｂ２１への画像データの記憶を防止する。

＜ステップＳ８＞
その後、ステップＳ８において、前記ＣＰＵ５１は、前記ステップＳ３で開始された画像処理が終了したか否かを判断し、処理を分岐する。具体的に、前記ＣＰＵ５１は、前記画像処理が終了した場合には（Ｓ８のＹｅｓ側）、当該一連のオーバーフロー制御処理を終了させる。一方、前記ＣＰＵ５１は、前記画像処理が終了していなければ（Ｓ８のＮｏ側）、処理を前記ステップＳ４に移行させる。

次に、前記画像処理部５７の前段に位置する電子回路による前記画像処理の単位がブロック単位である場合に実行されるステップＳ２１以降の処理について説明する。ここでは、前記ＣＰＵ５１により前記プリント処理が実行されることにより、前記画像処理部５７の前段において前記プリント処理部５５により画像処理が実行される場合を例に挙げて説明する。

＜ステップＳ２１＞
ステップＳ２１において、前記ＣＰＵ５１は、前記プリント処理部５５に対して、前記ＳＤＲＡＭ５４に記憶された画像データ又は外部の情報処理装置から入力された画像データについてブロック単位で伸張処理を実行させる。ここで、前記プリント処理部５５は、伸張処理後の画像データをブロック単位で前記バンドバッファ５４２Ａに順次記憶させる。また、前記ＣＰＵ５１は、前記プリント処理部５５により記憶される画像データの識別情報及び位置情報などのディスクリプタ情報を前記ディスクリプタ記憶領域５４１に記憶させる。そして、前記プリント処理部５５は、前記バンドバッファ５４２Ａに１バンド分の画像データを記憶すると、前記起動信号Ｄ１２を前記画像処理部５７に入力する。これにより、前記画像処理部５７は、前記ディスクリプタ記憶領域５４１に記憶された前記ディスクリプタ情報に基づいて前記バンドバッファ５４２Ａの該当箇所から前記画像データを読み出して前記回転処理及び前記ハーフトーン処理などの画像処理を実行する。

＜ステップＳ２２＞
ステップＳ２２において、前記ＣＰＵ５１は、前記記憶領域Ｂ１１〜Ｂ１４のうち前記プリント処理部５５による前記画像データの次の記憶先である記憶領域の次の記憶領域に記憶された画像データに対して前記画像処理部５７による画像処理が開始されているか否かを判断する。具体的に、前記ＣＰＵ５１は、前記記憶領域Ｂ１１〜Ｂ１４のうち前記プリント処理部５５による前記画像データの次の記憶先が記憶領域Ｂ１１である場合、前記記憶領域Ｂ１１の次の記憶領域Ｂ１２に記憶された画像データが前記画像処理部５７によって読み出されているか否かを判断する。なお、前述したように、前記記憶領域Ｂ１１は、前記画像処理部５７により前記記憶領域Ｂ１２に記憶された画像データについて画像処理が実行される場合に共に読み出されて参照される記憶領域である。

ここで、前記ＣＰＵ５１は、次の記憶領域に対する前記画像処理部５７の画像処理が開始されていると判断すると（Ｓ２２のＹｅｓ側）、処理をステップＳ２７に移行させる。一方、前記ＣＰＵ５１は、次の記憶領域に対する前記画像処理部５７の画像処理が開始されていないと判断すると（Ｓ２２のＮｏ側）、前記プリント処理部５５による前記画像データの次の記憶先における前記参照領域Ｒ１の上書きを防止するため、処理をステップＳ２３に移行させる。例えば、前記ＣＰＵ５１は、図８（Ａ）に示すように、前記プリント処理部５５による画像データの記憶先が前記記憶領域Ｂ１１であり、前記記憶領域Ｂ１２の画像データが前記画像処理部５７によって読み出されていない場合に（Ｓ２２のＮｏ側）、処理をステップＳ２３に移行させる。なお、図８において前記記憶領域Ｂ２３、Ｂ２４にも画像データが記憶されている。

＜ステップＳ２３＞
ステップＳ２３において、前記ＣＰＵ５１は、前記プリント処理部５５に対して、前記バンドバッファ５４２Ａのうち上書きの対象となる前記参照領域Ｒ１を除く残余領域の範囲内に収まるブロック単位で画像データを記憶させる。例えば、前記プリント処理部５５は、図８（Ｂ）に示すように、前記記憶領域Ｂ１１のうち前記参照領域Ｒ１を除く残余領域に、予め設定されたサイズのブロックＢ２の単位で画像データを順次記憶させる。なお、前記ブロックＢ２は、前記ブロックＢ１（図４（Ｂ）参照）から前記参照領域Ｒ１分の画像データを除いた矩形領域である。

＜ステップＳ２４＞
その後、ステップＳ２４において、前記ＣＰＵ５１は、前記バンドバッファ５４２Ａの前記記憶領域Ｂ１１のうち前記参照領域Ｒ１の手前で前記プリント処理部５５で実行される処理を一時的に停止させる。例えば、図８（Ｃ）に示すように、前記記憶領域Ｂ１１のうち前記参照領域Ｒ１を除く残余領域に前記画像データが記憶された時点で前記プリント処理部５５の処理が停止される。

＜ステップＳ２５＞
ステップＳ２５において、前記ＣＰＵ５１は、前記記憶領域Ｂ１１〜Ｂ１４のうち前記プリント処理部５５による前記画像データの次の記憶先である記憶領域の次の記憶領域に記憶された画像データに対して前記画像処理部５７による画像処理が開始されたか否かを判断する。具体的に、前記ＣＰＵ５１は、前記記憶領域Ｂ１１〜Ｂ１４のうち前記プリント処理部５５による前記画像データの次の記憶先が記憶領域Ｂ１１である場合、前記記憶領域Ｂ１１の次の記憶領域Ｂ１２に記憶された画像データが前記画像処理部５７によって読み出されているか否かを判断する。例えば、前記ＣＰＵ５１は、一つ前の記憶領域に記憶された画像データに対する前記回転処理及び前記ハーフトーン処理などの画像処理が終了した場合に、次の記憶領域に記憶された画像データに対する画像処理が前記画像処理部５７によって開始されると判断してもよい。

ここで、前記ＣＰＵ５１は、次の記憶領域に対する前記画像処理部５７による画像処理が開始されたと判断すると（Ｓ２５のＹｅｓ側）、処理をステップＳ２６に移行させる。一方、前記ＣＰＵ５１は、次の記憶領域に対する前記画像処理部５７による画像処理が開始されるまでの間は（Ｓ２５のＮｏ側）、処理を前記ステップＳ２５で待機させる。従って、次の記憶領域に対する前記画像処理部５７による画像処理が開始されるまでの間、前記プリント処理部５５による画像処理は中断される。

＜ステップＳ２６＞
そして、ステップＳ２６において、前記ＣＰＵ５１は、前記プリント処理部５５に対して前記参照領域Ｒ１への画像データの記憶処理を開始させる。例えば、前記プリント処理部５５は、図８（Ｄ）に示すように、前記記憶領域Ｂ１１のうち前記参照領域Ｒ１に相当する領域に、予め設定されたブロックＢ３の単位で画像データを順次記憶させる。このとき、前記画像処理部５７は、既に前記参照領域Ｒ１の画像データの読み出しを開始しているため、前記参照領域Ｒ１の画像データの上書きが防止される。従って、例えば前記画像処理部５７による画像処理の精度の低下が防止される。前記ブロックＢ３は、前記ブロックＢ１（図４（Ｂ）参照）から前記ブロックＢ２分の画像データを除いた矩形領域である。なお、前記参照領域Ｒ１を含む前記記憶領域Ｂ１１の他の残余領域については前記ステップＳ２３で既に画像データが記憶されている。

＜ステップＳ２７＞
その後、ステップＳ２７において、前記ＣＰＵ５１は、前記ステップＳ２１で開始された画像処理が終了したか否かを判断し、処理を分岐する。具体的に、前記ＣＰＵ５１は、前記画像処理が終了した場合には（Ｓ２７のＹｅｓ側）、当該一連のオーバーフロー制御処理を終了させる。一方、前記ＣＰＵ５１は、前記画像処理が終了していなければ（Ｓ２７のＮｏ側）、処理を前記ステップＳ２２に移行させる。

以上説明したように、前記複合機１０では、前記画像処理部５７によって、あるバンドの画像データについて画像処理が実行される前に、その画像処理で参照されるはずの一つ前のバンドの画像データが上書きされることが防止される。従って、例えば前記画像処理部５７で実行されるフィルタ処理などの各種の画像処理の精度の低下を抑制することができる。

なお、前記画像処理部５７の前段の前記プリント処理部５５又は前記スキャン処理部５６などの電子回路が、画像処理の単位をバンド単位とブロック単位とのいずれかに切り替えることが可能な構成であることが考えられる。この場合、前記ＣＰＵ５１は、前記電子回路の処理単位に応じて前記ステップＳ３以降又は前記ステップＳ２１以降の処理を実行し、前記電子回路の制御手法を変更することが考えられる。

１ ：ＡＤＦ
２ ：画像読取部
３ ：画像形成部
４ ：給紙カセット
５ ：制御部
５１：ＣＰＵ
５２：ＲＯＭ
５３：ＲＡＭ
５４：ＳＤＲＡＭ
５４１：ディスクリプタ記憶領域
５４２：バンドバッファ
５５：プリント処理部
５６：スキャン処理部
５７：画像処理部
５８：サイズカット処理部
５９：データ出力処理部
６ ：操作表示部

Claims (5)

1. 予め設定されたバンド単位の画像データが記憶可能な記憶領域を複数有するバッファに１ページ分の画像データを前記バンド単位で順次上書きして記憶させる第１の電子回路と、
   前記記憶領域のうち画像処理対象となる画像データが記憶された第１の記憶領域と前記記憶領域のうち前記第１の記憶領域の一つ前の画像データが記憶された第２の記憶領域における予め設定された参照領域とから前記画像データを順次読み出して予め設定された画像処理を実行する第２の電子回路と、
   前記第１の電子回路による前記画像データの次の記憶先が前記第２の記憶領域であり、前記第１の記憶領域に記憶された前記画像データが前記第２の電子回路によって読み出されていない場合に、前記第２の記憶領域の前記参照領域の画像データを予め設定された退避記憶部に移動させる第１の記憶制御手段と、
   を備える画像処理装置。
2. 前記第１の記憶制御手段が、前記参照領域の画像データが記憶された前記退避記憶部の位置情報を前記第２の電子回路に通知し、
   前記第２の電子回路が、前記位置情報に基づいて前記退避記憶部から前記参照領域の画像データを読み出す請求項１に記載の画像処理装置。
3. 予め設定されたバンド単位の画像データが記憶可能な記憶領域を複数有するバッファに１ページ分の画像データを予め設定されたブロック単位で順次上書きして記憶させる第３の電子回路と、
   前記第３の電子回路による前記画像データの次の記憶先が前記第２の記憶領域であり、前記第１の記憶領域に記憶された画像データが前記第２の電子回路によって読み出されていない場合に、前記第３の電子回路に対して、前記第２の記憶領域のうち前記参照領域を除く残余領域に前記残余領域に収まるサイズのブロック単位で前記画像データを記憶させた後、前記第１の記憶領域に記憶された画像データの前記第２の電子回路による読み出しが開始された場合に、前記参照領域に前記参照領域に収まるサイズのブロック単位で前記画像データを記憶させる第２の記憶制御手段と、
   を更に備える請求項１又は２に記載の画像処理装置。
4. 前記第２の電子回路により画像データが読み出される前記バッファに前記画像データを記憶する電子回路の処理単位がバンド単位又はブロック単位のいずれであるかを判定し、前記処理単位がバンド単位である場合は前記第１の記憶制御手段により前記電子回路の動作を制御し、前記処理単位が前記ブロック単位である場合は前記第２の記憶制御手段により前記電子回路の動作を制御する判定制御手段を更に備える請求項３に記載の画像処理装置。
5. 予め設定されたバンド単位の画像データが記憶可能な記憶領域を複数有するバッファに１ページ分の画像データを予め設定されたブロック単位で順次上書きして記憶させる第３の電子回路と、
   前記記憶領域のうち画像処理対象となる画像データが記憶された第１の記憶領域と前記記憶領域のうち前記第１の記憶領域の一つ前の画像データが記憶された第２の記憶領域における予め設定された参照領域とから前記画像データを順次読み出して予め設定された画像処理を実行する第２の電子回路と、
   前記第３の電子回路による前記画像データの次の記憶先が前記第２の記憶領域であり、前記第１の記憶領域に記憶された画像データが前記第２の電子回路によって読み出されていない場合に、前記第３の電子回路に対して、前記第２の記憶領域のうち前記参照領域を除く残余領域に前記残余領域に収まるサイズのブロック単位で前記画像データを記憶させた後、前記第１の記憶領域に記憶された画像データの前記第２の電子回路による読み出しが開始された場合に、前記参照領域に前記参照領域に収まるサイズのブロック単位で前記画像データを記憶させる第２の記憶制御手段と、
   を備える画像処理装置。

Images