JP2014187742A - Inverter device - Google Patents
Inverter device Download PDFInfo
- Publication number
- JP2014187742A JP2014187742A JP2013059331A JP2013059331A JP2014187742A JP 2014187742 A JP2014187742 A JP 2014187742A JP 2013059331 A JP2013059331 A JP 2013059331A JP 2013059331 A JP2013059331 A JP 2013059331A JP 2014187742 A JP2014187742 A JP 2014187742A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- detection signal
- cycle time
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、商用系統と連携しつつ一般家庭用負荷等に交流電力を供給するインバータ装置に関し、特に、太陽電池、蓄電池等から出力される直流電力を交流電力に変換するブリッジ回路を備えたインバータ装置に関する。 The present invention relates to an inverter device that supplies AC power to a general household load or the like in cooperation with a commercial system, and in particular, an inverter including a bridge circuit that converts DC power output from a solar battery, a storage battery, or the like into AC power. Relates to the device.
インバータ装置は、直流入力電圧を交流出力電圧に変換するブリッジ回路部と、該変換によって得られた交流出力電圧に含まれるリップルを除去するフィルタ部と、基準正弦波信号生成回路を含む制御部とからなる。このインバータ装置では、通常、交流出力電圧の電圧値に関する交流検出信号と基準正弦波信号生成回路で生成された基準正弦波信号との誤差に基づいてブリッジ回路部がフィードバック制御される。これにより、インバータ装置は、負荷が変動しても該負荷に対して安定した交流出力電圧を出力することができる。 The inverter device includes a bridge circuit unit that converts a DC input voltage into an AC output voltage, a filter unit that removes ripples included in the AC output voltage obtained by the conversion, and a control unit that includes a reference sine wave signal generation circuit. Consists of. In this inverter device, normally, the bridge circuit unit is feedback-controlled based on the error between the AC detection signal related to the voltage value of the AC output voltage and the reference sine wave signal generated by the reference sine wave signal generation circuit. Thereby, the inverter device can output a stable AC output voltage to the load even if the load fluctuates.
ところで、このインバータ装置は、交流出力電圧の電圧値を検出する系において直流オフセットが重畳された場合に、交流出力電圧に直流成分が含まれ、その結果、負荷としての変圧器が偏磁現象により加熱されたり、負荷としての家庭用電化製品が破損するおそれがあるという問題を抱えている。 By the way, in this inverter device, when a DC offset is superimposed in a system for detecting a voltage value of an AC output voltage, a DC component is included in the AC output voltage. There is a problem that household appliances as a load may be damaged by heating.
この問題に対する対策を施した従来のインバータ装置として、例えば、特許文献1に記載のものが知られている。この従来のインバータ装置は、交流出力信号の正側の面積と負側の面積とをそれぞれ積算した後、両者の面積差がゼロになるようにブリッジ回路をフィードバック制御することで、交流出力電圧に直流成分が含まれるのを防いでいる。
As a conventional inverter device that takes measures against this problem, for example, the one described in
しかしながら、上記従来のインバータ装置は、面積を算出する際に電流検出を必要とするが、この電流検出系において直流オフセットが重畳されることを考慮していない。つまり、このインバータ装置は、直流オフセットの重畳に対する対策が不十分であり、他の従来のインバータ装置と同様、交流出力電圧に直流成分が含まれてしまうおそれがある。 However, the conventional inverter device requires current detection when calculating the area, but does not take into consideration that a DC offset is superimposed in this current detection system. That is, this inverter device has insufficient measures against DC offset superposition, and there is a possibility that a DC component is included in the AC output voltage as in other conventional inverter devices.
本発明は上記事情に鑑みてなされたものであって、その課題とするところは、交流出力電圧の直流成分を高い精度で除去することができるインバータ装置を提供することを課題とする。 This invention is made | formed in view of the said situation, The place made into the subject makes it a subject to provide the inverter apparatus which can remove the direct current | flow component of alternating current output voltage with high precision.
上記課題を解決するために、本発明に係るインバータ装置は、外部から入力される直流入力電圧を交流出力電圧に変換する変換部と、交流出力電圧の電圧値を検出するとともに該電圧値に応じた交流検出信号を生成する検出部と、交流検出信号が基準波形信号に一致するように変換部を制御する制御部とを備えたインバータ装置であって、交流検出信号および接地電圧の大小関係に基づいてゼロクロス信号を生成するゼロクロス信号生成部と、ゼロクロス信号に基づいて交流検出信号が正となる時間である第1半周期時間および交流検出信号が負となる時間である第2半周期時間をそれぞれ求める半周期時間検出部と、第1半周期時間および第2半周期時間が一致するように交流検出信号を補正する補正処理部をさらに備え、制御部は、補正処理部により補正された後の交流検出信号が基準波形信号に一致するように変換部を制御することを特徴とする。 In order to solve the above problems, an inverter device according to the present invention includes a converter that converts a DC input voltage input from the outside into an AC output voltage, and detects a voltage value of the AC output voltage and responds to the voltage value. An inverter device including a detection unit that generates an AC detection signal and a control unit that controls the conversion unit so that the AC detection signal matches the reference waveform signal. A zero-cross signal generation unit that generates a zero-cross signal based on the first half-cycle time that is a time when the AC detection signal is positive based on the zero-cross signal and a second half-cycle time that is a time when the AC detection signal is negative Each of the obtained half cycle time detection units further includes a correction processing unit that corrects the AC detection signal so that the first half cycle time and the second half cycle time coincide with each other. And controlling the conversion unit to the alternating-current detection signal corrected by the processing section matches the reference waveform signal.
この構成では、直流オフセットが重畳している可能性のある交流検出信号と直流オフセットの重畳に対して強い接地電圧との大小関係を示すゼロクロス信号に基づいて第1半周期時間および第2半周期時間が検出され、第1半周期時間および第2半周期時間が一致するように交流検出信号が補正される。つまり、この構成では、第1半周期時間および第2半周期時間の差が、交流検出信号に重畳している直流オフセットの量を高い精度で反映したものとなる。したがって、この構成によれば、第1半周期時間および第2半周期時間が一致するように交流検出信号を補正することにより、交流出力電圧の直流成分を高い精度で除去することができる。したがって、交流検出信号(交流出力電圧の検出系)に直流成分が含まれていても、比較的簡易な構成により、交流出力電圧から直流成分を除去することが可能なインバータ装置を提供することができる。 In this configuration, the first half-cycle time and the second half-cycle are based on a zero-cross signal indicating a magnitude relationship between an AC detection signal that may have a DC offset superimposed thereon and a ground voltage that is strong against the DC offset overlay. Time is detected, and the AC detection signal is corrected so that the first half-cycle time and the second half-cycle time coincide. That is, in this configuration, the difference between the first half-cycle time and the second half-cycle time reflects the amount of DC offset superimposed on the AC detection signal with high accuracy. Therefore, according to this configuration, the DC component of the AC output voltage can be removed with high accuracy by correcting the AC detection signal so that the first half cycle time and the second half cycle time coincide. Accordingly, it is possible to provide an inverter device capable of removing a DC component from an AC output voltage with a relatively simple configuration even if the AC detection signal (AC output voltage detection system) includes a DC component. it can.
上記インバータ装置の補正処理部が行う補正としては、例えば、(1)第1半周期時間から第2半周期時間を減じた時間に対応した補正値(補正信号)を交流検出信号に加算する補正と、(2)第2半周期時間から第1半周期時間を減じた時間に対応した補正値(補正信号)を交流検出信号から減算する補正とが考えられる。 The correction performed by the correction processing unit of the inverter device includes, for example, (1) correction for adding a correction value (correction signal) corresponding to a time obtained by subtracting the second half cycle time from the first half cycle time to the AC detection signal. And (2) correction by subtracting a correction value (correction signal) corresponding to a time obtained by subtracting the first half-cycle time from the second half-cycle time from the AC detection signal.
本発明によれば、交流出力電圧の直流成分を高い精度で除去することができるインバータ装置を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the inverter apparatus which can remove the direct current | flow component of alternating current output voltage with high precision can be provided.
以下、添付図面を参照しながら、本発明に係るインバータ装置の実施形態について説明する。 Hereinafter, embodiments of an inverter device according to the present invention will be described with reference to the accompanying drawings.
図1に、本発明の一実施形態に係るインバータ装置を示す。インバータ装置1は、太陽電池、蓄電池等から出力される直流入力電圧Vdcから生成した交流出力電圧Vacを不図示の負荷(例えば、一般家庭用負荷)に向けて出力するものである。同図に示すように、本実施形態に係るインバータ装置1は、ブリッジ回路部2、フィルタ部3、検出部4、制御部5、駆動部6および補正部7を備えている。これらのうち、ブリッジ回路部2およびフィルタ部3は、本発明の「変換部」を構成する。また、検出部4、制御部5、駆動部6および補正部7は、交流出力電圧Vacの状態に応じて変換部のブリッジ回路部2をフィードバック制御する制御系を構成する。
FIG. 1 shows an inverter device according to an embodiment of the present invention. The
まず初めに、本発明の理解を容易にするために、補正部7が存在しない場合、つまり、後述する信号S5がそのまま実効電圧算出部52等に入力される場合について説明する。
First, in order to facilitate understanding of the present invention, when the
ブリッジ回路部2は、主に4つのスイッチング素子SWA〜SWDを有している。本実施形態では、スイッチング素子SWA〜SWDとして、駆動部6の制御下でON状態またはOFF状態となるMOSFETを使用しているが、これに代えて、IGBT等の任意のスイッチング素子を使用することもできる。駆動部6の制御下でスイッチング素子SWAおよびSWDがON状態となり、他がOFF状態となるとき、交流出力電圧Vacは正となる。一方、スイッチング素子SWBおよびSWCがON状態となり、他がOFF状態となるとき、交流出力電圧Vacは負となる。本実施形態では、スイッチング素子SWA〜SWDのうちの2つがON状態となる時間が駆動部6によって調整されることにより、交流出力電圧Vacの電圧値が調整される。
The
フィルタ部3は、コンデンサCと2つのコイルLとを有している。フィルタ部3は、ブリッジ回路部2の出力電圧に含まれるリップルを除去する。これにより、リップルを含まない交流出力電圧Vacが得られる。交流出力電圧Vacは、負荷の種類に応じて例えばAC100VまたはAC220Vとされる。なお、本発明では、出力端子Nを基準としたときの出力端子Pの電圧を交流出力電圧Vacとする。
The
検出部4は、分圧抵抗部40、第1差動アンプ部41、絶縁アンプ部42、バイアス部43および第2差動アンプ部44を有している。検出部4は、交流出力電圧Vacの電圧値を検出し、最終的に、アナログ入力端子51の入力許容電圧範囲(0[V]〜D5[V])におさまるように調整された第2差動アンプ出力信号S4を生成する。
The
より詳しくは、第1差動アンプ部41が、分圧抵抗部40による分圧で得た分圧信号S1およびS2の差(S1−S2)に基づいて第1差動アンプ出力信号S3を生成し、その後、第2差動アンプ部44が、絶縁アンプ部42を通じて入力される第1差動アンプ出力信号S3とバイアス部43で生成されたバイアス電圧VB(本実施例では、VB=D5[V]/2)とに基づいて第2差動アンプ出力信号S4を生成する。第1差動アンプ部41のゲイン、第2差動アンプ部44のゲインおよびバイアス電圧VBは、第2差動アンプ出力信号S4がアナログ入力端子51の入力許容電圧範囲内におさまるように調整されている。
More specifically, the first
分圧信号S1、分圧信号S2、第1差動アンプ出力信号S3、第2差動アンプ出力信号S4および後述する信号S5は、いずれも交流出力電圧Vacの電圧値に応じて変化する。本発明では、これら5つの信号を総称して「交流検出信号」と呼ぶこととする。なお、出力端子Pの電圧を分圧することにより得た分圧信号S1は、交流出力電圧Vacと同相で変化する。一方、出力端子Nの電圧を分圧することにより得た分圧信号S1は、交流出力電圧Vacと逆相で変化する。その他の交流検出信号S3〜S5は、いずれも交流出力電圧Vacと同相で変化する。 Divided signal S 1, divided signal S 2, first differential amplifier output signal S 3, the second differential amplifier output signal S 4 and the signal S 5 to be described later are both a voltage value of the AC output voltage V ac Will change accordingly. In the present invention, these five signals are collectively referred to as an “AC detection signal”. Note that the divided signal S 1 obtained by dividing the voltage at the output terminal P changes in phase with the AC output voltage V ac . On the other hand, divided voltage signal S 1 obtained by dividing the voltage of the output terminal N varies the AC output voltage V ac and opposite phase. The other AC detection signals S 3 to S 5 change in phase with the AC output voltage V ac .
制御部5は、例えばマイコンからなる。図1に示すように、制御部5は、アナログ入力端子51に接続されたAD変換器50を有している。AD変換器50は、アナログ入力端子51を通じて入力される第2差動アンプ出力信号(交流検出信号)S4をディジタル信号である交流検出信号S5に変換する。補正部7が存在しない場合、交流検出信号S5はそのまま実効電圧算出部52等に入力される。
The
実効電圧算出部52は、交流検出信号S5に基づいて交流出力電圧Vacの実効電圧値を算出する。PI演算器54は、算出された実効電圧値と記憶部53に予め格納されている実効電圧指示値(例えば、100[V]、120[V]、240[V]等)との誤差信号に基づいてPI制御補償を行い、実効電圧誤差信号S7を生成する。実効電圧誤差信号S7は、正弦波信号生成部55によって生成される50[Hz]または60[Hz]の正弦波信号S8と乗算され、基準波形信号S9となる。
The effective
PI演算器56は、基準波形信号S9と交流検出信号S5との誤差信号に基づいてPI制御補償を行い、PWM制御信号SPWMを生成する。つまり、PI演算器56は、基準波形信号S9と交流検出信号S5とを一致させることができるPWM制御信号SPWMを生成する。その後、PWM制御信号SPWMは、PWM信号生成部57においてブリッジ回路部2の各スイッチング素子SWA〜SWDに対応する複数のPWM制御信号SPWMA〜SPWMDに変換される。
駆動部6は、PWM制御信号SPWMA〜SPWMDに基づいて各スイッチング素子SWA〜SWDの制御端子(本実施形態では、MOSFETのゲート端子)にHighレベルまたはLowレベルの電圧を印加し、これにより各スイッチング素子SWA〜SWDをON状態またはOFF状態とする。 Based on the PWM control signals S PWMA to S PWMD , the drive unit 6 applies a High level or Low level voltage to the control terminals (the gate terminals of the MOSFETs in this embodiment) of the switching elements SW A to SW D , Thereby, each of the switching elements SW A to SW D is turned on or off.
補正部7が存在しないインバータ装置では、検出部4において交流検出信号S3またはS4に直流オフセットが重畳した場合に、本来存在しない交流出力電圧Vacの直流オフセットを除去するように制御部5がフィードバック制御を行い、その結果、交流出力電圧Vacに直流成分が含まれることになる。例えば、交流検出信号S3またはS4に正の直流オフセットが重畳すると、制御部5が交流出力電圧Vacの電圧値を下げようとし、その結果、交流出力電圧Vacに負の直流成分が含まれてしまう。一方、交流検出信号S3またはS4に負の直流オフセットが重畳すると、制御部5が交流出力電圧Vacの電圧値を上げようとし、その結果、交流出力電圧Vacに正の直流成分が含まれてしまう。インバータ装置1は、補正部7を備えたことにより、かかる問題を解決している。
In the inverter device in which the
図1に示すように、補正部7は、コンパレータ部70、フォトカプラ部71、第1半周期時間検出部72、第2半周期時間検出部73、減算器74、PI演算器75および補正処理用加算器76を有している。これらのうち、コンパレータ部70およびフォトカプラ部71は、本発明の「ゼロクロス信号生成部」を構成し、減算器74、PI演算器75および補正処理用加算器76は、本発明の「補正処理部」を構成する。同図に示すように、第1半周期時間検出部72、第2半周期時間検出部73および補正処理部を構成する各部74、75、76の機能は、マイコンにより実現されている。
As shown in FIG. 1, the
コンパレータ部70は、交流出力電圧Vacと同相で変化する交流検出信号(分圧信号)S1と接地電圧(0[V])とを比較し、その結果に応じた信号を出力する。具体的には、交流検出信号S1が接地電圧よりも高い場合(S1>0[V])、コンパレータ部70はHighレベル(≒P5[V])の信号を出力する。一方、交流検出信号S1が接地電圧以下場合(S1≦0[V])、コンパレータ部70はLowレベル(≒0[V])の信号を出力する。コンパレータ部70は、ヒステリシス付きのものであることが好ましい。コンパレータ部70がヒステリシス幅2×ΔVを有する場合、コンパレータ部70は、交流検出信号S1が上昇してS1>ΔVになるとHighレベルの信号を出力する一方、交流検出信号S1が下降してS1≦−ΔVになるとLowレベルの信号を出力する。
The
フォトカプラ部71は、コンパレータ部70の出力信号がLowレベルである場合にのみ発光する発光素子と、発光素子の発光を検出する受光素子とを含んでいる。フォトカプラ部71の受光素子は、発光素子の発光に同期してLowレベル(≒0[V])またはHighレベル(≒D5[V])となるゼロクロス信号S10を出力する。具体的には、交流検出信号S1が接地電圧よりも高く、コンパレータ部70の出力信号がHighレベルである場合は、ゼロクロス信号S10もHighレベルとなる。一方、交流検出信号S1が接地電圧よりも低く、コンパレータ部70の出力信号がLowレベルである場合は、ゼロクロス信号S10もLowレベルとなる。なお、フォトカプラ部71は、コンパレータ部70の出力を絶縁する役割を担っている。
The
第1半周期時間検出部72は、ゼロクロス信号S10の立ち上がりから立ち下がりまでの時間である第1半周期時間T1を検出するとともに、検出した第1半周期時間T1に応じた信号を出力する。また、第2半周期時間検出部73は、ゼロクロス信号S10の立ち下がりから立ち上がりまでの時間である第2半周期時間T2を検出するとともに、検出した第2半周期時間T2に応じた信号を出力する。
The first half cycle
PI演算器75は、減算器74から出力される第1半周期時間T1に応じた信号と第2半周期時間T2に応じた信号との誤差信号、すなわち、式“T1−T2”で求められるΔTに応じた誤差信号のPI制御補償を行い、補正値に関する補正信号S11を出力する。なお、ΔTに応じた誤差信号をxとし、さらに予め定められた正の定数をα、βとしたとき、PI演算器75から出力される補正信号S11は、式(1)に示すように、αおよびxの積と、βおよびxを累積加算したものの積とを足し合わせた値となる。定数αおよびβは、PI制御補償の応答時間や外乱に対するロバスト性を考慮することにより決定される。
S11=α×x+β×Σx ・・・(1)
The
S 11 = α × x + β × Σx (1)
補正処理用加算器76は、補正信号S11を加算することにより交流検出信号S5を補正し、交流検出信号S6を出力する。その後、交流検出信号S6に基づいて生成された基準波形信号S9と該交流検出信号S6とが一致するように、ブリッジ回路部2がフィードバック制御される。
ここで、実効電圧算出部52は、上記のように交流検出信号S5から直流成分を除去した後に実効電圧値を算出しているので、マイコンの負荷を軽減することができる。すなわち、実効電圧値算出の基になる信号(交流検出信号)に直流成分が含まれている場合には、該直流成分を除去するための平均値演算を含む比較的負荷の大きな演算が必要となるが、本発明によればこのような演算をすることなく、実効電圧値を算出することができる。
Here, the effective
交流出力電圧Vacに正の直流成分が含まれている場合、本実施形態に係るインバータ装置1の制御系は下記ステップ1A〜ステップ6Aの各動作を行うことにより、交流出力電圧Vacの直流成分を除去する(図2(A)参照)。
When the AC output voltage Vac includes a positive DC component, the control system of the
(ステップ1A)分圧抵抗部40が、接地電圧(0[V])に対して正方向にΔeだけオフセットした分圧信号(交流検出信号)S1を出力する。
(ステップ2A)フォトカプラ部71が、第2半周期時間T2よりも第1半周期時間T1が長いゼロクロス信号S10信号を出力する。
(ステップ3A)減算器74が、ΔT(=T1−T2)に応じた誤差信号を出力する。
(ステップ4A)PI演算器75が正の補正信号S11を出力する。
(ステップ5A)補正処理用加算器76が、交流検出信号S5に正の補正信号S11を加算し、補正後の交流検出信号S6を補正前の交流検出信号S5よりも大きくする。
(ステップ6A)PI演算器56が、交流出力電圧Vacの電圧値を従前よりも低下させるようなPWM制御信号SPWMを出力する。
(Step 1A) dividing
(Step 2A)
(Step 3A) The
(Step 4A)
(Step 5A)
(Step 6A) The
一方、交流出力電圧Vacに負の直流成分が含まれている場合、本実施形態に係るインバータ装置1の制御系は下記ステップ1B〜ステップ6Bの各動作を行うことにより、交流出力電圧Vacの直流成分を除去する(図2(B)参照)。
On the other hand, when the AC output voltage Vac includes a negative DC component, the control system of the
(ステップ1B)分圧抵抗部40が、接地電圧(0[V])に対して負方向にΔeだけオフセットした分圧信号(交流検出信号)S1を出力する。
(ステップ2B)フォトカプラ部71が、第2半周期時間T2よりも第1半周期時間T1が短いゼロクロス信号S10信号を出力する。
(ステップ3B)減算器74が、ΔT(=T1−T2)に応じた誤差信号を出力する。
(ステップ4B)PI演算器75が負の補正信号S11を出力する。
(ステップ5B)補正処理用加算器76が、交流検出信号S5に負の補正信号S11を加算し、補正後の交流検出信号S6を補正前の交流検出信号S5よりも小さくする。
(ステップ6B)PI演算器56が、交流出力電圧Vacの電圧値を従前よりも増加させるようなPWM制御信号SPWMを出力する。
(Step 1B) The voltage
(Step 2B)
(Step 3B) The
(Step 4B)
(Step 5B)
(Step 6B) The
このようにして、本実施形態に係るインバータ装置1では、交流出力電圧Vacの直流成分が除去される。
Thus, in the
以上、本発明に係るインバータ装置の一実施形態について説明してきたが、本発明の構成はこの実施形態に限定されない。 As mentioned above, although one Embodiment of the inverter apparatus which concerns on this invention has been described, the structure of this invention is not limited to this embodiment.
例えば、図3に示す第1変形例に係るインバータ装置1’のように、ΔT(=T2−T1)に応じた誤差信号に基づいて補正信号S11を生成し、補正信号S11を減算することにより交流検出信号S5の補正を行ってもよい。この場合も、全く同じ作用効果が得られる。なお、インバータ装置1’は、補正部7の代わりに補正部7’を備えている。補正部7’は、第1半周期時間検出部72および第2半周期時間検出部73の位置が入れ替わっている点、および補正処理用加算器76の代わりに補正処理用減算器76’を備えている点において、補正部7と相違している。
For example, as in the inverter device 1 'according to a first modification shown in FIG. 3, based on the error signal corresponding to ΔT (= T 2 -T 1) to produce a correction signal S 11, the correction signal S 11 it may be corrected for the alternating-current detection signal S 5 by subtracting. In this case, exactly the same effect can be obtained. The
また、図4に示す第2変形例に係るインバータ装置1”のように、交流出力電圧Vacと逆相で変化する交流検出信号(分圧信号)S2に基づいてゼロクロス信号S10を生成してもよい。
Also, generating a zero-cross signal S 10 based on the
また、基準波形信号S9を生成するための構成、および補正後の交流検出信号S6と基準波形信号S9とを一致させるための構成は、適宜変更することができる。 The configuration for generating a reference waveform signal S 9, and configuration for matching the AC detection signal S 6 of the corrected and reference waveform signal S 9 can be appropriately changed.
1、1’、1” インバータ装置
2 ブリッジ回路部
3 フィルタ部
4 検出部
40 分圧抵抗部
41 第1差動アンプ部
42 絶縁アンプ部
43 バイアス部
44 第2差動アンプ部
5 制御部
50 AD変換器
51 アナログ入力端子
52 実効電圧算出部
53 記憶部
54 PI演算器
55 正弦波信号生成部
56 PI演算器
57 PWM信号生成部
6 駆動部
7、7’ 補正部
70 コンパレータ部
71 フォトカプラ部
72 第1半周期時間検出部
73 第2半周期時間検出部
74 減算器
75 PI演算器
76 補正処理用加算器
76’ 補正処理用減算器
1, 1 ′, 1 ″
Claims (2)
前記交流検出信号および接地電圧の大小関係に基づいてゼロクロス信号を生成するゼロクロス信号生成部と、
前記ゼロクロス信号に基づいて前記交流検出信号が正となる時間である第1半周期時間および前記交流検出信号が負となる時間である第2半周期時間をそれぞれ求める半周期時間検出部と、
前記第1半周期時間および前記第2半周期時間が一致するように前記交流検出信号を補正する補正処理部をさらに備え、
前記制御部は、前記補正処理部により補正された後の交流検出信号が前記基準波形信号に一致するように前記変換部を制御する
ことを特徴とするインバータ装置。 A converter that converts a DC input voltage input from the outside into an AC output voltage, a detection unit that detects a voltage value of the AC output voltage and generates an AC detection signal corresponding to the voltage value, and the AC detection signal And a control unit that controls the conversion unit so as to match a reference waveform signal,
A zero-cross signal generator that generates a zero-cross signal based on the magnitude relationship between the AC detection signal and the ground voltage; and
A half-cycle time detection unit for obtaining a first half-cycle time that is a time when the AC detection signal is positive and a second half-cycle time that is a time when the AC detection signal is negative based on the zero-cross signal;
A correction processing unit that corrects the AC detection signal so that the first half-cycle time and the second half-cycle time coincide;
The said control part controls the said conversion part so that the alternating current detection signal after correction | amendment by the said correction | amendment process part may correspond to the said reference | standard waveform signal, The inverter apparatus characterized by the above-mentioned.
ことを特徴とする請求項1に記載のインバータ装置。 The correction processing unit (1) corrects the AC detection signal by adding a correction value corresponding to a time obtained by subtracting the second half cycle time from the first half cycle time to the AC detection signal, Or (2) correcting the AC detection signal by subtracting a correction value corresponding to a time obtained by subtracting the first half cycle time from the second half cycle time from the AC detection signal. The inverter device according to Item 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013059331A JP2014187742A (en) | 2013-03-22 | 2013-03-22 | Inverter device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013059331A JP2014187742A (en) | 2013-03-22 | 2013-03-22 | Inverter device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014187742A true JP2014187742A (en) | 2014-10-02 |
Family
ID=51834777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013059331A Pending JP2014187742A (en) | 2013-03-22 | 2013-03-22 | Inverter device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014187742A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018082585A (en) * | 2016-11-18 | 2018-05-24 | キヤノン株式会社 | Power supply device and image forming apparatus |
JP2019146372A (en) * | 2018-02-21 | 2019-08-29 | 住友電気工業株式会社 | Electric conversion device, power supply system, and control method of electric conversion device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6364574A (en) * | 1986-09-02 | 1988-03-23 | Toshiba Corp | Control circuit of inverter |
JP2002305882A (en) * | 2001-03-30 | 2002-10-18 | Matsushita Electric Works Ltd | Power converter |
-
2013
- 2013-03-22 JP JP2013059331A patent/JP2014187742A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6364574A (en) * | 1986-09-02 | 1988-03-23 | Toshiba Corp | Control circuit of inverter |
JP2002305882A (en) * | 2001-03-30 | 2002-10-18 | Matsushita Electric Works Ltd | Power converter |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018082585A (en) * | 2016-11-18 | 2018-05-24 | キヤノン株式会社 | Power supply device and image forming apparatus |
JP2019146372A (en) * | 2018-02-21 | 2019-08-29 | 住友電気工業株式会社 | Electric conversion device, power supply system, and control method of electric conversion device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5267589B2 (en) | Power converter | |
JP5112111B2 (en) | DC power supply and grid-connected inverter system using this DC power supply | |
JP6059757B2 (en) | System voltage suppression control device and system voltage suppression control method | |
US20150188454A1 (en) | Inverter device, control circuit for inverter device, and method for controlling inverter device | |
JP4907982B2 (en) | Grid-connected inverter device | |
JP4069741B2 (en) | Pulse width modulation method and power converter | |
JP6330580B2 (en) | Grid-connected inverter device | |
JP3873972B2 (en) | Power supply device and method for creating switching signal for on / off control of switching element of converter section constituting power supply device | |
JP5048280B2 (en) | Inverter device | |
JP6078416B2 (en) | Inverter | |
KR101870749B1 (en) | Control apparatus for grid connected type single stage forward-flyback inverter | |
JP2014187742A (en) | Inverter device | |
JP6837576B2 (en) | Power converter | |
JP2008092734A (en) | Ac power supply unit | |
JP6605419B2 (en) | Active filter | |
JP2001157441A (en) | Power conversion apparatus | |
JP2004120820A (en) | Power converter | |
JP2018137840A (en) | Power factor improvement circuit | |
JP2009142005A (en) | System-interconnected inverter controller and control method | |
JP5294908B2 (en) | Power converter | |
JP2011142705A (en) | Uninterruptible power supply apparatus | |
JP2014135878A (en) | Controller of three-phase converter and electric power conversion system using the same | |
JP7050392B2 (en) | Power converter | |
JP6783181B2 (en) | Power converter | |
JP2004015897A (en) | Method of controlling output of pwm rectifier and output control device thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150910 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160615 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161207 |