JP2014182831A - フィルタ・タップを廃棄するテクスチャ・アドレス・モード - Google Patents

フィルタ・タップを廃棄するテクスチャ・アドレス・モード Download PDF

Info

Publication number
JP2014182831A
JP2014182831A JP2014051869A JP2014051869A JP2014182831A JP 2014182831 A JP2014182831 A JP 2014182831A JP 2014051869 A JP2014051869 A JP 2014051869A JP 2014051869 A JP2014051869 A JP 2014051869A JP 2014182831 A JP2014182831 A JP 2014182831A
Authority
JP
Japan
Prior art keywords
processor
memory
texture
digital content
page
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014051869A
Other languages
English (en)
Inventor
Toth Robert
トス ロバート
Foley Tim
フォーリー ティム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2014182831A publication Critical patent/JP2014182831A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/003D [Three Dimensional] image rendering
    • G06T15/04Texture mapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Image Generation (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)

Abstract

【課題】種々の実施例が、テクスチャ領域外に及ぶ何れかのテクスチャ・フィルタ・タップ(すなわち、座標)をフィルタリング・プロセスから除外する新たなテクスチャ・アドレス・モードに対応する。
【解決手段】一実施例では、テクスチャ領域外のタップは考慮に入れられない。更に、種々の実施例は、テクスチャ座標位置ti、及び重みwiの値についての柔軟性を提供する。タップ重みは、タップ位置の関数として、かつ、特に、タップがテクスチャ内にあるか否かの関数として修正することが可能である。
【選択図】図7

Description

本出願は、本明細書及び特許請求の範囲に明示的に援用する米国特許仮出願第61/789,870号の優先権を主張する。
本出願は、一般にグラフィックス処理に関し、具体的にはテクスチャ・アドレス・モードに関する。
テクスチャは形状の表面にマッピングされたデータである。通常、テクスチャ・データはカラー値(色の値)で構成されている。テクスチャにおける画素それぞれはテクセルと呼ばれる。そして、カラー・マップにおけるテクセルはカラー値である。
テクスチャ・フィルタリングは、値が、ソースから読み出され、合成され、次いで、グラフィックス・パイプラインにおけるシェーダに利用可能にされるやり方である。例えば、異方性フィルタリングには、台形領域におけるトライリニア・サンプリングが関係する。しかし、他のテクスチャ・フィルタリング手法が多く存在している。
テクスチャ座標は、次元毎に0.0乃至1.0の範囲内で規定される。テクスチャ・アドレス・モードは、前述の範囲外でフィルタ・タップ又は座標をどのようにして扱うかを規定する。テクスチャ・フィルタリング手法のように、テクスチャ・アドレス・モードが多く存在している。
既存のテクスチャ・アドレス・モードは、そのそれぞれが、エッジの下で特定の種類のバイアスをもたらすので、テクスチャ内部に収まるテクスチャ・フィルタ・カーネルの一部のみのサンプリングには適していない。特に、図1に示すように、フィルタがカバーする領域(フィルタ・フットプリント)が複数のテクスチャに及ぶ場合、D3D11_TEXTURE_ADDRESS_CLAMPは、タップがテクスチャ内に含まれることに対応する。一方側に偏った、汚損したエッジが生じ得る。前述の方法は、劣悪な画像品質をもたらし得る。
別の方法には、テクスチャにガード・バンドを使用することが関係する。前述の方法は図2に示す。上記方法は、テクスチャ・エッジ付近のフィルタ幅に対応するよう、(ガード・バンドと呼ばれる、)より大きなテクスチャ表面を割り当て、近接テクスチャのデータを境界(ボーダー)領域に複製する。要するに、テクスチャ・フィルタ・カーネルは、実際にサンプリングされているテクスチャに加えて、近接テクスチャを考慮に入れる。これは、通常、容認でき、低品質レンダリング・シナリオにおける品質の改善をもたらし得る。しかし、前述の方法は、データの複製のために、かなり多くのメモリ及び帯域幅を更に必要とする。更に、ハードウェア・テクスチャ・サンプラによって通常、計算される一部の数量を計算するために、シェーダ・プログラムを使用しなければならない。2つのフラグメントが別々の色である場合、結果として生じるサンプルは、2つのフラグメントの色のブレンドをもたらす。更なる計算の性能及びガード・バンドの記憶及びメモリ・アクセスを犠牲にしてではあるが、容認できる色の結果が生じ得る。
(tと呼ばれる)個々の座標を備えたいくつかのテクスチャ・タップが(wと呼ばれる)重みを使用して重み付けされ、テクスチャ・タップ毎に合計される。値iは1乃至Nの整数である。タップそれぞれの座標における色は、特定の座標におけるテクスチャ・カラーであるか、テクスチャ・アドレス・モードによって求められる修正された座標におけるテクスチャ・カラーであるか、又は一定のボーダー色である(、Fと呼ばれる)テクスチャ・アドレス・モード関数によって求められる。(Cと呼ばれる)最終色は、
Figure 2014182831
として計算される。
行われる実際の計算は上記数学式と異なり得る。
前述の手法を使用すれば、タップがテクスチャ内に収まるか否かにかかわらず、全てのタップが寄与する。タップは全て、重み、及び重みの和=1を有する。しかし、D3D11_TEXTURE_ADDRESS_CLAMPの場合と同様に、テクスチャ外のタップに重みが与えられ、最終色は歪んでいることがあり得る。
いくつかの実施例を、以下の図に関して説明する。
複数のテクスチャに及ぶフィルタ・フットプリントを表す図である。 ガード・バンド・テクスチャ・アドレス・モードを表す図である。 一実施例による、テクスチャ内の3つのタップ及びテクスチャ外の2つのタップを含む例を表す図である。 一実施例を示すブロック図である。 Ptexテクスチャリングを使用した実施例を表す図である。 一実施例を描いたブロック図である。 一実施例を示すフロー図である。 一実施例を描いたシステム図である。 一実施例を示す正面図である。
種々の実施例は、テクスチャ領域外に及ぶテクスチャ・フィルタ・タップ(すなわち、座標)をフィルタリング・プロセスから除外する新たなテクスチャ・アドレス・モードに対応する。テクスチャ領域外のタップは、一実施例では考慮に入れられない。更に、種々の実施例は、テクスチャ座標位置t、及び重みwの値についての柔軟性を提供する。タップ重みは、タップ位置の関数として、かつ、特に、タップがテクスチャ内にあるか否かの関数として修正することが可能である。
通常通りにCを計算することに加えて、テクスチャ内に収まる(Hと呼ばれる)合計フィルタリング重みを求めることが可能である。(Gと呼ばれる)新たな関数は、テクスチャ内の点毎に1を返し、テクスチャ外部の点毎に0を返す。Hでの除算により、重みの和が1に正規化され得る。種々の実施例によれば、正規化された色C’は、以下のように求めることが可能である。すなわち、
C’=C/Hであり、ここで、
Figure 2014182831
であり、i=1…Nである。
やはり、行われる実際の計算は上記数学式と異なり得る。
図3は、テクスチャ内の3つのタップ、及びテクスチャ外の2つのタップの例を記載する。前述の例では、テクスチャ内の3つのタップのG値は1であり、その重みwは0.1である。よって、H=0.6であり、C’=C/0.6である。最終色値は、Hによる除算で修正される。重みの合計が1でないことがあり得るからである。
一部の実施例では、和が1になるようにN個のタップの重みを規定し得る。例えば、0.25、0.5、及び0.25の重みを有する3つのタップを使用することが可能である。フットプリントが小判形であり、サンプルが小判形内の線に沿って行われた場合、小判形の中央におけるサンプルは、端点の近くのサンプルよりも大きな重みが与えられ得る。タップが0.25、0.5、及び0.25の重みを有する例をもう一度参照すれば、小判形の中央におけるサンプルには0.5の重みが与えられ得る。重みの和が1となる場合、(タップの重みをゼロに変更するか、又はゼロで乗算することにより、)タップが排除されることがない限り、合計の重みで除算することによって正規化する必要はない。合計の重みが1になるからである。
正規化が使用されるか否かは特定の実現形態に依存する。実現形態が、テクスチャ・サンプラ(TS)における合計の重みで、フィルタリングされた色を除算し、フィルタリングされた色のみをシェーダに返すことも可能になる。
場合によっては、テクスチャ内にテクスチャ・フィルタ・タップがない場合、H=0になる。この場合、C’は不鮮明となる。一部の実施例では、H=0の場合、フィルタ・カーネルの中央に最も近いテクスチャ内の点における色はC’として供給される。
H=0の場合、値C’は、一部の実施例において以下のやり方のうちの1つで求めることが可能である。
方法A
C’−一定のボーダー色(サンプラ・オブジェクトを初期化する場合に、アプリケーションによって選ばれる色)
方法B
C’=[0,0,0,0](4つの数はそれぞれ、赤、緑、青、及びアルファである)
方法C
をテクスチャ・フィルタ・フットプリント(すなわち、シェーダによって実際に供給された座標)の中心とする。その場合、tの最も近くに位置する、([0,1]x[0,1]である)有効なテクスチャ領域内の点tを計算する。
=[max(0.0,min(1.0x(t))),max(0.0,min(1.0,y(t)))]
最後に、従来技術のテクスチャ・アドレス機構を使用して色を計算する。
C’=F(t
Fのクランプ・テクスチャ・アドレス・モードをここで使用することが可能であるが、他のアドレス・モードを使用することが考えられる。テクスチャ・ボーダーが存在する場合、評価f(tv)においてもそれを尊重することが可能であり得る。よって、C’は、テクスチャ・フィルタ・フットプリントの中央に最も近いテクスチャにおける色であり得る。
未使用のアルファ・チャネルをテクスチャが有する場合、テクスチャ内のどこでもアルファ・チャネルを1にセットし、ゼロの色及びアルファで一定のボーダー色を規定し、次いで、テクスチャ外にあるタップのボーダー色を返すテクスチャ・アドレス関数を使用する。この場合、再正規化する対象のアルファ成分で、フィルタリングされた結果の色成分を除算することによって、所望の色結果を得ることが可能である。
以下に、いくつかの実施例と、ガード・バンド手法との間での、メモリの使用度の例示的な比較について説明する。(極めて一般的な)16テクセルのフィルタ幅と、完全なMIP MAP構造(テクスチャ内のエイリアシングを避けるために使用される、同じ画像の漸次的に小さくなるバージョンである)及び128×128テクセルという仮説的なテクスチャでは、ガード・バンド手法のサイズは以下の通りとなる。
Mip 0:(128+16)(128+16)=20736
Mip 1:(64+16)(64+16)=6400
Mip 2:(32+16)(32+16)=2304
Mip 3:(16+16)(16+16)=1024
Mip 4:(8+16)(8+16)=576
Mip 5:(4+16)(4+16)=400
Mip 6:(2+16)(2+16)=324
Mip 7:(1+16)(1+16)=289
合計:32053テクセルである。(一般的な)画素毎32ビットでは、これは125kBである。
ボーダーが全くない種々の実施例を使用すれば、
Mip 0:(128+0)(128+0)=16384
Mip 1:(64+0)(64+0)=4096
Mip 2:(32+0)(32+0)=1024
Mip 3:(16+0)(16+0)=256
Mip 4:(8+0)(8+0)=64
Mip 5:(4+0)(4+0)=16
Mip 6:(2+0)(2+0)=4
Mip 7:(1+0)(1+0)=1
合計:21845テクセル=85kBである。




全くのエッジでの適切な内挿のために単一のテクセル・ボーダーを加えた一実施例によれば、
Mip 0:(128+1)(128+1)=16641
Mip 1:(64+1)(64+1)=4225
Mip 2:(32+1)(32+1)=1089
Mip 3:(16+1)(16+1)=289
Mip 4:(8+1)(8+1)=81
Mip 5:(4+1)(4+1)=25
Mip 6:(2+1)(2+1)=9
Mip 7:(1+1)(1+1)=4
合計:22363テクセル=87kBである。
よって、種々の実施例により、128×128のテクスチャに対して、約30%のメモリ空間が節減される。より低い分解能のテクスチャの場合、この数字は増加する(64×64のテクスチャの場合、最大50%の節減となり、より大きな分解能の場合、この数字は減少する(256×256の場合、最大17%の節減となる)。オブジェクト毎に多くのテクスチャを使用するよう設計されたシステムは、大半の時間において、サイズが128×128以下のテクスチャを使用する可能性が最も高くなる。
(テクスチャ・サンプリング)
以下は、いくつかの実施例を使用するテクスチャ・サンプリング・システムの説明である。図4は、システムのブロック図を示す。
1. シェーダ・コア12上で実行するシェーダ・プログラム10は、サンプリングする対象のテクスチャ画像、使用する対象のサンプラ状態、及び、テクスチャをサンプリングしたい(u,v)テクスチャ座標(通常、0<=u<=1であり、かつ0<=v<=1であることは、テクスチャ画像を表す)を規定して、テクスチャ・サンプリングを要求する旨の命令14を出す。要求は、テクスチャ・サンプラ(TS)装置16に転送される。
2. テクスチャ・サンプラ(TS)は、理想的には、フィルタリングされた色を計算するよう積分される、テクスチャの領域を表す、テクスチャ座標の周りを中心とするフットプリントを計算する。
3. TSは、タップにおけるカラー値の加重和が、フットプリント全体の積分値を近似するような重み及び(u,v)位置をそれぞれが表す有限数のタップとしてフットプリントを近似する。使用される厳密な手法は、どのようにしてサンプラ状態が構成されるか(例えば、異方性フィルタリングがイネーブルされるか否か)に依存する。
4. 一部の実施例では、TSは、その位置に基づいてタップ重みを修正し得る演算を(どのようにしてサンプラ状態が構成されるかに応じて)適用する。例えば、(u,v)位置がテクスチャ画像外にある([0,1]x[0,1]領域外にある)タップは、その重みをゼロにセットし得る。
5. TSは、メモリ20においてタップ位置18を修正し得る演算を(どのようにしてサンプラ状態が構成されるかに応じて)適用する。例えば、(u,v)位置がテクスチャ画像外にあるタップは何れも、テクスチャ画像内の最も近い位置に移動させ得る。
a. 場合によっては、修正された座標U’及びV’を生成するために、別個にタップのU座標及びV座標それぞれに関数を適用することにより、タップ位置が修正される。サンプラ状態を使用して、別々のいくつかのモードを選択することが可能であり、U座標及びV座標について種々のモードを設定することが可能である。
b. 場合によっては、「クランプ」モードを使用して、新たな座標U’を、
U<0の場合、U’=0であり、
U>1の場合、U’=1であり、
0<=U<=1の場合、U’=Uであり、
Vについても同等である
として求めることが可能である。U座標及びV座標が、このクランプ挙動について構成された場合、新たな位置(U’,V’)は、(U,V)までの直線距離により、)テクスチャにおいて最も近い点となる。
6. TSは、タップ位置22それぞれにおいて、テクスチャ画像からカラー値をロードする。
a. 種々の実施例では、色は、タップの重みが非ゼロである場合にのみロードされ、タップ位置の重みがゼロである場合にはロードされない。よって、テクスチャ外の色に対するメモリ・アクセス演算を避けることが可能である。
TSは、その重みで、各タップの色を乗算し、重み付けられた色を合計して、フィルタリングされた色を生成する。一部の実施例によれば、TSは、タップ全ての重みの和を計算することにより、合計の重みを計算する。
TSは、フィルタリングされた色及び合計の重み24をもう一度、シェーダ・プログラムに提供する。
場合によっては、重みの和が0よりも大きいが1よりも小さい場合、TSは正規化を行うことが可能である。場合によっては、TSは正規化を行わず、代わりに、フィルタリングされた非正規化加重色及び合計の重みをシェーダに返す。マルチサンプリング・アンチエイリアシング(MSAA)なしでのPtexテクスチャリング・マッピング・システムの実現の場合に有用である。正規化前にシェーダ・コードを使用して、複数のサンプリング要求にわたる重みを合成することが可能である。
一実施例による、図7に示すテクスチャ・サンプリング手順40は、ソフトウェア、ファームウェア、及び/又はハードウェアで実現し得る。ソフトウェア及びファームウェアの実施例では、磁気記憶装置、又は光記憶装置、又は半導体記憶装置などの非一時的な1つ又は複数のコンピュータ読み取り可能な媒体に記憶されたコンピュータが実行する命令によって実現し得る。
一実施例では、手順は、ブロック42に示すようなテクスチャ・サンプリングを行う旨の要求にアクセスすることによって開始し得る。次いで、サンプリングのサイズ及びフットプリント位置がブロック44に示すように求められる。その後、フットプリントに関連付けられたフィルタ・タップ毎の重み、及び1つ又は複数のフィルタ・タップ位置を、ブロック46に示すように求め得る。次に、テクスチャ画像外に配置されたタップは何れも、ブロック48に示すように選択的に修正される。
テクスチャ画像外に配置された何れかのタップの位置も、ブロック50で示すように選択的に修正される。非ゼロの重みを有し、テクスチャ画像内のフィルタ・タップ位置毎に、テクスチャ画像内のカラー値が要求される(ブロック54)。タップの色それぞれは、その重みで乗算される(ブロック56)。ブロック58に示すように、フィルタリングされた色を生成するよう、重み付けされた色の和が求められる。最終的には、最終のフィルタリングされた色、すなわち、フィルタリングされた色に基づいた最終色が、ブロック60に示すように生成される。
(ユーザ・モデル)
グラフィック処理装置(GPU)によってアクセラレートされたPtex型のテクスチャリング・システムを実現するために種々の実施例を使用することが可能である。例えば、ウォルト・ディスニー・アニメーション・スタジオ(Walt Disney Animation Studios Ptex)があり。Ptexテクスチャリングは、インターネット上、Ptex.usにおいて説明している。他のバージョンは、NVIDIAから入手可能である。
((MSAAなしで種々の実施例を使用する)PTEX実現形態)
1. 中央処理装置(CPU)上で実行されるアプリケーションは、モデルのテクスチャ及び幾何データをロードし、幾何学的形態における各プリミティブを別個のテクスチャに関連付け得る。そういうものとして、テクスチャ・サンプリングによって生成されるフィルタリングされた色が正しくない場合、テクスチャ間の境界に現れる「シーム」という潜在的な問題が存在し得る。
2. アプリケーションは、種々の実施例を使用するよう構成されたサンプラ状態をもたらす。
3. アプリケーションは、テクスチャ・サンプリング演算を含むシェーダ・プログラムを作成する。
4. アプリケーションは、テクスチャ、サンプラ状態、及びシェーダ・プログラムをGPUの現在の状態に結合し、幾何学的形態をレンダリングするようGPUに要求する。
5. GPUは、幾何学的形態におけるプリミティブをラスタ化し、フラグメントを生成する。MSAAが使用されていない場合、画像の中央をカバーする場合、プリミティブはフラグメントを生成するに過ぎない。特に、テクスチャT1及びT2それぞれに関連付けられた近接の2つのプリミティブP1及びP2が部分的に同じ画素をカバーする場合、画素の中央をカバーするプリミティブについて1つのフラグメントのみが生成される(これをF1と仮定する)。前述の画素の理想的なカラー値は、画素のどの程度がP1又はP2によってカバーされるかに応じてT1及びT2からの色の組合せとなる。
6. GPUは、フラグメント毎に一度、シェーダ・プログラムを実行する。
7. シェーダ・プログラムは、種々の実施例を使用して行われる1つ又は複数のテクスチャ・サンプリング演算を要求する。
a. フラグメントF1を処理する場合、シェーダはまず、テクスチャT1のサンプリングを要求し、T1外に及ぶタップ全てが排除される、フィルタリングされた色を取得する。
b. その後、シェーダは、シェーディングされているフラグメントの(x,y)位置がプリミティブの境界近くにある場合にはいつでも、更なるテクスチャ・サンプリング要求を出す。その後の要求はそれぞれ、近くのプリミティブによって使用されるテクスチャを求め、対応するテクスチャ座標におけるテクスチャ・サンプル演算を要求することによって行われる。フラグメントが、プリミティブのボーダー近くであるが、隅の近くでない場合、これには、(例えば、テクスチャT2のサンプリングを行う旨の)更なる単一のサンプル要求が関係する。フラグメントが隅の近くにある場合、入力された幾何学的形態における頂点のバレンス(すなわち、その頂点を共通に共有するプリミティブの数)に依存する。近くのプリミティブは、アプリケーションによって構築され、シェーダによってアクセスされる近傍構造を使用して求めることが可能である。
8. シェーダは、テクスチャ・サンプリング要求にわたり、合計の重み、及びフィルタリングされた色の和を計算し、フィルタリングされた色の和を合計の重みの和で除算することにより、最終色を計算する。前述の最終色は、以下a及びbのため、小判形のフットプリントにわたる理想の積分の好適な近似である。
a. 要求毎の合計の重みは、各テクスチャ内に収まるフィルタ・フットプリントの割合に依存する。(フィルタ・フットプリントは、テクスチャ空間への画素の投影に関係するので)これは、各プリミティブによってカバーされる画素の領域の割合に依存する。
b. よって、(例えば、T1及びT2による)最終フラグメント色への貢献は、P1及びP2(それぞれが)画素をカバーする度合いに比例し、これは、上記理想的な結果である。
図5に示す例では、客観描写を上に示し、PTEX描写が続き、本明細書及び特許請求の範囲記載の手法の一実施例による結果を最下部に示す。この場合、客観視では、画素は中央にあるが、2つのフラグメントによって部分的にカバーされている一方、画素の中央は、上のフラグメント内に存在する。よって、PTEX描写では、画素は、その境界に沿ってフラグメントをまたがるものとして示す。一実施例では、開示された手法の結果は、下の描写に示すように、画素の中心を含まないフラグメント、及び画素の中央を含むフラグメントの組合せである。
この場合も又、最終色は、提案された方法の描写、及びPTEX描写に示す小判形フットプリントにわたる理想的な積分値の適切な近似である。要求毎の合計の重みは、各テクスチャ内に収まる、図5の上部の描写に示すフィルタ・フットプリントの割合に依存する。よって、2つのフラグメントそれぞれからの最終フラグメント色の寄与度は、理想的な結果である、各プリミティブが画素をカバーする度合いに比例する。
((MSAAなしで、かつ、種々の実施例を使用する)PTEX)
1. ホスト・コンピュータ上で実行されるアプリケーションは、モデルのテクスチャ及び幾何データをロードし、幾何学的形態における各プリミティブを別個のテクスチャに関連付け得る。そういうものとして、テクスチャ・サンプリングによって生成されるフィルタリングされた色が正しくない場合、テクスチャ間の境界に現れる「シーム」という潜在的な問題が存在する。
2. アプリケーションは、種々の実施例を使用するよう構成されたサンプラ状態をもたらす。
3. アプリケーションは、テクスチャ・サンプリング演算を含むシェーダ・プログラムを作成する。
4. アプリケーションは、テクスチャ、サンプラ状態、及びシェーダ・プログラムをGPUの現在の状態に結合し、幾何学的形態をレンダリングするようGPUに要求する。
5. GPUは、幾何学的形態におけるプリミティブをラスタ化し、カバレッジ・マスクを備えたフラグメントを生成する。特に、テクスチャT1及びT2それぞれに関連付けられた近傍の2つのプリミティブP1及びP2が同じ画素を部分的にカバーする場合、そのマスクにおいてイネーブルされるサンプルの部分集合がそれぞれ異なるフラグメントF1及びF2が生成される。
a. 前述の画素の理想的なカラー値は、画素のどの程度がP1又はP2によってカバーされるかに応じてT1及びT2からの色の組合せとなる。
6. GPUは、フラグメント毎に一度、シェーダ・プログラムを実行する。
7. シェーダ・プログラムは、(テクスチャ・サンプリングについて上述したように)種々の実施例を使用して行われるテクスチャ・サンプリング演算を要求する。
a. フラグメントF1を処理する場合、テクスチャ・フットプリントは、テクスチャT1及びT2に及び得るが、種々の実施例では、T1外に及ぶタップが排除される。
b. 同様に、F2を処理する場合、T2外に及ぶタップは排除される。
8. シェーダ・プログラムは、フラグメント毎の色を計算するために、合計の重みで、フィルタリングされた色を除算する。前述の再正規化工程が、種々の実施例による、一部のフィルタ・タップの排除に相当する。場合によっては、テクスチャ・サンプラは、合計の重みで、フィルタリングされた色を分けることが可能である。
9. パイプラインのフラグメント・バックエンドは、そのマスク、及び計算されたカラー値とともにフラグメントを受け取り、対応する画素のサンプルに合成する。マスクがイネーブルされるサンプルのみが特定のフラグメントによって更新される。
a. よって、(テクスチャT1及びT2を使用して)フラグメントF1及びF2について計算された色を含むサンプルの割合は、プリミティブP1及びP2によってカバーされた画素の割合に依存する。
10. 解決演算は、画素内のサンプル全てのカラー値を合成することにより、画素毎の最終カラー値を計算する。
a. よって、T1及びT2による色への貢献は、P1及びP2(それぞれが)各画素のサンプルをカバーする度合いに比例し、これは、上述したような理想的な結果である。
MSAAの例
以下に、MSAAとともに使用するテクスチャ・サンプリングが関係するプロセスの説明を記載する。図6は、マルチサンプリング・アンチエイリアシング(MSAA)に関して実施例を使用することが可能なシステム30を示す。
1. ホストCPU(図示せず)上で実行されるプログラムはサンプラ状態を初期化する。
2. ホスト上で実行されるプログラムは、テクスチャ・メモリ32にテクスチャをアップロードする。
3. ホスト上で実行されるプログラムはシェ―ダ・プログラムをコンパイルし、シェーダ・プログラムのバイトコードをプログラム・メモリ34にアップロードする。
a. 図6では、別個のメモリを、テクスチャ及びシェーダ・プログラムについて表す。一部の個別GPUは、前述の対象全てについて共有メモリを有する。一部の組み込みGPUは、GPU上及びホストCPU上のリソースを含む全ての対象について共有メモリを有する。メモリは、如何なるやり方によっても、物理的に、かつ/又は論理的に分けることが可能である。
4. ホストCPU上で実行されるプログラムはドロー・コールを起動させる。
5. GPUはドロー・コールを処理する。
6. 1つのプリミティブが一時点でラスタ化される。
a. 概念的には、一時点で1つのプリミティブである。実際には、性能を増大させるために、いくつかの三角形が平行で処理され得る。
7. ラスタ化器36は、画素内のどのサンプルがカバーされているかを示す、マスク及び画素の(x,y)位置を含むフラグメントを生成する。プリミティブが画素の少なくとも1つのサンプルをカバーする場合に、画素毎にフラグメントを生成する。マスクは、プリミティブによってサンプルがカバーされるかをはい又はいいえで示す。(マルチサンプリングでは、2つ以上のサンプルが画素毎に採られる。)フレーム・バッファの内容は、サンプル毎に記憶された1つの色を含む。フレーム・バッファは、クリアなカラーで起動する。ラスタ化器はサンプルそれぞれにおける重なりを検査する。その結果は、サンプルがカバーされているか、カバーされていないかの判定である。シェーダは、画素毎に1つの色を計算する。画素位置及びカバレッジ情報はフラグメントとして表される。フラグメントは、単一の三角形と関連付けられる。いくつかの三角形は、画素に重なると、それぞれ、1つのフラグメントを有する。シェーディングされた色は場合によっては、フラグメント・カラーとして表される。画素のシェーディングされた色は、画素内のカバーされたサンプルそれぞれにおけるフレーム・バッファに記憶される。カバーされていないサンプルはその旧い値を残す。ラスタ化器はサンプル毎の重なりを検査し、カバレッジを判定する。幾何学的形態全てがレンダリングされた後、マルチサンプリングされたフレーム・バッファは、表示することが可能な画素毎に1つのサンプルを有する単一のサンプリングされた表面に解決される。画素内のサンプル毎の色は、最終的な画素色を与えるよう、互いに平均化される。テント・フィルタやミッチェル・フィルタなどの他のフィルタリング方法も使用することが可能であるが、単純平均が、リアル・タイム・グラフィックスについて最も一般的な方法である。
8. シェーダ・コア38は、ラスタ化器によって生成されるフラグメント毎に一度、プログラム・メモリからのプログラムを実行する。
a. プログラムはユーザによって生成し得る。
9. シェーダ・コア・プログラムはテクスチャ・サンプリングを要求する。テクスチャ・サンプリングは、テクスチャ・フィルタ・フットプリントの中心である、サンプリングする対象の座標を示す。
10. テクスチャ・サンプラ(TS)33は、近傍フラグメントにより、テクスチャ・フィルタ・フットプリントの中心間の距離を求めることにより、フットプリント・サイズ(例えば、小判形)を判定する。前述の距離は場合によっては、シェーダ・コア・プログラムにおいて計算することが可能である。
11. TSは、フェッチする対象のタップを計算する。
12. TSは各タップの重みを計算する。
13. TSは、タップ位置に基づいてタップ重みを修正する演算を適用する。
a. フットプリント内にあり、テクスチャ内にあるタップのみに重みが与えられるように、タップの重みを上述のようなやり方で設定することが可能である。
14. TSはタップ位置を修正する演算を適用する。タップがテクスチャ外にあるタップ位置を修正することが可能である。上述した、テクスチャ内へのタップの再配置を参照されたい。
15. TSは、テクスチャ・メモリから各タップにおける色をロードする。
a. タップの重みがゼロでない場合にのみ、色をロードする。
16. TSは、その重みで各タップの色を乗算し、重み付けされた色を合計することにより、シェーダ・コア・プログラム用の単一のフィルタリングされたカラー値を生成する。
17. シェーダ・コア・プログラムは、特定のやり方で、フィルタリングされたカラー値を使用して、フラグメント・カラーを計算する。
18. カバーされたサンプルには、フラグメント・カラーが割り当てられる。
19. 三角形全てがラスタ化されると、画素の色は、画素内のサンプル全ての色を平均化するよう設定される。
a. 幾何学的形態全てがレンダリングされた後、マルチサンプリングされたフレーム・バッファ35は、画面上に表示することが可能な、単一のサンプリングされた表面(画素毎に1つのサンプル)に解決される。
他の用途:
仮想メモリ・システムのコンテキストでは、マッピングされていないメモリ・ペ―ジ内部のアドレスに変換されるタップは、前述のタップに対する重みをゼロに設定することによって排除し得る。場合によっては、これは、ページ障害に関連付けられる性能コストを避けることが可能である。
図8は、システム700の実施例を示す。実施例では、システム700は、メディア・システムであり得るが、システム700はこのコンテキストには制限されない。例えば、システム700は、パソコン(PC)、ラップトップ・コンピュータ、ウルトラ・ラップトップ・コンピュータ、タブレット、タッチ・パッド、ポータブル・コンピュータ、ハンドヘルド・コンピュータ、パームトップ・コンピュータ、携帯情報端末(PDA)、セルラー電話機、セルラー電話機/PDA複合機、テレビジョン、スマート・デバイス(例えば、スマート・フォン、スマート・タブレット、又はスマート・テレビジョン)、モバイル・インターネット(MID)、メッセージング装置、データ通信装置等に組み入れることができる。
実施例では、システム700は、ディスプレイ720に結合されたプラットフォーム702を備える。プラットフォーム702は、コンテンツ・サービス装置730若しくはコンテンツ配信装置740又は他の同様なコンテンツ・ソースなどのコンテンツ装置からコンテンツを受信し得る。1つ又は複数のナビゲーション機能を有するナビゲーション・コントローラ750を用いて例えば、プラットフォーム702及び/又はディスプレイ720と相互作用し得る。前述の構成部分それぞれは以下に更に詳細に説明する。
実施例では、プラットフォーム702は、チップ・セット705、プロセッサ710、メモリ712、記憶装置714、グラフィクス・サブシステム715、アプリケーション716、及び/又は無線装置718の何れかの組合せを含み得る。チップ・セット705は、プロセッサ710、メモリ712、記憶装置714、グラフィクス・サブシステム715、アプリケーション716、及び/又は無線装置718の間の相互通信を提供し得る。例えば、チップ・セット705は、記憶装置714との相互通信を提供することができる記憶装置アダプター(図示せず)を含み得る。
プロセッサ710は、複合命令セット・コンピュータ(CISC)又は縮小命令セット・コンピュータ(RISC)、x86命令セット互換プロセッサ、マルチコア、又は何れかの他のマイクロプロセッサ若しくは中央処理装置(CPU)として実現し得る。実施例では、プロセッサ710は、デュアルコア・プロセッサ、デュアルコア・モバイル・プロセッサ等を含み得る。プロセッサは、メモリ712とともに図7の手順を実現し得る。
メモリ712は、限定列挙でないが、ランダム・アクセス・メモリ(RAM)、ダイナミック・ランダム・アクセス・メモリ(DRAM)、又はスタティックRAM(SRAM)などの揮発性メモリ装置として実現し得る。
記憶装置714は、限定列挙でないが、磁気ディスク・ドライブ、光ディスク・ドライブ、テープ・ドライブ、内部記憶装置、接続された記憶装置、フラッシュ・メモリ、バッテリをバックアップしたSDRAM(シンクロナスDRAM)、及び/又は、ネットワーク・アクセス可能な記憶装置などの不揮発性記憶装置として実現し得る。実施例では、例えば、複数のハード・ドライブが含まれている場合に、記憶装置714は、価値のあるディジタル・メディアの、記憶性能を向上させた保護を増大させるための技術を含み得る。
グラフィックス・サブシステム715は、表示するために静止画像又は動画像などの画像の処理を行い得る。グラフィックス・サブシステム715は例えば、グラフィックス処理装置(GPU)又は視覚処理装置(VPU)であり得る。アナログ又はディジタル・インタフェースは、通信するようグラフィックス・サブシステム715及びディスプレイ720を結合するために使用し得る。例えば、インタフェースは、高品位マルチメディア・インタフェース、ディスプレイ・ポート、無線HDMI(登録商標)、及び/又は無線HD互換手法のうちの何れかであり得る。グラフィックス・サブシステム715は、プロセッサ710又はチップ・セット705に一体化することが可能である。グラフィックス・サブシステム715は、通信するようチップ・セット705に結合されたスタンドアロン・カードであり得る。
本明細書及び特許請求の範囲記載のグラフィックス及び/又はビデオ処理手法は、種々のハードウェア・アーキテクチャにおいて実現し得る。例えば、グラフィックス及び/又はビデオ機能は、チップ・セット内に一体化し得る。あるいは、個別グラフィックス及び/又はビデオ・プロセッサを使用し得る。更に別の実施例として、グラフィックス及び/又はビデオ機能は、マルチコア・プロセッサを含む汎用プロセッサによって実現し得る。更なる実施例では、機能は消費者向電子装置において実現し得る。
無線装置718は、種々の適切な無線通信手法を使用して信号を送信し、受信することができる1つ又は複数の無線装置を含み得る。前述の手法には、1つ又は複数の無線ネットワークにわたる通信が関係し得る。例示的な無線ネットワークは、(限定列挙でないが)無線ローカル・エリア・ネットワーク(WLAN)、無線パーソナル・エリア・ネットワーク(WPAN)、無線メトロポリタン・エリア・ネットワーク(WMAN)、セルラー・ネットワーク、及び衛星ネットワークを含む。前述のネットワークにわたって通信するうえで、無線装置718は、何れかのバージョンにおける1つ又は複数の適用可能な標準に応じて動作し得る。
実施例では、ディスプレイ720は、何れかのテレビジョン型モニタ又はディスプレイを含み得る。ディスプレイ720は、例えば、コンピュータ・ディスプレイ画面、タッチ画面ディスプレイ、ビデオ・モニタ、テレビジョンに似た装置、及び/又はテレビジョンを含み得る。ディスプレイ720はディジタル及び/又はアナログであり得る。実施例では、ディスプレイ720は、ホログラフィック・ディスプレイであり得る。更に、ディスプレイ720は、視覚投影を受け取り得る透明な表面であり得る。前述の投影は、種々の形態の情報、画像、及び/又はオブジェクトを伝え得る。例えば、前述の投影は、モバイル拡張現実(MAR)アプリケーションの視覚重ね合わせであり得る。1つ又は複数のソフトウェア・アプリケーション716の制御下で、プラットフォーム702は、ディスプレイ720上にユーザ・インタフェース722を表示し得る。
実施例では、コンテンツ・サービス装置730は、何れかの国内、国際、及び/又は独立サービスによってホスティングされ、よって、例えばインターネットを介してプラットフォーム702にアクセス可能であり得る。コンテンツ・サービス装置730は、プラットフォーム702及び/又はディスプレイ720に結合し得る。プラットフォーム702及び/又はコンテンツ・サービス装置730は、ネットワーク760との間でメディア情報を通信(例えば、送信及び/又は受信)するようネットワーク760に結合し得る。コンテンツ配信装置740も、プラットフォーム702及び/又はディスプレイ720に結合し得る。
実施例では、コンテンツ・サービス装置730は、ディジタル情報及び/又はコンテンツを配信することができるケーブル・テレビジョン・ボックス、パソコン、ネットワーク、電話機、インターネット対応装置又はディジタル情報及び/若しくはコンテンツを配信することができる機器、及び、ネットワーク760を介して、又は直接、コンテンツ・プロバイダと、プラットフォーム702及び/又はディスプレイ720との間でコンテンツを一方向に、又は双方向に通信することができる何れかの他の同様な装置を含み得る。
コンテンツは、ネットワーク760を介してコンテンツ・プロバイダと、システム700における構成部分の何れか1つとの間で一方向に、及び/又は双方向に通信し得る。コンテンツの例には、例えば、ビデオ、音楽、医療、及びゲーム等を含む何れかのメディア情報を含み得る。
コンテンツ・サービス装置730は、メディア情報、ディジタル情報、及び/又は他のコンテンツを含むケーブル・テレビジョン・プログラミングなどのコンテンツを受信する。コンテンツ・プロバイダの例は、何れかのケーブル、あるいは衛星テレビジョン、あるいは無線又はインターネット・コンテンツ・プロバイダを含み得る。前述の例は、含まれる実施例の範囲を限定することを意味するものでない。
実施例では、プラットフォーム702は、1つ又は複数のナビゲーション機能を有するナビゲーション・コントローラ750から制御信号を受け取り得る。コントローラ750のナビゲーション機能は、例えば、ユーザ・インタフェース722と相互作用するために使用し得る。実施例では、ナビゲーション・コントローラ750は、ユーザが空間(例えば、連続及び多次元)データをコンピュータに入力することを可能にするコンピュータ・ハードウェア構成部分(特に。ヒューマン・インタフェース装置)であり得るポインティング装置であり得る。グラフィカル・ユーザ・インタフェース(GUI)、及びテレビジョン並びに、モニタなどの多くのシステムは、ユーザがデータを制御し、物理的なジェスチャ、顔の表情、又は音を使用してコンピュータ又はテレビジョンに供給することを可能にする。
コントローラ750のナビゲーション機能の移動は、ディスプレイ上に表示されたポインタ、カーソル、フォーカス・リング、又は他の視覚インジケータの移動により、ディスプレイ(例えば、ディスプレイ720)上にエコーを発生させ得る。例えば、ソフトウェア・アプリケーション716の制御下で、ナビゲーション・コントローラ750上に配置されたナビゲーション機能は、例えば、ユーザ・インタフェース722上に表示された仮想ナビゲーション機能にマッピングさせ得る。実施例では、コントローラ750は、別個の構成部分でないことがあり得るが、プラットフォーム702及び/又はディスプレイ720に一体化させ得る。しかし、実施例は、本明細書及び特許請求の範囲において記載されたか、示されたコンテキスト又は構成要素に限定されるものでない。
実施例では、ドライバ(図示せず)は、例えば、イネーブルされると、当初のブートアップ後のボタンのタッチで、テレビジョンのようなプラットフォーム702をユーザが瞬時にオン/オフすることを可能にするための技術を含み得る。プログラム・ロジックは、プラットフォームが「オフ」にされると、メディア・アダプタ又は他のコンテンツ・サービス装置730若しくはコンテンツ配信装置740にプラットフォーム702がコンテンツをストリーミングすることを可能にし得る。更に、チップ・セット705は、例えば、5.1サラウンド・サウンド・オーディオ及び/又は高品位7.1サラウンド・サウンド・オーディオのハードウェア及び/又はソフトウェア・サポートを含み得る。ドライバは、統合グラフィックス・プラットフォーム用のグラフィックス・ドライバを含み得る。実施例では、グラフィックス・ドライバは、周辺装置相互接続(PCI)エクスプレス・グラフィックス・カードを含み得る。
種々の実施例では、システム700に示す構成部分の何れか1つ又は複数を一体化し得る。
例えば、プラットフォーム702及びコンテンツ・サービス装置730を一体化し得るか、又は、プラットフォーム702及びコンテンツ配信装置740を一体化し得るか、又は、例えば、プラットフォーム702、コンテンツ・サービス装置730、及びコンテンツ配信装置740を一体化し得る。種々の実施例では、プラットフォーム702及びディスプレイ720は、一体化された装置であり得る。例えば、ディスプレイ720及びコンテンツ730を一体化し得るか、又はディスプレイ720及びコンテンツ配信装置740を一体化し得る。前述の例は本発明を限定することを意味するものでない。
種々の実施例では、システム700は、無線システム、有線システム、又はそれらの組み合わせとして実現し得る。有線システムとして実現されると、システム700は、1つ又は複数のアンテナ、送信器、受信器、トランシーバ、増幅器、フィルタ、制御ロジック等などの、無線共有媒体を介した通信に適した構成部分及びインタフェースを含み得る。無線共有媒体の例には、RFスペクトル等などの、無線スペクトルの部分を含み得る。無線システムとして実現されると、システム700は、入出力(I/O)アダプタなどの、有線通信媒体を介して通信するのに適した構成部分及びインタフェース、対応する有線通信媒体とI/Oアダプタを接続するための物理コネクタ、ネットワーク・インタフェース・カード(NIC)、ディスク・コントローラ、ビデオ・コントローラ、オーディオ・コントローラ等を含み得る。有線通信媒体の例には、配線、ケーブル、金属リード、プリント回路基板(PCB)、バックプレーン、スイッチ・ファブリック、半導体材料、ツイストペア配線、同軸ケーブル、光ファイバ等を含み得る。
プラットフォーム702は、情報を通信するために1つ又は複数の論理チャネル若しくは物理チャネルを確立し得る。情報は、媒体情報及び制御情報を含み得る。媒体情報は、ユーザのためのコンテンツを表す何れかのデータを表し得る。コンテンツの例には、例えば、音声の会話からのデータ、ビデオ会議、ストリーミング・ビデオ、電子メール(「email」)メッセージ、ボイスメール・メッセージ、英数字シンボル、グラフィックス、画像、ビデオ、テキスト等を含み得る。音声の会話からのデータは、例えば、音声情報、無音期間、背景雑音、快適雑音、トーン等であり得る。制御情報は、自動化システムのための制御語、命令、又はコマンドを表す何れかのデータを表し得る。例えば、制御情報は、システムを介してメディア情報をルーティングし、又は、所定のやり方でメディア情報を処理する旨をノードに指示するために使用し得る。しかし、実施例は、図8に記載したか、又は示したコンテキストで、又は構成要素に限定されるものでない。
上述の通り、システム700は、種々の物理スタイル又はフォーム・ファクタにおいて実施し得る。図9は、システム700を実施し得る小型のフォーム・ファクタ装置800の実施例を示す。実施例では、例えば、装置800は、無線機能を有するモバイル計算装置として実現し得る。モバイル計算装置は、例えば、1つ又は複数のバッテリなどのモバイル電源、及び処理システムを有する何れかの装置を表し得る。
上述の通り、モバイル計算装置には、パソコン(PC)、ラップトップ・コンピュータ、ウルトラ・ラップトップ・コンピュータ、タブレット、タッチ・パッド、ポータブル・コンピュータ、ハンドヘルド・コンピュータ、パームトップ・コンピュータ、携帯情報端末(PDA)、セルラー電話機、セルラー電話機/PDA複合機、テレビジョン、スマート・デバイス(例えば、スマート・フォン、スマート・タブレット、又はスマート・テレビジョン)、モバイル・インターネット(MID)、メッセージング装置、データ通信装置等が含まれ得る。
モバイル計算装置の例には、リスト・コンピュータ、フィンガ・コンピュータ、リング・コンピュータ、メガネ型コンピュータ、ベルトクリップ・コンピュータ、アームバンド・コンピュータ、シューズ・コンピュータ、衣類コンピュータ、及び他のウェアラブル・コンピュータなどの、個人が装着するよう構成されたコンピュータが含まれ得る。例えば、実施例では、モバイル計算装置は、音声通信及び/又はデータ通信、並びにコンピュータ・アプリケーションを実行することができるスマート・フォンとして実現し得る。一部の実施例は、例としてスマート・フォンとして実現されたモバイル計算装置で説明し得るが、他の無線モバイル計算装置も使用して他の実施例を実現し得る。実施例は前述のコンテキストに限定されるものでない。
プロセッサ710は、一部の実施例では、カメラ722、及び全地球測位システム・センサ720と通信し得る。プロセッサ710に結合されたメモリ712は、ソフトウェア及び/又はファームウェアの実施例における、図7に示す手順を実現するためのコンピュータ読み取り可能な命令を記憶し得る。
図9に示すように、装置800は、ハウジング802、ディスプレイ804、入出力(I/O)装置806、及びアンテナ808を含み得る。装置800は更に、ナビゲーション機能812を含み得る。ディスプレイ804は、モバイル計算装置に適した情報を表示する何れかの適切なディスプレイ装置を含み得る。I/O装置806は、情報をモバイル計算装置に入力する何れかの適切なI/O装置を含み得る。I/O装置806の例には、英数字キーボード、数字キーパッド、タッチ・パッド、入力キー、ボタン、スイッチ、ロッカー・スイッチ、マイクロフォン、スピーカ、音声認識装置、ソフトウェア等を含み得る。情報は更に、マイクロフォンにより、装置800に入力し得る。前述の情報は、音声認識装置によってディジタル化し得る。実施例は前述のコンテキストに限定されるものでない。
種々の実施例は、ハードウェア構成要素、ソフトウェア構成要素、又は両方の組み合わせを使用して実現し得る。ハードウェア構成要素の例には、プロセッサ、マイクロプロセッサ、回路、回路エレメント(例えば、トランジスタ、抵抗器、コンデンサ、インダクタ等)、集積回路、特殊用途向集積回路(ASIC)、プログラマブル・ロジック装置(PLD)、ディジタル信号プロセッサ(DSP)、フィールド・プログラマブル・ゲート・アレイ(FPGA)、ロジック・ゲート、レジスタ、半導体素子、チップ、マイクロチップ、チップ・セット等が含まれ得る。 ソフトウェアの例には、ソフトウェア構成部分、プログラム、アプリケーション、コンピュータ・プログラム、アプリケーション・プログラム、システム・プログラム、マシン・プログラム、オペレーティング・システム・ソフトウェア、ミドルウェア、ファームウェア、ソフトウェア・モジュール、ルーチン、サブルーチン、ファンクション、方法、手続、ソフトウェア・インタフェース、アプリケーション・プログラム・インタフェース(API)、命令セット、計算コード、コンピュータ・コード、コード・セグメント、コンピュータ・コード・セグメント、ワード、値、シンボル、又はそれらの何れかの組み合わせを含み得る。実施例が、ハードウェア・エレメント及び/又はソフトウェア・エレメントを使用して実現されるか否かは、所望の計算速度、電力レベル、許容熱量、処理サイクル・バジェット、入力データ・レート、出力データ・レート、メモリ・リソース、データ・バス速度、及び他の設計上又は性能上の制約などの何れかの数の要因に応じて変わり得る。
以下の項及び/又は例は、更なる実施例に関係する。
1つの例示的な実施例は、コンピュータによって実行された場合に、コンピュータに、テクスチャ領域外に及ぶ何れかのテクスチャ・フィルタ・タップをフィルタリングから除外させる命令を記憶させた少なくとも1つのコンピュータ読み取り可能な媒体であり得る。コンピュータ読み取り可能な媒体は、コンピュータによって実行されると、コンピュータに、テクスチャ・サンプリングを行う旨の要求にアクセスさせ、サンプリングのフットプリント位置及びサイズを判定させ、フットプリントに関連付けられたフィルタ・タップ毎に1つ又は複数のフィルタ・タップ位置及び重みを求めさせ、テクスチャ画像外に配置された何れかのタップの重みを選択的に修正させ、テクスチャ画像外に配置された何れかのタップの位置を選択的に修正させ、テクスチャ画像内にあり、かつ、非ゼロの重みを有するフィルタ・タップ位置毎に、テクスチャ画像外に配置された何れかのタップの位置を選択的に修正させ、テクスチャ画像内のカラー値を要求させ、その重みでタップの色それぞれを乗算し、重み付けられた色を加算して、フィルタリングされた色を生成し、最終のフィルタリングされた色を供給する命令を更に記憶し、最終の色は、フィルタリングされた色に基づき得る。コンピュータ読み取り可能な媒体は更に、コンピュータによって実行されると、コンピュータに、フィルタリングされた色を合計の重みで除算させ、合計の重みを供給させる命令を記憶し得、最終のフィルタリングされた色は、合計の重みで除算された、フィルタリングされた色を含む。コンピュータ読み取り可能な媒体は更に、コンピュータによって実行された場合に、コンピュータに、フィルタリングされた色を合計の重みで除算させる命令を記憶し、最終のフィルタリングされた色は、合計の重みで除算された、フィルタリングされた色を含み得る。コンピュータ読み取り可能な媒体は更に、最終のフィルタリングされた色が、フィルタリングされた色を含む命令を記憶し得、更に、コンピュータによって実行されると、コンピュータに、合計の重みを供給させる命令を記憶し得る。コンピュータ読み取り可能な媒体は更に、要求が、サンプリングする対象のテクスチャ画像、使用する対象のサンプラ状態、及びテクスチャをサンプリングする対象の(u,v)テクスチャ座標を含む命令を記憶し得る。コンピュータ読み取り可能な媒体は、タップにおけるカラー値の加重和がフットプリント全体にわたる積分値を近似するように各タップが(u,v)位置、及び重みを表す命令を更に記憶し得る。コンピュータ読み取り可能な媒体は、テクスチャ画像外にある何れかのタップの重みを選択的に修正するために、コンピュータが重みをゼロに設定する命令を更に記憶し得る。コンピュータ読み取り可能な媒体は更に、テクスチャ画像外にある何れかのタップの位置を選択的に修正するために、コンピュータは、直線距離でテクスチャ画像の外部にある何れかのタップへの、テクスチャにおける最も近い点を選択する命令を記憶し得る。コンピュータ読み取り可能な媒体は更に、コンピュータによって実行されると、コンピュータに、第2のテクスチャ画像外にある何れかのタップの重みを選択的に修正させ、第2のテクスチャ画像内にあり、非ゼロの重みを有するフィルタ・タップ位置毎に、第2のテクスチャ画像外にある何れかのタップの位置を選択的に修正させ、第2のテクスチャ画像におけるカラー値を要求させ、第2のテクスチャ画像内のタップ色それぞれをその重みで乗算させ、第2のテクスチャ画像に使用された重み付けされた色を合計させて、第2のフィルタリングされた色を供給させ、第2の最終のフィルタリングされた色を供給させ、第2の最終のフィルタリングされた色が第2のフィルタリングされた色に基づく命令を記憶し得る。コンピュータ読み取り可能な媒体は、コンピュータによって実行されると、最終のフィルタリングされた色及び第2の最終のフィルタリングされた色のブレンドに少なくとも部分的に基づいてフラグメント色をコンピュータに生成させる命令を更に記憶し得る。コンピュータ読み取り可能な媒体は更に、コンピュータによって実行されると、コンピュータに、フラグメント・カラーをバッファに記憶させ、少なくとも部分的にフラグメント・カラーに基づいて画素色を生成させ、画素色を表示させる命令を記憶し得る。コンピュータ読み取り可能な媒体は、コンピュータによって実行されると、コンピュータに、合計の重みがゼロに等しいことに応じて、所定の値又はフットプリント中央に最も近いテクスチャにおける色にフィルタリングされた色を設定させ得る。
別の例示的な実施例では、方法は、テクスチャ領域外に及ぶ何れかのテクスチャ・フィルタ・タップを、グラフィックス・プロセッサにおけるフィルタリングから除外する工程を含む。方法は更に、テクスチャ・サンプリングを行う旨の要求にアクセスする工程と、サンプリングのフットプリント位置及びサイズを求める工程と、フットプリントに関連付けられたフィルタ・タップ毎に1つ又は複数のフィルタ・タップ位置及び重みを求める工程と、テクスチャ画像外に配置された何れかのタップの重みを選択的に修正する工程と、テクスチャ画像外に配置された何れかのタップの位置を選択的に修正する工程と、テクスチャ画像内にあり、かつ、非ゼロの重みを有するフィルタ・タップ位置毎に、テクスチャ画像内の色値を要求する工程と、その重みでタップの色それぞれを乗算する工程と、重み付けられた色を加算して、フィルタリングされた色を生成する工程と、最終のフィルタリングされた色を供給する工程とを含み、最終の色は、フィルタリングされた色に基づき得る。方法は更に、フィルタリングされた色を合計の重みで除算する工程を更に含み、最終のフィルタリングされた色は、フィルタリングされた色を合計の重みで除算し、合計の重みを供給する工程を更に含み得る。方法は更に、フィルタリングされた色を合計の重みで除算する工程を更に含み、最終のフィルタリングされた色は、合計の重みで除算された、フィルタリングされた色を含み得る。方法は更に、最終のフィルタリングされた色がフィルタリングされた色を備え、合計の重みを供給する工程を含み得る。
別の例示的な実施例は、テクスチャ領域外に及ぶ何れかのテクスチャ・フィルタをフィルタリングから除外するためのプロセッサとプロセッサに結合された記憶装置とを備える装置であり得る。装置は、テクスチャ・サンプリングを行う旨の要求にアクセスし、サンプリングのフットプリント位置及びサイズを求め、フットプリントに関連付けられたフィルタ・タップ毎に1つ又は複数のフィルタ・タップ位置及び重みを求め、テクスチャ画像外に配置された何れかのタップの重みを選択的に修正し、テクスチャ画像外に配置された何れかのタップの位置を選択的に修正し、テクスチャ画像内にあり、かつ、非ゼロの重みを有するフィルタ・タップ位置毎に、テクスチャ画像外に配置された何れかのタップの位置を選択的に修正し、テクスチャ画像内にあり、かつ、非ゼロの重みを有するフィルタ・タップ位置毎に、テクスチャ画像内の色値を要求し、その重みでタップの色それぞれを乗算し、重み付けられた色を加算して、フィルタリングされた色を生成し、最終のフィルタリングされた色を供給するためのプロセッサを含み、最終の色は、フィルタリングされた色に基づき得る。装置は、フィルタリングされた色を合計の重みで除算し、最終のフィルタリングされた色は、フィルタリングされた色を合計の重みで除算し、合計の重みを供給するためのプロセッサを含み得る。装置は、フィルタリングされた色を合計の重みで除算するためのプロセッサを含み、最終のフィルタリングされた色は、合計の重みで除算された、フィルタリングされた色を含み得る。装置は、最終のフィルタリングされた色がフィルタリングされた色を備え、合計の重みを供給するためのプロセッサを備え得る。装置は、要求が、サンプリングする対象のテクスチャ画像、使用する対象のサンプラ状態、及びテクスチャをサンプリングする対象の(u.v)テクスチャ座標を含み得る。装置は、タップにおけるカラー値の加重和がフットプリント全体にわたる積分値を近似するように各タップが(u,v)位置、及び重みを表し得る。装置は、テクスチャ画像外にある何れかのタップの重みを選択的に修正するために重みをゼロに設定するためのプロセッサを備え得る。装置は、テクスチャ画像外にある何れかのタップの位置を選択的に修正するために、直線距離でテクスチャ画像外にある何れかのタップへの、テクスチャにおける最も近い点を選択するためのプロセッサを備え得る。装置は、オペレーティング・システムと、バッテリ及びファームウェアと、ファームウェアを更新するためのモジュールとを含み得る。
本明細書及び特許請求の範囲記載のグラフィックス処理手法は、種々のハードウェア・アーキテクチャにおいて実現し得る。例えば、グラフィックス機能は、チップ・セット内に一体化し得る。あるいは、個別グラフィックス・プロセッサを使用し得る。更に別の実施例として、グラフィックス機能は、マルチコア・プロセッサを含む汎用プロセッサによって実現し得る。
「一実施例」又は「実施例」に対する本明細書を通した言及は、上記例に関して説明した特定の特徴、構造、又は特性が本明細書及び特許請求の範囲に包含される少なくとも1つの実施例に含まれているということを意味している。よって、「一実施例」又は「実施例において」の句の記載は、必ずしも、同じ実施例を表している訳でない。更に、特定の構成、構造、又は特性は、特定の実施例以外の他の適切な形態において導入し得、前述の形態は全て、本出願の特許請求の範囲内に包含され得る。
限定数の実施例を説明してきたが、それらからの数多くの修正及び変形が当業者に分かるであろう。特許請求の範囲記載の請求項が、本明細書及び特許請求の範囲の真の趣旨及び範囲内に収まるような前述の修正及び変形全てを包含することが意図される。
710 プロセッサ

Claims (25)

  1. コンテンツを保護するためのプロセッサであって、
    ディジタル・コンテンツを部分に解析し、各部分をメモリの対応するページに記憶させるためのコンテンツ記憶ロジックと、
    前記メモリ内にデスティネーション・アドレスを有する書き込み命令を受け取り、
    前記デスティネーション・アドレスが前記ディジタル・コンテンツの一部を記憶するメモリ記憶位置に関連付けられている場合に、前記メモリ記憶位置に関連付けられた前記ページを消去し、
    前記デスティネーション・アドレスが前記ディジタル・コンテンツを何ら記憶していない別のメモリ記憶位置に関連付けられている場合に、前記書き込み命令の実行を可能にするための保護ロジックと
    を備えるプロセッサ。
  2. 請求項1記載のプロセッサであって、暗号化されたディジタル・コンテンツを復号し、前記ディジタル・コンテンツを前記コンテンツ記憶ロジックに出力するための復号ロジックを更に備えるプロセッサ。
  3. 請求項1記載のプロセッサであって、各ページが同じページ・サイズを有するプロセッサ。
  4. 請求項1記載のプロセッサであって、1つ又は複数の記憶装置を更に備え、各記憶装置は、対応するページの最終の書き込まれたアドレスの表現を記憶するプロセッサ。
  5. 請求項4記載のプロセッサであって、前記最終の書き込まれたアドレスの前記表現が、前記対応するページの当初アドレスからのオフセットを含むプロセッサ。
  6. 請求項4又は5に記載のプロセッサであって、前記保護ロジックは、前記デスティネーション・アドレスの表現を、前記記憶装置のうちの1つに記憶された前記最終の書き込まれたアドレスの前記表現と比較して、前記デスティネーション・アドレスに関連付けられた前記メモリ記憶位置が前記ディジタル・コンテンツの一部を記憶しているか否かを判定するプロセッサ。
  7. 請求項4記載のプロセッサであって、前記デスティネーション・アドレスが前記ページのうちの1つにおける前記最終の書き込まれたアドレスよりも大きい場合、前記保護ロジックは、前記デスティネーション・アドレスに関連付けられた前記メモリ記憶位置が前記ディジタル・コンテンツを何ら記憶していないプロセッサ。
  8. 請求項4記載のプロセッサであって、前記デスティネーション・アドレスが、特定のページの先頭と、前記ページのうちの1つにおける前記最終の書き込まれたアドレスとの間に存在する場合、前記保護ロジックは、前記デスティネーション・アドレスに関連付けられた前記メモリ記憶位置が前記ディジタル・コンテンツの一部を記憶しているプロセッサ。
  9. 請求項8記載のプロセッサであって、前記プロセッサは、前記最終の書き込まれたアドレスの前記表現をリセットするプロセッサ。
  10. システムであって、
    データを処理する処理手段と、
    前記処理手段に結合され、データを記憶するメモリ手段と、
    前記メモリ手段に結合され、前記メモリ手段における複数のページにディジタル・コンテンツを書き込むメモリ・コントローラ手段であって、
    前記ページのうちの1つにおけるメモリ記憶位置のデスティネーション・アドレスを有する書き込み命令の前記処理手段による受け取りに応じて、
    前記メモリ記憶位置が前記ディジタル・コンテンツを何ら記憶していない場合に、前記書き込み命令を実行し、
    前記メモリ記憶位置が前記ディジタル・コンテンツの一部を記憶している場合に、前記ページを消去するメモリ・コントローラ手段と
    を備えるシステム。
  11. 請求項10記載のシステムであって、前記メモリ・コントローラ手段は複数のレジスタを含み、各レジスタは、対応するページの最終の書き込まれたアドレスに対応する最終の書き込まれたオフセットを記憶するシステム。
  12. 請求項11記載のシステムであって、前記メモリ・コントローラ手段は更に、前記デスティネーション・アドレスに対応するデスティネーション・オフセットを、前記レジスタのうちの1つに記憶された前記オフセットと比較して、前記デスティネーション・アドレスに関連付けられた前記メモリ記憶位置が前記ディジタル・コンテンツの一部を記憶しているか否かを判定するシステム。
  13. 請求項12記載のシステムであって、前記デスティネーション・オフセットが特定のページの先頭と、前記最終の書き込まれたオフセットとの間に位置する場合、前記メモリ・コントローラ手段は更に、前記デスティネーション・アドレスに関連付けられた前記メモリ記憶位置が前記ディジタル・コンテンツの一部を記憶していると判定するシステム。
  14. 請求項11記載のシステムであって、前記メモリ記憶位置が前記ディジタル・コンテンツの一部を記憶している場合、前記メモリ・コントローラ手段は更に、前記最終の書き込まれたオフセットをリセットするシステム。
  15. 請求項12記載のシステムであって、前記デスティネーション・オフセットが前記最終の書き込まれたオフセットよりも大きい場合、前記メモリ・コントローラ手段は更に、前記デスティネーション・アドレスに関連付けられた前記メモリ記憶位置が前記ディジタル・コンテンツを何ら記憶していないと判定するシステム。
  16. 方法であって、
    ディジタル・コンテンツを部分に解析する工程と、
    各部分をメモリの対応するページに記憶する工程と、
    書き込み命令のデスティネーション・アドレスを、前記ページの1つの最終の書き込まれたアドレスと比較して、対応するメモリ記憶位置が前記ディジタル・コンテンツの一部を記憶しているか否かを判定する工程と、
    前記対応するメモリ記憶位置が前記ディジタル・コンテンツの一部を記憶している場合、前記ページのうちの少なくとも1つを消去する工程と、
    前記対応するメモリ記憶位置が前記ディジタル・コンテンツを何ら記憶していない場合、前記書き込み命令を実行する工程と
    を含む方法。
  17. 請求項12記載の方法であって、前記ディジタル・コンテンツを解析する工程に先行して前記ディジタル・コンテンツを復号する工程を更に備える方法。
  18. 請求項16記載の方法であって、前記比較する工程は、
    最初のページが前記デスティネーション・アドレスを含んでいると判定する工程と、
    前記デスティネーション・アドレスが前記最初のページの前記最初の書き込まれたアドレスと、前記最初のページの前記最終の書き込まれたアドレスとの間にある場合、前記対応するメモリ記憶位置が前記ディジタル・コンテンツを何ら記憶していない方法。
  19. 請求項16記載の方法であって、前記書き込み命令の実行に応じて、前記対応する最終の書き込まれたアドレスを更新する工程を更に含む方法。
  20. 処理手段上で実行されると、請求項16乃至19の何れか一項に記載の方法を行うよう前記処理手段を構成する1つ又は複数の命令を備えた少なくとも1つのマシン読み取り可能な媒体。
  21. プロセッサであって、
    1つ又は複数のコアと、
    第1の記憶装置に記憶され、メモリの最初のページの最終の書き込まれたメモリ記憶位置に関連付けられた最終の書き込まれたオフセットと、前記最初のページに対する書き込み命令に関連付けられた書き込みオフセットとの比較に応じて、前記メモリの前記最初のページへの書き込みアクセスをアンロックするか否かを判定するための保護ロジックと
    を備えるプロセッサ。
  22. 請求項21記載のプロセッサであって、前記保護ロジックは、前記最初のページへの前記書き込みアクセスをアンロックし、前記書き込みオフセットが前記最終の書き込まれたオフセットを超える旨を示す前記比較に応じて、前記書き込み命令の実行を可能にするプロセッサ。
  23. 請求項22記載のプロセッサであって、前記保護ロジックは、前記書き込み命令の前記実行に応じて、前記第1の記憶装置における前記最終の書き込まれたオフセットを、前記書き込みオフセットで置き換えるための更新ロジックを更に備えるプロセッサ。
  24. 請求項21記載のプロセッサであって、前記保護ロジックは、前記書き込みオフセットが前記最終の書き込まれたオフセット以下である旨を示す前記比較に応じて前記最初のページを消去するプロセッサ。
  25. 請求項24記載のプロセッサであって、前記書き込みオフセットが前記最終の書き込まれたオフセット以下である旨を示す前記比較に応じて、前記第1の記憶装置における前記最終の書き込まれたオフセットをリセットするための更新ロジックを更に備えるプロセッサ。
JP2014051869A 2013-03-15 2014-03-14 フィルタ・タップを廃棄するテクスチャ・アドレス・モード Pending JP2014182831A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361789870P 2013-03-15 2013-03-15
US61/789,870 2013-03-15

Publications (1)

Publication Number Publication Date
JP2014182831A true JP2014182831A (ja) 2014-09-29

Family

ID=50624361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014051869A Pending JP2014182831A (ja) 2013-03-15 2014-03-14 フィルタ・タップを廃棄するテクスチャ・アドレス・モード

Country Status (6)

Country Link
US (1) US10152820B2 (ja)
EP (1) EP2804150A1 (ja)
JP (1) JP2014182831A (ja)
KR (2) KR101587439B1 (ja)
CN (1) CN104050634B (ja)
TW (1) TWI514314B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9799087B2 (en) 2013-09-09 2017-10-24 Apple Inc. Shader program profiler
US11838851B1 (en) 2014-07-15 2023-12-05 F5, Inc. Methods for managing L7 traffic classification and devices thereof
US10182013B1 (en) * 2014-12-01 2019-01-15 F5 Networks, Inc. Methods for managing progressive image delivery and devices thereof
US11895138B1 (en) 2015-02-02 2024-02-06 F5, Inc. Methods for improving web scanner accuracy and devices thereof
US10235811B2 (en) 2016-12-29 2019-03-19 Intel Corporation Replicating primitives across multiple viewports
US10310830B2 (en) 2017-06-02 2019-06-04 Apple Inc. Shader profiler
US10424074B1 (en) * 2018-07-03 2019-09-24 Nvidia Corporation Method and apparatus for obtaining sampled positions of texturing operations
US10628910B2 (en) 2018-09-24 2020-04-21 Intel Corporation Vertex shader with primitive replication
US11257277B2 (en) * 2019-06-26 2022-02-22 Qualcomm Incorporated Methods and apparatus to facilitate adaptive texture filtering
CN113487542B (zh) * 2021-06-16 2023-08-04 成都唐源电气股份有限公司 一种接触网导线磨耗区域的提取方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920495A (en) * 1997-05-14 1999-07-06 Cirrus Logic, Inc. Programmable four-tap texture filter
JP2002024851A (ja) * 2000-06-01 2002-01-25 Hewlett Packard Co <Hp> 相関データセットをコンピュータグラフィックス・システムのメモリに割り当てる方法
JP2002503855A (ja) * 1998-02-17 2002-02-05 サン・マイクロシステムズ・インコーポレーテッド 可変解像度スーパーサンプリングによるグラフィックス・システム
JP2007525768A (ja) * 2004-02-27 2007-09-06 エヌヴィディア コーポレイション テクスチャ要求のためのレジスタベースのキューイング
JP2010097334A (ja) * 2008-10-15 2010-04-30 Panasonic Corp 描画装置
JP2011048825A (ja) * 2007-10-03 2011-03-10 Sony Computer Entertainment Europe Ltd オンラインレポーティング装置および方法
JP2012221105A (ja) * 2011-04-06 2012-11-12 Sony Corp 画像処理装置、画像処理方法およびプログラム

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268928A (en) * 1991-10-15 1993-12-07 Racal-Datacom, Inc. Data modem with remote firmware update
JP3213584B2 (ja) * 1997-09-19 2001-10-02 シャープ株式会社 画像符号化装置及び画像復号装置
US6094232A (en) * 1998-11-25 2000-07-25 Kabushiki Kaisha Toshiba Method and system for interpolating a missing pixel using a motion vector
KR100283413B1 (ko) * 1998-12-15 2001-04-02 김영환 텍스처 매핑시스템
JP3367509B2 (ja) * 1999-12-16 2003-01-14 株式会社セガ 画像生成方法及びこれを用いた画像生成装置
US7324116B2 (en) * 2002-06-20 2008-01-29 Microsoft Corporation Systems and methods for providing controllable texture sampling
US20040012610A1 (en) * 2002-07-22 2004-01-22 Taneja Nimita J. Anti-aliasing interlaced video formats for large kernel convolution
EP1489560A1 (en) 2003-06-17 2004-12-22 Koninklijke Philips Electronics N.V. Primitive edge pre-filtering
US6989838B2 (en) * 2003-06-26 2006-01-24 Intel Corporation Methods, systems, and data structures for generating a rasterizer
US7091983B1 (en) * 2004-05-26 2006-08-15 Nvidia Corporation Coordinate wrapping for anisotropic filtering of non-power of two textures
KR20060116916A (ko) * 2005-05-11 2006-11-16 삼성전자주식회사 텍스쳐 캐쉬 및 이를 구비한 3차원 그래픽 시스템, 그리고그것의 제어 방법
US8253751B2 (en) * 2005-06-30 2012-08-28 Intel Corporation Memory controller interface for micro-tiled memory access
US8675007B2 (en) * 2005-10-06 2014-03-18 Ati Technologies Ulc System and method for higher level filtering by combination of bilinear results
KR100818289B1 (ko) * 2007-02-02 2008-03-31 삼성전자주식회사 비디오 영상 트레킹 방법 및 장치
US8824831B2 (en) * 2007-05-25 2014-09-02 Qualcomm Technologies, Inc. Advanced noise reduction in digital cameras
EP2471258B1 (en) * 2009-08-25 2017-05-24 Dual Aperture International Co. Ltd. Reducing noise in a color image
JP5464435B2 (ja) 2010-04-09 2014-04-09 ソニー株式会社 画像復号装置および方法
TWI408618B (zh) 2010-05-27 2013-09-11 Univ Nat Taiwan 具有可設定化濾波模組之繪圖處理器及其運算方法
TW201209759A (en) 2010-08-24 2012-03-01 Chunghwa Telecom Co Ltd Image flame detection method
JP5725818B2 (ja) * 2010-12-01 2015-05-27 富士フイルム株式会社 透明導電シートの製造方法、透明導電シート及びプログラム
US20130135364A1 (en) * 2011-11-30 2013-05-30 Qualcomm Mems Technologies, Inc. Methods and apparatus for interpolating colors

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920495A (en) * 1997-05-14 1999-07-06 Cirrus Logic, Inc. Programmable four-tap texture filter
JP2002503855A (ja) * 1998-02-17 2002-02-05 サン・マイクロシステムズ・インコーポレーテッド 可変解像度スーパーサンプリングによるグラフィックス・システム
JP2002024851A (ja) * 2000-06-01 2002-01-25 Hewlett Packard Co <Hp> 相関データセットをコンピュータグラフィックス・システムのメモリに割り当てる方法
JP2007525768A (ja) * 2004-02-27 2007-09-06 エヌヴィディア コーポレイション テクスチャ要求のためのレジスタベースのキューイング
JP2011048825A (ja) * 2007-10-03 2011-03-10 Sony Computer Entertainment Europe Ltd オンラインレポーティング装置および方法
JP2010097334A (ja) * 2008-10-15 2010-04-30 Panasonic Corp 描画装置
JP2012221105A (ja) * 2011-04-06 2012-11-12 Sony Corp 画像処理装置、画像処理方法およびプログラム

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPN6015004958; BURLEY, B. et al.: 'Ptex: Per-Face Texture Mapping for Production Rendering' Computer Graphics Forum [online] Volume 27, Issue 4, 2008, pages 1155 - 1164, The Eurographics Association and Blackwell Publish *
JPN7015000356; Image Processing Toolbox - Filtering Using imfilter , 2006, The MathWorks, Inc. *

Also Published As

Publication number Publication date
CN104050634A (zh) 2014-09-17
KR101993949B1 (ko) 2019-06-27
EP2804150A1 (en) 2014-11-19
TW201506844A (zh) 2015-02-16
TWI514314B (zh) 2015-12-21
US20140267345A1 (en) 2014-09-18
KR20150065642A (ko) 2015-06-15
US10152820B2 (en) 2018-12-11
KR101587439B1 (ko) 2016-01-21
KR20140113559A (ko) 2014-09-24
CN104050634B (zh) 2019-10-01

Similar Documents

Publication Publication Date Title
US10970917B2 (en) Decoupled shading pipeline
US10152820B2 (en) Texture address mode discarding filter taps
US10164459B2 (en) Selective rasterization
US9626795B2 (en) Reducing shading by merging fragments from the adjacent primitives
EP2831837B1 (en) Low power centroid determination and texture footprint optimization for decoupled sampling based rendering pipelines
TW201407534A (zh) 鑲嵌後邊緣快取
US9959643B2 (en) Variable rasterization order for motion blur and depth of field
US9183652B2 (en) Variable rasterization order for motion blur and depth of field
US9336561B2 (en) Color buffer caching
US9262841B2 (en) Front to back compositing
US9153008B2 (en) Caching for reduced depth and/or color buffer bandwidth

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160405