JP2014181969A - Testing apparatus and testing method - Google Patents

Testing apparatus and testing method Download PDF

Info

Publication number
JP2014181969A
JP2014181969A JP2013055568A JP2013055568A JP2014181969A JP 2014181969 A JP2014181969 A JP 2014181969A JP 2013055568 A JP2013055568 A JP 2013055568A JP 2013055568 A JP2013055568 A JP 2013055568A JP 2014181969 A JP2014181969 A JP 2014181969A
Authority
JP
Japan
Prior art keywords
power supply
devices
unit
test
current value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013055568A
Other languages
Japanese (ja)
Inventor
Taichi Sakai
太一 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2013055568A priority Critical patent/JP2014181969A/en
Publication of JP2014181969A publication Critical patent/JP2014181969A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To shorten a testing time.SOLUTION: A testing apparatus includes: a plurality of terminals electrically connected to a plurality of devices 52; a plurality of power supply units 50 for applying voltages to the plurality of devices 52 through the plurality of terminals; and a control part for calculating a current value allowed to flow at the time of a test in each the plurality of devices 52 and determining a device group 62 including devices 52 to be simultaneously tested out of the plurality of devices 52 as components on the basis of the current value.

Description

本発明は、試験装置および試験方法に関し、例えば、同時に複数のデバイスを試験する試験装置および試験方法に関する。   The present invention relates to a test apparatus and a test method, for example, a test apparatus and a test method for testing a plurality of devices simultaneously.

ＬＳＩ（Large Scale Integrated Circuit）等のデバイス（ＤＵＴ：Device Under Test）の試験時間短縮のため、ＬＳＩテスター等の試験装置を用い複数のデバイスを同時に試験する試験方法が知られている（例えば、特許文献１から５）。一つの電源から複数のデバイスに電源電圧を供給することが知られている（例えば特許文献１から４）。複数の電源から一つのデバイスに電源電圧を供給することが知られている（例えば特許文献５）。   In order to shorten the test time of a device (DUT: Device Under Test) such as an LSI (Large Scale Integrated Circuit), a test method for testing a plurality of devices simultaneously using a test apparatus such as an LSI tester is known (for example, patents). References 1 to 5). It is known to supply a power supply voltage to a plurality of devices from one power supply (for example, Patent Documents 1 to 4). It is known to supply a power supply voltage from a plurality of power supplies to one device (for example, Patent Document 5).

特開２００７−５７４０１号公報JP 2007-57401 A 特開２０１１−７７４３号公報JP2011-7743A 特開２０１１−２４７７５０号公報JP 2011-247750 A 特開平１１−２３１０２２号公報JP-A-11-231022 特開２０００−８１４６０号公報JP 2000-81460 A

試験装置の電源ユニットの数や電流供給量の上限により、同時に試験できるデバイスの数が限られる。これにより、試験時間の短縮が妨げられる。   The number of devices that can be tested simultaneously is limited by the number of power supply units of the test apparatus and the upper limit of the current supply amount. This prevents the test time from being shortened.

本試験装置および試験装置は、試験時間を短縮することを目的とする。   The purpose of the present test apparatus and test apparatus is to shorten the test time.

複数のデバイスに電気的に接続される複数の端子と、前記複数の端子を介し、前記複数のデバイスに電圧を印加する複数の電源ユニットと、前記複数のデバイス毎に試験時に流れる電流値を算出し、前記電流値に基づき、前記複数のデバイスのうち同時に試験するデバイスを構成要素とするデバイスグループを決定する制御部と、を具備することを特徴とする試験装置を用いる。   A plurality of terminals electrically connected to a plurality of devices, a plurality of power supply units for applying a voltage to the plurality of devices via the plurality of terminals, and a current value flowing during a test for each of the plurality of devices And a control unit that determines a device group having, as constituent elements, devices to be simultaneously tested among the plurality of devices based on the current value, using a test apparatus.

複数のデバイスに電気的に接続される複数の端子と、前記複数の端子を介し、前記複数のデバイスに電圧を印加する複数の電源ユニットと、を具備する試験装置を用いた試験方法であって、前記複数のデバイス毎に試験時に流れる電流値を算出するステップと、前記電流値に基づき、前記複数のデバイスのうち同時に試験するデバイスを構成要素とするデバイスグループを決定するステップと、を含むことを特徴とする試験方法を用いる。   A test method using a test apparatus comprising: a plurality of terminals electrically connected to a plurality of devices; and a plurality of power supply units that apply voltages to the plurality of devices through the plurality of terminals. A step of calculating a current value flowing during a test for each of the plurality of devices, and a step of determining a device group including a device to be tested simultaneously among the plurality of devices based on the current value. A test method characterized by

本試験装および試験装置によれば、試験時間を短縮することができる。   According to the present test equipment and test apparatus, the test time can be shortened.

図１（ａ）および図１（ｂ）は、試験システムの側面図である。1 (a) and 1 (b) are side views of the test system. 図２（ａ）および図２（ｂ）は、それぞれウエーハおよびチップの平面図である。2A and 2B are plan views of the wafer and the chip, respectively. 図３（ａ）および図３（ｂ）は、プローブの例を示す平面図である。FIG. 3A and FIG. 3B are plan views showing examples of probes. 図４は、比較例１を示すブロック図である。FIG. 4 is a block diagram illustrating the first comparative example. 図５は、比較例２を示すブロック図である。FIG. 5 is a block diagram showing the second comparative example. 図６は、実施例１を示すブロック図である。FIG. 6 is a block diagram illustrating the first embodiment. 図７は、実施例１に係る試験装置を示すブロック図である。FIG. 7 is a block diagram illustrating the test apparatus according to the first embodiment. 図８は、実施例１に係る試験方法を示すフローチャートである。FIG. 8 is a flowchart illustrating the test method according to the first embodiment. 図９（ａ）から図９（ｅ）は、範囲３２ａにおける制御部の処理を示す模式図（その１）である。FIG. 9A to FIG. 9E are schematic diagrams (part 1) showing processing of the control unit in the range 32a. 図１０（ａ）から図１０（ｃ）は、範囲３２ａにおける制御部の処理を示す模式図（その２）である。FIG. 10A to FIG. 10C are schematic diagrams (part 2) illustrating the processing of the control unit in the range 32a. 図１１（ａ）から図１１（ｄ）は、範囲３２ｂにおける制御部の処理を示す模式図（その１）である。FIG. 11A to FIG. 11D are schematic diagrams (part 1) showing processing of the control unit in the range 32b. 図１２（ａ）から図１２（ｄ）は、範囲３２ｂにおける制御部の処理を示す模式図（その２）である。FIG. 12A to FIG. 12D are schematic diagrams (part 2) illustrating the processing of the control unit in the range 32b. 図１３（ａ）から図１３（ｄ）は、範囲３２ｃにおける制御部の処理を示す模式図（その１）である。FIG. 13A to FIG. 13D are schematic diagrams (part 1) illustrating processing of the control unit in the range 32c. 図１４（ａ）および図１４（ｂ）は、範囲３２ｃにおける制御部の処理を示す模式図（その２）である。FIG. 14A and FIG. 14B are schematic diagrams (part 2) illustrating the processing of the control unit in the range 32c.

以下、実施例について説明する。   Examples will be described below.

まず、実施例１が用いられる試験システムの例を説明する。図１（ａ）および図１（ｂ）は、試験システムの側面図である。図１（ｂ）は、図１（ａ）のヘッド付近の拡大図である。図１（ａ）を参照し、試験システム１０２は、ＬＳＩテスター１１とウエーハプローバ１２を含んでいる。ＬＳＩテスター１１は、本体１０とヘッド１４を備えている。ヘッド１４は、ウエーハプローバ１２上に配置される。ヘッド１４は、ウエーハプローバ１２上から容易に離脱可能である。   First, an example of a test system in which Example 1 is used will be described. 1 (a) and 1 (b) are side views of the test system. FIG. 1B is an enlarged view of the vicinity of the head of FIG. With reference to FIG. 1A, the test system 102 includes an LSI tester 11 and a wafer prober 12. The LSI tester 11 includes a main body 10 and a head 14. The head 14 is disposed on the wafer prober 12. The head 14 can be easily detached from the wafer prober 12.

図１（ｂ）を参照し、ウエーハプローバ１２のステージ１６上にウエーハチャック１８が設けられている。ウエーハチャック１８は、ウエーハ２０を脱着可能である。ウエーハ２０にプローブ２２が接触する。プローブ２２は、プローブカード２４に固定されている。プローブカード２４のプローブ２２は、コンタクトピン２６を介してヘッド１４に電気的に接続される。ヘッド１４には、リレーが設けられている。ヘッド１４は、リレーを用いることにより、任意のプローブ２２に本体１０に設けられた電源部を電気的に接続できる。また、任意のプローブ２２を本体１０に設けられた測定部に電気的に接続できる。ウエーハプローバ１２は、ステージ１６を上下させることにより、ウエーハ２０をプローブ２２に接触または離脱できる。また、ウエーハプローバ１２は、ステージ１６を横方向に移動させることにより、ウエーハ２０の任意の箇所にプローブ２２を接触させることができる。   Referring to FIG. 1B, a wafer chuck 18 is provided on the stage 16 of the wafer prober 12. The wafer chuck 18 is detachable from the wafer 20. The probe 22 contacts the wafer 20. The probe 22 is fixed to the probe card 24. The probe 22 of the probe card 24 is electrically connected to the head 14 via the contact pin 26. The head 14 is provided with a relay. The head 14 can electrically connect a power source unit provided in the main body 10 to an arbitrary probe 22 by using a relay. Further, an arbitrary probe 22 can be electrically connected to a measurement unit provided in the main body 10. The wafer prober 12 can contact or leave the wafer 20 with the probe 22 by moving the stage 16 up and down. Further, the wafer prober 12 can bring the probe 22 into contact with an arbitrary portion of the wafer 20 by moving the stage 16 in the lateral direction.

図２（ａ）および図２（ｂ）は、それぞれウエーハおよびチップの平面図である。図２（ａ）を参照し、例えばシリコンウエーハであるウエーハ２０には、マトリックス状にチップ３０が形成されている。各チップ３０は同じパターンである。図２（ｂ）を参照し、チップ３０には、回路領域３１とパッド３３が形成されている。回路領域３１は、ＬＳＩの回路が形成されている領域である。パッド３３は、回路領域３１の外側に形成され、プローブ２２と接触する金属層である。パッド３３と回路領域３１とは電気的に接続されている。   2A and 2B are plan views of the wafer and the chip, respectively. Referring to FIG. 2A, chips 30 are formed in a matrix on a wafer 20 which is, for example, a silicon wafer. Each chip 30 has the same pattern. With reference to FIG. 2B, a circuit region 31 and a pad 33 are formed on the chip 30. The circuit area 31 is an area where an LSI circuit is formed. The pad 33 is a metal layer that is formed outside the circuit region 31 and contacts the probe 22. The pad 33 and the circuit region 31 are electrically connected.

図３（ａ）および図３（ｂ）は、プローブの例を示す平面図である。なお、図３（ａ）および図３（ｂ）において、プローブ２２が固定されたプローブカードと、チップ３０に形成されたパッドと、は図示を省略している。図３（ａ）を参照し、２つのチップ３０に同時にプローブ２２が接触できる。図３（ｂ）を参照し、５つのチップ３０に同時にプローブ２２が接触できる。このように、実施例１においては、複数のプローブ２２（端子）が複数のチップ３０（デバイス）に同時に電気的に接続することができる。ＬＳＩテスター１１は、プローブ２２が接触したチップ３０の機能試験を行なう。機能試験は、例えばテスト容易化設計（ＤＦＴ：Design For Test）されたＬＳＩの機能試験である。   FIG. 3A and FIG. 3B are plan views showing examples of probes. 3A and 3B, the probe card to which the probe 22 is fixed and the pad formed on the chip 30 are not shown. Referring to FIG. 3A, the probe 22 can contact the two chips 30 simultaneously. Referring to FIG. 3B, the probe 22 can contact the five tips 30 simultaneously. Thus, in Example 1, a plurality of probes 22 (terminals) can be electrically connected to a plurality of chips 30 (devices) simultaneously. The LSI tester 11 performs a function test of the chip 30 that is in contact with the probe 22. The functional test is, for example, a functional test of an LSI that has been designed for testability (DFT: Design For Test).

次に、複数のデバイスを同時に試験する比較例について説明する。図４は、比較例１を示すブロック図である。図４を参照し、電源部４７ａに８台の電源ユニット５０（ユニット）が設けられている。電源部４７ａは、例えば本体１０内に設けられている。デバイス５２は、例えばチップ３０である。電源ユニット５０は、試験のときにプローブ２２（端子）を介しデバイス５２にそれぞれ複数の電圧（例えば３．３Ｖ、２．５Ｖ、１．８Ｖおよび１．１Ｖの電源電圧）を供給する。   Next, a comparative example for simultaneously testing a plurality of devices will be described. FIG. 4 is a block diagram illustrating the first comparative example. Referring to FIG. 4, eight power supply units 50 (units) are provided in power supply unit 47a. The power supply unit 47a is provided in the main body 10, for example. The device 52 is, for example, the chip 30. The power supply unit 50 supplies a plurality of voltages (for example, power supply voltages of 3.3 V, 2.5 V, 1.8 V, and 1.1 V) to the device 52 via the probe 22 (terminal) during the test.

例えば、ＡＳＩＣ（Application Specific Integrated Circuit）等のシステムＬＳＩにおいては、技術の進歩により複数のチップに設けていた機能を１つのチップで実現する。このため、試験のときに１つのチップに複数の電源電圧を供給することになる。比較例１は、このような場合に相当する。   For example, in a system LSI such as an application specific integrated circuit (ASIC), functions provided in a plurality of chips are realized by a single chip due to technological progress. For this reason, a plurality of power supply voltages are supplied to one chip during the test. Comparative example 1 corresponds to such a case.

比較例１では、１つのデバイス５２に４つの電源ユニット５０を接続するため、同時に試験できるデバイス数は限られてしまう。   In Comparative Example 1, since four power supply units 50 are connected to one device 52, the number of devices that can be tested simultaneously is limited.

図５は、比較例２を示すブロック図である。図５を参照し、１．１Ｖを供給する電源ユニット５０ｇが５台設けられている。５台の電源ユニット５０ｇはそれぞれデバイス５２に電気的に接続されている。３．３Ｖ、２．５Ｖおよび２．８Ｖを供給する電源ユニット５０ｆは１台ずつ設けられている。各電源ユニット５０ｆは並列にデバイス５２に電気的に接続される。各電源ユニット５０と各デバイス５２との間にはリレー５４が設けられている。リレー５４は、例えば図１（ａ）のヘッド１４内に設けられている。リレー５４をオンすると、対応する電源ユニット５０ｆとデバイス５２とを接続できる。   FIG. 5 is a block diagram showing the second comparative example. Referring to FIG. 5, five power supply units 50g for supplying 1.1V are provided. Each of the five power supply units 50g is electrically connected to the device 52. One power supply unit 50f that supplies 3.3V, 2.5V, and 2.8V is provided. Each power supply unit 50f is electrically connected to the device 52 in parallel. A relay 54 is provided between each power supply unit 50 and each device 52. The relay 54 is provided, for example, in the head 14 in FIG. When the relay 54 is turned on, the corresponding power supply unit 50f and the device 52 can be connected.

比較例２によれば、大電流量が要求される電圧を供給する電源ユニット５０ｇをそれぞれデバイス５２に対応させる。一方、大電流の要求されない電圧を供給する電源ユニット５０ｆは、リレー５４を用い複数のデバイス５２に電圧を並列に供給する。例えば、各電源ユニット５０ｆは、５台のデバイス５２に並列の電源電圧を供給する。これにより、同時に試験できるデバイス５２の数を増加できる。   According to the comparative example 2, each power supply unit 50g that supplies a voltage requiring a large amount of current is associated with the device 52. On the other hand, the power supply unit 50 f that supplies a voltage that does not require a large current supplies a voltage to the plurality of devices 52 in parallel using the relay 54. For example, each power supply unit 50 f supplies parallel power supply voltages to five devices 52. This can increase the number of devices 52 that can be tested simultaneously.

図２（ａ）に示すようなウエーハ２０において、ウエーハ面内でチップ３０のリーク電流Ｉｄｄｑの大きさが異なることがある。リーク電流Ｉｄｄｑは、デバイス（この例ではチップ３０）に電源電圧を供給しかつ信号を入力しない場合に、電源ユニットに流れる電流である。例えばリーク電流Ｉｄｄｑは、ウエーハ面内で同心円状の分布を有する。例えばウエーハ２０の周辺においてリーク電流Ｉｄｄｑが大きくなる。ウエーハ面内のリーク電流の大きさの差が２倍以上となることもある。   In the wafer 20 as shown in FIG. 2A, the magnitude of the leakage current Iddq of the chip 30 may differ within the wafer plane. The leakage current Iddq is a current that flows through the power supply unit when a power supply voltage is supplied to the device (chip 30 in this example) and no signal is input. For example, the leakage current Iddq has a concentric distribution in the wafer plane. For example, the leakage current Iddq increases around the wafer 20. In some cases, the difference in the magnitude of the leakage current in the wafer plane is twice or more.

例えば図３（ｂ）のプローブを用い図２（ａ）に示す範囲３２ａから３２ｃ内の５個のチップ３０を同時に試験する場合を考える。範囲３２ａにおいては、５個のチップ３０は、ウエーハ２０の外周から中央にかけて配置されている。このため、５個のチップ３０間のリーク電流Ｉｄｄｑの分布が大きい。範囲３２ｂにおいては、５個のチップ３０は、ウエーハ２０の外周近くに配置されている。このため、５個のチップ３０間のリーク電流Ｉｄｄｑは比較的大きい。範囲３２ｃにおいては、５個のチップ３０は、ウエーハ２０の中央近くに配置されている。このため、５個のチップ３０間のリーク電流Ｉｄｄｑは比較的小さい。   For example, consider a case where five probes 30 in the range 32a to 32c shown in FIG. 2 (a) are simultaneously tested using the probe of FIG. 3 (b). In the range 32 a, the five chips 30 are arranged from the outer periphery to the center of the wafer 20. For this reason, the distribution of the leakage current Iddq between the five chips 30 is large. In the range 32 b, the five chips 30 are arranged near the outer periphery of the wafer 20. For this reason, the leakage current Iddq between the five chips 30 is relatively large. In the range 32 c, the five chips 30 are arranged near the center of the wafer 20. For this reason, the leakage current Iddq between the five chips 30 is relatively small.

このように、電流のバラツキがあるデバイス５２を測定する場合、最も大きき電流を考慮して、デバイス５２に接続する電源ユニット５０の数を決定する。試験のときにデバイス５２に流れる電流が電源ユニット５０の供給能力を越えると電圧低下が生じるためである。図２（ａ）の例では、範囲３２ｂを試験する場合を想定し、デバイス５２と電源ユニット５０との接続を決定する。この場合、リーク電流Ｉｄｄｑの小さい範囲３２ａおよび３２ｃを試験する場合に適切なデバイス５２と電源ユニット５０との接続とならない場合がある。実施例１では、このような問題を解決する。   In this way, when measuring the device 52 with current variation, the number of power supply units 50 connected to the device 52 is determined in consideration of the largest current. This is because the voltage drops when the current flowing through the device 52 during the test exceeds the supply capability of the power supply unit 50. In the example of FIG. 2A, the connection between the device 52 and the power supply unit 50 is determined on the assumption that the range 32b is tested. In this case, there is a case where the device 52 and the power supply unit 50 are not properly connected when testing the ranges 32a and 32c where the leakage current Iddq is small. In the first embodiment, such a problem is solved.

図６は、実施例１を示すブロック図である。図６を参照し、１．１Ｖを供給する電源ユニット５０ｇと各デバイス５２を接続するようにリレー５６が設けられている。リレー５６は、任意の電源ユニット５０ｇを並列に任意のデバイス５２に接続することができる。実施例１では、デバイス５２毎に電源ユニット５０ｇを割り当てる数を決定する。その他の構成は、図５と同じであり説明を省略する。   FIG. 6 is a block diagram illustrating the first embodiment. Referring to FIG. 6, relay 56 is provided to connect power supply unit 50 g for supplying 1.1 V and each device 52. The relay 56 can connect an arbitrary power supply unit 50g to an arbitrary device 52 in parallel. In the first embodiment, the number of power supply units 50g assigned to each device 52 is determined. Other configurations are the same as those in FIG.

図７は、実施例１に係る試験装置を示すブロック図である。試験装置１００は、本体部４０、測定部４６、電源部４７およびリレー部４８を備えている。本体部４０は、例えば図１（ａ）の本体１０内に設けられている。測定部４６および電源部４７は、本体１０内に設けられてもよいし、ヘッド１４内に設けられてもよい。リレー部４８は、例えばヘッド１４内に設けられている。   FIG. 7 is a block diagram illustrating the test apparatus according to the first embodiment. The test apparatus 100 includes a main body unit 40, a measurement unit 46, a power supply unit 47, and a relay unit 48. The main body 40 is provided, for example, in the main body 10 of FIG. The measurement unit 46 and the power supply unit 47 may be provided in the main body 10 or in the head 14. The relay unit 48 is provided in the head 14, for example.

本体部４０は、制御部４１、メモリ４２、インターフェース４３および４４を備えている。制御部４１は、例えばプロセッサであり、測定部４６、電源部４７およびリレー部４８を制御する。メモリ４２は、例えば揮発性メモリまたは不揮発性メモリであり、試験プログラムおよび／または試験結果を記憶する。インターフェース４３は、例えばキーボード等の入力装置と接続されており、本体部４０への情報の入出力を行なう。インターフェース４４は、測定部４６、電源部４７およびリレー部４８と接続されており、本体部４０への情報の入出力を行なう。バス４５は、制御部４１、メモリ４２、インターフェース４３および４４を互いに接続する。測定部４６は、電気的に接続されたプローブ２２の電圧または電流を測定する。例えば、測定部４６は、リーク電流Ｉｄｄｑを測定する。電源部４７は、電気的に接続されたプローブ２２に電圧を印加する。電源部４７は、例えば電源ユニット５０を有している。リレー部４８は、測定部４６および電源部４７と任意のプローブ２２とを電気的に接続する。リレー部４８は、リレー５４および５６を備えている。   The main body 40 includes a control unit 41, a memory 42, and interfaces 43 and 44. The control unit 41 is, for example, a processor, and controls the measurement unit 46, the power supply unit 47, and the relay unit 48. The memory 42 is, for example, a volatile memory or a nonvolatile memory, and stores a test program and / or a test result. The interface 43 is connected to an input device such as a keyboard, and inputs / outputs information to / from the main body 40. The interface 44 is connected to the measurement unit 46, the power supply unit 47, and the relay unit 48, and inputs / outputs information to / from the main body unit 40. The bus 45 connects the control unit 41, the memory 42, and the interfaces 43 and 44 to each other. The measuring unit 46 measures the voltage or current of the electrically connected probe 22. For example, the measurement unit 46 measures the leakage current Iddq. The power supply unit 47 applies a voltage to the probe 22 that is electrically connected. The power supply unit 47 includes, for example, a power supply unit 50. The relay unit 48 electrically connects the measurement unit 46 and the power supply unit 47 to the arbitrary probe 22. The relay unit 48 includes relays 54 and 56.

図８は、実施例１に係る試験方法を示すフローチャートである。図８を参照し、ウエーハプローバ１２は、複数のプローブ２２を複数のデバイス５２（例えばチップ３０）に同時に接触させる（ステップＳ１０）。制御部４１は、各デバイス５２のリーク電流Ｉｄｄｑを測定する（ステップＳ１２）。制御部４１は、試験時の各デバイス５２に流れる電流値を算出する（ステップＳ１４）。例えば、メモリ４２に格納されている値を取得し、リーク電流Ｉｄｄｑにこの値を加算する。次に、制御部４１は、デバイス５２を電流値順に並び替える（ステップＳ１６）。   FIG. 8 is a flowchart illustrating the test method according to the first embodiment. Referring to FIG. 8, the wafer prober 12 causes the plurality of probes 22 to simultaneously contact a plurality of devices 52 (for example, the chip 30) (step S10). The control unit 41 measures the leakage current Iddq of each device 52 (step S12). The control unit 41 calculates a current value flowing through each device 52 during the test (step S14). For example, the value stored in the memory 42 is acquired, and this value is added to the leakage current Iddq. Next, the control unit 41 rearranges the devices 52 in order of current value (step S16).

制御部４１は、デバイス５２の電流値に基づきユニットグループを決定する（ステップＳ１８）。例えば、電流値の大きいデバイス５２には、多くの電源ユニット５０ｇを割り当て、電流値の小さいデバイス５２には、少ない電源ユニット５０ｇを割り当てる。電源ユニット５０ｇからユニットグループに割り当てた電源ユニット５０ｇを除く（ステップＳ２０）。例えば、ユニットグループに割り当て済みの電源ユニット５０ｇの数を保有している電源ユニット５０ｇの数から除く。制御部４１は、割り当て可能な電源ユニット５０ｇがあるか判断する（ステップＳ２２）。Ｙｅｓの場合、制御部４１は、次のユニットグループとし（ステップＳ２４）、ステップＳ１８に戻る。   The control unit 41 determines a unit group based on the current value of the device 52 (step S18). For example, a large number of power supply units 50g are allocated to the device 52 having a large current value, and a small number of power supply units 50g are allocated to the device 52 having a small current value. The power supply unit 50g assigned to the unit group is removed from the power supply unit 50g (step S20). For example, the number of power supply units 50g allocated to the unit group is excluded from the number of power supply units 50g possessed. The control unit 41 determines whether there is an assignable power supply unit 50g (step S22). In the case of Yes, the control unit 41 sets the next unit group (step S24) and returns to step S18.

ステップＳ２２においてＮｏの場合、制御部４１はデバイスグループを決定する（ステップＳ２６）。例えば、電源ユニット５０ｇが割り当てられたデバイス５２をデバイスグループとする。制御部４１は、全てのデバイス５２を割り当てたか判断する（ステップＳ２８）。Ｎｏの場合、制御部４１は、次のデバイスグループとし（ステップＳ３０）、ステップＳ１８に戻る。Ｙｅｓの場合、デバイスグループ毎に試験を行なう（ステップＳ３２）。例えば、デバイスグループに２つのデバイス５２が割り当てられている場合、図６において、制御部４１は、リレー５６に、２つのデバイス５２に決定した電源ユニット５０ｇを接続させる。この状態で、制御部４１は、電源部４７に電圧を２つのデバイス５２に印加させる。制御部４１は、測定部４６に試験信号をデバイス５２に印加させ、試験を行なわせる。   In the case of No in step S22, the control unit 41 determines a device group (step S26). For example, the device 52 to which the power supply unit 50g is assigned is a device group. The control unit 41 determines whether all the devices 52 have been allocated (step S28). In No, the control part 41 makes it the next device group (step S30), and returns to step S18. In the case of Yes, a test is performed for each device group (step S32). For example, when two devices 52 are assigned to the device group, in FIG. 6, the control unit 41 causes the relay 56 to connect the determined power supply unit 50 g to the two devices 52. In this state, the control unit 41 causes the power supply unit 47 to apply a voltage to the two devices 52. The control unit 41 causes the measurement unit 46 to apply a test signal to the device 52 to perform a test.

制御部４１は、終了か判断する（ステップＳ３４）。例えば、制御部４１は、ウエーハ２０内の試験すべき全てのデバイス５２の試験が終了したか判断する。Ｙｅｓの場合、終了する。Ｎｏの場合、ウエーハプローバ１２は、次の測定範囲にプローブを移動させる（ステップＳ３６）。   The control unit 41 determines whether the process is finished (step S34). For example, the control unit 41 determines whether all the devices 52 to be tested in the wafer 20 have been tested. If yes, end. In the case of No, the wafer prober 12 moves the probe to the next measurement range (step S36).

次に、図２（ａ）の範囲３２ａから３２ｃの例について、制御部４１の処理を具体的に説明する。図９（ａ）から図１０（ｃ）は、範囲３２ａにおける制御部の処理を示す模式図である。図９（ａ）を参照し、ステップＳ１２において、各デバイス５２のリーク電流Ｉｄｄｑは、１．９Ａ、１．５Ａ、１．０Ａ、２．２Ａおよび２．９Ａである。図９（ｂ）を参照し、ステップＳ１４において、制御部４１は、図９（ａ）の電流値に機能試験において増加する電流の値を加算して、試験時の電流値とする。この例では、リーク電流Ｉｄｄｑに一定の電流の値（１．０Ａ）を加算したが、リーク電流Ｉｄｄｑによって、異なる電流の値を加算してもよい。図９（ｃ）を参照し、ステップＳ１６において、制御部４１は、算出した電流値順にデバイス５２を並べ替える。例えば、電流値の大きい順にデバイス５２ａから５２ｅとする。   Next, the process of the control unit 41 will be specifically described with respect to the example of the ranges 32a to 32c in FIG. FIG. 9A to FIG. 10C are schematic diagrams showing processing of the control unit in the range 32a. Referring to FIG. 9A, in step S12, the leakage current Iddq of each device 52 is 1.9A, 1.5A, 1.0A, 2.2A, and 2.9A. With reference to FIG.9 (b), in step S14, the control part 41 adds the value of the electric current which increases in a functional test to the electric current value of Fig.9 (a), and makes it the electric current value at the time of a test. In this example, a constant current value (1.0 A) is added to the leakage current Iddq, but a different current value may be added depending on the leakage current Iddq. With reference to FIG.9 (c), in step S16, the control part 41 rearranges the device 52 in order of the calculated electric current value. For example, the devices 52a to 52e are set in descending order of the current value.

図９（ｄ）を参照し、ステップＳ１８において、制御部４１は、最も大きいデバイス５２ａに電源ユニット５０ａを割り当てる。この例では、電源ユニット５０の供給可能な最大の電流量（以下最大電流量ともいう）は１Ａである。デバイス５２ａの電流値は３．９Ａであるため、デバイス５２ａに４台の電源ユニット５０ａを割り当てる。この電源ユニット５０ａをユニットグループ６０とする。ステップＳ２０において、５台の電源ユニット５０からユニットグループ６０に含まれるに電源ユニット５０ａを除くと、１台の電源ユニット５０ｂである。   With reference to FIG.9 (d), in step S18, the control part 41 allocates the power supply unit 50a to the largest device 52a. In this example, the maximum current amount that can be supplied by the power supply unit 50 (hereinafter also referred to as the maximum current amount) is 1A. Since the current value of the device 52a is 3.9 A, four power supply units 50a are allocated to the device 52a. This power supply unit 50 a is set as a unit group 60. In step S20, when the power supply unit 50a included in the unit group 60 is excluded from the five power supply units 50, the power supply unit 50b is obtained.

図９（ｅ）を参照し、１台の電源ユニット５０ｂでは、デバイス５２ａ以外のデバイス５２ｂから５２ｅに電圧を供給できない。そこで、制御部４１は、ステップＳ２２において、Ｎｏと判断する。ステップＳ２６において、制御部４１は、デバイス５２ａをデバイスグループ６２として決定する。ステップＳ２８において、全てのデバイス５２が割り当てられていないため、制御部４１はＮｏと判断する。ステップＳ３０において、制御部４１は次のデバイス５２ｂに進む。   Referring to FIG. 9E, the single power supply unit 50b cannot supply a voltage to the devices 52b to 52e other than the device 52a. Therefore, the control unit 41 determines No in step S22. In step S <b> 26, the control unit 41 determines the device 52 a as the device group 62. In step S28, since all the devices 52 are not assigned, the control unit 41 determines No. In step S30, the control unit 41 proceeds to the next device 52b.

図１０(ａ)を参照し、ステップＳ１８からステップＳ２６において、制御部４１は、４台の電源ユニット５０ａをユニットグループ６０に割り当てる。デバイス５２ｂをデバイスグループ６２に決定する。   Referring to FIG. 10A, in step S18 to step S26, the control unit 41 assigns four power supply units 50a to the unit group 60. The device 52b is determined as the device group 62.

図１０（ｂ）を参照し、ステップＳ１８において、デバイス５２ｃの試験時の電流値は２．９Ａであるため、制御部４１は３台の電源ユニット５０ａをユニットグループ６０としてデバイス５２ｃに割り当てる。ステップＳ２２において、デバイス５２ｄの試験時の電流値は２．５Ａであり、デバイス５２ｄには残りの２台の電源ユニット５０ｂを割り当てられない。このため、制御部４１は、Ｎｏと判断する。ステップＳ２６において、デバイス５２ｃをデバイスグループ６２に決定する。   Referring to FIG. 10B, in step S18, since the current value at the time of testing the device 52c is 2.9 A, the control unit 41 assigns the three power supply units 50a as the unit group 60 to the device 52c. In step S22, the current value during the test of the device 52d is 2.5 A, and the remaining two power supply units 50b cannot be assigned to the device 52d. For this reason, the control unit 41 determines No. In step S26, the device 52c is determined to be the device group 62.

図１０（ｃ）を参照し、ステップＳ１８において、デバイス５２ｄの試験時の電流値は２．５Ａであるため、制御部４１は３台の電源ユニット５０ａをユニットグループ６０ａとしてデバイス５２ｄに割り当てる。ステップＳ２２において、デバイス５２ｅの試験時の電流値は２．０Ａであり、デバイス５２ｅには残りの２台の電源ユニット５０ｂを割り当てられる。このため、制御部４１は、Ｙｅｓと判断する。ステップＳ１８に戻り、制御部４１は、制御部４１は２台の電源ユニット５０ｂをユニットグループ６０ｂとしてデバイス５２ｅに割り当てる。ステップＳ２６において、制御部４１は、デバイス５２ｄおよび５２ｅをデバイスグループ６２に決定する。ステップＳ２８において、全てのデバイスの割り当てが終了したため、制御部４１はＹｅｓと判断する。   With reference to FIG.10 (c), since the electric current value at the time of the test of the device 52d is 2.5A in step S18, the control part 41 allocates the three power supply units 50a to the device 52d as the unit group 60a. In step S22, the current value during the test of the device 52e is 2.0 A, and the remaining two power supply units 50b are allocated to the device 52e. For this reason, the control unit 41 determines Yes. Returning to step S18, the control unit 41 assigns the two power supply units 50b to the device 52e as the unit group 60b. In step S <b> 26, the control unit 41 determines the devices 52 d and 52 e as the device group 62. In step S28, since all devices have been assigned, the control unit 41 determines Yes.

ステップＳ３２において、制御部４１は、デバイス５２ａから５２ｃをそれぞれ試験する。デバイス５２ｄと５２ｅとに同時に電圧を印加し試験する。以上のように、範囲３２ａにおいては、４回の試験で５個のデバイス５２ａから５２ｅを測定する。   In step S32, the control unit 41 tests each of the devices 52a to 52c. A voltage is simultaneously applied to the devices 52d and 52e for testing. As described above, in the range 32a, five devices 52a to 52e are measured by four tests.

図１１（ａ）から図１２（ｄ）は、範囲３２ｂにおける制御部の処理を示す模式図である。図１１（ａ）を参照し、デバイス５２のリーク電流Ｉｄｄｑは、２．８Ａ、３．０Ａ、３．２Ａ、２．９Ａおよび２．７Ａである。図１１（ｂ）を参照し、デバイス５２の試験時の電流値は、リーク電流Ｉｄｄｑに１．０Ａを加算することにより算出する。図１１（ｃ）を参照し、電流値順にデバイス５２ａから５２ｅとする。   Fig.11 (a) to FIG.12 (d) is a schematic diagram which shows the process of the control part in the range 32b. Referring to FIG. 11A, the leakage current Iddq of the device 52 is 2.8A, 3.0A, 3.2A, 2.9A, and 2.7A. Referring to FIG. 11B, the current value at the time of testing the device 52 is calculated by adding 1.0 A to the leakage current Iddq. Referring to FIG. 11C, devices 52a to 52e are set in order of current value.

図１１（ｄ）を参照し、デバイス５２ａの試験時の電流値は４．２Ａである。このため、ユニットグループ６０として５台の電源ユニット５０ａが割り当てられる。デバイス５２ａをデバイスグループ６２に決定する。   Referring to FIG. 11D, the current value at the time of testing the device 52a is 4.2A. For this reason, five power supply units 50 a are assigned as the unit group 60. The device 52a is determined as the device group 62.

図１２（ａ）から図１２（ｄ）を参照し、デバイス５２ｂから５２ｅの試験時の電流値は３．０Ａより大きく、４．０Ａ以下である。このため、ユニットグループ６０として４台の電源ユニット５０ａが割り当てられる。デバイス５２ｂから５２ｅがそれぞれデバイスグループ６２に決定する。以上のように、範囲３２ｂにおいては、５回の試験で５個のデバイス５２ａから５２ｅを測定する。   With reference to FIG. 12A to FIG. 12D, the current value during the test of the devices 52b to 52e is larger than 3.0A and not larger than 4.0A. For this reason, four power supply units 50 a are assigned as the unit group 60. The devices 52b to 52e are determined as the device group 62, respectively. As described above, in the range 32b, the five devices 52a to 52e are measured in five tests.

図１３（ａ）から図１４（ｂ）は、範囲３２ｃにおける制御部の処理を示す模式図である。図１３（ａ）を参照し、デバイス５２のリーク電流Ｉｄｄｑは、０．９Ａ、０．８Ａ、０．７Ａ、０．９Ａおよび１．０Ａである。図１３（ｂ）を参照し、デバイス５２の試験時の電流値は、リーク電流Ｉｄｄｑに１．０Ａを加算することにより算出する。図１３（ｃ）を参照し、電流値順にデバイス５２ａから５２ｅとする。   FIG. 13A to FIG. 14B are schematic diagrams showing processing of the control unit in the range 32c. Referring to FIG. 13A, the leakage current Iddq of the device 52 is 0.9A, 0.8A, 0.7A, 0.9A, and 1.0A. Referring to FIG. 13B, the current value during the test of the device 52 is calculated by adding 1.0 A to the leakage current Iddq. With reference to FIG.13 (c), it is set as the devices 52a to 52e in order of electric current value.

図１３（ｄ）を参照し、デバイス５２ａの試験時の電流値は２．０Ａである。このため、ユニットグループ６０ａとして２台の電源ユニット５０ａが割り当てられる。デバイス５２ｂの試験時の電流値は１．９Ａである。このため、ユニットグループ６０ｂとして２台の電源ユニット５０ｂが割り当てられる。電源ユニット５０ｃは、デバイスに割り当てられない。デバイス５２ａおよびデバイス５２ｂをデバイスグループ６２に決定する。   Referring to FIG. 13D, the current value during the test of the device 52a is 2.0A. For this reason, two power supply units 50a are allocated as the unit group 60a. The current value during the test of the device 52b is 1.9A. For this reason, two power supply units 50b are allocated as the unit group 60b. The power supply unit 50c is not assigned to a device. The device 52a and the device 52b are determined as the device group 62.

図１４（ａ）を参照し、デバイス５２ｃの試験時の電流値は１．９Ａである。このため、ユニットグループ６０ａとして２台の電源ユニット５０ａが割り当てられる。デバイス５２ｄの試験時の電流値は１．８Ａである。このため、ユニットグループ６０ｂとして２台の電源ユニット５０ｂが割り当てられる。電源ユニット５０ｃは、デバイスに割り当てられない。デバイス５２ｃおよびデバイス５２ｄをデバイスグループ６２に決定する。   Referring to FIG. 14A, the current value during the test of the device 52c is 1.9A. For this reason, two power supply units 50a are allocated as the unit group 60a. The current value during the test of the device 52d is 1.8A. For this reason, two power supply units 50b are allocated as the unit group 60b. The power supply unit 50c is not assigned to a device. The device 52c and the device 52d are determined as the device group 62.

図１４（ｂ）を参照し、デバイス５２ｅの試験時の電流値は１．７Ａである。このため、ユニットグループ６０として２台の電源ユニット５０ａが割り当てられる。これ以上デバイスがないため、電源ユニット５０ｂは、デバイスに割り当てられない。デバイス５２ｅをデバイスグループ６２に決定する。以上のように、範囲３２ｃにおいては、３回の試験で５個のデバイス５２ａから５２ｅを測定する。   Referring to FIG. 14B, the current value during the test of the device 52e is 1.7A. For this reason, two power supply units 50 a are assigned as the unit group 60. Since there are no more devices, the power supply unit 50b is not assigned to a device. The device 52e is determined as the device group 62. As described above, in the range 32c, the five devices 52a to 52e are measured in three tests.

図８のステップＳ１４のように、制御部４１は、複数のデバイス５２毎に試験時に流れる電流値を算出する。ステップＳ１８からＳ２６のように、制御部４１は、電流値に基づき、複数のデバイス５２のうち同時に試験するデバイスを構成要素とするデバイスグループを決定する。これにより、図９（ａ）から図１４（ｂ）のように、範囲３２ａおよび３２ｃを試験する場合に適切なデバイス５２と電源ユニット５０との接続とすることができる。これにより、例えば、範囲３２ａを試験する場合に、４回の試験で５個のデバイスを試験でき、範囲３２ｃを試験する場合に３回の試験で５個のデバイスを試験できる。よって、試験時間の短縮が可能となる。   As in step S <b> 14 of FIG. 8, the control unit 41 calculates a current value that flows during the test for each of the plurality of devices 52. As in steps S <b> 18 to S <b> 26, the control unit 41 determines a device group including, as components, devices to be simultaneously tested among the plurality of devices 52 based on the current value. As a result, as shown in FIGS. 9A to 14B, the device 52 and the power supply unit 50 can be appropriately connected when the ranges 32 a and 32 c are tested. Thus, for example, when testing the range 32a, five devices can be tested by four tests, and when testing the range 32c, five devices can be tested by three tests. Therefore, the test time can be shortened.

また、図１０（ｃ）のように、制御部４１は、デバイスグループ６２内のデバイス５２ｄおよび５２ｅ毎に電源ユニット５０ａおよび５０ｂを構成要素とするユニットグループ６０ａおよび６０ｂを決定する。電源ユニット５０ａおよび５０ｂは、それぞれデバイス５２ｄおよび５２ｅに並列に電圧を供給する電源ユニット５０の少なくとも一部の電源ユニット５０ａおよび５０ｂである。例えば、デバイス５２ｄおよび５２ｅ毎に、ユニットグループ６０ａおよび６０ｂを決定する。これにより、電源ユニットを効率よくデバイスに割り当てることができる。   Further, as illustrated in FIG. 10C, the control unit 41 determines unit groups 60 a and 60 b having the power supply units 50 a and 50 b as components for each of the devices 52 d and 52 e in the device group 62. The power supply units 50a and 50b are at least a part of the power supply units 50a and 50b of the power supply unit 50 that supplies a voltage in parallel to the devices 52d and 52e, respectively. For example, unit groups 60a and 60b are determined for each of devices 52d and 52e. Thereby, a power supply unit can be efficiently allocated to a device.

さらに、デバイスグループ６２内のデバイス５２ｄおよび５２ｅ毎に決定されたユニットグループ６２ａおよび６２ｅは、電源ユニット５０を共有しない。これにより、デバイスグループ６２内のデバイス５２ｄおよび５２ｅに同時に電圧を印加できる。   Further, the unit groups 62 a and 62 e determined for each of the devices 52 d and 52 e in the device group 62 do not share the power supply unit 50. Thereby, a voltage can be simultaneously applied to the devices 52d and 52e in the device group 62.

さらに、１つのデバイス５２ｄまたは５２ｅに対応する電流値が、対応する電源ユニット５０ａまたは５０ｂの供給可能な最大の電流量を合算した電流量以下である。また、電源ユニット５０ａまたは５０ｂから１つの電源ユニットを除いたユニットの供給可能な最大の電流量を合算した電流量より大きくなる。例えば、電源ユニット５０ａの最大電流量が１Ａのとき、３台の電源ユニット５０ａの最大電流量を合算した電流量は３．０Ａである。３台の電源ユニット５０ａから１台の電源ユニット５０ａを除いた最大電流量を合算した電流量は、２．０Ａである。デバイス５２ｄの試験時の電流値２．５Ａが、３．０Ａ以下かつ２．０Ａより大きいため、３台の電源ユニット５０ａをユニットグループ６０ａとする。これにより、電源ユニットを効率よくデバイスに割り当てることができる。   Furthermore, the current value corresponding to one device 52d or 52e is equal to or less than the total current amount that can be supplied by the corresponding power supply unit 50a or 50b. Further, the current amount is larger than the total current amount that can be supplied by the unit obtained by removing one power supply unit from the power supply unit 50a or 50b. For example, when the maximum current amount of the power supply unit 50a is 1A, the total current amount of the three power supply units 50a is 3.0A. The total amount of current obtained by adding the maximum power amount excluding one power supply unit 50a from the three power supply units 50a is 2.0A. Since the current value 2.5A during the test of the device 52d is 3.0A or less and larger than 2.0A, the three power supply units 50a are set as a unit group 60a. Thereby, a power supply unit can be efficiently allocated to a device.

さらに、制御部４１は、試験時の電流値の大きい順にデバイスグループ６２を決定する。例えば、図１０（ｃ）において、デバイス５２ｄはデバイス５２ｅより試験時の電流値が大きい。これにより、効率よく、デバイスグループ６２を決定できる。   Further, the control unit 41 determines the device group 62 in descending order of the current value during the test. For example, in FIG. 10C, the device 52d has a larger current value during the test than the device 52e. Thereby, the device group 62 can be determined efficiently.

さらに、ステップＳ１２のように、制御部４１は、デバイス５２毎のリーク電流Ｉｄｄｑから試験時の電流値を算出する。これにより、デバイス５２毎の試験時の電流値を効率よく算出できる。試験時の電流値を算出は、リーク電流以外を用いてもよい。   Further, as in step S <b> 12, the control unit 41 calculates a current value at the time of testing from the leakage current Iddq for each device 52. Thereby, the current value during the test for each device 52 can be calculated efficiently. The current value at the time of the test may be calculated using other than the leak current.

実施例１においては、複数のデバイス５２がウエーハ２０に形成されており、複数の端子がウエーハ２０に接触するプローブカード２４のプローブ２２である例について説明した。デバイス５２および端子は、これ以外でもよい。試験として、機能試験を例に説明したがこれ以外の試験でもよい。複数の電源ユニット５０ｆが供給可能な最大電流量が互いに同じである例を説明したが、互いに異なっていてもよい。   In the first embodiment, the example in which the plurality of devices 52 are formed on the wafer 20 and the plurality of terminals are the probes 22 of the probe card 24 in contact with the wafer 20 has been described. The device 52 and the terminal may be other than this. As a test, a functional test has been described as an example, but other tests may be used. Although an example has been described in which the maximum amount of current that can be supplied by the plurality of power supply units 50f is the same, they may be different from each other.

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。   Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.

なお、以上の説明に関して更に以下の付記を開示する。
（付記１）複数のデバイスに電気的に接続される複数の端子と、前記複数の端子を介し、前記複数のデバイスに電圧を印加する複数の電源ユニットと、前記複数のデバイス毎に試験時に流れる電流値を算出し、前記電流値に基づき、前記複数のデバイスのうち同時に試験するデバイスを構成要素とするデバイスグループを決定する制御部と、を具備することを特徴とする試験装置。
（付記２）前記制御部は、前記デバイスグループ内のデバイス毎に並列に電圧を供給する前記複数の電源ユニットの少なくとも一部の電源ユニットを構成要素とするユニットグループを決定することを特徴とする付記１記載の試験装置。
（付記３）前記制御部は、前記デバイスグループ内のデバイス毎に決定されたユニットグループが電源ユニットを共有しないように、前記ユニットグループを決定することを特徴とする付記２記載の試験装置。
（付記４）前記制御部は、前記デバイスグループ内のデバイス毎に、１つのデバイスに対応する前記電流値が、前記少なくとも一部の電源ユニットの供給可能な最大の電流量を合算した電流量以下であり、前記少なくとも一部の電源ユニットから１つの電源ユニットを除いた電源ユニットの供給可能な最大の電流量を合算した電流量より大きくなるように、前記ユニットグループを決定することを特徴とする付記２または３記載の試験装置。
（付記５）前記複数のデバイスは同じウエーハに形成されており、前記複数の端子は前記ウエーハに接触するプローブであることを特徴とする付記１から４のいずれか一項記載の試験装置。
（付記６）前記制御部は、前記複数のデバイス毎のリーク電流から前記電流値を算出することを特徴とする付記１から５のいずれか一項記載の試験装置。
（付記７）前記複数の電源ユニットが供給可能な最大電流量は互いに同じであることを特徴とする付記１から６のいずれか一項記載の試験装置。
（付記８）複数のデバイスに電気的に接続される複数の端子と、前記複数の端子を介し、前記複数のデバイスに電圧を印加する複数の電源ユニットと、を具備する試験装置を用いた試験方法であって、前記複数のデバイス毎に試験時に流れる電流値を算出するステップと、前記電流値に基づき、前記複数のデバイスのうち同時に試験するデバイスを構成要素とするデバイスグループを決定するステップと、を含むことを特徴とする試験方法。 In addition, the following additional notes are disclosed regarding the above description.
(Appendix 1) A plurality of terminals electrically connected to a plurality of devices, a plurality of power supply units for applying a voltage to the plurality of devices via the plurality of terminals, and a flow for each of the plurality of devices during a test A test apparatus comprising: a control unit that calculates a current value and determines a device group having, as components, devices to be tested simultaneously among the plurality of devices based on the current value.
(Additional remark 2) The said control part determines the unit group which uses at least one power supply unit of the said several power supply unit which supplies a voltage in parallel for every device in the said device group as a component. The test apparatus according to appendix 1.
(Additional remark 3) The said control part determines the said unit group so that the unit group determined for every device in the said device group may not share a power supply unit, The test apparatus of Additional remark 2 characterized by the above-mentioned.
(Supplementary Note 4) In the control unit, for each device in the device group, the current value corresponding to one device is equal to or less than a total current amount that can be supplied by the at least some power supply units. And the unit group is determined so as to be larger than the total current amount that can be supplied by the power supply unit excluding one power supply unit from the at least some power supply units. The test apparatus according to appendix 2 or 3.
(Supplementary Note 5) The test apparatus according to any one of Supplementary Notes 1 to 4, wherein the plurality of devices are formed on the same wafer, and the plurality of terminals are probes that contact the wafer.
(Supplementary Note 6) The test apparatus according to any one of Supplementary Notes 1 to 5, wherein the control unit calculates the current value from a leakage current for each of the plurality of devices.
(Supplementary note 7) The test apparatus according to any one of supplementary notes 1 to 6, wherein the maximum amount of current that can be supplied by the plurality of power supply units is the same.
(Supplementary Note 8) Testing using a test apparatus including a plurality of terminals electrically connected to a plurality of devices, and a plurality of power supply units that apply voltages to the plurality of devices via the plurality of terminals. A method of calculating a current value flowing during a test for each of the plurality of devices, and determining a device group including, as a component, devices to be tested simultaneously among the plurality of devices based on the current value; The test method characterized by including these.

１０ 本体
１２ ウエーハプローバ
１４ ヘッド
１６ ステージ
１８ ウエーハチャック
２０ ウエーハ
２２ プローブ
２４ プローブカード
２６ コネクタピン
３０ チップ
３１ 回路領域
４０ 本体部
４１ 制御部
４６ 測定部
４７ 電源部
４８ リレー部
５０ 電源ユニット
５２ デバイス
６０ ユニットグループ
６２ デバイスグループ DESCRIPTION OF SYMBOLS 10 Main body 12 Wafer prober 14 Head 16 Stage 18 Wafer chuck 20 Wafer 22 Probe 24 Probe card 26 Connector pin 30 Chip 31 Circuit area 40 Main body part 41 Control part 46 Measurement part 47 Power supply part 48 Relay part 50 Power supply unit 52 Device 60 Unit group 62 Device groups

Claims (5)

複数のデバイスに電気的に接続される複数の端子と、
前記複数の端子を介し、前記複数のデバイスに電圧を印加する複数の電源ユニットと、
前記複数のデバイス毎に試験時に流れる電流値を算出し、前記電流値に基づき、前記複数のデバイスのうち同時に試験するデバイスを構成要素とするデバイスグループを決定する制御部と、
を具備することを特徴とする試験装置。 A plurality of terminals electrically connected to a plurality of devices;
A plurality of power supply units for applying a voltage to the plurality of devices via the plurality of terminals;
A control unit that calculates a current value that flows during a test for each of the plurality of devices, and determines a device group that includes a device to be tested simultaneously among the plurality of devices based on the current value;
A test apparatus comprising: 前記制御部は、前記デバイスグループ内のデバイス毎に並列に電圧を供給する前記複数の電源ユニットの少なくとも一部の電源ユニットを構成要素とするユニットグループを決定することを特徴とする請求項１記載の試験装置。   The said control part determines the unit group which uses at least one power supply unit of the said several power supply unit which supplies a voltage in parallel for every device in the said device group as a component. Testing equipment. 前記制御部は、前記デバイスグループ内のデバイス毎に決定されたユニットグループが電源ユニットを共有しないように、前記ユニットグループを決定することを特徴とする請求項２記載の試験装置。   The test apparatus according to claim 2, wherein the control unit determines the unit group so that the unit group determined for each device in the device group does not share a power supply unit. 前記制御部は、前記デバイスグループ内のデバイス毎に、１つのデバイスに対応する前記電流値が、前記少なくとも一部の電源ユニットの供給可能な最大の電流量を合算した電流量以下であり、前記少なくとも一部の電源ユニットから１つの電源ユニットを除いた電源ユニットの供給可能な最大の電流量を合算した電流量より大きくなるように、前記ユニットグループを決定することを特徴とする請求項２または３記載の試験装置。   The control unit, for each device in the device group, the current value corresponding to one device is equal to or less than a total current amount that can be supplied by the at least some power supply units, The unit group is determined so as to be larger than a total current amount that is obtained by adding a maximum amount of current that can be supplied by a power supply unit obtained by removing one power supply unit from at least some power supply units. 3. The test apparatus according to 3. 複数のデバイスに電気的に接続される複数の端子と、前記複数の端子を介し、前記複数のデバイスに電圧を印加する複数の電源ユニットと、を具備する試験装置を用いた試験方法であって、
前記複数のデバイス毎に試験時に流れる電流値を算出するステップと、
前記電流値に基づき、前記複数のデバイスのうち同時に試験するデバイスを構成要素とするデバイスグループを決定するステップと、
を含むことを特徴とする試験方法。 A test method using a test apparatus comprising: a plurality of terminals electrically connected to a plurality of devices; and a plurality of power supply units that apply voltages to the plurality of devices through the plurality of terminals. ,
Calculating a current value flowing during a test for each of the plurality of devices;
Determining, based on the current value, a device group including a device to be tested simultaneously among the plurality of devices;
A test method comprising:
JP2013055568A 2013-03-18 2013-03-18 Testing apparatus and testing method Pending JP2014181969A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013055568A JP2014181969A (en) 2013-03-18 2013-03-18 Testing apparatus and testing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013055568A JP2014181969A (en) 2013-03-18 2013-03-18 Testing apparatus and testing method

Publications (1)

Publication Number Publication Date
JP2014181969A true JP2014181969A (en) 2014-09-29

Family

ID=51700826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013055568A Pending JP2014181969A (en) 2013-03-18 2013-03-18 Testing apparatus and testing method

Country Status (1)

Country Link
JP (1) JP2014181969A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002354664A (en) * 2001-05-23 2002-12-06 Advantest Corp Electric-power capacity setting method, power supply device, and power supply device for semiconductor-device testing device
JP2006090953A (en) * 2004-09-27 2006-04-06 Matsushita Electric Ind Co Ltd Semiconductor device inspection board
JP2008122362A (en) * 2006-10-20 2008-05-29 Matsushita Electric Ind Co Ltd Semiconductor inspection device and semiconductor inspection technique
JP2009059875A (en) * 2007-08-31 2009-03-19 Panasonic Corp Semiconductor device manufacturing method and semiconductor device
JP2009133629A (en) * 2007-11-28 2009-06-18 Renesas Technology Corp Apparatus for testing semiconductor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002354664A (en) * 2001-05-23 2002-12-06 Advantest Corp Electric-power capacity setting method, power supply device, and power supply device for semiconductor-device testing device
JP2006090953A (en) * 2004-09-27 2006-04-06 Matsushita Electric Ind Co Ltd Semiconductor device inspection board
JP2008122362A (en) * 2006-10-20 2008-05-29 Matsushita Electric Ind Co Ltd Semiconductor inspection device and semiconductor inspection technique
JP2009059875A (en) * 2007-08-31 2009-03-19 Panasonic Corp Semiconductor device manufacturing method and semiconductor device
JP2009133629A (en) * 2007-11-28 2009-06-18 Renesas Technology Corp Apparatus for testing semiconductor

Similar Documents

Publication Publication Date Title
US7944225B2 (en) Method and apparatus for providing a tester integrated circuit for testing a semiconductor device under test
US20170256324A1 (en) Device inspection method, probe card, interposer, and inspection apparatus
US10684322B2 (en) Systems and methods of testing multiple dies
US10901034B2 (en) TSVS, test circuits, scan cells, comparators, electrical source, and resistor
KR100891328B1 (en) Parallel type test system for semiconductor device and method of testing semiconductor device in parallel
US9684053B2 (en) Wafer for testing and a test system
US20110099443A1 (en) Test apparatus
CN104991097B (en) A kind of probe card
JP2014181969A (en) Testing apparatus and testing method
US20150168482A1 (en) Configurable test equipment
KR101781895B1 (en) System for testing multi chip package
KR102425472B1 (en) Test device and system for testing a plurality of semiconductor apparatus
US20110254579A1 (en) Semiconductor test method and semiconductor test system
JP2005091065A (en) Apparatus and method for supplying semiconductor device with operating voltage
JP6986910B2 (en) Voltage application device and output voltage waveform formation method
JP2010165819A (en) Apparatus and method for testing semiconductor integrated circuits
EP3112885B1 (en) Devices and methods for testing integrated circuits
JP5056736B2 (en) Inspection apparatus and inspection method
JP2004095802A (en) Semiconductor testing apparatus
JPH09298222A (en) System and method for measuring semiconductor device
US20130234750A1 (en) Semiconductor wafer and method for testing the same
JP2012242129A (en) Semiconductor test device and semiconductor test method
JP2018040762A (en) Inspection device, inspection system, inspection metho, and inspection program
JP2011029512A (en) Method and apparatus for testing semiconductor integrated circuit
JP2007085735A (en) Inspection method of semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150611

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151201

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20160509

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170328