JP2014179593A - Sealing sheet for semiconductor elements, semiconductor device, and method for manufacturing semiconductor device - Google Patents

Sealing sheet for semiconductor elements, semiconductor device, and method for manufacturing semiconductor device Download PDF

Info

Publication number
JP2014179593A
JP2014179593A JP2014022331A JP2014022331A JP2014179593A JP 2014179593 A JP2014179593 A JP 2014179593A JP 2014022331 A JP2014022331 A JP 2014022331A JP 2014022331 A JP2014022331 A JP 2014022331A JP 2014179593 A JP2014179593 A JP 2014179593A
Authority
JP
Japan
Prior art keywords
sealing
semiconductor device
semiconductor element
release film
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014022331A
Other languages
Japanese (ja)
Inventor
Go Torinari
剛 鳥成
yusaku Shimizu
祐作 清水
Hideshi Toyoda
英志 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2014022331A priority Critical patent/JP2014179593A/en
Priority to PCT/JP2014/053321 priority patent/WO2014126150A1/en
Priority to SG11201505894RA priority patent/SG11201505894RA/en
Priority to KR1020157020563A priority patent/KR20150117653A/en
Priority to TW103104996A priority patent/TWI618200B/en
Publication of JP2014179593A publication Critical patent/JP2014179593A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/30—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer formed with recesses or projections, e.g. hollows, grooves, protuberances, ribs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/18—Layered products comprising a layer of synthetic resin characterised by the use of special additives
    • B32B27/20—Layered products comprising a layer of synthetic resin characterised by the use of special additives using fillers, pigments, thixotroping agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2264/00—Composition or properties of particles which form a particulate layer or are present as additives
    • B32B2264/10—Inorganic particles
    • B32B2264/107—Ceramic
    • B32B2264/108—Carbon, e.g. graphite particles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/50—Properties of the layers or laminate having particular mechanical properties
    • B32B2307/538—Roughness
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/748—Releasability
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2581/00—Seals; Sealing equipment; Gaskets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

PROBLEM TO BE SOLVED: To provide: a sealing sheet for semiconductor elements which makes possible to manufacture a semiconductor device arranged so that a piece of information given by marking can be visually recognized well; and a manufacturing method thereof.SOLUTION: A sealing sheet for semiconductor elements comprises: a mold releasing film having a surface put in a condition in which the surface smoothness (Ra) is 0.1-0.5 μm, and the average distance (RSm) between asperities is 90-125 μm; and a sealing material layer disposed on the mold releasing film.

Description

本発明は、半導体素子用封止シート、半導体装置及び半導体装置の製造方法に関する。 The present invention relates to a sealing sheet for a semiconductor element, a semiconductor device, and a method for manufacturing a semiconductor device.

樹脂封止された半導体装置（半導体パッケージ）は、製品識別の為、メーカー名、製品名、ロット番号などがマーキングされた後、出荷されている。半導体装置のマーキング部の視認性が悪いと、メーカーでの製品識別ができなかったり、ユーザーでの製品識別ができなかったりするなどの不具合を生じることがある。 A resin-sealed semiconductor device (semiconductor package) is shipped after a manufacturer name, a product name, a lot number, etc. are marked for product identification. If the visibility of the marking portion of the semiconductor device is poor, there may be a problem that the product cannot be identified by the manufacturer or the product cannot be identified by the user.

特許文献１では、無機充填材、有機染料及びカーボンブラックを、それぞれ特定量とすることで、良好なＹＡＧレーザーマーキング性が得られることが記載されている。しかしながら、マーキング部の視認性についていまだ改善の余地がある。 Patent Document 1 describes that a good YAG laser marking property can be obtained by setting specific amounts of the inorganic filler, the organic dye, and the carbon black, respectively. However, there is still room for improvement in the visibility of the marking portion.

ところで、半導体パッケージの表面にキズや汚れがあると外観品位の点で問題となることがある。このような外観の小さなキズや汚れに関しては、半導体パッケージの表面を鏡面ではなく梨地にすることで実質的に目立たなくすることが可能である。 By the way, if there are scratches or dirt on the surface of the semiconductor package, there may be a problem in terms of appearance quality. With respect to such small scratches and dirt of the appearance, it is possible to make the surface of the semiconductor package substantially inconspicuous by making the surface of the semiconductor package not a mirror surface.

特開２００１−２４７７４７号公報JP 2001-247747 A

しかしながら、梨地面は鏡面に比べてマーキングしにくい。また、梨地面の非マーキング部は白く反射する（梨地面の非マーキング部は明度が上がる）ため、マーキング部を視認することが難しい。したがって、半導体パッケージの表面（ひょうめん）が梨地である場合は、表面が鏡面である場合に比べてマーキングで付された情報を読み取り難い。 However, the pear ground is harder to mark than the mirror surface. Moreover, since the non-marking part of the pear ground is reflected in white (the non-marking part of the pear ground has a higher brightness), it is difficult to visually recognize the marking part. Therefore, when the surface of the semiconductor package is textured, it is difficult to read the information given by the marking as compared with the case where the surface is a mirror surface.

本発明は前記問題点に鑑みなされたものであり、マーキングで付された情報を良好に視認可能な半導体装置を製造できる半導体素子用封止シート及び製造方法を提供することを目的とする。本発明はまた、半導体装置表面が梨地であってもマーキングで付された情報を良好に視認できる半導体装置を提供することを目的とする。 This invention is made | formed in view of the said problem, and it aims at providing the sealing sheet for semiconductor elements which can manufacture the semiconductor device which can visually recognize the information attached | subjected by marking favorably, and a manufacturing method. It is another object of the present invention to provide a semiconductor device that can satisfactorily visually recognize information provided by marking even when the surface of the semiconductor device is textured.

すなわち、第１の本発明は、表面平滑性（Ｒａ）０．１〜０．５μｍ及び凹凸平均間隔（ＲＳｍ）９０〜１２５μｍの表面状態を備える離型フィルムと、離型フィルム上に配置された封止材層とを備える半導体素子用封止シートに関する。 That is, 1st this invention was arrange | positioned on a release film provided with the surface state of surface smoothness (Ra) 0.1-0.5 micrometer and uneven | corrugated average space | interval (RSm) 90-125 micrometers, and a release film. It is related with the sealing sheet for semiconductor elements provided with a sealing material layer.

第１の本発明の封止シートは、離型フィルムが特定の表面状態を有するため、離型フィルム上に配置された封止材層は特有の梨地状態を有する。第１の本発明の封止シートで半導体素子を封止することで得られる半導体装置の表面は、特有の梨地状態を有する。よって、第１の本発明の封止シートを使用することで、マーキングで付された情報を良好に視認可能な半導体装置を製造できる。その結果、製品の識別性を向上することが可能で、品名、ロット番号等の誤認を防止できる。また、半導体装置の表面は梨地状態であるので、キズや汚れが目立たち難い。 In the sealing sheet of the first aspect of the present invention, since the release film has a specific surface state, the sealing material layer disposed on the release film has a specific satin state. The surface of the semiconductor device obtained by encapsulating the semiconductor element with the encapsulating sheet of the first aspect of the present invention has a specific satin state. Therefore, by using the sealing sheet of the first aspect of the present invention, it is possible to manufacture a semiconductor device that can satisfactorily visually recognize the information given by the marking. As a result, it is possible to improve product identification, and prevent misidentification of product names, lot numbers, and the like. Further, since the surface of the semiconductor device is in a satin state, scratches and dirt are hardly noticeable.

第１の本発明はまた、表面平滑性（Ｒａ）０．１〜０．５μｍ及び凹凸平均間隔（ＲＳｍ）９０〜１２５μｍの表面状態を備える離型フィルム、並びに離型フィルム上に配置された封止材層を備える封止シートで半導体素子を封止することにより得られた半導体装置に関する。 The first aspect of the present invention also provides a release film having a surface state with a surface smoothness (Ra) of 0.1 to 0.5 μm and an unevenness average interval (RSm) of 90 to 125 μm, and a seal disposed on the release film. The present invention relates to a semiconductor device obtained by sealing a semiconductor element with a sealing sheet including a stopper layer.

封止シートを用いた半導体装置の製造方法として、例えば、封止シートを用いて半導体チップなどの半導体素子を封止し、次いで封止シートから離型フィルムを剥離し封止材層を露出させ、露出した封止材層に対しマーキングを行うことがある。 As a method for manufacturing a semiconductor device using a sealing sheet, for example, a semiconductor element such as a semiconductor chip is sealed using a sealing sheet, and then a release film is peeled from the sealing sheet to expose a sealing material layer. In some cases, the exposed sealing material layer is marked.

第１の本発明において使用する封止シートは、離型フィルムが特定の表面状態を有するため、離型フィルム上に積層された封止材層（露出部分）は特有の梨地状態を有する。この封止シートを用いて封止された半導体装置の表面は特有の梨地状態を有する。よって、非マーキング部の明度上昇を抑制することが可能で、マーキング部の視認性を改善できる。その結果、製品の識別性を向上することが可能で、品名、ロット番号等の誤認を防止できる。また、半導体装置の表面は梨地状態であるので、キズや汚れが目立たち難い。 Since the release film has a specific surface state in the sealing sheet used in the first aspect of the present invention, the sealing material layer (exposed portion) laminated on the release film has a specific satin state. The surface of the semiconductor device sealed with this sealing sheet has a peculiar satin state. Therefore, it is possible to suppress an increase in the brightness of the non-marking part, and the visibility of the marking part can be improved. As a result, it is possible to improve product identification, and prevent misidentification of product names, lot numbers, and the like. Further, since the surface of the semiconductor device is in a satin state, scratches and dirt are hardly noticeable.

封止材層を形成する樹脂組成物は、カーボンブラックを０．０１〜１重量％含有することが好ましい。これにより、マーキング性が良好に得られる。 The resin composition forming the sealing material layer preferably contains 0.01 to 1% by weight of carbon black. Thereby, marking property is obtained favorably.

樹脂組成物が充填材を７０〜９５重量％含有することが好ましい。これにより、マーキング性に優れた樹脂表面硬度を得ることができる。 The resin composition preferably contains 70 to 95% by weight of a filler. Thereby, the resin surface hardness excellent in marking property can be obtained.

第１の本発明の半導体装置は、封止シートで半導体素子を封止して、半導体素子及び半導体素子を覆う封止材層を備える封止体を形成する工程（Ｉ）と、封止体から離型フィルムを剥離する工程（ＩＩ）とを含む方法により得られたことが好ましい。さらに、方法は、封止材層の露出部分にマーキングする工程（ＩＩＩ）を含んでもよい。 The semiconductor device according to the first aspect of the present invention includes a step (I) of sealing a semiconductor element with a sealing sheet to form a sealing body including a semiconductor element and a sealing material layer covering the semiconductor element; It is preferable to have obtained by the method including process (II) which peels a release film from. Further, the method may include a step (III) of marking an exposed portion of the encapsulant layer.

第１の本発明はまた、封止シートで半導体素子を封止して、半導体素子及び半導体素子を覆う封止材層を備える封止体を形成する工程（Ｉ）と、封止体から離型フィルムを剥離する工程（ＩＩ）とを含む半導体装置の製造方法に関する。さらに、方法は、封止材層の露出部分にマーキングする工程（ＩＩＩ）を含んでもよい。 The first aspect of the present invention also includes a step (I) of forming a sealing body including a semiconductor element and a sealing material layer covering the semiconductor element by sealing the semiconductor element with a sealing sheet, and separating from the sealing body. The present invention relates to a method for manufacturing a semiconductor device including a step (II) of peeling a mold film. Further, the method may include a step (III) of marking an exposed portion of the encapsulant layer.

第２の本発明は、表面平滑性（Ｒａ）０．１〜０．５μｍ及び凹凸平均間隔（ＲＳｍ）９０〜１２５μｍの表面状態を備える金型を用いて、半導体素子を樹脂封止することにより得られた半導体装置に関する。 2nd this invention carries out resin sealing of the semiconductor element using the metal mold | die provided with the surface state of surface smoothness (Ra) 0.1-0.5 micrometer and uneven | corrugated average space | interval (RSm) 90-125 micrometers. The present invention relates to the obtained semiconductor device.

金型を用いた半導体装置の製造方法として、例えば、半導体チップなどの半導体素子を金型中で樹脂封止した後、封止樹脂部分に対しマーキングを行うことがある。 As a method for manufacturing a semiconductor device using a mold, for example, a semiconductor element such as a semiconductor chip is resin-sealed in a mold, and then marking is performed on a sealing resin portion.

第２の本発明において使用する金型は、特定の表面状態を有するため、この金型を用いて封止された半導体装置表面は特有の梨地状態を有する。よって、非マーキング部の明度上昇を抑制でき、マーキング部の視認性を改善できる。その結果、製品の識別性を向上でき、品名、ロット番号等の誤認を防止できる。 Since the metal mold | die used in 2nd this invention has a specific surface state, the semiconductor device surface sealed using this metal mold | die has a peculiar satin state. Therefore, the brightness increase of a non-marking part can be suppressed and the visibility of a marking part can be improved. As a result, product identification can be improved, and misidentification of product names, lot numbers, etc. can be prevented.

例えば、金型は、特定の表面状態を備えるキャビティ凹部が形成された第１金型部（キャビティ型ともいう）と、パーティング面を備える第２金型部（コア型ともいう）とを備える。第２金型部は、通常、パーティング面上に配置された把持部材をさらに備える。把持部材はワークを把持するための部材である。 For example, the mold includes a first mold part (also referred to as a cavity mold) in which a cavity recess having a specific surface state is formed, and a second mold part (also referred to as a core mold) including a parting surface. . A 2nd metal mold | die part is further equipped with the holding member normally arrange | positioned on a parting surface. The gripping member is a member for gripping the workpiece.

半導体素子を樹脂封止する方法としては、例えば、キャビティ凹部上に樹脂組成物を配置する工程と、ワークをパーティング面上に配置する工程と、キャビティ凹部上に配置された樹脂組成物を加熱して溶融させる工程と、型締めして、半導体素子及び半導体素子を覆う樹脂組成物を備える封止体を形成する工程とを含む方法などがある。さらに、封止体を加熱して、樹脂組成物を硬化させてもよい。 As a method for resin-sealing a semiconductor element, for example, a step of placing a resin composition on a cavity recess, a step of placing a workpiece on a parting surface, and heating the resin composition placed on the cavity recess And a step of forming a sealing body including a semiconductor element and a resin composition covering the semiconductor element by clamping the mold. Furthermore, the sealing body may be heated to cure the resin composition.

カーボンブラックを０．０１〜１重量％含有する樹脂組成物を用いて樹脂封止されることが好ましい。これにより、マーキング性が良好に得られる。 Resin sealing is preferably performed using a resin composition containing 0.01 to 1% by weight of carbon black. Thereby, marking property is obtained favorably.

樹脂組成物が充填材を７０〜９５重量％含有することが好ましい。これにより、マーマーキング性に優れた樹脂表面硬度を得ることができる。 The resin composition preferably contains 70 to 95% by weight of a filler. Thereby, the resin surface hardness excellent in the marmarking property can be obtained.

第２の本発明の半導体装置は、金型を用いて、半導体素子を樹脂封止して、半導体素子及び半導体素子を覆う樹脂組成物を備える封止体を形成する工程（ｉ）を含む方法により得られたことが好ましい。さらに、方法は、封止体をマーキングする工程（ｉｉ）を含んでもよい。 The semiconductor device of the second aspect of the present invention includes a step (i) of forming a sealing body including a semiconductor element and a resin composition covering the semiconductor element by resin-sealing the semiconductor element using a mold. It was preferable that it was obtained by. Further, the method may include a step (ii) of marking the sealing body.

第２の本発明はまた、金型を用いて、半導体素子を樹脂封止して、半導体素子及び半導体素子を覆う樹脂組成物を備える封止体を形成する工程（ｉ）を含む半導体装置の製造方法に関する。さらに、方法は、封止体をマーキングする工程（ｉｉ）を含んでもよい。 According to a second aspect of the present invention, there is provided a semiconductor device including a step (i) of forming a sealing body including a semiconductor element and a resin composition covering the semiconductor element by resin-sealing the semiconductor element using a mold. It relates to a manufacturing method. Further, the method may include a step (ii) of marking the sealing body.

本発明によれば、マーキングで付された情報を良好に視認可能な半導体装置を製造できる半導体素子用封止シート及び製造方法を提供できる。本発明によれば、表面（ひょうめん）が梨地であるにもかかわらず、マーキング部を良好に視認可能な半導体装置を提供できる。 ADVANTAGE OF THE INVENTION According to this invention, the sealing sheet for semiconductor elements which can manufacture the semiconductor device which can visually recognize the information attached | subjected by marking favorably, and a manufacturing method can be provided. According to the present invention, it is possible to provide a semiconductor device in which the marking portion can be satisfactorily viewed despite the fact that the surface is a satin finish.

封止シートの断面を示す模式図であるIt is a schematic diagram which shows the cross section of a sealing sheet. 実施形態１の半導体装置の製造方法の一工程を模式的に示す断面図である。FIG. 3 is a cross-sectional view schematically showing one step of the method for manufacturing the semiconductor device of Embodiment 1. 実施形態１の半導体装置の製造方法の一工程を模式的に示す断面図である。FIG. 3 is a cross-sectional view schematically showing one step of the method for manufacturing the semiconductor device of Embodiment 1. 実施形態１の半導体装置の製造方法の一工程を模式的に示す断面図である。FIG. 3 is a cross-sectional view schematically showing one step of the method for manufacturing the semiconductor device of Embodiment 1. 実施形態１の半導体装置の製造方法の一工程を模式的に示す断面図である。FIG. 3 is a cross-sectional view schematically showing one step of the method for manufacturing the semiconductor device of Embodiment 1. 実施形態１の半導体装置の製造方法の一工程を模式的に示す断面図である。FIG. 3 is a cross-sectional view schematically showing one step of the method for manufacturing the semiconductor device of Embodiment 1. 実施形態１の半導体装置の製造方法の一工程を模式的に示す断面図である。FIG. 3 is a cross-sectional view schematically showing one step of the method for manufacturing the semiconductor device of Embodiment 1. 実施形態１の半導体装置の製造方法の一工程を模式的に示す断面図である。FIG. 3 is a cross-sectional view schematically showing one step of the method for manufacturing the semiconductor device of Embodiment 1. 実施形態２の半導体装置の製造方法の一工程を模式的に示す断面図である。FIG. 10 is a cross-sectional view schematically showing one step of the method for manufacturing the semiconductor device of Embodiment 2. 実施形態２の半導体装置の製造方法の一工程を模式的に示す断面図である。FIG. 10 is a cross-sectional view schematically showing one step of the method for manufacturing the semiconductor device of Embodiment 2. 実施形態２の半導体装置の製造方法の一工程を模式的に示す断面図である。FIG. 10 is a cross-sectional view schematically showing one step of the method for manufacturing the semiconductor device of Embodiment 2.

［実施形態１］
［封止シート］
図１に示すように、封止シート１０は、離型フィルム３１と、離型フィルム３１上に配置された封止材層３２とを備える。離型フィルム３１を剥離すると、封止材層３２の離型フィルム３１との接触面が露出する。なお、図１において、封止材層３２は離型フィルム３１の全面に形成されているが、全面に形成されている必要はない。 [Embodiment 1]
[Sealing sheet]
As shown in FIG. 1, the sealing sheet 10 includes a release film 31 and a sealing material layer 32 disposed on the release film 31. When the release film 31 is peeled off, the contact surface of the sealing material layer 32 with the release film 31 is exposed. In FIG. 1, the sealing material layer 32 is formed on the entire surface of the release film 31, but it is not necessary to be formed on the entire surface.

離型フィルム３１の封止材層３２との接触面は、表面平滑性（Ｒａ）０．１〜０．５μｍ、及び凹凸平均間隔（ＲＳｍ）９０〜１２５μｍの表面状態を備える。 The contact surface of the release film 31 with the sealing material layer 32 has a surface state with a surface smoothness (Ra) of 0.1 to 0.5 μm and an unevenness average interval (RSm) of 90 to 125 μm.

離型フィルム３１の表面平滑性（Ｒａ）は０．１μｍ以上であり、好ましくは０．２μｍ以上である。０．１μｍ以上であるので、耐傷性に優れた樹脂表面を形成でき（細かなキズなどを目立たなくでき）、結果として、半導体装置の外観品位を向上できる。なおかつ樹脂表面にコントラストが付き易くなるため、マーキング部の視認性に優れた樹脂表面状態を形成できる。一方、離型フィルム３１の表面平滑性（Ｒａ）は０．５μｍ以下であり、好ましくは０．４μｍ以下である。０．５μｍ以下であるので、フィルム強度の低下が少なく製造及び使用時における破れや破損の懸念がない。なおかつ樹脂表面にコントラストが付き易くなるため、マーキング部の視認性に優れた樹脂表面状態を形成できる。 The surface smoothness (Ra) of the release film 31 is 0.1 μm or more, preferably 0.2 μm or more. Since it is 0.1 μm or more, a resin surface having excellent scratch resistance can be formed (fine scratches can be made inconspicuous), and as a result, the appearance quality of the semiconductor device can be improved. In addition, since the resin surface is easily contrasted, a resin surface state excellent in the visibility of the marking portion can be formed. On the other hand, the surface smoothness (Ra) of the release film 31 is 0.5 μm or less, preferably 0.4 μm or less. Since it is 0.5 micrometer or less, there is little fear of the tear and damage at the time of manufacture and use with few fall of film strength. In addition, since the resin surface is easily contrasted, a resin surface state excellent in the visibility of the marking portion can be formed.

離型フィルム３１の表面平滑性（Ｒａ）は、離型フィルム３１の製造工程の製造法の変更や材量の変更により、調整できる。
なお、表面平滑性（Ｒａ）は、実施例に記載の方法で測定できる。 The surface smoothness (Ra) of the release film 31 can be adjusted by changing the manufacturing method of the release film 31 or changing the amount of material.
In addition, surface smoothness (Ra) can be measured by the method as described in an Example.

離型フィルム３１の凹凸平均間隔（ＲＳｍ）は９０μｍ以上であり、好ましくは９５μｍ以上である。９０μｍ以上であるので、レーザー照射等にてマーキングを行う際に文字が滲む等防ぐ事ができる。また、非マーキング部の明度上昇を抑制できる。また、離型フィルム３１の凹凸平均間隔（ＲＳｍ）は１２５μｍ以下であり、好ましくは１２０μｍ以下である。１２５μｍ以下であるので、レーザー照射等にてマーキングを行う際に文字がぼやける等を防ぐ事ができる。また、非マーキング部の明度上昇を抑制できる。 The uneven | corrugated average space | interval (RSm) of the release film 31 is 90 micrometers or more, Preferably it is 95 micrometers or more. Since the thickness is 90 μm or more, characters can be prevented from bleeding when marking is performed by laser irradiation or the like. Moreover, the brightness increase of a non-marking part can be suppressed. Moreover, the uneven | corrugated average space | interval (RSm) of the release film 31 is 125 micrometers or less, Preferably it is 120 micrometers or less. Since the thickness is 125 μm or less, characters can be prevented from being blurred when marking is performed by laser irradiation or the like. Moreover, the brightness increase of a non-marking part can be suppressed.

離型フィルム３１の凹凸平均間隔（ＲＳｍ）は、離型フィルム製作時の作製工程の変更ならびに材量の変更により、上記範囲に調整できる。
なお、凹凸平均間隔（ＲＳｍ）は、実施例に記載の方法で測定できる。 The uneven | corrugated average space | interval (RSm) of the mold release film 31 can be adjusted to the said range by the change of the preparation process at the time of mold release film manufacture, and the change of material amount.
In addition, an uneven | corrugated average space | interval (RSm) can be measured by the method as described in an Example.

表面平滑性（Ｒａ）及び凹凸平均間隔（ＲＳｍ）を上記範囲に調整するために、離型フィルム３１を表面加工することが好ましい。表面加工方法は特に限定されないが、エンボス加工が好ましい。例えば、離型フィルム３１に熱を加え離型フィルム３１を軟化させ、これをロール状のエンボス型に通して加圧することで、離型フィルム３１表面に特定の凹凸を形成できる。 In order to adjust the surface smoothness (Ra) and the uneven average distance (RSm) to the above ranges, it is preferable to surface-treat the release film 31. The surface processing method is not particularly limited, but embossing is preferable. For example, specific unevenness can be formed on the surface of the release film 31 by applying heat to the release film 31 to soften the release film 31 and pressing it through a roll-shaped embossing die.

離型フィルム３１の構成材料としては特に限定されないが、例えば、ポリエチレン、ポリプロピレン、ポリエチレンテレフタラート（ＰＥＴ）、ポリメチルペンテン、塩化ビニルなどが挙げられる。なかでも、表面平滑性（Ｒａ）及び凹凸平均間隔（ＲＳｍ）を前記範囲に調整しやすいという点から、ポリエチレンテレフタラートが好ましい。なお、離型フィルム３１は、フッ素系剥離剤など従来公知の剥離剤により表面コートされていてもよい。 The constituent material of the release film 31 is not particularly limited, and examples thereof include polyethylene, polypropylene, polyethylene terephthalate (PET), polymethylpentene, and vinyl chloride. Among these, polyethylene terephthalate is preferable because it is easy to adjust the surface smoothness (Ra) and the unevenness average interval (RSm) to the above ranges. The release film 31 may be surface-coated with a conventionally known release agent such as a fluorine release agent.

離型フィルム３１の厚さは特に限定されず、適宜設定できる。例えば、５〜１２５μｍに設定できる。 The thickness of the release film 31 is not particularly limited and can be set as appropriate. For example, it can be set to 5 to 125 μm.

封止材層３２は通常、熱硬化性を備える。 The sealing material layer 32 usually has thermosetting properties.

封止材層３２を形成する樹脂組成物は、カーボンブラックを含有することが好ましい。 The resin composition forming the sealing material layer 32 preferably contains carbon black.

樹脂組成物中のカーボンブラックの含有量は、好ましくは０．０１重量％以上であり、より好ましくは０．０２重量％以上である。０．０１重量％以上であると、マーキング性が良好に得られる。また、カーボンブラックの含有量は、好ましくは１重量％以下であり、より好ましくは０．５重量％以下である。１重量％以下であると、マーキング文字のコンストラストが明確になり良好なマーキング状態を得ることができる。 The content of carbon black in the resin composition is preferably 0.01% by weight or more, more preferably 0.02% by weight or more. When it is 0.01% by weight or more, good marking properties can be obtained. The carbon black content is preferably 1% by weight or less, more preferably 0.5% by weight or less. When it is 1% by weight or less, the marking character has a clear contrast and a good marking state can be obtained.

樹脂組成物は充填材を含有することが好ましい。充填材としては、石英ガラス、タルク、シリカ（溶融シリカや結晶性シリカ等）、アルミナ、窒化アルミニウム、窒化珪素、窒化ホウ素の粉末などの無機充填材が好ましい。これらは単独で用いてもよいし、２種以上併用してもよい。 The resin composition preferably contains a filler. As the filler, inorganic fillers such as quartz glass, talc, silica (such as fused silica and crystalline silica), alumina, aluminum nitride, silicon nitride, and boron nitride powder are preferable. These may be used alone or in combination of two or more.

なかでも、硬化体の熱線膨張係数を低減し、封止後の反りを抑制できるという点から、シリカ粉末を用いることが好ましく、シリカ粉末のなかでも溶融シリカ粉末を用いることがより好ましい。溶融シリカ粉末としては、球状溶融シリカ粉末、破砕溶融シリカ粉末が挙げられるが、流動性という観点から、球状溶融シリカ粉末を用いることが特に好ましい。なかでも、平均粒径が０．１〜１００μｍの範囲のものを用いることが好ましく、０．３〜６０μｍの範囲のものを用いることが特に好ましい。 Especially, it is preferable to use a silica powder from the point that the thermal linear expansion coefficient of a hardening body can be reduced and the curvature after sealing can be suppressed, and it is more preferable to use a fused silica powder among silica powders. Examples of the fused silica powder include spherical fused silica powder and crushed fused silica powder. From the viewpoint of fluidity, it is particularly preferable to use a spherical fused silica powder. Especially, it is preferable to use a thing with the average particle diameter of the range of 0.1-100 micrometers, and it is especially preferable to use the thing of the range which is 0.3-60 micrometers.

なお、平均粒径は、母集団から任意に抽出される試料を用い、レーザー回折散乱式粒度分布測定装置を用いて測定することにより導き出すことができる。 The average particle diameter can be derived by using a sample arbitrarily extracted from the population and measuring it using a laser diffraction / scattering particle size distribution measuring apparatus.

樹脂組成物中の充填材の含有量は、好ましくは７０重量％以上であり、より好ましくは８０重量％以上であり、さらに好ましくは８５重量％以上である。７０重量％以上であると、低吸水率で信頼性の高い半導体装置が得られる。また、充填材の含有量は、好ましくは９５重量％以下であり、より好ましくは９０重量％以下である。９５重量％以下であると、封止シートとしての可とう性が得やすい。 The content of the filler in the resin composition is preferably 70% by weight or more, more preferably 80% by weight or more, and further preferably 85% by weight or more. When the content is 70% by weight or more, a highly reliable semiconductor device with low water absorption can be obtained. Further, the content of the filler is preferably 95% by weight or less, more preferably 90% by weight or less. When it is 95% by weight or less, flexibility as a sealing sheet is easily obtained.

樹脂組成物は、熱硬化性樹脂を含有することが好ましい。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂などが挙げられる。 The resin composition preferably contains a thermosetting resin. Examples of the thermosetting resin include an epoxy resin and a phenol resin.

エポキシ樹脂としては、特に限定されるものではない。例えば、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、変性ビスフェノールＡ型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、変性ビスフェノールＦ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、フェノキシ樹脂等の各種のエポキシ樹脂を用いることができる。これらエポキシ樹脂は単独で用いてもよいし２種以上併用してもよい。 The epoxy resin is not particularly limited. For example, triphenylmethane type epoxy resin, cresol novolac type epoxy resin, biphenyl type epoxy resin, modified bisphenol A type epoxy resin, bisphenol A type epoxy resin, bisphenol F type epoxy resin, modified bisphenol F type epoxy resin, dicyclopentadiene type Various epoxy resins such as an epoxy resin, a phenol novolac type epoxy resin, and a phenoxy resin can be used. These epoxy resins may be used alone or in combination of two or more.

エポキシ樹脂の硬化後の靭性及びエポキシ樹脂の反応性を確保する観点からは、エポキシ当量１５０〜２５０、軟化点もしくは融点が５０〜１３０℃の常温で固形のものが好ましく、なかでも、信頼性の観点から、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂が好ましい。柔軟性に優れるという点から、ビスフェノールＦ型エポキシ樹脂が好ましい。 From the viewpoint of ensuring the toughness of the epoxy resin after curing and the reactivity of the epoxy resin, those having an epoxy equivalent of 150 to 250 and a softening point or melting point of 50 to 130 ° C. are preferably solid, and particularly reliable. From the viewpoint, triphenylmethane type epoxy resin, cresol novolac type epoxy resin, and biphenyl type epoxy resin are preferable. From the viewpoint of excellent flexibility, bisphenol F type epoxy resin is preferred.

フェノール樹脂は、エポキシ樹脂との間で硬化反応を生起するものであれば特に限定されるものではない。例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、ビフェニルアラルキル樹脂、ジシクロペンタジエン型フェノール樹脂、クレゾールノボラック樹脂、レゾール樹脂等が用いられる。これらフェノール樹脂は単独で用いてもよいし、２種以上併用してもよい。 The phenol resin is not particularly limited as long as it causes a curing reaction with the epoxy resin. For example, a phenol novolak resin, a phenol aralkyl resin, a biphenyl aralkyl resin, a dicyclopentadiene type phenol resin, a cresol novolak resin, a resole resin, or the like is used. These phenolic resins may be used alone or in combination of two or more.

フェノール樹脂としては、エポキシ樹脂との反応性の観点から、水酸基当量が７０〜２５０、軟化点が５０〜１１０℃のものを用いることが好ましく、なかでも硬化反応性が高いという観点から、フェノールノボラック樹脂を好適に用いることができる。また、信頼性の観点から、フェノールアラルキル樹脂やビフェニルアラルキル樹脂のような低吸湿性のものも好適に用いることができる。 From the viewpoint of reactivity with the epoxy resin, it is preferable to use a phenol resin having a hydroxyl group equivalent of 70 to 250 and a softening point of 50 to 110 ° C., and in particular, a phenol novolac from the viewpoint of high curing reactivity. Resin can be used suitably. From the viewpoint of reliability, low hygroscopic materials such as phenol aralkyl resins and biphenyl aralkyl resins can also be suitably used.

エポキシ樹脂とフェノール樹脂の配合割合は、硬化反応性という観点から、エポキシ樹脂中のエポキシ基１当量に対して、フェノール樹脂中の水酸基の合計が０．７〜１．５当量となるように配合することが好ましく、より好ましくは０．９〜１．２当量である。 From the viewpoint of curing reactivity, the blending ratio of the epoxy resin and the phenol resin is blended so that the total number of hydroxyl groups in the phenol resin is 0.7 to 1.5 equivalents with respect to 1 equivalent of the epoxy group in the epoxy resin. Preferably, it is 0.9 to 1.2 equivalents.

樹脂組成物中のエポキシ樹脂及びフェノール樹脂の合計含有量は、好ましくは５重量％以上である。また、エポキシ樹脂及びフェノール樹脂の合計含有量は、好ましくは８重量％以下である。 The total content of the epoxy resin and the phenol resin in the resin composition is preferably 5% by weight or more. The total content of the epoxy resin and the phenol resin is preferably 8% by weight or less.

樹脂組成物は、エラストマーを含有することが好ましい。 The resin composition preferably contains an elastomer.

エラストマーは、封止に必要な可撓性を封止材層３２に付与するものであり、このような作用を奏するものであれば特にその構造を限定するものではない。例えば、ポリアクリル酸エステル等の各種アクリル系共重合体、スチレンアクリレート系共重合体、ブタジエンゴム、スチレン−ブタジエンゴム（ＳＢＲ）、エチレン−酢酸ビニルコポリマー（ＥＶＡ）、イソプレンゴム、アクリロニトリルゴム等のゴム質重合体を用いることができる。なかでも、エポキシ樹脂へ分散させやすく、またエポキシ樹脂との反応性も高いために、封止材層３２の可とう性や耐熱性や強度を向上させることができるという観点から、ブタジエン系もしくはスチレン系共重合体を用いることが好ましい。これらは単独で用いてもよいし、２種以上併せて用いてもよい。 The elastomer imparts flexibility necessary for sealing to the sealing material layer 32, and the structure is not particularly limited as long as such an effect is exhibited. For example, various acrylic copolymers such as polyacrylates, styrene acrylate copolymers, butadiene rubber, styrene-butadiene rubber (SBR), ethylene-vinyl acetate copolymer (EVA), isoprene rubber, acrylonitrile rubber, etc. Polymers can be used. Among these, from the viewpoint that the flexibility, heat resistance and strength of the sealing material layer 32 can be improved because it is easily dispersed in the epoxy resin and has high reactivity with the epoxy resin. It is preferable to use a copolymer. These may be used alone or in combination of two or more.

なお、アクリル系共重合体は、例えば、所定の混合比にしたアクリルモノマー混合物を、定法によってラジカル重合することにより合成することができる。ラジカル重合の方法としては、有機溶剤を溶媒に行う溶液重合法や、水中に原料モノマーを分散させながら重合を行う懸濁重合法が用いられる。その際に用いる重合開始剤としては、例えば、２，２’−アゾビスイソブチロニトリル、２，２’−アゾビス−（２，４−ジメチルバレロニトリル）、２，２’−アゾビス−４−メトキシ−２，４−ジメチルバレロニトリル、その他のアゾ系又はジアゾ系重合開始剤、ベンゾイルパーオキサイド及びメチルエチルケトンパーオキサイド等の過酸化物系重合開始剤等が用いられる。なお、懸濁重合の場合は、例えばポリアクリルアミド、ポリビニルアルコールのような分散剤を加えることが望ましい。 The acrylic copolymer can be synthesized, for example, by radical polymerization of an acrylic monomer mixture having a predetermined mixing ratio by a conventional method. As a method for radical polymerization, a solution polymerization method in which an organic solvent is used as a solvent or a suspension polymerization method in which polymerization is performed while dispersing raw material monomers in water are used. As a polymerization initiator used in that case, for example, 2,2′-azobisisobutyronitrile, 2,2′-azobis- (2,4-dimethylvaleronitrile), 2,2′-azobis-4- Methoxy-2,4-dimethylvaleronitrile, other azo or diazo polymerization initiators, peroxide polymerization initiators such as benzoyl peroxide and methyl ethyl ketone peroxide are used. In the case of suspension polymerization, it is desirable to add a dispersing agent such as polyacrylamide or polyvinyl alcohol.

エラストマーの含有量は、エポキシ樹脂及びフェノール樹脂の合計含有量１００重量部に対して、好ましくは１５重量部以上、より好ましくは３０重量部以上である。また、エラストマーの含有量は、好ましくは６０重量部以下、より好ましくは５０重量部以下、さらに好ましくは３５重量部以下である。 The content of the elastomer is preferably 15 parts by weight or more, more preferably 30 parts by weight or more with respect to 100 parts by weight of the total content of the epoxy resin and the phenol resin. The elastomer content is preferably 60 parts by weight or less, more preferably 50 parts by weight or less, and still more preferably 35 parts by weight or less.

樹脂組成物は、硬化促進剤を含有することが好ましい。 The resin composition preferably contains a curing accelerator.

硬化促進剤は、硬化を進行させるものであれば特に限定されるものではないが、硬化性と保存性の観点から、トリフェニルホスフィンやテトラフェニルホスホニウムテトラフェニルボレート等の有機リン系化合物や、イミダゾール系化合物が好適に用いられる。これら硬化促進剤は、単独で用いても良いし、他の硬化促進剤と併用しても構わない。 The curing accelerator is not particularly limited as long as it allows curing to proceed. From the viewpoint of curability and storage stability, organophosphorus compounds such as triphenylphosphine and tetraphenylphosphonium tetraphenylborate, and imidazole. System compounds are preferably used. These curing accelerators may be used alone or in combination with other curing accelerators.

硬化促進剤の含有量は、エポキシ樹脂及びフェノール樹脂の合計含有量１００重量部に対して、好ましくは０．２重量部以上である。また、硬化促進剤の含有量は、好ましくは３重量部以下である。 The content of the curing accelerator is preferably 0.2 parts by weight or more with respect to 100 parts by weight of the total content of the epoxy resin and the phenol resin. The content of the curing accelerator is preferably 3 parts by weight or less.

なお、樹脂組成物には、上記の各成分以外に必要に応じて、シランカップリング剤等他の添加剤を適宜配合できる。 In addition to the above components, other additives such as a silane coupling agent can be appropriately added to the resin composition as necessary.

封止材層３２の厚みは、特に制限されるものではなく、半導体装置の厚み規格等によって決定されるが、通常、２０〜１０００μｍに設定することが好ましく、より好ましくは５０〜５００μｍである。 The thickness of the sealing material layer 32 is not particularly limited and is determined by the thickness standard of the semiconductor device, etc., but is usually preferably set to 20 to 1000 μm, more preferably 50 to 500 μm.

封止シート１０は、例えば、つぎのようにして製造することができる。
すなわち、まず、先に述べた封止材層３２用の各材料を均一に分散混合し、樹脂組成物を調製する。そして、調製された樹脂組成物を、シート状に形成する。この形成方法としては、例えば、調製された樹脂組成物を押出成形してシート状に形成する方法（混練押出）や、調製された樹脂組成物を有機溶剤等に溶解または分散してワニスを調製し、このワニスを、離型フィルム３１上に塗工し乾燥させることにより封止シート１０を製造する方法（溶剤塗工）等があげられる。溶剤塗工では、得られた封止シート１０上に、必要に応じて封止材層３２を複数積層することで、封止材層３２の厚みを調整する。なお、封止シート１０には、必要に応じ、封止材層３２の表面（ひょうめん）を保護するために、封止材層３２上にポリエステルフィルム等の剥離シートを貼り合わせ、封止時に剥離するようにしてもよい。 The sealing sheet 10 can be manufactured as follows, for example.
That is, first, each material for the sealing material layer 32 described above is uniformly dispersed and mixed to prepare a resin composition. And the prepared resin composition is formed in a sheet form. As this forming method, for example, a method in which the prepared resin composition is extruded to form a sheet (kneading extrusion), or a varnish is prepared by dissolving or dispersing the prepared resin composition in an organic solvent or the like. And the method (solvent coating) etc. which manufacture the sealing sheet 10 by coating this varnish on the release film 31 and making it dry are mention | raise | lifted. In the solvent coating, the thickness of the sealing material layer 32 is adjusted by laminating a plurality of sealing material layers 32 as necessary on the obtained sealing sheet 10. In addition, in order to protect the surface (hymen) of the sealing material layer 32, the sealing sheet 10 is bonded with a release sheet such as a polyester film on the sealing material layer 32 as necessary. You may make it peel.

ワニスを調製する際に用いる有機溶剤としては、例えば、メチルエチルケトン、アセトン、シクロヘキサノン、ジオキサン、ジエチルケトン、トルエン、酢酸エチル等を用いることができる。これらは単独でもしくは二種以上併せて用いられる。また、通常、ワニスの固形分濃度が６０〜９０重量％の範囲となるように有機溶剤を用いることが好ましい。 As an organic solvent used when preparing a varnish, methyl ethyl ketone, acetone, cyclohexanone, dioxane, diethyl ketone, toluene, ethyl acetate etc. can be used, for example. These may be used alone or in combination of two or more. In general, it is preferable to use an organic solvent so that the solid content concentration of the varnish is in the range of 60 to 90% by weight.

封止シート１０を混練押出により製造することにより、ボイドが少なく、厚みの均一性に優れた封止シート１０を得ることができる。混練押出により製造する方法としては、例えば、上述の各成分を溶融混練することにより樹脂組成物（混練物）を調製し、得られた樹脂組成物を塑性加工してシート状に形成し、シート状の樹脂組成物を離型フィルム３１上に重ねる方法などが挙げられる。 By manufacturing the sealing sheet 10 by kneading extrusion, the sealing sheet 10 with few voids and excellent thickness uniformity can be obtained. As a method of manufacturing by kneading extrusion, for example, a resin composition (kneaded material) is prepared by melt-kneading the above-described components, and the obtained resin composition is plastically processed to form a sheet, For example, a method of stacking the resin composition on the release film 31 may be used.

混練方法としては特に限定されず、ミキシングロール、加圧式ニーダー、押出機などの公知の混練機を用いる方法が挙げられる。混練温度は上記各成分の軟化点以上であれば特に制限されないが、例えば３０〜１５０℃、エポキシ樹脂の熱硬化性を考慮すると、好ましくは４０〜１４０℃、さらに好ましくは６０〜１２０℃である。混練時間は、例えば１〜３０分間、好ましくは５〜１５分間である。 It does not specifically limit as a kneading method, The method of using well-known kneading machines, such as a mixing roll, a pressure-type kneader, and an extruder, is mentioned. The kneading temperature is not particularly limited as long as it is equal to or higher than the softening point of each of the above components. For example, when considering the thermosetting property of the epoxy resin, it is preferably 40 to 140 ° C, and more preferably 60 to 120 ° C. . The kneading time is, for example, 1 to 30 minutes, preferably 5 to 15 minutes.

溶融混練後の樹脂組成物は、冷却することなく高温状態のままで、塑性加工することが好ましい。塑性加工方法としては、特に制限されず、平板プレス法、Ｔダイ押出法、ロール圧延法、ロール混練法、インフレーション押出法、共押出法、カレンダー成形法などが挙げられる。塑性加工温度としては、上記各成分の軟化点以上であれば特に制限されないが、エポキシ樹脂の熱硬化性および加工性を考慮すると、例えば、４０〜１５０℃、好ましくは、５０〜１４０℃、さらに好ましくは、６０〜１２０℃である。 The resin composition after melt-kneading is preferably subjected to plastic working in a high temperature state without cooling. The plastic working method is not particularly limited, and examples thereof include a flat plate pressing method, a T-die extrusion method, a roll rolling method, a roll kneading method, an inflation extrusion method, a co-extrusion method, and a calendar molding method. The plastic processing temperature is not particularly limited as long as it is equal to or higher than the softening point of each of the above components, but considering the thermosetting property and workability of the epoxy resin, for example, 40 to 150 ° C., preferably 50 to 140 ° C. Preferably, it is 60-120 degreeC.

封止シート１０は半導体素子を封止するために使用される。封止シート１０で半導体素子を封止する方法としては、例えば、封止シート１０の封止材層３２に半導体素子を埋め込む方法、軟化させた封止シート１０で半導体素子を覆う方法などが代表的である。 The sealing sheet 10 is used for sealing the semiconductor element. Examples of the method for sealing the semiconductor element with the sealing sheet 10 include a method of embedding the semiconductor element in the sealing material layer 32 of the sealing sheet 10 and a method of covering the semiconductor element with the softened sealing sheet 10. Is.

封止材層３２に半導体素子を埋め込む方法に関し、例えば、支持板、支持板上に積層された粘着剤及び粘着剤上に仮固定された半導体素子を備えるチップ仮固定体と、チップ仮固定体上に配置された封止シート１０とを備える積層体を、平行平板方式で熱プレスすることにより、封止材層３２に半導体素子を埋め込むことができる。支持板の材料としては特に限定されず、例えば、ＳＵＳなどの金属材料、ポリイミド、ポリアミドイミド、ポリエーテルエーテルケトン、ポリエーテルサルフォンなどのプラスチック材料などである。粘着剤としては特に限定されないが、容易に剥離できるという理由から、通常は、熱発泡性粘着剤などの熱剥離性粘着剤などを使用する。 Regarding a method of embedding a semiconductor element in the sealing material layer 32, for example, a chip temporary fixing body including a support plate, an adhesive laminated on the support plate, and a semiconductor element temporarily fixed on the adhesive, and a chip temporary fixing body A semiconductor element can be embedded in the encapsulant layer 32 by hot pressing a laminate including the encapsulating sheet 10 disposed thereon in a parallel plate method. The material of the support plate is not particularly limited, and examples thereof include metal materials such as SUS, and plastic materials such as polyimide, polyamideimide, polyether ether ketone, and polyether sulfone. Although it does not specifically limit as an adhesive, Usually, heat peelable adhesives, such as a heat foamable adhesive, are used from the reason that it can peel easily.

また、封止材層３２に半導体素子を埋め込む方法に関し、例えば、基板、基板上に配置された半導体素子及び半導体素子上に配置された封止シート１０を備える積層構造体を、平行平板方式で熱プレスすることにより、封止材層３２に半導体素子を埋め込むこともできる。基板としては特に限定されず、例えば、ガラス布基材エポキシ樹脂銅張積層板、鉄ニッケル合金板、半導体ウェハなどが挙げられる。 In addition, regarding a method of embedding a semiconductor element in the sealing material layer 32, for example, a stacked structure including a substrate, a semiconductor element disposed on the substrate, and a sealing sheet 10 disposed on the semiconductor element is formed in a parallel plate method. The semiconductor element can be embedded in the sealing material layer 32 by hot pressing. It does not specifically limit as a board | substrate, For example, a glass cloth base material epoxy resin copper clad laminated board, an iron nickel alloy board, a semiconductor wafer etc. are mentioned.

封止材層３２は、半導体素子及びそれに付随する要素を外部環境から保護するための封止樹脂として機能できる。 The sealing material layer 32 can function as a sealing resin for protecting the semiconductor element and its accompanying elements from the external environment.

［半導体装置の製造方法の要旨］
実施形態１の半導体装置の製造方法は、例えば、封止シート１０で半導体素子を封止して、半導体素子及び半導体素子を覆う封止材層３２を備える封止体を形成する工程（Ｉ）と、封止体から離型フィルム３１を剥離し封止材層３２を露出させる工程（ＩＩ）と、封止材層３２の露出部分にマーキングする工程（ＩＩＩ）とを含む。 [Summary of Manufacturing Method of Semiconductor Device]
In the method for manufacturing a semiconductor device according to the first embodiment, for example, a semiconductor element is sealed with a sealing sheet 10 to form a sealing body including a semiconductor element and a sealing material layer 32 covering the semiconductor element (I). And a step (II) of peeling the release film 31 from the sealing body to expose the sealing material layer 32, and a step (III) of marking the exposed portion of the sealing material layer 32.

なお、工程（Ｉ）〜（ＩＩＩ）の順番としては、工程（Ｉ）、（ＩＩ）、（ＩＩＩ）の順番、工程（ＩＩ）、（Ｉ）、（ＩＩＩ）の順番などがある。なかでも、工程（Ｉ）、（ＩＩ）、（ＩＩＩ）の順番が好ましい。 Note that the order of the steps (I) to (III) includes the order of the steps (I), (II), and (III), the order of the steps (II), (I), and (III). Especially, the order of process (I), (II), (III) is preferable.

図２〜図８に示すように、具体的には、例えば、チップ仮固定体２３及びチップ仮固定体２３上に配置された封止シート１０を備える積層体を平行平板方式で熱プレスして封止体３４を形成する工程（Ａ）と、封止体３４から離型フィルム３１を剥離し、封止材層３２を露出させる工程（Ｂ）と、封止体３４をダイシングして半導体パッケージ３７を得る工程（Ｃ）と、封止材層３２の露出部分にマーキングする工程（Ｄ）とを含む方法などにより、半導体パッケージ３７を製造できる。 As shown in FIG. 2 to FIG. 8, specifically, for example, the laminated body including the chip temporary fixing body 23 and the sealing sheet 10 disposed on the chip temporary fixing body 23 is hot-pressed in a parallel plate method. A step (A) for forming the sealing body 34, a step (B) for peeling the release film 31 from the sealing body 34 and exposing the sealing material layer 32, and a semiconductor package by dicing the sealing body 34 The semiconductor package 37 can be manufactured by a method including the step (C) of obtaining the step 37 and the step (D) of marking the exposed portion of the sealing material layer 32.

なお、工程（Ａ）〜（Ｄ）の順番としては、例えば、工程（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）の順番、工程（Ｂ）、（Ａ）、（Ｃ）、（Ｄ）の順番が挙げられる。これらの順番において、工程（Ｄ）を工程（Ｃ）より先に行ってもよい。なかでも、工程（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）の順番が好ましい。 In addition, as an order of process (A)-(D), for example, order of process (A), (B), (C), (D), process (B), (A), (C), ( The order of D) is mentioned. In these orders, step (D) may be performed prior to step (C). Especially, the order of process (A), (B), (C), (D) is preferable.

［半導体装置の製造方法の具体例］
以下、半導体装置の製造方法の一例を詳細に説明する。 [Specific Example of Manufacturing Method of Semiconductor Device]
Hereinafter, an example of a method for manufacturing a semiconductor device will be described in detail.

図２に示すように、チップ仮固定体２３及びチップ仮固定体２３上に配置された封止シート１０を備える積層体を準備する。 As shown in FIG. 2, the laminated body provided with the sealing sheet 10 arrange | positioned on the chip temporary fixing body 23 and the chip temporary fixing body 23 is prepared.

チップ仮固定体２３は、仮固定材２０及び仮固定材２０上に配置された半導体チップ３３を備える。仮固定材２０としては、ステンレス板、金属板、半導体ウエハなどが挙げられる。仮固定材２０は、通常、ステンレス板、金属板又は半導体ウエハなどの支持板と、支持板上に積層された粘着剤とを備える。この場合、半導体チップ３３は粘着剤によって支持板に仮固定されている。 The chip temporary fixing body 23 includes a temporary fixing material 20 and a semiconductor chip 33 disposed on the temporary fixing material 20. Examples of the temporary fixing material 20 include a stainless plate, a metal plate, and a semiconductor wafer. The temporary fixing material 20 usually includes a support plate such as a stainless plate, a metal plate, or a semiconductor wafer, and an adhesive laminated on the support plate. In this case, the semiconductor chip 33 is temporarily fixed to the support plate with an adhesive.

次いで、図３に示すように、平行平板方式で積層体を熱プレスして封止体３４を形成する。封止体３４は、半導体チップ３３及び半導体チップ３３を覆う封止材層３２を備える。封止体３４は、仮固定材２０及び離型フィルム３１と接している。 Next, as shown in FIG. 3, the laminated body is hot-pressed by a parallel plate method to form a sealing body 34. The sealing body 34 includes a semiconductor chip 33 and a sealing material layer 32 that covers the semiconductor chip 33. The sealing body 34 is in contact with the temporary fixing material 20 and the release film 31.

封止条件（熱プレスの温度、時間など）は適宜設定できる。 Sealing conditions (temperature of hot press, time, etc.) can be set as appropriate.

熱プレスの温度は好ましくは７０℃以上、より好ましくは８０℃以上、さらに好ましくは９０℃以上である。７０℃以上であると、封止材層３２を溶融させることができる。熱プレスの温度は好ましくは１２０℃以下、より好ましくは１１０℃以下である。１２０℃以下であると、成形物の反りを抑制することができる。 The temperature of the hot press is preferably 70 ° C. or higher, more preferably 80 ° C. or higher, and further preferably 90 ° C. or higher. The sealing material layer 32 can be fuse | melted as it is 70 degreeC or more. The temperature of the hot press is preferably 120 ° C. or lower, more preferably 110 ° C. or lower. The curvature of a molded product can be suppressed as it is 120 degrees C or less.

熱プレスする圧力は、好ましくは０．５ＭＰａ以上、より好ましくは１ＭＰａ以上である。０．５ＭＰａ以上であると、ボイドなく封止することができる。また、積層体を熱プレスする圧力は、好ましくは１０ＭＰａ以下、より好ましくは８ＭＰａ以下である。１０ＭＰａ以下であると、半導体チップ３３に大きな損傷を与えることなく封止することができる。 The pressure for hot pressing is preferably 0.5 MPa or more, more preferably 1 MPa or more. It can seal without a void as it is 0.5 Mpa or more. Moreover, the pressure which heat-presses a laminated body becomes like this. Preferably it is 10 MPa or less, More preferably, it is 8 MPa or less. When the pressure is 10 MPa or less, the semiconductor chip 33 can be sealed without damaging it.

熱プレスする時間は、好ましくは０．３分以上、より好ましくは０．５分以上である。また、熱プレスする時間は、好ましくは１０分以下、より好ましくは５分以下である。 The time for hot pressing is preferably 0.3 minutes or more, more preferably 0.5 minutes or more. The time for hot pressing is preferably 10 minutes or less, more preferably 5 minutes or less.

熱プレスは減圧雰囲気下で行うことが好ましい。減圧雰囲気下で熱プレスすることにより、ボイドを低減できる。減圧条件としては、圧力が、例えば、０．１ｋＰａ〜５ｋＰａ、好ましくは、０．１ｋＰａ〜１ｋＰａである。 The hot pressing is preferably performed in a reduced pressure atmosphere. By hot pressing in a reduced pressure atmosphere, voids can be reduced. As decompression conditions, the pressure is, for example, 0.1 kPa to 5 kPa, or preferably 0.1 kPa to 1 kPa.

図４に示すように、封止体３４から離型フィルム３１を剥離し、封止材層３２を露出させる。 As shown in FIG. 4, the release film 31 is peeled from the sealing body 34 to expose the sealing material layer 32.

次いで、封止体３４を加熱して、封止材層３２を硬化させる。 Next, the sealing body 34 is heated to cure the sealing material layer 32.

加熱温度は、好ましくは１００℃以上、より好ましくは１１０℃以上である。一方、加熱温度の上限は、好ましくは２００℃以下、より好ましくは１８０℃以下、さらに好ましくは１４０℃以下である。加熱時間は、好ましくは１０分以上、より好ましくは３０分以上である。一方、加熱時間の上限は、好ましくは７２０分以下、より好ましくは４８０分以下である。 The heating temperature is preferably 100 ° C. or higher, more preferably 110 ° C. or higher. On the other hand, the upper limit of the heating temperature is preferably 200 ° C. or lower, more preferably 180 ° C. or lower, and further preferably 140 ° C. or lower. The heating time is preferably 10 minutes or more, more preferably 30 minutes or more. On the other hand, the upper limit of the heating time is preferably 720 minutes or less, more preferably 480 minutes or less.

次いで、図５に示すように、封止体３４から仮固定材２０を剥離する。仮固定材２０の剥離後、半導体チップ３３が露出した状態で、プラズマ処理等により封止体３４の表面をクリーニングすることが好ましい。 Next, as shown in FIG. 5, the temporary fixing material 20 is peeled from the sealing body 34. After the temporary fixing material 20 is peeled off, the surface of the sealing body 34 is preferably cleaned by plasma treatment or the like with the semiconductor chip 33 exposed.

図６に示すように、仮固定材２０の剥離により露出した半導体チップ３３と接続する再配線３５を封止体３４上に形成する。 As shown in FIG. 6, a rewiring 35 connected to the semiconductor chip 33 exposed by peeling off the temporary fixing material 20 is formed on the sealing body 34.

具体的には、露出している半導体チップ３３上へ真空成膜法等の公知の方法を利用して金属シード層を形成し、セミアディティブ法等により、再配線３５を形成する。その後、再配線３５及び封止体３４上へポリイミドやＰＢＯ等の絶縁層を形成することが好ましい。 Specifically, a metal seed layer is formed on the exposed semiconductor chip 33 using a known method such as a vacuum film forming method, and the rewiring 35 is formed by a semi-additive method or the like. Thereafter, it is preferable to form an insulating layer such as polyimide or PBO on the rewiring 35 and the sealing body 34.

図７に示すように、再配線３５上にバンプ３６を形成するバンピング加工を行うことが好ましい。バンピング加工は、半田ボールや半田メッキ等公知の方法で行う。バンプ３６の材質は特に限定されないが、例えば、錫−鉛系金属材、錫−銀系金属材、錫−銀−銅系金属材、錫−亜鉛系金属材、錫−亜鉛−ビスマス系金属材等の半田類（合金）や、金系金属材、銅系金属材等である。 As shown in FIG. 7, it is preferable to perform a bumping process for forming a bump 36 on the rewiring 35. The bumping process is performed by a known method such as solder ball or solder plating. The material of the bump 36 is not particularly limited. For example, a tin-lead metal material, a tin-silver metal material, a tin-silver-copper metal material, a tin-zinc metal material, and a tin-zinc-bismuth metal material. Such as solders (alloys), gold-based metal materials, copper-based metal materials, and the like.

図８に示すように、封止体３４をダイシングして半導体パッケージ３７を得る。ダイシングは従来公知の方法で行うことができる。半導体パッケージ３７は、半導体チップ３３と、半導体チップ３３を覆う封止材層３２とを備える。 As shown in FIG. 8, a semiconductor package 37 is obtained by dicing the sealing body 34. Dicing can be performed by a conventionally known method. The semiconductor package 37 includes a semiconductor chip 33 and a sealing material layer 32 that covers the semiconductor chip 33.

半導体パッケージ３７の封止材層３２にマーキングする。 The sealing material layer 32 of the semiconductor package 37 is marked.

マーキング方法としては特に限定されず、印刷方法やレーザーマーキング方法などの各種マーキング方法を利用できる。なかでも、封止材層の露出部分に良好にマーキングできるという理由から、レーザーマーキングが好ましい。これにより、鮮明なマークを付すことができ、品名、ロット番号等の誤認を防止できる。 The marking method is not particularly limited, and various marking methods such as a printing method and a laser marking method can be used. Among these, laser marking is preferable because it allows good marking on the exposed portion of the encapsulant layer. As a result, a clear mark can be attached, and misidentification of the product name, lot number, etc. can be prevented.

レーザーマーキングを行う際には、公知のレーザーマーキング装置を利用することができる。また、レーザーとしては、気体レーザー、固体レーザー、液体レーザーなどの各種レーザーを利用することができる。具体的には、気体レーザーとしては、特に制限されず、公知の気体レーザーを利用することができるが、炭酸ガスレーザー（ＣＯ２レーザー）、エキシマレーザー（ＡｒＦレーザー、ＫｒＦレーザー、ＸｅＣｌレーザー、ＸｅＦレーザーなど）が好適である。また、固体レーザーとしては、特に制限されず、公知の固体レーザーを利用することができるが、ＹＡＧレーザー（Ｎｄ：ＹＡＧレーザーなど）、ＹＶＯ４レーザーが好適である。なかでも、前記表面状態を持つフィルムを良好にマーキングできるという理由から、ＹＡＧレーザーが好ましい。 When performing laser marking, a known laser marking apparatus can be used. As the laser, various lasers such as a gas laser, a solid laser, and a liquid laser can be used. Specifically, the gas laser is not particularly limited, and a known gas laser can be used, but a carbon dioxide laser (CO 2 laser), an excimer laser (ArF laser, KrF laser, XeCl laser, XeF laser). Etc.) are preferred. The solid laser is not particularly limited, and a known solid laser can be used, but a YAG laser (Nd: YAG laser or the like) and a YVO 4 laser are preferable. Among these, a YAG laser is preferable because the film having the surface state can be satisfactorily marked.

以上の方法により得られた半導体パッケージ３７は、電子機器に使用できる。 The semiconductor package 37 obtained by the above method can be used for an electronic device.

（変形例１）
実施形態１では、半導体パッケージ３７の封止材層３２にマーキングするが、変形例１では、封止体３４の封止材層３２にマーキングする。具体的には、封止材層３２を硬化させ、次いで封止体３４から仮固定材２０を剥離した後に、封止体３４の封止材層３２にマーキングする。また、封止材層３２を硬化させ、封止体３４の封止材層３２にマーキングした後に、封止体３４から仮固定材２０を剥離してもよい。 (Modification 1)
In the first embodiment, the sealing material layer 32 of the semiconductor package 37 is marked. In the first modification, the sealing material layer 32 of the sealing body 34 is marked. Specifically, after the sealing material layer 32 is cured and then the temporary fixing material 20 is peeled off from the sealing body 34, the sealing material layer 32 of the sealing body 34 is marked. Alternatively, the temporary fixing material 20 may be peeled off from the sealing body 34 after the sealing material layer 32 is cured and marked on the sealing material layer 32 of the sealing body 34.

［実施形態２］
実施形態２では、表面平滑性（Ｒａ）０．１〜０．５μｍ及び凹凸平均間隔（ＲＳｍ）９０〜１２５μｍの表面状態を備える金型を用いて、半導体素子を樹脂封止して、半導体装置を得る。
なお、実施形態１で説明した内容は、その説明を省略する。 [Embodiment 2]
In the second embodiment, a semiconductor device is resin-sealed by using a mold having a surface state with a surface smoothness (Ra) of 0.1 to 0.5 μm and an uneven average interval (RSm) of 90 to 125 μm, and a semiconductor device Get.
Note that the description of the contents described in the first embodiment is omitted.

まず、金型５１について説明する。 First, the mold 51 will be described.

金型５１の表面平滑性（Ｒａ）は０．１μｍ以上であり、好ましくは０．２μｍ以上である。０．１μｍ以上であるので、耐傷性に優れた樹脂表面を形成でき（細かなキズなどを目立たなくでき）、結果として、半導体装置の外観品位を向上できる。なおかつ樹脂表面にコントラストが付き易くなるため、マーキング部の視認性に優れた樹脂表面状態を形成できる。また、金型５１の表面平滑性（Ｒａ）は０．５μｍ以下であり、好ましくは０．４μｍ以下である。０．５μｍ以下であるので、フィルム強度の低下が少なく製造及び使用時における破れや破損の懸念がない。なおかつ樹脂表面にコントラストが付き易くなるため、マーキング部の視認性に優れた樹脂表面状態を形成できる。 The surface smoothness (Ra) of the mold 51 is 0.1 μm or more, preferably 0.2 μm or more. Since it is 0.1 μm or more, a resin surface having excellent scratch resistance can be formed (fine scratches can be made inconspicuous), and as a result, the appearance quality of the semiconductor device can be improved. In addition, since the resin surface is easily contrasted, a resin surface state excellent in the visibility of the marking portion can be formed. Further, the surface smoothness (Ra) of the mold 51 is 0.5 μm or less, preferably 0.4 μm or less. Since it is 0.5 micrometer or less, there is little fear of the tear and damage at the time of manufacture and use with few fall of film strength. In addition, since the resin surface is easily contrasted, a resin surface state excellent in the visibility of the marking portion can be formed.

金型５１の表面平滑性（Ｒａ）は、金型材質、金型製造時の仕上げ等の製造工程により、上記範囲に調整できる。
なお、表面平滑性（Ｒａ）は、実施例に記載の方法で測定できる。 The surface smoothness (Ra) of the mold 51 can be adjusted to the above range by a manufacturing process such as a mold material and a finish in manufacturing the mold.
In addition, surface smoothness (Ra) can be measured by the method as described in an Example.

金型５１の凹凸平均間隔（ＲＳｍ）は９０μｍ以上であり、好ましくは９５μｍ以上である。９０μｍ以上であるので、レーザー照射等にてマーキングを行う際に文字が滲む等防ぐ事ができる。また、非マーキング部の明度上昇を抑制できる。金型５１の凹凸平均間隔（ＲＳｍ）は１２５μｍ以下であり、好ましくは１２０μｍ以下である。１２５μｍ以下であるので、レーザー照射等にてマーキングを行う際に文字がぼやける等を防ぐ事ができる。また、非マーキング部の明度上昇を抑制できる。 The concave / convex average interval (RSm) of the mold 51 is 90 μm or more, preferably 95 μm or more. Since the thickness is 90 μm or more, characters can be prevented from bleeding when marking is performed by laser irradiation or the like. Moreover, the brightness increase of a non-marking part can be suppressed. The concave / convex average interval (RSm) of the mold 51 is 125 μm or less, preferably 120 μm or less. Since the thickness is 125 μm or less, characters can be prevented from being blurred when marking is performed by laser irradiation or the like. Moreover, the brightness increase of a non-marking part can be suppressed.

金型５１の凹凸平均間隔（ＲＳｍ）は、金型材質、金型製造時の仕上げ等の製造工程により、上記範囲に調整できる。
なお、凹凸平均間隔（ＲＳｍ）は、実施例に記載の方法で測定できる。 The uneven | corrugated average space | interval (RSm) of the metal mold | die 51 can be adjusted to the said range with manufacturing processes, such as a metal mold | die material and the finish at the time of metal mold | die manufacture.
In addition, an uneven | corrugated average space | interval (RSm) can be measured by the method as described in an Example.

表面平滑性（Ｒａ）及び凹凸平均間隔（ＲＳｍ）を上記範囲に調整するために、金型５１を仕上げ加工することが好ましい。仕上げ加工の方法は特に限定されず、例えば、マイクロブラスト加工などが挙げられる。なお、マイクロブラスト加工とは、圧縮空気などのキャリヤーガスにより加速された数μｍから数十μｍの微細砥粒をノズルから噴出させ、加工物表面に高速かつ高密度に微細砥粒を衝突させることにより微細加工を行う方法である。 In order to adjust the surface smoothness (Ra) and the uneven average interval (RSm) to the above ranges, it is preferable to finish the mold 51. The finishing method is not particularly limited, and examples thereof include microblasting. Microblasting means that fine abrasive grains of several μm to several tens of μm accelerated by a carrier gas such as compressed air are ejected from a nozzle, and the fine abrasive grains collide with the workpiece surface at high speed and high density. This is a method for performing fine processing.

金型５１の材料は特に限定されず、従来公知のものを使用できる。なかでも、表面平滑性（Ｒａ）及び凹凸平均間隔（ＲＳｍ）を前記範囲に調整しやすいという点から、たとえばＳＫＤなどの合金工具鋼が好ましい。 The material of the mold 51 is not particularly limited, and conventionally known materials can be used. Especially, alloy tool steel, such as SKD, is preferable from the point that surface smoothness (Ra) and uneven | corrugated average space | interval (RSm) are easy to adjust to the said range.

図９に示すように、金型５１は、互いに対向して配置される上型５２と下型５３とを備える。それらが近接して型締めされ、離間して型開きされる。 As shown in FIG. 9, the mold 51 includes an upper mold 52 and a lower mold 53 that are arranged to face each other. They are clamped close together and opened apart.

上型５２のパーティング面には、爪状の把持部材５４が設けられている。この把持部材５４によって、ワーク６１の縁部を把持する。ワーク６１は、仮固定材２０と、仮固定材２０上に配置された複数の半導体チップ３３とを備える。 A claw-shaped gripping member 54 is provided on the parting surface of the upper mold 52. The gripping member 54 grips the edge of the work 61. The workpiece 61 includes a temporary fixing material 20 and a plurality of semiconductor chips 33 arranged on the temporary fixing material 20.

また、上型５２のパーティング面にはシール材５５が設けられている。型締めされた金型５１では、シール材５５によって、キャビティ凹部５６を含む閉鎖空間が形成される。 A sealing material 55 is provided on the parting surface of the upper mold 52. In the clamped mold 51, a closed space including the cavity recess 56 is formed by the sealing material 55.

下型５３には、キャビティ凹部５６が形成されている。キャビティ凹部５６には樹脂組成物が供給される。 A cavity recess 56 is formed in the lower mold 53. A resin composition is supplied to the cavity recess 56.

キャビティ凹部５６は、前述の表面平滑性（Ｒａ）及び前述の凹凸平均間隔（ＲＳｍ）を満たす表面状態を持つ。このような表面状態を持つキャビティ凹部５６において、樹脂組成物により半導体チップ３３を封止するので、得られる封止体の表面は特有の梨地状態を持ち、マーキング部の視認性に優れている。 The cavity recess 56 has a surface state that satisfies the above-described surface smoothness (Ra) and the above-described uneven average interval (RSm). Since the semiconductor chip 33 is sealed with the resin composition in the cavity concave portion 56 having such a surface state, the surface of the obtained sealing body has a specific satin state and excellent visibility of the marking portion.

このように、金型５１は、キャビティ凹部５６が形成された下型５３と、パーティング面及びパーティング面上にワーク６１を把持するための把持部材５１を備える上型５２とを備える。 As described above, the mold 51 includes the lower mold 53 in which the cavity recess 56 is formed, and the upper mold 52 including the holding member 51 for holding the workpiece 61 on the parting surface and the parting surface.

半導体装置は、例えば、金型５１を用いて、半導体素子を樹脂封止する工程（ｉ）と、工程（ｉ）により得られた封止体をマーキングする工程（ｉｉ）とを含む方法により、好適に製造できる。 The semiconductor device is, for example, a method including a step (i) of resin-sealing a semiconductor element using a mold 51 and a step (ii) of marking a sealing body obtained by the step (i). It can manufacture suitably.

より具体的には、金型５１に樹脂組成物５７を供給して、仮固定材２０上に配置された複数の半導体チップ３３を樹脂封止する工程（ａ）と、工程（ａ）により得られた封止体にマーキングする工程（ｂ）と、封止体をダイシングして半導体パッケージを作製する工程（ｃ）とを含む方法により、半導体装置を製造できる。 More specifically, the resin composition 57 is supplied to the mold 51, and a plurality of semiconductor chips 33 arranged on the temporary fixing material 20 are resin-sealed (a) and obtained by the process (a). A semiconductor device can be manufactured by a method including the step (b) of marking the sealing body thus obtained and the step (c) of dicing the sealing body to produce a semiconductor package.

なお、工程（ａ）〜（ｃ）の順番としては、工程（ａ）が最初であればよい。具体的には、工程（ａ）、（ｂ）、（ｃ）の順番、工程（ａ）、（ｃ）、（ｂ）の順番がある。これらは生産性を考慮し適宜使い分けられているがなかでも、工程（ａ）、（ｂ）、（ｃ）の順番が好ましい。 In addition, as an order of process (a)-(c), process (a) should just be the first. Specifically, there is an order of steps (a), (b), (c) and an order of steps (a), (c), (b). Among these, the order of steps (a), (b), and (c) is preferable, although they are properly used in consideration of productivity.

工程（ａ）
まず、図９に示すように、上型５２の把持部材５４によってワーク６１を把持する。具体的には、半導体チップ３３が仮固定された面が下型５３側となるように、ワーク６１を把持する。 Step (a)
First, as shown in FIG. 9, the workpiece 61 is gripped by the gripping member 54 of the upper mold 52. Specifically, the work 61 is gripped so that the surface on which the semiconductor chip 33 is temporarily fixed is on the lower mold 53 side.

続いて、図１０に示すように、キャビティ凹部５６に樹脂組成物５７を供給する。樹脂組成物５７の形状は特に限定されず、例えば、顆粒状、シート状が挙げられる。樹脂組成物５７としては例えば、実施形態１で説明した樹脂組成物を使用できる。 Subsequently, as shown in FIG. 10, a resin composition 57 is supplied to the cavity recess 56. The shape of the resin composition 57 is not particularly limited, and examples thereof include a granular shape and a sheet shape. As the resin composition 57, for example, the resin composition described in the first embodiment can be used.

続いて、樹脂組成物５７を加熱して溶融させる。通常は、ヒーター（図示しない）によって、金型５１をあらかじめ加熱しておく。加熱温度は、好ましくは１００℃以上、より好ましくは１１０℃以上、さらに好ましくは１３０℃以上である。一方、加熱温度の上限は、好ましくは２００℃以下、より好ましくは１８０℃以下、さらに好ましくは１６０℃以下である。 Subsequently, the resin composition 57 is heated and melted. Usually, the mold 51 is preheated by a heater (not shown). The heating temperature is preferably 100 ° C. or higher, more preferably 110 ° C. or higher, and further preferably 130 ° C. or higher. On the other hand, the upper limit of the heating temperature is preferably 200 ° C. or lower, more preferably 180 ° C. or lower, and further preferably 160 ° C. or lower.

続いて、図１１に示すように、上型５２と下型５３とを近接させて、金型５１の型締めを行う。この際に、キャビティ凹部５６を含む閉鎖空間を減圧する。閉鎖空間の内部の真空度は、例えば、０．０１ｋＰａ〜１０ｋＰａである。これにより、ボイドを低減できる。 Subsequently, as shown in FIG. 11, the upper mold 52 and the lower mold 53 are brought close to each other and the mold 51 is clamped. At this time, the closed space including the cavity recess 56 is decompressed. The degree of vacuum inside the closed space is, for example, 0.01 kPa to 10 kPa. Thereby, a void can be reduced.

続いて、型締めした状態で、樹脂組成物５７を加熱して、硬化（キュア）させる。加熱温度は、好ましくは１００℃以上、より好ましくは１１０℃以上、さらに好ましくは１３０℃以上である。一方、加熱温度の上限は、好ましくは２００℃以下、より好ましくは１８０℃以下、さらに好ましくは１６０℃以下である。加熱時間は、好ましくは１分以上、より好ましくは５分以上である。一方、加熱時間の上限は、好ましくは１２０分以下、より好ましくは６０分以下である。 Subsequently, in a state where the mold is clamped, the resin composition 57 is heated and cured (cured). The heating temperature is preferably 100 ° C. or higher, more preferably 110 ° C. or higher, and further preferably 130 ° C. or higher. On the other hand, the upper limit of the heating temperature is preferably 200 ° C. or lower, more preferably 180 ° C. or lower, and further preferably 160 ° C. or lower. The heating time is preferably 1 minute or more, more preferably 5 minutes or more. On the other hand, the upper limit of the heating time is preferably 120 minutes or less, more preferably 60 minutes or less.

このようにして、樹脂組成物５７によって半導体チップ３３を封止できる。このようにして得られた封止体は、半導体チップ３３と半導体チップ３３を覆う樹脂組成物５７とを備える。 In this way, the semiconductor chip 33 can be sealed with the resin composition 57. The sealing body thus obtained includes the semiconductor chip 33 and the resin composition 57 that covers the semiconductor chip 33.

工程（ｂ）〜（ｃ）
工程（ｂ）では、封止体にマーキングする。
工程（ｃ）では、封止体をダイシングして半導体パッケージ３７を作製する。 Steps (b) to (c)
In the step (b), the sealing body is marked.
In the step (c), the semiconductor package 37 is manufactured by dicing the sealing body.

以上の方法により得られた半導体パッケージ３７は、電子機器に使用できる。 The semiconductor package 37 obtained by the above method can be used for an electronic device.

（変形例１）
変形例１では、金型５１は、パーティング面及びパーティング面上にワーク６１を把持するための把持部材を備える下型５３と、キャビティ凹部が形成された上型５２とを備える（図示せず）。 (Modification 1)
In Modification 1, the mold 51 includes a parting surface and a lower mold 53 having a gripping member for gripping the workpiece 61 on the parting surface, and an upper mold 52 having a cavity recess (not shown). )

以下、本発明に関し実施例を用いて詳細に説明するが、本発明はその要旨を超えない限り、以下の実施例に限定されるものではない。 EXAMPLES Hereinafter, although this invention is demonstrated in detail using an Example, this invention is not limited to a following example, unless the summary is exceeded.

［フィルムＡ〜Ｊ（封止シートＡ〜Ｊともいう）の概要］
実施例で使用した封止シートＡ〜Ｊについて説明する。
封止シートＡ〜Ｊは、透明ポリエステル系の離型フィルム及び離型フィルム上に配置された封止材層を備える。なお、離型フィルムは、エンボス加工により凹凸を形成したものである。 [Overview of films A to J (also referred to as sealing sheets A to J)]
The sealing sheets AJ used in the examples will be described.
Sealing sheet AJ is equipped with the sealing material layer arrange | positioned on a transparent polyester type release film and a release film. In addition, a mold release film forms an unevenness | corrugation by embossing.

［離型フィルムａ〜ｊの作製］
厚み５０μｍのシリコーン処理ＰＥＴ（三菱化学製：ＭＲＦ５０）をエンボス加工して、離型フィルムａ〜ｊを得た。 [Preparation of release films a to j]
Release films a to j were obtained by embossing 50 μm thick silicone-treated PET (Mitsubishi Chemical: MRF50).

［塗工用ワニスの作製］
塗工用ワニスの作製に使用した成分について説明する。
エポキシ樹脂：新日鐵化学社製のＹＳＬＶ−８０ＸＹ（ビスフェノールＦ型エポキシ樹脂：エポキシ当量 １９１、軟化点 ８０℃）
フェノール樹脂：明和化成社製のＭＥＨ７８５１ＳＳ（フェノールアラルキル樹脂：水酸基当量２０３、軟化点６７℃）
触媒：四国化成工業社製の２ＰＨＺ−ＰＷ（イミダゾール系触媒）
球状溶融シリカ：電気化学工業社製のＦＢ−９４５４（溶融球状シリカ、平均粒子径 ２０μｍ）
カーボンブラック：三菱化学社製の＃２０
シランカップリング剤：信越化学社製のＫＢＭ−４０３（３−グリシドキシプロピルトリメトキシシラン）
エラストマー（熱可塑性樹脂）：カネカ社製のＳＩＢＳＴＥＲ ０７２Ｔ（スチレン−イソブチレン−スチレンブロック共重合体）
難燃剤：伏見製薬所製のＦＰ−１００（ホスファゼン系難燃剤：式（１）で表される化合物）

Figure 2014179593

（式中、ｍは３〜４の整数を表す。） [Preparation of coating varnish]
The component used for preparation of the coating varnish is demonstrated.
Epoxy resin: YSLV-80XY manufactured by Nippon Steel Chemical Co., Ltd. (bisphenol F type epoxy resin: epoxy equivalent 191, softening point 80 ° C.)
Phenol resin: MEH7851SS manufactured by Meiwa Kasei Co., Ltd. (phenol aralkyl resin: hydroxyl group equivalent 203, softening point 67 ° C.)
Catalyst: 2PHZ-PW (imidazole catalyst) manufactured by Shikoku Kasei Kogyo Co., Ltd.
Spherical fused silica: FB-9454 manufactured by Denki Kagaku Kogyo Co., Ltd. (fused spherical silica, average particle size 20 μm)
Carbon black: # 20 manufactured by Mitsubishi Chemical
Silane coupling agent: KBM-403 (3-glycidoxypropyltrimethoxysilane) manufactured by Shin-Etsu Chemical Co., Ltd.
Elastomer (thermoplastic resin): SIBSTER 072T (styrene-isobutylene-styrene block copolymer) manufactured by Kaneka Corporation
Flame retardant: FP-100 manufactured by Fushimi Pharmaceutical (phosphazene flame retardant: compound represented by formula (1))
Figure 2014179593
(In the formula, m represents an integer of 3 to 4.)

表１に記載の配合比に従い、各成分をメチルエチルケトンとトルエンを５：５で含む混合液と混合し、成分濃度９０重量％の混合物を作製した。混合物を自転公転式ミキサー（シンキ―社製、あわとり練太郎）を用いて、２０００ｒｐｍで１０分間撹拌することで、塗工用ワニスを得た。なお、メチルエチルケトンとトルエンを含む混合液を使用したのは、エラストマーであるＳＩＢＳＴＡＲ ０７２Ｔがメチルエチルケトンに溶解しにくいためである。 According to the blending ratio shown in Table 1, each component was mixed with a mixed solution containing methyl ethyl ketone and toluene in a ratio of 5: 5 to prepare a mixture having a component concentration of 90% by weight. A varnish for coating was obtained by stirring the mixture for 10 minutes at 2000 rpm using a rotation and revolution mixer (Shinki Co., Ltd., Nertaro Awatori). The reason why the mixed solution containing methyl ethyl ketone and toluene was used is that SIBSTAR 072T, which is an elastomer, is difficult to dissolve in methyl ethyl ketone.

Figure 2014179593
Figure 2014179593

［封止シートＡの作製］
塗工用ワニスを離型フィルムａ上に塗工し、次いで熱風乾燥機で１１０℃１０分間乾燥させることにより、離型フィルムａと離型フィルムａ上に配置された厚さ１００μｍの樹脂層とを備えるシートを得た。真空ラミネーターにより、ロール温度９０℃、速度０．４ｍ／ｍｉｎで、シート上に７層の樹脂層を積層することにより、離型フィルムａと離型フィルムａ上に配置された厚さ０．８ｍｍの封止材層とを備える封止シートＡを得た。 [Preparation of Sealing Sheet A]
A coating varnish is coated on the release film a, and then dried at 110 ° C. for 10 minutes with a hot air dryer, thereby forming a release film a and a resin layer having a thickness of 100 μm disposed on the release film a A sheet comprising A thickness of 0.8 mm disposed on the release film a and the release film a by laminating seven resin layers on the sheet at a roll temperature of 90 ° C. and a speed of 0.4 m / min by a vacuum laminator. The sealing sheet A provided with the sealing material layer of was obtained.

［封止シートＢ〜Ｊの作製］
離型フィルムａに代えて、表２に従って離型フィルムｂ〜ｊを用いた点以外は、封止シートＡと同様の方法で、封止シートＢ〜Ｊを得た。 [Preparation of sealing sheets B to J]
Instead of the release film a, sealing sheets B to J were obtained in the same manner as the sealing sheet A except that the release films b to j were used according to Table 2.

［表面状態の評価］
封止シートＡ〜Ｊの離型フィルムａ〜ｊを封止材層から剥離した後、離型フィルムａ〜ｊの封止材層と接触していた面について以下の評価を行った。結果を表２に示す。 [Evaluation of surface condition]
After peeling release film aj of sealing sheet AJ from a sealing material layer, the following evaluation was performed about the surface which was contacting with the sealing material layer of release film aj. The results are shown in Table 2.

［表面平滑性（Ｒａ）］
表面粗さ（Ｒａ）を、ＪＩＳ Ｂ ０６０１：２００１に基づき、Ｖｅｅｃｏ社製表面形状測定装置（Ｄｅｋｔａｋ８Ｍ）を用いて測定した。測定条件は、室温、測定速度５μｍ／ｓとした。 [Surface smoothness (Ra)]
The surface roughness (Ra) was measured using a surface shape measuring device (Dektak 8M) manufactured by Veeco based on JIS B 0601: 2001. The measurement conditions were room temperature and a measurement speed of 5 μm / s.

［凹凸平均間隔（ＲＳｍ）］
凹凸平均間隔（ＲＳｍ）を、ＪＩＳ Ｂ ０６０１：２００１に基づき、Ｖｅｅｃｏ社製表面形状測定装置（Ｄｅｋｔａｋ８Ｍ）を用いて測定した。測定条件は、室温、測定速度５μｍ／ｓとした。 [Unevenness average interval (RSm)]
The uneven | corrugated average space | interval (RSm) was measured using the surface shape measuring apparatus (Dektak8M) made from Veeco based on JISB0601: 2001. The measurement conditions were room temperature and a measurement speed of 5 μm / s.

Figure 2014179593
Figure 2014179593

［実施例１〜３及び比較例１〜７］
表３にしたがって封止シートＡ〜Ｊを使用して、実施形態１の方法で半導体パッケージを得た。具体的な手順は以下のとおりである。
直径３００ｍｍの円形のガラス板上に熱剥離性シート（日東電工（株）製のリバアルファＮｏ３１９５Ｖ）を配置して、ガラス板とガラス板上に配置された熱剥離性シートとを備える台座を得た。ダイボンダーＳＰＡ−３００（（株）新川製）を用い、台座上に１００個の半導体チップ（半導体チップサイズ：５ｍｍ□（厚さ３００μｍ））を等間隔に配置した。台座上に配置された半導体チップの上に封止シートＡ〜Ｊを配置して、積層体を得た。なお、積層体は、台座と、台座上に配置された半導体チップと、半導体チップ上に配置された封止シートＡ〜Ｊとを備える。次いで、平行平板プレス機を用いて、１００℃、１ＭＰａ、加圧２分、真空度５ｔｏｒｒの成型条件で積層体をプレスすることにより、封止体を得た。なお、封止体は、半導体チップと半導体チップを覆う封止材層とを備える。次いで、封止体を１２０℃、３時間加熱し、硬化させた。１７５℃３０秒加熱した後、台座を封止体から常温でピール除去した。その後、封止体下面に再配線層およびバンプを形成した。最後にダイシングにより固片化することで半導体パッケージを得た。
半導体パッケージについて、表４に示す条件でマーキングした。非マーキング部の明度を測定し、明度７０以下の場合は○と判定し、７０を超える場合は×と判定した。 [Examples 1-3 and Comparative Examples 1-7]
Using the sealing sheets A to J according to Table 3, a semiconductor package was obtained by the method of Embodiment 1. The specific procedure is as follows.
A heat-releasable sheet (Riba Alpha No. 3195V manufactured by Nitto Denko Corporation) is disposed on a circular glass plate having a diameter of 300 mm to obtain a pedestal provided with the glass plate and a heat-releasable sheet disposed on the glass plate. It was. Using a die bonder SPA-300 (manufactured by Shinkawa Co., Ltd.), 100 semiconductor chips (semiconductor chip size: 5 mm □ (thickness 300 μm)) were arranged at equal intervals on a pedestal. The sealing sheets AJ were arrange | positioned on the semiconductor chip arrange | positioned on the base, and the laminated body was obtained. In addition, a laminated body is provided with a base, the semiconductor chip arrange | positioned on a base, and sealing sheet AJ arrange | positioned on a semiconductor chip. Subsequently, the sealing body was obtained by pressing a laminated body on the molding conditions of 100 degreeC, 1 Mpa, pressurization for 2 minutes, and a vacuum degree of 5 torr using a parallel plate press. Note that the sealing body includes a semiconductor chip and a sealing material layer that covers the semiconductor chip. Subsequently, the sealing body was heated at 120 ° C. for 3 hours to be cured. After heating at 175 ° C. for 30 seconds, the pedestal was peeled off from the sealed body at room temperature. Thereafter, a rewiring layer and a bump were formed on the lower surface of the sealing body. Finally, the semiconductor package was obtained by dicing into pieces.
The semiconductor package was marked under the conditions shown in Table 4. The lightness of the non-marking part was measured, and when the lightness was 70 or less, it was determined as “good”, and when it exceeded 70, it was determined as “poor”.

Figure 2014179593
Figure 2014179593

Figure 2014179593
Figure 2014179593

封止シートＤ〜Ｊを用いて得られた半導体パッケージは、非マーキング部の明度が高かった。一方、封止シートＡ〜Ｃを用いて得られた半導体パッケージは、非マーキング部の明度が、封止シートＤ〜Ｊを用いて得られた半導体パッケージに比べて低く、マーキングで付された情報を容易に読み取ることができた。 The semiconductor package obtained by using the sealing sheets D to J had high brightness of the non-marking part. On the other hand, in the semiconductor package obtained using the sealing sheets A to C, the lightness of the non-marking part is lower than that of the semiconductor package obtained using the sealing sheets D to J, and the information given by marking Could be read easily.

［封止シートＫの作製］
表５に記載の配合比に従い、各成分を２軸混練り機により、１２０℃で１０分間混練し、混練物を調製した。得られた混練物をＴダイから押出して、封止材層を形成するための形成用シートを得た。形成用シートを離型フィルムａ上に８０℃、０．３ＭＰａの条件でラミネートすることにより、離型フィルムａと離型フィルムａ上に配置された厚さ０．８ｍｍの封止材層とを備える封止シートＫを得た。 [Preparation of sealing sheet K]
According to the blending ratio shown in Table 5, each component was kneaded with a biaxial kneader at 120 ° C. for 10 minutes to prepare a kneaded product. The obtained kneaded material was extruded from a T die to obtain a forming sheet for forming a sealing material layer. By laminating the forming sheet on the release film a under the conditions of 80 ° C. and 0.3 MPa, the release film a and the sealing material layer having a thickness of 0.8 mm arranged on the release film a are obtained. A sealing sheet K provided was obtained.

Figure 2014179593
Figure 2014179593

［封止シートＬ〜Ｍの作製］
離型フィルムａに代えて、表６に従って離型フィルムｂ〜ｃを用いた点以外は、封止シートＫと同様の方法で、封止シートＬ〜Ｍを得た。 [Preparation of sealing sheets L to M]
Sealing sheets L to M were obtained in the same manner as the sealing sheet K except that the release films b to c were used according to Table 6 instead of the release film a.

Figure 2014179593
Figure 2014179593

［表面状態の評価］
封止シートＫ〜Ｍの離型フィルムａ〜ｃを封止材層から剥離した後、離型フィルムａ〜ｃの表面平滑性（Ｒａ）、凹凸平均間隔（ＲＳｍ）を評価した。結果を表６に示す。 [Evaluation of surface condition]
After the release films a to c of the sealing sheets K to M were peeled from the sealing material layer, the surface smoothness (Ra) and the unevenness average interval (RSm) of the release films a to c were evaluated. The results are shown in Table 6.

［実施例４〜６］
表７にしたがって封止シートＫ〜Ｍを使用して、実施形態１の方法で半導体パッケージを得た。半導体パッケージについて、表４に示す条件でマーキングした。非マーキング部の明度を測定し、明度７０以下の場合は○と判定し、７０を超える場合は×と判定した。 [Examples 4 to 6]
Using the sealing sheets K to M according to Table 7, a semiconductor package was obtained by the method of Embodiment 1. The semiconductor package was marked under the conditions shown in Table 4. The lightness of the non-marking part was measured, and when the lightness was 70 or less, it was determined as “good”, and when it exceeded 70, it was determined as “poor”.

Figure 2014179593
Figure 2014179593

封止シートＫ〜Ｍを用いて得られた半導体パッケージは、マーキングで付された情報を容易に読み取ることができた。 The semiconductor package obtained using the sealing sheets K to M could easily read the information attached by the marking.

［実施例７〜９及び比較例８〜１１］
図９に示す構造の金型を準備し、キャビティ凹部にマイクロブラスト加工を施し、表８に示す表面状態の金型５１を得た。金型５１を使用し、実施形態２の方法で半導体パッケージを得た。具体的な手順は以下のとおりである。
仮固定材２０と、仮固定材２０上に配置された複数の半導体チップ３３とを備えるワーク６１を準備した。ワーク６１を上型５２のパーティング面上に配置した。次いで、キャビティ凹部５６上に、樹脂シートを配置した。次いで、樹脂シートを加熱して１５０℃で溶融させた。次いで、加圧力５ＭＰａにて型締めした状態で、真空度５Ｔｏｒｒの条件下で、樹脂シートを１５０℃で１０分間加熱して、硬化（キュア）させて、半導体パッケージを得た。
得られた半導体パッケージについて、表４に示す条件でマーキングした。非マーキング部の明度を測定し、明度７０以下の場合は○と判定し、７０を超える場合は×と判定した。 [Examples 7 to 9 and Comparative Examples 8 to 11]
A metal mold having the structure shown in FIG. 9 was prepared, and micro blasting was performed on the cavity recess to obtain a metal mold 51 having a surface state shown in Table 8. A semiconductor package was obtained by the method of Embodiment 2 using the mold 51. The specific procedure is as follows.
A workpiece 61 including a temporary fixing material 20 and a plurality of semiconductor chips 33 arranged on the temporary fixing material 20 was prepared. The work 61 was placed on the parting surface of the upper mold 52. Next, a resin sheet was disposed on the cavity recess 56. Next, the resin sheet was heated and melted at 150 ° C. Next, in a state where the mold was clamped at a pressure of 5 MPa, the resin sheet was heated at 150 ° C. for 10 minutes and cured (cured) under a condition of a vacuum degree of 5 Torr to obtain a semiconductor package.
The obtained semiconductor package was marked under the conditions shown in Table 4. The lightness of the non-marking part was measured, and when the lightness was 70 or less, it was determined as “good”, and when it exceeded 70, it was determined as “poor”.

なお、金型に供給するための樹脂シートは以下のとおりに作成した。
表５に記載の配合比に従い、各成分を２軸混練り機により、１２０℃で１０分間混練し、続いてギャップ８００μｍのＴダイからシート状に押し出すことで、厚さ８００μｍの樹脂シートを得た。 In addition, the resin sheet for supplying to a metal mold | die was created as follows.
According to the blending ratio shown in Table 5, each component was kneaded at 120 ° C. for 10 minutes with a twin-screw kneader, and then extruded into a sheet form from a T-die having a gap of 800 μm to obtain a resin sheet having a thickness of 800 μm. It was.

Figure 2014179593
Figure 2014179593

１０ 封止シート
２０ 仮固定材
２３ チップ仮固定体
３１ 離型フィルム
３２ 封止材層
３３ 半導体チップ
３４ 封止体
３５ 再配線
３６ バンプ
３７ 半導体パッケージ
５１ 金型
５２ 上型
５３ 下型
５４ 把持部材
５５ シール材
５６ キャビティ凹部
５７ 樹脂組成物
６１ ワーク
DESCRIPTION OF SYMBOLS 10 Sealing sheet 20 Temporary fixing material 23 Chip temporary fixing body 31 Release film 32 Sealing material layer 33 Semiconductor chip 34 Sealing body 35 Rewiring 36 Bump 37 Semiconductor package 51 Mold 52 Upper mold 53 Lower mold 54 Holding member 55 Seal material 56 Cavity recess 57 Resin composition 61 Workpiece

Claims (11)

表面平滑性（Ｒａ）０．１〜０．５μｍ及び凹凸平均間隔（ＲＳｍ）９０〜１２５μｍの表面状態を備える離型フィルム、並びに前記離型フィルム上に配置された封止材層を備える半導体素子用封止シート。 A release film having a surface state with a surface smoothness (Ra) of 0.1 to 0.5 [mu] m and an uneven average interval (RSm) of 90 to 125 [mu] m, and a semiconductor element comprising a sealing material layer disposed on the release film Sealing sheet. 表面平滑性（Ｒａ）０．１〜０．５μｍ及び凹凸平均間隔（ＲＳｍ）９０〜１２５μｍの表面状態を備える離型フィルム、並びに前記離型フィルム上に配置された封止材層を備える封止シートで半導体素子を封止することにより得られた半導体装置。 Sealing provided with a release film having a surface state of surface smoothness (Ra) of 0.1 to 0.5 μm and uneven average distance (RSm) of 90 to 125 μm, and a sealing material layer disposed on the release film A semiconductor device obtained by sealing a semiconductor element with a sheet. 前記封止材層を形成する樹脂組成物は、カーボンブラックを０．０１〜１重量％含有する請求項２に記載の半導体装置。 The semiconductor device according to claim 2, wherein the resin composition forming the sealing material layer contains 0.01 to 1% by weight of carbon black. 前記樹脂組成物が充填材を７０〜９５重量％含有する請求項３に記載の半導体装置。 The semiconductor device according to claim 3, wherein the resin composition contains 70 to 95% by weight of a filler. 前記封止シートで前記半導体素子を封止して、前記半導体素子及び前記半導体素子を覆う前記封止材層を備える封止体を形成する工程（Ｉ）と、
前記封止体から前記離型フィルムを剥離する工程（ＩＩ）とを含む方法により得られた請求項２〜４のいずれかに記載の半導体装置。 Step (I) of sealing the semiconductor element with the sealing sheet to form a sealing body including the semiconductor element and the sealing material layer covering the semiconductor element;
The semiconductor device in any one of Claims 2-4 obtained by the method of including the process (II) which peels the said release film from the said sealing body. 表面平滑性（Ｒａ）０．１〜０．５μｍ及び凹凸平均間隔（ＲＳｍ）９０〜１２５μｍの表面状態を備える離型フィルム、並びに前記離型フィルム上に配置された封止材層を備える封止シートで半導体素子を封止して、前記半導体素子及び前記半導体素子を覆う前記封止材層を備える封止体を形成する工程（Ｉ）と、
前記封止体から前記離型フィルムを剥離する工程（ＩＩ）とを含む半導体装置の製造方法。 Sealing provided with a release film having a surface state of surface smoothness (Ra) of 0.1 to 0.5 μm and uneven average distance (RSm) of 90 to 125 μm, and a sealing material layer disposed on the release film A step (I) of sealing a semiconductor element with a sheet to form a sealing body including the semiconductor element and the sealing material layer covering the semiconductor element;
And a step (II) of peeling the release film from the sealing body. 表面平滑性（Ｒａ）０．１〜０．５μｍ及び凹凸平均間隔（ＲＳｍ）９０〜１２５μｍの表面状態を備える金型を用いて、半導体素子を樹脂封止することにより得られた半導体装置。 The semiconductor device obtained by resin-sealing a semiconductor element using the metal mold | die provided with the surface state of surface smoothness (Ra) 0.1-0.5 micrometer and uneven | corrugated average space | interval (RSm) 90-125 micrometers. カーボンブラックを０．０１〜１重量％含有する樹脂組成物を用いて樹脂封止された請求項７に記載の半導体装置。 The semiconductor device according to claim 7, which is resin-sealed using a resin composition containing 0.01 to 1% by weight of carbon black. 前記樹脂組成物が充填材を７０〜９５重量％含有する請求項８に記載の半導体装置。 The semiconductor device according to claim 8, wherein the resin composition contains 70 to 95% by weight of a filler. 前記金型を用いて、前記半導体素子を樹脂封止して、前記半導体素子及び前記半導体素子を覆う樹脂組成物を備える封止体を形成する工程（ｉ）を含む方法により得られた請求項７に記載の半導体装置。 A method obtained by a method comprising a step (i) of forming a sealing body comprising a resin composition covering the semiconductor element and the semiconductor element by resin-sealing the semiconductor element using the mold. 8. The semiconductor device according to 7. 表面平滑性（Ｒａ）０．１〜０．５μｍ及び凹凸平均間隔（ＲＳｍ）９０〜１２５μｍの表面状態を備える金型を用いて、半導体素子を樹脂封止して、前記半導体素子及び前記半導体素子を覆う樹脂組成物を備える封止体を形成する工程（ｉ）を含む半導体装置の製造方法。
The semiconductor element and the semiconductor element are sealed with a resin using a mold having a surface state with a surface smoothness (Ra) of 0.1 to 0.5 μm and an unevenness average interval (RSm) of 90 to 125 μm. The manufacturing method of the semiconductor device including the process (i) which forms the sealing body provided with the resin composition which covers a surface.
JP2014022331A 2013-02-15 2014-02-07 Sealing sheet for semiconductor elements, semiconductor device, and method for manufacturing semiconductor device Pending JP2014179593A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014022331A JP2014179593A (en) 2013-02-15 2014-02-07 Sealing sheet for semiconductor elements, semiconductor device, and method for manufacturing semiconductor device
PCT/JP2014/053321 WO2014126150A1 (en) 2013-02-15 2014-02-13 Sealing sheet for semiconductor element, semiconductor device, and semiconductor-device production method
SG11201505894RA SG11201505894RA (en) 2013-02-15 2014-02-13 Sealing sheet for semiconductor element, semiconductor device, and semiconductor device production method
KR1020157020563A KR20150117653A (en) 2013-02-15 2014-02-13 Sealing sheet for semiconductor element, semiconductor device, and semiconductor-device production method
TW103104996A TWI618200B (en) 2013-02-15 2014-02-14 Sealing sheet for semiconductor element, semiconductor device, and method of manufacturing semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013027942 2013-02-15
JP2013027942 2013-02-15
JP2014022331A JP2014179593A (en) 2013-02-15 2014-02-07 Sealing sheet for semiconductor elements, semiconductor device, and method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2014179593A true JP2014179593A (en) 2014-09-25

Family

ID=51354149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014022331A Pending JP2014179593A (en) 2013-02-15 2014-02-07 Sealing sheet for semiconductor elements, semiconductor device, and method for manufacturing semiconductor device

Country Status (5)

Country Link
JP (1) JP2014179593A (en)
KR (1) KR20150117653A (en)
SG (1) SG11201505894RA (en)
TW (1) TWI618200B (en)
WO (1) WO2014126150A1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016072236A1 (en) * 2014-11-07 2016-05-12 日東電工株式会社 Resin composition, semiconductor device manufacturing method and semiconductor device
JP2016136566A (en) * 2015-01-23 2016-07-28 日東電工株式会社 Hollow electronic device sealing sheet
JP2016175229A (en) * 2015-03-19 2016-10-06 東レ株式会社 Biaxially oriented polyester film for mold release
JP2017535064A (en) * 2014-09-15 2017-11-24 マイクロン テクノロジー， インク． Method of protecting the periphery of a manufacturing process semiconductor wafer and manufacturing related wafers and systems
JP2019156905A (en) * 2018-03-08 2019-09-19 日東電工株式会社 Sealing sheet
JP2020047951A (en) * 2019-12-19 2020-03-26 日東電工株式会社 Electronic device encapsulation sheet, and manufacturing method of electronic device package

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6302801B2 (en) 2014-09-03 2018-03-28 日東電工株式会社 Sealing sheet
KR20230020008A (en) * 2015-08-28 2023-02-09 쇼와덴코머티리얼즈가부시끼가이샤 Semiconductor device and method for manufacturing same
KR102491329B1 (en) * 2016-09-30 2023-01-26 유니띠까 가부시키가이샤 polyester film

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06143360A (en) * 1992-10-30 1994-05-24 Toowa Kk Mold, molding method and resin molded article
JPH0853604A (en) * 1994-08-10 1996-02-27 Sumitomo Bakelite Co Ltd Resin composition for semiconductor sealing
JPH11340257A (en) * 1998-05-21 1999-12-10 Hamamatsu Photonics Kk Transparent resin-encapsulated optical semiconductor device
JP2002110722A (en) * 2000-10-03 2002-04-12 Nitto Denko Corp Method for encapsulating semiconductor chip with resin, and mold release film for encapsulating semiconductor chip with resin
JP2006321216A (en) * 2005-04-19 2006-11-30 Hitachi Chem Co Ltd Sealing sheet
WO2008020543A1 (en) * 2006-08-18 2008-02-21 Asahi Glass Company, Limited Mold release film for the resin encapsulation of semiconductors
JP2008285655A (en) * 2007-04-18 2008-11-27 Hitachi Chem Co Ltd Film for sealing and semiconductor device using the same
JP2011014606A (en) * 2009-06-30 2011-01-20 Sanyo Electric Co Ltd Method of manufacturing semiconductor apparatus
JP2012248905A (en) * 2012-09-21 2012-12-13 Renesas Electronics Corp Method of manufacturing semiconductor integrated circuit device
JP2013021284A (en) * 2011-06-14 2013-01-31 Nitto Denko Corp Sealing sheet and optical semiconductor element device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170921A (en) * 2000-12-01 2002-06-14 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06143360A (en) * 1992-10-30 1994-05-24 Toowa Kk Mold, molding method and resin molded article
JPH0853604A (en) * 1994-08-10 1996-02-27 Sumitomo Bakelite Co Ltd Resin composition for semiconductor sealing
JPH11340257A (en) * 1998-05-21 1999-12-10 Hamamatsu Photonics Kk Transparent resin-encapsulated optical semiconductor device
JP2002110722A (en) * 2000-10-03 2002-04-12 Nitto Denko Corp Method for encapsulating semiconductor chip with resin, and mold release film for encapsulating semiconductor chip with resin
JP2006321216A (en) * 2005-04-19 2006-11-30 Hitachi Chem Co Ltd Sealing sheet
WO2008020543A1 (en) * 2006-08-18 2008-02-21 Asahi Glass Company, Limited Mold release film for the resin encapsulation of semiconductors
JP2008285655A (en) * 2007-04-18 2008-11-27 Hitachi Chem Co Ltd Film for sealing and semiconductor device using the same
JP2011014606A (en) * 2009-06-30 2011-01-20 Sanyo Electric Co Ltd Method of manufacturing semiconductor apparatus
JP2013021284A (en) * 2011-06-14 2013-01-31 Nitto Denko Corp Sealing sheet and optical semiconductor element device
JP2012248905A (en) * 2012-09-21 2012-12-13 Renesas Electronics Corp Method of manufacturing semiconductor integrated circuit device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017535064A (en) * 2014-09-15 2017-11-24 マイクロン テクノロジー， インク． Method of protecting the periphery of a manufacturing process semiconductor wafer and manufacturing related wafers and systems
WO2016072236A1 (en) * 2014-11-07 2016-05-12 日東電工株式会社 Resin composition, semiconductor device manufacturing method and semiconductor device
JP2016136566A (en) * 2015-01-23 2016-07-28 日東電工株式会社 Hollow electronic device sealing sheet
JP2016175229A (en) * 2015-03-19 2016-10-06 東レ株式会社 Biaxially oriented polyester film for mold release
JP2019156905A (en) * 2018-03-08 2019-09-19 日東電工株式会社 Sealing sheet
JP7173740B2 (en) 2018-03-08 2022-11-16 日東電工株式会社 Sealing sheet
JP2020047951A (en) * 2019-12-19 2020-03-26 日東電工株式会社 Electronic device encapsulation sheet, and manufacturing method of electronic device package

Also Published As

Publication number Publication date
SG11201505894RA (en) 2015-09-29
TWI618200B (en) 2018-03-11
WO2014126150A1 (en) 2014-08-21
KR20150117653A (en) 2015-10-20
TW201442164A (en) 2014-11-01

Similar Documents

Publication Publication Date Title
WO2014126150A1 (en) Sealing sheet for semiconductor element, semiconductor device, and semiconductor-device production method
US9382455B2 (en) Adhesive composition, an adhesive sheet and a production method of a semiconductor device
KR101023844B1 (en) Adhesive resin composition, adhesive film, dicing die bonding film and semiconductor device using the same
TW201516122A (en) Thermally curable resin sheet for sealing semiconductor chip, and method for manufacturing semiconductor package
TWI677529B (en) Epoxy resin composition, film-like epoxy resin composition, hardened material, and electronic device
KR100845092B1 (en) Adhesive composition for a semiconductor packing, adhesive film, dicing die bonding film and semiconductor device using the same
SG182363A1 (en) Film for forming semiconductor protection film, and semiconductor device
WO2014136720A1 (en) Semiconductor device manufacturing method and thermosetting resin sheet
JP6313165B2 (en) Thermosetting sealing resin sheet, sealing sheet with separator, semiconductor device, and method for manufacturing semiconductor device
JP2008095014A (en) Thermosetting resin composition for qfn(quad flat non-lead) and adhesive sheet
TW201932558A (en) Adhesive film and adhesive film with a dicing tape capable of suppressing generation of cracks caused by thermal stress in a formed adhesive layer
TW201532151A (en) Production method for semiconductor package
WO2019150956A1 (en) Semiconductor back surface contact film and dicing tape-integrated semiconductor back surface contact film
JP2011228642A (en) Wafer processing tape
WO2014162951A1 (en) Semiconductor device manufacturing method
JP2019106420A (en) Dicing tape-integrated sealing sheet and method of manufacturing semiconductor device
JP6960276B2 (en) How to use resin sheets, semiconductor devices, and resin sheets
WO2016080116A1 (en) Semiconductor device production method
TW201626517A (en) Sealing sheet and semiconductor device
JP2006117824A (en) Adhesive composition for semiconductor device and adhesive sheet for semiconductor device using it
JP6662074B2 (en) Adhesive film
JP2009158817A (en) Thermosetting type resin composition for qfn, and adhesive sheet for qfn using it
JP2011198914A (en) Adhesive composition for semiconductor, adhesive sheet for semiconductor, and method of manufacturing semiconductor device
JP2005247953A (en) Adhesive composition for semiconductor and adhesive sheet for semiconductor using the same
JP7333257B2 (en) Semiconductor back adhesion film

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180622