JP2014175891A - コンフィグレーション装置、コンフィグレーション方法、およびプロジェクター - Google Patents

Abstract

【課題】複数のＦＰＧＡを有するシステムにおいて、低コストでコンフィグレーション可能なシステムを提供する。
【解決手段】コンフィグレーション装置１は、コンフィグレーションデータが入力されるプロセッサー（ＭＣＵ２０）と、コンフィグレーションデータを記憶する不揮発性メモリー（ＳＰＩ−ＦｌａｓｈＲＯＭ２２）と、第１のＦＰＧＡ２３と、第２のＦＰＧＡ２４と、それぞれに接続されるコンフィグレーション制御部２１と、を備え、コンフィグレーション制御部２１は、プロセッサーからコンフィグレーションデータを入力して、不揮発性メモリーに書き込むための第１のパスと、不揮発性メモリーからコンフィグレーションデータを読み出して、第１のＦＰＧＡ２３、および第２のＦＰＧＡ２４にそれぞれコンフィグレーションを行うための第２のパスと、を切り換え可能に構成される。
【選択図】図１

Description

本発明は、コンフィグレーション装置、コンフィグレーション方法、およびプロジェクターに関する。

従来、複数のＦＰＧＡ（Field Programmable Gate Array）を有して構成されたシステムが知られている。ＦＰＧＡは短納期で開発可能であり、近年、使用されるシステムが増加している。このように複数のＦＰＧＡを使用する場合、通常は、それぞれのＦＰＧＡについてコンフィグレーション専用ＲＯＭを実装する必要がある。しかし、コンフィグレーション専用ＲＯＭは高価であるため、システムとして、コストが高くなってしまっていた。

そこで、複数のＦＰＧＡのコンフィグレーションを制御するコンフィグレーション制御部を有し、１つのＦｌａｓｈＲＯＭから複数分のコンフィグレーションデータを分配することが可能なコンフィグレーション装置が開示されている（特許文献１）。しかし、このようなコンフィグレーション装置においては、コンフィグレーション用のデータを記憶するＦｌａｓｈＲＯＭの書き換えを、ホストＩＣ（ＣＰＵ）から行うことになる。すると、ＦｌａｓｈＲＯＭへのＷｒｉｔｅライン、Ｒｅａｄラインに分岐配線ができてしまい、波形品質が不安定になり、Ｗｒｉｔｅ／Ｒｅａｄが正しくできない虞があった。

特開２００４−３４３１５８号公報

そこで、波形品質を改善して、ＦｌａｓｈＲＯＭに対するＷｒｉｔｅ／Ｒｅａｄを安定させるために、ＦｌａｓｈＲＯＭに接続されるライン（信号線）にスイッチＩＣを追加する方法が考えられる。しかし、スイッチＩＣを複数個使用すると、コストが上昇する。また、配線が複雑化し、信号の反射やノイズの発生も問題となる。さらには、回路基板面積が大きくなってしまう。このため、複数のＦＰＧＡを有するシステムにおいて、信号の波形品質が良く、低コストでコンフィグレーション可能なシステムが求められていた。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

［適用例１］本適用例に係るコンフィグレーション装置は、コンフィグレーションデータが入力されるプロセッサーと、前記コンフィグレーションデータを記憶する不揮発性メモリーと、第１のＦＰＧＡと、第２のＦＰＧＡと、前記プロセッサー、前記不揮発性メモリー、前記第１のＦＰＧＡ、および前記第２のＦＰＧＡのそれぞれと電気的に接続されるコンフィグレーション制御部と、を備え、前記コンフィグレーション制御部は、前記プロセッサーから前記コンフィグレーションデータを入力して、前記不揮発性メモリーに書き込むための第１のパスと、前記不揮発性メモリーから前記コンフィグレーションデータを読み出して、前記第１のＦＰＧＡ、および前記第２のＦＰＧＡにそれぞれコンフィグレーションを行うための第２のパスと、を切り換え可能に構成されることを特徴とする。

このようなコンフィグレーション装置によれば、プロセッサーと、不揮発性メモリーと、第１のＦＰＧＡと、第２のＦＰＧＡと、コンフィグレーション制御部と、を備える。コンフィグレーション制御部は、プロセッサーからコンフィグレーションデータを入力して、不揮発性メモリーに書き込むための第１のパスと、不揮発性メモリーからコンフィグレーションデータを読み出して、第１のＦＰＧＡおよび第２のＦＰＧＡにそれぞれコンフィグレーションを行うための第２のパスと、を切り換え可能に構成される。これにより、コンフィグレーション制御部が、入力されるコンフィグレーションデータを不揮発性メモリーに書き込む機能、および、不揮発性メモリーからコンフィグレーションデータを読み出して、複数のＦＰＧＡにコンフィグレーションを行う機能を有するため、簡易なコンフィグレーション装置を構成することが可能となる。また、それぞれのＦＰＧＡについてコンフィグレーション専用ＲＯＭを実装する必要がないため、コストを低減したコンフィグレーション装置にすることができる。

［適用例２］上記適用例に係るコンフィグレーション装置において、前記コンフィグレーション制御部は、第３のＦＰＧＡによって構成されることを特徴とする。

このようなコンフィグレーション装置によれば、コンフィグレーション制御部は、第３のＦＰＧＡによって構成される。これにより、１チップでコンフィグレーション制御部を構成することができるため、簡易で信号の波形品質が良好なコンフィグレーション装置を構成することが可能となる。また、第３のＦＰＧＡは、内部ロジックを変更することが可能になる。

［適用例３］上記適用例に係るコンフィグレーション装置において、前記第３のＦＰＧＡは、内蔵不揮発性メモリーを有しており、前記内蔵不揮発性メモリーには、前記第３のＦＰＧＡのコンフィグレーションデータが記憶されることを特徴とする。

このようなコンフィグレーション装置によれば、第３のＦＰＧＡは内蔵不揮発性メモリーを有し、コンフィグレーションデータが記憶される。これにより、第３のＦＰＧＡにアクセスして、内部ロジックを書き換えることが可能になる。

［適用例４］本適用例に係るプロジェクターは、上記適用例に記載のコンフィグレーション装置を備えたプロジェクターであって、前記コンフィグレーションデータを受信し、前記プロセッサーに出力する通信部を備えることを特徴とする。

このようなプロジェクターによれば、コンフィグレーション装置を備えている。通信部は、コンフィグレーションデータを受信し、コンフィグレーション装置が有するプロセッサーに出力する。これにより、コンフィグレーション制御部が、入力されるコンフィグレーションデータを不揮発性メモリーに書き込む機能、および、不揮発性メモリーからコンフィグレーションデータを読み出して、複数のＦＰＧＡにコンフィグレーションを行う機能を有するため、簡易なコンフィグレーション装置を備えたプロジェクターを構成することが可能となる。また、それぞれのＦＰＧＡについてコンフィグレーション専用ＲＯＭを実装する必要がないため、コストを低減したプロジェクターを構成することができる。

［適用例５］本適用例に係るコンフィグレーション方法は、コンフィグレーションデータが入力されるプロセッサーと、前記コンフィグレーションデータを記憶する不揮発性メモリーと、第１のＦＰＧＡと、第２のＦＰＧＡと、前記プロセッサー、前記不揮発性メモリー、前記第１のＦＰＧＡ、および前記第２のＦＰＧＡのそれぞれと電気的に接続されるコンフィグレーション制御部と、を備えるコンフィグレーション装置を用いたコンフィグレーション方法であって、前記コンフィグレーション制御部が、前記プロセッサーから前記コンフィグレーションデータを入力して、前記不揮発性メモリーに書き込む第１のステップと、前記コンフィグレーション制御部が、前記不揮発性メモリーから前記コンフィグレーションデータを読み出して、前記第１のＦＰＧＡ、および前記第２のＦＰＧＡにそれぞれコンフィグレーションを行う第２のステップと、を備えることを特徴とする。

このようなコンフィグレーション方法によれば、コンフィグレーション制御部が、入力されるコンフィグレーションデータを不揮発性メモリーに書き込む機能、および、不揮発性メモリーからコンフィグレーションデータを読み出して、複数のＦＰＧＡにコンフィグレーションを行う機能を有するため、簡易なコンフィグレーション装置を構成することが可能となる。また、それぞれのＦＰＧＡについてコンフィグレーション専用ＲＯＭを実装する必要がないため、コンフィグレーション装置のコストを低減することができる。

第１の実施形態に係るコンフィグレーション装置の概略構成を示すブロック図。 コンフィグレーション制御部の説明図。 第２の実施形態に係るプロジェクターの概略構成を示すブロック図。

（第１の実施形態）
第１の実施形態では、複数のＦＰＧＡを備え、それぞれをコンフィグレーション可能なコンフィグレーション装置について説明する。

図１は、第１の実施形態に係るコンフィグレーション装置１の概略構成を示すブロック図である。図１を使用して、コンフィグレーション装置１の内部構成について説明する。

図１に示すように、コンフィグレーション装置１は、プロセッサーとしてのＭＣＵ（MicroController Unit）２０、コンフィグレーション制御部２１、不揮発性メモリーとしてのＳＰＩ（Serial Peripheral Interface）−ＦｌａｓｈＲＯＭ２２、第１のＦＰＧＡ２３、第２のＦＰＧＡ２４等を備えている。

ＭＣＵ２０は、ＣＰＵ（Central Processing Unit）や、各種データ等の一時記憶に用いられるＲＡＭ（Random Access Memory）、不揮発性のＲＯＭ（Read Only Memory）等を備えている。ＣＰＵは、ＲＯＭに記憶されている制御プログラムに従って動作し、ＭＣＵ２０を制御する。

ＭＣＵ２０は、ＳＰＩ−ＦｌａｓｈＲＯＭ２２に書き込むためのコンフィグレーションデータが入力される入力部（図示せず）を有する。そして、ＭＣＵ２０は、ＳＰＩ−ＦｌａｓｈＲＯＭ２２に書き込むためのコンフィグレーションデータや書き込み用の制御信号を、コンフィグレーション制御部２１に出力する。また、ＭＣＵ２０は、コンフィグレーション制御部２１に対して、コンフィグレーション制御部２１がＳＰＩ−ＦｌａｓｈＲＯＭ２２にコンフィグレーションデータを書き込むための第１のモードと、コンフィグレーション制御部２１がＳＰＩ−ＦｌａｓｈＲＯＭ２２からコンフィグレーションデータを読み出して、第１のＦＰＧＡ２３および第２のＦＰＧＡ２４にコンフィグレーションを行う第２のモードと、を切り換えるためのモード制御信号を出力する。

コンフィグレーション制御部２１は、第３のＦＰＧＡによって構成される。コンフィグレーション制御部２１は、ＭＣＵ２０からの指示に基づいて、第１のモードまたは第２のモードとして動作する。第１のモードにおいては、コンフィグレーション制御部２１は、ＭＣＵ２０から第１のＦＰＧＡ２３および第２のＦＰＧＡ２４用のコンフィグレーションデータを入力し、ＳＰＩ−ＦｌａｓｈＲＯＭ２２に書き込む。このときのパス（信号経路）を第１のパスとする。

第２のモードにおいては、コンフィグレーション制御部２１は、ＳＰＩ−ＦｌａｓｈＲＯＭ２２に記憶されているコンフィグレーションデータを読み出して、第１のＦＰＧＡ２３および第２のＦＰＧＡ２４に、それぞれコンフィグレーションを行う。このときのパス（信号経路）を第２のパスとする。第１のＦＰＧＡ２３および第２のＦＰＧＡ２４には、それぞれ異なるコンフィグレーションデータを書き込むことが可能である。

ここで、コンフィグレーション制御部２１について、詳細に説明する。
図２は、コンフィグレーション制御部２１の説明図である。

図２に示すように、コンフィグレーション制御部（第３のＦＰＧＡ）２１は、内蔵不揮発性メモリー２１ａ、およびＳＰＩ−ＦｌａｓｈＲＯＭ２２をコントロールするＦｌａｓｈＲＯＭコントローラー２１ｂを有している。

内蔵不揮発性メモリー２１ａは、例えば、ＦｌａｓｈＲＯＭを有して構成されており、コンフィグレーション制御部２１を構成するＦＰＧＡ（第３のＦＰＧＡ）のコンフィグレーション用のデータを記憶する。そして、コンフィグレーション制御部２１は、電源が印加されると、内蔵不揮発性メモリー２１ａに記憶されたコンフィグレーション用のデータに基づき、自身でコンフィグレーションを行う。そして、第３のＦＰＧＡとして動作する。なお、コンフィグレーション制御部（第３のＦＰＧＡ）２１に所定の配線等を施し、外部から所定の制御信号およびコンフィグレーション用のデータを送信することによって、内蔵不揮発性メモリー２１ａを書き換えることが可能である。

ＦｌａｓｈＲＯＭコントローラー２１ｂは、Ｉ／Ｏ制御部２１ｂ１を有して構成されており、ＳＰＩ−ＦｌａｓｈＲＯＭ２２に対する書き込み、および読み出しを制御する。具体的には、第１のモードにおいて、ＳＰＩ−ＦｌａｓｈＲＯＭ２２に対する書き込みを行う際（図２の２点鎖線）には、ＦｌａｓｈＲＯＭコントローラー２１ｂは、第２のモードで使用する読み出し用のパス（信号線：図２の１点鎖線：前述した第２のパス）をトライステート制御によって、Ｈｉ−ｚ（ハイインピーダンス）状態にする。また、第２のモードにおいて、ＳＰＩ−ＦｌａｓｈＲＯＭ２２からコンフィグレーションデータを読み出して、第１のＦＰＧＡ２３および第２のＦＰＧＡ２４に、コンフィグレーションを行う際（図２の１点鎖線）には、ＦｌａｓｈＲＯＭコントローラー２１ｂは、第１のモードで使用する書き込み用のパス（信号線：図２の２点鎖線：前述した第１のパス）をトライステート制御によって、Ｈｉ−ｚ状態にする。

図１に戻り、ＳＰＩ−ＦｌａｓｈＲＯＭ２２は、ＳＰＩバスによって、コンフィグレーション制御部２１と接続されている。そして、ＳＰＩ−ＦｌａｓｈＲＯＭ２２は、第１のＦＰＧＡ２３および第２のＦＰＧＡ２４用のコンフィグレーションデータを記憶する。上述したように、ＳＰＩ−ＦｌａｓｈＲＯＭ２２への書き込みおよび読み出しは、コンフィグレーション制御部２１によって行われる。

第１のＦＰＧＡ２３および第２のＦＰＧＡ２４は、コンフィグレーション制御部２１によってコンフィグレーションされるＦＰＧＡである。コンフィグレーション制御部２１から、コンフィグレーションデータ、および、ＦＰＧＡ制御信号が入力されると、第１のＦＰＧＡ２３および第２のＦＰＧＡ２４は、これらのＦＰＧＡ制御信号およびコンフィグレーションデータに従ってコンフィグレーションを行う。これにより、第１のＦＰＧＡ２３および第２のＦＰＧＡ２４は、ロジックデバイスとして動作可能になる。本実施形態では、第１のＦＰＧＡ２３と、第２のＦＰＧＡ２４とは、異なる機能のロジックが割り付けられるものとする。

上述した実施形態によれば、以下の効果が得られる。
（１）コンフィグレーション装置１のコンフィグレーション制御部２１は、ＭＣＵ２０からコンフィグレーションデータを入力して、ＳＰＩ−ＦｌａｓｈＲＯＭ２２に書き込むための第１のモードにおける第１のパスと、ＳＰＩ−ＦｌａｓｈＲＯＭ２２からコンフィグレーションデータを読み出して、第１のＦＰＧＡ２３および第２のＦＰＧＡ２４にそれぞれコンフィグレーションを行うための第２のモードにおける第２のパスと、を切り換え可能に構成される。つまり、コンフィグレーション制御部２１が、入力されるコンフィグレーションデータをＳＰＩ−ＦｌａｓｈＲＯＭ２２に書き込む機能、および、ＳＰＩ−ＦｌａｓｈＲＯＭ２２からコンフィグレーションデータを読み出して、第１のＦＰＧＡ２３および第２のＦＰＧＡ２４にコンフィグレーションを行う機能を有する。よって、簡易な構成で、複数のＦＰＧＡをコンフィグレーション可能なコンフィグレーション装置１を構成することが可能となる。また、第１のＦＰＧＡ２３および第２のＦＰＧＡ２４について、コンフィグレーション専用ＲＯＭを実装する必要がないため、コストを低減することが可能となる。

（２）コンフィグレーション装置１のコンフィグレーション制御部２１は、第３のＦＰＧＡによって構成される。これにより、１チップでコンフィグレーション制御部２１を構成することができるため、簡易で信号の波形品質が良好なコンフィグレーション装置１を構成することが可能となる。具体的には、ＳＰＩ−ＦｌａｓｈＲＯＭ２２への書き込みと読み出しとを切り換えるためのスイッチＩＣ等の複数の電子部品が不要となるため、簡易で、信号線上の反射やノイズ等の発生を低減することが可能になる。また、コンフィグレーション制御部２１が１チップで構成されるため、回路基板面積を縮小することが可能になる。さらに、ＦＰＧＡは、Ｉ／Ｏピンの配置についての自由度が高いため、他のＩＣ（チップ）との配置関係の自由度が向上する。つまり、回路設計上の自由度が向上する。

（３）コンフィグレーション装置１のコンフィグレーション制御部（第３のＦＰＧＡ）２１は、内蔵不揮発性メモリー２１ａを有し、第３のＦＰＧＡ自身のコンフィグレーション用のデータが記憶される。これにより、第３のＦＰＧＡの内部ロジックを書き換えることが可能になるため、利便性が向上する。つまり、仕様変更や不具合対応等を行うことが可能になる。

（第２の実施形態）
第２の実施形態では、複数のＦＰＧＡを備え、それぞれをコンフィグレーション可能なコンフィグレーション装置１を有するプロジェクターについて説明する。

図３は、第２の実施形態に係るプロジェクター１００の概略構成を示すブロック図である。図３を使用して、プロジェクター１００の内部構成について説明する。

図３に示すように、プロジェクター１００は、画像投写部１０、コンフィグレーション装置１、画像情報入力部３０、操作パネル３１、通信部３２、光源制御部３３等を備えている。

画像投写部１０は、光源としての光源装置１１、光変調装置としての３つの液晶ライトバルブ１２Ｒ，１２Ｇ，１２Ｂ、投写光学系としての投写レンズ１３、液晶駆動部１４等で構成されている。画像投写部１０は、光源装置１１から射出された光を、液晶ライトバルブ１２Ｒ，１２Ｇ，１２Ｂで画像光に変調し、この画像光を投写レンズ１３から投写して投写面Ｓに画像を表示する。

光源装置１１は、超高圧水銀ランプやメタルハライドランプ等からなる放電型の光源ランプ１１ａと、光源ランプ１１ａが放射した光を液晶ライトバルブ１２Ｒ，１２Ｇ，１２Ｂ側に反射するリフレクター１１ｂとを含んで構成されている。光源装置１１から射出された光は、図示しないインテグレーター光学系によって輝度分布が略均一な光に変換され、図示しない色分離光学系によって光の３原色である赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色光成分に分離された後、それぞれ液晶ライトバルブ１２Ｒ，１２Ｇ，１２Ｂに入射する。

液晶ライトバルブ１２Ｒ，１２Ｇ，１２Ｂは、一対の透明基板間に液晶が封入された液晶パネル等によって構成される。液晶ライトバルブ１２Ｒ，１２Ｇ，１２Ｂは、複数の画素（図示せず）がマトリクス状に配列された矩形状の画素領域を備えており、液晶に対して画素毎に駆動電圧を印加可能になっている。液晶駆動部１４が、入力される画像情報に応じた駆動電圧を各画素に印加すると、各画素は、画像情報に応じた光透過率に設定される。このため、光源装置１１から射出された光は、この液晶ライトバルブ１２Ｒ，１２Ｇ，１２Ｂの画素領域を透過することによって変調され、画像情報に応じた画像光が色光毎に形成される。形成された各色の画像光は、図示しない色合成光学系によって画素毎に合成されてカラーの画像光となった後、投写レンズ１３によって拡大投写される。

コンフィグレーション装置１の構成は、第１の実施形態のコンフィグレーション装置１と同様とする。同様な構成部には、同様の符号を付記する。本実施形態のコンフィグレーション装置１のＭＣＵ２０は、プロジェクター１００の動作の統括制御を行う。さらに、ＭＣＵ２０、第１のＦＰＧＡ２３および第２のＦＰＧＡ２４は、入力された画像情報に対する画像処理を行い、液晶駆動部１４に出力する。

操作パネル３１は、ユーザーのキー操作を受け付ける操作受付部に相当するものであり、ユーザーがプロジェクター１００に対して各種指示を行うための複数の操作キーを備えている。本実施形態の操作パネル３１が備える操作キーとしては、電源のオン・オフを切り替えるための電源キー、入力された画像情報を切り替えるための入力切替キー、各種設定用のメニュー画像を表示させるメニューキー、メニュー画像における項目の選択等に用いられる方向キー、選択した項目を確定させるための決定キー等がある。

ユーザーが操作パネル３１の各種操作キーを操作すると、操作パネル３１は、この操作を受け付けて、操作された操作キーに対応する制御信号をＭＣＵ２０に出力する。そして、ＭＣＵ２０は、操作パネル３１から制御信号が入力されると、入力された制御信号に基づく処理を行って、プロジェクター１００の動作を制御する。なお、操作パネル３１の代わりに、あるいは操作パネル３１とともに、遠隔操作が可能なリモコン（図示せず）を入力操作部として用いた構成としてもよい。この場合、リモコンは、ユーザーの操作内容に応じた赤外線等の操作信号を発信し、図示しないリモコン信号受信部がこれを受信してＭＣＵ２０に伝達する。

通信部３２は、パーソナルコンピューター等と、ケーブルを介して、コンフィグレーションデータ等を送受信可能な端子（図示せず）を備えている。当該端子で受信されたコンフィグレーションデータは、ＭＣＵ２０に出力される。本実施形態では、通信部３２は、接続手段としてＵＳＢ（Universal Serial Bus）を用いることとするが、接続手段はこれに限定するものではない。

光源制御部３３は、ＭＣＵ２０の指示に基づいて、光源装置１１に対する電力の供給と停止とを制御し、光源ランプ１１ａの点灯および消灯を切り替える。

画像情報入力部３０は、複数の入力端子を備えており、これらの入力端子には、ビデオ再生装置やパーソナルコンピューター等、図示しない外部の画像供給装置から各種形式の画像情報が入力される。ＭＣＵ２０からの指示に基づき、画像情報入力部３０は画像情報を選択し、選択した画像情報をＭＣＵ２０で処理可能な形式の画像情報に変換して、ＭＣＵ２０に出力する。

ＭＣＵ２０、第１のＦＰＧＡ２３および第２のＦＰＧＡ２４は、画像情報入力部３０から入力される画像情報を、液晶ライトバルブ１２Ｒ，１２Ｇ，１２Ｂの各画素の階調を表す画像情報、即ち各画素に印加する駆動電圧を規定するための画像情報に変換する。さらに、ＭＣＵ２０、第１のＦＰＧＡ２３および第２のＦＰＧＡ２４は、ＭＣＵ２０の指示に基づいて、画像情報に対して、明るさ、コントラスト、シャープネス、色合い等の画質を調整するための画質調整処理等を行い、処理後の画像情報を液晶駆動部１４に出力する。また、ＭＣＵ２０、第１のＦＰＧＡ２３および第２のＦＰＧＡ２４は、ＭＣＵ２０の指示に基づいて、スケーリング等の画像情報の幾何学的変換処理も行う。

液晶駆動部１４が、第２のＦＰＧＡ２４から入力される画像情報に従って液晶ライトバルブ１２Ｒ，１２Ｇ，１２Ｂを駆動すると、光源装置１１から射出された光は、液晶ライトバルブ１２Ｒ，１２Ｇ，１２Ｂによって画像情報に応じた画像光に変調され、この画像光が投写レンズ１３から投写される。

上述した第２の実施形態のプロジェクター１００によれば、第１の実施形態のコンフィグレーション装置の効果（１）、（２）、（３）と同様な効果を奏することができる。他に以下の効果が得られる。
（１）プロジェクター１００のコンフィグレーション制御部２１は、入力されるコンフィグレーションデータをＳＰＩ−ＦｌａｓｈＲＯＭ２２に書き込む機能、および、ＳＰＩ−ＦｌａｓｈＲＯＭ２２からコンフィグレーションデータを読み出して、第１のＦＰＧＡ２３および第２のＦＰＧＡ２４にコンフィグレーションを行う機能を有する。よって、第１のＦＰＧＡ２３および第２のＦＰＧＡ２４について、コンフィグレーション専用ＲＯＭを実装する必要がないため、プロジェクター１００の部品数を減らして、コストを低減することが可能となる。

（２）プロジェクター１００は、製品完成後でも、外部のパーソナルコンピューター等から通信部３２を介して、コンフィグレーションデータを入力することで、画像処理を担う第１のＦＰＧＡ２３および第２のＦＰＧＡ２４のロジックを変更することができる。よって、仕様変更や不具合対応等を行うことが可能である。また、製品を分解することなくコンフィグレーションを行うことが可能であるため、製造工程やアフターサービス等において利便性が高い。

（３）プロジェクター１００の回路設計は、第１のＦＰＧＡ２３や第２のＦＰＧＡ２４等のＦＰＧＡを用いた構成となっている。これにより、製品の開発期間を短縮することが可能になるため、有益である。

（４）プロジェクター１００は、コンフィグレーション制御部２１を第３のＦＰＧＡとして実装することで、回路基板面積を小さくすることができ、さらには、製品容積を小型化することが可能になるため、有益である。

なお、上述した実施形態に限定されず、種々の変更や改良等を加えて実施することが可能である。変形例を以下に述べる。

（変形例１）上記実施形態では、コンフィグレーション装置１において、第１のＦＰＧＡ２３および第２のＦＰＧＡ２４の２つをコンフィグレーション可能としているが、コンフィグレーション可能なＦＰＧＡの数は２つに限定するものではない。ＦＰＧＡの数は、３つ以上としてもよい。

（変形例２）上記実施形態では、コンフィグレーション装置１において、ＳＰＩ−ＦｌａｓｈＲＯＭ２２を用いているが、ＳＰＩ−ＦｌａｓｈＲＯＭに限定するものではなく、ＮＡＮＤ−ＦｌａｓｈＲＯＭ等の他の種類のＦｌａｓｈＲＯＭとしてもよい。

（変形例３）上記実施形態では、コンフィグレーション制御部２１は、第３のＦＰＧＡとしているが、ＦＰＧＡに限定するものではない。ＡＳＩＣ（Application Specific Integrated Circuit）等としてもよい。

（変形例４）上記第２の実施形態では、光源装置１１は、放電型の光源ランプ１１ａを有して構成されているが、ＬＥＤ光源やレーザー等の固体光源や、その他の光源を用いることもできる。

（変形例５）上記第２の実施形態では、プロジェクター１００は、光変調装置として、透過型の液晶ライトバルブ１２Ｒ，１２Ｇ，１２Ｂを用いているが、反射型の液晶ライトバルブ等、反射型の光変調装置を用いることも可能である。また、入射した光の射出方向を、画素としてのマイクロミラー毎に制御することにより、光源から射出した光を変調する微小ミラーアレイデバイス等を用いることもできる。

１…コンフィグレーション装置、１０…画像投写部、１１…光源装置、１１ａ…光源ランプ、１１ｂ…リフレクター、１２Ｒ，１２Ｇ，１２Ｂ…液晶ライトバルブ、１３…投写レンズ、１４…液晶駆動部、２０…ＭＣＵ、２１…コンフィグレーション制御部、２１ａ…内蔵不揮発性メモリー、２１ｂ…ＦｌａｓｈＲＯＭコントローラー、２１ｂ１…Ｉ／Ｏ制御部、２２…ＳＰＩ−ＦｌａｓｈＲＯＭ、２３…第１のＦＰＧＡ、２４…第２のＦＰＧＡ、３０…画像情報入力部、３１…操作パネル、３２…通信部、３３…光源制御部、１００…プロジェクター。

Claims (5)

1. コンフィグレーションデータが入力されるプロセッサーと、
   前記コンフィグレーションデータを記憶する不揮発性メモリーと、
   第１のＦＰＧＡと、
   第２のＦＰＧＡと、
   前記プロセッサー、前記不揮発性メモリー、前記第１のＦＰＧＡ、および前記第２のＦＰＧＡのそれぞれと電気的に接続されるコンフィグレーション制御部と、
   を備え、
   前記コンフィグレーション制御部は、前記プロセッサーから前記コンフィグレーションデータを入力して、前記不揮発性メモリーに書き込むための第１のパスと、前記不揮発性メモリーから前記コンフィグレーションデータを読み出して、前記第１のＦＰＧＡ、および前記第２のＦＰＧＡにそれぞれコンフィグレーションを行うための第２のパスと、を切り換え可能に構成されることを特徴とするコンフィグレーション装置。
2. 請求項１に記載のコンフィグレーション装置であって、
   前記コンフィグレーション制御部は、第３のＦＰＧＡによって構成されることを特徴とするコンフィグレーション装置。
3. 請求項２に記載のコンフィグレーション装置であって、
   前記第３のＦＰＧＡは、内蔵不揮発性メモリーを有しており、前記内蔵不揮発性メモリーには、前記第３のＦＰＧＡのコンフィグレーションデータが記憶されることを特徴とするコンフィグレーション装置。
4. 請求項１乃至３のいずれか一項に記載のコンフィグレーション装置を備えたプロジェクターであって、
   前記コンフィグレーションデータを受信し、前記プロセッサーに出力する通信部を備えることを特徴とするプロジェクター。
5. コンフィグレーションデータが入力されるプロセッサーと、前記コンフィグレーションデータを記憶する不揮発性メモリーと、第１のＦＰＧＡと、第２のＦＰＧＡと、前記プロセッサー、前記不揮発性メモリー、前記第１のＦＰＧＡ、および前記第２のＦＰＧＡのそれぞれと電気的に接続されるコンフィグレーション制御部と、を備えるコンフィグレーション装置を用いたコンフィグレーション方法であって、
   前記コンフィグレーション制御部が、前記プロセッサーから前記コンフィグレーションデータを入力して、前記不揮発性メモリーに書き込む第１のステップと、
   前記コンフィグレーション制御部が、前記不揮発性メモリーから前記コンフィグレーションデータを読み出して、前記第１のＦＰＧＡ、および前記第２のＦＰＧＡにそれぞれコンフィグレーションを行う第２のステップと、
   を備えることを特徴とするコンフィグレーション方法。

Images