JP2014174431A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
JP2014174431A
JP2014174431A JP2013048902A JP2013048902A JP2014174431A JP 2014174431 A JP2014174431 A JP 2014174431A JP 2013048902 A JP2013048902 A JP 2013048902A JP 2013048902 A JP2013048902 A JP 2013048902A JP 2014174431 A JP2014174431 A JP 2014174431A
Authority
JP
Japan
Prior art keywords
liquid crystal
shielding layer
substrate
crystal display
light shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013048902A
Other languages
Japanese (ja)
Other versions
JP6186140B2 (en
Inventor
Eiji Yamakawa
栄嗣 山川
Junichi Kobayashi
淳一 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2013048902A priority Critical patent/JP6186140B2/en
Publication of JP2014174431A publication Critical patent/JP2014174431A/en
Application granted granted Critical
Publication of JP6186140B2 publication Critical patent/JP6186140B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal display device capable of improving display quality.SOLUTION: The liquid crystal display device comprises: a first substrate including a first signal wiring, a second signal wiring intersecting the first signal wiring, a switching element electrically connected to the first signal wiring and the second signal wiring, a pixel electrode electrically connected to the switching element, and a first alignment film covering the pixel electrode; a second substrate including an insulating substrate, a color filter positioned on an inner surface of the insulating substrate opposite to the first substrate and facing the pixel electrode, an inner light-shielding layer positioned closer to the first substrate than the color filter and facing the first signal wiring and the second signal wiring, and a second alignment film covering the inner light-shielding layer and facing the first alignment film; and a liquid crystal layer containing liquid crystal molecules held in a cell gap between the first substrate and the second substrate.

Description

本発明の実施形態は、液晶表示装置に関する。   Embodiments described herein relate generally to a liquid crystal display device.

液晶表示装置は、表示装置として各種分野で利用されている。カラー表示タイプの液晶表示装置は、ストライプ状に形成された青、緑、赤のカラーフィルタを備えている。遮光膜は、異なる色のカラーフィルタ間に配置され、斜め視野における混色を防止する役割を担っている。   Liquid crystal display devices are used in various fields as display devices. A color display type liquid crystal display device includes blue, green, and red color filters formed in a stripe shape. The light shielding film is disposed between the color filters of different colors and plays a role of preventing color mixture in an oblique visual field.

近年、液晶表示装置に対して、更なる広視野角化の要望が高まっている。このため、斜め視野における混色対策は極めて重要であり、種々提案されている。一方で、遮光膜の幅を拡大する混色対策は、画素開口部の面積の低減を招いてしまい、高精細化及び高輝度化を阻害するおそれがある。   In recent years, there has been an increasing demand for a wider viewing angle for liquid crystal display devices. For this reason, color mixing countermeasures in an oblique visual field are extremely important, and various proposals have been made. On the other hand, color mixing countermeasures that increase the width of the light-shielding film cause a reduction in the area of the pixel opening, which may hinder high definition and high luminance.

特開2010−271442号公報JP 2010-271442 A

本実施形態の目的は、表示品位を向上することが可能な液晶表示装置を提供することにある。   An object of the present embodiment is to provide a liquid crystal display device capable of improving display quality.

本実施形態によれば、
第1信号配線と、前記第1信号配線に交差する第2信号配線と、前記第1信号配線及び前記第2信号配線と電気的に接続されたスイッチング素子と、前記スイッチング素子と電気的に接続された画素電極と、前記画素電極を覆う第1配向膜と、を備えた第1基板と、絶縁基板と、前記絶縁基板の前記第1基板と対向する内面に位置し前記画素電極と対向するカラーフィルタと、前記カラーフィルタよりも前記第1基板側に位置し前記第1信号配線及び前記第2信号配線と対向する内側遮光層と、前記内側遮光層を覆うとともに前記第1配向膜と対向する第2配向膜を備えた第2基板と、前記第1基板と前記第2基板との間のセルギャップに保持された液晶分子を含む液晶層と、を備えた液晶表示装置が提供される。
According to this embodiment,
A first signal line; a second signal line intersecting the first signal line; a switching element electrically connected to the first signal line and the second signal line; and electrically connected to the switching element A first substrate having a pixel electrode and a first alignment film covering the pixel electrode, an insulating substrate, and an inner surface of the insulating substrate facing the first substrate, and facing the pixel electrode. A color filter, an inner light shielding layer positioned on the first substrate side with respect to the color filter and facing the first signal wiring and the second signal wiring, and covering the inner light shielding layer and facing the first alignment film There is provided a liquid crystal display device comprising: a second substrate including a second alignment film; and a liquid crystal layer including liquid crystal molecules held in a cell gap between the first substrate and the second substrate. .

図1は、本実施形態の液晶表示装置を構成する液晶表示パネルLPNの構成及び等価回路を概略的に示す図である。FIG. 1 is a diagram schematically showing a configuration and an equivalent circuit of a liquid crystal display panel LPN constituting the liquid crystal display device of the present embodiment. 図2は、図1に示したアレイ基板ARにおける画素構造を対向基板CTの側から見た概略平面図である。FIG. 2 is a schematic plan view of the pixel structure of the array substrate AR shown in FIG. 1 as viewed from the counter substrate CT side. 図3は、図2に示した画素PX1をA−B線で切断した断面構造を概略的に示す図である。FIG. 3 is a diagram schematically showing a cross-sectional structure of the pixel PX1 shown in FIG. 2 cut along the line AB. 図4は、視角混色の限界角度を説明するための液晶表示パネルLPNの概略断面図である。FIG. 4 is a schematic cross-sectional view of a liquid crystal display panel LPN for explaining the limit angle of viewing angle color mixing. 図5は、液晶表示パネルLPNの他の断面構造を概略的に示す図である。FIG. 5 is a diagram schematically showing another cross-sectional structure of the liquid crystal display panel LPN. 図6は、本実施形態の液晶表示パネルLPNに適用可能な構造例を概略的に示す平面図である。FIG. 6 is a plan view schematically showing a structural example applicable to the liquid crystal display panel LPN of the present embodiment. 図7は、図6に示したC−D線で切断した液晶表示パネルLPNの断面構造を概略的に示す図である。FIG. 7 is a diagram schematically showing a cross-sectional structure of the liquid crystal display panel LPN cut along the line CD shown in FIG. 図8は、図6に示したE−F線で切断した液晶表示パネルLPNの断面構造を概略的に示す図である。FIG. 8 is a diagram schematically showing a cross-sectional structure of the liquid crystal display panel LPN cut along line EF shown in FIG.

以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。   Hereinafter, the present embodiment will be described in detail with reference to the drawings. In each figure, the same reference numerals are given to components that exhibit the same or similar functions, and duplicate descriptions are omitted.

図1は、本実施形態の液晶表示装置を構成する液晶表示パネルLPNの構成及び等価回路を概略的に示す図である。   FIG. 1 is a diagram schematically showing a configuration and an equivalent circuit of a liquid crystal display panel LPN constituting the liquid crystal display device of the present embodiment.

すなわち、液晶表示装置は、アクティブマトリクスタイプの透過型の液晶表示パネルLPNを備えている。液晶表示パネルLPNは、第1基板であるアレイ基板ARと、アレイ基板ARに対向して配置された第2基板である対向基板CTと、アレイ基板ARと対向基板CTとの間のセルギャップに保持された液晶層LQと、を備えている。アレイ基板AR及び対向基板CTは、シール材SEによって貼り合わせられている。このような液晶表示パネルLPNは、シール材SEによって囲まれた内側に、画像を表示するアクティブエリアACTを備えている。このアクティブエリアACTは、マトリクス状に配置された複数の画素PXによって構成されている。   That is, the liquid crystal display device includes an active matrix transmissive liquid crystal display panel LPN. The liquid crystal display panel LPN has an array substrate AR that is a first substrate, a counter substrate CT that is a second substrate disposed to face the array substrate AR, and a cell gap between the array substrate AR and the counter substrate CT. And a held liquid crystal layer LQ. The array substrate AR and the counter substrate CT are bonded together with a seal material SE. Such a liquid crystal display panel LPN is provided with an active area ACT for displaying an image on the inner side surrounded by the seal material SE. The active area ACT is composed of a plurality of pixels PX arranged in a matrix.

アレイ基板ARは、アクティブエリアACTにおいて、第1方向Xに沿ってそれぞれ延出したゲート配線G(G1〜Gn)及び補助容量線C(C1〜Cn)、第1方向Xに交差する第2方向Yに沿ってそれぞれ延出したソース配線S(S1〜Sm)、各画素PXにおいてゲート配線G及びソース配線Sと電気的に接続されたスイッチング素子SW、各画素PXにおいてスイッチング素子SWに各々電気的に接続された画素電極PE、画素電極PEと向かい合う共通電極CEなどを備えている。例えば、ゲート配線G及びソース配線Sは、第1信号配線及び第2信号配線に相当する。   In the active area ACT, the array substrate AR includes gate lines G (G1 to Gn) and auxiliary capacitance lines C (C1 to Cn) that extend in the first direction X, and a second direction that intersects the first direction X. The source line S (S1 to Sm) extending along Y, the switching element SW electrically connected to the gate line G and the source line S in each pixel PX, and the switching element SW in each pixel PX are electrically connected to the switching element SW. And a common electrode CE facing the pixel electrode PE. For example, the gate line G and the source line S correspond to a first signal line and a second signal line.

各ゲート配線Gは、アクティブエリアACTの外側に引き出され、ゲートドライバGDに接続されている。各ソース配線Sは、アクティブエリアACTの外側に引き出され、ソースドライバSDに接続されている。各補助容量線Cは、アクティブエリアACTの外側に引き出され、補助容量電圧が供給される電圧印加部VCSと電気的に接続されている。共通電極CEは、コモン電圧が供給される給電部VSと電気的に接続されている。ゲートドライバGD及びソースドライバSDは、例えばその少なくとも一部がアレイ基板ARに形成され、液晶表示パネルLPNを駆動するのに必要な信号源としての駆動ICチップ2と接続されている。図示した例では、駆動ICチップ2は、液晶表示パネルLPNのアクティブエリアACTの外側において、アレイ基板ARに実装されている。   Each gate line G is drawn outside the active area ACT and connected to the gate driver GD. Each source line S is drawn outside the active area ACT and connected to the source driver SD. Each auxiliary capacitance line C is drawn outside the active area ACT and is electrically connected to a voltage application unit VCS to which an auxiliary capacitance voltage is supplied. The common electrode CE is electrically connected to a power supply unit VS to which a common voltage is supplied. For example, at least a part of the gate driver GD and the source driver SD is formed on the array substrate AR, and is connected to the driving IC chip 2 as a signal source necessary for driving the liquid crystal display panel LPN. In the illustrated example, the drive IC chip 2 is mounted on the array substrate AR outside the active area ACT of the liquid crystal display panel LPN.

また、図示した例の液晶表示パネルLPNは、FFSモードあるいはIPSモードに適用可能な構成であり、アレイ基板ARに画素電極PE及び共通電極CEを備えている。共通電極CEは、複数の画素PXに亘って共通に形成されている。画素電極PEは、各画素PXにおいて島状に形成されている。このような構成の液晶表示パネルLPNでは、画素電極PE及び共通電極CEの間に形成される横電界(例えば、フリンジ電界のうちの基板の主面にほぼ平行な電界)を主に利用して液晶層LQを構成する液晶分子をスイッチングする。   Further, the liquid crystal display panel LPN of the illustrated example has a configuration applicable to the FFS mode or the IPS mode, and includes a pixel electrode PE and a common electrode CE on the array substrate AR. The common electrode CE is formed in common across the plurality of pixels PX. The pixel electrode PE is formed in an island shape in each pixel PX. In the liquid crystal display panel LPN having such a configuration, a horizontal electric field (for example, an electric field substantially parallel to the main surface of the substrate in the fringe electric field) formed between the pixel electrode PE and the common electrode CE is mainly used. The liquid crystal molecules constituting the liquid crystal layer LQ are switched.

図2は、図1に示したアレイ基板ARにおける画素構造を対向基板CTの側から見た概略平面図である。なお、ここでは、説明に必要な主要部のみを図示している。   FIG. 2 is a schematic plan view of the pixel structure of the array substrate AR shown in FIG. 1 as viewed from the counter substrate CT side. Here, only main parts necessary for the description are shown.

ゲート配線G1及びゲート配線G2は、第1方向Xに沿ってそれぞれ延出している。ソース配線S1及びソース配線S2は、第2方向Yに沿ってそれぞれ延出し、ゲート配線G1及びゲート配線G2と交差している。ゲート配線G1及びゲート配線G2とソース配線S1及びソース配線S2とで規定された画素PX1は、第1方向Xに沿った長さが第2方向Yに沿った長さよりも短い縦長の長方形状である。画素PX2は、画素PX1の第1方向Xに隣接している。   The gate wiring G1 and the gate wiring G2 extend along the first direction X, respectively. The source line S1 and the source line S2 extend along the second direction Y, respectively, and intersect the gate line G1 and the gate line G2. The pixel PX1 defined by the gate line G1, the gate line G2, the source line S1, and the source line S2 has a vertically long rectangular shape whose length along the first direction X is shorter than the length along the second direction Y. is there. The pixel PX2 is adjacent to the first direction X of the pixel PX1.

画素PX1において、スイッチング素子SW1は、ゲート配線G2とソース配線S1との交差部付近に位置し、ゲート配線G2及びソース配線S1と電気的に接続されている。画素PX2において、スイッチング素子SW2は、ゲート配線G2とソース配線S2との交差部付近に位置し、ゲート配線G2及びソース配線S2と電気的に接続されている。スイッチング素子SW1及びスイッチング素子SW2は、例えば薄膜トランジスタ(TFT)であり、それぞれ半導体層SCを備えている。   In the pixel PX1, the switching element SW1 is located near the intersection between the gate line G2 and the source line S1, and is electrically connected to the gate line G2 and the source line S1. In the pixel PX2, the switching element SW2 is located near the intersection between the gate line G2 and the source line S2, and is electrically connected to the gate line G2 and the source line S2. The switching element SW1 and the switching element SW2 are, for example, thin film transistors (TFTs), and each includes a semiconductor layer SC.

ここでは、スイッチング素子SW1に着目してその構造を説明する。スイッチング素子SW1は、ゲート配線G2と一体のゲート電極WG、ソース配線S1と一体のソース電極WS、及び、ドレイン電極WDを備えている。ソース電極WSは、コンタクトホールCH1を介して半導体層SCにコンタクトしている。ドレイン電極WDは、コンタクトホールCH2を介して半導体層SCにコンタクトしている。   Here, the structure will be described by focusing on the switching element SW1. The switching element SW1 includes a gate electrode WG integrated with the gate line G2, a source electrode WS integrated with the source line S1, and a drain electrode WD. The source electrode WS is in contact with the semiconductor layer SC through the contact hole CH1. Drain electrode WD is in contact with semiconductor layer SC through contact hole CH2.

共通電極CEは、例えば、第1方向Xに沿って延在し、第1方向Xに隣接する複数の画素PXに亘って共通に形成されている。図示した例では、共通電極CEは、ソース配線S1及びS2の上方を通り、画素PX1及び画素PX2にそれぞれ配置されている。なお、図示しないが、共通電極CEは、第2方向Yに隣接する複数の画素PXに亘って共通に形成されていても良い。   For example, the common electrode CE extends along the first direction X, and is formed in common across a plurality of pixels PX adjacent in the first direction X. In the illustrated example, the common electrode CE passes above the source wirings S1 and S2, and is disposed in the pixel PX1 and the pixel PX2, respectively. Although not shown, the common electrode CE may be formed in common across a plurality of pixels PX adjacent in the second direction Y.

画素PX1の画素電極PE1及び画素PX2の画素電極PE2は、それぞれ共通電極CEの上方に配置されている。図示した例では、画素電極PE1及び画素電極PE2は、第1方向Xに沿った長さが第2方向Yに沿った長さよりも短い概略長方形状に形成されている。画素電極PE1は、コンタクトホールCH3を介してスイッチング素子SW1のドレイン電極WDにコンタクトしている。同様に、画素電極PE2は、スイッチング素子SW2と電気的に接続されている。また、画素電極PE1及び画素電極PE2には、それぞれ共通電極CEと向かい合う複数のスリットSLが形成されている。図示した例では、スリットSLのそれぞれは、第2方向Yに沿って延出しており、第2方向Yと平行な長軸を有している。   The pixel electrode PE1 of the pixel PX1 and the pixel electrode PE2 of the pixel PX2 are respectively disposed above the common electrode CE. In the illustrated example, the pixel electrode PE1 and the pixel electrode PE2 are formed in a substantially rectangular shape whose length along the first direction X is shorter than the length along the second direction Y. The pixel electrode PE1 is in contact with the drain electrode WD of the switching element SW1 through the contact hole CH3. Similarly, the pixel electrode PE2 is electrically connected to the switching element SW2. The pixel electrode PE1 and the pixel electrode PE2 are formed with a plurality of slits SL that face the common electrode CE. In the illustrated example, each of the slits SL extends along the second direction Y and has a long axis parallel to the second direction Y.

図3は、図2に示した画素PX1をA−B線で切断した断面構造を概略的に示す図である。   FIG. 3 is a diagram schematically showing a cross-sectional structure of the pixel PX1 shown in FIG. 2 cut along the line AB.

アレイ基板ARは、ガラス基板などの光透過性を有する第1絶縁基板10を用いて形成されている。アレイ基板ARは、第1絶縁基板10の対向基板CTに対向する側にスイッチング素子SW1、共通電極CE、画素電極PE1などを備えている。   The array substrate AR is formed using a first insulating substrate 10 having optical transparency such as a glass substrate. The array substrate AR includes a switching element SW1, a common electrode CE, a pixel electrode PE1, and the like on the side of the first insulating substrate 10 facing the counter substrate CT.

スイッチング素子SW1の半導体層SCは、第1絶縁基板10の上に位置し、第1絶縁膜11によって覆われている。第1絶縁膜11は、第1絶縁基板10の上にも配置されている。スイッチング素子SW1のゲート電極WGは、第1絶縁膜11の上においてゲート配線G1と一体的に形成され、半導体層SCの上方に位置している。ゲート電極WGは、ゲート配線G1とともに第2絶縁膜12によって覆われている。第2絶縁膜12は、第1絶縁膜11の上にも配置されている。   The semiconductor layer SC of the switching element SW1 is located on the first insulating substrate 10 and is covered with the first insulating film 11. The first insulating film 11 is also disposed on the first insulating substrate 10. The gate electrode WG of the switching element SW1 is formed integrally with the gate wiring G1 on the first insulating film 11, and is located above the semiconductor layer SC. The gate electrode WG is covered with the second insulating film 12 together with the gate wiring G1. The second insulating film 12 is also disposed on the first insulating film 11.

スイッチング素子SW1のソース電極WS及びドレイン電極WDは、第2絶縁膜12の上に形成されている。また、ソース配線S1及びソース配線S2も同様に第2絶縁膜12の上に形成されている。ソース電極WSは、ソース配線S1と一体的に形成されている。ソース電極WSは、第1絶縁膜11及び第2絶縁膜12を貫通するコンタクトホール1を介して半導体層SCにコンタクトしている。ドレイン電極WDは、第1絶縁膜11及び第2絶縁膜12を貫通するコンタクトホール2を介して半導体層SCにコンタクトしている。このような構成のスイッチング素子SW1は、ソース配線S1及びソース配線S2とともに第3絶縁膜13によって覆われている。第3絶縁膜13は、第2絶縁膜12の上にも配置されている。   The source electrode WS and the drain electrode WD of the switching element SW1 are formed on the second insulating film 12. Similarly, the source line S1 and the source line S2 are formed on the second insulating film 12. The source electrode WS is formed integrally with the source line S1. The source electrode WS is in contact with the semiconductor layer SC through a contact hole 1 that penetrates the first insulating film 11 and the second insulating film 12. The drain electrode WD is in contact with the semiconductor layer SC through a contact hole 2 that penetrates the first insulating film 11 and the second insulating film 12. The switching element SW1 having such a configuration is covered with the third insulating film 13 together with the source line S1 and the source line S2. The third insulating film 13 is also disposed on the second insulating film 12.

共通電極CEは、第3絶縁膜13の上に形成されている。共通電極CEは、透明な導電材料、例えば、インジウム・ティン・オキサイド(ITO)やインジウム・ジンク・オキサイド(IZO)などによって形成されている。共通電極CEは、第4絶縁膜14によって覆われている。第4絶縁膜14は、第3絶縁膜13の上にも配置されている。   The common electrode CE is formed on the third insulating film 13. The common electrode CE is formed of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO). The common electrode CE is covered with the fourth insulating film 14. The fourth insulating film 14 is also disposed on the third insulating film 13.

画素電極PE1は、第4絶縁膜14の上に形成され、共通電極CEと向かい合っている。この画素電極PE1には、スリットSLが形成されている。それぞれのスリットは、共通電極CEの上方に位置している。画素電極PEは、透明な導電材料、例えば、ITOやIZOなどによって形成されている。このような画素電極PE1は、コンタクトホールCH3を介してスイッチング素子SW1のドレイン電極WDにコンタクトしている。コンタクトホールCH3は、第3絶縁膜13をドレイン電極WDまで貫通した貫通するコンタクトホールCH31及び第4絶縁膜14をドレイン電極WDまで貫通した貫通するコンタクトホールCH32を含んでいる。   The pixel electrode PE1 is formed on the fourth insulating film 14 and faces the common electrode CE. A slit SL is formed in the pixel electrode PE1. Each slit is located above the common electrode CE. The pixel electrode PE is formed of a transparent conductive material, for example, ITO or IZO. Such a pixel electrode PE1 is in contact with the drain electrode WD of the switching element SW1 through the contact hole CH3. The contact hole CH3 includes a contact hole CH31 that penetrates the third insulating film 13 to the drain electrode WD and a contact hole CH32 that penetrates the fourth insulating film 14 to the drain electrode WD.

画素電極PE1は、第1配向膜AL1によって覆われている。第1配向膜AL1は、第4絶縁膜14も覆っている。第1配向膜AL1は、水平配向性を示す材料によって形成され、アレイ基板ARの液晶層LQに接する面に配置されている。   The pixel electrode PE1 is covered with the first alignment film AL1. The first alignment film AL1 also covers the fourth insulating film 14. The first alignment film AL1 is formed of a material exhibiting horizontal alignment and is disposed on the surface in contact with the liquid crystal layer LQ of the array substrate AR.

一方、対向基板CTは、ガラス基板などの光透過性を有する第2絶縁基板30を用いて形成されている。対向基板CTは、第2絶縁基板30の内面(すなわちアレイ基板ARに対向する側)30A側に、カラーフィルタ32、オーバーコート層33、内側遮光層BM1などを備えている。   On the other hand, the counter substrate CT is formed using a second insulating substrate 30 having optical transparency such as a glass substrate. The counter substrate CT includes a color filter 32, an overcoat layer 33, an inner light shielding layer BM1, and the like on the inner surface (that is, the side facing the array substrate AR) 30A side of the second insulating substrate 30.

カラーフィルタ32は、第2絶縁基板30の内面30Aに形成されている。カラーフィルタ32は、互いに異なる複数の色、例えば赤色、青色、緑色にそれぞれ着色された樹脂材料によって形成されている。赤色のカラーフィルタは赤色画素に対応して配置され、緑色のカラーフィルタは緑色画素に対応して配置され、青色のカラーフィルタは青色画素に対応して配置されている。   The color filter 32 is formed on the inner surface 30 </ b> A of the second insulating substrate 30. The color filter 32 is formed of a resin material colored in a plurality of different colors, for example, red, blue, and green. The red color filter is arranged corresponding to the red pixel, the green color filter is arranged corresponding to the green pixel, and the blue color filter is arranged corresponding to the blue pixel.

オーバーコート層33は、カラーフィルタ32を覆っている。このオーバーコート層33は、カラーフィルタ32の表面の凹凸を平坦化する。このようなオーバーコート層33は、透明な樹脂材料によって形成されている。   The overcoat layer 33 covers the color filter 32. The overcoat layer 33 flattens the unevenness on the surface of the color filter 32. Such an overcoat layer 33 is formed of a transparent resin material.

内側遮光層BM1は、カラーフィルタ32よりもアレイ基板ARの側に位置している。内側遮光層BM1は、各画素PXを区画するように形成されており、アレイ基板ARに設けられたゲート配線Gや補助容量線C、ソース配線S、さらにはスイッチング素子SWなどの配線部やコンタクトホールCH3などに対向するように形成されている。詳述しないが、ゲート配線G及びソース配線Sにそれぞれ対向するように形成された内側遮光層BM1の形状は、格子状をなしている。異なる色のカラーフィルタ32間の境界は、内側遮光層BM1と重なる位置にある。内側遮光層BM1は、第2配向膜AL2によって覆われている。第2配向膜AL2は、オーバーコート層33も覆っている。第2配向膜AL2は、水平配向性を示す材料によって形成され、対向基板CTの液晶層LQに接する面に配置されている。   The inner light shielding layer BM1 is located closer to the array substrate AR than the color filter 32. The inner light shielding layer BM1 is formed so as to partition each pixel PX, and includes a gate line G, an auxiliary capacitance line C, a source line S, and a wiring part such as a switching element SW and contacts provided on the array substrate AR. It is formed so as to face the hole CH3 and the like. Although not described in detail, the inner light shielding layer BM1 formed so as to face the gate line G and the source line S has a lattice shape. The boundary between the color filters 32 of different colors is at a position overlapping the inner light shielding layer BM1. The inner light shielding layer BM1 is covered with the second alignment film AL2. The second alignment film AL2 also covers the overcoat layer 33. The second alignment film AL2 is formed of a material exhibiting horizontal alignment, and is disposed on the surface in contact with the liquid crystal layer LQ of the counter substrate CT.

上述したようなアレイ基板ARと対向基板CTとは、第1配向膜AL1及び第2配向膜AL2が向かい合うように配置されている。このとき、アレイ基板ARと対向基板CTの間には、図示しないスペーサにより、所定のセルギャップが形成される。アレイ基板ARと対向基板CTとは、セルギャップが形成された状態でシール材によって貼り合わせられている。液晶層LQは、これらのアレイ基板ARの第1配向膜AL1と対向基板CTの第2配向膜AL2との間に形成されたセルギャップに封入された液晶分子LMを含む液晶組成物によって構成されている。   The array substrate AR and the counter substrate CT as described above are arranged so that the first alignment film AL1 and the second alignment film AL2 face each other. At this time, a predetermined cell gap is formed between the array substrate AR and the counter substrate CT by a spacer (not shown). The array substrate AR and the counter substrate CT are bonded together with a sealing material in a state where a cell gap is formed. The liquid crystal layer LQ is composed of a liquid crystal composition including liquid crystal molecules LM sealed in a cell gap formed between the first alignment film AL1 of the array substrate AR and the second alignment film AL2 of the counter substrate CT. ing.

このような構成の液晶表示パネルLPNに対して、その背面側には、バックライトBLが配置されている。バックライトBLとしては、種々の形態が適用可能であり、また、光源として発光ダイオード(LED)を利用したものや冷陰極管(CCFL)を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。   A backlight BL is arranged on the back side of the liquid crystal display panel LPN having such a configuration. As the backlight BL, various forms are applicable, and any of those using a light emitting diode (LED) or a cold cathode tube (CCFL) as a light source can be applied. The description of the structure is omitted.

アレイ基板ARの外面すなわち第1絶縁基板10の外面10Bには、第1偏光板PL1を含む第1光学素子OD1が配置されている。また、対向基板CTの外面すなわち第2絶縁基板30の外面30Bには、第2偏光板PL2を含む第2光学素子OD2が配置されている。第1偏光板PL1の第1吸収軸と第2偏光板PL2の第2吸収軸とは、例えば、クロスニコルの位置関係にある。   On the outer surface of the array substrate AR, that is, the outer surface 10B of the first insulating substrate 10, the first optical element OD1 including the first polarizing plate PL1 is disposed. The second optical element OD2 including the second polarizing plate PL2 is disposed on the outer surface of the counter substrate CT, that is, the outer surface 30B of the second insulating substrate 30. For example, the first absorption axis of the first polarizing plate PL1 and the second absorption axis of the second polarizing plate PL2 are in a crossed Nicols positional relationship.

第1配向膜AL1及び第2配向膜AL2は、図2に示したように、基板主面(あるいは、X−Y平面)と平行な面内において、互いに平行な方位に配向処理されている。第1配向膜AL1は、第2方向Yに対して5°〜15°の角度をもつ第1配向処理方向R1に沿って配向処理されている。第2配向膜AL2は、配向処理方向R1と平行な第2配向処理方向R2に沿って配向処理されている。第1配向処理方向R1と第2配向処理方向R2とは互いに逆向きである。   As shown in FIG. 2, the first alignment film AL1 and the second alignment film AL2 are subjected to alignment treatment in directions parallel to each other in a plane parallel to the substrate main surface (or XY plane). The first alignment film AL1 is subjected to an alignment process along a first alignment process direction R1 having an angle of 5 ° to 15 ° with respect to the second direction Y. The second alignment film AL2 is subjected to an alignment process along a second alignment process direction R2 parallel to the alignment process direction R1. The first alignment treatment direction R1 and the second alignment treatment direction R2 are opposite to each other.

以下に、上記構成の液晶表示装置における動作について簡単に説明する。   The operation of the liquid crystal display device having the above configuration will be briefly described below.

液晶層LQに電圧が印加されていない状態、つまり、画素電極PEと共通電極CEとの間に電界が形成されていない状態(OFF時)では、液晶層LQに含まれる液晶分子LMは、図2に実線で示したように、X−Y平面内において初期配向する(液晶分子LMが初期配向する方向を初期配向方向と称する)。なお、第1偏光板PL1の第1吸収軸または第2偏光板PL2の第2吸収軸は、液晶分子LMの初期配向方向と略平行である。   In a state where no voltage is applied to the liquid crystal layer LQ, that is, a state where an electric field is not formed between the pixel electrode PE and the common electrode CE (when OFF), the liquid crystal molecules LM contained in the liquid crystal layer LQ are As shown by the solid line in FIG. 2, the initial alignment is performed in the XY plane (the direction in which the liquid crystal molecules LM are initially aligned is referred to as the initial alignment direction). Note that the first absorption axis of the first polarizing plate PL1 or the second absorption axis of the second polarizing plate PL2 is substantially parallel to the initial alignment direction of the liquid crystal molecules LM.

バックライトBLからのバックライト光の一部は、第1偏光板PL1を透過し、液晶表示パネルLPNに入射する。液晶表示パネルLPNに入射した光は、第1偏光板PL1の第1吸収軸と直交する直線偏光である。このような直線偏光の偏光状態は、OFF時の液晶表示パネルLPNを通過した際にほとんど変化しない。このため、液晶表示パネルLPNを透過した直線偏光のほとんどは、第1偏光板PL1に対してクロスニコルの位置関係にある第2偏光板PL2によって吸収される(黒表示)。   Part of the backlight light from the backlight BL passes through the first polarizing plate PL1 and enters the liquid crystal display panel LPN. The light incident on the liquid crystal display panel LPN is linearly polarized light orthogonal to the first absorption axis of the first polarizing plate PL1. Such a polarization state of linearly polarized light hardly changes when it passes through the liquid crystal display panel LPN in the OFF state. For this reason, most of the linearly polarized light transmitted through the liquid crystal display panel LPN is absorbed by the second polarizing plate PL2 having a crossed Nicols positional relationship with respect to the first polarizing plate PL1 (black display).

一方、液晶層LQに電圧が印加された状態、つまり、画素電極PEと共通電極CEとの間にフリンジ電界が形成された状態(ON時)では、液晶分子LMは、図2に破線で示したように、X−Y平面内において、初期配向方向とは異なる方位に配向する。ポジ型の液晶材料においては、液晶分子LMは、その長軸がX−Y平面内において電界と略平行な方向を向くように配向する。   On the other hand, in a state where a voltage is applied to the liquid crystal layer LQ, that is, in a state where a fringe electric field is formed between the pixel electrode PE and the common electrode CE (when ON), the liquid crystal molecules LM are indicated by broken lines in FIG. As described above, in the XY plane, the orientation is different from the initial orientation direction. In the positive type liquid crystal material, the liquid crystal molecules LM are aligned so that the major axis thereof is oriented in a direction substantially parallel to the electric field in the XY plane.

バックライト光のうち、第1吸収軸と直交する直線偏光は、液晶表示パネルLPNに入射し、その偏光状態は、液晶層LQを通過する際に液晶分子LMの配向状態に応じて変化する。このため、ON時においては、液晶層LQを通過した少なくとも一部の光は、第2偏光板PL2を透過する(白表示)。   Of the backlight, linearly polarized light orthogonal to the first absorption axis is incident on the liquid crystal display panel LPN, and its polarization state changes according to the alignment state of the liquid crystal molecules LM when passing through the liquid crystal layer LQ. For this reason, at the time of ON, at least a part of the light that has passed through the liquid crystal layer LQ is transmitted through the second polarizing plate PL2 (white display).

図4は、視角混色の限界角度を説明するための液晶表示パネルLPNの概略断面図である。なお、ここでは、説明に必要な構成のみを図示し、他の構成は簡略化して図示している。   FIG. 4 is a schematic cross-sectional view of a liquid crystal display panel LPN for explaining the limit angle of viewing angle color mixing. Here, only the configuration necessary for the description is illustrated, and the other configurations are illustrated in a simplified manner.

図示した例は、隣接する画素PX1及び画素PX2のそれぞれには、異なる色のカラーフィルタ32が配置され、信号配線の一つであるソース配線Sの上方に異なる色のカラーフィルタ32の境界が位置している場合に相当する。視角混色の限界角度は、以下のようにして定義される。すなわち、画素PX1と画素PX2との視差をaとし、ソース配線Sと内側遮光層BM1との距離をbとしたとき、視角混色の限界角度θは、tanθ=(視差a)/(距離b)で与えられる。   In the illustrated example, a color filter 32 of a different color is disposed in each of the adjacent pixels PX1 and PX2, and the boundary of the color filter 32 of a different color is positioned above the source line S that is one of the signal lines. This is equivalent to The limit angle of the viewing angle color mixture is defined as follows. That is, when the parallax between the pixel PX1 and the pixel PX2 is a and the distance between the source wiring S and the inner light shielding layer BM1 is b, the limit angle θ of the viewing angle color mixture is tan θ = (parallax a) / (distance b). Given in.

近年、高精細化、及び、高輝度化に伴う高開口率化(表示に寄与する画素開口部の面積の拡大)の要望が高まっている。このような要望に伴い、各画素を区画する内側遮光層BM1の幅が細くなる傾向にあるが、内側遮光層BM1の幅を細くするほど、アレイ基板ARと対向基板CTとの合わせずれに対して許容されるマージンが小さくなるとともに、限界角度θが小さくなってしまう。つまり、細い幅の内側遮光層BM1を適用した場合には、液晶表示パネルの法線方向(正面方向)に対して僅かに傾いた斜め方向から観察した場合でも、隣接する画素を通過した光の影響によって混色として視認されやすくなってしまう。   In recent years, there is a growing demand for higher definition and higher aperture ratio (expansion of the area of the pixel aperture that contributes to display) associated with higher brightness. With such a demand, the width of the inner light-shielding layer BM1 that partitions each pixel tends to become narrower. However, the thinner the width of the inner light-shielding layer BM1, the more the misalignment between the array substrate AR and the counter substrate CT becomes. As a result, the allowable margin decreases and the limit angle θ decreases. That is, when the inner light shielding layer BM1 having a narrow width is applied, even when observed from an oblique direction slightly inclined with respect to the normal direction (front direction) of the liquid crystal display panel, It becomes easy to be visually recognized as a mixed color by influence.

図中に破線で示した比較例によれば、内側遮光層BM1が第2絶縁基板30の内面30Aに形成されている場合、ソース配線Sと内側遮光層BM1との距離b1が長いため、限界角度θ1が十分に確保できない。   According to the comparative example indicated by the broken line in the figure, when the inner light shielding layer BM1 is formed on the inner surface 30A of the second insulating substrate 30, the distance b1 between the source wiring S and the inner light shielding layer BM1 is long, The angle θ1 cannot be secured sufficiently.

一方で、図中に実線で示した本実施形態によれば、内側遮光層BM1は、カラーフィルタ32よりもアレイ基板AR側に位置し、図示したように、オーバーコート層33のアレイ基板ARと対向する側に形成されているため、ソース配線Sと内側遮光層BM1との距離b2が比較例の距離b1よりも短くなる。これにより、限界角度θ2は、比較例の限界角度θ2よりも拡大することができる。つまり、内側遮光層BM1の幅を拡大することなく、内側遮光層BM1をアレイ基板ARに接近した位置に配置することにより、ソース配線Sと内側遮光層BM1との距離を短縮し、限界角度θ2を拡大することが可能となるとともに、高精細化、及び、高輝度化に伴う高開口率化の要望を満たすことが可能となる。   On the other hand, according to the present embodiment indicated by a solid line in the drawing, the inner light shielding layer BM1 is located closer to the array substrate AR than the color filter 32, and as shown in the figure, the array substrate AR of the overcoat layer 33 and Since it is formed on the opposite side, the distance b2 between the source line S and the inner light shielding layer BM1 is shorter than the distance b1 in the comparative example. Thereby, limit angle (theta) 2 can be expanded rather than limit angle (theta) 2 of a comparative example. That is, by disposing the inner light shielding layer BM1 at a position close to the array substrate AR without increasing the width of the inner light shielding layer BM1, the distance between the source wiring S and the inner light shielding layer BM1 is shortened, and the limit angle θ2 It is possible to meet the demand for higher aperture ratio due to higher definition and higher brightness.

一例として、比較例の場合、視差aが4.75μmであり、距離b1が8.7μmである場合、限界角度θ1は28.6°であるのに対して、本実施形態の場合、視差aが4.75μmであり、距離b2が5.2μmである場合、限界角度θ2は42.4°であり、比較例と比較して、視角混色の限界角度として13.8°改善することができた。なお、ここでは、いずれも内側遮光層BM1の膜厚は0.9μmに設定している。   As an example, in the comparative example, when the parallax a is 4.75 μm and the distance b1 is 8.7 μm, the limit angle θ1 is 28.6 °, whereas in the present embodiment, the parallax a Is 4.75 μm and the distance b2 is 5.2 μm, the limit angle θ2 is 42.4 °, which can be improved by 13.8 ° as the limit angle of viewing angle color mixing as compared with the comparative example. It was. Here, in each case, the film thickness of the inner light shielding layer BM1 is set to 0.9 μm.

上記の通り、限界角度θは、ソース配線Sと内側遮光層BM1との距離bを短縮するほど拡大する。つまり、内側遮光層BM1の膜厚を厚くすることで距離bを短縮することができる。例えば、本実施形態の内側遮光層BM1の膜厚を2.0μmに設定した場合、限界角度θ2は、49.2°まで拡大し、比較例と比較して、視角混色の限界角度として20.6°改善することができた。   As described above, the limit angle θ increases as the distance b between the source line S and the inner light shielding layer BM1 is shortened. That is, the distance b can be shortened by increasing the thickness of the inner light shielding layer BM1. For example, when the film thickness of the inner light-shielding layer BM1 of this embodiment is set to 2.0 μm, the limit angle θ2 is expanded to 49.2 °, and the limit angle for viewing angle color mixing is 20. It was improved by 6 °.

一方で、内側遮光層BM1がゲート配線G及びソース配線Sのそれぞれと対向する格子状に形成されている場合、内側遮光層BM1の膜厚が厚すぎると、液晶材料を封止する際、内側遮光層BM1が液晶材料の拡散を阻害するおそれがある。このため、内側遮光層BM1の少なくとも一部は、アレイ基板ARから離間していることが望ましい。つまり、内側遮光層BM1とアレイ基板ARとの間に、液晶材料が拡散可能な隙間を形成しておくことが望ましい。   On the other hand, when the inner light-shielding layer BM1 is formed in a lattice shape facing each of the gate wiring G and the source wiring S, if the inner light-shielding layer BM1 is too thick, The light shielding layer BM1 may hinder the diffusion of the liquid crystal material. For this reason, it is desirable that at least a part of the inner light shielding layer BM1 is separated from the array substrate AR. That is, it is desirable to form a gap in which the liquid crystal material can be diffused between the inner light shielding layer BM1 and the array substrate AR.

次に、本実施形態の他の構成例について説明する。   Next, another configuration example of this embodiment will be described.

図5は、液晶表示パネルLPNの他の断面構造を概略的に示す図である。   FIG. 5 is a diagram schematically showing another cross-sectional structure of the liquid crystal display panel LPN.

ここに示した構造例は、上記した構造例と比較して、内側遮光層BM1がセルギャップを形成する第1スペーサ部BM11と、アレイ基板ARから離間した第2スペーサ部BM12と、を含む点で相違している。なお、内側遮光層BM1は、ゲート配線Gが延出する方向、及び、ソース配線Sが延出する方向(図面の法線方向)にそれぞれ延出している。   The structure example shown here includes a first spacer part BM11 in which the inner light-shielding layer BM1 forms a cell gap and a second spacer part BM12 spaced from the array substrate AR, as compared to the structure example described above. Is different. The inner light shielding layer BM1 extends in the direction in which the gate line G extends and in the direction in which the source line S extends (normal direction in the drawing).

図示した例では、第1スペーサ部BM11は、ゲート配線Gとソース配線Sとの交差部に位置し、アレイ基板ARに接しており、いわゆる柱状スペーサとして機能する。第2スペーサ部BM12は、アレイ基板ARから離間している。図示した例では、第2スペーサ部BM12は、ゲート配線Gとソース配線Sとの交差部を除いて、ゲート配線Gと対向する位置に沿って形成されている。また、第2スペーサ部BM12は、図示しないが、ソース配線Sと対向する位置に沿う方向(つまり図面の法線方向)にも形成されている。   In the illustrated example, the first spacer portion BM11 is located at the intersection of the gate line G and the source line S, is in contact with the array substrate AR, and functions as a so-called columnar spacer. The second spacer part BM12 is separated from the array substrate AR. In the illustrated example, the second spacer portion BM12 is formed along a position facing the gate line G except for the intersection of the gate line G and the source line S. Further, although not shown, the second spacer portion BM12 is also formed in a direction along the position facing the source wiring S (that is, the normal direction in the drawing).

内側遮光層BM1において、第1スペーサ部BM11及び第2スペーサ部BM12は、繋がっていることが望ましい。これにより、ゲート配線G及びソース配線Sのそれぞれの直上の位置での光漏れを抑制することが可能となる。特に、ゲート配線Gの直上に位置する液晶分子は、常に初期配向状態を維持しているとは限らないため、ゲート配線Gの近傍で光抜けを生ずる原因となりうる。このため、ゲート配線Gと対向する位置では、内側遮光層BM1が途切れることなく配置されていることが望ましい。   In the inner light shielding layer BM1, it is desirable that the first spacer part BM11 and the second spacer part BM12 are connected. As a result, it is possible to suppress light leakage at positions immediately above the gate line G and the source line S. In particular, the liquid crystal molecules located immediately above the gate line G do not always maintain the initial alignment state, and may cause light leakage near the gate line G. For this reason, it is desirable that the inner light shielding layer BM1 is disposed without interruption at a position facing the gate wiring G.

なお、第1スペーサ部BM11及び第2スペーサ部BM12のように高さの異なる部分を有する内側遮光層BM1は、ハーフトーン露光などの手法を用いることで、形成可能である。   The inner light shielding layer BM1 having different height portions such as the first spacer portion BM11 and the second spacer portion BM12 can be formed by using a technique such as halftone exposure.

このような構造例によれば、上記したのと同様の効果が得られるのに加えて、セルギャップを形成するための柱状スペーサを別途形成する工程を省略することができ、コストの削減が可能となる。また、セルギャップを形成するための第1スペーサ部BM11とアレイ基板ARから離間した第2スペーサ部BM12とを含む内側遮光層BM1を適用したことにより、ゲート配線及びソース配線などの信号配線上の遮光を確実に行うとともに、液晶材料の拡散障害を減少させることが可能となる。   According to such a structural example, in addition to obtaining the same effect as described above, it is possible to omit a step of separately forming a columnar spacer for forming a cell gap, thereby reducing costs. It becomes. Further, by applying the inner light shielding layer BM1 including the first spacer part BM11 for forming the cell gap and the second spacer part BM12 spaced from the array substrate AR, the signal line such as the gate line and the source line is formed on the signal line. It is possible to reliably shield the light and reduce the diffusion obstacle of the liquid crystal material.

また、外部から押圧されるような押圧力が加わった際に第2スペーサ部BM12がアレイ基板ARに接触してクッションとしての役割を果たすため、外部からの押圧力に対する強度を向上することが可能となる。特に、低温環境において液晶材料が収縮した状態で外部から大きな衝撃が加わったとしても、第2スペーサ部BM12がクッションの役割を果たし、液晶層LQでの気泡(低温気泡)の発生を抑制することが可能となる。   Further, since the second spacer portion BM12 contacts the array substrate AR and acts as a cushion when a pressing force that is pressed from the outside is applied, it is possible to improve the strength against the pressing force from the outside. It becomes. In particular, even when a large impact is applied from the outside with the liquid crystal material contracted in a low temperature environment, the second spacer portion BM12 serves as a cushion, and suppresses the generation of bubbles (low temperature bubbles) in the liquid crystal layer LQ. Is possible.

なお、交差部に配置される第1スペーサ部BM11は、ゲート配線Gに沿った方向に延出している。これは、以下の理由に基づくものである。すなわち、図2に示したように、ゲート配線Gと対向する内側遮光層BM1は、スイッチング素子SWやコンタクトホールCH3にも対向している。このため、アレイ基板ARと対向基板CTとを貼り合わせる際に第1方向Xに沿った合わせずれが生じた場合、第1スペーサ部BM11がソース配線Sと対向する位置からその両側に位置するコンタクトホールCH3の上にずれて設置面積が不足するおそれがある。このため、第1スペーサ部BM11を第1方向Xに沿って拡幅することにより、例え合わせずれが生じてコンタクトホールCH3の上にずれたとしても、設置面積の不足を軽減することが可能となる。   Note that the first spacer portion BM11 disposed at the intersection extends in a direction along the gate line G. This is based on the following reason. That is, as shown in FIG. 2, the inner light shielding layer BM1 facing the gate line G also faces the switching element SW and the contact hole CH3. For this reason, when the misalignment along the first direction X occurs when the array substrate AR and the counter substrate CT are bonded together, the contacts located on both sides of the first spacer portion BM11 from the position facing the source wiring S are located. There is a risk that the installation area will be insufficient due to slipping over the hall CH3. For this reason, by expanding the width of the first spacer portion BM11 along the first direction X, it is possible to reduce the shortage of the installation area even if misalignment occurs and the contact hole CH3 is displaced. .

次に、本実施形態の他の構成例について説明する。   Next, another configuration example of this embodiment will be described.

図6は、本実施形態の液晶表示パネルLPNに適用可能な構造例を概略的に示す平面図である。   FIG. 6 is a plan view schematically showing a structural example applicable to the liquid crystal display panel LPN of the present embodiment.

図示した構造例では、対向基板が備える遮光層として、上述した内側遮光層BM1の他に、外側遮光層BM2が配置されている。外側遮光層BM2は、第1方向X及び第2方向Yにそれぞれ延出している。外側遮光層BM2は、実質的に画素を区画する遮光層に相当し、途切れることなく格子状に形成されている。外側遮光層BM2のうち、第1方向Xに延出した部分は、アレイ基板側のゲート配線Gやスイッチング素子SW、コンタクトホールCH3などと対向する。また、外側遮光層BM2のうち、第2方向Yに延出した部分は、アレイ基板側のソース配線Sと対向し、第1方向Xに隣接する画素にそれぞれ配置されたカラーフィルタの境界と重なる。このような外側遮光層BM2において、第1方向Xに延出した部分の第2方向Yに沿った幅は、第2方向Yに延出した部分の第1方向Xに沿った幅よりも大きい。   In the illustrated structural example, an outer light shielding layer BM2 is disposed in addition to the above-described inner light shielding layer BM1 as the light shielding layer provided in the counter substrate. The outer light shielding layer BM2 extends in the first direction X and the second direction Y, respectively. The outer light-shielding layer BM2 substantially corresponds to a light-shielding layer that partitions pixels, and is formed in a lattice shape without interruption. A portion of the outer light shielding layer BM2 extending in the first direction X faces the gate wiring G, the switching element SW, the contact hole CH3, and the like on the array substrate side. Further, a portion of the outer light shielding layer BM2 extending in the second direction Y is opposed to the source wiring S on the array substrate side, and overlaps the boundary of the color filters respectively disposed in the pixels adjacent to the first direction X. . In such an outer light shielding layer BM2, the width along the second direction Y of the portion extending in the first direction X is larger than the width along the first direction X of the portion extending in the second direction Y. .

内側遮光層BM1は、外側遮光層BM2と重なる位置に形成されている。第1スペーサ部BM11は、外側遮光層BM2の交差部に位置し、第1方向Xに延出している。第2スペーサ部BM12は、外側遮光層BM2の第1方向X及び第2方向Yに延出した部分にそれぞれ重なり、ライン状(あるいは図示しないがドット状)に形成されている。第2スペーサ部BM12は、第1スペーサ部BM11と繋がっていても良いが、図示した例では、第1スペーサ部BM11から離間している。   The inner light shielding layer BM1 is formed at a position overlapping the outer light shielding layer BM2. The first spacer portion BM11 is located at the intersection of the outer light shielding layer BM2 and extends in the first direction X. The second spacer portion BM12 overlaps with portions extending in the first direction X and the second direction Y of the outer light shielding layer BM2, and is formed in a line shape (or a dot shape, not shown). The second spacer part BM12 may be connected to the first spacer part BM11. However, in the illustrated example, the second spacer part BM12 is separated from the first spacer part BM11.

図7は、図6に示したC−D線で切断した液晶表示パネルLPNの断面構造を概略的に示す図である。図8は、図6に示したE−F線で切断した液晶表示パネルLPNの断面構造を概略的に示す図である。   FIG. 7 is a diagram schematically showing a cross-sectional structure of the liquid crystal display panel LPN cut along the line CD shown in FIG. FIG. 8 is a diagram schematically showing a cross-sectional structure of the liquid crystal display panel LPN cut along line EF shown in FIG.

外側遮光層BM2は、第2絶縁基板30の内面30Aに形成され、ソース配線Sの上方に位置し、内側遮光層BM1と対向している。外側遮光層BM2と内側遮光層BM1との間には、カラーフィルタ32及びオーバーコート層33が介在している。   The outer light shielding layer BM2 is formed on the inner surface 30A of the second insulating substrate 30, is positioned above the source wiring S, and faces the inner light shielding layer BM1. A color filter 32 and an overcoat layer 33 are interposed between the outer light shielding layer BM2 and the inner light shielding layer BM1.

図7に示した例では、外側遮光層BM2は、内側遮光層BM1のうちの第2スペーサ部BM12と対向している。   In the example shown in FIG. 7, the outer light shielding layer BM2 faces the second spacer portion BM12 in the inner light shielding layer BM1.

図8に示した例では、外側遮光層BM2は、ゲート配線Gとソース配線Sとの交差部において、内側遮光層BM1のうちの第1スペーサ部BM11と対向している。また、外側遮光層BM2は、交差部以外のゲート配線Gと対向する位置においては、内側遮光層BM1のうちの第2スペーサ部BM12と対向している。外側遮光層BM2は、さらに、第1スペーサ部BM11と第2スペーサ部BM12との隙間にも対向している。   In the example illustrated in FIG. 8, the outer light shielding layer BM2 faces the first spacer portion BM11 in the inner light shielding layer BM1 at the intersection between the gate wiring G and the source wiring S. Further, the outer light shielding layer BM2 faces the second spacer portion BM12 of the inner light shielding layer BM1 at a position facing the gate wiring G other than the intersection. The outer light shielding layer BM2 further faces the gap between the first spacer part BM11 and the second spacer part BM12.

このような構造例によれば、上記したのと同様の効果が得られるのに加えて、画素間の遮光は、主として、途切れなく形成された外側遮光層BM2によってなされる一方で、第2スペーサ部BM12がアレイ基板ARから離間し、また第1スペーサ部BM1と第2スペーサ部BM2との間に隙間を形成したことにより、液晶表示パネルの製造過程において、液晶材料の拡散を促進することが可能となる。   According to such a structural example, in addition to obtaining the same effect as described above, light shielding between pixels is mainly performed by the outer light shielding layer BM2 formed without interruption, while the second spacer Since the part BM12 is separated from the array substrate AR and a gap is formed between the first spacer part BM1 and the second spacer part BM2, diffusion of the liquid crystal material can be promoted in the manufacturing process of the liquid crystal display panel. It becomes possible.

内側遮光層BM1及び外側遮光層BM2は、同一材料を用いて形成しても良いし、異なる材料を用いて形成しても良い。なお、第2絶縁基板30の表面の反射率は外側遮光層BM2と第2絶縁基板30の界面の屈折率により決まる。例えば、第2絶縁基板30がガラスの場合には、ガラスの屈折率は略一定のため反射率を調整するためには外側遮光層BM2の屈折率を変化させることによって行われる。したがって、外側遮光層BM2の光学濃度(OD値)が低くなるにつれ、すなわち、遮光層が透明に近づくにつれ外側遮光層BM2の樹脂が第2絶縁基板30に近い屈折率となるため、外光は外側遮光層BM2を透過しやすく外側遮光層BM2での表面の反射は低下する。このため、外側遮光層BM2の光学濃度(OD値)は、内側遮光層BM1の光学濃度よりも低いことが望ましい。これにより、第2絶縁基板30を介して入射する外光の外側遮光層BM2での表面反射を低減することが可能となる。   The inner light shielding layer BM1 and the outer light shielding layer BM2 may be formed using the same material, or may be formed using different materials. The reflectance of the surface of the second insulating substrate 30 is determined by the refractive index of the interface between the outer light shielding layer BM2 and the second insulating substrate 30. For example, when the second insulating substrate 30 is made of glass, the refractive index of the glass is substantially constant, so that the reflectance is adjusted by changing the refractive index of the outer light shielding layer BM2. Therefore, as the optical density (OD value) of the outer light-shielding layer BM2 decreases, that is, as the light-shielding layer approaches transparency, the resin of the outer light-shielding layer BM2 has a refractive index close to that of the second insulating substrate 30. It is easy to transmit the outer light shielding layer BM2, and the surface reflection at the outer light shielding layer BM2 is reduced. For this reason, it is desirable that the optical density (OD value) of the outer light shielding layer BM2 is lower than the optical density of the inner light shielding layer BM1. As a result, it is possible to reduce the surface reflection of the external light incident through the second insulating substrate 30 on the outer light shielding layer BM2.

以上説明したように、本実施形態によれば、表示品位を向上することが可能な液晶表示装置を提供することができる。   As described above, according to this embodiment, a liquid crystal display device capable of improving display quality can be provided.

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   In addition, although some embodiment of this invention was described, these embodiment is shown as an example and is not intending limiting the range of invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the spirit of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

例えば、上記の実施形態においては、画素電極PEのスリットSLは第2方向Yに平行な長軸を有するように形成したが、第1方向Xに平行な長軸を有するように形成しても良いし、第1方向X及び第2方向Yに交差する方向に平行な長軸を有するように形成しても良いし、くの字形に屈曲した形状に形成しても良い。   For example, in the above embodiment, the slit SL of the pixel electrode PE is formed to have a long axis parallel to the second direction Y, but may be formed to have a long axis parallel to the first direction X. It may be formed so as to have a long axis parallel to a direction intersecting the first direction X and the second direction Y, or may be formed in a shape bent in a dogleg shape.

LPN…液晶表示パネル AR…アレイ基板 CT…対向基板 LQ…液晶層
PE…画素電極 SL…スリット CE…共通電極
G…ゲート配線 S…ソース配線 SW…スイッチング素子
BM1…内側遮光層 BM11…第1スペーサ部 BM12…第2スペーサ部
BM2…外側遮光層
AL1…第1配向膜 AL2…第2配向膜
LPN ... Liquid crystal display panel AR ... Array substrate CT ... Counter substrate LQ ... Liquid crystal layer PE ... Pixel electrode SL ... Slit CE ... Common electrode G ... Gate wire S ... Source wire SW ... Switching element BM1 ... Inner light shielding layer BM11 ... First spacer Part BM12 ... second spacer part BM2 ... outer light shielding layer AL1 ... first alignment film AL2 ... second alignment film

Claims (6)

第1信号配線と、前記第1信号配線に交差する第2信号配線と、前記第1信号配線及び前記第2信号配線と電気的に接続されたスイッチング素子と、前記スイッチング素子と電気的に接続された画素電極と、前記画素電極を覆う第1配向膜と、を備えた第1基板と、
絶縁基板と、前記絶縁基板の前記第1基板と対向する内面に位置し前記画素電極と対向するカラーフィルタと、前記カラーフィルタよりも前記第1基板側に位置し前記第1信号配線及び前記第2信号配線と対向する内側遮光層と、前記内側遮光層を覆うとともに前記第1配向膜と対向する第2配向膜を備えた第2基板と、
前記第1基板と前記第2基板との間のセルギャップに保持された液晶分子を含む液晶層と、
を備えた液晶表示装置。
A first signal line; a second signal line intersecting the first signal line; a switching element electrically connected to the first signal line and the second signal line; and electrically connected to the switching element A first substrate comprising: the pixel electrode formed; and a first alignment film covering the pixel electrode;
An insulating substrate; a color filter positioned on an inner surface of the insulating substrate facing the first substrate and facing the pixel electrode; and the first signal wiring and the first filter positioned closer to the first substrate than the color filter. A second substrate including an inner light shielding layer facing two signal wirings, a second alignment film covering the inner light shielding layer and facing the first alignment film,
A liquid crystal layer comprising liquid crystal molecules held in a cell gap between the first substrate and the second substrate;
A liquid crystal display device.
前記内側遮光層は、前記セルギャップを形成する第1スペーサ部と、前記第1基板から離間した第2スペーサ部と、を含む、請求項1に記載の液晶表示装置。   2. The liquid crystal display device according to claim 1, wherein the inner light shielding layer includes a first spacer portion that forms the cell gap and a second spacer portion that is separated from the first substrate. 前記第1スペーサ部は、前記第1信号配線と前記第2信号配線との交差部に位置する、請求項2に記載の液晶表示装置。   The liquid crystal display device according to claim 2, wherein the first spacer portion is located at an intersection of the first signal line and the second signal line. さらに、前記絶縁基板の内面に形成され前記内側遮光層と対向する外側遮光層を備えた、請求項1乃至3のいずれか1項に記載の液晶表示装置。   4. The liquid crystal display device according to claim 1, further comprising an outer light shielding layer formed on an inner surface of the insulating substrate and facing the inner light shielding layer. 5. 前記外側遮光層の光学濃度は、前記内側遮光層の光学濃度よりも低い、請求項4に記載の液晶表示装置。   The liquid crystal display device according to claim 4, wherein an optical density of the outer light-shielding layer is lower than an optical density of the inner light-shielding layer. 前記第1スペーサ部は、前記第1信号配線に沿った方向に延出している、請求項2乃至5のいずれか1項に記載の液晶表示装置。   The liquid crystal display device according to claim 2, wherein the first spacer portion extends in a direction along the first signal wiring.
JP2013048902A 2013-03-12 2013-03-12 Liquid crystal display Active JP6186140B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013048902A JP6186140B2 (en) 2013-03-12 2013-03-12 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013048902A JP6186140B2 (en) 2013-03-12 2013-03-12 Liquid crystal display

Publications (2)

Publication Number Publication Date
JP2014174431A true JP2014174431A (en) 2014-09-22
JP6186140B2 JP6186140B2 (en) 2017-08-23

Family

ID=51695678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013048902A Active JP6186140B2 (en) 2013-03-12 2013-03-12 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP6186140B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10054812B2 (en) 2016-07-07 2018-08-21 Japan Display Inc. Liquid crystal display device
US10197842B2 (en) 2016-04-15 2019-02-05 Japan Display Inc. Liquid crystal display device
US10379409B2 (en) 2016-05-10 2019-08-13 Japan Display Inc. Substrate for display apparatus and display apparatus
US10802347B2 (en) 2016-09-27 2020-10-13 Japan Display Inc. Display device and color filter substrate
US11143888B2 (en) 2016-05-10 2021-10-12 Japan Display Inc. Substrate for display apparatus, display apparatus, and method of manufacturing substrate for display apparatus
JP7512885B2 (en) 2020-12-23 2024-07-09 セイコーエプソン株式会社 Liquid crystal device, liquid crystal device manufacturing method, and electronic device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11232530B2 (en) 2017-02-28 2022-01-25 Nec Corporation Inspection assistance device, inspection assistance method, and recording medium

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6424230A (en) * 1987-07-21 1989-01-26 Alps Electric Co Ltd Liquid crystal display element
JP2000298280A (en) * 1999-04-13 2000-10-24 Casio Comput Co Ltd Liquid crystal display device
JP2002350863A (en) * 2001-05-24 2002-12-04 Seiko Epson Corp Optoelectronic device, manufacturing method therefor and electronic device
WO2010070929A1 (en) * 2008-12-19 2010-06-24 シャープ株式会社 Substrate, and display panel provided with substrate
JP2013011646A (en) * 2011-06-28 2013-01-17 Toppan Printing Co Ltd Color filter and manufacturing method of color filter
JP2015513116A (en) * 2012-02-02 2015-04-30 アップル インコーポレイテッド Display with color mixing prevention structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6424230A (en) * 1987-07-21 1989-01-26 Alps Electric Co Ltd Liquid crystal display element
JP2000298280A (en) * 1999-04-13 2000-10-24 Casio Comput Co Ltd Liquid crystal display device
JP2002350863A (en) * 2001-05-24 2002-12-04 Seiko Epson Corp Optoelectronic device, manufacturing method therefor and electronic device
WO2010070929A1 (en) * 2008-12-19 2010-06-24 シャープ株式会社 Substrate, and display panel provided with substrate
JP2013011646A (en) * 2011-06-28 2013-01-17 Toppan Printing Co Ltd Color filter and manufacturing method of color filter
JP2015513116A (en) * 2012-02-02 2015-04-30 アップル インコーポレイテッド Display with color mixing prevention structure

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10197842B2 (en) 2016-04-15 2019-02-05 Japan Display Inc. Liquid crystal display device
US10379409B2 (en) 2016-05-10 2019-08-13 Japan Display Inc. Substrate for display apparatus and display apparatus
US10768493B2 (en) 2016-05-10 2020-09-08 Japan Display Inc. Substrate for display apparatus and display apparatus
US11143888B2 (en) 2016-05-10 2021-10-12 Japan Display Inc. Substrate for display apparatus, display apparatus, and method of manufacturing substrate for display apparatus
US11175543B2 (en) 2016-05-10 2021-11-16 Japan Display Inc. Display device
US11500253B2 (en) 2016-05-10 2022-11-15 Japan Display Inc. Display device
US11860457B2 (en) 2016-05-10 2024-01-02 Japan Display Inc. Substrate for display apparatus, display apparatus, and method of manufacturing substrate for display apparatus
US10054812B2 (en) 2016-07-07 2018-08-21 Japan Display Inc. Liquid crystal display device
US10802347B2 (en) 2016-09-27 2020-10-13 Japan Display Inc. Display device and color filter substrate
JP7512885B2 (en) 2020-12-23 2024-07-09 セイコーエプソン株式会社 Liquid crystal device, liquid crystal device manufacturing method, and electronic device

Also Published As

Publication number Publication date
JP6186140B2 (en) 2017-08-23

Similar Documents

Publication Publication Date Title
JP5035931B2 (en) Liquid crystal display
JP6186140B2 (en) Liquid crystal display
JP6257259B2 (en) Display device
JP2015125224A (en) Liquid crystal display device
US20150227015A1 (en) Liquid crystal display device
US9146434B2 (en) Liquid crystal display device having particular electrodes structure
US9134576B2 (en) Liquid crystal display device
JP6220628B2 (en) Display device
JP2013218080A (en) Liquid crystal display device
JP2014174402A (en) Liquid crystal display device
US9500894B2 (en) Liquid crystal display device
JP2013127558A (en) Liquid crystal display device
US9470938B2 (en) Liquid crystal display device
JP2014021196A (en) Liquid crystal display device
JP5572603B2 (en) Liquid crystal display
JP2015052730A (en) Liquid crystal display device
JP2014186135A (en) Liquid crystal display device
JP2014115561A (en) Liquide crystal display device
JP2015014670A (en) Liquid crystal display device
US9134578B2 (en) Liquid crystal display device
JP2013029784A (en) Liquid crystal display device
JP5879212B2 (en) Liquid crystal display
JP6476269B2 (en) Display device
JP2013088554A (en) Liquid crystal display device
JP2012018365A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170731

R150 Certificate of patent or registration of utility model

Ref document number: 6186140

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250