JP2014171334A - 電源装置 - Google Patents

Abstract

【課題】負荷の変動によらず、安定した電源を負荷に供給する電源装置を提供する。
【解決手段】電源供給用のケーブルを介して、負荷２０に電源を供給する電源装置であって、電源供給用のケーブルに接続される電源供給用端子１５０と、フィードバック用のケーブルを介して、負荷２０の入力端子２１０に接続されるフィードバック用端子１６０と、電源供給用端子の電圧Ｖｏｕｔ１およびフィードバック用端子の電圧Ｖｏｕｔ２のうち、値の低い電圧を優先的に参照電圧と比較して、電圧制御信号Ｖｃｔｌを生成するフィードバック回路１８０と、電圧制御信号Ｖｃｔｌを用いて、電源の電圧を調整する電圧調整回路１２０とを備える。
【選択図】図４

Description

本発明は、電源装置、特に、ケーブルを介して負荷に電源を供給する電源装置に関する。

液晶ディスプレイは、一般的に、液晶表示モジュール（以下、適宜「ＭＤＬ」と称する）、および、ＭＤＬに電源を供給する電源回路（電源装置）等を備えている。ＭＤＬは、例えば、フレキシブルフラットケーブル（ＦＦＣ）等のケーブルを用いて、電源装置と接続される。ＭＤＬと電源装置とを接続するケーブルに、ＦＦＣを用いることにより、装置の厚さが増えるのを抑制できる場合がある。

上述した電源装置には、ＭＤＬ等の負荷に対し、安定した電源を供給することが求められている。

なお、近年、液晶ディスプレイでは、液晶パネルの大型化により、ＭＤＬの消費電力が増えている。また、設計上、電源を供給する電源装置から、ＭＤＬまでの距離が長くなる、つまり、ケーブルの長さが長くなる場合がある。

ＭＤＬの消費電力の増大およびケーブルの長さの増大により、電源装置の出力端子とＭＤＬの入力端子との間で生じる電圧降下の影響が無視できなくなってきている。

電圧降下の影響を抑えるための技術としては、例えば、電源装置の出力端子の電圧と、ＭＤＬ等の負荷の入力端子の電圧とを用いて、電源電圧を制御する電源装置がある（例えば、特許文献１参照）。

図６は、特許文献１の電源装置１１００の構成を示す図である。図６に示すように、特許文献１に記載の電源装置１１００は、電源装置１１００の出力端子１１０１の電圧Ｖｏｕｔ１と、負荷１３００の入力端子１３０１の電圧Ｖｏｕｔ２とを用いて、電源装置１１００から出力される電圧を制御するフィードバック回路１２００を備えている。

フィードバック回路１２００は、図６に示すように、抵抗１２０５および１２０６と、比較回路１２１０と、チョークコイル１２０１、１２０２と、コンデンサと抵抗とを並列に接続したＲＣ並列回路１２０３、１２０４とを備えている。

負荷の入力端子１３０１、１３０２の電圧は、チョークコイル１２０１、１２０２を介して比較回路１２１０に入力されている。一方、電源装置１１００の出力端子１１０１、１１０２の電圧は、ＲＣ並列回路１２０３、１２０４を介して比較回路１２１０に入力されている。

特許文献１に記載の電源装置１１００では、フィードバック回路１２００において、負荷１３００の入力端子１３０１の電圧は、チョークコイル１２０１を介して入力されている。このため、負荷１３００の変動の周波数が高い場合には、電源装置１１００の出力端子１１０１の電圧が優先される。一方、負荷１３００の変動の周波数が低い場合には、負荷１３００の入力端子１３０１の電圧が優先される。すなわち、負荷１３００の変動の周波数に応じて、電源装置１１００の出力端子１１０１の電圧が変化することになる。

特開平０２−１７８５９号公報

しかしながら、負荷の変動により電源装置の出力が変化すると、安定した電源を供給することが困難になる場合があるという問題がある。

そこで、本発明は、上記課題を解決するためになされたものであって、負荷の変動によらず、安定した電源を負荷に供給する電源装置を提供することを目的とする。

上記目的を達成するために、本発明の一態様に係る電源装置は、電源供給用のケーブルを介して、負荷に電源を供給する電源装置であって、前記電源供給用のケーブルに接続される電源供給用端子と、フィードバック用のケーブルを介して、前記負荷の端子のうち、前記電源が供給される電源入力端子に接続されるフィードバック用端子と、前記電源供給用端子の電圧および前記フィードバック用端子の電圧のうち、値の低い電圧を優先的に参照電圧と比較して、電圧制御信号を生成するフィードバック回路と、前記電圧制御信号を用いて、前記電源の電圧を調整する電圧調整回路とを備える。

上記構成の電源装置では、電源装置の出力端子（電源供給用端子）の電圧、および、負荷の入力端子（フィードバック用端子）の電圧のうち、低い方の電圧を優先的に用いる。すなわち、上記構成の電源装置では、電源装置の電源供給用端子の電圧が、負荷の変動の周波数に依存しないため、安定した電源を供給できる。

なお、ＭＤＬと電源装置とを接続する電源供給用のケーブルの長さが長い場合、フィードバック用のケーブルの長さも長くなる。そうすると、フィードバック用端子に入力される電圧の変動は、負荷の入力端子における電圧の変動に対し、遅れが生じる場合がある（フィードバック信号の位相遅れ）。上記構成の電源装置では、フィードバック用端子の電圧に加え、電源装置の出力端子の電圧を用いることで、フィードバック用端子の位相遅れに対応することができる。

例えば、前記フィードバック回路は、前記電源供給用端子の電圧および前記フィードバック用端子の電圧のうち、値の低い電圧と、前記参照電圧とを比較する比較回路を備えていても良い。

上記構成の電源装置では、電源供給用端子の電圧およびフィードバック用端子の電圧のうち、値の低い電圧と参照電圧とを比較するので、負荷の変動の周波数に依存せずに、安定した電源を供給できる。

また、例えば、前記フィードバック回路は、前記フィードバック用端子の電圧を分圧して負荷側フィードバック電圧を生成する負荷側分圧回路と、前記負荷側フィードバック電圧と負荷側参照電圧とを比較する負荷側比較回路と、前記負荷側比較回路の出力電圧が大きくなるほど抵抗値が大きくなる可変抵抗を用い、前記電源供給用端子の電圧を分圧して電源側フィードバック電圧を出力する電源側分圧回路と、前記電源側フィードバック電圧を電源側参照電圧と比較して、前記電圧制御信号を生成する電源側比較回路とを備えていても良いし、前記電源側分圧回路は、さらに、一端が前記電源供給用端子に、他端が前記電源側分圧回路の出力ノードにそれぞれ接続された、抵抗値が一定の第一固定抵抗と、一端が前記出力ノードに接続され、他端に接地電圧が入力される、抵抗値が一定の第二固定抵抗と、一端が前記出力ノードに、他端が前記可変抵抗の一端にそれぞれ接続された第三固定抵抗とを備え、前記可変抵抗は、ドレイン端子が前記第三固定抵抗の他端に接続され、ゲート端子に前記負荷側分圧回路の出力電力が、ソース端子に接地電圧がそれぞれ入力されるトランジスタで構成されていても良い。

上記構成の電源装置では、フィードバック用端子がオープンになった場合、電源側分圧回路のトランジスタの抵抗値は０となる。このとき、電源側分圧回路の出力電圧は、第一端子の電圧を、第一固定抵抗および第三固定抵抗の合成抵抗と、第二固定抵抗とで構成される分圧回路で分圧した電圧となる。つまり、フィードバック用端子がオープンになった場合でも、電圧の増加を抑えることができる。

また、例えば、前記電源供給用端子と前記負荷の電源入力端子との接続、あるいは、前記フィードバック用端子と前記負荷の電源入力端子との接続が解除されたことを検出するオープン検出回路を備え、前記電圧調整回路は、前記オープン検出回路において接続が解除されたことが検出された場合に、前記電源の電圧を一定の値に維持する構成であっても良い。

上記構成の電源装置は、負荷の入力端子の電圧が低くなるほど、電源の電圧を増加させるように動作する。このため、フィードバック用端子がオープンになると、負荷の入力端子の電圧が０に近づくため、過度に電源電圧を上昇させるように制御される可能性がある。上記構成の電源装置は、オープン検出回路を設けたので、フィードバック用端子がオープンになった場合に、電源電圧の過度の上昇を抑えることができる。

また、例えば、前記電圧調整回路は、前記電圧制御信号の電圧と三角波の電圧とを比較し、前記電圧制御信号の電圧が前記三角波の電圧より大きい期間に第一論理状態となり、前記電圧制御信号の電圧が前記三角波の電圧より小さい期間に第二論理状態となるパルス信号を出力するパルス幅調整回路と、前記パルス信号のパルス幅に応じて、前記電源の昇圧または降圧を行う電源供給回路とを備えていても良い。

上記構成の電源装置の電圧調整回路は、電圧制御信号の電圧と、三角波の電圧とを比較する。これにより、電源装置から供給する電源の電圧を、負荷にとって最適な電圧に調整することができる。

なお、本発明は、このような特徴的な処理部を備える電源装置として実現することができるだけでなく、電源装置に含まれる特徴的な処理部が実行する処理をステップとする電源供給方法として実現することができる。また、電源装置に含まれる特徴的な処理部としてコンピュータを機能させるためのプログラムまたは電源供給方法に含まれる特徴的なステップをコンピュータに実行させるプログラムとして実現することもできる。そして、そのようなプログラムを、ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｃ−Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等のコンピュータ読取可能な非一時的な記録媒体やインターネット等の通信ネットワークを介して流通させることができるのは、言うまでもない。

本発明によると、安定した電源を負荷に供給する電源装置を提供できる。

実施の形態１の電源装置の構成の一例を示す図である。 実施の形態１のＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御回路の構成の一例を示す図である。 実施の形態１の電源装置における各信号の波形を示す図である。 実施の形態２の電源装置の構成の一例を示す図である。 実施の形態２の電源装置における各信号の波形を示す図である。 電源装置の構成の一例を示す回路図である。

以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、各図は、必ずしも各寸法や各寸法比等を厳密に図示したものではない。

また、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、特許請求の範囲によって特定される。よって、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。

（実施の形態１）
実施の形態１の電源装置について、図１および図２を基に説明する。

本実施の形態の電源装置は、外部電源１０の電圧を昇圧または降圧して負荷に供給するＤＣ／ＤＣコンバータで構成され、例えば、液晶ディスプレイ等の表示装置で用いられる。なお、本実施の形態の電源装置は、液晶ディスプレイではなく、民生用電子機器や産業用電子機器、通信機器、あるいは、コンピュータ等の電源装置として用いてもよい。

［１−１．液晶ディスプレイの構成］
先ず、本実施の形態のＤＣ／ＤＣコンバータ１００Ａを搭載した液晶ディスプレイの構成について、図１を基に説明する。

液晶ディスプレイは、図１に示すように、本実施の形態のＤＣ／ＤＣコンバータ１００Ａと、ＤＣ／ＤＣコンバータ１００Ａから電源を供給されるＭＤＬ２０と、ＤＣ／ＤＣコンバータ１００ＡとＭＤＬ２０とを接続する電源供給用のケーブル３０と、ＤＣ／ＤＣコンバータ１００ＡとＭＤＬ２０とを接続するフィードバック用のケーブル４０とを備えている。

ＭＤＬ２０は、負荷の一例である。ＭＤＬ２０は、ＤＣ／ＤＣコンバータ１００Ａにより生成される電源が入力される２つの電源入力用端子２１０（電源入力用端子２１１および電源入力用端子２１２）を備えている。なお、図示しないが、ＭＤＬ２０は、さらに、制御信号あるいはデータ信号等が入力される端子を備えている。

電源供給用のケーブル３０は、ここでは、電源電圧Ｖｏｕｔ１をＭＤＬ２０に供給するケーブル３１と、基準電圧をＭＤＬ２０に供給するケーブル３１である。ケーブル３１は、一端がＤＣ／ＤＣコンバータ１００Ａの電源供給用端子１５１に、他端がＭＤＬ２０の電源入力用端子２１１にそれぞれ接続されている。ケーブル３２は、一端がＤＣ／ＤＣコンバータ１００Ａの電源供給用端子１５２に、他端がＭＤＬ２０の電源入力用端子２１２にそれぞれ接続されている。

フィードバック用のケーブル４０は、ＭＤＬ２０に入力される電圧Ｖｏｕｔ２の電圧をＤＣ／ＤＣコンバータ１００Ａに入力するためのケーブル４１と、ＭＤＬ２０の接地電圧をＤＣ／ＤＣコンバータ１００Ａに入力するためのケーブル４２である。ケーブル４１は、一端がＤＣ／ＤＣコンバータ１００Ａのフィードバック用端子１６１に、他端がＭＤＬ２０の電源入力用端子２１１にそれぞれ接続されている。ケーブル４２は、一端がＤＣ／ＤＣコンバータ１００Ａのフィードバック用端子１６２に、他端がＭＤＬ２０の電源入力用端子２１２にそれぞれ接続されている。

［１−２．ＤＣ／ＤＣコンバータ１００Ａの構成］
本実施の形態のＤＣ／ＤＣコンバータ１００Ａの構成について、図１および図２を基に説明する。図１は、本実施の形態におけるＤＣ／ＤＣコンバータ１００Ａの構成の一例を示す図である。

図１に示すように、本実施の形態のＤＣ／ＤＣコンバータ１００Ａは、フィードバック回路（以下、「ＦＢ回路」と略称する）１４０と、ＯＰＥＮ検出回路１３０と、ＰＷＭ制御回路１２０と、昇圧／降圧スイッチング回路１１０とを備えている。

また、本実施の形態のＤＣ／ＤＣコンバータ１００Ａは、２つの電源供給用端子１５０（出力端子）と、２つのフィードバック用端子１６０（入力端子）とを備えている。より詳細には、本実施の形態のＤＣ／ＤＣコンバータ１００Ａは、電源供給用端子１５０として、電源電圧Ｖｏｕｔ１を出力するための電源供給用端子１５１と、基準電圧（例えば、接地電圧）を出力するための電源供給用端子１５２とを備えている。さらに、本実施の形態のＤＣ／ＤＣコンバータ１００Ａは、フィードバック用端子１６０として、ＭＤＬ２０の電源入力用端子２１１の電圧Ｖｏｕｔ２を受け付けるためのフィードバック用端子１６１と、ＭＤＬ２０の基準電圧（例えば、接地電圧、電源入力用端子２１２の電圧）を受け付けるためのフィードバック用端子１６２とを備えている。

ＦＢ回路１４０は、本実施の形態では、第一分圧回路１４２と、第二分圧回路１４５と、第一比較回路１４１とを備えている。

第一分圧回路１４２は、ＤＣ／ＤＣコンバータ１００Ａの電源供給用端子１５１の電圧Ｖｏｕｔ１を分圧し、第一フィードバック信号Ｖ_ＦＢ１を生成する。第一分圧回路１４２は、抵抗値Ｒ２の抵抗１４３と抵抗値Ｒ１の抵抗１４４との直列回路で構成されている。抵抗１４３は、一端が抵抗１４４の一端（第一分圧回路１４２の出力ノードであるノード１７１）に接続され、他端にＤＣ／ＤＣコンバータ１００Ａの電源電圧Ｖｏｕｔ１が入力される。抵抗１４４は、一端が抵抗１４３の一端（ノード１７１）に接続され、他端にＤＣ／ＤＣコンバータ１００Ａの接地電圧が入力される。第一フィードバック信号Ｖ_ＦＢ１の電圧は、Ｒ１／（Ｒ１＋Ｒ２）＊Ｖｏｕｔ１と表すことができる。

第二分圧回路１４５は、ＭＤＬ２０の電源入力用端子２１１の電圧Ｖｏｕｔ２を分圧し、第二フィードバック信号Ｖ_ＦＢ２を生成する。第二分圧回路１４５は、抵抗値Ｒ２の抵抗１４６と抵抗値Ｒ１の抵抗１４７との直列回路で構成される。抵抗１４６は、一端が抵抗１４７の一端（第二分圧回路１４５の出力ノードであるノード１７２）に接続され、他端にＭＤＬ２０の電源電圧が入力される。抵抗１４７は、一端が抵抗１４６の一端（ノード１７２）に接続され、他端にＭＤＬ２０の接地電圧が入力される。第二フィードバック信号Ｖ_ＦＢ２の電圧は、Ｒ１／（Ｒ１＋Ｒ２）＊Ｖｏｕｔ２と表すことができる。

なお、本実施の形態では、説明のため、第一分圧回路１４２と第二分圧回路１４５の分圧比が同じになっている。第一分圧回路１４２と第二分圧回路１４５の分圧比は、後段のＰＷＭ制御回路１２０や昇圧／降圧スイッチング回路１１０の構成に応じて、異なる値であってもよい。

第一比較回路１４１は、第一フィードバック信号Ｖ_ＦＢ１および第二フィードバック信号Ｖ_ＦＢ２のうち、低い方の電圧と、参照電圧Ｖｒｅｆ１とを比較し、比較結果を制御信号Ｖｃｔｌ１として出力する。より詳しくは、第一比較回路１４１は、制御信号Ｖｃｔｌ１として、上記低い方の電圧と参照電圧Ｖｒｅｆ１との差分電圧に応じた電圧（電圧値）の信号を出力する。

ＯＰＥＮ検出回路１３０は、第二分圧回路１４５が生成した第二フィードバック信号Ｖ_ＦＢ２に基づいて、電源供給用端子１５０またはフィードバック用端子１６０の少なくとも１つがオープンになったことを検出する。具体的には、ＯＰＥＮ検出回路１３０は、第二フィードバック信号Ｖ_ＦＢ２の電圧値が所定の閾値以下となった場合に、オープンであると検出する。

ＰＷＭ制御回路１２０は、ＦＢ回路１４０からの制御信号Ｖｃｔｌ１と三角波信号Ｖｔｒｉとを比較する第二比較回路１８５を備えて構成されている。図２は、ＰＷＭ制御回路１２０の構成の一例を示す回路図である。第二比較回路１８５は、制御信号Ｖｃｔｌ１の電圧が三角波信号Ｖｔｒｉの電圧より大きくなる期間は、第一論理状態の信号、ここでは、ハイレベルの信号を出力する。一方、制御信号Ｖｃｔｌ１の電圧が三角波信号Ｖｔｒｉの電圧より小さくなる期間は、第二論理状態の信号、ここでは、ローレベルの信号を出力する。つまり、第二比較回路１８５は、三角波信号Ｖｔｒｉの周期と同じ周期、制御信号Ｖｃｔｌ１の電圧が三角波信号Ｖｔｒｉの電圧より大きくなる期間と同じパルス幅を持つパルス信号Ｏ_ＰＷＭを出力する。なお、第二比較回路１８５の構成は、これに限られるものではない。第二比較回路１８５は、第一論理状態の信号がローレベルの信号、第二論理状態の信号がハイレベルの信号を出力するように構成してもよい。

なお、図示しないが、本実施の形態のＰＷＭ制御回路１２０は、ＯＰＥＮ検出回路１３０によりオープンになったことが検出された場合、パルス信号Ｏ_ＰＷＭとして、第二比較回路１８５の出力信号ではなく、予め定められたパルス幅をもつパルス信号を出力する。なお、オープン検出時のパルス信号Ｏ_ＰＷＭは、予め定められたパルス幅をもつパルス信号に限られるものではなく、直前の第二比較回路１８５の出力信号におけるパルス幅のパルス信号を出力しても良い。

昇圧／降圧スイッチング回路１１０は、ＰＷＭ制御回路１２０からの信号に基づいて、外部電源１０の電圧を調整することにより、電源電圧Ｖｏｕｔ１を出力する。具体的には、昇圧／降圧スイッチング回路１１０は、本実施の形態では、パルス信号Ｏ_ＰＷＭの反転信号のパルス幅が大きいほど、出力電圧が高くなるように動作する。なお、ＰＷＭ制御回路１２０の第二比較回路１８５を、制御信号Ｖｃｔｌ１の電圧が三角波信号Ｖｔｒｉの電圧より大きくなる期間に、ローレベルの信号を出力するように構成した場合は、昇圧／降圧スイッチング回路１１０は、パルス信号Ｏ_ＰＷＭのパルス幅（ハイレベルの期間）が大きいほど、出力電圧が高くなるように動作する。

このように構成することにより、ＤＣ／ＤＣコンバータ１００Ａにより出力される電源電圧Ｖｏｕｔ１は、Ｖｒｅｆ／Ｒ１＊（Ｒ１＋Ｒ２）に向かうように制御される。

［１−３．ＤＣ／ＤＣコンバータ１００Ａの動作］
次に、本実施の形態のＤＣ／ＤＣコンバータ１００Ａの動作について、図３を基に説明する。

図３は、第一フィードバック信号Ｖ_ＦＢ１、第二フィードバック信号Ｖ_ＦＢ２、参照電圧Ｖｒｅｆ１、制御信号Ｖｃｔｌ１、三角波信号Ｖｔｒｉおよび出力信号Ｏ_ＰＷＭの信号波形の一例を示す図である。図３の（ａ）は、第一比較回路１４１に入力される第一フィードバック信号Ｖ_ＦＢ１、第二フィードバック信号Ｖ_ＦＢ２および参照電圧Ｖｒｅｆ１の信号波形を示している。図３の（ａ）において、一点鎖線は、第一フィードバック信号Ｖ_ＦＢ１を示している。また、二点鎖線は、第二フィードバック信号Ｖ_ＦＢ２を示している。実線は、参照電圧Ｖｒｅｆ１を示している。図３の（ｂ）は、ＰＷＭ制御回路１２０に入力される制御信号Ｖｃｔｌ１および三角波Ｖｔｒｉの信号波形を示している。図３の（ｂ）において、破線は、制御信号Ｖｃｔｌ１を示している。また、実線は、三角波Ｖｔｒｉを示している。図３の（ｃ）は、ＰＷＭ制御回路１２０から出力されるパルス信号Ｏ_ＰＷＭの信号波形を示している。

図３では、（１）時刻ｔ０〜ｔ１までの、電圧降下の影響がないあるいは影響が小さく、ＭＤＬ２０に入力される電圧Ｖｏｕｔ２の電圧はほぼ一定である場合と、（２）時刻ｔ１以降の、電圧降下の影響を受けて、電圧Ｖｏｕｔ２の電圧が低下する場合とを示している。

なお、図３の（ａ）に示すように、ここでは、説明のため、第一フィードバック信号Ｖ_ＦＢ１の電圧、つまり、ＤＣ／ＤＣコンバータ１００Ａから出力される電源電圧Ｖｏｕｔ１はほぼ一定であるとしている。

時刻ｔ０〜ｔ１の期間は、電圧Ｖｏｕｔ２の電圧が十分な値に維持されている。このため、時刻ｔ０〜ｔ１の期間は、図３の（ａ）に示すように、第一フィードバック信号Ｖ_ＦＢ１の電圧が、第二フィードバック信号Ｖ_ＦＢ２の電圧より低くなっている。このとき、第一比較回路１４１は、第一フィードバック信号Ｖ_ＦＢ１と参照電圧Ｖｒｅｆ１とを比較する。第一比較回路１４１から出力される制御信号Ｖｃｔｌ１の電圧は、図３の（ｂ）に示すように、電圧Ｖ_Ｃ１となる。

さらに、ＰＷＭ制御回路１２０は、上述したように、制御信号Ｖｃｔｌ１の電圧が三角波信号Ｖｔｒｉの電圧より大きくなる期間は、ハイレベルの信号を出力し、制御信号Ｖｃｔｌ１の電圧が三角波信号Ｖｔｒｉの電圧より小さくなる期間は、ローレベルの信号を出力する。従って、図３の（ｃ）に示すように、時刻ｔ０〜時刻ｔ１の期間では、パルス信号Ｏ_ＰＷＭのパルス幅はＰ１となる。

昇圧／降圧スイッチング回路１１０は、パルス信号Ｏ_ＰＷＭのパルス幅がＰ１の期間は、Ｖｏｕｔ１＝Ｖｒｅｆ１／Ｒ１＊（Ｒ１＋Ｒ２）となるように、外部電源１０の電圧を調整する。

時刻ｔ１では、電圧効果の影響により、電圧Ｖｏｕｔ２の電圧が低下し、第二フィードバック信号Ｖ_ＦＢ２の電圧が、第一フィードバック信号Ｖ_ＦＢ１の電圧より低くなる。このとき、第一比較回路１４１は、第二フィードバック信号Ｖ_ＦＢ２と参照電圧Ｖｒｅｆ１とを比較する。第一比較回路１４１から出力される制御信号Ｖｃｔｌ１の電圧は、図３の（ｂ）に示すように、電圧Ｖ_Ｃ１より小さい電圧Ｖ_Ｃ２となる。

さらに、ＰＷＭ制御回路１２０は、時刻ｔ１以降は、パルス幅Ｐ１より小さいパルス幅Ｐ２のパルス信号Ｏ_ＰＷＭを出力する。

昇圧／降圧スイッチング回路１１０は、本実施の形態では、パルス信号Ｏ_ＰＷＭの反転信号のパルス幅が大きいほど、出力電圧が高くなるように動作する。従って、昇圧／降圧スイッチング回路１１０は、パルス信号Ｏ_ＰＷＭのパルス幅がＰ１からＰ２に遷移すると、ＤＣ／ＤＣコンバータ１００Ａの出力電圧を上昇させるように動作する。これにより、ＭＤＬ２０に入力される電源の電圧が上昇し、電圧降下の影響を低減することができる。

以上、説明したように、本実施の形態の電源装置は、負荷の変動の周波数に依存しないため、安定した電源を供給できる。

（実施の形態２）
実施の形態２の電源装置について、図４および図５を基に説明する。

本実施の形態の電源装置は、外部電源１０の電圧を昇圧または降圧してＭＤＬ２０に供給するＤＣ／ＤＣコンバータおよび外付け回路を備えて構成され、実施の形態１と同様に、例えば、液晶ディスプレイ等の表示装置で用いられる。

［２−１．液晶ディスプレイの構成］
先ず、本実施の形態の電源装置（ＤＣ／ＤＣコンバータ１００Ｂ＋外付け装置）を搭載した液晶ディスプレイの構成について説明する。

本実施の形態の液晶ディスプレイは、本実施の形態の電源装置と、電源装置から電源を供給されるＭＤＬ２０と、電源装置とＭＤＬ２０とを接続する電源供給用のケーブル３０と、電源装置とＭＤＬ２０とを接続するフィードバック用のケーブル４０とを備えている。なお、ＭＤＬ２０、電源供給用のケーブル３０およびフィードバック用のケーブル４０の構成は、実施の形態１と同じである。

［２−２．電源装置（ＤＣ／ＤＣコンバータ１００Ｂ＋外付け回路１８１）の構成］
本実施の形態の電源装置の構成について、図４を基に説明する。図４は、本実施の形態における電源装置の構成の一例を示す回路図である。

図４に示すように、本実施の形態の電源装置は、ＤＣ／ＤＣコンバータ１００Ｂと、外付け回路１８１とで構成されている。

外付け回路１８１は、本実施の形態では、第三分圧回路１８２（負荷側分圧回路）と、第二比較回路１８５（負荷側比較回路）と、位相補償回路１８６と、第四分圧回路１８７（電源側分圧回路）とを備えている。

また、当該外付け回路１８１は、ＤＣ／ＤＣコンバータ１００Ｂの電源供給用端子１５１の電圧Ｖｏｕｔ１を受け付けるための入力端子１６３と、ＭＤＬ２０の電源入力用端子２１１の電圧Ｖｏｕｔ２を受け付けるためのフィードバック用端子１６１と、ＭＤＬ２０の基準電圧（例えば、接地電圧、電源入力用端子２１２の電圧）を受け付けるためのフィードバック用端子１６２と、ＤＣ／ＤＣコンバータ１００Ｂに接続するための接続端子１７４とを備えている。

第三分圧回路１８２は、ＭＤＬ２０の電源入力用端子２１１の電圧Ｖｏｕｔ２を分圧し、第三フィードバック信号Ｖ_ＦＢ３を生成する。第三分圧回路１８２は、抵抗値Ｒ４の抵抗１８３と抵抗値Ｒ３の抵抗１８４との直列回路で構成されている。抵抗１８３は、一端が抵抗１８４の一端（第三分圧回路１８２の出力ノードであるノード１７３）に接続され、他端にＭＤＬ２０の電源電圧Ｖｏｕｔ２が入力される。抵抗１８４は、一端が抵抗１８３の一端（ノード１７３）に接続され、他端にＭＤＬ２０の接地電圧が入力される。第三フィードバック信号Ｖ_ＦＢ３は、Ｒ３／（Ｒ３＋Ｒ４）＊Ｖｏｕｔ２と表すことができる。

第二比較回路１８５は、第三フィードバック信号Ｖ_ＦＢ３の電圧と参照電圧Ｖｒｅｆ２とを比較し、差分電圧に応じた電圧の信号を出力する。より詳しくは、電圧Ｖｏｕｔ２を分圧して生成された第三フィードバック信号Ｖ_ＦＢ３の電圧が、参照電圧Ｖｒｅｆ２より大きい場合（通常の場合）は、第二比較回路１８５は、後述する第四分圧回路のトランジスタ１９２をオフ状態にする電圧（例えば、０または負電圧）を出力する。第三フィードバック信号Ｖ_ＦＢ３の電圧が、参照電圧Ｖｒｅｆ２より小さい場合（電圧降下が生じた場合）は、第二比較回路１８５は、後述する第四分圧回路のトランジスタ１９２をオン状態にする電圧（例えば、正電圧）を出力する。

位相補償回路１８６は、抵抗およびコンデンサの直列回路と、抵抗とを並列に接続した回路で構成されている。位相補償回路１８６は、第二比較回路１８５の出力端子とノード１７３との間に接続されている。位相補償回路１８６を設けることにより、ＦＢ回路１８０の発振を抑えることが可能になる。

第四分圧回路１８７は、ＤＣ／ＤＣコンバータ１００Ｂの電源供給用端子１５１から出力される電源電圧Ｖｏｕｔ１を分圧し、第四フィードバック信号Ｖ_ＦＢ４を生成する。第四分圧回路１８７の出力ノードは、第四フィードバック信号Ｖ_ＦＢ４をＤＣ／ＤＣコンバータ１００Ｂに対して出力するため、接続端子１７４に接続されている。

第四分圧回路１８７は、図４に示すように、抵抗値Ｒ２の抵抗１８８と、抵抗値Ｒ１の抵抗１８９と、可変抵抗回路１９０とを備えている。可変抵抗回路１９０は、抵抗値Ｒ３の抵抗１９１と、トランジスタ１９２とを備えている。

抵抗１８８は、一端が抵抗１８９の一端（接続端子１７４）に接続され、他端が入力端子１６３に接続されている。言い換えると、抵抗１８８の他端には、電源電圧Ｖｏｕｔ１が入力される。抵抗１８９は、一端が抵抗１８８の一端（接続端子１７４）に接続され、他端にＤＣ／ＤＣコンバータ１００Ｂの接地電圧が入力される。抵抗１９１は、一端が抵抗１８８の一端および抵抗１８９の一端（接続端子１７４）に接続され、他端がトランジスタ１９２のドレイン端子に接続されている。トランジスタ１９２は、Ｎ型ＭＯＳトランジスタであり、ドレイン端子が抵抗１８９の他端に接続され、ゲート端子に抵抗を介して第二比較回路１８５の出力電力が、ソース端子に接地電圧がそれぞれ入力される。

このように構成したことにより、第四分圧回路の分圧比は、電圧Ｖｏｕｔ２の電圧が十分な値を持つ場合は、トランジスタ１９２がオフ状態となるため、抵抗１８８および抵抗１８９の抵抗値で決まる。これに対し、電圧Ｖｏｕｔ２の電圧が電圧降下の影響を受けて低下した場合は、第四分圧回路の分圧比は、トランジスタ１９２がオン状態となるため、可変抵抗回路１８７の抵抗値を考慮した値となる。つまり、第四フィードバック信号Ｖ_ＦＢ４の電圧は、電圧Ｖｏｕｔ２の電圧が十分な場合、優先的に電圧Ｖｏｕｔ１の電圧に応じた値となる。一方、電圧Ｖｏｕｔ２が電圧降下の影響を受けた場合、第四フィードバック信号Ｖ_ＦＢ４の電圧は、優先的に電圧Ｖｏｕｔ２の電圧に応じた値となる。

ＤＣ／ＤＣコンバータ１００Ｂは、ＰＷＭ制御回路１２０と、昇圧／降圧スイッチング回路１１０と、第三比較回路１９３（電源側比較回路）とを備えている。なお、昇圧／降圧スイッチング回路１１０の構成は、実施の形態１と同じである。

ＤＣ／ＤＣコンバータ１００Ｂは、さらに、電源供給用端子１５１（出力端子）と、外付け回路１８１と接続するための接続端子１７５とを備えている。なお、本実施の形態の電源装置では、ＤＣ／ＤＣコンバータ１００Ｂの第三比較回路１９３と、外付け回路１８１とで、ＦＢ回路１８０を構成している。

第三比較回路１９３は、第四フィードバック信号Ｖ_ＦＢ４と参照電圧Ｖｒｅｆ３とを比較し、差分電圧に応じた電圧Ｖｃｔｌ２を出力する。ここで、上述したように、第四フィードバック信号Ｖ_ＦＢ４の電圧は、電圧Ｖｏｕｔ２の電圧が十分な場合、優先的に電圧Ｖｏｕｔ１の電圧に応じた値となる。一方、電圧Ｖｏｕｔ２が電圧降下の影響を受けた場合、第四フィードバック信号Ｖ_ＦＢ４の電圧は、優先的に電圧Ｖｏｕｔ２の電圧に応じた値となる。従って、第三比較回路１９３では、結果的に、電圧Ｖｏｕｔ１の電圧と電圧Ｖｏｕｔ２の電圧のうち、低い方の電圧を優先的に参照電圧と比較することになる。

ＰＷＭ制御回路１２０は、本実施の形態では、第三比較回路１９３からの制御信号Ｖｃｔｌ１と三角波信号Ｖｔｒｉとを比較する第二比較回路１８５を備えて構成されている。第二比較回路１８５の構成は、図２に示す第二比較回路１８５と同じである。

但し、詳しくは後述するが、本実施の形態のＦＢ回路１８０は、電源供給用端子１５０またはフィードバック用端子１６０の少なくとも１つがオープンになった場合でも、電源電圧Ｖｏｕｔ１が異常に上昇しないように制御信号Ｖｃｔｌ１を制御する機能を備えている。このため、本実施の形態のＰＷＭ制御回路１２０は、オープン検出時において、特別な動作は行わない。

［２−３．電源装置（ＤＣ／ＤＣコンバータ１００Ｂ＋外付け回路１８１）の動作］
次に、本実施の形態の電源装置の動作について、図５を基に説明する。

図５は、第三フィードバック信号Ｖ_ＦＢ３、参照電圧Ｖｒｅｆ２、第四フィードバック信号Ｖ_ＦＢ４、参照電圧Ｖｒｅｆ３、制御信号Ｖｃｔｌ２、三角波信号Ｖｔｒｉおよび出力信号Ｏ_ＰＷＭの信号波形の一例を示す図である。図５の（ａ）は、第二比較回路１８５に入力される第三フィードバック信号Ｖ_ＦＢ３および参照電圧Ｖｒｅｆ２の信号波形を示している。図５の（ａ）において、一点鎖線は、第三フィードバック信号Ｖ_ＦＢ３を示している。実線は、参照電圧Ｖｒｅｆ２を示している。図５の（ｂ）は、第三比較回路１９３に入力される第四フィードバック信号Ｖ_ＦＢ４および参照電圧Ｖｒｅｆ３の信号波形を示している。図５の（ｂ）において、一点鎖線は、第四フィードバック信号Ｖ_ＦＢ４を示している。実線は、参照電圧Ｖｒｅｆ３を示している。図５の（ｃ）は、ＰＷＭ制御回路１２０に入力される制御信号Ｖｃｔｌ２および三角波Ｖｔｒｉの信号波形を示している。図５の（ｃ）において、破線は、制御信号Ｖｃｔｌ２を示している。また、実線は、三角波Ｖｔｒｉを示している。図５の（ｄ）は、ＰＷＭ制御回路１２０から出力されるパルス信号Ｏ_ＰＷＭの信号波形を示している。

図５では、図３に示す実施の形態１と同様に、（１）時刻ｔ０〜ｔ１までの、電圧降下の影響がないあるいは影響が小さく、ＭＤＬ２０に入力される電圧Ｖｏｕｔ２の電圧はほぼ一定である場合と、（２）時刻ｔ１以降の、電圧降下の影響を受けて、電圧Ｖｏｕｔ２の電圧が低下する場合とを示している。

時刻ｔ０〜ｔ１の期間は、電圧Ｖｏｕｔ２の電圧が十分な値に維持されている。このため、時刻ｔ０〜ｔ１の期間は、図５の（ａ）に示すように、第三フィードバック信号Ｖ_ＦＢ３の電圧が、参照電圧Ｖｒｅｆ２より大きくなっている。

上述したように、第二比較回路１８５からの出力電圧は、差分電圧（Ｖｒｅｆ２−Ｖ_ＦＢ３）に応じた値となるため、トランジスタ１９２はオフ状態となる。そうすると、第四フィードバック信号Ｖ_ＦＢ４の電圧は、Ｒ１／（Ｒ１＋Ｒ２）＊Ｖｏｕｔ１と表せる。

以上より、時刻ｔ０〜ｔ１では、つまり、Ｖｏｕｔ２＞Ｖｒｅｆ２／Ｒ４＊（Ｒ４＋Ｒ５）の場合は、電源装置の電圧Ｖｏｕｔ１は、Ｖｒｅｆ３／Ｒ１＊（Ｒ１＋Ｒ２）となるように制御される。

図５（ｂ）に示すように、時刻ｔ０〜ｔ１の期間は、第四フィードバック信号Ｖ_ＦＢ４の電圧が、参照電圧Ｖｒｅｆ３より大きくなっている。第三比較回路１９３から出力される制御信号Ｖｃｔｌ２の電圧は、図５の（ｃ）に示すように、電圧Ｖ_Ｃ１となる。

時刻ｔ１では、電圧効果の影響により、電圧Ｖｏｕｔ２の電圧が低下し、第三フィードバック信号Ｖ_ＦＢ３の電圧が、参照電圧Ｖｒｅｆ２より低くなる。そうすると、トランジスタ１９２はオン状態となる。なお、本実施の形態では、トランジスタ１９２は、線形領域で使用するように構成されている。従って、トランジスタ１９２の抵抗値Ｒｏｎは、第二比較回路１８５の比較結果（Ｖｒｅｆ２−Ｖ_ＦＢ３）に応じた値となる。そうすると、第四フィードバック信号Ｖ_ＦＢ４の電圧は、（Ｒ１／／Ｒ３＋Ｒｏｎ）／（（Ｒ１／／Ｒ３＋Ｒｏｎ）＋Ｒ２）＊Ｖｏｕｔ１と表せる。

以上より、時刻ｔ１以降は、電源装置の電圧Ｖｏｕｔ１は、Ｖｒｅｆ３／（Ｒ１／／Ｒ３＋Ｒｏｎ）＊（Ｒ１／／（Ｒ３＋Ｒｏｎ）＋Ｒ２）に近づくように、すなわち、Ｖｏｕｔ２＝Ｖｒｅｆ２／Ｒ４＊（Ｒ４＋Ｒ５）に近づくように、制御される。なお、（Ｒ１／／Ｒ３＋Ｒｏｎ）は、抵抗１８９と可変抵抗回路１９０の合成抵抗の抵抗値を表している。

［２−４．オープン検出］
なお、図５では示していないが、例えば、フィードバック用のケーブル４０が外された場合等、フィードバック用端子１６１がオープンになった場合、トランジスタ１９２は完全にオン状態となり、トランジスタ１９２の抵抗値Ｒｏｎは、約０となる。従って、オープンの場合、電源装置の電圧Ｖｏｕｔ１は、Ｖｒｅｆ３／（Ｒ１／／Ｒ３）＊（Ｒ１／／Ｒ３＋Ｒ２）に近づくように制御される。つまり、オープンになった場合でも、電圧の過度の上昇を抑制できる。言い換えると、本実施の形態の電源装置は、オープン検出回路の機能を備えている。

以上、本実施の形態の電源装置は、実施の形態１と同様に、負荷の変動の周波数に依存しないため、安定した電源を供給できる。また、本実施の形態の電源装置は、ＦＢ回路１８０がオープン検出回路の機能を備えているため、ＰＷＭ制御回路１２０において、オープン検出時に特別な動作を行う必要がなくなる。

以上、本発明の実施の形態に係る電源装置について説明したが、本発明は、この実施の形態に限定されるものではない。本発明は、上記に示す方法であるとしても良い。

本発明は、液晶ディスプレイ等の表示装置、民生用電子機器や産業用電子機器、通信機器、あるいは、コンピュータ等の電源装置として有用である。

１０ 外部電源
２０ ＭＤＬ
３０ 電源供給用のケーブル
３１、３２ ケーブル
４０ フィードバック用のケーブル
４１、４２ ケーブル
１００Ａ、１００Ｂ ＤＣ／ＤＣコンバータ
１１０ 昇圧／降圧スイッチング回路
１２０ ＰＷＭ制御回路
１３０ ＯＰＥＮ検出回路
１４０、１８０ ＦＢ回路
１４１ 第一比較回路
１４２ 第一分圧回路
１４３、１４４、１４６、１４７ 抵抗
１４５ 第二分圧回路
１５０、１５１、１５２ 電源供給用端子
１６０、１６１、１６２ フィードバック用端子
１６３ 入力端子
１７１、１７２、１７３ ノード
１７４、１７５ 接続端子
１８１ 外付け回路
１８２ 第三分圧回路
１８３、１８４、１８８、１８９ 抵抗
１８５ 第二比較回路
１８６ 位相補償回路
１８７ 第四分圧回路
１９０ 可変抵抗回路
１９１ 抵抗
１９２ トランジスタ
１９３ 第三比較回路
２１０、２１１、２１２ 電源入力用端子
１１００ 電源装置
１１０１、１１０２ 出力端子
１２００ フィードバック回路
１２０１、１２０２ チョークコイル
１２０３、１２０４ ＲＣ並列回路
１２０５、１２０６ 抵抗
１２１０ 比較回路
１３００ 負荷
１３０１、１３０２ 入力端子

Claims (6)

1. 電源供給用のケーブルを介して、負荷に電源を供給する電源装置であって、
   前記電源供給用のケーブルに接続される電源供給用端子と、
   フィードバック用のケーブルを介して、前記負荷の端子のうち、前記電源が供給される電源入力端子に接続されるフィードバック用端子と、
   前記電源供給用端子の電圧および前記フィードバック用端子の電圧のうち、値の低い電圧を優先的に参照電圧と比較して、電圧制御信号を生成するフィードバック回路と、
   前記電圧制御信号を用いて、前記電源の電圧を調整する電圧調整回路とを備える
   電源装置。
2. 前記フィードバック回路は、前記電源供給用端子の電圧および前記フィードバック用端子の電圧のうち、値の低い電圧と、前記参照電圧とを比較する比較回路を備える
   請求項１に記載の電源装置。
3. 前記フィードバック回路は、
   前記フィードバック用端子の電圧を分圧して負荷側フィードバック電圧を生成する負荷側分圧回路と、
   前記負荷側フィードバック電圧と負荷側参照電圧とを比較する負荷側比較回路と、
   前記負荷側比較回路の出力電圧が大きくなるほど抵抗値が大きくなる可変抵抗を用い、前記電源供給用端子の電圧を分圧して電源側フィードバック電圧を出力する電源側分圧回路と、
   前記電源側フィードバック電圧を電源側参照電圧と比較して、前記電圧制御信号を生成する電源側比較回路とを備える
   請求項１に記載の電源装置。
4. 前記電源側分圧回路は、さらに、
   一端が前記電源供給用端子に、他端が前記電源側分圧回路の出力ノードにそれぞれ接続された、抵抗値が一定の第一固定抵抗と、
   一端が前記出力ノードに接続され、他端に接地電圧が入力される、抵抗値が一定の第二固定抵抗と、
   一端が前記出力ノードに、他端が前記可変抵抗の一端にそれぞれ接続された第三固定抵抗とを備え、
   前記可変抵抗は、ドレイン端子が前記第三固定抵抗の他端に接続され、ゲート端子に前記負荷側分圧回路の出力電力が、ソース端子に接地電圧がそれぞれ入力されるトランジスタで構成される
   請求項３に記載の電源装置。
5. 前記電源供給用端子と前記負荷の電源入力端子との接続、あるいは、前記フィードバック用端子と前記負荷の電源入力端子との接続が解除されたことを検出するオープン検出回路を備え、
   前記電圧調整回路は、前記オープン検出回路において接続が解除されたことが検出された場合に、前記電源の電圧を一定の値に維持する
   請求項１または２に記載の電源装置。
6. 前記電圧調整回路は、
   前記電圧制御信号の電圧と三角波の電圧とを比較し、前記電圧制御信号の電圧が前記三角波の電圧より大きい期間に第一論理状態となり、前記電圧制御信号の電圧が前記三角波の電圧より小さい期間に第二論理状態となるパルス信号を出力するパルス幅調整回路と、
   前記パルス信号のパルス幅に応じて、前記電源の昇圧または降圧を行う電源供給回路とを備える
   請求項１〜５の何れか１項に記載の電源装置。

Images