JP2014165315A - Electronic element mounting substrate and electronic device - Google Patents
Electronic element mounting substrate and electronic device Download PDFInfo
- Publication number
- JP2014165315A JP2014165315A JP2013034691A JP2013034691A JP2014165315A JP 2014165315 A JP2014165315 A JP 2014165315A JP 2013034691 A JP2013034691 A JP 2013034691A JP 2013034691 A JP2013034691 A JP 2013034691A JP 2014165315 A JP2014165315 A JP 2014165315A
- Authority
- JP
- Japan
- Prior art keywords
- width dimension
- via conductor
- via conductors
- electronic element
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
Description
本発明は、例えばCCD(Charge Coupled Device)型またはCMOS(Complementary Metal Oxide Semiconductor)型等の撮像素子、LED(Light Emitting Diode
)等の発光素子が搭載される電子素子搭載用基板および電子装置に関するものである。
The present invention relates to an imaging device such as a CCD (Charge Coupled Device) type or a CMOS (Complementary Metal Oxide Semiconductor) type, and an LED (Light Emitting Diode).
The present invention relates to an electronic device mounting substrate and an electronic device on which a light emitting device such as) is mounted.
従来から、CCD型またはCMOS型等の撮像素子、LED等の発光素子を電子素子搭載用基板に搭載した電子装置が知られている。このような電子装置として、枠部を有している電子素子搭載用基板と、枠部の内側もしくは枠部の上面に実装された電子素子とを有しているものが知られている(例えば、特許文献1を参照)。電子素子搭載用基板は、枠部の内部にビア導体を有している。近年の電子装置の小型化に伴い、絶縁基体の枠部の幅が狭くなってきており、ビア導体が枠部の壁面において絶縁基体から露出された構成が提案されている。 2. Description of the Related Art Conventionally, an electronic device in which an image sensor such as a CCD type or a CMOS type and a light emitting element such as an LED are mounted on an electronic element mounting substrate is known. As such an electronic device, one having an electronic element mounting substrate having a frame portion and an electronic element mounted on the inner side of the frame portion or on the upper surface of the frame portion is known (for example, , See Patent Document 1). The electronic element mounting substrate has a via conductor inside the frame portion. With the recent miniaturization of electronic devices, the width of the frame portion of the insulating base is becoming narrower, and a configuration in which the via conductor is exposed from the insulating base on the wall surface of the frame has been proposed.
しかしながら、ビア導体が枠部の壁面において絶縁基体から露出されていると、ビア導体が絶縁基体から剥がれる可能性があり、ビア導体と絶縁基体との接合強度を確保しつつ電子素子搭載用基板の更なる小型化を図ることが困難であった。 However, if the via conductor is exposed from the insulating substrate on the wall surface of the frame portion, the via conductor may be peeled off from the insulating substrate, and the bonding strength between the via conductor and the insulating substrate is secured while the electronic device mounting board is secured. It was difficult to achieve further miniaturization.
本発明の一つの態様による電子素子搭載用基板は、枠部を含んでいる絶縁基体と、枠部の上面に設けられた複数の接続端子と、枠部内において上下方向に設けられているとともに、複数の接続端子に電気的に接続されており、枠部の壁面において絶縁基体から露出された複数のビア導体とを有している。平面視において、複数のビア導体のうち隣り合うビア導体同士の壁面に平行な方向の幅寸法が異なっており、隣り合うビア導体のうち幅寸法が小さい方のビア導体は、隣り合うビア導体のうち幅寸法が大きい方のビア導体よりも奥行き長さが大きい。 An electronic element mounting substrate according to an aspect of the present invention includes an insulating base including a frame portion, a plurality of connection terminals provided on an upper surface of the frame portion, and a vertical direction in the frame portion. A plurality of via conductors are electrically connected to the plurality of connection terminals and exposed from the insulating base on the wall surface of the frame portion. In plan view, the width dimension in the direction parallel to the wall surface of adjacent via conductors among the plurality of via conductors is different, and the via conductor having the smaller width dimension among adjacent via conductors Of these, the depth length is larger than the via conductor having the larger width dimension.
本発明の他の態様による電子装置は、上記構成の電子素子搭載用基板と、電子素子搭載用基板に実装された電子素子とを有している。 An electronic device according to another aspect of the present invention includes the electronic element mounting substrate having the above-described configuration and an electronic element mounted on the electronic element mounting substrate.
本発明の一つの態様による電子素子搭載用基板は、平面視において、複数のビア導体のうち隣り合うビア導体同士の壁面に平行な方向の幅寸法が異なっており、隣り合うビア導体のうち幅寸法が小さい方のビア導体は、隣り合うビア導体のうち幅寸法が大きい方のビア導体よりも奥行き長さが大きいものである。これらによって、例えば、電子素子の実装時、または電子素子の動作時に熱が発生する場合に、ビア導体が絶縁基体から剥がれる可能性を低減しつつ、電子素子搭載用基板をさらに小型化できる。 The substrate for mounting an electronic device according to one aspect of the present invention has different width dimensions in the direction parallel to the wall surfaces of adjacent via conductors among the plurality of via conductors in plan view, and the width of the adjacent via conductors. The via conductor having a smaller dimension has a greater depth than the via conductor having a larger width dimension among neighboring via conductors. Thus, for example, when heat is generated when the electronic element is mounted or when the electronic element is operated, the possibility that the via conductor is peeled off from the insulating base can be reduced, and the electronic element mounting substrate can be further downsized.
本発明の他の態様によれば、電子装置は、上記構成の電子素子搭載用基板と、電子素子搭載用基板に実装されており、複数の接続端子に電気的に接続された電子素子とを有していることによって、小型化が可能となるものである。 According to another aspect of the present invention, an electronic device includes an electronic device mounting board having the above-described configuration, and an electronic device mounted on the electronic device mounting board and electrically connected to a plurality of connection terminals. By having it, the size can be reduced.
以下、本発明の例示的な実施形態について図面を参照して説明する。 Hereinafter, exemplary embodiments of the present invention will be described with reference to the drawings.
(第1の実施形態)
本発明の第1の実施形態における電子装置は、図1および図2に示された例のように、電子素子搭載用基板1と、電子素子搭載用基板1に実装された電子素子2とを有している。
(First embodiment)
The electronic device according to the first embodiment of the present invention includes an electronic
電子素子搭載用基板1は、枠部11aおよび基部11bを含んでいる絶縁基体11と、枠部11aの上面に設けられた複数の接続端子12と、枠部11a内において上下方向に設けられており複数の接続端子12に電気的に接続された複数のビア導体13と、基部11bの内部および表面に設けられており複数のビア導体13に電気的に接続された配線導体14とを有している。また、図1および図2において、電子装置は、仮想のxyz空間内に設けられており、以下便宜的に「上方向」とは仮想のz軸の正方向のことをいう。
The electronic
絶縁基体11は、図1および図2に示された例のように、電子素子2の搭載領域を含む上面を有しており平面視において矩形の板状の形状を有している基部11bと、基部11b上に設けられており電子素子2の搭載領域を囲むような枠状の形状を有している枠部11aとを含んでいる。絶縁基体11は、電子素子2を支持するための支持体として機能し、基部11bの上面中央部の搭載領域上に電子素子2が接着され固定される。
As in the example shown in FIGS. 1 and 2, the
絶縁基体11は、例えば、酸化アルミニウム質焼結体,ムライト質焼結体,炭化珪素質焼結体,窒化アルミニウム質焼結体,窒化珪素質焼結体,ガラスセラミックス焼結体等の電気絶縁性セラミックス、またはエポキシ樹脂,ポリイミド樹脂,アクリル樹脂,フェノール樹脂,ポリエステル樹脂または四フッ化エチレン樹脂をはじめとするフッ素系樹脂等の樹脂(プラスティックス)から成る略四角形の絶縁層を複数上下に積層して形成されている。
The
複数の接続端子12は、絶縁基体11の枠部11aの上面に設けられており、ボンディングワイヤ等の接続部材3によって電子素子2の各電極にそれぞれ電気的に接続されている。接続端子12は、絶縁基体11が電気絶縁性セラミックスから成る場合には、タングステン(W),モリブデン(Mo),マンガン(Mn),銀(Ag)または銅(Cu)等のメタライ
ズから成る。
The plurality of
また、接続端子12は、絶縁基体11が樹脂から成る場合には、銅(Cu),金(Au),アルミニウム(Al),ニッケル(Ni),クロム(Cr),モリブデン(Mo)またはチタン(Ti)およびそれらの合金等の金属材料から成る。
When the
接続端子12は、図1および図2に示された例のように、枠部11aの上面からビア導体13の上面にかけてビア導体13の上面を覆うように設けられ、ビア導体13に電気的に接続されている。
1 and 2, the
ビア導体13は、図1および図2に示された例のように、平面透視で半円形状等、円形の一部を分断した形状を有しており枠部11aの壁面において絶縁基体11から露出されている。なお、ビア導体13は、絶縁基体11が電気絶縁性セラミックスから成る場合には、絶縁基体11が電気絶縁性セラミックスから成る場合に用いた接続端子12と同様の材料から成る。また、ビア導体13は、絶縁基体11が樹脂から成る場合には、絶縁基体11が樹脂から成る場合に用いた接続端子12と同様の材料から成る。
As shown in the example shown in FIGS. 1 and 2, the
ビア導体13は、図1および図2に示された例のように、平面視において、複数のビア導体13のうち隣り合うビア導体13同士の壁面に平行な方向の幅寸法が異なっている。なお、ここで幅寸法とはビア導体13の壁面に平行な幅のうち最も大きい部分のことである。隣り合うビア導体13のうち幅寸法が小さい方の第1のビア導体13aは、隣り合うビア導体13のうち幅寸法が大きい方の第2のビア導体13bよりも奥行き長さが大きい。このような構成であることによって、幅寸法の小さい第1のビア導体13aと絶縁基体11との接合面積を大きくできるので、幅寸法の小さい第1のビア導体13aと絶縁基体11との接合強度を高めることによって、ビア導体13が絶縁基体11から剥がれる可能性を低減でき、電子素子搭載用基板1の小型化を図ることができる。
The
本実施形態においては、図3に示された例のように、平面視において、第1のビア導体13aの幅寸法R1は第2のビア導体13bの幅寸法R2よりも小さく、第1のビア導体13aの奥行き長さW1は第2のビア導体13bの奥行き長さW2よりも大きく、第1のビア導体13aと第2のビア導体13bとは交互に並んで設けられている。このような構成であることによって、絶縁基体11と複数のビア導体13との熱膨張の差によって生じる熱応力が複数のビア導体の一部に集中することを低減できるので、複数のビア導体13が絶縁基体11から剥がれることを低減できる。
In the present embodiment, as in the example shown in FIG. 3, in the plan view, the width dimension R1 of the first via conductor 13a is smaller than the width dimension R2 of the second via
また、本実施形態においては、図3および図4(a)に示された例のように、平面視において枠部11aは第1のビア導体13aにおける壁面に近い側の端部を保持する第1の保持部11cを有している。第1の保持部11cによって第1のビア導体13aが絶縁基体11に引っかかるように保持されているので、第1のビア導体13aが絶縁基体11から剥がれることをより効果的に低減できる。なお第1の保持部11cは、第1のビア導体13aの幅R1の10%(片側5%)以上であると、より確実に第1のビア導体13aを保持できるため、より好ましい。
In the present embodiment, as in the example shown in FIGS. 3 and 4A, the
また、本実施形態においては、図3および図4(b)に示された例のように、平面視において枠部11aは第2のビア導体13bにおける壁面に近い側の端部を保持する第2の保持部11dを有している。第2の保持部11dによって第2のビア導体13bが絶縁基体11に引っかかるように保持されているので、第2のビア導体13bが絶縁基体11から剥がれることをより効果的に低減できる。なお第2の保持部11dは、第2のビア導体13bの幅R2の10%(片側5%)以上であると、より確実に第2のビア導体13bを保持できるため、より好ましい。
In this embodiment, as in the example shown in FIGS. 3 and 4B, the
配線導体14は、基部11bの上面と枠部11aの下面との間に設けられておりビア導体13に電気的に接続された内部配線14aと、基部11bを厚み方向に貫通しており内部配線14aに電気的に接続された貫通導体14bと、基部11bの下面に設けられており、貫通導体14bに電気的に接続された外部端子14cとを含んでいる。これにより、接続端子12がビア導体13および配線導体14を介して外部回路基板(図示せず)に電気的に接続される。なお、配線導体14は、絶縁基体11が電気絶縁性セラミックスから成る場合には、絶縁基体11が電気絶縁性セラミックスから成る場合に用いた接続端子12と同様の材料から成る。また、配線導体14は、絶縁基体11が樹脂から成る場合には、絶縁基体11が樹脂から成る場合に用いた接続端子12と同様の材料から成る。
The
また、配線導体14は、上述の構成においては絶縁基体11の下面に導出されるように設けられているが、例えば絶縁基体11の側面または上面に導出されるように設けられていてもよい。
Further, the
次に、本実施形態の電子素子搭載用基板1の製造方法について説明する。
Next, a method for manufacturing the electronic
絶縁基体11は、例えば酸化アルミニウム(Al2O3)質焼結体等の電気絶縁性セラミックスからなり、例えば枠部11aおよび基部11bを有している。絶縁基体11は、主成分が酸化アルミニウム(Al2O3)である酸化アルミニウム質焼結体から成る場合、Al2O3の粉末に焼結助材としてシリカ(SiO2),マグネシア(MgO)またはカルシア(CaO)等の粉末を添加し、さらに適当なバインダ、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、従来周知のドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。
The insulating
このようなセラミックグリーンシートを用いて、以下の(1)〜(6)の工程により電子素子搭載用基板1が作製される。
Using such a ceramic green sheet, the electronic
(1)セラミックグリーンシートにビア導体13または貫通導体14b用の貫通孔を形成した後、枠部11aの壁面となる部位に形成されるビアホール導体であるビア導体13と、ビア導体13から絶縁基体11の内部および下面となる部位にかけて、内部配線14aおよびビアホール導体等の貫通導体14bを含む配線導体14とをそれぞれ形成するための金属ペーストの印刷塗布工程。
(1) After forming a through hole for the via
(2)ビア導体13となる金属ペーストを枠部11aとなるセラミックグリーンシートから露出するように形成するために、セラミックグリーンシートに貫通孔が形成される打ち抜き工程またはレーザー加工工程。
(2) A punching process or a laser processing process in which a through hole is formed in the ceramic green sheet in order to form the metal paste that becomes the via
(3)接続端子12となる金属ペーストが、枠部11aとなるセラミックグリーンシートの上面からビア導体13となる金属ペーストの上面となる箇所を覆うように印刷形成される印刷塗布工程。
(3) A printing application process in which the metal paste that becomes the
(4)各絶縁層となるセラミックグリーンシートを積層してセラミックグリーンシート積層体を作製する工程。 (4) The process of producing the ceramic green sheet laminated body by laminating | stacking the ceramic green sheet used as each insulating layer.
(5)セラミックグリーンシート積層体を約1500〜1800℃の温度で焼成して、枠部11aの壁面、接続端子12およびビア導体13および配線導体14を有する電子素子搭載用基板1となる配線基板領域が複数配列された多数個取り配線基板を得る工程。
(5) A wiring substrate to be an electronic
(6)焼成して得られた多数個取り配線基板に電子素子搭載用基板1の外縁となる箇所に沿って分割溝を形成しておき、分割溝に沿って破断して分割する方法、またはスライシング法等により電子素子搭載用基板1の外縁となる箇所に沿って切断する工程。
(6) A method in which a dividing groove is formed along a portion serving as the outer edge of the electronic
なお、(2)の工程と(3)の工程の順番はどちらが先であっても構わない。 Note that the order of the process (2) and the process (3) may be the first.
また、ビア導体13は、セラミックグリーンシートを厚み方向に貫通する導体がビアホール導体の場合は、ビア導体13用の金属ペーストをスクリーン印刷法等によって印刷することによってセラミックグリーンシートに形成した貫通孔を充填し、上述の打ち抜きまたはレーザー加工時に、ビアホール導体が露出するように枠部11a用の貫通孔を形成して、セラミックグリーンシートと同時に焼成することによって形成される。ビア導体13用の金属ペーストは、接続端子12に用いた金属ペーストと同様の材料および方法によって作製される。また、ビア導体13は、金属ペーストをセラミックグリーンシートに印刷することによって形成されるスルーホール導体または金属層であっても構わない。
Further, when the conductor that penetrates the ceramic green sheet in the thickness direction is a via hole conductor, the via
上述の(2)の工程において、枠部11aを含んでいる絶縁基体11を形成するには、絶縁基体11用のセラミックグリーンシートのいくつかに、枠部11a用の貫通孔を金型、パンチングによる打ち抜きまたはレーザー加工等により形成しておけばよい。
In the step (2) described above, in order to form the insulating
上述の(3)の工程において、接続端子12は、絶縁基体11用のセラミックグリーンシートに金属ペーストを、マスクを用いたスクリーン印刷法等によって所定形状で印刷して、絶縁基体11用のセラミックグリーンシートと同時に焼成することによって、複数の絶縁基体11のそれぞれの所定位置に形成される。このような金属ペーストは、タングステン,モリブデン,マンガン,銀または銅等の金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、絶縁基体11との接合強度を高めるために、ガラス、セラミックスを含んでいても構わない。
In the step (3) described above, the
上述の(6)の工程において、分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成することができるが、多数個取り配線基板用の積層体にカッター刃を押し当てたり、スライシング装置により積層体の厚みより小さく切り込んだりすることによって形成してもよい。 In the step (6) described above, the dividing groove can be formed by cutting the multi-cavity wiring board smaller than the thickness of the multi-cavity wiring board with a slicing device after firing. You may form by pressing or notching smaller than the thickness of a laminated body with a slicing apparatus.
また、配線導体14は、接続端子12と同様の材料および方法によって作製された配線導体14用の金属ペーストをスクリーン印刷法等によって所定形状に印刷した後、セラミックグリーンシートと同時に焼成することによって、絶縁基体11の所定位置に形成される。配線導体14のうち、セラミックグリーンシートを厚み方向に貫通する貫通導体14bは、金属ペーストを印刷することによってセラミックグリーンシートに形成した貫通孔を充填しておけばよい。このような金属ペーストは、ビア導体13に用いた金属ペーストと同様の材料および方法によって作製される。
In addition, the
なお、絶縁基体11が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法またはインジェクションモールド法等によって成形することによって形成することができる。また、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。このような場合は、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって形成できる。
When the insulating
また、接続端子12、ビア導体13および配線導体14は、絶縁基体11が樹脂から成る場合には、銅,金,アルミニウム,ニッケル,クロム,モリブデンまたはチタンおよびそれらの合金等の金属材料から成る。例えば、ガラスエポキシ樹脂から成る樹脂シート上に配線導
体の形状に加工した銅箔を転写し、銅箔が転写された樹脂シートを積層して接着剤で接着することによって形成する。また、金属箔または金属柱を樹脂から成る絶縁基体に一体化させたり、絶縁基体11にスパッタリング法,蒸着法またはめっき法等を用いて被着させたりして形成される。また、ビア導体13および貫通導体14bは、金属ペーストの印刷またはめっき法によって樹脂シートに形成した貫通孔の内面に形成するか、貫通孔を充填して形成すればよい。
Further, the
接続端子12、ビア導体13、配線導体14を保護して酸化防止するために、接続端子12、ビア導体13、配線導体14の露出した表面には、厚さ0.5〜10μmのNiめっき層および厚さ0.5〜3μmの金(Au)めっき層からなるめっき層が順次被着されていてもよい。
In order to protect the
このようにして形成された電子素子搭載用基板1と、電子素子搭載用基板1の枠部11aの内側に位置した基部11b上に実装された電子素子2とを有する電子装置を外部回路基板に搭載することで、電子素子2が接続端子12、ビア導体13、配線導体14を介して外部回路基板に電気的に接続される。電子素子2は例えば、CCD型撮像素子またはCMOS型撮像素子、半導体素子、LED等の発光素子等である。なお、電子素子2の各電極は、ボンディングワイヤ等の接続部材3等により電子素子搭載用基板1の接続端子12に電気的に接続されている。
An electronic device having the electronic
次に、本実施形態の電子素子搭載用基板1の変形例について説明する。
Next, a modified example of the electronic
図5に示された本実施形態の変形例においては、第1のビア導体13aは、第2のビア導体13bとの幅寸法の差以上に、第2のビア導体13bよりも奥行き長さが大きい。すなわち、第1のビア導体13aの幅R1と第2のビア導体13bの幅R2との差よりも、第1のビア導体13aの奥行き長さW1と第2のビア導体13bの奥行き長さW2との差H1が大きい。このような構成にすることによって、第2のビア導体13bに比べて絶縁基体11から剥がれやすい第1のビア導体13aが、絶縁基体11から剥がれることをより有効に低減できる。
In the modification of the present embodiment shown in FIG. 5, the first via conductor 13a has a depth length larger than that of the second via
また、図5に示された例においては、第1のビア導体13aの幅寸法R1よりも小さい幅寸法R3を有しており、第1のビア導体13aの奥行き長さW1よりも大きい奥行き長さW3を有する第3のビア導体13cがさらに設けられている。図5に示された例においては、複数のビア導体13のそれぞれは、幅寸法に応じた奥行き長さを有しており、複数のビア導体13は幅寸法が小さいものほど奥行き長さの大きい。このような構成とすることによって、幅寸法の小さいビア導体13であっても、絶縁基体11から剥がれることをより有効に低減できる。
In the example shown in FIG. 5, the first via conductor 13a has a width dimension R3 smaller than the width dimension R1, and the depth length larger than the depth length W1 of the first via conductor 13a. A third via
図6に示された本実施形態の変形例においては、複数のビア導体13の幅寸法は絶縁基体11の枠部11aの各辺の中央部に向かうに従って小さくなっており、複数のビア導体13の奥行き長さは絶縁基体11の枠部11aの各辺の中央部に向かうに従って長くなっている。なお、図6に示された例においては複数のビア導体13は枠部11aの壁面に平行な方向に5つ設けられている。このような構造であると、幅寸法の小さいビア導体13と絶縁基体11との接合面積を増加させて、ビア導体13が絶縁基体11から剥がれることをさらに低減できる。また、例えば絶縁基体11の熱膨張率がビア導体13の熱膨張率よりも大きい場合には、電子素子2の作動時の熱や電子素子2の実装時の熱履歴によってビア導体13の熱膨張量よりも大きく膨張した絶縁基体11が収縮する際に、幅寸法の大きいビア導体13を枠部11aの各辺の外周側へ配置させることによって絶縁基体11の変形を低減できる。このように、絶縁基体11の変形を低減させることによって、絶縁基体11が複数のビア導体13を保持する力が低下することを低減できるので、ビア導体13のはがれをより効果的に低減できる。
In the modification of the present embodiment shown in FIG. 6, the width dimension of the plurality of via
図7に示された本実施形態の変形例においては、複数のビア導体13同士の間隔は、複数
のビア導体13の奥行き長さに応じた大きさである。すなわち、図7に示された例で、第1のビア導体13aと第3のビア導体13cとを比較すると、第3のビア導体13cの奥行き長さW3が第1のビア導体13aの奥行き長さW1よりも大きいので、第1のビア導体13aと第3のビア導体13cとの間の長さG2は、第1のビア導体13aと第2のビア導体13bとの間の長さG1よりも大きい。したがって、幅寸法が小さく、奥行き長さが大きいビア導体13の周囲の絶縁基体11の幅を厚くできる。なお、図7に示された例においては複数のビア導体13は枠部11aの壁面に平行な方向に5つ設けられている。このような構造であると、例えば絶縁基体11の熱膨張率がビア導体13の熱膨張率よりも小さい場合に、電子素子2の作動時の熱や電子素子2の実装時の熱履歴によって、熱膨張したビア導体13の温度が下がり収縮するときに、絶縁基体11がビア導体13を保持することが可能となり、ビア導体13が絶縁基体11から剥がれることを低減できる。これは、絶縁基体11とビア導体13とが熱膨張する際にビア導体13から絶縁基体11に加わる熱応力による絶縁基体11の変形量が低減されるので、絶縁基体11とビア導体13とが熱収縮する際に絶縁基体11とビア導体13との間に大きな隙間が生じる可能性を低減できるためである。
In the modification of the present embodiment shown in FIG. 7, the interval between the plurality of via
また、一般にボンディングワイヤはビア導体13と重なる領域に接合すると接合強度が低下するため、ビア導体13と重ならない領域(ワイヤーボンディングの有効領域)に接合する。図7に示された例のように、複数のビア導体13同士の間隔は、複数のビア導体13の奥行き長さに応じた大きさとしておくと、ビア導体13の奥行き長さが大きい箇所において複数のビア導体13同士の間にワイヤーボンディングの有効領域を確保できる。
In general, since bonding strength is reduced when bonding wires are bonded to a region overlapping with via
本実施形態の電子素子搭載用基板1は、枠部11aを含んでいる絶縁基体11と、枠部11aの上面に設けられた複数の接続端子12と、枠部11a内において上下方向に設けられているとともに、複数の接続端子12に電気的に接続されており、枠部11aの壁面において絶縁基体11から露出された複数のビア導体13とを有しており、平面視において、複数のビア導体13のうち隣り合うビア導体13同士の壁面に平行な方向の幅寸法が異なっており、隣り合うビア導体13のうち幅寸法が小さい方のビア導体13は、隣り合うビア導体13のうち幅寸法が大きい方のビア導体13よりも奥行き長さが大きい。これらによって、例えば、電子素子2の実装時、または電子素子2の動作時に熱が発生する場合に、幅寸法の小さいビア導体13bと絶縁基体11との接合面積を大きくできるので、ビア導体13が絶縁基体11から剥がれることを低減できる。
The electronic
本実施形態の電子装置は、上記構成の電子素子搭載用基板1と、電子素子搭載用基板1に実装されており、複数の接続端子12に電気的に接続された電子素子2とを有していることによって、小型化が可能となるものである。
The electronic device according to the present embodiment includes an electronic
(第2の実施形態)
次に、本発明の第2の実施形態による電子装置について、図8を参照しつつ説明する。
(Second Embodiment)
Next, an electronic device according to a second embodiment of the present invention will be described with reference to FIG.
本実施形態における電子装置において、上記した実施形態の電子装置と異なる点は、図8に示された例のように、絶縁基体11の基部11bに枠部11aと同じ大きさの貫通孔を設けて、絶縁基体11が枠部11aと基部11bとにつながった貫通孔を有している点である。電子素子2は、貫通孔の上面にフリップチップ実装されて、電子素子2の各電極が金バンプ、はんだ等の接続部材3によって接続端子12に電気的に接続されている。図8に示された例においては、電子素子2が例えばCCD型撮像素子またはCMOS型撮像素子の場合、電子装置の下方からの光を電子素子2で受光できる。なお、例えば枠部11aの上面または下面にはチップコンデンサ、抵抗素子、半導体素子、LED等の発光素子等の他の電子部品が実装されていてもよい。また、電子素子2または電子部品をフリップチップ実装した部位にいわゆるアンダーフィルとして例えばエポキシ樹脂等の樹脂からなる接合材を用いていると、電気的接続をより確実にできる。なお、電子素子2または電子部品の各電極と複
数の接続端子12とを導電性樹脂(異方性導電樹脂等)から成る接続部材3によって電気的に接続していてもよい。
The electronic device according to this embodiment differs from the electronic device according to the above-described embodiment in that a through hole having the same size as that of the
なお、本発明は上記の実施の形態の例に限定されるものではなく、種々の変更は可能である。例えば平面視において、ビア導体13は、枠部11aの内壁面に接しており枠部11aの内壁面に対して略垂直な直線状の形状を有する領域と、枠部11aの外周側に設けられた円弧状の形状を有する領域とを有していてもよい。枠部11aの貫通孔の位置がずれたとしても、ビア導体13が絶縁基体11から露出する幅の変化量を小さくできる。
In addition, this invention is not limited to the example of said embodiment, A various change is possible. For example, in plan view, the via
また、枠部11aの貫通孔は円形状または多角形状等の他の形状であってもよい。
In addition, the through hole of the
1・・・・電子素子搭載用基板
11・・・・絶縁基体
11a・・・枠部
11b・・・基部
11c・・・第1の保持部
11d・・・第2の保持部
12・・・・接続端子
13・・・・ビア導体
13a・・・第1のビア導体
13b・・・第2のビア導体
14・・・・配線導体
14a・・・内部配線
14b・・・貫通導体
14c・・・外部端子
2・・・・電子素子
3・・・・接続部材
4・・・・外部回路基板
1 .... Electronic element mounting board
11 ... Insulating substrate
11a ... Frame
11b ... Base
11c ... 1st holding | maintenance part
11d: Second holding part
12 ... Connection terminal
13 ... Via conductor
13a: First via conductor
13b ... second via conductor
14 ... Wiring conductor
14a ... Internal wiring
14b ... Penetration conductor
14c ...
Claims (9)
前記枠部の上面に設けられた複数の接続端子と、
前記枠部内において上下方向に設けられているとともに、前記複数の接続端子に電気的に接続されており、前記枠部の壁面において前記絶縁基体から露出された複数のビア導体とを備えており、
平面視において、前記複数のビア導体のうち隣り合うビア導体同士の前記壁面に平行な方向の幅寸法が異なっており、隣り合う前記ビア導体のうち前記幅寸法が小さい方のビア導体は、隣り合う前記ビア導体のうち前記幅寸法が大きい方のビア導体よりも奥行き長さが大きいことを特徴とする電子素子搭載用基板。 An insulating substrate including a frame;
A plurality of connection terminals provided on an upper surface of the frame portion;
In the frame portion is provided in the vertical direction, is electrically connected to the plurality of connection terminals, and includes a plurality of via conductors exposed from the insulating base on the wall surface of the frame portion,
In plan view, the width dimension in the direction parallel to the wall surface of the adjacent via conductors among the plurality of via conductors is different, and the via conductor having the smaller width dimension among the adjacent via conductors is adjacent to each other. An electronic element mounting board, wherein a depth length is larger than a via conductor having a larger width dimension among the matching via conductors.
該電子素子搭載用基板に実装されており、前記複数の接続端子に電気的に接続された電子素子とを備えていることを特徴とする電子装置。 An electronic element mounting substrate according to claim 1;
An electronic device comprising: an electronic device mounted on the electronic device mounting board and electrically connected to the plurality of connection terminals.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013034691A JP2014165315A (en) | 2013-02-25 | 2013-02-25 | Electronic element mounting substrate and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013034691A JP2014165315A (en) | 2013-02-25 | 2013-02-25 | Electronic element mounting substrate and electronic device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014165315A true JP2014165315A (en) | 2014-09-08 |
Family
ID=51615669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013034691A Pending JP2014165315A (en) | 2013-02-25 | 2013-02-25 | Electronic element mounting substrate and electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014165315A (en) |
-
2013
- 2013-02-25 JP JP2013034691A patent/JP2014165315A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6096812B2 (en) | Electronic device mounting package, electronic device and imaging module | |
JP5823043B2 (en) | Electronic device mounting substrate, electronic device, and imaging module | |
JP5734434B2 (en) | Wiring board, electronic device and electronic module | |
JP6042885B2 (en) | Electronic device mounting substrate and electronic device | |
JP6039311B2 (en) | Wiring board, electronic device and electronic module | |
JP6068157B2 (en) | Multi-wiring board | |
JP2013207204A (en) | Wiring mother board | |
JP7209740B2 (en) | Substrates for mounting electronic components and electronic devices | |
JP2013077739A (en) | Wiring board, electronic device provided with the wiring board, and electronic module device | |
JP6336898B2 (en) | Multi-cavity wiring board, wiring board and electronic device | |
JP5956185B2 (en) | Multiple wiring board | |
JP6258677B2 (en) | Multi-cavity wiring board, wiring board and electronic device | |
JP6272052B2 (en) | Electronic device mounting substrate and electronic device | |
JP6483470B2 (en) | Electronic component mounting package, electronic device and electronic module | |
JP6174327B2 (en) | Electronic device mounting substrate and electronic device | |
JP6017994B2 (en) | Electronic device mounting substrate and electronic device | |
JP2014165315A (en) | Electronic element mounting substrate and electronic device | |
JP7307161B2 (en) | Electronic device mounting board, electronic device, and electronic module | |
JP2013182909A (en) | Multi-piece substrate for mounting electronic component | |
JP6301645B2 (en) | Multi-cavity wiring board, wiring board and electronic device | |
JP6022888B2 (en) | Electronic device mounting substrate and electronic device | |
JP6282959B2 (en) | Multi-cavity wiring board, wiring board and electronic device | |
JP2013098236A (en) | Wiring board, and electronic device and electronic module device having the same | |
JP2014045012A (en) | Multi-piece wiring board | |
JP5970317B2 (en) | Wiring board and electronic device |