JP2014153780A - Constant current circuit - Google Patents
Constant current circuit Download PDFInfo
- Publication number
- JP2014153780A JP2014153780A JP2013020879A JP2013020879A JP2014153780A JP 2014153780 A JP2014153780 A JP 2014153780A JP 2013020879 A JP2013020879 A JP 2013020879A JP 2013020879 A JP2013020879 A JP 2013020879A JP 2014153780 A JP2014153780 A JP 2014153780A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- voltage
- transistor
- current circuit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Exposure Or Original Feeding In Electrophotography (AREA)
- Led Devices (AREA)
Abstract
Description
本発明は、半導体素子による光源を駆動するために用いて好適な定電流回路に関する。 The present invention relates to a constant current circuit suitable for driving a light source by a semiconductor element.
近年、スキャナ装置における光源として、従来のキセノンランプといった高輝度放電灯に代わり、LED(Light Emitting Diode)を用いる方法が知られている。LEDは、半導体部品であるため、LEDを用いた光源は、従来の白熱発光や放電発光による光源と比較して、優れた応答性(調光機能)を得ることができると共に、格段の省エネルギ効果をも得ることができるという特徴を有している。 In recent years, a method using an LED (Light Emitting Diode) instead of a high-intensity discharge lamp such as a conventional xenon lamp is known as a light source in a scanner device. Since the LED is a semiconductor component, the light source using the LED can obtain excellent responsiveness (dimming function) as compared with a conventional light source by incandescent light emission or discharge light emission, and also significantly saves energy. It has the characteristic that an effect can also be acquired.
一方で、スキャナ装置の受光素子は、CCD(Charge Coupled Device)やCMOS(Complementary Metal Oxide Semiconductor)センサといった半導体部品が用いられ、高解像度で画像を読み取ることが可能となっており、光源であるLEDには、比較的高精度での発光制御が要求される。そのため、スキャナ装置の光源に用いられる各LEDに一定の電流を供給することが可能な定電流駆動が既に実用化され、一般的に用いられている。 On the other hand, the light receiving element of the scanner device uses a semiconductor component such as a CCD (Charge Coupled Device) or a CMOS (Complementary Metal Oxide Semiconductor) sensor, and can read an image with high resolution. Therefore, the light emission control with relatively high accuracy is required. Therefore, a constant current drive capable of supplying a constant current to each LED used as a light source of the scanner device has already been put into practical use and is generally used.
図14は、LEDの駆動に適用可能な、従来技術による定電流回路の一例の構成を示す。図14に例示する定電流回路は、オペアンプOPと、トランジスタQとを用いて構成されている。オペアンプOPの出力端がトランジスタQのベースに接続され、エミッタが抵抗Rを介して接地されると共に、オペアンプOPの反転入力端に接続される。また、オペアンプOPの非反転入力端には基準電圧Vrefが入力され、トランジスタQのコレクタには、電流負荷として例えばLEDが接続される。 FIG. 14 shows a configuration of an example of a constant current circuit according to the prior art that can be applied to driving of an LED. The constant current circuit illustrated in FIG. 14 includes an operational amplifier OP and a transistor Q. The output terminal of the operational amplifier OP is connected to the base of the transistor Q, the emitter is grounded via the resistor R, and is connected to the inverting input terminal of the operational amplifier OP. Further, the reference voltage Vref is input to the non-inverting input terminal of the operational amplifier OP, and an LED, for example, is connected to the collector of the transistor Q as a current load.
オペアンプOPにおいて、非反転入力端に基準とする電圧Vrefを印加すると、反転入力端が同等の電圧レベルになるように出力電圧が調整される。これにより、抵抗Rの両端の電圧が常に一定の電圧Vrefとなり、抵抗Rを流れる電流I(=Vref/R)が定電流に制御され、定電流源として動作する。この手法では、トランジスタQの温度依存性(主にベース・エミッタ間電圧Vbeの変化)は、オペアンプOPの出力が電圧Vbeに応じて変化することで吸収されるため、高い温度耐性が得られる。 In the operational amplifier OP, when the reference voltage Vref is applied to the non-inverting input terminal, the output voltage is adjusted so that the inverting input terminal has an equivalent voltage level. As a result, the voltage across the resistor R is always a constant voltage Vref, and the current I (= V ref / R) flowing through the resistor R is controlled to a constant current and operates as a constant current source. In this method, the temperature dependency of the transistor Q (mainly the change in the base-emitter voltage V be ) is absorbed when the output of the operational amplifier OP changes in accordance with the voltage V be , so that a high temperature tolerance is obtained. It is done.
また、特許文献1には、カレントミラー型の定電流回路の2のトランジスタに対して互いに温度特性の異なる抵抗器を用いた構成が開示されている。特許文献1の構成によれば、各抵抗器の作用により、様々な温度環境下において互いの特性を補完するように回路が動作し、定電流源としての動作対応温度範囲を広くすることができ、カレントミラー型の定電流回路における温度特性の大幅な改善が可能である。
しかしながら、オペアンプOPを用いた定電流回路でLEDを駆動する場合、下記のような問題があった。 However, when the LED is driven by a constant current circuit using the operational amplifier OP, there are the following problems.
LEDを高速でオン/オフし、オン時間の長さにより明るさを制御するディジタル調光を、上述の図14のような構成にて行う場合、オペアンプOPの非反転入力端にパルス状の信号を入力し、反転入力端の電圧を変化させることで電流Iのオン・オフを切り替えて、LEDを駆動する。このため、オペアンプOPとして応答性の高いものを用いる必要があり、コストが嵩んでしまうおそれがあるという問題点があった。 When digital dimming for turning on / off an LED at a high speed and controlling the brightness according to the length of the on-time is performed in the configuration as shown in FIG. 14 described above, a pulse-like signal is applied to the non-inverting input terminal of the operational amplifier OP. And the voltage at the inverting input terminal is changed to switch the current I on and off to drive the LED. For this reason, it is necessary to use a highly responsive operational amplifier OP, and there is a problem that the cost may increase.
すなわち、一般的に、オペアンプOPは、応答性が高いほどコストも増加する傾向にある。これは、LEDの発光量調整や、LEDアレイなどにおいて部分的な点灯切り替えを行うようなシステムを構築する際には、課題となる。 That is, in general, the operational amplifier OP tends to increase in cost as the responsiveness increases. This becomes a problem when constructing a system that adjusts the light emission amount of an LED or performs partial lighting switching in an LED array or the like.
これに対して、オペアンプOPの応答性よりも部品コストの削減を重視する場合には、一般的には、アナログ調光を用いる。例えば、図14の構成にて、オペアンプOPの非反転入力端に入力される電圧をアナログ的に変化させることで電流Iを変化させて、LEDの駆動電流を得る。 On the other hand, in the case where the reduction of the component cost is more important than the response of the operational amplifier OP, analog dimming is generally used. For example, in the configuration of FIG. 14, the voltage I input to the non-inverting input terminal of the operational amplifier OP is changed in an analog manner to change the current I to obtain the LED driving current.
この場合、オペアンプOPの応答性が低いために、光源の部分的な点灯切り替えや、駆動電流を変化させて行う発光量の変更を瞬時に実行することが困難であるという問題点があった。また、アナログ調光においては、LEDの駆動電流を変化させて発光量の制御を行うため、駆動電流の変化に伴いLEDの発光色度に変化を生じさせてしまうおそれがあるという問題点があった。 In this case, since the response of the operational amplifier OP is low, there is a problem that it is difficult to instantaneously execute partial lighting switching of the light source or change of the light emission amount performed by changing the drive current. Also, in analog dimming, since the amount of light emission is controlled by changing the LED drive current, there is a problem that the LED emission chromaticity may change with the change of the drive current. It was.
さらに、スキャナ装置において、光源を、複数のLEDを直列に接続した列の複数列で構成した場合、LEDの列毎にオペアンプOPが必要となる。したがって、より多くのLEDを用い、LEDの駆動列が多くなった場合に、コストが大幅に嵩んでしまうという問題点があった。 Further, in the scanner device, when the light source is composed of a plurality of columns in which a plurality of LEDs are connected in series, an operational amplifier OP is required for each LED column. Therefore, when more LEDs are used and the number of LED drive trains is increased, there is a problem that the cost increases significantly.
これに対して、LEDを駆動するための駆動電流を供給する定電流回路を、オペアンプOPを用いないで、例えばトランジスタなどの個別の部品を用いて構成することも考えられる。この場合には、高速な応答性やコストの削減が見込まれる一方で、定電流回路の出力特性の温度依存性を吸収する手段がなくなり、動作が不安定になってしまうおそれがあるという問題点があった。 On the other hand, it is also conceivable that a constant current circuit for supplying a drive current for driving the LED is configured using individual components such as transistors without using the operational amplifier OP. In this case, high-speed response and cost reduction are expected, but there is no means for absorbing the temperature dependence of the output characteristics of the constant current circuit, which may cause the operation to become unstable. was there.
さらにまた、光源のLEDの駆動制御を、汎用のLEDドライバIC(Integrated Circuit)を用いて行うことも、一般的である。しかしながら、汎用LEDドライバICを用いる方法は、図14で示したディスクリート構成の回路と比較すると、格段にコストが嵩んでしまうという問題点があった。すなわち、汎用のドライバICには、ユーザビリティを重視した設計および機能や、様々なケースを想定した多くの保護機構が必要となり、それらに起因してコストが嵩んでしまう事態を避けることは、困難である。 Furthermore, it is also common to perform drive control of the light source LED using a general-purpose LED driver IC (Integrated Circuit). However, the method using the general-purpose LED driver IC has a problem that the cost is significantly increased as compared with the circuit having the discrete configuration shown in FIG. In other words, general-purpose driver ICs require design and functions that emphasize usability and many protection mechanisms that assume various cases, and it is difficult to avoid the situation where costs increase due to them. is there.
また、上述した特許文献1では、定電流回路の出力特性における温度依存性の問題は、解決可能である。しかしながら、特許文献1の構成では、温度特性の異なる複数の特殊な抵抗器を用意する必要があり、コストが嵩んでしまうという問題点があった。
In
本発明は、上記に鑑みてなされたものであって、より特性の良い定電流回路をより低コストで実現することを目的とする。 The present invention has been made in view of the above, and an object thereof is to realize a constant current circuit with better characteristics at a lower cost.
上述した課題を解決し、目的を達成するために、本発明は、共通電位に対する第1電圧がエミッタに供給される第1バイポーラトランジスタと、一端が共通電位に接続される抵抗と、抵抗の他端がエミッタに接続され、ベースと第1バイポーラトランジスタのベースとが接続点で接続され、コレクタが負荷に接続される第2バイポーラトランジスタとを有することを特徴とする。 In order to solve the above-described problems and achieve the object, the present invention provides a first bipolar transistor to which a first voltage with respect to a common potential is supplied to an emitter, a resistor having one end connected to the common potential, and other resistors. An end is connected to the emitter, the base and the base of the first bipolar transistor are connected at a connection point, and a collector is connected to the load.
本発明によれば、より特性の良い定電流源をより低コストで実現することができるという効果を奏する。 According to the present invention, there is an effect that a constant current source having better characteristics can be realized at a lower cost.
以下に添付図面を参照して、定電流回路の実施形態を詳細に説明する。 Exemplary embodiments of a constant current circuit will be described below in detail with reference to the accompanying drawings.
(第1の実施の形態)
図1は、第1の実施形態に係る定電流回路の基本的な構成例を示す回路図である。図1において、定電流回路100は、それぞれNPN型の2のバイポーラトランジスタTvおよびTiと、抵抗RcおよびRiとを有する。以下、特に記載の無い限り、バイポーラトランジスタを単にトランジスタと呼ぶ。
(First embodiment)
FIG. 1 is a circuit diagram showing a basic configuration example of a constant current circuit according to the first embodiment. In FIG. 1, a constant
定電流回路100において、トランジスタTvのベースと、トランジスタTiのベースとが接続され、接続点に抵抗Rcの一端が接続される。抵抗Rcの他端は、トランジスタTvのコレクタに接続される。トランジスタTvのエミッタは、基準電源101の正極に接続される。基準電源101の負極は、接地される。この例では、基準電源101は、接地電位に対する電圧Vrefを出力する。
In the constant
トランジスタTvのコレクタと抵抗Rcとの接続点が電源102の正極に接続される。電源102の負極は、例えば接地される。電源102は、接地電位に対して電圧Vcを出力する。
A connection point between the collector of the transistor Tv and the resistor Rc is connected to the positive electrode of the
トランジスタTiのエミッタは、抵抗Riの一端に接続され、抵抗Riの他端は接地される。また、トランジスタTiのコレクタは、図示されない負荷RL(電流負荷)に接続される。 The emitter of the transistor Ti is connected to one end of the resistor Ri, and the other end of the resistor Ri is grounded. The collector of the transistor Ti is connected to a load R L (current load) not shown.
なお、基準電源101の負極、抵抗Riの他端および電源102の負極は、接地されるのに限られない。すなわち、基準電源101の負極、抵抗Riの他端および電源102の負極は、同一の電位に対して共通に接続されていればよい。
The negative electrode of the
図1に例示されるように、トランジスタTvのエミッタに基準電源101を接続し電圧Vrefを印加することで、トランジスタTvのベースには、電圧Vrefにベース・エミッタ間電圧Vbe(以下、電圧Vbe)が上乗せされた電圧Vref+Vbeが生じる。トランジスタTvおよびトランジスタTiは、ベースが共通接続されているため、トランジスタTiのエミッタには、ベース電圧(電圧Vref+Vbe)からトランジスタTiの電圧Vbeだけ電圧降下した電圧V0が発生する。この電圧V0は、トランジスタTvとトランジスタTiとで電圧Vbeが略等しいとした場合、電圧Vrefと略等しくなる。
As illustrated in FIG. 1, the
すなわち、トランジスタTvおよびTiの電圧Vbeをそれぞれ電圧Vbe[Tv]および電圧Vbe[Ti]とし、電圧Vbe[Tv]=電圧Vbe[Ti]とすると、電圧V0は、下記の式(1)のように表すことができる。
V0=(Vref+Vbe[Tv])−Vbe[Ti]=Vref+(Vbe[Tv]−Vbe[Ti]) …(1)
That is, the voltage V be of the transistor Tv and Ti and each voltage V be [Tv] and the voltage V be [Ti], the voltage V be [Tv] = When the voltage V be [Ti], the voltage V 0 is the following It can be expressed as equation (1).
V 0 = (V ref + V be [Tv]) − V be [Ti] = V ref + (V be [Tv] −V be [Ti]) (1)
したがって、トランジスタTiのエミッタには、電圧Vrefに起因した固定電圧である電圧V0が生じ、トランジスタTiのエミッタに接続される抵抗Riと、電圧V0とで決まる電流Iが、トランジスタTiのコレクタからエミッタに向けて流れることになる。このように、図1によれば、基準電源101の電圧Vrefと抵抗Riとによって、トランジスタTiのコレクタに接続された負荷RLに流れる電流Iを制御できる定電流回路が構成される。
Therefore, a voltage V 0, which is a fixed voltage resulting from the voltage Vref, is generated at the emitter of the transistor Ti, and a current I determined by the resistor Ri connected to the emitter of the transistor Ti and the voltage V 0 is the collector of the transistor Ti. Will flow toward the emitter. As described above, according to FIG. 1, the constant current circuit capable of controlling the current I flowing through the load RL connected to the collector of the transistor Ti is configured by the voltage Vref of the
一方、部品の温度変化に伴い、各トランジスタTvおよびTiの電圧Vbeも、それぞれ変化する。このとき、各トランジスタTvおよびTiが互いに近傍に配置されたり、熱結合されるなど、同様な温度環境下にあれば、各トランジスタTvおよびTiの電圧Vbeの変動は、互いに同様に発生する。上述の式(1)に示されるように、互いの電圧Vbeが略等しいトランジスタTvおよびTiを用いることで、電圧V0は、各トランジスタTvおよびTiの電圧Vbeの変動を打ち消して発生し、高い温度耐性を得ることができる。 On the other hand, the voltage V be of each transistor Tv and Ti also changes with the temperature change of the components. At this time, if the transistors Tv and Ti are arranged in the vicinity of each other or are thermally coupled, etc., and under similar temperature environments, the fluctuations in the voltage V be of the transistors Tv and Ti occur in the same manner. As shown in the above equation (1), by using the transistors Tv and Ti whose voltages V be are substantially equal, the voltage V 0 is generated by canceling the variation of the voltage V be of each transistor Tv and Ti. High temperature resistance can be obtained.
なお、実際の構成としては、トランジスタTvにおいてコレクタからエミッタへと電流を流すために、例えば、トランジスタTvのエミッタと基準電圧101との接続点を、抵抗RE(図示しない)を介して接地させる。ここで、トランジスタTv自体に流れる電流は微小で構わないため、抵抗REの抵抗値を十分高い値としておくと、電源102による消費電力が抑えられる。これに限らず、基準電源101を、電流引きこみタイプの定電圧電源回路を用いて構成してもよい。この場合には、エミッタを接地させるための抵抗REは、不要である。
As an actual configuration, in order to pass a current from the collector to the emitter in the transistor Tv, for example, the connection point between the emitter of the transistor Tv and the
また、定電流回路100は、トランジスタTvのエミッタに基準電圧Vrefを印加させた状態で、トランジスタTvおよびTiを共に動作させる必要がある。そのため、電源102の出力電圧Vcは、基準電圧Vrefよりも高い電圧であって、且つ、電圧Vcと基準電圧Vrefとの電位差がトランジスタTvおよびTiを共に動作可能な電圧値になるように選択する。
Further, the constant
さらに、図1の例では、トランジスタTvのコレクタが抵抗Rcと接続されているが、これはこの例に限定されない。例えば、当該コレクタは、トランジスタTvのベースと接続されていてもよい。さらに、当該コレクタは、任意の電圧点に接続されていてもよい。 Further, in the example of FIG. 1, the collector of the transistor Tv is connected to the resistor Rc, but this is not limited to this example. For example, the collector may be connected to the base of the transistor Tv. Further, the collector may be connected to an arbitrary voltage point.
さらにまた、上述の式(1)を満足させるため、トランジスタTvおよびTiは、互いの特性がより近いものを選択すると好ましい。 Furthermore, in order to satisfy the above-described formula (1), it is preferable to select transistors Tv and Ti that have characteristics closer to each other.
図1で示した定電流回路100は、並列接続して用いることができる。図2は、N個の定電流回路1001、1002、…、100Nを並列接続した例である。
The constant
図2の構成において、各定電流回路1001、1002、…、100Nの並列接続において、電圧Vcが、トランジスタTv1のコレクタと抵抗Rc1との接続点、トランジスタTv2のコレクタと抵抗Rc2との接続点、…、トランジスタTvNのコレクタと抵抗RcNとの接続点に、それぞれ接続される。それと共に、基準電源101が、各トランジスタTv1、Tv2、…、TvNのエミッタに共通して接続される。
In the configuration of FIG. 2, in the parallel connection of the constant
なお、図示は省略するが、基準電源101と各トランジスタTv1、Tv2、…、TvNのエミッタとを接続する経路は、抵抗を介して接地されているものとする。
Although not shown, it is assumed that the path connecting the
このように、各定電流回路1001、1002、…、100Nにおいて、基準電源101に対して各トランジスタTv1、Tv2、…、TvNのエミッタを並列接続した場合、各トランジスタTi1、Ti2、…、TiNのエミッタの電圧V1、V2、…、VNは、それぞれ基準電圧Vrefと等しくなる。したがって、各定電流回路1001、1002、…、100Nにおいて、各負荷RL1、RL2、…、RLNを流れる各電流I1、I2、…、INは、基準電圧Vrefと、各抵抗Ri1、Ri2、…、RiNとによって決めることができ、各負荷RL1、RL2、…、RLNをそれぞれ定電流駆動することが可能となる。
Thus, the constant
ここで、図3に例示されるように、各負荷RL1、RL2およびRL3として、直列に接続された複数のLED(Light Emitting Diode)素子が配置された例えばLEDアレイを用いた場合について考える。各LEDアレイには、LED電源VLEDが接続され、電源が供給される。各LEDアレイを流れる電流は、上述したように、基準電圧Vrefと、各抵抗Ri1、Ri2およびRi3によって決定される。 Here, as illustrated in FIG. 3, for example, an LED array in which a plurality of LED (Light Emitting Diode) elements connected in series is used as each of the loads R L1 , R L2, and R L3. Think. An LED power source V LED is connected to each LED array, and power is supplied. As described above, the current flowing through each LED array is determined by the reference voltage Vref and the resistors Ri 1 , Ri 2 and Ri 3 .
LEDは、特性上、順方向電圧Vfの個々のバラツキおよび温度依存性が大きい。すなわち、複数のLEDアレイを駆動する場合に、各LEDアレイを駆動するトランジスタのコレクタにおける電圧(トランジスタの消費電力に対応する)がそれぞれ異なったり、変動したりする場合が多い。そのため、例えば、各LEDアレイ毎に異なる温度変化が生じた場合、各LEDアレイを駆動する各トランジスタにおいて温度変化に応じて電圧Vbeが変動し、駆動電流の変動を引き起こしてしまう。 The LED has large variations in individual forward voltage Vf and temperature dependency in terms of characteristics. That is, when driving a plurality of LED arrays, the voltage at the collector of the transistor driving each LED array (corresponding to the power consumption of the transistor) is often different or fluctuates. Therefore, for example, when a different temperature change occurs for each LED array, the voltage V be fluctuates in accordance with the temperature change in each transistor that drives each LED array, causing a change in drive current.
これに対して、第1の実施形態の構成によれば、各定電流回路1001、1002、…、100NのトランジスタTv1およびTi1、トランジスタTv2およびTi2、…、トランジスタTvNおよびTiNの組それぞれにおいて、上述の式(1)に従い、互いのトランジスタの電圧Vbeの変動分がキャンセルされる。そのため、第1の実施形態によれば、各定電流回路1001、1002、…、100Nにおける環境温度の差に加えて、各定電流回路1001、1002、…、100Nが駆動するLEDアレイにおける順方向電圧Vfのバラツキや変動に対しても、高耐性な定電流回路を構成することができる。
In contrast, according to the configuration of the first embodiment, the constant
すなわち、図3の例でいうと、定電流回路1001、1002および1003がそれぞれ異なる温度環境下にあり、且つ、駆動するLEDアレイの順方向電圧Vfがそれぞれ異なっていても、定電流回路1001、1002および1003の2のトランジスタの特性が同等であれば、上述の式(1)に従いこれらの差異が打ち消される。これにより、各トランジスタTi1、Ti2およびTi3において、エミッタの電圧V1、V2およびV3は、温度環境などの状態によらず一定となり、それに伴い電流I1、I2およびI3も一定となる。したがって、第1の実施形態による定電流回路は、各LEDアレイを均等に駆動することが可能となり、温度環境に加え、各LEDアレイの順方向電圧Vfのバラツキや変動に対して高耐性な回路として動作させることができる。
That is, in the example of FIG. 3, even if the constant
(第1の実施形態の変形例)
次に、第1の実施形態の変形例について説明する。上述した第1の実施形態による定電流回路100において、負荷RLに対する電流Iの供給のオン・オフを高速で切り替える場合には、トランジスタTvおよびTiのうち少なくともトランジスタTiの動作をオフにできる構成とすればよい。図4は、第1の実施形態の変形例による、トランジスタTvおよびTiを共にオフにできるようにした定電流回路100A一例の構成を示す。
(Modification of the first embodiment)
Next, a modification of the first embodiment will be described. In the constant
なお、定電流回路100Aは、トランジスタTvおよびTiと、抵抗RcおよびRiとを有し、図1で示した定電流回路100と構成が同一であるが、ここでは、説明のため、定電流回路100Aとして区別する。
The constant
図4において、スイッチSWは、一方の選択入力端において電源103の出力を選択し、他方の選択入力端において接地を選択する。以下では、スイッチSWにおいて電源103の出力が選択されている場合をオン状態、接地が選択されている場合をオフ状態とする。図4の例では、定電流回路100Aは、トランジスタTvのコレクタと抵抗Rcとの接続点に電圧VINを供給する電源103の出力を、スイッチSWでオン・オフできるようにしている。なお、電圧VINの電圧値は、上述した電圧Vcと同様の条件に従い選択される。
In FIG. 4, the switch SW selects the output of the
スイッチSWがオンの状態では、電源103の出力がトランジスタTvのコレクタと抵抗Rcとの接続点に供給される。この場合、定電流回路100Aは、図1を用いて説明した定電流回路100と同一に動作し、負荷RLに対して電流Iが供給(オン)される。一方、スイッチSWがオフの状態では、電源103のトランジスタTvのコレクタと抵抗Rcとの接続点の電位が接地電位とされ、それに伴い、トランジスタTvおよびTiのベースの電圧も接地電位とされる。したがって、トランジスタTvおよびTiがオフ状態となり、負荷RLに対する電流Iの供給が停止(オフ)される。
When the switch SW is on, the output of the
第1の実施形態の変形例では、負荷RLに対する電流Iの供給のオン・オフは、トランジスタTvおよびTiのオン・オフにより制御される。そのため、スイッチSWのオン・オフ切り替えに対する負荷RLへの電流Iの供給のオン・オフの応答性が極めて高い。 In the modification of the first embodiment, on / off of the supply of the current I to the load RL is controlled by on / off of the transistors Tv and Ti. Therefore, the on / off response of the supply of the current I to the load RL with respect to the on / off switching of the switch SW is extremely high.
スイッチSWの切り替え制御を、PWM(Pulse Width Modulation)信号を用いて行うことができる。例えば、PWM信号がH(ハイ)レベルで電源103の出力を選択し、L(ロー)レベルで接地を選択するように、スイッチSWを構成する。上述したように、定電流回路100Aは、スイッチSWのオン・オフ切り替えに対する負荷RLへの電流Iの供給のオン・オフの応答性が高いため、電流Iは、PWM信号のデューティ比が略正確に反映され、負荷RLのPWM信号による高精度な制御が可能となる。
Switching control of the switch SW can be performed using a PWM (Pulse Width Modulation) signal. For example, the switch SW is configured so that the output of the
ここで、図4におけるスイッチSWを、電源プルアップと、オープンコレクタ、あるいは、オープンドレインとの組み合わせなどによる簡素な構成とした場合であっても、負荷への電流Iは、確実にオフ状態とすることができる。 Here, even when the switch SW in FIG. 4 has a simple configuration such as a combination of a power supply pull-up and an open collector or an open drain, the current I to the load is reliably turned off. can do.
ここで、比較のため、従来技術による定電流回路について説明する。図5は、従来技術による、オペアンプを用いた定電流回路の例を示す。オペアンプOPの出力端がトランジスタQ2のベースに接続され、トランジスタQ2のエミッタが抵抗Riを介して接地されると共に、オペアンプOPの反転入力端に接続される。また、オペアンプOPの非反転入力端には、所定の電圧VAが抵抗Rを介して入力される。トランジスタQ2のコレクタには、電流負荷が接続される。 Here, for comparison, a conventional constant current circuit will be described. FIG. 5 shows an example of a constant current circuit using an operational amplifier according to the prior art. The output terminal of the operational amplifier OP is connected to the base of the transistor Q2, the emitter of the transistor Q2 is grounded via the resistor Ri, and is connected to the inverting input terminal of the operational amplifier OP. A predetermined voltage V A is input via a resistor R to the non-inverting input terminal of the operational amplifier OP. A current load is connected to the collector of the transistor Q2.
さらに、抵抗RとオペアンプOPの非反転入力との接続点に、トランジスタQ1のコレクタを接続し、トランジスタQ1のベースにPWM信号を入力する。トランジスタQ1のエミッタは、接地させる。このような構成において、PWM信号がローレベルでトランジスタQ1がオフ状態の場合に、オペアンプOPの非反転入力に対して電圧VAが入力される。これにより、トランジスタQ2のエミッタに電圧VAが現れ(図5の点A)、負荷に対して、電圧VAと抵抗Rとで決まる電流Iが流れる。一方、PWM信号がハイレベルでトランジスタQ1がオン状態の場合には、オペアンプOPの非反転入力が接地される。これにより、トランジスタQ2のエミッタの電圧が0となり、負荷に流れる電流も0となる。 Further, the collector of the transistor Q1 is connected to the connection point between the resistor R and the non-inverting input of the operational amplifier OP, and the PWM signal is input to the base of the transistor Q1. The emitter of the transistor Q1 is grounded. In such a configuration, when the PWM signal is at a low level and the transistor Q1 is off, the voltage V A is input to the non-inverting input of the operational amplifier OP. As a result, the voltage V A appears at the emitter of the transistor Q2 (point A in FIG. 5), and a current I determined by the voltage V A and the resistance R flows to the load. On the other hand, when the PWM signal is high level and the transistor Q1 is on, the non-inverting input of the operational amplifier OP is grounded. As a result, the voltage at the emitter of the transistor Q2 becomes zero, and the current flowing through the load also becomes zero.
この従来技術による構成の場合、トランジスタQ1が飽和状態、すなわちオン状態であっても、コレクタ・エミッタ間に僅かに電圧VCeoが発生し、これがオペアンプOPの非反転入力に入力されてしまう。オペアンプOPの反転入力は、非反転入力の電圧レベルに追従するため、トランジスタQ2のエミッタには、この電圧VCeoに対応する電圧が発生し、負荷に流れる電流Iが完全に0とはならない。このように、従来技術による構成では、オペアンプOPに入力される電圧VAを完全に0とすることが必須となる、という制約を受ける。 In the case of this prior art configuration, even when the transistor Q1 is in a saturated state, that is, an on state, a voltage V Ceo is slightly generated between the collector and the emitter, and this is input to the non-inverting input of the operational amplifier OP. Since the inverting input of the operational amplifier OP follows the voltage level of the non-inverting input, a voltage corresponding to the voltage V Ceo is generated at the emitter of the transistor Q2, and the current I flowing through the load is not completely zero. As described above, in the configuration according to the conventional technique, there is a restriction that the voltage V A input to the operational amplifier OP must be completely zero.
これに対して、第1の実施形態の変形例においては、バイポーラトランジスタであるトランジスタTvおよびTiを駆動することで、負荷への電流Iを得ている。バイポーラトランジスタは、動作するためには、ベース・エミッタ間電圧Vbe以上のベース電圧が必要となる。そのため、スイッチSWがオフ状態においてスイッチSWの出力がオフセットを持つような構成であっても、このオフセットが電圧Vbe以下であればトランジスタTvおよびTiが動作せず、負荷への電流Iを確実に0とすることができる。 On the other hand, in the modification of the first embodiment, the current I to the load is obtained by driving the transistors Tv and Ti which are bipolar transistors. In order for the bipolar transistor to operate, a base voltage higher than the base-emitter voltage V be is required. For this reason, even if the switch SW has an offset and the output of the switch SW has an offset, the transistors Tv and Ti do not operate if the offset is equal to or lower than the voltage V be , and the current I to the load is ensured. Can be 0.
このように、第1の実施形態の変形例においては、スイッチSWの他方の選択入力端に接続される電圧は、必ずしも接地電位である必要はなく、トランジスタTvおよびTiのベース・エミッタ間電圧Vbe以下の電圧であればよい。 Thus, in the modification of the first embodiment, the voltage connected to the other selection input terminal of the switch SW does not necessarily have to be the ground potential, and the base-emitter voltage V of the transistors Tv and Ti. Any voltage below be may be used.
この第1の実施形態の変形例による定電流回路100Aも、上述した第1の実施形態による定電流回路100と同様に、並列接続して用いることができる。図6は、第1の実施形態の変形例に係る、N個の定電流回路100A1、100A2、…、100ANを並列接続した定電流回路の例である。なお、図6において、上述の図4と共通する部分には同一の符号を付して、詳細な説明を省略する。
The constant
図6の構成も、上述した図4の構成と同様に、各定電流回路100A1、100A2、…、100ANの並列接続において、電圧VINが、トランジスタTv1および抵抗Rc1の接続点、トランジスタTv2および抵抗Rc2の接続点、…、トランジスタTvNおよび抵抗RcNの接続点に、それぞれ接続される。それと共に、基準電源101が、各トランジスタTv1、Tv2、…、TvNのエミッタにそれぞれ接続される。
In the configuration of FIG. 6 as well, in the parallel connection of the constant
なお、図示は省略するが、基準電源101と各トランジスタTv1、Tv2、…、TvNのエミッタとを接続する経路は、抵抗を介して接地されているものとする。
Although not shown, it is assumed that the path connecting the
この図6の構成では、スイッチSWのオン・オフを制御することで、各定電流回路100A1、100A2、…、100ANのトランジスタTv1およびTi1、トランジスタTv2およびTi2、…、トランジスタTvNおよびTiNのオン・オフを同時に制御することができる。したがって、スイッチSWのオン・オフ制御により、負荷RL1、RL2、…、RLNに対する電流I1、I2、…、INの供給を、同時にオン・オフ制御できる。
In the configuration of FIG. 6, by controlling on / off of the switch SW, transistors Tv 1 and Ti 1 , transistors Tv 2 and Ti 2 ,..., 100A N of the constant
(第2の実施形態)
次に、第2の実施形態について説明する。図7は、第2の実施形態による定電流回路の例を示す。なお、図7において、上述した図6と共通する部分には同一の符号を付して、詳細な説明を省略する。
(Second Embodiment)
Next, a second embodiment will be described. FIG. 7 shows an example of a constant current circuit according to the second embodiment. In FIG. 7, the same reference numerals are given to the portions common to FIG. 6 described above, and detailed description thereof is omitted.
第2の実施形態では、並列接続される各定電流回路100B1、100B2、…、100BNにおける各トランジスタTv1、Tv2、…、TvNのコレクタおよびベースに対して電源103の出力を供給するか否かを、それぞれ独立して制御する。これにより、各負荷RL1、RL2、…、RLNに流れる各電流I1、I2、…、INを、それぞれ独立して制御することが可能となる。
In the second embodiment, the constant
図7に例示される定電流回路は、各定電流回路100B1、100B2、…、100BNについて、基準電源101の出力が各トランジスタTv1、Tv2、…、TvNのエミッタに共通して接続されると共に、電源103の出力の供給を定電流回路100B1、100B2、…、100BN毎に制御するスイッチSW1、SW2、…、SWNが設けられている。各スイッチSW1、SW2、…、SWNは、第1選択入力端が電源103の出力に接続され、第2選択入力端が接地される。各スイッチSW1、SW2、…、SWNの出力端は、各抵抗Rc1、Rc2、…、RcNを介して各トランジスタTv1、Tv2、…、TvNのコレクタおよびベースにそれぞれ接続される。
Constant current circuit illustrated in FIG. 7, the constant
なお、図7の例では、例えば抵抗Rc1の他端にトランジスタTv1のコレクタおよびベースが接続される。一方、上述の例えば図6では、トランジスタTv1のコレクタは、抵抗Rc1を介してベースに接続されており、この図7の構成と異なるが、動作の上では略同様である。 In the example of FIG. 7, for example, the collector and base of the transistor Tv 1 are connected to the other end of the resistor Rc 1 . On the other hand, in the above-described FIG. 6, for example, the collector of the transistor Tv 1 is connected to the base via the resistor Rc 1, which is different from the configuration of FIG.
また、図示は省略するが、基準電源101と各トランジスタTv1、Tv2、…、TvNのエミッタとを接続する経路は、抵抗を介して接地されているものとする。また、各スイッチSW1、SW2、…、SWNにおいて、第1選択入力端が選択された状態をオン状態、第2選択入力端が選択された状態をオフ状態とする。
Although not shown, the path connecting the
この第2の実施形態による定電流回路において、各スイッチSW1、SW2、…、SWNをそれぞれ独立して制御することができる。例えば、各スイッチSW1、SW2、…、SWNのオン・オフを、個別のPWM信号を用いて制御する。これにより、トランジスタTv1およびTi1、トランジスタTv2およびTi2、…、トランジスタTvNおよびTiNそれぞれのオン・オフを独立して制御できる。したがって、各定電流回路100B1、100B2、…、100BNに接続される各負荷RL1、RL2、…、RLNに流れる電流I1、I2、…、INのオン・オフを独立して制御することができる。
In the constant current circuit according to the second embodiment, each of the switches SW 1 , SW 2 ,..., SW N can be controlled independently. For example, on / off of each switch SW 1 , SW 2 ,..., SW N is controlled using individual PWM signals. Thereby, the transistors Tv 1 and Ti 1 , the transistors Tv 2 and Ti 2 ,..., And the transistors Tv N and Ti N can be controlled independently. Therefore, the constant
なお、図7に示す構成では、スイッチSW1、SW2、…、SWNがオフ状態で、各定電流回路100B1、100B2、…、100BNそのものの動作が停止されるため、定電流回路全体としての消費電力を抑制できる。
In the configuration shown in FIG. 7, the switch SW 1, SW 2, ..., since the SW N is in the off state, the constant
(第2の実施形態の第1の変形例)
次に、第2の実施形態の第1の変形例について説明する。図8は、第2の実施形態の第1の変形例による定電流回路の例を示す。なお、図8において、上述した図6および図7と共通する部分には同一の符号を付して、詳細な説明を省略する。
(First Modification of Second Embodiment)
Next, a first modification of the second embodiment will be described. FIG. 8 shows an example of a constant current circuit according to a first modification of the second embodiment. In FIG. 8, the same reference numerals are given to the portions common to FIGS. 6 and 7 described above, and detailed description thereof will be omitted.
第2の実施形態の第1の変形例では、並列接続される各定電流回路100C1、100C2、…、100CNにおいて、各トランジスタTv1、Tv2、…、TvNのエミッタに対して基準電源101の出力を供給するか否かをそれぞれ独立して制御する。この方法によっても、上述した第2の実施形態と同様に、各負荷RL1、RL2、…、RLNの独立制御が可能となる。
In the first modification of the second embodiment, the constant
図8に例示される定電流回路は、並列接続される各定電流回路100C1、100C2、…、100CNそれぞれに対する基準電源101の出力の供給を制御するスイッチSW1、SW2、…、SWNが設けられている。各スイッチSW1、SW2、…、SWNは、第1選択入力端がそれぞれ基準電源101の出力に共通に接続され、第2選択入力端がそれぞれ接地される。各スイッチSW1、SW2、…、SWNの出力端は、各トランジスタTv1、Tv2、…、TvNのエミッタに接続される。
Constant current circuit illustrated in FIG. 8, the constant
なお、図示は省略するが、基準電源101と各スイッチSW1、SW2、…、SWNの第1選択入力端とを接続する経路は、抵抗を介して接地されているものとする。また、各スイッチSW1、SW2、…、SWNにおいて、第1選択入力端が選択された状態をオン状態、第2選択入力端が選択された状態をオフ状態とする。
Although not shown, the path connecting the
図8に例示される定電流回路において、各スイッチSW1、SW2、…、SWNをそれぞれ独立して制御することができる。例えば、各スイッチSW1、SW2、…、SWNのオン・オフを、個別のPWM信号を用いて制御する。これにより、トランジスタTv1およびTi1、トランジスタTv2およびTi2、…、トランジスタTvNおよびTiNそれぞれのオン・オフを独立して制御できる。したがって、各定電流回路100C1、100C2、…、100CNに接続される各負荷RL1、RL2、…、RLNに流れる電流電流I1、I2、…、INのオン・オフを独立して制御することができる。
In the constant current circuit illustrated in FIG. 8, each of the switches SW 1 , SW 2 ,..., SW N can be controlled independently. For example, on / off of each switch SW 1 , SW 2 ,..., SW N is controlled using individual PWM signals. Thereby, the transistors Tv 1 and Ti 1 , the transistors Tv 2 and Ti 2 ,..., And the transistors Tv N and Ti N can be controlled independently. Therefore, the constant
図8の構成の場合、各スイッチSW1、SW2、…、SWNがオン状態の場合、各トランジスタTv1、Tv2、…、TvNのエミッタに対して基準電圧Vrefが供給され、各トランジスタTi1、Ti2、…、TiNのエミッタの電圧V1、V2、…、VNが基準電圧Vrefと等しくなる。したがって、各負荷RL1、RL2、…、RLNには、基準電圧Vrefと各抵抗Ri1、Ri2、…、RiNとで決まる電流I1、I2、…、INがそれぞれ流れる。 In the configuration of FIG. 8, each of the switches SW 1, SW 2, ..., when SW N is on, each transistor Tv 1, Tv 2, ..., the reference voltage Vref is supplied to the emitter of Tv N, each The emitter voltages V 1 , V 2 ,..., V N of the transistors Ti 1 , Ti 2 ,..., Ti N are equal to the reference voltage Vref. Therefore, currents I 1 , I 2 ,..., I N determined by the reference voltage Vref and the resistors Ri 1 , Ri 2 ,..., Ri N flow through the loads R L1 , R L2 ,. .
一方、各スイッチSW1、SW2、…、SWNがオフ状態の場合、各トランジスタTv1、Tv2、…、TvNのエミッタが接地される。この場合、上述の式(1)において電圧Vrefが接地電位とされ、各トランジスタTi1、Ti2、…、TiNのエミッタの電圧V1、V2、…、VNは、それぞれ接地電位と等しくなる。したがって、各負荷RL1、RL2、…、RLNを流れる電流I1、I2、…、INがそれぞれ0となる。 Meanwhile, the switches SW 1, SW 2, ..., SW N is off state, the transistors Tv 1, Tv 2, ..., the emitter of Tv N is grounded. In this case, the voltage Vref in equation (1) described above is the ground potential, each transistor Ti 1, Ti 2, ..., the voltage V 1 of the emitter of Ti N, V 2, ..., V N includes a respective ground potential Will be equal. Therefore, the currents I 1 , I 2 ,..., I N flowing through the loads R L1 , R L2 ,.
このように、基準電源101の出力の、各トランジスタTv1、Tv2、…、TvNのエミッタに対する接続のオン・オフをそれぞれ制御することでも、各負荷RL1、RL2、…、RLNに流れる電流I1、I2、…、INのオン・オフの独立制御が可能である。
Thus, the output of the
なお、図8に示す構成では、各スイッチSW1、SW2、…、SWNがオフ状態で、基準電源101の出力が各トランジスタTv1、Tv2、…、TvNのエミッタから切り離されるため、基準電源101の負荷が低減される。
In the configuration shown in FIG. 8, each of the switches SW 1, SW 2, ..., in SW N is turned off, the transistor Tv 1 output of the
(第2の実施形態の第2の変形例)
次に、第2の実施形態の第2の変形例について説明する。図9は、第2の実施形態の第2の変形例による定電流回路の例を示す。なお、図9において、上述した図6〜図8と共通する部分には同一の符号を付して、詳細な説明を省略する。
(Second modification of the second embodiment)
Next, a second modification of the second embodiment will be described. FIG. 9 shows an example of a constant current circuit according to a second modification of the second embodiment. Note that, in FIG. 9, the same reference numerals are given to portions common to FIGS. 6 to 8 described above, and detailed description thereof is omitted.
第2の実施形態の第2の変形例では、並列接続される各定電流回路100D1、100D2、…、100DNにおいて、トランジスタTv1およびTi1、トランジスタTv2およびTi2、…、トランジスタTvNおよびTiNそれぞれの組について、ベース電圧を各組で独立して制御する。この方法によっても、上述した第2の実施形態と同様に、各負荷RL1、RL2、…、RLNに流れる電流I1、I2、…、INのオン・オフの独立制御が可能となる。
In the second modification of the second embodiment, the constant
図9に例示される定電流回路は、並列接続される各定電流回路100D1、100D2、…、100DNそれぞれにバッファアンプ1201、1202、…、120Nが設けられる。各バッファアンプ1201、1202、…、120Nは、各負荷RL1、RL2、…、RLNに流れる電流I1、I2、…、INを制御するためのPWM信号P1、P2、…、PNがそれぞれ入力される。
Constant current circuit illustrated in FIG. 9, the constant
なお、図示は省略するが、基準電源101と各トランジスタTv1、Tv2、…、TvNのエミッタとを接続する経路は、抵抗を介して接地されているものとする。
Although not shown, it is assumed that the path connecting the
例えばバッファアンプ1201は、入力されるPWM信号P1に応じてハイインピーダンス信号またはローレベル信号を出力する。より具体的な例として、例えばバッファアンプ1201は、入力されるPWM信号P1がハイレベルの状態で、ハイインピーダンス信号を出力する。一方、バッファアンプ1201は、入力されるPWM信号P1がローレベルの状態で、ローレベル信号を出力する。これは、他のバッファアンプ1202〜120Nについても、同様とする。
For example, the
バッファアンプ1201の出力が、トランジスタTv1のベースと、トランジスタTi1のベースとの接続点に接続される。バッファアンプ1202〜120Nについても同様に、出力が、トランジスタTv2とトランジスタTi2との接続点〜トランジスタTvNとトランジスタTiNとの接続点にそれぞれ接続される。
The output of the
例えばバッファアンプ1201の出力がハイインピーダンス信号の場合、トランジスタTv1およびトランジスタTi1のベースは、接地電位に対して開放状態となる。すなわち、バッファアンプ1201のハイインピーダンス信号出力は、定電流回路100D1に対して何の作用も及ぼさない。したがって、トランジスタTi1のエミッタの電圧V1は、基準電圧Vrefと等しくなリ、負荷RL1には、基準電圧Vrefと抵抗Ri1とで決まる電流I1が流れる。
For example, when the output of the
一方、バッファアンプ1201の出力がローレベル信号の場合、トランジスタTv1およびTi1のベースの電圧が当該ローレベル信号と同電位となる。ローレベル信号の電位がトランジスタTv1およびTi1をそれぞれオフにする電位であれば、トランジスタTi1には電流が流れず、負荷RL1への電流I1の供給も停止される。
On the other hand, when the output of the
このように、トランジスタTv1およびTi1、トランジスタTv2およびTi2、…、トランジスタTvNおよびTiNそれぞれの組のベースの接続点の電圧を制御することでも、各負荷RL1、RL2、…、RLNに流れる電流I1、I2、…、INのオン・オフの独立制御が可能である。 Thus, by controlling the voltages at the base connection points of the transistors Tv 1 and Ti 1 , the transistors Tv 2 and Ti 2 ,..., The transistors Tv N and Ti N , the loads R L1 , R L2 , ..., the currents I 1 , I 2 , ..., I N flowing through R LN can be controlled independently.
(第3の実施形態)
次に、第3の実施形態について説明する。第3の実施形態は、上述した各実施形態および各実施形態の各変形例の負荷RLとしてLEDアレイを用いた場合の、より具体的な例である。図10は、第3の実施形態に係る光源駆動装置の一例の構成を示す。なお、図10において、上述した図7と共通する部分には同一の符号を付して、詳細な説明を省略する。
(Third embodiment)
Next, a third embodiment will be described. The third embodiment is a more specific example in the case where an LED array is used as the load RL of each of the above-described embodiments and each modification of each embodiment. FIG. 10 shows a configuration of an example of a light source driving apparatus according to the third embodiment. In FIG. 10, the same reference numerals are given to the portions common to FIG. 7 described above, and detailed description thereof is omitted.
ここでは、各負荷RL1、RL2、…、RLNに電流を供給する定電流回路として、図7を用いて説明した、第2の実施形態による定電流回路を用いるものとする。勿論、第3の実施形態は、これに限らず、図6に示した第1の実施形態の変形例による定電流回路や、図8および図9に示した、第2の実施形態の第1および第2の変形例による定電流回路を適用することができる。 Here, the constant current circuit according to the second embodiment described with reference to FIG. 7 is used as a constant current circuit for supplying current to each of the loads R L1 , R L2 ,..., R LN . Of course, the third embodiment is not limited to this, and the constant current circuit according to a modification of the first embodiment shown in FIG. 6 or the first embodiment of the second embodiment shown in FIGS. The constant current circuit according to the second modification can be applied.
図10において、光源部150は、複数のLEDアレイ1511、1512、…、151Nと、各LEDアレイ1511、1512、…、151Nに共通したLED用電源110とを有する。LED用電源110は、電圧VLEDを出力する。
10, the
光源駆動部152は、定電流回路100E1、100E2、…、100ENが並列接続された定電流回路と、各定電流回路100E1、100E2、…、100ENにそれぞれ対応するスイッチSW1、SW2、…、SWNと、各スイッチSW1、SW2、…、SWNを介して各定電流回路100E1、100E2、…、100ENに電圧VINを供給する電源103と、各定電流回路100E1、100E2、…、100ENに共通に基準電圧Vrefを供給する基準電源101とを有する。
Light
各定電流回路100E1、100E2、…、100ENは、それぞれ負荷RL1、RL2、…、RLNとして、上述した各LEDアレイ1511、1512、…、151Nに電流I1、I2、…、INを供給し、各LEDアレイ1511、1512、…、151Nを駆動する。
Each constant
各定電流回路100E1、100E2、…、100ENは、それぞれ、抵抗Rc1およびRi1、Rc2およびRi2、…、RcNおよびRiNと、トランジスタTv1およびTi1、トランジスタTv2およびTi2、…、トランジスタTvNおよびTiN、と、コンデンサC1、C2、…、CNとを有する。
Each constant
例えば定電流回路100E1において、抵抗Rc1の一端がスイッチSW1の出力端に接続され、他端がトランジスタTv1のコレクタおよびベースに接続される。トランジスタTv1のベースとトランジスタTi1のベースとが接続され、トランジスタTi1のエミッタが抵抗Ri1を介して接地される。トランジスタTi1のコレクタが負荷RL1であるLEDアレイ1511のカソードに接続される。また、トランジスタTv1のベースとトランジスタTi1のベースとの接続点が、コンデンサC1を介して接地される。
For example, in the constant
さらに、基準電源101が、各トランジスタTv1、Tv2、…、TvNのエミッタに共通して接続される。なお、図示は省略するが、基準電源101と各トランジスタTv1、Tv2、…、TvNのエミッタとを接続する経路は、抵抗を介して接地されているものとする。また、各スイッチSW1、SW2、…、SWNにおいて、第1選択入力端が選択された状態をオン状態、第2選択入力端が選択された状態をオフ状態とする。
Further, a
各スイッチSW1、SW2、…、SWNは、第1選択入力端がそれぞれ電源103の出力に共通に接続され、第2選択入力端がそれぞれ接地される。各スイッチSW1、SW2、…、SWNは、それぞれ独立したPWM信号により、オン・オフが制御される。
Each of the switches SW 1 , SW 2 ,..., SW N has a first selection input terminal commonly connected to the output of the
このような構成において、各スイッチSW1、SW2、…、SWNをオン状態とすることで、既に説明したように、各定電流回路100E1、100E2、…、100Nにおいて、基準電圧Vrefと、各抵抗Ri1、Ri2、…、RiNとで決まる電流I1、I2、…、INがそれぞれLEDアレイ1511、1512、…、151Nに供給される。
In such a configuration, the switches SW 1, SW 2, ..., by the SW N to the ON state, as already described, the constant
各スイッチSW1、SW2、…、SWNのオン・オフをPWM信号に従いそれぞれ制御する。各定電流回路100E1、100E2、…、100ENは、抵抗およびトランジスタの少ない部品点数で構成されるため、入力信号に対して高速に応答することができる。そのため、各LEDアレイ1511、1512、…、151Nによる発光量をそれぞれ調整できる。
Each of the switches SW 1 , SW 2 ,..., SW N is controlled according to the PWM signal. Each of the constant
また、各LEDアレイ1511、1512、…、151Nのうち点灯不要領域に係る列を消灯するように、各スイッチSW1、SW2、…、SWNを制御することができる。これにより、省電力化を図ることができる。
Each
また、各トランジスタTv1、Tv2、…、TvN、ならびに、トランジスタTi1、Ti2、…、TiNにおいて、ベース電圧を高速に変化させた場合、コレクタ・ベース間に存在する寄生容量により、負荷電流I1、I2、…、INの挙動異常を招くおそれがある。図10の構成においては、各トランジスタTv1、Tv2、…、TvN、ならびに、トランジスタTi1、Ti2、…、TiNのベースを、コンデンサC1、C2、…、CNを介してそれぞれ接地させ、ベース電圧の変化に対して時定数を与えている。そのため、各トランジスタTv1、Tv2、…、TvN、ならびに、トランジスタTi1、Ti2、…、TiNにおけるコレクタ・ベース間の寄生容量の影響が低減され、各LEDアレイ1511、1512、…、151Nをより安定的に駆動することが可能となる。
Further, each of the transistors Tv 1, Tv 2, ..., Tv N, and the transistor Ti 1, Ti 2, ..., in Ti N, when changing the base voltage at a high speed, the parasitic capacitance existing between the collector and base , the load current I 1, I 2, ..., can lead to behavior abnormalities I N. In the configuration of FIG. 10, the transistors Tv 1, Tv 2, ..., Tv N, and the transistor Ti 1, Ti 2, ..., the base of Ti N, capacitor C 1, C 2, ..., through C N Each of them is grounded to give a time constant for the change in base voltage. Therefore, the transistors Tv 1, Tv 2, ..., Tv N, and the transistor Ti 1, Ti 2, ..., the influence of the parasitic capacitance between the collector and the base of Ti N is reduced, the
なお、各コンデンサC1、C2、…、CNの容量は、時定数が実用的な値となるように選択すると好ましい。 It is preferable to select the capacitances of the capacitors C 1 , C 2 ,..., C N so that the time constant is a practical value.
さらに、図10の構成において、それぞれ組となるトランジスタTv1およびTi1、トランジスタTv2およびTi2、…、トランジスタTvNおよびTiNは、各々互いに温度環境を近い状態とすると、各組の2のトランジスタにおける電圧Vbeの温度変化の特性をより近付けることができ、温度耐性を向上させることができる。 Further, in the configuration of FIG. 10, the transistors Tv 1 and Ti 1 , the transistors Tv 2 and Ti 2 ,..., The transistors Tv N and Ti N are each in a state where the temperature environment is close to each other. The characteristics of the temperature change of the voltage V be in the transistor can be brought closer, and the temperature tolerance can be improved.
例えばトランジスタTv1およびTi1の温度環境を近い状態にする方法としては、当該トランジスタTv1およびTi1を近い位置に配置したり、当該トランジスタTv1およびTi1を接触させて熱的な結合を図る方法が考えられる。また、当該トランジスタTv1およびTi1として、同一パッケージにこれらトランジスタTv1およびTi1が封入されたものを用いることも考えられる。さらに、例えば定電流回路100E1そのものを、1の集積回路で構成することも考えられる。
For example, as a method for bringing the temperature environments of the transistors Tv 1 and Ti 1 into a close state, the transistors Tv 1 and Ti 1 are arranged close to each other, or the transistors Tv 1 and Ti 1 are brought into contact with each other for thermal coupling. A method to plan is considered. Further, as the transistor Tv 1 and Ti 1, these transistors Tv 1 and Ti 1 is also conceivable to use those which are enclosed in the same package. Further, for example, the constant
(第4の実施形態)
次に、第4の実施形態について説明する。第4の実施形態は、例えば第3の実施形態で説明した光源駆動装置を、光源から出射した光を原稿で反射させた反射光を受光素子にて電気信号に変換することで、原稿画像を読み取るスキャナ装置の光源に適用した例である。
(Fourth embodiment)
Next, a fourth embodiment will be described. In the fourth embodiment, for example, the light source driving apparatus described in the third embodiment converts the reflected light obtained by reflecting the light emitted from the light source by the document into an electrical signal by the light receiving element, thereby converting the document image. This is an example applied to a light source of a scanner device for reading.
図11は、第4の実施形態を適用可能なスキャナ装置の一例の構成を、概略的に示す。図11において、スキャナ装置は、原稿を載置するコンタクトガラス1と、原稿露光用の光源2および第1反射ミラー3を含む第1キャリッジ6と、第2反射ミラー4および第3反射ミラー5を含む第2キャリッジ7と、例えばCCD(Charge Coupled Device)やCMOS(Complementary Metal-Oxide Semiconductor)イメージセンサなどによるイメージセンサ9と、イメージセンサ9に結像するためのレンズユニット8と、読み取り光学系などによる各種の歪みを補正するための白基準板13とを含んで構成される。イメージセンサ9は、センサボードユニット10上に実装される。
FIG. 11 schematically shows a configuration of an example of a scanner device to which the fourth embodiment can be applied. In FIG. 11, the scanner device includes a
光源2は、上述したLEDアレイ1511、1512、…、151NをPWM駆動して発光した光を出射する。例えば、それぞれ所定数の白色LEDが整列されたLEDアレイ1511、1512、…、151Nが、主走査方向に一列または複数列に亘り配置されて、光源2が構成される。また、イメージセンサ9は、例えばCCDリニアイメージセンサが主走査方向に整列されてなる。
ブック読み取りモードによる走査時は、第1キャリッジ6および第2キャリッジ7は、図示されないステッピングモータによって、矢印Aで示される副走査方向に移動する。光源2から出射された光がコンタクトガラス1上に載置された原稿に照射され、その反射光が第1反射ミラー3、第2反射ミラー4および第3反射ミラー5を介してレンズユニット8に入射され、イメージセンサ9上に結像される。イメージセンサ9は、結像された光を電気信号に変換して出力する。
During scanning in the book reading mode, the first carriage 6 and the
一方、シートスルーモード(原稿自動読み取りモード)では、第1キャリッジ6および第2キャリッジ7がシートスルー読み取り用スリット15の下へ移動後、原稿自動送り装置14に設置された原稿12をローラ16によって矢印Bで示される方向に向けてガイドすることで、シートスルー読み取り用スリット15の位置において原稿読み取りが行われる。
On the other hand, in the sheet through mode (automatic document reading mode), after the first carriage 6 and the
また、光源2から出射された光が白基準板13に反射されて、第1反射ミラー3、第2反射ミラー4、第3反射ミラー5およびレンズユニット8を介してイメージセンサ9上に結像するように、第1キャリッジ6および第2キャリッジ7の位置を制御することで、白色を基準としたキャリブレーションを行うことができる。
The light emitted from the
図12は、図11に例示したスキャナ装置における信号処理を行う一例の構成を示す。なお、図12において、上述した図10や図11と共通する部分には同一の符号を付し、詳細な説明を省略する。スキャナ装置は、イメージセンサ9、タイミングクロック生成部300、発振器301、アナログ信号処理部310、A/D変換部311、I/F(インターフェイス)部312、光源駆動部320および光源2を含む。光源2は、LEDアレイ1511、1512、…、151Nを含む。
FIG. 12 shows an example configuration for performing signal processing in the scanner apparatus illustrated in FIG. 11. In FIG. 12, the same reference numerals are given to the same parts as those in FIGS. 10 and 11 described above, and detailed description thereof is omitted. The scanner device includes an
イメージセンサ9は、受光した光を光電変換でアナログ信号に変換して出力する。イメージセンサ9から出力されたアナログ信号は、アナログ信号処理部310に供給され、サンプルホールド処理、黒レベル補正など所定の処理が施され、出力される。アナログ信号処理部310の出力は、A/D変換部311でディジタル信号に変換されたアナログ画像データとされ、I/F部312を介して図示されない画像処理部に供給される。
The
タイミングクロック生成部300は、例えば水晶発振器などを用いた発振器301から供給される基準信号に基づき、スキャナ装置の各部に供給するタイミング信号を生成する。例えば、タイミングクロック生成部300は、イメージセンサ9、アナログ信号処理部310、A/D変換部311、I/F部312および光源駆動部320、ならびに、図示されないステッピングモータで用いられるクロック信号をそれぞれ生成し、これら各部に供給する。このとき、タイミングクロック生成部300は、定電流回路200や定電流回路210においてスイッチ回路SW1のON/OFFを制御するための駆動信号や、光源2を駆動するための駆動信号も生成する。
The timing
光源駆動部320は、例えば図10で説明した光源駆動部152を含む。光源駆動部320に対し、LEDアレイ1511、1512、…、151Nを駆動するための入力電圧(PWM信号)を昇圧する昇圧回路をさらに含めてもよい。ここで、LEDアレイ1511、1512、…、151Nは、上述した第3の実施形態による光源駆動装置により駆動されるものとする。これに限らず、LEDアレイ1511、1512、…、151Nを、上述した第1の実施形態の変形例、ならびに、第2の実施形態および第2の実施形態の各変形例による方法の何れを用いて駆動してもよい。
The light
このような構成において、タイミングクロック生成部300により、イメージセンサ9による主走査方向への走査タイミングや、イメージセンサ9から出力されるアナログ信号に同期して、定電流回路200または210のスイッチ回路SW1を駆動するための駆動信号を生成する。例えば、LEDアレイ1511、1512、…、151Nの点灯および消灯の1周期または当該周期の整数倍の周期が、主走査方向への1回の走査のタイミングに一致するように、駆動信号を生成する。こうすることで、光量ムラや光量変動などの、読み取り画像に対する影響を抑制することが可能となる。
In such a configuration, the switch circuit SW1 of the constant current circuit 200 or 210 is synchronized with the scanning timing in the main scanning direction by the
また、光源2に、高輝度放電灯と比較して消費電力の小さいLEDを適用可能であり、そのLEDを駆動する構成として上述した各実施形態およびその各変形例を適用することで、より高機能、高性能、且つ、低コストな光源駆動システムを実現することができる。
In addition, an LED that consumes less power than a high-intensity discharge lamp can be applied to the
さらに、スキャナ装置は、小型化および低消費電力化が進んでいる。小型化により、光源2からイメージセンサ9までの距離が短くなり、原稿反射光のレンズ入射角が大きくなり、読み取りライン上における端部の光が削られる、すなわち、端部においてレンズの透過率が減少する現象が生じる。その対策の一つとして、光源構成への工夫がある。例えば、主に端部側のLEDについて、密に実装する、駆動電流を増加させるなどの手段により光量を増加させる。しかしながら、この方法では、眩しさが増すなどによりユーザに不快感を与えてしまうおそれがある。そのため、光源2において、光源不要部分(原稿領域外)は消灯する、点灯時間幅を極力短くするなどの措置が必要となる。
Furthermore, scanner devices are becoming smaller and lower in power consumption. Due to the miniaturization, the distance from the
また、小型化によりスキャナ装置の内部の空間が狭くなり、装置内部の温度上昇がより顕著になる。温度変化は、あらゆる半導体部品の特性変化を招くため、その対策は不可欠となる。そこで、スキャナ装置に対して、上述した各実施形態およびその各変形例を適用することにより、高速応答制御(瞬時の点灯/消灯)および高温度耐性を、より低コストで実現することが可能となる。また、不要箇所の消灯は、装置の消費電力低減にも寄与するため、その効果は高い。 Moreover, the space inside the scanner device becomes narrow due to the miniaturization, and the temperature rise inside the device becomes more remarkable. Since temperature changes cause changes in the characteristics of all semiconductor components, countermeasures are indispensable. Therefore, by applying the above-described embodiments and their modifications to the scanner device, high-speed response control (instant lighting / extinguishing) and high temperature resistance can be realized at lower cost. Become. In addition, since turning off unnecessary portions also contributes to reducing the power consumption of the apparatus, the effect is high.
(第5の実施形態)
次に、第5の実施形態について説明する。第5の実施形態は、例えば第3の実施形態で説明した光源駆動装置を、原稿画像をスキャナ部で読み取り、得られた画像データにより用紙に対して画像形成を行う複写機に適用した例である。図13は、第5の実施形態に適用可能な複写機400の一例の構成を示す。
(Fifth embodiment)
Next, a fifth embodiment will be described. In the fifth embodiment, for example, the light source driving device described in the third embodiment is applied to a copying machine that reads a document image with a scanner unit and forms an image on a sheet using the obtained image data. is there. FIG. 13 shows an example of the configuration of a copying
図13において、複写機400の上面には、コンタクトガラス28が設けられている。複写機400の上部には、自動原稿送り装置(ADF)501が設けられており、このADF501は、コンタクトガラス28を開閉するように、複写機400に対してヒンジ(図示しない)などを介して連結されている。ADF501は、複数の原稿からなる原稿束を載置可能な原稿載置台としての原稿トレイ502と、原稿トレイ502に載置された原稿束から原稿を1枚ずつ分離してコンタクトガラス28に向かって搬送する分離・搬送部とを備える。
In FIG. 13, a
分離搬送部は、コンタクトガラス28に向けて搬送された原稿を、コンタクトガラス28上の読み取り位置に搬送および停止させる。それと共に、分離搬送部は、コンタクトガラス28の下方に配設されたスキャナ部40により読み取りが終了した原稿を、コンタクトガラス28上から搬出する。
The separation conveyance unit conveys and stops the document conveyed toward the
図13の例では、スキャナ部40は、光源29、ミラー30、31、32、レンズユニット35およびイメージセンサ36を備える。光源29から射出された光がミラー30、31および32を介してレンズユニット35に入射される。レンズユニット35は、入射された光をイメージセンサ36上に結像させる。
In the example of FIG. 13, the
スキャナ部40において、イメージセンサ36は、CCDやCMOSイメージセンサを用いることができる。また、本第4の実施形態においては、光源29は、白色LEDアレイを発光源として備える。例えば、スキャナ部40の構成は、上述の第4の実施形態において図11および図12を用いて説明したスキャナ装置の構成と対応させることができ、光源29は、図11および図12における光源2と同様の構成とすることができる。
In the
この光源29は、図12に例示した光源駆動部320と同等の光源駆動部(図示しない)により発光駆動される。このとき、LEDアレイの駆動方法は、上述した各実施形態およびその各変形例による方法の何れを用いてもよい。また、光源29の点灯周期は、1周期または当該周期の整数倍の周期がイメージセンサ36の走査の周期のタイミングに一致するように制御される。
The
コントローラ(図示しない)は、複写機400の給紙スタート信号に応じて、給紙モータ(図示しない)を正転駆動または逆転駆動する。給紙モータが正転駆動されると、給送ローラ503が時計方向に回転して原稿束から最上位に位置する原稿が給紙され、コンタクトガラス28に向かって搬送される。この原稿の先端が原稿セット検知センサ507によって検知されると、コントローラは原稿セット検知センサ507からの出力信号に基づいて給紙モータを逆転駆動させる。これにより、後続する原稿が進入するのを防止して分離されないようになっている。
A controller (not shown) drives a paper feed motor (not shown) in a normal rotation direction or in a reverse direction in response to a paper feed start signal from the copying
また、コントローラは原稿セット検知センサ507が原稿の後端を検知したとき、この検知時点からの搬送ベルトモータの回転パルスを計数し、回転パルスが所定値に達したときに、給送ベルト504の駆動を停止して給送ベルト504を停止することにより、原稿をコンタクトガラス28読取位置に停止させる。また、コントローラは原稿セット検知センサ507によって原稿の後端が検知された時点で、給紙モータを再び駆動し、後続する原稿を上述したように分離してコンタクトガラス28に向かって搬送し、この原稿が原稿セット検知センサ507によって検知された時点からの給紙モータのパルスが所定パルスに到達したときに、給紙モータを停止させて次原稿を先出し待機させる。
Further, when the document set
そして、原稿がコンタクトガラス28の読取位置に停止したとき、複写機400のスキャナ部40において、光源29から出射された光が原稿に反射した反射光をイメージセンサ36で読み取って、原稿の読み取りが行なわれる。この読み取りが終了すると、コントローラに対してその旨示す信号が入力される。コントローラは、この信号が入力されると、給紙モータを正転駆動して、搬送ベルト504によって原稿をコンタクトガラス28から排送ローラ505に搬出する。
When the original stops at the reading position of the
上記のように、ADF501にある原稿トレイ502に原稿の画像面を上にして置かれた原稿束は、操作部上のプリントキーが押下されると、一番上の原稿からコンタクトガラス28上の所定の位置に給送される。給送された原稿は、スキャナ部40によってコンタクトガラス28を介して読み取られた後、給送ベルト504および反転駆動コロによって排出口A(原稿反転排出時の排出口)に排出される。さらに、原稿トレイ502に次の原稿が有ることを検知した場合、前原稿と同様にコンタクトガラス28上に給紙する。
As described above, a document bundle placed on the
第1トレイ508、第2トレイ509、第3トレイ510に積載された転写紙は、各々第1給紙ユニット511、第2給紙ユニット512、第3給紙ユニット513によって給紙され、縦搬送ユニット514によって感光体515に当接する位置まで搬送される。スキャナ部40で原稿画像が読み取られた画像データは、書き込みユニット557からのレーザによって感光体515に書き込まれ、現像ユニット527を通過することによってトナー像が形成される。
The transfer sheets stacked on the
書き込みユニット557は、レーザ光源528およびレンズユニット559を有すると共に、例えばポリゴンミラーによるミラー部560を有する。レーザ光源558から出射されたレーザ光がレンズユニット559を介して、回転するミラー部560に照射される。ミラー部560の回転により、ミラー部560に照射されたレーザ光が感光体515を主走査方向に走査することで、感光体515上にトナーによる静電潜像が形成される。
The
そして、転写紙は感光体515の回転と等速で搬送ベルト516によって搬送されながら、感光体515上に静電潜像により形成されたトナー像が転写される。その後、定着ユニット517にて画像を定着させ、排紙ユニット518に搬送される。排紙ユニット518に搬送された転写紙は、ステープルモードを行わない場合は、排紙トレイ519に排紙される。
Then, the toner image formed by the electrostatic latent image is transferred onto the
OP オペアンプ
Q1,Q2,Ti,Ti1,Ti2,TiN,R,Rc,Rc1,Rc2,RcN,Ri,Ri1,Ri2,RiN 抵抗
RL,RL1,RL2,RLN 負荷
Tv,Tv1,Tv2,TvN トランジスタ
SW,SW1,SW2,SWN スイッチ
2 光源
9 イメージセンサ
100,1001,1002,100N,100A,100A1,100A2,100AN,100B1,100B2,100BN,100C1,100C2,100CN,100D1,100D2,100DN,100E1,100E2,100EN 定電流回路
101 基準電源
102,103 電源
1511,1512,1513 LEDアレイ
OP operational amplifier Q1, Q2, Ti, Ti 1 ,
Claims (8)
一端が前記共通電位に接続される抵抗と、
前記抵抗の他端がエミッタに接続され、ベースと前記第1バイポーラトランジスタのベースとが接続点で接続され、コレクタが負荷に接続される第2バイポーラトランジスタと
を有する
ことを特徴とする定電流回路。 A first bipolar transistor in which a first voltage with respect to a common potential is supplied to the emitter;
A resistor having one end connected to the common potential;
A constant current circuit comprising: a second bipolar transistor in which the other end of the resistor is connected to an emitter, a base is connected to a base of the first bipolar transistor at a connection point, and a collector is connected to a load. .
前記第1電圧は、
複数の前記第1バイポーラトランジスタの各エミッタに共通に供給される
ことを特徴とする請求項1に記載の定電流回路。 A plurality of sets of the first bipolar transistor and the second bipolar transistor whose bases are connected to each other at the connection point;
The first voltage is
The constant current circuit according to claim 1, wherein the constant current circuit is commonly supplied to emitters of the plurality of first bipolar transistors.
ことを特徴とする請求項2に記載の定電流回路。 A plurality of the connection points are switched by switching between an on voltage for turning on the first bipolar transistor and the second bipolar transistor and an off voltage for turning off the first bipolar transistor and the second bipolar transistor. The constant current circuit according to claim 2, further comprising: a switching unit that supplies power to the power source.
前記オン電圧と前記オフ電圧とを複数の前記接続点毎に切り替える
ことを特徴とする請求項3に記載の定電流回路。 The switching unit is
The constant current circuit according to claim 3, wherein the ON voltage and the OFF voltage are switched for each of the plurality of connection points.
ことを特徴とする請求項2に記載の定電流回路。 The switching device according to claim 2, further comprising a switching unit that switches the first voltage and the common potential for each of the plurality of first bipolar transistors and supplies the first voltage and the common potential to each emitter of the plurality of first bipolar transistors. Constant current circuit.
ことを特徴とする請求項1乃至請求項5の何れか1項に記載の定電流回路。 A collector of the first bipolar transistor is connected to the connection point, and a power source that outputs at least an on-voltage that turns on the first bipolar transistor and the second bipolar transistor is connected to the connection point via a resistor. The constant current circuit according to claim 1, further connected.
ことを特徴とする請求項1乃至請求項6の何れか1項に記載の定電流回路。 The constant current circuit according to claim 1, wherein the load is an LED.
ことを特徴とする請求項1乃至請求項7の何れか1項に記載の定電流回路。 The constant current circuit according to any one of claims 1 to 7, wherein a capacitor is inserted between the connection point and the common potential.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013020879A JP6102295B2 (en) | 2013-02-05 | 2013-02-05 | Constant current circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013020879A JP6102295B2 (en) | 2013-02-05 | 2013-02-05 | Constant current circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014153780A true JP2014153780A (en) | 2014-08-25 |
JP6102295B2 JP6102295B2 (en) | 2017-03-29 |
Family
ID=51575633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013020879A Expired - Fee Related JP6102295B2 (en) | 2013-02-05 | 2013-02-05 | Constant current circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6102295B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019215976A (en) * | 2018-06-12 | 2019-12-19 | 株式会社日立ハイテクノロジーズ | Charged particle beam control apparatus |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5991762U (en) * | 1982-12-09 | 1984-06-21 | 三洋電機株式会社 | Constant current drive IC for light emitting diode |
JPH08327406A (en) * | 1995-06-05 | 1996-12-13 | Asahi Optical Co Ltd | Backlight control circuit for display device of surveying instrument |
JP2000075942A (en) * | 1998-08-27 | 2000-03-14 | Mitsumi Electric Co Ltd | Offset voltage trimming circuit |
US20050168419A1 (en) * | 2004-02-04 | 2005-08-04 | Sharp Kabushiki Kaisha | Light emitting diode driving circuit and optical transmitter for use in optical fiber link |
JP2012164746A (en) * | 2011-02-04 | 2012-08-30 | New Japan Radio Co Ltd | Led drive circuit |
-
2013
- 2013-02-05 JP JP2013020879A patent/JP6102295B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5991762U (en) * | 1982-12-09 | 1984-06-21 | 三洋電機株式会社 | Constant current drive IC for light emitting diode |
JPH08327406A (en) * | 1995-06-05 | 1996-12-13 | Asahi Optical Co Ltd | Backlight control circuit for display device of surveying instrument |
JP2000075942A (en) * | 1998-08-27 | 2000-03-14 | Mitsumi Electric Co Ltd | Offset voltage trimming circuit |
US6285258B1 (en) * | 1998-08-27 | 2001-09-04 | Mitsumi Electric Co., Ltd. | Offset voltage trimming circuit |
US20050168419A1 (en) * | 2004-02-04 | 2005-08-04 | Sharp Kabushiki Kaisha | Light emitting diode driving circuit and optical transmitter for use in optical fiber link |
JP2005223103A (en) * | 2004-02-04 | 2005-08-18 | Sharp Corp | Light-emitting diode drive circuit and optical transmitter for optical fiber link |
JP2012164746A (en) * | 2011-02-04 | 2012-08-30 | New Japan Radio Co Ltd | Led drive circuit |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019215976A (en) * | 2018-06-12 | 2019-12-19 | 株式会社日立ハイテクノロジーズ | Charged particle beam control apparatus |
JP7128667B2 (en) | 2018-06-12 | 2022-08-31 | 株式会社日立ハイテク | Charged particle beam controller |
Also Published As
Publication number | Publication date |
---|---|
JP6102295B2 (en) | 2017-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5842350B2 (en) | LIGHT SOURCE CONTROL DEVICE, LIGHT SOURCE CONTROL METHOD, IMAGE READING DEVICE, AND IMAGE FORMING DEVICE | |
US8749276B2 (en) | Signal buffer circuit, sensor control board, image scanner, and image forming apparatus | |
US7821682B2 (en) | Buffer circuit, image reading apparatus, and image forming apparatus | |
US8537431B2 (en) | Light source driving device, and image processing device, image reading device and image forming apparatus using the light source driving device | |
US9362896B2 (en) | Chip, multichip module, and apparatus provided with the same | |
JP2006069205A (en) | Light beam scanning apparatus and image forming apparatus | |
US8184139B2 (en) | Redundance control of temperature compensation for a LED printhead | |
US4807239A (en) | Drive and control circuit for laser diode | |
US20110064098A1 (en) | Semiconductor laser control device and image forming device | |
JP2014057435A (en) | Booster circuit, light source drive unit, image reading device, and image forming device | |
JP6102295B2 (en) | Constant current circuit | |
JP5598036B2 (en) | Control board, image reading apparatus, image forming apparatus, imaging apparatus, and control method | |
US6677974B2 (en) | Light beam scanning apparatus with a multi-layer mirror structure | |
US8749605B2 (en) | Image forming apparatus with control unit for preventing ripples in pulse signal produced by pulse generating unit | |
US20170019619A1 (en) | Photoelectric conversion device, image reading device, and image forming apparatus | |
JP2014060877A (en) | Load driving means, light source driving device, image reading device, and image forming apparatus | |
JP2008072392A (en) | Load driving device, image reader, image forming apparatus, program and driving signal generating method | |
JPH04171869A (en) | Object detector | |
JP2011097348A (en) | Lighting device and image reader | |
JP2014117849A (en) | Write control device, image formation device, and program | |
JP2003087508A (en) | Image forming device | |
JP2023013150A (en) | Light-emitting element drive device and image reading device | |
JP2010032889A (en) | Image forming apparatus | |
JP4740097B2 (en) | Image reading apparatus, information processing apparatus, and power supply control method | |
JP2010098168A (en) | Laser drive, image forming device, and control program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161019 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170131 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170213 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6102295 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |