JP2014149859A - マルチコアプロセッサアーキテクチャにおけるデータ記憶およびアクセス - Google Patents
マルチコアプロセッサアーキテクチャにおけるデータ記憶およびアクセス Download PDFInfo
- Publication number
- JP2014149859A JP2014149859A JP2014080607A JP2014080607A JP2014149859A JP 2014149859 A JP2014149859 A JP 2014149859A JP 2014080607 A JP2014080607 A JP 2014080607A JP 2014080607 A JP2014080607 A JP 2014080607A JP 2014149859 A JP2014149859 A JP 2014149859A
- Authority
- JP
- Japan
- Prior art keywords
- tile
- request
- processor
- data
- destination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013500 data storage Methods 0.000 title description 26
- 238000000034 method Methods 0.000 claims description 51
- 230000008569 process Effects 0.000 claims description 19
- 238000004891 communication Methods 0.000 description 23
- 238000010586 diagram Methods 0.000 description 11
- 238000004590 computer program Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 235000008694 Humulus lupulus Nutrition 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0817—Cache consistency protocols using directory methods
- G06F12/082—Associative directories
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Multi Processors (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
【解決手段】第1のタイルの第1のプロセッサを備え、第1のプロセッサは、データブロックの要求を発生させるのに有効であり、要求がデータブロックのための宛先タイルを識別する宛先識別子を含み、宛先タイルが第1のタイルと異なる。要求を受けるのに有効な第2のタイルを更に備えてもよく、第2のタイルは、データブロックを含むデータタイルを決定するのに有効であるとともに、要求をデータタイルへ送るのに有効である。第2のタイルから要求を受けるのに有効なデータタイルを更に備えてもよく、データタイルはデータブロックを宛先タイルへ送るのに有効である。
【選択図】図4
Description
Claims (22)
- キャッシュに記憶されたデータブロックを送るためのシステムにおいて、
第1のタイルの第1のプロセッサであって、データブロックの要求を発生させ、前記要求がデータブロックのための宛先タイルを識別する宛先識別子を含み、宛先タイルが第1のタイルと異なるとともにデータブロックが第1のタイルと異なるタイルに存在する、第1のプロセッサと、
第1のタイルから要求を受け取る、宛先タイルとは異なる第2のタイルであって、前記第2のタイルはデータブロックが宛先タイルに送られるよう、第1のタイルからの要求を処理するものである、第2のタイルと、
を備えるシステム。 - 前記第1のタイルがテーブルを更に含み、テーブルは、データブロックが宛先タイルに記憶されることを示すものである、請求項1に記載のシステム。
- 前記要求が第1の要求であり、
第1のプロセッサが、データブロックのための第2の要求を発生させるものであり、
第1のプロセッサは、宛先識別子がテーブル中に存在するかを決定するためにテーブルを検索するものであり、
宛先識別子がテーブル中に存在すると決定されると、第1のプロセッサは、第2の要求を第1のタイルから宛先タイルへ送るものであり、
宛先識別子がテーブル中に存在しないと決定されると、第1のプロセッサは、第2の要求を第1のタイルから第2のタイルへ送るものである、請求項2に記載のシステム。 - テーブルが、一群のデータブロックが宛先タイルに記憶されていることを示すものである、請求項2に記載のシステム。
- 第2のタイルがダイのためのディレクトリを含む、請求項1に記載のシステム。
- 第2のタイルは、データブロックが宛先タイルに記憶されることを示すために第2のタイルのディレクトリを更新するものである、請求項5に記載のシステム。
- 第2のタイルは、ディレクトリと異なる第2のタイルのロケーションヒントテーブルを更新するものであり、ロケーションヒントテーブルは、データブロックが宛先タイルに記憶されることを示すものである、請求項6に記載のシステム。
- 前記要求が第1の要求であり、
第1のプロセッサは、データブロックのための第2の要求を発生させるものであり、
第1のプロセッサは、第1のタイルからの第2の要求を第2のタイルへ送るものであり、
第2のタイルは、宛先識別子がロケーションヒントテーブル中に存在するかどうかを決定するために第2のタイルのロケーションヒントテーブルを検索するものであり、
宛先識別子がロケーションヒントテーブル中に存在すると決定されると、第2のタイルは、ロケーションヒントを第2のタイルから第1のタイルへ送り、
第2のタイルは、ディレクトリを検索して、第2の要求を宛先タイルへ送るものである、請求項7に記載のシステム。 - 前記要求が第1の要求であり、
第1のプロセッサは、データブロックのための第2の要求を発生させるものであり、
第1のプロセッサは、第1のタイルからの第2の要求を第2のタイルへ送るものであり、
第2のタイルは、宛先識別子がロケーションヒントテーブル中に存在するかどうかを決定するためにロケーションヒントテーブルを検索するものであり、
宛先識別子がロケーションヒントテーブル中に存在すると決定されると、第2のタイルは、第2の要求をディレクトリタイルから宛先タイルへ送り、
宛先識別子がロケーションヒントテーブル中に存在しないと決定されると、第2のタイルは、ディレクトリを検索して第2の要求を第2のタイルから宛先タイルへ送るものである、請求項6に記載のシステム。 - 第1のタイルが第1のダイにあり、
宛先タイルが第2のダイにあり、
第1および第2のダイが異なる、請求項1に記載のシステム。 - 第2のタイルが第1のダイにある、請求項10に記載のシステム。
- 第1のプロセッサは、データを閾値を超えて宛先タイルに記憶することが抑制される、請求項1に記載のシステム。
- 第1のタイルのために宛先タイルに記憶されたデータブロックの数が閾値よりも大きい場合に、第2のタイルが要求を拒否するものである、請求項12に記載のシステム。
- キャッシュに記憶されたデータブロックを送るための方法において、
第1のタイルの第1のプロセッサによってデータタイルにおいてデータブロックの要求を発生させるステップであって、要求がデータブロックのための宛先タイルを識別する宛先識別子を含み、宛先タイルとデータタイルが第1のタイルと異なるものであるステップと、
第2のタイルによって第1のタイルから要求を受けるステップであって、第2のタイルは宛先タイルと異なるステップと、
第2のプロセッサによって、データブロックが宛先タイルに送られるよう、第1のタイルから受け取った要求を処理するステップと、
を備える方法。 - データブロックが宛先タイルに記憶されることを示すために第1のタイルのテーブルを更新するステップを更に備える、請求項14に記載の方法。
- 前記要求が第1の要求であり、
データブロックのための第2の要求を第1のプロセッサにより発生させるステップと、
宛先識別子がテーブル中に存在するかどうかを決定するために第1のプロセッサによってテーブルを検索するステップと、
宛先識別子がテーブル中に存在すると決定されると、第1のプロセッサによって第2の要求を第1のタイルから宛先タイルへ送るステップ、
を更に備える、請求項15に記載の方法。 - 前記要求が第1の要求であり、
データブロックのための第2の要求を第1のプロセッサにより発生させるステップと、
宛先識別子がテーブル中に存在するかどうかを決定するために第1のプロセッサによってテーブルを検索するステップと、
宛先識別子がテーブル中に存在しないと決定されると、第1のプロセッサによって第2の要求を第1のタイルから第2のタイルへ送るステップ、
を更に備える、請求項15に記載の方法。 - データブロックが宛先タイルに記憶されることを示すために第2のタイルのディレクトリを第2のプロセッサによって更新するステップを更に備える、請求項17に記載の方法。
- 第2のプロセッサがディレクトリとは異なる第2のタイルのロケーションヒントテーブルを更新することを更に備え、ロケーションヒントテーブルは、データブロックが宛先タイルに記憶されることを示すものである、請求項18に記載の方法。
- 宛先識別子がロケーションヒントテーブル中に存在するかどうかを決定するために第2のプロセッサによってロケーションヒントテーブルを検索するステップと、
宛先識別子がロケーションヒントテーブル中に存在すると決定されると、第2のプロセッサによってロケーションヒントを第2のタイルから第1のタイルへ送るステップと、
第2のプロセッサによってディレクトリを検索して、第2のプロセッサによって第2の要求を第2のタイルから宛先タイルへ送るステップと、
を更に備える、請求項19に記載の方法。 - ダイ中のデータブロックを要求するシステムであって、
第1のタイルであって、前記第1のタイルは第1のプロセッサと第1のメモリを含み、第1のメモリは第1のプロセッサと通信すると共にテーブルを含み、テーブルはダイのためのディレクトリのサブセットである、第1のタイルと、
第2のタイルであって、前記第2のタイルは第1のタイルと通信すると共に第2のプロセッサ及び第2のメモリを含み、第2のメモリはダイのためのディレクトリを含み、ディレクトリは各タイルに記憶されたダイ及びブロックにおけるタイルのインデックスを含む、第2のタイルと、を備え、
第1のプロセッサは第1のタイルとは異なるデータタイルにおいてデータブロックのための要求を発生させ、データブロックがテーブルにおいてインデックス付けされているかを決定するために第1のタイルのテーブルを検索し、データブロックがデータタイルと関連してテーブルにおいてインデックス付けされていると決定されたときは、第1のプロセッサが要求をデータタイルに送るものである、システム。 - ダイにおいてデータブロックを要求する方法であって、
ダイが第1のプロセッサ及び第1のメモリを含む第1のタイルを有し、第1のメモリはダイのためのディレクトリのサブセットであるテーブルを含み、
ダイはまた第2のプロセッサ及び第2のメモリを含む第2のタイルを有し、第2のメモリはダイのためのディレクトリを含み、ディレクトリはダイ中のタイルにおけるインデックス及び各タイルに記憶されたブロックを含むものであり、該方法は
第1のプロセッサによって、第1のタイルとは異なるデータタイルにおけるデータブロックのための要求を発生させるステップと、
テーブル中にデータブロックが存在するかどうかを決定するために第1のタイルのテーブルを検索するステップと、
データブロックがデータタイルと関連してテーブルでインデックス付けされていると決定されると、第1のプロセッサによって要求を第1のタイルからデータタイルへ送るステップと、
を備えるものである、方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/649,659 | 2009-12-30 | ||
US12/649,659 US8244986B2 (en) | 2009-12-30 | 2009-12-30 | Data storage and access in multi-core processor architectures |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012545934A Division JP5525064B2 (ja) | 2009-12-30 | 2010-09-24 | マルチコアプロセッサアーキテクチャにおけるデータ記憶およびアクセス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014149859A true JP2014149859A (ja) | 2014-08-21 |
JP5747099B2 JP5747099B2 (ja) | 2015-07-08 |
Family
ID=44188725
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012545934A Active JP5525064B2 (ja) | 2009-12-30 | 2010-09-24 | マルチコアプロセッサアーキテクチャにおけるデータ記憶およびアクセス |
JP2014080607A Expired - Fee Related JP5747099B2 (ja) | 2009-12-30 | 2014-04-09 | マルチコアプロセッサアーキテクチャにおけるデータ記憶およびアクセス |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012545934A Active JP5525064B2 (ja) | 2009-12-30 | 2010-09-24 | マルチコアプロセッサアーキテクチャにおけるデータ記憶およびアクセス |
Country Status (4)
Country | Link |
---|---|
US (2) | US8244986B2 (ja) |
JP (2) | JP5525064B2 (ja) |
DE (1) | DE112010005073T5 (ja) |
WO (1) | WO2011090515A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11133614B2 (en) * | 2019-08-30 | 2021-09-28 | TE Connectivity Services Gmbh | Low insertion force contact and method of manufacture |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8667227B2 (en) * | 2009-12-22 | 2014-03-04 | Empire Technology Development, Llc | Domain based cache coherence protocol |
JP5603507B2 (ja) * | 2010-12-29 | 2014-10-08 | エンパイア テクノロジー ディベロップメント エルエルシー | ディレクトリベースのマルチコアアーキテクチャ上におけるキャッシュ状態の移動の加速 |
US9298621B2 (en) * | 2011-11-04 | 2016-03-29 | Hewlett Packard Enterprise Development Lp | Managing chip multi-processors through virtual domains |
US9047194B2 (en) | 2012-07-18 | 2015-06-02 | Empire Technology Development Llc | Virtual cache directory in multi-processor architectures |
CN104781797B (zh) * | 2012-09-14 | 2017-05-31 | 英派尔科技开发有限公司 | 多处理器架构中的高速缓存一致性目录 |
WO2014107602A1 (en) * | 2013-01-03 | 2014-07-10 | Huawei Technologies Co., Ltd. | An end-user carried location hint for content in information-centric networks |
US9229865B2 (en) * | 2013-02-21 | 2016-01-05 | Empire Technology Development Llc | One-cacheable multi-core architecture |
CN104111897B (zh) * | 2013-04-16 | 2017-06-13 | 华为技术有限公司 | 一种数据处理方法、装置及计算机系统 |
US20150178092A1 (en) * | 2013-12-20 | 2015-06-25 | Asit K. Mishra | Hierarchical and parallel partition networks |
CN104077138B (zh) * | 2014-06-27 | 2017-08-29 | 中国科学院计算技术研究所 | 一种集成网络路由器的众核处理器系统及其集成方法和实现方法 |
US10979503B2 (en) | 2014-07-30 | 2021-04-13 | Excelero Storage Ltd. | System and method for improved storage access in multi core system |
KR20160032935A (ko) * | 2014-09-17 | 2016-03-25 | 삼성전자주식회사 | 렌더링 데이터를 처리하는 방법, 장치 및 기록매체 |
KR102428563B1 (ko) * | 2015-09-30 | 2022-08-03 | 삼성전자주식회사 | 수눕 작동을 관리하는 코히런트 인터커넥트와 이를 포함하는 데이터 처리 장치들 |
US10437880B2 (en) | 2016-02-08 | 2019-10-08 | Bank Of America Corporation | Archive validation system with data purge triggering |
US10437778B2 (en) | 2016-02-08 | 2019-10-08 | Bank Of America Corporation | Archive validation system with data purge triggering |
US10460296B2 (en) | 2016-02-08 | 2019-10-29 | Bank Of America Corporation | System for processing data using parameters associated with the data for auto-processing |
US10067869B2 (en) * | 2016-02-12 | 2018-09-04 | Bank Of America Corporation | System for distributed data processing with automatic caching at various system levels |
US9952942B2 (en) | 2016-02-12 | 2018-04-24 | Bank Of America Corporation | System for distributed data processing with auto-recovery |
US11334355B2 (en) | 2017-05-04 | 2022-05-17 | Futurewei Technologies, Inc. | Main processor prefetching operands for coprocessor operations |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001101147A (ja) * | 1999-08-26 | 2001-04-13 | Internatl Business Mach Corp <Ibm> | データ転送方法、コンピュータ・プログラム製品、データ転送システムおよびデータ処理システム |
JP2001101148A (ja) * | 1999-09-28 | 2001-04-13 | Fujitsu Ltd | 分散共有メモリ型並列計算機 |
JP2002024198A (ja) * | 2000-07-06 | 2002-01-25 | Fujitsu Ltd | 分散共有メモリ型並列計算機 |
JP2005189928A (ja) * | 2003-12-24 | 2005-07-14 | Nec Corp | マルチプロセッサシステム、マルチプロセッサシステムにおける一貫性制御装置及び一貫性制御方法 |
JP2006501546A (ja) * | 2002-09-27 | 2006-01-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 統合ディレクトリとプロセッサキャッシュを備えたコンピュータシステム |
JP2006516058A (ja) * | 2002-12-19 | 2006-06-15 | インテル コーポレイション | キャッシュ・コヒーレンス・プロトコルに対する投機的分散競合解決 |
JP2007199999A (ja) * | 2006-01-26 | 2007-08-09 | Nec Computertechno Ltd | マルチプロセッサシステム及びその動作方法 |
JP2008525902A (ja) * | 2004-12-27 | 2008-07-17 | インテル・コーポレーション | マルチコアプロセッサにおける不均等キャッシュのためのシステム及び方法 |
US20090031085A1 (en) * | 2007-07-26 | 2009-01-29 | Gary Dale Carpenter | Directory for Multi-Node Coherent Bus |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE32900E (en) * | 1983-12-06 | 1989-04-04 | American Telephone And Telegraph Company, At&T Bell Laboratories | Fast circuit switching system |
US6775748B2 (en) * | 2002-01-24 | 2004-08-10 | Intel Corporation | Methods and apparatus for transferring cache block ownership |
US6928519B2 (en) | 2002-06-28 | 2005-08-09 | Sun Microsystems, Inc. | Mechanism for maintaining cache consistency in computer systems |
US7577816B2 (en) * | 2003-08-18 | 2009-08-18 | Cray Inc. | Remote translation mechanism for a multinode system |
US6959374B2 (en) * | 2003-01-29 | 2005-10-25 | Sun Microsystems, Inc. | System including a memory controller configured to perform pre-fetch operations including dynamic pre-fetch control |
TWI258078B (en) * | 2003-10-07 | 2006-07-11 | Via Tech Inc | Pre-fetch controller and method thereof |
US7225300B1 (en) * | 2004-09-15 | 2007-05-29 | Azul Systems, Inc | Duplicate snoop tags partitioned across multiple processor/cache chips in a multi-processor system |
US7383391B2 (en) * | 2005-05-18 | 2008-06-03 | International Business Machines Corporation | Prefetch mechanism based on page table attributes |
US7478203B2 (en) * | 2006-03-08 | 2009-01-13 | Sun Microsystems, Inc. | Technique for eliminating dead stores in a processor |
US7640399B1 (en) * | 2006-05-10 | 2009-12-29 | Advanced Micro Devices, Inc. | Mostly exclusive shared cache management policies |
US7626588B1 (en) * | 2006-06-16 | 2009-12-01 | Nvidia Corporation | Prescient cache management |
US7853754B1 (en) * | 2006-09-29 | 2010-12-14 | Tilera Corporation | Caching in multicore and multiprocessor architectures |
US7552241B2 (en) * | 2007-05-18 | 2009-06-23 | Tilera Corporation | Method and system for managing a plurality of I/O interfaces with an array of multicore processor resources in a semiconductor chip |
US7975109B2 (en) * | 2007-05-30 | 2011-07-05 | Schooner Information Technology, Inc. | System including a fine-grained memory and a less-fine-grained memory |
US7725660B2 (en) * | 2007-07-26 | 2010-05-25 | International Business Machines Corporation | Directory for multi-node coherent bus |
US7532785B1 (en) * | 2007-10-23 | 2009-05-12 | Hewlett-Packard Development Company, L.P. | Photonic interconnects for computer system devices |
US7921266B2 (en) * | 2008-01-29 | 2011-04-05 | Dell Products, Lp | System and method of accessing memory within an information handling system |
US8195888B2 (en) * | 2009-03-20 | 2012-06-05 | Empire Technology Development Llc | Multiprocessor cache prefetch with off-chip bandwidth allocation |
US8615633B2 (en) * | 2009-04-23 | 2013-12-24 | Empire Technology Development Llc | Multi-core processor cache coherence for reduced off-chip traffic |
-
2009
- 2009-12-30 US US12/649,659 patent/US8244986B2/en active Active
-
2010
- 2010-09-24 JP JP2012545934A patent/JP5525064B2/ja active Active
- 2010-09-24 DE DE112010005073T patent/DE112010005073T5/de active Pending
- 2010-09-24 WO PCT/US2010/050144 patent/WO2011090515A2/en active Application Filing
-
2012
- 2012-03-02 US US13/410,526 patent/US8407426B2/en active Active
-
2014
- 2014-04-09 JP JP2014080607A patent/JP5747099B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001101147A (ja) * | 1999-08-26 | 2001-04-13 | Internatl Business Mach Corp <Ibm> | データ転送方法、コンピュータ・プログラム製品、データ転送システムおよびデータ処理システム |
JP2001101148A (ja) * | 1999-09-28 | 2001-04-13 | Fujitsu Ltd | 分散共有メモリ型並列計算機 |
JP2002024198A (ja) * | 2000-07-06 | 2002-01-25 | Fujitsu Ltd | 分散共有メモリ型並列計算機 |
JP2006501546A (ja) * | 2002-09-27 | 2006-01-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 統合ディレクトリとプロセッサキャッシュを備えたコンピュータシステム |
JP2006516058A (ja) * | 2002-12-19 | 2006-06-15 | インテル コーポレイション | キャッシュ・コヒーレンス・プロトコルに対する投機的分散競合解決 |
JP2005189928A (ja) * | 2003-12-24 | 2005-07-14 | Nec Corp | マルチプロセッサシステム、マルチプロセッサシステムにおける一貫性制御装置及び一貫性制御方法 |
JP2008525902A (ja) * | 2004-12-27 | 2008-07-17 | インテル・コーポレーション | マルチコアプロセッサにおける不均等キャッシュのためのシステム及び方法 |
JP2007199999A (ja) * | 2006-01-26 | 2007-08-09 | Nec Computertechno Ltd | マルチプロセッサシステム及びその動作方法 |
US20090031085A1 (en) * | 2007-07-26 | 2009-01-29 | Gary Dale Carpenter | Directory for Multi-Node Coherent Bus |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11133614B2 (en) * | 2019-08-30 | 2021-09-28 | TE Connectivity Services Gmbh | Low insertion force contact and method of manufacture |
Also Published As
Publication number | Publication date |
---|---|
JP5525064B2 (ja) | 2014-06-18 |
DE112010005073T5 (de) | 2012-12-27 |
US8244986B2 (en) | 2012-08-14 |
WO2011090515A2 (en) | 2011-07-28 |
US20120166735A1 (en) | 2012-06-28 |
JP5747099B2 (ja) | 2015-07-08 |
WO2011090515A3 (en) | 2011-10-20 |
US8407426B2 (en) | 2013-03-26 |
US20110161346A1 (en) | 2011-06-30 |
JP2013515997A (ja) | 2013-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5747099B2 (ja) | マルチコアプロセッサアーキテクチャにおけるデータ記憶およびアクセス | |
US9081706B2 (en) | Using a shared last-level TLB to reduce address-translation latency | |
US9213649B2 (en) | Distributed page-table lookups in a shared-memory system | |
US9003163B2 (en) | Combining a remote TLB lookup and a subsequent cache miss into a single coherence operation | |
US8667227B2 (en) | Domain based cache coherence protocol | |
US9053057B2 (en) | Cache coherence directory in multi-processor architectures | |
US8615633B2 (en) | Multi-core processor cache coherence for reduced off-chip traffic | |
US8185692B2 (en) | Unified cache structure that facilitates accessing translation table entries | |
US9235529B2 (en) | Using broadcast-based TLB sharing to reduce address-translation latency in a shared-memory system with optical interconnect | |
WO2014014452A1 (en) | Virtual cache directory in multi-processor architectures | |
US20150286577A1 (en) | Multi-granular cache coherence | |
KR20060049710A (ko) | 칩 멀티-프로세서의 공유 캐시를 분할하기 위한 장치 및방법 | |
US8874849B2 (en) | Sectored cache with a tag structure capable of tracking sectors of data stored for a particular cache way | |
TW201007453A (en) | Snoop filtering mechanism | |
JP2006293550A (ja) | キャッシュコヒーレンス管理装置およびキャッシュコヒーレンス管理方法 | |
US9229865B2 (en) | One-cacheable multi-core architecture | |
JP2019506671A (ja) | タグディレクトリキャッシュを使用するスケーラブルダイナミックランダムアクセスメモリ(dram)キャッシュ管理の提供 | |
CN112256604A (zh) | 直接存储器访问系统和方法 | |
US20180059985A1 (en) | Dynamic management of relationships in distributed object stores | |
US9710303B2 (en) | Shared cache data movement in thread migration | |
JP2018508894A (ja) | マルチコアシステムにおいてデータ訪問者ディレクトリにアクセスするための方法及びデバイス | |
JPWO2012008008A1 (ja) | 情報処理システム | |
RU2484520C2 (ru) | Адаптивная организация кэша для однокристальных мультипроцессоров | |
US7383390B1 (en) | Resource-limited directories with fine-grained eviction |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150511 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5747099 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |