JP2014146625A - Method for forming embedded electrode or wiring - Google Patents
Method for forming embedded electrode or wiring Download PDFInfo
- Publication number
- JP2014146625A JP2014146625A JP2013012550A JP2013012550A JP2014146625A JP 2014146625 A JP2014146625 A JP 2014146625A JP 2013012550 A JP2013012550 A JP 2013012550A JP 2013012550 A JP2013012550 A JP 2013012550A JP 2014146625 A JP2014146625 A JP 2014146625A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- pattern
- blanket
- wiring
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Printing Methods (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明は、電極又は配線の作製方法に関し、特に、絶縁膜に埋め込まれた電極あるいは配線の作製方法に関する。 The present invention relates to a method for manufacturing an electrode or a wiring, and more particularly to a method for manufacturing an electrode or a wiring embedded in an insulating film.
薄膜トランジスタ(TFT)などに代表されるデバイス構造は、これまで真空製膜とフォトリソグラフィーを組み合わせた方法で作製されてきた。
これらのプロセスに対し、印刷法を用いることで同様のTFT等の構造を形成する技術が近年開発されている。現在まで全印刷によるTFT作製プロセスは上市されていないが、当該構造を形成する有力な印刷法として、マイクロコンタクト印刷法、反転転写印刷法、インクジェット法があげられる。
A device structure typified by a thin film transistor (TFT) has been produced by a method combining vacuum film formation and photolithography.
In recent years, a technique for forming a similar structure such as a TFT by using a printing method for these processes has been developed. The TFT fabrication process by full printing has not been put on the market so far, but as a powerful printing method for forming the structure, there are a micro contact printing method, a reverse transfer printing method, and an ink jet method.
図1(a)は、TFT構造として最も有望視されているボトムゲート・ボトムコンタクト型トランジスタにおいて、基板1上のゲート電極2の上に形成された絶縁膜3の上に印刷法によりソース電極あるいはドレイン電極(以下S/D電極と呼ぶ)のパターン4を形成した例を示すものであって、(a)はS/D電極パターンが矩形で薄膜の場合、(b)はS/D電極パターンが矩形で厚膜の場合、(c)はS/D電極パターンがかまぼこ形状の場合、をそれぞれ示している。
従来の印刷法による場合、図に示すように、S/D電極パターン4とその間の絶縁膜3に段差が生まれる。半導体層5は該段差の上に形成するため、該段差が大きいと、図1(b)に示すように半導体層5が破断したり、絶縁膜3との間に隙間が生まれてしまう場合がある。
FIG. 1A shows a bottom gate / bottom contact transistor most promising as a TFT structure. A source electrode or a gate electrode is formed on an
In the case of the conventional printing method, as shown in the figure, a step is generated in the S /
上記の理由から、TFT構造の実現にはS/D電極パターンは極めて薄くする必要がある。例えば、グラビア印刷やスクリーン印刷などの印刷法は、経済性、量産性の観点から優れた特徴を有しているものの、厚膜向けの印刷であり、図1(b)に示すように、S/D電極パターン14と絶縁膜3との段差が大きくなりすぎて、TFT構造を実現することが非常に難しくなる。また、S/D電極パターンは、パターン形成法に依存して、図1(b)のS/D電極パターン14に示すような矩形状や、図1(c)のS/D電極パターン24に示すようなかまぼこ状など多様な断面形状をとることから、TFT間の特性ばらつきや、TFTの動作不良が発生し、産業化の大きな課題となっている。
For the above reasons, it is necessary to make the S / D electrode pattern extremely thin in order to realize the TFT structure. For example, although printing methods such as gravure printing and screen printing have excellent characteristics from the viewpoints of economy and mass productivity, they are printing for thick films, and as shown in FIG. The step between the / D electrode pattern 14 and the
一方、極薄膜の電極・配線を形成できる手法として反転転写印刷法(特許文献1〜3参照)がある。この手法は、シリコーンゴムなどのやわらかい樹脂を最表層にもつブランケット上にインクを薄く一様に塗布した後、抜き版とよばれる凸版をブランケットにおしあてることで、凸版状に不要なインクを転写し、ブランケット上に残った必要なパターンを対象物に転写することで印刷を完了するものである。ただし、今度は電極・配線が極薄膜であるがゆえに断線が生じやすいという問題も生じる。
On the other hand, there is a reverse transfer printing method (refer to
つまり、絶縁膜上に電極・配線パターンを形成する行為そのものが、安定的なTFTの形成やその動作を妨げている。 That is, the act of forming the electrode / wiring pattern on the insulating film itself hinders stable TFT formation and its operation.
また、特許文献4には、印刷法でゲート電極を形成した場合、真空装置やフォトリソグラフィーを用いて形成した場合よりも厚く形成されることが多く、電極間のリーク電流を低減するためにはゲート絶縁膜も厚くせざるを得ないが、そのために、トランジスタの駆動のため高電圧をゲート電極に加える必要があることが記載されており、該特許文献では、基材表面と電極パターン表面とが同一平面となるように形成することによって、絶縁膜を薄膜化し、駆動電圧を下げることが提案されている。
しかしながら、該特許文献の方法は、基材表面に電極のパターンと同一形状に形成された凹部に、電極材料を埋め込むことにより、基板表面と同一の高さの埋め込み電極を形成するものであるため、基材に凹部を形成する必要があるばかりでなく、用いる基材が凹部を形成できるものに限られるという問題がある。
In
However, the method of this patent document is to embed an electrode material in a recess formed in the same shape as the electrode pattern on the surface of the base material, thereby forming an embedded electrode having the same height as the substrate surface. In addition to the need to form a recess in the substrate, there is a problem that the substrate to be used is limited to one that can form a recess.
本発明は、このような事情に鑑みてなされたものであり、いかなる基材にも、電極・配線の上面と非電極・配線部分の上面に段差がないパターンを形成しうる方法を提供するとともに、その結果として高品質な電子部品を提供することを目的とするものである。 The present invention has been made in view of such circumstances, and provides a method capable of forming a pattern having no step between the upper surface of the electrode / wiring and the upper surface of the non-electrode / wiring portion on any substrate. As a result, the object is to provide high-quality electronic components.
本発明者らは、上記目的を達成すべく鋭意研究を重ねた結果、ブランケット上に導電性インクからなる電極・配線パターンを形成した後、当該ブランケット上の当該パターンを覆うようにブランケット全面に絶縁膜を形成し、次いで、該絶縁膜とともに電極・配線パターンをブランケットから対象物に転写することにより、絶縁膜に埋め込まれた電極・配線パターンを形成することができるという知見を得た。 As a result of intensive studies to achieve the above object, the present inventors formed an electrode / wiring pattern made of conductive ink on the blanket, and then insulated the entire blanket so as to cover the pattern on the blanket. It was found that an electrode / wiring pattern embedded in an insulating film can be formed by forming a film and then transferring the electrode / wiring pattern together with the insulating film from a blanket to an object.
本発明はこれらの知見に基づいて完成に至ったものであり、本発明によれば、以下の発明が提供される。
[1]絶縁インク膜に埋め込まれた電極又は配線のパターンを形成する方法であって、
ブランケット上に電極又は配線パターンを形成する工程と、
前記ブランケット上及び前記パターン上に絶縁性インクを塗布して前記ブランケット上に多層構造を有する膜を形成する工程と、
得られた多層構造を有する膜を前記ブランケットから対象物に転写する工程と
を有することを特徴とするパターン形成方法。
[2]前記電極又は配線のパターンを、印刷法により形成することを特徴とする[1]に記載のパターン形成方法。
[3]前記電極又は配線のパターンを、前記ブランケット上に塗布した導電性インク膜に対して、凸版を押し当てて離すことで形成することを特徴とする[1]に記載のパターン形成方法。
[4][1]〜[3]のいずれかに記載のパターン形成方法により電極を形成することを特徴とする薄膜トランジスタの製造方法。
[5]前記電極が、ソース・ドレイン電極であることを特徴とする[4]に記載の薄膜トランジスタの製造方法。
The present invention has been completed based on these findings, and according to the present invention, the following inventions are provided.
[1] A method of forming an electrode or wiring pattern embedded in an insulating ink film,
Forming an electrode or wiring pattern on the blanket;
Applying an insulating ink on the blanket and the pattern to form a film having a multilayer structure on the blanket;
And transferring the obtained film having a multilayer structure from the blanket to an object.
[2] The pattern forming method as described in [1], wherein the electrode or wiring pattern is formed by a printing method.
[3] The pattern forming method according to [1], wherein the electrode or wiring pattern is formed by pressing and releasing a relief plate against a conductive ink film applied on the blanket.
[4] A method for producing a thin film transistor, wherein an electrode is formed by the pattern forming method according to any one of [1] to [3].
[5] The method for producing a thin film transistor according to [4], wherein the electrode is a source / drain electrode.
従来、印刷によるエレクトロニクスデバイス作製技術では、一層ずつ成膜する手法が用いられていたため電極・配線パターン部と下層の間に段差が生じてしまうが、本発明によれば、電極・配線パターンを絶縁膜中に埋め込むことができ、その結果、電極・配線パターンと絶縁膜間に段差がない膜形成が可能になる。また、本発明を、TFTの製造に適用した場合には、S/D電極パターンと絶縁膜間に段差がない膜形成が可能になることから、後続する半導体層の厚みを軽減でき、S/D電極パターンと半導体層の接点が平面になることからトランジスタ特性の向上が見込まれる。また、電極・配線パターンの形成層の最表面に電極・配線の厚みによる段差は生じないため、埋め込まれている電極・配線の厚みや断面形状は後工程を実施する上で問題とならない。したがって、電極・配線形成法として用いる印刷法の自由度があがり、従来難しかった厚膜向きの印刷法(たとえばスクリーン印刷やグラビア印刷)を、TFT電極の形成法として利用することができる。 Conventionally, in the electronic device manufacturing technology by printing, a method of forming a film one by one has been used, so that a step is generated between the electrode / wiring pattern portion and the lower layer. According to the present invention, the electrode / wiring pattern is insulated. As a result, it is possible to form a film without a step between the electrode / wiring pattern and the insulating film. In addition, when the present invention is applied to the manufacture of a TFT, it is possible to form a film without a step between the S / D electrode pattern and the insulating film, so that the thickness of the subsequent semiconductor layer can be reduced, and the S / D Since the contact point between the D electrode pattern and the semiconductor layer is flat, the transistor characteristics are expected to be improved. Further, no step due to the thickness of the electrode / wiring is generated on the outermost surface of the electrode / wiring pattern forming layer, and therefore the thickness and cross-sectional shape of the embedded electrode / wiring do not pose a problem in performing the post-process. Accordingly, the degree of freedom of the printing method used as the electrode / wiring forming method is increased, and a printing method (for example, screen printing or gravure printing) suitable for a thick film, which has been difficult in the past, can be used as a method for forming a TFT electrode.
以下、本発明について、より詳しく説明する。
図2は、本発明の方法の工程を示す概略図であり、(a)はブランケット上に電極・配線パターンを形成した図、(b)は電極・配線パターンが形成されたブランケットの上に絶縁膜を形成した図、(c)は対象物に電極・配線パターンと絶縁膜とを一括で転写する様子を示す図、(d)は対象物に電極・配線パターンと絶縁膜とを転写完了したことを示す図である。
Hereinafter, the present invention will be described in more detail.
FIG. 2 is a schematic diagram showing the steps of the method of the present invention, where (a) shows an electrode / wiring pattern formed on the blanket, and (b) shows an insulation on the blanket on which the electrode / wiring pattern is formed. The figure which formed the film | membrane, (c) is a figure which shows a mode that the electrode and wiring pattern, and an insulating film are transcribe | transferred collectively to a target object, (d) has completed transfer of the electrode, wiring pattern, and an insulating film to a target object FIG.
はじめに、図2(a)に示すように、ブランケット56上に、導電性インクを用いて、電極・配線パターン54を形成する。次に図2(b)に示すように、ブランケット56上に絶縁膜インクを用いて絶縁膜53を一様に形成する。該工程により、ブランケット56上に形成された電極・配線パターン54と絶縁膜53からなる多層膜を形成することができる。次いで、図2(c)ないし図2(d)に示すとおり、絶縁膜53とともに電極・配線パターン54をブランケット56から対象物51に転写することにより、絶縁膜53中に埋め込まれた電極・配線パターン54を形成する。
First, as shown in FIG. 2A, an electrode /
本発明において使用されるブランケットは、上記の導電性インクより形成される電極・配線パターンおよび絶縁膜インクからなる絶縁膜が均一に形成可能であり、また、対象物への一括転写時に良好な剥離性を有すればよく、例えばシリコーンゴムを最表層とするブランケットを好適に用いることができる。 In the blanket used in the present invention, an electrode / wiring pattern formed from the above-described conductive ink and an insulating film made of an insulating film ink can be formed uniformly, and good peeling at the time of batch transfer to an object For example, a blanket having silicone rubber as the outermost layer can be suitably used.
用いる導電性インクとしては、金属微粒子を含有するインク、たとえば銀ナノ粒子または銅ナノ粒子が分散したインクが好適に用いられるが、金属前駆体または導電性ポリマーを有する溶液系インクでもかまわない。
また、電極・配線パターンを形成する方法も、特に限定されるものではなく、例えば、各種の印刷法であっても、あるいは、導電性インクで一様に塗布した後、所定形状に形成された抜き版を用いて不要部分を除去する方法であってもよい。
As the conductive ink to be used, an ink containing metal fine particles, for example, an ink in which silver nanoparticles or copper nanoparticles are dispersed is preferably used, but a solution-based ink having a metal precursor or a conductive polymer may also be used.
Also, the method for forming the electrode / wiring pattern is not particularly limited. For example, it may be formed by various printing methods or after it is uniformly applied with conductive ink and formed into a predetermined shape. A method of removing unnecessary portions using a punching plate may be used.
用いる絶縁膜インクは、ブランケット上に一様に塗布することができ、且つ絶縁性を有するものであればよく、例えば、ポリイミド樹脂、ポリビニルフェノール樹脂、エポキシ樹脂等の樹脂溶液が好適に用いられる。
樹脂溶液に用いる溶媒は、絶縁膜を形成する樹脂を溶解でき、ブランケット上に一様に塗布でき、対象物への良好な転写ができるように塗布から転写までに要する時間で溶媒が適当量損失するものであればよい。このとき界面活性剤や粘度調整剤などのインク調整剤を含有してもよく、また複数溶媒であってもよい。ただし、膨潤によってブランケットを著しく変形させるもの、化学反応によってブランケット表面を溶解させるもの、前述の導電性インク膜を溶解または再分散させるものは不適である。
The insulating film ink to be used is not particularly limited as long as it can be uniformly applied on the blanket and has an insulating property. For example, a resin solution such as polyimide resin, polyvinyl phenol resin, or epoxy resin is preferably used.
The solvent used in the resin solution can dissolve the resin that forms the insulating film, can be uniformly applied on the blanket, and a suitable amount of solvent is lost in the time required from application to transfer so that good transfer to the object is possible. Anything to do. At this time, an ink adjusting agent such as a surfactant or a viscosity adjusting agent may be contained, or a plurality of solvents may be used. However, those that significantly deform the blanket by swelling, those that dissolve the blanket surface by chemical reaction, and those that dissolve or redisperse the conductive ink film described above are unsuitable.
また、絶縁膜の形成法としては、一様塗布ができればよいので、スピンコート法の他、スリットコータ、アプリケータ、バーコータなどを用いた塗布法が利用できる。 Moreover, as a method for forming the insulating film, it is sufficient if uniform coating can be performed. Therefore, in addition to the spin coating method, a coating method using a slit coater, an applicator, a bar coater, or the like can be used.
必要に応じ、加熱焼成することで、転写された絶縁膜を硬化させて、完成させる。
なお、図2ではブランケット56及び対象物51としてシート状のものを示しているが、本発明の原理上、例えば、ブランケットや印刷対象物の形状は、シート状のものに限られず、ロール状のものや、或いはロール上に巻きつけられたシートであっても構わない。
If necessary, the transferred insulating film is cured by heating and baking to complete.
In FIG. 2, the
図3は、従来技術によって形成される図1の構造と、本発明によって達成できる構造を比較するための図であって、ボトムゲート・ボトムコンタクト型TFTにおいて、上述した本発明の方法により、基板101上のゲート電極102の上に、絶縁膜103中に埋め込まれたS/D電極パターンを形成し、その上に半導体層105を形成したTFTの例を示すものであり、(a)はS/D電極パターンが矩形で薄膜の場合、(b)はS/D電極パターンが矩形で厚膜の場合、(c)はS/D電極パターンがかまぼこ形状の場合、をそれぞれ示している。
FIG. 3 is a diagram for comparing the structure of FIG. 1 formed by the prior art with the structure that can be achieved by the present invention. In the bottom gate / bottom contact type TFT, the substrate according to the method of the present invention described above is used. An example of a TFT in which an S / D electrode pattern embedded in an insulating
図3(a)に示すように、本発明の方法によって形成したものは、絶縁膜103の上面とS/D電極パターン104の上面とが同一面になっている。そのため、本発明の方法によれば、図3(b)に示すように、S/D電極パターン114が厚膜で形成された場合においても、S/D電極パターン114及び絶縁膜103上に形成される半導体層105が破断するなどの問題が生じない。また、図3(c)のS/D電極パターン124に示すように断面形状に崩れが生じても問題がない。また、全印刷によってTFTを作製する上では、絶縁性の被転写材にゲート電極102を形成した後、前述の多層構造を形成する必要があり、その場合、ゲート電極102の形成法としても本発明の方法を用いることができ、あるいは他の従来法、たとえば、マイクロコンタクト法やインクジェット法、反転印刷法を用いることもできる。
As shown in FIG. 3A, the upper surface of the insulating
本発明によれば、半導体層105の厚みを軽減できること、S/D電極パターン104あるいはS/D電極パターン114あるいはS/D電極パターン124と半導体層105の接点が平面になることからトランジスタ特性の向上が見込まれる。さらに、S/D電極パターン104あるいはS/D電極パターン114あるいはS/D電極パターン124の形成層の最表面に電極の厚みによる段差は生じないため、埋め込まれている電極の厚みや断面形状は後工程を実施するうえで問題とならない。したがって、電極・配線形成法として用いる印刷法の自由度があがり、従来難しかった厚膜向きの印刷法、たとえばスクリーン印刷法やグラビア印刷法等を、TFT電極の形成法として利用することができる。
According to the present invention, the thickness of the
なお図3には、本発明によって達成できるボトムゲート・ボトムコンタクト型TFTを示したが、これに限られず、トップゲート・ボトムコンタクト型TFTの基板側絶縁層に埋め込まれたS/D電極パターンおよびゲート絶縁膜に埋め込まれたゲート電極・配線パターンであっても、本発明によって達成できる。 FIG. 3 shows a bottom gate / bottom contact type TFT that can be achieved by the present invention. However, the present invention is not limited to this, and the S / D electrode pattern embedded in the substrate-side insulating layer of the top gate / bottom contact type TFT and Even the gate electrode / wiring pattern embedded in the gate insulating film can be achieved by the present invention.
以下、本発明を実施例に基づいて説明するが、本発明はこの実施例に限定されるものではない。
本実施例では、本発明の方法を用いて、絶縁膜中にS/D電極パターンを形成した。図4は、その工程を示す概略図である。
EXAMPLES Hereinafter, although this invention is demonstrated based on an Example, this invention is not limited to this Example.
In this example, the S / D electrode pattern was formed in the insulating film using the method of the present invention. FIG. 4 is a schematic view showing the process.
導電性インクとして銀ナノ粒子が分散した顔料インク(ナノ銀インク)を用いた。絶縁膜インクとしてポリビニルフェノールインクを用いた。ブランケットとしてシリコーンゴムを用いた。電極パターンの形成法としてジオマテック株式会社製のレジスト抜き版を使用した。 A pigment ink (nano silver ink) in which silver nanoparticles were dispersed was used as the conductive ink. Polyvinyl phenol ink was used as the insulating film ink. Silicone rubber was used as a blanket. As a method for forming the electrode pattern, a resist-extracted plate manufactured by Geomatic Co., Ltd. was used.
まず、スピンコート法により、シリコーンゴムブランケット256上にナノ銀インク257を一様塗布した(図4(a))。その後、レジスト抜き版を用いて、不要な部分を抜き版に転写することで、S/D電極パターン254をシリコーンゴムブランケット256上に形成した(図4(b))。
つぎに、当該シリコーンゴムブランケット256上に絶縁膜インクをスピンコートにより一様塗布し、絶縁膜253を形成した(図4(c))。
次いで、ブランケット256上に形成されたS/D電極パターン254と絶縁膜253からなる多層膜を、シリコンウエハ251に形成された厚さ300nmの酸化膜258上に転写した(図4(d))。最後にオーブン中で加熱焼成することで膜を硬化させて、造膜を完了した(図4(e))。
First,
Next, an insulating film ink was uniformly applied on the
Next, the multilayer film composed of the S /
得られた多層膜構造の断面を観察した走査型電子顕微鏡像を図5と図6に示す。図5は全体像、図6は埋め込み部の拡大図である。
図5と図6より、S/D電極パターン254が絶縁膜253中に埋め込まれており、S/D電極パターン254と絶縁膜253の上面の段差が非常に小さくなっていることがわかる。
Scanning electron microscope images obtained by observing a cross section of the obtained multilayer film structure are shown in FIGS. FIG. 5 is an overall view, and FIG. 6 is an enlarged view of the embedded portion.
5 and 6 that the S /
なお、本実施例では、ゲート電極として被転写材であるp型あるいはn型ドープを施したシリコンウエハを用いることができるが、全印刷によってボトムゲート・ボトムコンタクト型TFTを作製する上では、ゲート電極を形成した被転写材の上に、前述の多層構造を形成する必要があり、その場合、ゲート電極の形成法としても本発明の方法を用いることができ、あるいは他の従来法、たとえば、マイクロコンタクト法やインクジェット法、反転印刷法を用いることもできる。 In this embodiment, a p-type or n-type doped silicon wafer, which is a transfer material, can be used as the gate electrode. However, in producing a bottom gate / bottom contact type TFT by full printing, a gate is used. It is necessary to form the multilayer structure described above on the transfer material on which the electrode is formed. In this case, the method of the present invention can be used as a method for forming the gate electrode, or other conventional methods, for example, A micro contact method, an ink jet method, or a reverse printing method can also be used.
1 基板
2 ゲート電極
3 絶縁膜
4 S/D電極パターン
5 半導体層
14 S/D電極パターン
24 S/D電極パターン
51 基板
53 絶縁膜
54 電極・配線パターン
56 ブランケット
101 基板
102 ゲート電極
103 絶縁膜
104 S/D電極パターン
105 半導体層
114 S/D電極パターン
124 S/D電極パターン
251 シリコンウエハ
253 絶縁膜
254 S/D電極パターン
256 ブランケット
257 ナノ銀インク
258 シリコン熱酸化膜
DESCRIPTION OF
Claims (5)
ブランケット上に電極又は配線パターンを形成する工程と、
前記ブランケット上及び前記パターン上に絶縁性インクを塗布して前記ブランケット上に多層構造を有する膜を形成する工程と、
得られた多層構造を有する膜を前記ブランケットから対象物に転写する工程と
を有することを特徴とするパターン形成方法。 A method of forming an electrode or wiring pattern embedded in an insulating ink film,
Forming an electrode or wiring pattern on the blanket;
Applying an insulating ink on the blanket and the pattern to form a film having a multilayer structure on the blanket;
And transferring the obtained film having a multilayer structure from the blanket to an object.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013012550A JP2014146625A (en) | 2013-01-25 | 2013-01-25 | Method for forming embedded electrode or wiring |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013012550A JP2014146625A (en) | 2013-01-25 | 2013-01-25 | Method for forming embedded electrode or wiring |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014146625A true JP2014146625A (en) | 2014-08-14 |
Family
ID=51426658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013012550A Pending JP2014146625A (en) | 2013-01-25 | 2013-01-25 | Method for forming embedded electrode or wiring |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014146625A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019071379A (en) * | 2017-10-11 | 2019-05-09 | 凸版印刷株式会社 | Method and apparatus for manufacturing hierarchical structure |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009130327A (en) * | 2007-11-28 | 2009-06-11 | Seiko Epson Corp | Method of manufacturing semiconductor device, method of manufacturing electronic apparatus, semiconductor device, and electronic apparatus |
JP2009188132A (en) * | 2008-02-05 | 2009-08-20 | Seiko Epson Corp | Semiconductor device, manufacturing method thereof, electrooptical device, manufacturing method therefor, electronic instrument, and manufacturing method therefor |
JP2009224665A (en) * | 2008-03-18 | 2009-10-01 | Dic Corp | Electronic component manufacturing method and electronic component manufactured by the method |
JP2010062399A (en) * | 2008-09-05 | 2010-03-18 | Sony Corp | Semiconductor device and method of manufacturing the same, and electronic apparatus |
-
2013
- 2013-01-25 JP JP2013012550A patent/JP2014146625A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009130327A (en) * | 2007-11-28 | 2009-06-11 | Seiko Epson Corp | Method of manufacturing semiconductor device, method of manufacturing electronic apparatus, semiconductor device, and electronic apparatus |
JP2009188132A (en) * | 2008-02-05 | 2009-08-20 | Seiko Epson Corp | Semiconductor device, manufacturing method thereof, electrooptical device, manufacturing method therefor, electronic instrument, and manufacturing method therefor |
JP2009224665A (en) * | 2008-03-18 | 2009-10-01 | Dic Corp | Electronic component manufacturing method and electronic component manufactured by the method |
JP2010062399A (en) * | 2008-09-05 | 2010-03-18 | Sony Corp | Semiconductor device and method of manufacturing the same, and electronic apparatus |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019071379A (en) * | 2017-10-11 | 2019-05-09 | 凸版印刷株式会社 | Method and apparatus for manufacturing hierarchical structure |
JP7047317B2 (en) | 2017-10-11 | 2022-04-05 | 凸版印刷株式会社 | Manufacturing method and manufacturing equipment for hierarchical structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4994727B2 (en) | Organic transistor active substrate, manufacturing method thereof, and electrophoretic display using the organic transistor active substrate | |
US9060452B2 (en) | Method for manufacturing insulated conductive pattern and laminate | |
EP2960942B1 (en) | Manufacturing methodof a thin-film transistor | |
US8381649B2 (en) | Printing method and display apparatus manufacturing method | |
CN108987449B (en) | Pixel defining layer, manufacturing method thereof and display substrate | |
TWI383503B (en) | A pattern forming method, a manufacturing method of a semiconductor device, and a semiconductor device | |
TW200950973A (en) | Intaglio printing plate, production method for intaglio printing plate, production method for electronic substrate, and production method for display device | |
US20170309654A1 (en) | Display Substrate and Manufacturing Method Thereof, Display Apparatus | |
CN113782256B (en) | Method for manufacturing low-surface-roughness transparent electrode | |
WO2018082327A1 (en) | Method of fabricating electrodes, method of fabricating thin film transistor, method of fabricating array substrate, thin film transistor, array substrate, and display apparatus | |
US8029852B2 (en) | Contact printing oxide-based electrically active micro-features | |
JP2014146625A (en) | Method for forming embedded electrode or wiring | |
US20150270297A1 (en) | Half tone mask plate, array substrate and method for manufacturing the same, display apparatus | |
JPWO2011058611A1 (en) | Thin film transistor manufacturing method | |
CN107993981B (en) | TFT substrate and method for manufacturing the same | |
JP2006186293A (en) | Method of manufacturing thin film transistor | |
TWI469224B (en) | Organic thin film transistor and fabricating the same | |
JP2015159277A (en) | Manufacturing method of electronic device | |
CN111370426A (en) | Display back plate, manufacturing method thereof and display device | |
US8796083B2 (en) | Fluoropolymer mask for transistor channel definition | |
CN109088001B (en) | Organic thin film transistor and preparation method thereof | |
TW201222670A (en) | Method for patterning a metal layer and method for manufacturing semiconductor devices by using the same | |
JP2007005445A (en) | Forming method of electrode circuit of semiconductor device and removal plate used therefor | |
CN107709609A (en) | The manufacture method of the manufacture method of wiring pattern, the manufacture method of conducting film and transistor | |
de la Fuente Vornbrock et al. | Printing and scaling of metallic traces and capacitors using a laboratory-scale rotogravure press |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151016 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161101 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170425 |