JP2014138113A - Wafer processing method - Google Patents

Wafer processing method Download PDF

Info

Publication number
JP2014138113A
JP2014138113A JP2013006489A JP2013006489A JP2014138113A JP 2014138113 A JP2014138113 A JP 2014138113A JP 2013006489 A JP2013006489 A JP 2013006489A JP 2013006489 A JP2013006489 A JP 2013006489A JP 2014138113 A JP2014138113 A JP 2014138113A
Authority
JP
Japan
Prior art keywords
wafer
group
division
modified layer
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013006489A
Other languages
Japanese (ja)
Other versions
JP6045361B2 (en
Inventor
Kei Tanaka
圭 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2013006489A priority Critical patent/JP6045361B2/en
Publication of JP2014138113A publication Critical patent/JP2014138113A/en
Application granted granted Critical
Publication of JP6045361B2 publication Critical patent/JP6045361B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dicing (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a wafer processing method capable of dividing even a wafer with a small device chip size into device chips without causing a division failure.SOLUTION: A first modified layer forming step comprises: a group region processing step; and a group setting step. The group region processing step processes one first division schedule line S1 by setting two adjacent devices 15 aligned along the first division schedule line S1 as a group G, continuously irradiating a wafer with a laser beam along a region corresponding to the group G, and repeatedly irradiating the wafer again with a laser beam along a region next to the group G beyond an intersection portion between the first division schedule line and a second division schedule line S2. The group setting step sets two devices 15 as one group by sliding the wafer by the group G set in the group region processing step and one device chip 15 in the first division schedule line S1 adjacent to the first division schedule line S1 having been subjected to the group region processing step.

Description

本発明は、ウエーハの加工方法、特に、ウエーハを個々のデバイスチップに分割するウエーハの加工方法に関する。   The present invention relates to a wafer processing method, and more particularly to a wafer processing method for dividing a wafer into individual device chips.

IC、LSI、LED等の複数のデバイスが分割予定ラインによって区画され表面に形成されたシリコンウエーハ、サファイアウエーハ等のウエーハは、加工装置によって個々のデバイスに分割され、分割されたデバイスは携帯電話、パソコン等の各種電子機器に広く利用されている。   A wafer such as a silicon wafer or a sapphire wafer formed on the surface by dividing a plurality of devices such as IC, LSI, LED, etc. by dividing lines is divided into individual devices by a processing apparatus, and the divided devices are mobile phones, Widely used in various electronic devices such as personal computers.

ウエーハの分割には、ダイサーと呼ばれる切削装置を用いたダイシング方法が広く採用されている。ダイシング方法では、ダイアモンド等の砥粒を金属や樹脂で固めて厚さ30μm程度とした切削ブレードを、30000rpm程度の高速で回転させつつウエーハへと切り込ませることでウエーハを切削し、個々のデバイスチップへと分割する。   A dicing method using a cutting device called a dicer is widely used for dividing the wafer. In the dicing method, a wafer is cut by cutting a wafer into a wafer while rotating a cutting blade having a thickness of about 30 μm by solidifying abrasive grains such as diamond with a metal or a resin at a high speed of about 30000 rpm. Divide into chips.

一方、近年では、レーザービームを用いてウエーハを個々のデバイスチップに分割する方法が開発され、実用化されている。レーザービームを用いてウエーハを個々のデバイスチップに分割する方法として、以下に説明する第1及び第2の加工方法が知られている。   On the other hand, in recent years, a method of dividing a wafer into individual device chips using a laser beam has been developed and put into practical use. As methods for dividing a wafer into individual device chips using a laser beam, first and second processing methods described below are known.

第1の加工方法は、ウエーハに対して透過性を有する波長(例えば1064nm)のレーザービームの集光点を分割予定ラインに対応するウエーハの内部に位置付けて、レーザービームを分割予定ラインに沿って照射してウエーハ内部に改質層を形成し、その後分割装置によりウエーハに外力を付与してウエーハを改質層を分割起点として個々のデバイスチップに分割する方法である(例えば、特許第3408805号参照)。   In the first processing method, a condensing point of a laser beam having a wavelength transparent to the wafer (for example, 1064 nm) is positioned inside the wafer corresponding to the division line, and the laser beam is aligned along the division line. This is a method in which a modified layer is formed inside the wafer by irradiation, and then an external force is applied to the wafer by a dividing device to divide the wafer into individual device chips using the modified layer as a starting point (for example, Japanese Patent No. 3408805). reference).

第2の加工方法は、ウエーハに対して吸収性を有する波長(例えば355nm)のレーザービームの集光点を分割予定ラインに対応する領域に照射してアブレーション加工により加工溝を形成し、その後外力を付与してウエーハを加工溝を分割起点として個々のデバイスチップに分割する方法である(例えば、特開平10−305420号参照)。   In the second processing method, a processing groove is formed by ablation processing by irradiating a condensing point of a laser beam having a wavelength (for example, 355 nm) having an absorptivity with respect to a wafer to an area corresponding to a division-scheduled line. Is used to divide the wafer into individual device chips with the processing groove as a starting point (see, for example, JP-A-10-305420).

レーザービームを用いる加工方法は、ダイサーによるダイシング方法に比べて加工速度を早くすることができるとともに、サファイアやSiC等の硬度の高い素材からなるウエーハであっても比較的容易に加工することができる。   The processing method using a laser beam can increase the processing speed as compared with a dicing method using a dicer, and can relatively easily process even a wafer made of a material having high hardness such as sapphire or SiC. .

また、改質層又は加工溝を例えば10μm以下等の狭い幅とすることができるので、ダイシング方法で加工する場合に対してウエーハ1枚当たりのデバイス取り量を増やすことができるという利点を有している。   In addition, since the modified layer or the processed groove can be made to have a narrow width of, for example, 10 μm or less, there is an advantage that the amount of devices taken per wafer can be increased as compared with the case of processing by the dicing method. ing.

ところが、ウエーハの内部に改質層を形成し、改質層を分割起点にウエーハを個々のデバイスチップに分割する加工方法では、分割予定ラインが蛇行して分割され易い。   However, in a processing method in which a modified layer is formed inside the wafer and the wafer is divided into individual device chips from the modified layer as a starting point, the division lines are likely to meander and be divided.

その結果、ウエーハは分割予定ラインが交差する近傍において、すでに改質層が形成されている部分へレーザービームを照射するため、改質層が歪んだり十分に形成できない等加工性が損なわれ、チップの分割不良が発生し易いという問題がある。この問題を解決するため、分割予定ラインが交差する部分を除いてレーザービームを照射する加工方法が特許第4767711号公報で提案されている。   As a result, the wafer irradiates the laser beam to the part where the modified layer has already been formed in the vicinity where the planned dividing lines intersect, so that the workability is impaired, such as the modified layer being distorted or not sufficiently formed. There is a problem that the division failure is likely to occur. In order to solve this problem, Japanese Patent No. 4776711 proposes a processing method for irradiating a laser beam excluding a portion where the planned dividing lines intersect.

特許第3408805号公報Japanese Patent No. 3408805 特開平10−305420号公報JP-A-10-305420 特許第4767711号公報Japanese Patent No. 4776711

しかし、分割予定ラインが交差する部分を除いてレーザービームを照射する従来の加工方法では、チップサイズが小さくなると未加工部分の割合が大きくなり、改質層から延びるクラックの交差点付近への伸びが不十分となるため、分割できない部分ができてしまうという課題があった。   However, in the conventional processing method in which the laser beam is irradiated except for the portion where the planned dividing lines intersect, the proportion of the unprocessed portion increases as the chip size decreases, and the crack extending from the modified layer extends to the vicinity of the intersection. Since this is insufficient, there is a problem that a portion that cannot be divided is created.

本発明はこのような点に鑑みてなされたものであり、その目的とするところは、小さなデバイスチップサイズを有するウエーハでも、分割不良を起こすことなくウエーハをデバイスチップに分割可能なウエーハの加工方法を提供することである。   The present invention has been made in view of the above points, and an object of the present invention is to provide a wafer processing method that can divide a wafer into device chips without causing a division failure even with a wafer having a small device chip size. Is to provide.

本発明によると、第1の方向に伸長する複数の第1分割予定ラインと該第1分割予定ラインと交差して形成された複数の第2分割予定ラインによって区画された各領域にデバイスが形成されたウエーハを加工するウエーハの加工方法であって、ウエーハに対して透過性を有する波長のレーザービームの集光点をウエーハの内部に位置付けながら該第1分割予定ラインに沿ってレーザービームを照射して、ウエーハの内部に第1改質層を形成する第1改質層形成ステップと、該第1改質層形成ステップを実施した後、ウエーハに対して透過性を有する波長のレーザービームの集光点をウエーハの内部に位置付けながら該第2分割予定ラインに沿ってレーザービームを照射して、ウエーハの内部に第2改質層を形成する第2改質層形成ステップと、該第1及び第2改質層が形成されたウエーハに外力を付与し、該第1及び第2分割予定ラインに沿ってウエーハを個々のデバイスチップへと分割する分割ステップと、を含み、該第1改質層形成ステップは、該第1分割予定ラインに沿って並ぶ隣接した二つのデバイスをグループとし、第1グループに対応した領域に沿って該レーザービームを連続して照射した後、該第2分割予定ラインとの交差部を超えて該第1グループの隣の第2グループに対応した領域に沿って再びレーザービームを照射することを繰り返し、一本の該第1分割予定ラインを加工するグループ領域加工ステップと、該グループ領域加工ステップを実施した該第1分割予定ラインに隣接した第1分割予定ラインにおいて、該グループ領域加工ステップで設定された該グループと1個のデバイスチップ分ずらして該二つのデバイスをグループと設定するグループ設定ステップと、を含み、該グループ領域加工ステップと該グループ設定ステップとを交互に繰り返して、該第1分割予定ラインを全て加工することを特徴とするウエーハの加工方法が提供される。   According to the present invention, a device is formed in each region defined by a plurality of first division planned lines extending in the first direction and a plurality of second division planned lines formed intersecting the first division planned lines. This is a wafer processing method for processing a processed wafer, and a laser beam is irradiated along the first division line while a condensing point of a laser beam having a wavelength that is transparent to the wafer is positioned inside the wafer. Then, after performing the first modified layer forming step for forming the first modified layer inside the wafer, and the first modified layer forming step, a laser beam having a wavelength that is transparent to the wafer. A second modified layer forming step of forming a second modified layer inside the wafer by irradiating a laser beam along the second division line while positioning the condensing point inside the wafer; A dividing step of applying an external force to the wafer on which the first and second modified layers are formed and dividing the wafer into individual device chips along the first and second scheduled dividing lines, In the first modified layer forming step, two adjacent devices arranged along the first division line are grouped, and the laser beam is continuously irradiated along the region corresponding to the first group, Repeatedly irradiates the laser beam along the area corresponding to the second group adjacent to the first group beyond the intersection with the second divided line, and processes one first planned line. The group area processing step, and the first division line adjacent to the first division line on which the group area processing step has been performed, and the group area processing step. And a group setting step for setting the two devices as a group by shifting the group by one device chip, and alternately repeating the group region processing step and the group setting step, A wafer processing method characterized by processing all the lines is provided.

好ましくは、前記第2改質層形成ステップでは、該第2分割予定ラインに沿って該レーザービームを照射する際、該第2分割予定ラインと交差する該第1分割予定ラインに沿って既に前記第1改質層が形成されている領域を除いて該レーザービームを照射する。   Preferably, in the second modified layer forming step, when the laser beam is irradiated along the second scheduled division line, the second modified layer forming step already includes the first scheduled division line that intersects the second scheduled division line. The laser beam is irradiated except for the region where the first modified layer is formed.

本発明の加工方法によると、一つのデバイスチップにおいて、第1及び第2分割予定ラインに沿ったどちらの方向においても、他方の分割予定ラインに沿った改質層と交差することなく改質層が形成される交差部があるため、良好な加工性を有する改質層を全ての交差部で、且つ第1、第2分割予定ラインのどちらにも形成できるため、ウエーハの分割不良を防止することができる。   According to the processing method of the present invention, in one device chip, the modified layer does not intersect the modified layer along the other divided line in either direction along the first and second divided lines. Since there is a crossing portion in which a modified layer having good processability is formed, it is possible to form a reformed layer having good workability at all the crossing portions and in both the first and second division planned lines, thereby preventing wafer division failure. be able to.

半導体ウエーハの表面側斜視図である。It is a surface side perspective view of a semiconductor wafer. 外周部が環状フレームに貼着されたダイシングテープに半導体ウエーハの表面側を貼着する様子を示す分解斜視図である。It is a disassembled perspective view which shows a mode that the surface side of a semiconductor wafer is stuck to the dicing tape with which the outer peripheral part was stuck to the cyclic | annular flame | frame. レーザービーム照射ユニットのブロック図である。It is a block diagram of a laser beam irradiation unit. 第1改質層形成ステップを示す斜視図である。It is a perspective view which shows a 1st modified layer formation step. 第1改質層形成ステップを示す断面図である。It is sectional drawing which shows a 1st modified layer formation step. 第1改質層形成ステップが実施されたウエーハの説明図である。It is explanatory drawing of the wafer in which the 1st modified layer formation step was implemented. 第1実施形態の第2改質層形成ステップを示す断面図である。It is sectional drawing which shows the 2nd modified layer formation step of 1st Embodiment. 第1改質層形成ステップ及び第1実施形態の第2改質層形成ステップが実施されたウエーハの説明図である。It is explanatory drawing of the wafer in which the 1st modified layer formation step and the 2nd modified layer formation step of 1st Embodiment were implemented. 第2実施形態の第2改質層形成ステップを示す断面図である。It is sectional drawing which shows the 2nd modified layer formation step of 2nd Embodiment. 第1改質層形成ステップ及び第2実施形態の第2改質層形成ステップが実施されたウエーハの説明図である。It is explanatory drawing of the wafer in which the 1st modified layer formation step and the 2nd modified layer formation step of 2nd Embodiment were implemented. 分割装置の斜視図である。It is a perspective view of a dividing device. 分割ステップを示す断面図である。It is sectional drawing which shows a division | segmentation step.

以下、本発明の実施形態を図面を参照して詳細に説明する。図1を参照すると、本発明の加工方法の加工対象となる被加工物の一種である半導体ウエーハ(以下、単にウエーハと略称することがある)11の表面側斜視図が示されている。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Referring to FIG. 1, there is shown a front side perspective view of a semiconductor wafer (hereinafter sometimes simply referred to as a wafer) 11 which is a kind of workpiece to be processed by the processing method of the present invention.

ウエーハ11の表面11aにおいては、複数の第1分割予定ライン(ストリート)S1と複数の第2分割予定ライン(第2ストリート)S2とが直交して形成されており、第1分割予定ラインS1と第2分割予定ラインS2とによって区画された各領域にIC、LSI等のデバイス15が形成されている。   On the front surface 11a of the wafer 11, a plurality of first division planned lines (streets) S1 and a plurality of second division planned lines (second streets) S2 are formed orthogonal to each other. A device 15 such as an IC or an LSI is formed in each region partitioned by the second scheduled division line S2.

本発明の加工方法を実施するのにあたり、図2に示すように、ウエーハ11の表面11aが、外周部が環状フレームFに貼着された粘着テープであるダイシングテープTに貼着され、ウエーハ11の裏面11bが表面に露出する形態とする。   In carrying out the processing method of the present invention, as shown in FIG. 2, the surface 11 a of the wafer 11 is attached to a dicing tape T, which is an adhesive tape having an outer peripheral portion attached to the annular frame F. The back surface 11b is exposed to the front surface.

図3を参照すると、本発明の加工方法を実施するのに適したレーザー加工装置のレーザービーム照射ユニット10のブロック図が示されている。レーザービーム照射ユニット10は、レーザービーム発生ユニット12と、集光器14とから構成される。   Referring to FIG. 3, a block diagram of a laser beam irradiation unit 10 of a laser processing apparatus suitable for carrying out the processing method of the present invention is shown. The laser beam irradiation unit 10 includes a laser beam generation unit 12 and a condenser 14.

レーザービーム発生ユニット12は、YAGレーザー又はYVO4レーザーを発振するレーザー発振器16と、繰り返し周波数設定手段18と、パルス幅調整手段20と、パワー調整手段22とを含んでいる。   The laser beam generation unit 12 includes a laser oscillator 16 that oscillates a YAG laser or a YVO4 laser, a repetition frequency setting unit 18, a pulse width adjustment unit 20, and a power adjustment unit 22.

レーザービーム発生ユニット12のパワー調整手段22により所定パワーに調整されたパルスレーザービームは、集光器14のミラー24で反射され、更に集光用対物レンズ26によって集光されてチャックテーブル28に保持されたウエーハ11に照射される。   The pulsed laser beam adjusted to a predetermined power by the power adjusting means 22 of the laser beam generating unit 12 is reflected by the mirror 24 of the condenser 14 and further condensed by the condenser objective lens 26 and held on the chuck table 28. The irradiated wafer 11 is irradiated.

次に、図4乃至図12を参照して、本発明実施形態に係るウエーハ11の加工方法について詳細に説明する。まず、図4及び図5を参照して、第1改質層形成ステップについて説明する。図4は第1改質層形成ステップを示す斜視図、図5はその断面図である。   Next, with reference to FIG. 4 thru | or FIG. 12, the processing method of the wafer 11 which concerns on embodiment of this invention is demonstrated in detail. First, the first modified layer forming step will be described with reference to FIGS. 4 and 5. FIG. 4 is a perspective view showing the first modified layer forming step, and FIG. 5 is a sectional view thereof.

第1改質層形成ステップでは、ウエーハ11に対して透過性を有する波長(例えば1064nm)のレーザービームの集光点を第1分割予定ラインS1に対応するウエーハ11の内部に位置付けて、チャックテーブル28を矢印X1方向に移動しながらレーザービームを第1分割予定ラインS1に沿って照射してウエーハ11内部に改質層17を形成する。図5(B)で、符号19はレーザービームの非照射領域を示している。   In the first modified layer forming step, a condensing point of a laser beam having a wavelength (for example, 1064 nm) having transparency with respect to the wafer 11 is positioned inside the wafer 11 corresponding to the first division line S1, and a chuck table is formed. The modified layer 17 is formed inside the wafer 11 by irradiating the laser beam 28 along the first division planned line S1 while moving 28 in the arrow X1 direction. In FIG. 5B, reference numeral 19 denotes a non-irradiated region of the laser beam.

この第1改質層形成ステップは、図6に示すように、第1分割予定ラインS1に沿って並ぶ隣接した二つのデバイスチップ15をグループGとし、このグループGに対応した領域に沿ってレーザービームを連続して照射した後、第2分割予定ラインS2との交差部を超えて該グループGの隣のグループGに対応した領域に沿って再びレーザービームを照射することを繰り返し、一本の第1分割予定ラインS1をレーザー加工するグループ領域加工ステップを含んでいる。   In this first modified layer forming step, as shown in FIG. 6, two adjacent device chips 15 arranged along the first division line S1 are set as a group G, and a laser is formed along a region corresponding to the group G. After continuously irradiating the beam, the laser beam is repeatedly irradiated again along the region corresponding to the group G adjacent to the group G beyond the intersection with the second division planned line S2, A group region processing step for laser processing the first division planned line S1 is included.

第1改質層形成ステップは更に、グループ領域加工ステップを実施した第1分割予定ラインS1に隣接した第1分割予定ラインS1において、該グループ領域加工ステップで設定されたグループGと1個のデバイスチップ分ずらして二つのデバイスチップ15をグループGと設定するグループ設定ステップを含んでいる。   The first modified layer forming step further includes a group G and one device set in the group region processing step in the first division line S1 adjacent to the first division line S1 in which the group region processing step is performed. It includes a group setting step for setting two device chips 15 as a group G by shifting the chips.

そして、第1改質層形成ステップでは、グループ領域加工ステップとグループ設定ステップとを交互に繰り返し、第1の方向に伸長する第1分割予定ラインS1を全てレーザー加工してウエーハ11の内部に第1改質層17を形成する。   Then, in the first modified layer forming step, the group region processing step and the group setting step are alternately repeated, and all the first division planned lines S1 extending in the first direction are laser processed, and the first modified layer forming step is performed inside the wafer 11. 1 The modified layer 17 is formed.

本発明のウエーハの加工方法では、第1改質層形成ステップを実施した後、チャックテーブル24を90度回転し、図7に示すように、ウエーハ11に対して透過性を有する波長(例えば1064nm)のレーザービームの集光点を第2分割予定ラインS2に対応するウエーハ11の内部に位置付けて、チャックテーブル28を矢印X1方向に加工送りしてレーザービームを第2分割予定ラインS2に沿って照射してウエーハ11内部に第2改質層17aを形成する。   In the wafer processing method of the present invention, after the first modified layer forming step is performed, the chuck table 24 is rotated by 90 degrees, and as shown in FIG. 7, the wavelength (for example, 1064 nm) having transparency to the wafer 11. ) Is positioned inside the wafer 11 corresponding to the second scheduled division line S2, the chuck table 28 is processed and fed in the direction of the arrow X1, and the laser beam is moved along the second scheduled division line S2. Irradiation forms the second modified layer 17 a inside the wafer 11.

この第2改質層17aは第2分割予定ラインS2に沿って連続的に形成する。この第2改質層形成ステップを、第2の方向に伸長する第2分割予定ラインS2の全てについて実施する。   The second modified layer 17a is continuously formed along the second scheduled division line S2. This second modified layer forming step is performed for all of the second scheduled division lines S2 extending in the second direction.

全ての第1分割予定ラインS1に沿ってウエーハ11内部に第1改質層17を形成し、チャックテーブル24を90度回転してから、全ての第2分割予定ラインS2に沿ってウエーハ11内部に第2改質層17aを形成したウエーハ11の説明図が図8に示されている。   The first modified layer 17 is formed inside the wafer 11 along all the first division lines S1, the chuck table 24 is rotated by 90 degrees, and then the wafer 11 is arranged along all the second division lines S2. FIG. 8 is an explanatory view of the wafer 11 on which the second modified layer 17a is formed.

図8から明らかなように、本実施形態のレーザー加工方法では、一つのデバイスチップ15において、第1及び第2分割予定ラインS1,S2に沿ったどちらの方向においても、他方の分割予定ラインに沿った改質層17,17aと交差することなく改質層17a、17が形成される交差部があるため、良好な加工性の改質層17,17aを全ての交差部で、且つ第1及び第2分割予定ラインS1,S2のどちらの方向でも形成することができる。従って、後の分割ステップにおいてウエーハ11の分割不良を防ぐことができる。   As is apparent from FIG. 8, in the laser processing method of the present embodiment, in one device chip 15, the other scheduled line in both directions along the first and second scheduled lines S 1 and S 2. Since there are intersecting portions where the reforming layers 17a and 17 are formed without intersecting the reforming layers 17 and 17a along, the reforming layers 17 and 17a having good workability are formed at all the intersecting portions. And it can be formed in either direction of the second scheduled division lines S1 and S2. Accordingly, it is possible to prevent the division failure of the wafer 11 in the subsequent division step.

次に、図9を参照して、本発明第2実施形態の第2改質層形成ステップについて説明する。この第2実施形態の第2改質層形成ステップでは、チャックテーブル24を矢印X1方向に加工送りしながら第2分割予定ラインS2に沿ってレーザービームを照射する際に、第2分割予定ラインS2と交差する第1分割予定ラインS1に沿って第1改質層17が既に形成されている領域を除いてレーザービームを照射して、ウエーハ11の内部に第2改質層17aを形成する。図9(B)で、符号19aはレーザービームの非照射領域を示している。   Next, with reference to FIG. 9, the 2nd modified layer formation step of 2nd Embodiment of this invention is demonstrated. In the second modified layer forming step of the second embodiment, when the laser beam is irradiated along the second division planned line S2 while feeding the chuck table 24 in the direction of the arrow X1, the second division planned line S2 is used. The second modified layer 17 a is formed inside the wafer 11 by irradiating the laser beam except the region where the first modified layer 17 has already been formed along the first division line S 1 intersecting with the first divided line S 1. In FIG. 9B, reference numeral 19a indicates a non-irradiated region of the laser beam.

図10を参照すると、全ての第1分割予定ラインS1に沿って第1改質層形成ステップを実施した後、チャックテーブル24を90度回転してから、全ての第2分割予定ラインS2に沿って第2実施形態の第2改質層形成ステップを実施したウエーハ11の説明図が示されている。   Referring to FIG. 10, after the first modified layer forming step is performed along all the first division planned lines S <b> 1, the chuck table 24 is rotated by 90 degrees, and then along all the second division planned lines S <b> 2. The explanatory view of wafer 11 which performed the 2nd modification layer formation step of a 2nd embodiment is shown.

本実施形態のレーザー加工方法では、一つのデバイスチップ15において、第1及び第2分割予定ラインS1,S2に沿ったどちらの方向においても、他方の分割予定ラインに沿った改質層17,17aと交差することなく改質層17a,17が形成される交差部が全ての交差部で存在するため、第1実施形態の加工方法と同様に後の分割ステップでのウエーハ11の分割不良を防ぐことができる。   In the laser processing method of the present embodiment, in one device chip 15, the modified layers 17 and 17a along the other division line in either direction along the first and second division lines S1 and S2. Since the intersecting portions where the modified layers 17a and 17 are formed without intersecting with each other exist in all intersecting portions, the division failure of the wafer 11 in the subsequent dividing step is prevented as in the processing method of the first embodiment. be able to.

尚、第1及び第2改質層形成ステップでのレーザー加工条件例は例えば以下の通りである。   Examples of laser processing conditions in the first and second modified layer forming steps are as follows, for example.

光源 :LD励起Qスイッチ Nd:YVO4レーザー
波長 :1064nm
平均出力 :1W
パルス幅 :40ns
集光スポット径 :φ1μm
繰り返し周波数 :100kHz
加工送り速度 :100mm/s
Light source: LD excitation Q switch Nd: YVO4 laser Wavelength: 1064 nm
Average output: 1W
Pulse width: 40 ns
Condensing spot diameter: φ1μm
Repetition frequency: 100 kHz
Processing feed rate: 100 mm / s

第1及び第2改質層形成ステップ実施後、図11に示す分割装置30を使用してウエーハ11に外力を付与し、ウエーハ11を個々のデバイスチップ15へと分割する分割ステップを実施する。   After performing the first and second modified layer forming steps, the dividing step shown in FIG. 11 is used to apply an external force to the wafer 11 and divide the wafer 11 into individual device chips 15.

図11に示す分割装置30は、環状フレームFを保持するフレーム保持手段32と、フレーム保持手段32に保持された環状フレームFに装着されたダイシングテープTを拡張するテープ拡張手段34を具備している。   11 includes a frame holding means 32 that holds the annular frame F, and a tape expansion means 34 that extends the dicing tape T attached to the annular frame F held by the frame holding means 32. Yes.

フレーム保持手段32は、環状のフレーム保持部材36と、フレーム保持部材36の外周に配設された固定手段としての複数のクランプ38から構成される。フレーム保持部材36の上面は環状フレームFを載置する載置面36aを形成しており、この載置面36a上に環状フレームFが載置される。   The frame holding means 32 includes an annular frame holding member 36 and a plurality of clamps 38 as fixing means arranged on the outer periphery of the frame holding member 36. An upper surface of the frame holding member 36 forms a mounting surface 36a on which the annular frame F is placed, and the annular frame F is placed on the mounting surface 36a.

そして、載置面36a上に載置された環状フレームFは、クランプ38によってフレーム保持手段36に固定される。このように構成されたフレーム保持手段32はテープ拡張手段34によって上下方向に移動可能に支持されている。   The annular frame F placed on the placement surface 36 a is fixed to the frame holding means 36 by the clamp 38. The frame holding means 32 configured in this manner is supported by the tape expanding means 34 so as to be movable in the vertical direction.

テープ拡張手段34は、環状のフレーム保持部材36の内側に配設された拡張ドラム40を具備している。拡張ドラム40の上端は蓋42で閉鎖されている。この拡張ドラム40は、環状フレームFの内径より小さく、環状フレームFに装着されたダイシングテープTに貼着されるウエーハ11の外径より大きい直径を有している。   The tape expansion means 34 includes an expansion drum 40 disposed inside an annular frame holding member 36. The upper end of the expansion drum 40 is closed with a lid 42. The expansion drum 40 has a diameter smaller than the inner diameter of the annular frame F and larger than the outer diameter of the wafer 11 attached to the dicing tape T attached to the annular frame F.

拡張ドラム40はその下端に一体的に形成された支持フランジ44を有している。テープ拡張手段34は更に、環状のフレーム保持部材36を上下方向に移動する駆動手段46を具備している。この駆動手段46は支持フランジ44上に配設された複数のエアシリンダ48から構成されており、そのピストンロッド50はフレーム保持部材36の下面に連結されている。   The expansion drum 40 has a support flange 44 integrally formed at the lower end thereof. The tape expanding means 34 further includes a driving means 46 for moving the annular frame holding member 36 in the vertical direction. The drive means 46 is composed of a plurality of air cylinders 48 disposed on the support flange 44, and the piston rod 50 is connected to the lower surface of the frame holding member 36.

複数のエアシリンダ48から構成される駆動手段46は、環状のフレーム保持部材36を、その載置面36aが拡張ドラム40の上端である蓋42の表面と略同一高さとなる基準位置と、拡張ドラム40の上端より所定量下方の拡張位置との間で上下方向に移動する。   The driving means 46 composed of a plurality of air cylinders 48 includes an annular frame holding member 36, a reference position where the mounting surface 36a is substantially the same height as the surface of the lid 42 which is the upper end of the expansion drum 40, and an expansion. It moves in the vertical direction between the extended position below the upper end of the drum 40 by a predetermined amount.

以上のように構成された分割装置30を用いて実施するウエーハ11の分割工程について図12を参照して説明する。図12(A)に示すように、ウエーハ11をダイシングテープTを介して支持した環状フレームFを、フレーム保持部材36の載置面36a上に載置し、クランプ38によってフレーム保持部材36に固定する。この時、フレーム保持部材36はその載置面36aが拡張ドラム40の上端と略同一高さとなる基準位置に位置付けられる。   With reference to FIG. 12, a description will be given of the dividing process of the wafer 11 performed using the dividing apparatus 30 configured as described above. As shown in FIG. 12A, the annular frame F that supports the wafer 11 via the dicing tape T is placed on the placement surface 36 a of the frame holding member 36 and fixed to the frame holding member 36 by the clamp 38. To do. At this time, the frame holding member 36 is positioned at a reference position where the mounting surface 36 a is substantially the same height as the upper end of the expansion drum 40.

次いで、エアシリンダ48を駆動してフレーム保持部材36を図12(B)に示す拡張位置に下降する。これにより、フレーム保持部材36の載置面36a上に固定されている環状フレームFを下降するため、環状フレームFに装着されたダイシングテープTは拡張ドラム40の上端縁に当接して主に半径方向に拡張される。   Next, the air cylinder 48 is driven to lower the frame holding member 36 to the extended position shown in FIG. As a result, the annular frame F fixed on the mounting surface 36a of the frame holding member 36 is lowered, so that the dicing tape T attached to the annular frame F abuts on the upper edge of the expansion drum 40 and mainly has a radius. Expanded in the direction.

その結果、ダイシングテープTに貼着されているウエーハ11には放射状に引張力が作用する。このようにウエーハ11に放射状に引張力が作用すると、第1及び第2分割予定ラインS1,S2に沿って形成された改質層17,17aが分割起点となってウエーハ11が改質層17,17aに沿って分割され、個々のデバイスチップ15に分割される。   As a result, radial tensile forces act on the wafer 11 adhered to the dicing tape T. When a tensile force acts radially on the wafer 11 in this way, the modified layers 17 and 17a formed along the first and second scheduled division lines S1 and S2 serve as division starting points, and the wafer 11 becomes the modified layer 17. , 17a and divided into individual device chips 15.

上述した実施形態では、本発明の加工方法の加工対象なるウエーハとして半導体ウエーハ11について説明したが、被加工物は半導体ウエーハ11に限定されるものではなく、本発明の加工方法は、光デバイスウエーハ、セラミック基板、ガラス基板等の他の被加工物にも同様に適用可能である。   In the embodiment described above, the semiconductor wafer 11 has been described as the wafer to be processed by the processing method of the present invention. However, the workpiece is not limited to the semiconductor wafer 11, and the processing method of the present invention is not limited to the optical device wafer. It can be similarly applied to other workpieces such as ceramic substrates and glass substrates.

11 半導体ウエーハ
S1 第1分割予定ライン
S2 第2分割予定ライン
15 デバイス(デバイスチップ)
10 レーザービーム照射ユニット
12 レーザービーム発生ユニット
14 集光器
17 第1改質層
17a 第2改質層
19,19a レーザービーム非照射領域
G グループ
24 チャックテーブル
30 分割装置
11 Semiconductor wafer S1 First division planned line S2 Second division planned line 15 Device (device chip)
DESCRIPTION OF SYMBOLS 10 Laser beam irradiation unit 12 Laser beam generation unit 14 Condenser 17 1st modified layer 17a 2nd modified layer 19, 19a Laser beam non-irradiation area G Group 24 Chuck table 30 Dividing device

Claims (2)

第1の方向に伸長する複数の第1分割予定ラインと該第1分割予定ラインと交差して形成された複数の第2分割予定ラインによって区画された各領域にデバイスが形成されたウエーハを加工するウエーハの加工方法であって、
ウエーハに対して透過性を有する波長のレーザービームの集光点をウエーハの内部に位置付けながら該第1分割予定ラインに沿ってレーザービームを照射して、ウエーハの内部に第1改質層を形成する第1改質層形成ステップと、
該第1改質層形成ステップを実施した後、ウエーハに対して透過性を有する波長のレーザービームの集光点をウエーハの内部に位置付けながら該第2分割予定ラインに沿ってレーザービームを照射して、ウエーハの内部に第2改質層を形成する第2改質層形成ステップと、
該第1及び第2改質層が形成されたウエーハに外力を付与し、該第1及び第2分割予定ラインに沿ってウエーハを個々のデバイスチップへと分割する分割ステップと、を含み、
該第1改質層形成ステップは、
該第1分割予定ラインに沿って並ぶ隣接した二つのデバイスをグループとし、第1グループに対応した領域に沿って該レーザービームを連続して照射した後、該第2分割予定ラインとの交差部を超えて該第1グループの隣の第2グループに対応した領域に沿って再びレーザービームを照射することを繰り返し、一本の該第1分割予定ラインを加工するグループ領域加工ステップと、
該グループ領域加工ステップを実施した該第1分割予定ラインに隣接した第1分割予定ラインにおいて、該グループ領域加工ステップで設定された該グループと1個のデバイスチップ分ずらして該二つのデバイスをグループと設定するグループ設定ステップと、を含み、
該グループ領域加工ステップと該グループ設定ステップとを交互に繰り返して、該第1分割予定ラインを全て加工することを特徴とするウエーハの加工方法。
Processing a wafer in which a device is formed in each region defined by a plurality of first division lines extending in the first direction and a plurality of second division lines formed intersecting the first division lines A method of processing a wafer,
The first modified layer is formed inside the wafer by irradiating the laser beam along the first division line while positioning the condensing point of the laser beam having a wavelength transmissive to the wafer inside the wafer. A first modified layer forming step,
After performing the first modified layer forming step, the laser beam is irradiated along the second division line while a condensing point of a laser beam having a wavelength transmissive to the wafer is positioned inside the wafer. A second modified layer forming step of forming a second modified layer inside the wafer;
A dividing step of applying an external force to the wafer on which the first and second modified layers are formed and dividing the wafer into individual device chips along the first and second scheduled dividing lines.
The first modified layer forming step includes:
Two adjacent devices arranged along the first division line are grouped, and the laser beam is continuously irradiated along a region corresponding to the first group, and then an intersection with the second division line A group region processing step of repeatedly irradiating the laser beam again along the region corresponding to the second group adjacent to the first group beyond the first group,
In the first division planned line adjacent to the first division planned line that has been subjected to the group region processing step, the two devices are grouped by shifting the group set by the group region processing step by one device chip. And a group setting step for setting,
A wafer processing method, wherein the group region processing step and the group setting step are alternately repeated to process all the first division planned lines.
前記第2改質層形成ステップでは、
該第2分割予定ラインに沿って該レーザービームを照射する際、該第2分割予定ラインと交差する該第1分割予定ラインに沿って既に前記第1改質層が形成されている領域を除いて該レーザービームを照射する請求項1記載のウエーハの加工方法。
In the second modified layer forming step,
When irradiating the laser beam along the second planned division line, except for a region where the first modified layer is already formed along the first planned division line intersecting the second planned division line The wafer processing method according to claim 1, wherein the laser beam is irradiated.
JP2013006489A 2013-01-17 2013-01-17 Wafer processing method Active JP6045361B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013006489A JP6045361B2 (en) 2013-01-17 2013-01-17 Wafer processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013006489A JP6045361B2 (en) 2013-01-17 2013-01-17 Wafer processing method

Publications (2)

Publication Number Publication Date
JP2014138113A true JP2014138113A (en) 2014-07-28
JP6045361B2 JP6045361B2 (en) 2016-12-14

Family

ID=51415450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013006489A Active JP6045361B2 (en) 2013-01-17 2013-01-17 Wafer processing method

Country Status (1)

Country Link
JP (1) JP6045361B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170128104A (en) * 2016-05-13 2017-11-22 가부시기가이샤 디스코 Wafer processing method
KR20180018329A (en) * 2016-08-09 2018-02-21 가부시기가이샤 디스코 Wafer processing method
KR20180032179A (en) * 2016-09-21 2018-03-29 가부시기가이샤 디스코 Processing method of a wafer
KR20180032184A (en) * 2016-09-21 2018-03-29 가부시기가이샤 디스코 Processing method of a wafer
JP2019153731A (en) * 2018-03-06 2019-09-12 株式会社ディスコ Wafer processing method
JP2021034477A (en) * 2019-08-21 2021-03-01 株式会社ディスコ Laser processing method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005286218A (en) * 2004-03-30 2005-10-13 Hamamatsu Photonics Kk Laser processing method and processing object
JP2007220909A (en) * 2006-02-16 2007-08-30 Disco Abrasive Syst Ltd Division method of wafer
US20100078768A1 (en) * 2008-09-29 2010-04-01 Mark Dydyk Wafer cutting methods and packages using dice derived therefrom
JP2012028450A (en) * 2010-07-21 2012-02-09 Hamamatsu Photonics Kk Laser processing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005286218A (en) * 2004-03-30 2005-10-13 Hamamatsu Photonics Kk Laser processing method and processing object
JP2007220909A (en) * 2006-02-16 2007-08-30 Disco Abrasive Syst Ltd Division method of wafer
US20100078768A1 (en) * 2008-09-29 2010-04-01 Mark Dydyk Wafer cutting methods and packages using dice derived therefrom
JP2012028450A (en) * 2010-07-21 2012-02-09 Hamamatsu Photonics Kk Laser processing method

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170128104A (en) * 2016-05-13 2017-11-22 가부시기가이샤 디스코 Wafer processing method
KR102226645B1 (en) 2016-05-13 2021-03-10 가부시기가이샤 디스코 Wafer processing method
KR20180018329A (en) * 2016-08-09 2018-02-21 가부시기가이샤 디스코 Wafer processing method
KR102272439B1 (en) 2016-08-09 2021-07-01 가부시기가이샤 디스코 Wafer processing method
KR20180032179A (en) * 2016-09-21 2018-03-29 가부시기가이샤 디스코 Processing method of a wafer
KR20180032184A (en) * 2016-09-21 2018-03-29 가부시기가이샤 디스코 Processing method of a wafer
KR102294249B1 (en) 2016-09-21 2021-08-25 가부시기가이샤 디스코 Processing method of a wafer
KR102294251B1 (en) 2016-09-21 2021-08-25 가부시기가이샤 디스코 Processing method of a wafer
JP2019153731A (en) * 2018-03-06 2019-09-12 株式会社ディスコ Wafer processing method
JP7082502B2 (en) 2018-03-06 2022-06-08 株式会社ディスコ Wafer processing method
JP2021034477A (en) * 2019-08-21 2021-03-01 株式会社ディスコ Laser processing method
JP7420508B2 (en) 2019-08-21 2024-01-23 株式会社ディスコ Laser processing method

Also Published As

Publication number Publication date
JP6045361B2 (en) 2016-12-14

Similar Documents

Publication Publication Date Title
JP6456228B2 (en) Thin plate separation method
JP6045361B2 (en) Wafer processing method
JP6358940B2 (en) Wafer generation method
JP2017041482A (en) Wafer processing method
TWI697946B (en) Wafer processing method
JP2005332841A (en) Method of dividing wafer
TWI701730B (en) Wafer processing method
JP6013859B2 (en) Wafer processing method
JP6308919B2 (en) Wafer processing method
JP2017054843A (en) Processing method for wafer
JP2016054205A (en) Wafer processing method
JP6029347B2 (en) Wafer processing method
KR20210108310A (en) Method of manufacturing chip
JP2019033212A (en) Division method
JP6494467B2 (en) Wafer processing method
JP2016042516A (en) Wafer processing method
JP2018006575A (en) Method of processing laminated wafer
TWI685886B (en) Wafer processing method
TWI704608B (en) Wafer processing method
JP2017059686A (en) Wafer processing method
JP2013175499A (en) Method of dividing wafer
TWI694507B (en) Wafer processing method
JP6525840B2 (en) Wafer processing method
JP2015107491A (en) Laser processing method
JP2014138114A (en) Wafer processing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161115

R150 Certificate of patent or registration of utility model

Ref document number: 6045361

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250