JP2014136532A - 半導体装置 - Google Patents

Abstract

【課題】単一の外部端子を用いてデジタル信号とアナログ信号の両方を取り扱う。
【解決手段】半導体装置１００は、外部端子Ｔ６と、外部端子Ｔ６の端子電圧ＶＰＢＵＳをデジタル信号として処理するデジタル信号処理部（保護ロジック部１１１、トランジスタ１１２、入力バッファ部１１３）と、端子電圧ＶＰＢＵＳをアナログ信号として処理するアナログ信号処理部（入力バッファ部１１３、出力電流制御部１１４）と、を有する。
【選択図】図１

Description

本発明は、半導体装置に関する。

図１１は、半導体装置の一従来例を示すブロック図（本願出願人によって提案された特許文献１の図８に相当）である。本従来例の半導体装置１は、単一の外部端子Ｔｘを介してプロテクトバス信号ＰＢＵＳ（デジタル信号）の出力と入力の双方を行うことにより、複数の半導体装置間でプロテクトバス信号ＰＢＵＳの相互監視を行い、一つの半導体装置に異常が生じた時点で、全ての半導体装置を強制停止させる異常保護機能を備えている。

特開２０１２−７１７１２号公報（図８など）

しかしながら、外部端子Ｔｘは、プロテクトバス信号ＰＢＵＳ（デジタル信号）の入出力にしか対応しておらず、アナログ信号の入力を受け付けるためには、別途の外部端子を設ける必要があった。

本発明は、本願の発明者によって見い出された上記の問題点に鑑み、単一の外部端子を用いてデジタル信号とアナログ信号の両方を取り扱うことが可能な半導体装置を提供することを目的とする。

上記目的を達成するために、本発明に係る半導体装置は、外部端子と、前記外部端子の端子電圧をデジタル信号として処理するデジタル信号処理部と、前記端子電圧をアナログ信号として処理するアナログ信号処理部と、を有する構成（第１の構成）とされている。

なお、上記第１の構成から成る半導体装置は、負荷への出力電流を生成する出力電流生成部をさらに有し、前記アナログ信号処理部は、前記端子電圧の電圧値に応じて前記出力電流の目標値を可変制御する出力電流制御部を含む構成（第２の構成）にするとよい。

また、上記第２の構成から成る半導体装置は、異常の有無を監視して異常検出信号を生成する異常検出部をさらに有し、前記デジタル信号処理部は、前記外部端子と接地端との間を導通／遮断するトランジスタと、前記異常検出信号に応じて前記トランジスタをオン／オフさせる保護ロジック部と、を含む構成（第３の構成）にするとよい。

また、上記第３の構成から成る半導体装置において、前記保護ロジック部は、前記端子電圧と所定の閾値電圧との比較結果に応じて前記デジタル信号の論理レベルを判定し、その判定結果に応じて前記出力電流生成部のイネーブル信号を生成する構成（第４の構成）にするとよい。

また、上記第４の構成から成る半導体装置において、前記端子電圧は、前記閾値電圧を跨がないようにアナログ可変範囲が設定されている構成（第５の構成）にするとよい。

また、上記第５の構成から成る半導体装置において、前記異常検出部は、減電圧を検出する減電圧検出部、温度異常を検出する温度異常検出部、負荷オープンを検出する負荷オープン検出部、負荷ショートを検出する負荷ショート検出部、及び、過電流を検出する過電流検出部のうち、少なくとも一つを含む構成（第６の構成）にするとよい。

また、上記第６の構成から成る半導体装置において、前記外部端子には、周囲温度に応じて抵抗値が変化するサーミスタが外付けされる構成（第７の構成）にするとよい。

また、本発明に係るＬＥＤ照明装置は、ＬＥＤ［light emitting diode］と、前記ＬＥＤに出力電流を供給する上記第１〜第７いずれかの構成から成る半導体装置と、を有する構成（第８の構成）とされている。

なお、上記第８の構成から成るＬＥＤ照明装置は、ＬＥＤヘッドライトモジュール、ＬＥＤターンランプモジュール、または、ＬＥＤリアランプモジュールとして提供される構成（第９の構成）にするとよい。

また、本発明に係る車両は、上記第８または第９の構成から成るＬＥＤ照明装置を有する構成（第１０の構成）とされている。

本発明によれば、単一の外部端子を用いてデジタル信号とアナログ信号の両方を取り扱うことが可能な半導体装置を提供することができる。

車両用ＬＥＤドライバＩＣの一構成例を示すブロック図 車両用ＬＥＤドライバＩＣ１００の一利用例を示すアプリケーション図 車両用ＬＥＤドライバＩＣ１００の一動作例を示すタイミングチャート 外部端子Ｔ６の一接続例を示すアプリケーション図 プロテクトバスを用いた連携保護動作の一例を示すタイミングチャート 車両用ＬＥＤドライバＩＣ１００の要部構成を示す回路図 端子電圧ＶＰＢＵＳと出力電流ＩＬＥＤの設定値との相関図 周囲温度Ｔａと出力電流ＩＬＥＤの設定値との相関図 車両用ＬＥＤドライバＩＣ１００が搭載される車両の外観図（前面） 車両用ＬＥＤドライバＩＣ１００が搭載される車両の外観図（背面） ＬＥＤヘッドライトモジュールの外観図 ＬＥＤターンランプモジュールの外観図 ＬＥＤリアランプモジュールの外観図 半導体装置の一従来例を示すブロック図

＜ブロック図＞
図１は、車両用ＬＥＤドライバＩＣの一構成例を示すブロック図である。本構成例の車両用ＬＥＤドライバＩＣ１００（以下、ＩＣ１００と略称する）は、Ｎチャネル型ＭＯＳ［metal oxide semiconductor］電界効果トランジスタ１０１と、ドライバ部１０２と、ＣＲタイマ部１０３と、基準電圧生成部１０４と、減電圧検出部１０５と、温度異常検出部１０６と、過電流検出部１０７と、ＬＥＤオープン検出部１０８と、ＬＥＤショート検出部１０９と、出力電流検出部１１０と、保護ロジック部１１１と、Ｎチャネル型ＭＯＳ電界効果トランジスタ１１２と、入力バッファ部１１３と、出力電流制御部１１４と、電圧源１１５〜１１７と、を有するシリコンモノリシック半導体集積回路装置である。

また、ＩＣ１００は、外部との電気的な接続を確立するための手段として、外部端子Ｔ１〜Ｔ８を有する。外部端子Ｔ１は、入力電圧ＶＩＮが印加される電源電圧端子である。外部端子Ｔ２は、出力電流ＩＬＥＤに応じたセンス電圧ＶＳＥが印加される出力電流検出端子である。外部端子Ｔ３は、ＣＲタイマ部１０３のディスチャージ設定端子である。外部端子Ｔ４は、ＣＲタイマ部１０３のＰＷＭ［pulse width modulation］調光タイマ設定端子である。外部端子Ｔ５は、基準電圧ＶＲＥＧが印加される基準電圧出力端子である。外部端子Ｔ６は、異常検出入出力端子、兼、出力電流ディレーティング設定端子である。外部端子Ｔ７は、トランジスタ１０１のドレイン接続端子（出力端子）である。外部端子Ｔ８は、パワー系のグランド端子である。

＜アプリケーション図＞
図２は、ＩＣ１００の一利用例（ＬＥＤ照明装置）を示すアプリケーション図である。本アプリケーションにおいて、ＩＣ１００には、バッテリＥ１と、スイッチＳＷ１及びＳＷ２と、ダイオードＤ１〜Ｄ３と、ツェナダイオードＤ４及びＤ５と、コンデンサＣ１〜Ｃ３と、抵抗Ｒ１〜Ｒ６と、負特性サーミスタＲ７と、発光ダイオード列ＬＥＤと、コイルＬ１と、Ｐチャネル型ＭＯＳ電界効果トランジスタＰ１と、Ｎチャネル型ＭＯＳ電界効果トランジスタＮ１と、が外部接続される。

バッテリＥ１の正極端は、スイッチＳＷ１及びＳＷ２の第１端に各々接続されている。バッテリＥ１の負極端は、接地端に接続されている。スイッチＳＷ１の第２端は、ダイオードＤ１のアノードに接続されている。スイッチＳＷ２の第２端は、ダイオードＤ２及びＤ３のアノードに各々接続されている。ダイオードＤ１及びＤ２のカソードは、外部端子Ｔ１に接続されている。ダイオードＤ３のカソードは、外部端子Ｔ４に接続されている。コンデンサＣ１の第１端とツェナダイオードＤ４のカソードは、外部端子Ｔ１に接続されている。コンデンサＣ１の第２端とツェナダイオードＺＤ１のアノードは、接地端に接続されている。

抵抗Ｒ１の第１端は、外部端子Ｔ１に接続されている。抵抗Ｒ１の第２端は、外部端子Ｔ２に接続されている。抵抗Ｒ３の第１端は、基準電圧ＶＲＥＧの印加端に接続されている。抵抗Ｒ３の第２端と抵抗Ｒ４の第１端は、外部端子Ｔ３に接続されている。抵抗Ｒ４の第２端とコンデンサＣ２の第１端は、外部端子Ｔ４に接続されている。コンデンサＣ２の第２端は、接地端に接続されている。

トランジスタＰ１のソースは、抵抗Ｒ１の第２端に接続されている。トランジスタＰ１のドレインは、発光ダイオード列ＬＥＤのアノードに接続されている。発光ダイオード列ＬＥＤのカソードは、コイルＬ１の第１端に接続されている。コイルＬ１の第２端は、外部端子Ｔ７に接続されると共に、ツェナダイオードＤ５のアノードにも接続されている。ツェナダイオードＤ５のカソードと抵抗Ｒ２の第１端は、抵抗Ｒ１の第１端に接続されている。抵抗Ｒ２の第２端とトランジスタＮ１のドレインは、トランジスタＰ１のゲートに接続されている。トランジスタＮ１のソースは、接地端に接続されている。トランジスタＮ１のゲートは、外部端子Ｔ６に接続されている。

抵抗Ｒ５の第１端とコンデンサＣ３の第１端は、外部端子Ｔ５に接続されている。抵抗Ｒ５の第２端と抵抗Ｒ６の第１端は、外部端子Ｔ６に接続されている。抵抗Ｒ６の第２端は、負特性サーミスタＲ７の第１端に接続されている。負特性サーミスタＲ７の第２端とコンデンサＣ３の第２端は、接地端に接続されている。外部端子Ｔ８は、接地端に接続されている。

本アプリケーションにおいて、ＰＷＭモード時には、スイッチＳＷ１がオンされて、スイッチＳＷ２がオフされる。その結果、ＰＷＭモード時には、バッテリＥ１からスイッチＳＷ１とダイオードＤ１を介して外部端子Ｔ１に入力電圧ＶＩＮが印加される。また、外部端子Ｔ４は、バッテリＥ１に対してオープン状態とされる。一方、ＤＣモード時には、スイッチＳＷ１がオフされて、スイッチＳＷ２がオンされる。その結果、ＤＣモード時には、バッテリＥ１からスイッチＳＷ２とダイオードＤ２を介して外部端子Ｔ１に入力電圧ＶＩＮが印加される。また、外部端子Ｔ４には、バッテリＥ１からスイッチＳＷ２とダイオードＤ３を介してＤＣ電圧（バッテリ電圧ＶＢ）が印加される。

＜回路ブロックの概要＞
図１に戻り、ＩＣ１００に集積化された回路ブロック毎の概要を説明する。

トランジスタ１０１は、ゲート信号Ｇ１に基づいて外部端子Ｔ７と外部端子Ｔ８との間を導通／遮断するスイッチ素子（出力トランジスタ）である。トランジスタ１０１のドレインは、外部端子Ｔ７に接続されている。トランジスタ１０１のソース及びバックゲートは、外部端子Ｔ８に接続されている。トランジスタ１０１のゲートは、ドライバ部１０２に接続されている。トランジスタ１０１は、ゲート信号Ｇ１がハイレベルであるときにオンとなり、ゲート信号Ｇ１がローレベルであるときにオフとなる。トランジスタ１０１のオン期間中には、トランジスタ１０１を介して出力電流ＩＬＥＤ（発光ダイオード列ＬＥＤの駆動電流）が流れる。一方、トランジスタ１０１のオフ期間中には、ツェナダイオードＤ５を介して出力電流ＩＬＥＤが環流する。

ドライバ部１０２は、出力電流検出信号Ｓ１に応じて出力電流ＩＬＥＤが一定値となるように、トランジスタ１０１のオン／オフ制御（ゲート信号Ｇ１の生成）を行う。また、ドライバ部１０２は、シャットダウン信号Ｓ２やＰＷＭ調光信号Ｓ３に応じてトランジスタ１０１を強制的にオフさせる機能も備えている。

ＣＲタイマ部１０３は、外部端子Ｔ４にＤＣ電圧が印加されないＰＷＭモード（ＳＷ２：オフ）において、発光ダイオード列ＬＥＤのＰＷＭ調光を実施するためにＰＷＭ調光信号Ｓ３のパルス駆動を行う。例えば、図２のアプリケーションにおいて、ＣＲタイマ部１０３は、自身のＣＲタイマ機能を用いて外部端子Ｔ４の端子電圧ＶＣＲＴを三角波状に駆動し、この端子電圧ＶＣＲＴに基づいてＰＷＭ調光信号Ｓ３のパルス駆動を行う。

ＰＷＭ調光信号Ｓ３は、端子電圧ＶＣＲＴの立上り期間（ＶＣＲＴＬ（例えば１．６７Ｖ）→ＶＣＲＴＨ（例えば３．３３Ｖ））に第１論理レベルとなり、端子電圧ＶＣＲＴの立下り期間（ＶＣＲＴＨ→ＶＣＲＴＬ）に第２論理レベルとなる。ＰＷＭ調光信号Ｓ３の第２論理レベル期間には、出力電流検出信号Ｓ１に応じたトランジスタ１０１のオン／オフ制御（出力電流ＩＬＥＤの定電流制御）が行われる。一方、ＰＷＭ調光信号Ｓ３の第１論理レベル期間には、出力電流検出信号Ｓ１に依ることなくトランジスタ１０１がオフ状態に維持される。

従って、ＰＷＭ調光信号Ｓ３のオンデューティ（一周期に占める第２論理レベル期間の割合）が大きいほど、出力電流ＩＬＥＤの時間平均値は大きくなり、逆に、ＰＷＭ調光信号Ｓ３のオンデューティが小さいほど、出力電流ＩＬＥＤの時間平均値は小さくなる。なお、ＰＷＭ調光信号Ｓ３の周期やオンデューティは、抵抗Ｒ３及びＲ４の抵抗値やコンデンサＣ２の容量値を調整することにより、任意に設定することが可能である。

一方、ＣＲタイマ部１０３は、外部端子Ｔ４にＤＣ電圧（バッテリ電圧ＶＢ）が印加されるＤＣモード（ＳＷ２：オン）において、ＰＷＭ調光信号Ｓ３を第２論理レベルに維持する。従って、出力電流検出信号Ｓ１に応じたトランジスタ１０１のオン／オフ制御（出力電流ＩＬＥＤの定電流制御）が実施される。

このように、ＩＣ１００にＣＲタイマ部１０３を内蔵した構成であれば、マイコンレスによるＰＷＭ調光を実現することができるので、セットの低コスト化を図ることが可能となる。ただし、ＣＲタイマ部１０３は、外部端子Ｔ４にＰＷＭ信号が外部入力された場合に、これをＰＷＭ調光信号Ｓ３としてドライバ１０２に出力する機能も備えているので、マイコン等を用いたＰＷＭ調光にも対応することが可能である。

基準電圧生成部１０４は、外部端子Ｔ１に印加される入力電圧ＶＩＮ（例えば４．５〜６０Ｖ）から基準電圧ＶＲＥＧ（例えば５Ｖ）を生成して外部端子Ｔ５に出力する。

減電圧検出部１０５は、入力電圧ＶＩＮを監視して減電圧検出信号Ｓ１１を生成する。減電圧検出信号Ｓ１１は、入力電圧ＶＩＮがＵＶＬＯ［under voltage lock out］検出電圧Ｖｕｖｌｏ１（例えば３．５Ｖ）以下になると第１論理レベル（ＵＶＬＯ検出時の論理レベル）となり、入力電圧ＶＩＮがＵＶＬＯ解除電圧Ｖｕｖｌｏ２（例えば４Ｖ）以上になると第２論理レベル（ＵＶＬＯ解除時の論理レベル）となる。

温度異常検出部１０６は、ＩＣ１００の接合温度Ｔｊを監視して温度異常検出信号Ｓ１２を生成する。温度異常検出信号Ｓ１２は、接合温度ＴｊがＴＳＤ［thermal shutdown］検出温度Ｔｊ１（例えば１７５℃）以上になると第１論理レベル（ＴＳＤ検出時の論理レベル）となり、接合温度ＴｊがＴＳＤ解除温度Ｔｊ２（例えば１５０℃）以下になると第２論理レベル（ＴＳＤ解除時の論理レベル）となる。

過電流検出部１０７は、トランジスタ１０１のオン期間中に外部端子Ｔ７へ流れ込む流入電流ＩＤＲＶ（ないしは外部端子Ｔ７の端子電圧ＶＤＲＶ）を監視して過電流検出信号Ｓ１３を生成する。過電流検出信号Ｓ１３は、流入電流ＩＤＲＶがＯＣＰ［over current protection］検出電流ＩＤＲＶ１（例えば３．５Ａ）以上になると第１論理レベル（ＯＣＰ検出時の論理レベル）となり、ＯＣＰ検出から所定時間（例えば１００μｓ）が経過すると第２論理レベル（ＯＣＰ解除時の論理レベル）に自動復帰する。

ＬＥＤオープン検出部１０８は、センス電圧ＶＳＥを監視してＬＥＤオープン検出信号Ｓ１４を生成する。ＬＥＤオープン検出信号Ｓ１４は、センス電圧ＶＳＥがオープン検出／解除電圧Ｖｏｐｅｎ（例えばＶＩＮ−５０ｍＶ）以上になると第１論理レベル（オープン検出時の論理レベル）となり、オープン検出／解除電圧Ｖｏｐｅｎ以下になると第２論理レベル（オープン解除時の論理レベル）となる。

ＬＥＤショート（地絡）検出部１０９は、センス電圧ＶＳＥを監視してＬＥＤショート検出信号Ｓ１５を生成する。ＬＥＤショート検出信号Ｓ１５は、センス電圧ＶＳＥがＳＣＰ［short circuit protection］検出電圧Ｖｓｃｐ１（例えばＶＩＮ−３５０ｍＶ）以下になると第１論理レベル（ＳＣＰ検出時の論理レベル）となり、ＳＣＰ解除電圧Ｖｓｃｐ２（例えばＶＩＮ−５０ｍＶ）以上になると、第２論理レベル（ＳＣＰ解除時の論理レベル）に自動復帰する。

出力電流検出部１１０は、センス電圧ＶＳＥを監視して出力電流検出信号Ｓ１（センス電圧ＶＳＥと上限電圧ＶＨ及び下限電圧ＶＬとの比較信号）を生成する。出力電流検出部１１０の構成及び動作については、後ほど詳細に説明する。

保護ロジック部１１１は、減電圧検出信号Ｓ１１、温度異常検出信号Ｓ１２、過電流検出信号Ｓ１３、ＬＥＤオープン検出信号Ｓ１４、ＬＥＤショート検出信号Ｓ１５、及び、プロテクトバス信号Ｓ１６を監視し、異常の有無に応じてシャットダウン信号Ｓ２（ドライバ部１０２の動作を許可／禁止するためのイネーブル信号に相当）とゲート信号Ｇ２を生成する。

具体的に述べると、保護ロジック部１１１は、ＩＣ１００の内外に何ら異常が検出されていない場合、シャットダウン信号Ｓ２を第１論理レベル（シャットダウン解除時の論理レベル）としてドライバ部１０２の動作を許可すると共に、ゲート信号Ｇ１をローレベルとしてトランジスタ１１２をオフさせる。一方、保護ロジック部１１１は、ＩＣ１００の内外に何らかの異常が検出された場合、シャットダウン信号Ｓ２を第２論理レベル（シャットダウン時の論理レベル）としてドライバ部１０２の動作を禁止すると共に、ゲート信号Ｇ１をハイレベルとしてトランジスタ１１２をオンさせる。

トランジスタ１１２は、ゲート信号Ｇ２に基づいて外部端子Ｔ６と接地端（外部端子Ｔ８）との間を導通／遮断するスイッチ素子（オープンドレイン型トランジスタ）である。トランジスタ１１２のドレインは、外部端子Ｔ６に接続されている。トランジスタ１１２のソースとバックゲートは、接地端に接続されている。トランジスタ１１２のゲートは、保護ロジック部１１１に接続されている。トランジスタ１１２は、ゲート信号Ｇ２がハイレベルであるときにオンとなり、ゲート信号Ｇ２がローレベルであるときにオフとなる。外部端子Ｔ６の端子電圧ＶＰＢＵＳは、トランジスタ１１２がオンされているときにローレベル（ＧＮＤ）となり、トランジスタ１１２がオフされているときにハイレベル（α×ＶＲＥＧ）となる。パラメータαは、抵抗Ｒ５及びＲ６と負特性サーミスタＲ７の各抵抗値によって定まる分圧比（＝（Ｒ６＋Ｒ７）／（Ｒ５＋Ｒ６＋Ｒ７））であり、抵抗Ｒ５のみを用いる構成（温度ディレーティング機能を持たない基本構成）ではα＝１となる。

なお、端子電圧ＶＰＢＵＳがローレベルとされた場合には、トランジスタＮ１がオフとなるので、トランジスタＰ１のゲート電圧がハイレベルに引き下げられて、トランジスタＰ１がオフとなる。従って、発光ダイオード列ＬＥＤのカソードに地絡（接地端またはこれに準ずる低電位端への短絡）が生じて、端子電圧ＶＰＢＵＳがローレベルとされた場合には、バッテリＥ１から発光ダイオード列ＬＥＤに流れ込む電流を遮断することが可能となる。また、発光ダイオード列ＬＥＤのアノードに地絡が生じて、端子電圧ＶＰＢＵＳがローレベルとされた場合には、バッテリＥ１から地絡端に流れ込む電流を遮断することが可能となる。ただし、このような地絡保護機能が不要である場合には、トランジスタＰ１及びＮ１を省略することも可能である。

入力バッファ部１１３は、端子電圧ＶＰＢＵＳと閾値電圧Ｖｔｈとを比較することにより、２値のデジタル信号（プロテクトバス信号Ｓ１６）として保護ロジック部１１１に出力する一方、端子電圧ＶＰＢＵＳを単にバッファすることにより、アナログ信号として出力電流制御部１１４に出力する。入力バッファ部１１３の構成及び動作については、後ほど詳細に説明する。

出力電流制御部１１４は、端子電圧ＶＰＢＵＳの電圧値（アナログ信号）に応じて、出力電流ＩＬＥＤの目標値（センス電圧ＶＳＥの上限電圧ＶＨ及び下限電圧ＶＬ）を可変制御するように電圧源１１７を制御する。また、出力電流制御部１１４は、オープン検出／解除電圧Ｖｏｐｅｎやショート検出電圧Ｖｓｃｐについても、出力電流ＩＬＥＤの目標値（ＶＨ／ＶＬ）と同様の挙動で変化させるように、電圧源１１５及び１１６を制御する。出力電流制御部１１４の構成及び動作については、後ほど詳細に説明する。

電圧源１１５は、入力電圧ＶＩＮを基準としてオープン検出／解除電圧Ｖｏｐｅｎを生成する。電圧源１１６は、入力電圧ＶＩＮを基準としてショート検出電圧Ｖｓｃｐを生成する。電圧源１１７は、入力電圧ＶＩＮを基準としてセンス電圧ＶＳＥの上限電圧ＶＨ及び下限電圧ＶＬを生成する。

なお、上記構成要素のうち、保護ロジック部１１１、トランジスタ１１２、及び、入力バッファ部１１３は、端子電圧ＶＰＢＵＳをデジタル信号として処理するデジタル信号処理部に相当する。また、入力バッファ部１１３と出力電流制御部１１４は、端子電圧ＶＰＢＵＳをアナログ信号として処理するアナログ信号処理部に相当する。また、トランジスタ１０１、ドライバ部１０２、ＣＲタイマ部１０３、出力電流検出部１１０、及び、電圧源１１７は、発光ダイオード列ＬＥＤへの出力電流ＩＬＥＤを生成する出力電流生成部に相当する。また、減電圧検出部１０５、温度異常検出部１０６、過電流検出部１０７、ＬＥＤオープン検出部１０８、及び、ＬＥＤショート検出部１０９は、異常の有無を監視して異常検出信号を生成する異常検出部に相当する。

＜タイミングチャート＞
図３は、ＩＣ１００の一動作例を示すタイミングチャートであり、上から順番に、入力電圧ＶＩＮ、基準電圧ＶＲＥＧ、端子電圧ＶＣＲＴ、センス電圧ＶＳＥ、端子電圧ＶＤＲＶ、出力電流ＩＬＥＤ、及び、端子電圧ＶＰＢＵＳが描写されている。

時刻ｔ１１〜ｔ１２では、入力電圧ＶＩＮの上昇時におけるＵＶＬＯ解除動作（ＶＩＮ≧Ｖｕｖｌｏ２）が描写されている。

時刻ｔ１２〜ｔ１３では、ＰＷＭモードにおける出力電流ＩＬＥＤのＰＷＭ調光動作が描写されている。

時刻ｔ１３〜ｔ１４では、ＤＣモードにおける出力電流ＩＬＥＤの定電流制御動作が描写されている。

時刻ｔ１４〜ｔ１５では、ＴＳＤ保護動作（時刻ｔ１４：ＴＳＤ検出、時刻ｔ１５：ＴＳＤ解除）が描写されている。

時刻ｔ１６〜ｔ１７では、ＬＥＤオープン保護動作（時刻ｔ１６：オープン検出、時刻ｔ１７：オープン解除）が描写されている。

時刻ｔ１８〜ｔ１９では、入力電圧ＶＩＮの低下時におけるＵＶＬＯ検出動作（ＶＩＮ≦Ｖｕｖｌｏ１）が描写されている。

＜プロテクトバス機能＞
図４は、外部端子Ｔ６の一接続例を示すアプリケーション図である。例えば、図４で示したように、３個のＩＣ１００ａ〜ＩＣ１００ｃを使用して、３チャンネル（ＣＨａ〜ＣＨｃ）の発光ダイオード列ＬＥＤａ〜ＬＥＤｃを駆動する際に、万一あるチャンネルの発光ダイオード列にオープンなどの異常が生じた場合には、全チャンネルの発光ダイオード列ＬＥＤａ〜ＬＥＤｃを一括して強制オフさせることが可能となる。従って、検査工程では、全チャンネルの発光ダイオード列ＬＥＤａ〜ＬＥＤｃの一括選別を行うことが可能となり、また、量産後（出荷後）では、いずれかのチャンネルの発光ダイオード列に故障が生じても、これを遅滞なく発見することが可能となる。

図５はプロテクトバスを用いた連携保護動作の一例を示すタイミングチャートであり、上から順に、チャンネルＣＨａのセンス電圧ＶＳＥａ、出力電流ＩＬＥＤａ、及び、端子電圧ＶＰＢＵＳと、チャンネルＣＨｂのセンス電圧ＶＳＥｂ及び出力電流ＩＬＥＤｂと、チャンネルＣＨｃのセンス電圧ＶＳＥｃ及び出力電流ＩＬＥＤｃが描写されている。

例えば、チャンネルＣＨａの発光ダイオード列ＬＥＤａがオープン状態となり、センス電圧ＶＳＥａがオープン検出電圧Ｖｏｐｅｎを上回ると、ＩＣ１００ａでは、出力電流ＩＬＥＤａがオフされると共に、プロテクトバス信号ＰＢＵＳがローレベルに立ち下げられる。また、プロテクトバス信号ＰＢＵＳがローレベルに立ち下げられたことを受けて、ＩＣ１００ｂ及びＩＣ１００ｃにおいても、出力電流ＩＬＥＤｂ及びＩＬＥＤｃがオフされる。このように、あるチャンネルの発光ダイオード列にオープンなどの異常が生じた場合には、全チャンネルの発光ダイオード列が一括して強制オフされる。

＜ＶＰＢＵＳに応じた出力電流制御＞
図６は、ＩＣ１００の要部構成を示す回路図である。まず、入力バッファ部１１３、出力電流制御部１１４、電圧源１１７、及び、出力電流検出部１１０の順に、各々の具体的な回路構成を説明する。

入力バッファ部１１３は、オペアンプ１１３ａと、コンパレータ１１３ｂと、電圧源１１３ｃと、を含む。オペアンプ１１３ａの非反転入力端（＋）は、外部端子Ｔ６に接続されている。オペアンプ１１３ａの反転入力端（−）は、オペアンプ１１３ａの出力端に接続されている。オペアンプ１１３ａの出力端は、アナログ信号（バッファ後の端子電圧ＶＰＢＵＳ）の出力端として、出力電流制御部１１４に接続されている。コンパレータ１１３ｂの非反転入力端（＋）は、外部端子Ｔ６に接続されている。コンパレータ１１３ｂの反転入力端（−）は、電圧源１１３ｃの正極端（閾値電圧Ｖｔｈの印加端）に接続されている。電圧源１１３ｃの負極端は、接地端に接続されている。コンパレータ１１３ｂの出力端は、デジタル信号（プロテクトバス信号Ｓ１６）の出力端として、保護ロジック部１１１に接続されている。

出力電流制御部１１４は、抵抗１１４ａ〜１１４ｃと、オペアンプ１１４ｄと、Ｎチャネル型ＭＯＳ電界効果トランジスタ１１４ｅと、カレントミラー１１４ｆと、電圧源１１４ｇ及び１１４ｈと、を含む。抵抗１１４ａの第１端は、オペアンプ１１３ａの出力端に接続されている。抵抗１１４ａの第２端は、抵抗１１４ｂの第１端に接続されている。抵抗１１４ｂの第２端は、接地端に接続されている。オペアンプ１１４ｄの第１非反転入力端（＋）は、抵抗１１４ａと抵抗１１４ｂとの接続ノード（電圧Ｖ１（＝端子電圧ＶＰＢＵＳの分圧電圧）の印加端）に接続されている。オペアンプ１１４ｄの第２非反転入力端（＋）は、電圧源１１４ｇの正極端（電圧Ｖ２の印加端）に接続されている。電圧源１１４ｇの負極端は、接地端に接続されている。オペアンプ１１４ｄの反転入力端（−）は、トランジスタ１１４ｅのソース及びバックゲートに接続されている。オペアンプ１１４ｄの出力端は、トランジスタ１１４ｅのゲートに接続されている。トランジスタ１１４ｅのソース及びバックゲートは、抵抗１１４ｃの第１端に接続されている。抵抗１１４ｃの第２端は、電圧源１１４ｈの正極端（電圧Ｖ３の印加端）に接続されている。電圧源１１４ｈの負極端は、接地端に接続されている。トランジスタ１１４ｅのドレインは、カレントミラー１１４ｆの入力端に接続されている。カレントミラー１１４ｆの出力端は、電圧源１１７に接続されている。

電圧源１１７は、抵抗１１７ａ（抵抗値：Ｒａ）と、抵抗１１７ｂ（抵抗値：Ｒｂ＞Ｒａ）と、カレントミラー１１７ｃを含む。抵抗１１７ａ及び１１７ｂの第１端は、いずれも外部端子Ｔ１（入力電圧ＶＩＮの印加端）に接続されている。抵抗１１７ａ及び１１７ｂの第２端は、それぞれ上限電圧ＶＨ及び下限電圧ＶＬの出力端として、出力電流検出部１１０に接続されている。カレントミラー１１７ｃの入力端は、カレントミラー１１４ｆの出力端に接続されている。カレントミラー１１７ｃの第１出力端及び第２出力端は、それぞれ抵抗１１７ａ及び１１７ｂの第２端に接続されている。

出力電流検出部１１０は、コンパレータ１１０ａ及び１１０ｂを含む。コンパレータ１１０ａの反転入力端（−）は、抵抗１１７ａの第２端（上限電圧ＶＨの印加端）に接続されている。コンパレータ１１０ｂの非反転入力端（＋）は、抵抗１１７ｂの第２端（下限電圧ＶＬの印加端）に接続されている。コンパレータ１１０ａの非反転入力端（＋）と、コンパレータ１１０ｂの反転入力端（−）は、いずれも外部端子Ｔ２（センス電圧ＶＳＥの印加端）に接続されている。コンパレータ１１０ａ及び１１０ｂの出力端は、それぞれ出力電流検出信号Ｓ１ａ及びＳ１ｂの出力端としてドライバ部１０２に接続されている。

次に、入力バッファ部１１３、出力電流制御部１１４、電圧源１１７、及び、出力電流検出部１１０の順に、各々の具体的な動作を説明する。

入力バッファ部１１３において、オペアンプ１１３ａは、端子電圧ＶＰＢＵＳ（０Ｖ≦ＶＰＢＵＳ≦ＶＲＥＧ（例えば５Ｖ））をアナログ信号として出力電流制御部１１４にバッファ出力する。一方、コンパレータ１１３ｂは、端子電圧ＶＰＢＵＳと閾値電圧Ｖｔｈ（例えば０．８Ｖ）とを比較し、その比較結果をデジタル信号（プロテクトバス信号Ｓ１６）として保護ロジック部１１１に出力する。プロテクトバス信号Ｓ１６は、端子電圧ＶＰＢＵＳが閾値電圧Ｖｔｈよりも高いときにハイレベル（異常未検出時の論理レベル）となり、端子電圧ＶＰＢＵＳが閾値電圧Ｖｔｈよりも低いときにローレベル（異常検出時の論理レベル）となる。

出力電流制御部１１４において、オペアンプ１１４ｄは、電圧Ｖ１及びＶ２のいずれか低い方と電圧Ｖ４とが一致するように、トランジスタ１１４ｅのゲート電圧を生成する。このとき、抵抗１１４ｃには、その抵抗値Ｒと電圧Ｖ３及びＶ４によって定まる電流Ｉ１（電流値Ｉ＝（Ｖ４−Ｖ３）／Ｒ）が流れる。カレントミラー１１４ｆは、電流Ｉ１をミラーすることにより、基準電圧ＶＲＥＧの印加端から接地端へ流れる電流Ｉ２（電流値：Ｉ）を生成して電圧源１１７に出力する。

例えば、Ｖ１＝（１／３）×ＶＰＢＵＳ、Ｖ２＝１Ｖ、Ｖ３＝０．３３Ｖである場合、端子電圧ＶＰＢＵＳが３Ｖよりも高いときには、Ｖ１＞Ｖ２となるので、Ｉ＝（１−０．３３）／Ｒとなる。すなわち、電流値Ｉは端子電圧ＶＰＢＵＳに依らない固定値となる。一方、端子電圧ＶＰＢＵＳが３Ｖよりも低いときには、Ｖ１＜Ｖ２となるので、Ｉ＝（Ｖ１−０．３３）／Ｒとなる。すなわち、電流値Ｉは端子電圧ＶＰＢＵＳに応じた可変値となる。なお、端子電圧ＶＰＢＵＳが１Ｖよりも低いときには、Ｖ１＜０．３３Ｖとなるので、Ｉ≒０となる。

電圧源１１７において、カレントミラー１１７ｃは、出力電流制御部１１４からの電流Ｉ２をミラーすることにより、入力電圧ＶＩＮの印加端から抵抗１１７ａ及び１１７ｂを介して各々接地端へ流れる電流Ｉ３及びＩ４（電流値：Ｉ）を生成する。このとき、抵抗１１７ａ及び１１７ｂの第２端に各々現れる上限電圧ＶＨ及び下限電圧ＶＬは、電流Ｉ３及びＩ４に応じた電圧値（ＶＨ＝ＶＩＮ−Ｉ×Ｒａ、ＶＬ＝ＶＩＮ−Ｉ×Ｒｂ）となる。

例えば、端子電圧ＶＰＢＵＳが３Ｖよりも高いときには、電流値Ｉが端子電圧ＶＰＢＵＳに依らない固定値となるので、上限電圧ＶＨ及び下限電圧ＶＬも固定値（例えば、ＶＨ＝ＶＩＮ−１９０ｍＶ、ＶＬ＝ＶＩＮ−２１０ｍＶ）となる。一方、端子電圧ＶＰＢＵＳが３Ｖよりも低いときには、端子電圧ＶＰＢＵＳが低いほど電流値Ｉが小さくなるので、上限電圧ＶＨ及び下限電圧ＶＬはそれぞれ入力電圧ＶＩＮに近付いていく。なお、端子電圧ＶＰＢＵＳが１Ｖよりも低いときには、電流値Ｉがほぼ０Ａとなるので、上限電圧ＶＨ及び下限電圧ＶＬはそれぞれ入力電圧ＶＩＮとほぼ等しくなる。

出力電流検出部１１０において、コンパレータ１１０ａは、反転入力端（−）に印加される上限電圧ＶＨと非反転入力端（＋）に印加されるセンス電圧ＶＳＥを比較して、出力電流検出信号Ｓ１ａを生成する。従って、出力電流検出信号Ｓ１ａは、センス電圧ＶＳＥが上限電圧ＶＨよりも低いときにローレベルとなり、センス電圧ＶＳＥが上限電圧ＶＨよりも高いときにハイレベルとなる。言い換えると、出力電流検出信号Ｓ１ａは、抵抗Ｒ１に流れる出力電流ＩＬＥＤが下限設定値ＩＬＥＤ＿ＭＩＮ（＝（ＶＩＮ−ＶＨ）／Ｒ１＝（Ｒａ／Ｒ１）×Ｉ）よりも小さくなったときに、ローレベルからハイレベルに立ち上がる。一方、コンパレータ１１０ｂは、非反転入力端（＋）に印加される下限電圧ＶＬと反転入力端（−）に印加されるセンス電圧ＶＳＥを比較して、出力電流検出信号Ｓ１ｂを生成する。従って、出力電流検出信号Ｓ１ｂは、センス電圧ＶＳＥが下限電圧ＶＬよりも高いときにローレベルとなり、センス電圧ＶＳＥが下限電圧ＶＬよりも低いときにハイレベルとなる。言い換えると、出力電流検出信号Ｓ１ｂは、抵抗Ｒ１に流れる出力電流ＩＬＥＤが上限設定値ＩＬＥＤ＿ＭＡＸ（＝（ＶＩＮ−ＶＬ）／Ｒ１＝（Ｒｂ／Ｒ１）×Ｉ）よりも大きくなったときに、ローレベルからハイレベルに立ち上がる。

ドライバ部１０２は、出力電流検出信号Ｓ１ａ及びＳ１ｂに応じてトランジスタ１０１のオン／オフ制御を行う。より具体的に述べると、ドライバ部１０２は、出力電流検出信号Ｓ１ａがハイレベルに立ち上がったときにトランジスタ１０１をオンとし、出力電流検出信号Ｓ１ｂがハイレベルに立ち上がったときにトランジスタ１０１をオフとする。

このようなオン／オフ制御を行うことにより、単位時間当たりの出力電流ＩＬＥＤは、上限設定値ＩＬＥＤ＿ＭＡＸと下限設定値ＩＬＥＤ＿ＭＩＮとの平均値ＩＬＥＤ＿ＡＶＥ（＝（ＩＬＥＤ＿ＭＡＸ＋ＩＬＥＤ＿ＭＩＮ）／２）に維持される。

図７は、端子電圧ＶＰＢＵＳと出力電流ＩＬＥＤの設定値との相関図である。端子電圧ＶＰＢＵＳがアナログ可変範囲の上限値ＶＡＨ（例えば３Ｖ）よりも高いときには、出力電流ＩＬＥＤの設定値が１００％（例えば、ＶＨ＝ＶＩＮ−１９０ｍＶ、ＶＬ＝ＶＩＮ−２１０ｍＶ）に設定される。このように、端子電圧ＶＰＢＵＳに不感領域を設けておくことにより、端子電圧ＶＰＢＵＳのハイレベル電圧（例えばＶＲＥＧ）に多少の変動が生じても、発光ダイオード列ＬＥＤの意図しない輝度変化を防止することができる。

端子電圧ＶＰＢＵＳがアナログ可変範囲内（ＶＡＬ＜ＶＰＢＵＳ＜ＶＡＨ）であるときには、端子電圧ＶＰＢＵＳが低いほど出力電流ＩＬＥＤの設定値が引き下げられていく。例えば、周囲温度Ｔａが高いほど抵抗値が小さくなる負特性サーミスタＲ７を外部端子Ｔ６に外付けしたアプリケーションであれば、図８で示したように、周囲温度Ｔａが閾値温度Ｔａ１よりも低い温度範囲において、出力電流ＩＬＥＤの設定値を１００％に維持する一方、周囲温度Ｔａが閾値温度Ｔａ１を上回る温度範囲では、周囲温度Ｔａが高いほど出力電流ＩＬＥＤの設定値を引き下げる機能（温度ディレーティング機能）を実現することが可能となる。

なお、端子電圧ＶＰＢＵＳの可変制御手法としては、負特性サーミスタＲ７を用いた温度ディレーティングだけでなく、例えば、外部端子Ｔ６を制御電圧の印加端にプルアップしておき、上記の制御電圧を任意に可変制御する手法が考えられる。このような手法によれば、例えば、バルブランプを模擬した発光ダイオード列ＬＥＤの点消灯制御を実現することが可能となる。

端子電圧ＶＰＢＵＳがアナログ可変範囲の下限値ＶＡＬ（先の例では１Ｖ）よりも低くなると、出力電流ＩＬＥＤの設定値がほぼ０％となる。そして、端子電圧ＶＰＢＵＳがコンパレータ１１３ｂの閾値電圧Ｖｔｈ（例えば０．８Ｖ）を下回ると、プロテクトバス信号Ｓ１６がローレベルとなるので、ドライバ部１０２がシャットダウンされて出力電流ＩＬＥＤが完全に０となる。

なお、端子電圧ＶＰＢＵＳのアナログ可変範囲は、コンパレータ１１３ｂの閾値電圧Ｖｔｈを跨がないように設定することが望ましい。例えば、図７では、閾値電圧Ｖｔｈが比較的低い電圧値（例えば０．８Ｖ）に設定されていることに鑑み、Ｖｔｈ＜ＶＡＬ＜ＶＡＨとなるように、端子電圧ＶＰＢＵＳのアナログ可変範囲を設定しているが、仮に、閾値電圧Ｖｔｈが比較的高い電圧値に設定されている場合には、ＶＡＬ＜ＶＡＨ＜Ｖｔｈとなるように、端子電圧ＶＰＢＵＳのアナログ可変範囲を設定することも可能である。

また、端子電圧ＶＰＢＵＳがマスク電圧Ｖｍａｓｋを下回る場合には、ＬＥＤオープン検出動作をマスクすることが望ましい。このような構成とすることにより、出力電流ＩＬＥＤを意図的に小さく絞ったことに起因して、センス電圧ＶＳＥが上昇した場合であっても、これをＬＥＤオープンによるものと誤検出することがなくなる。

上記したように、本構成例のＩＣ１００によれば、単一の外部端子Ｔ６を用いてデジタル信号（プロテクトバス信号）とアナログ信号（出力電流制御信号）の両方を取り扱うことができるので、外部端子数を削減することが可能となる。

＜車両、ＬＥＤランプモジュール＞
ＩＣ１００は、例えば、図９Ａ及び図９Ｂで示すように、車両Ｘのヘッドライト（ハイビーム／ロービーム／スモールランプ／フォグランプなどを適宜含む）Ｘ１、白昼夜走行（ＤＲＬ）用光源Ｘ２、テールランプ（スモールランプやバックランプ等を適宜含む）Ｘ３、ストップランプＸ４、及び、ターンランプＸ５などの駆動手段として好適に用いることができる。なお、ＩＣ１００は、駆動対象となるＬＥＤと共にＬＥＤランプモジュール（図１０ＡのＬＥＤヘッドライトモジュールＹ１、図１０ＢのＬＥＤターンランプモジュールＹ２、及び、図１０ＣのＬＥＤリアランプモジュールＹ３など）として提供されるものであってもよいし、ＬＥＤとは独立にＩＣ単体として提供されるものであってもよい。

＜その他の変形例＞
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、上記実施形態では、本発明を車両用ＬＥＤドライバＩＣに適用した構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、デジタル信号とアナログ信号の両方を取り扱う半導体装置全般に広く適用することが可能である。

また、上記実施形態では、デジタル信号の入出力を行う外部端子とアナログ信号の入力を受け付ける外部端子とを共用する構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、例えば、デジタル信号の入力及び出力の一方のみを行う外部端子とアナログ信号の入力を受け付ける外部端子とを共用する構成としても構わない。

このように、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本発明は、半導体装置の外部端子数を削減するために利用することが可能である。

１００ 車両用ＬＥＤドライバＩＣ（半導体装置）
１０１ Ｎチャネル型ＭＯＳ電界効果トランジスタ（出力トランジスタ）
１０２ ドライバ部
１０３ ＣＲタイマ部
１０４ 基準電圧生成部
１０５ 減電圧検出部
１０６ 温度異常検出部
１０７ 過電流検出部
１０８ ＬＥＤオープン検出部
１０９ ＬＥＤショート検出部
１１０ 出力電流検出部
１１０ａ、１１０ｂ コンパレータ
１１１ 保護ロジック部
１１２ Ｎチャネル型ＭＯＳ電界効果トランジスタ
１１３ 入力バッファ部
１１３ａ オペアンプ
１１３ｂ コンパレータ
１１３ｃ 電圧源
１１４ 出力電流制御部
１１４ａ〜１１４ｃ 抵抗
１１４ｄ オペアンプ
１１４ｅ Ｎチャネル型ＭＯＳ電界効果トランジスタ
１１４ｆ カレントミラー
１１４ｇ、１１４ｈ 電圧源
１１５、１１６、１１７ 電圧源
１１７ａ、１１７ｂ 抵抗
１１７ｃ カレントミラー
Ｔ１〜Ｔ８ 外部端子
Ｅ１ バッテリ
ＬＥＤ 発光ダイオード列
ＳＷ１、ＳＷ２ スイッチ
Ｄ１〜Ｄ３ ダイオード
Ｄ４、Ｄ５ ツェナダイオード
Ｒ１〜Ｒ６ 抵抗
Ｒ７ 負特性サーミスタ
Ｃ１〜Ｃ３ コンデンサ
Ｌ１ コイル
Ｐ１ Ｐチャネル型ＭＯＳ電界効果トランジスタ
Ｎ１ Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ｘ 車両
Ｘ１ ヘッドライト
Ｘ２ 白昼夜走行（ＤＲＬ）用光源
Ｘ３ テールランプ
Ｘ４ ストップランプ
Ｘ５ ターンランプ
Ｙ１ ＬＥＤヘッドライトモジュール
Ｙ２ ＬＥＤターンランプモジュール
Ｙ３ ＬＥＤリアランプモジュール

Claims (10)

1. 外部端子と、
   前記外部端子の端子電圧をデジタル信号として処理するデジタル信号処理部と、
   前記端子電圧をアナログ信号として処理するアナログ信号処理部と、
   を有することを特徴とする半導体装置。
2. 負荷への出力電流を生成する出力電流生成部をさらに有し、
   前記アナログ信号処理部は、前記端子電圧の電圧値に応じて前記出力電流の目標値を可変制御する出力電流制御部を含むことを特徴とする請求項１に記載の半導体装置。
3. 異常の有無を監視して異常検出信号を生成する異常検出部をさらに有し、
   前記デジタル信号処理部は、
   前記外部端子と接地端との間を導通／遮断するトランジスタと、
   前記異常検出信号に応じて前記トランジスタをオン／オフさせる保護ロジック部と、
   を含むことを特徴とする請求項２に記載の半導体装置。
4. 前記保護ロジック部は、前記端子電圧と所定の閾値電圧との比較結果に応じて前記デジタル信号の論理レベルを判定し、その判定結果に応じて前記出力電流生成部のイネーブル信号を生成することを特徴とする請求項３に記載の半導体装置。
5. 前記端子電圧は、前記閾値電圧を跨がないようにアナログ可変範囲が設定されていることを特徴とする請求項４に記載の半導体装置。
6. 前記異常検出部は、減電圧を検出する減電圧検出部、温度異常を検出する温度異常検出部、負荷オープンを検出する負荷オープン検出部、負荷ショートを検出する負荷ショート検出部、及び、過電流を検出する過電流検出部のうち、少なくとも一つを含むことを特徴とする請求項５に記載の半導体装置。
7. 前記外部端子には、周囲温度に応じて抵抗値が変化するサーミスタが外付けされることを特徴とする請求項６に記載の半導体装置。
8. ＬＥＤ［light emitting diode］と、
   前記ＬＥＤに出力電流を供給する請求項１〜請求項７のいずれか一項に記載の半導体装置と、
   を有することを特徴とするＬＥＤ照明装置。
9. ＬＥＤヘッドライトモジュール、ＬＥＤターンランプモジュール、または、ＬＥＤリアランプモジュールとして提供されることを特徴とする請求項８に記載のＬＥＤ照明装置。
10. 請求項８または請求項９に記載のＬＥＤ照明装置を有することを特徴とする車両。

Images