JP2014134866A

JP2014134866A - Communication system

Info

Publication number: JP2014134866A
Application number: JP2013001116A
Authority: JP
Inventors: Kenichi Ogasawara; 健一小笠原
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2013-01-08
Filing date: 2013-01-08
Publication date: 2014-07-24

Abstract

PROBLEM TO BE SOLVED: To enable a desired control to be performed to a desired slave device even when a mutually different and unique ID code is not set to the slave device beforehand.SOLUTION: In the communication system having a plurality of slave devices connected to a host device in series, each slave device comprises: an ID calculation part that subtracts only an input ID code included in an input data signal from a host device or the slave device in a preceding stage by only one, and transmits the resultant data signal to the slave device in a subsequent stage as a new input data signal having a new input ID code; an ID register that sets an internal ID code; a comparator that detects matching between the input ID code included in the input data signal from the host device or the slave device in the preceding stage and the internal ID code set in the ID register; and a general-purpose register that, when the matching is detected by the comparator, imports control data included in the input data signal, and stores the control data. A content of the calculation and the internal ID code are made common among the slave devices.

Description

本発明は、ホスト装置に対して２以上のスレーブ装置がシリーズに接続され、ホスト装置から送信されたシリアル又はパラレルのデータ信号を該スレーブ装置に入力して負荷を制御する同期式又は非同期式の通信システムに関する。 In the present invention, two or more slave devices are connected in series to a host device, and a serial or parallel data signal transmitted from the host device is input to the slave device to control a load. The present invention relates to a communication system.

１個のマスタ装置に対して複数のスレーブ装置をシリーズ接続してシングルマスタ／マルチスレーブ方式で構成した通信システムでは、ＳＰＩ（Serial Peripheral Interface）等による同期式においては、複数のスレーブ装置を、連続するシフトレジスタにみたてて制御する方式が一般的であった。 In a communication system in which a plurality of slave devices are connected in series to one master device and configured in a single master / multi-slave method, a plurality of slave devices are continuously connected in a synchronous system such as SPI (Serial Peripheral Interface). In general, a shift register is used for control.

一方、非同期式の通信システムでは、個々のスレーブ装置に予め固有のＩＤコードをセットしておくことにより、マスタ装置によって、個々のスレーブ装置を独立して制御することが可能である。 On the other hand, in an asynchronous communication system, by setting a unique ID code in each slave device in advance, each slave device can be controlled independently by the master device.

図１０に、従来の非同期式通信システムで使用される複数のスレーブ装置５００＿１，５００＿２，５００＿３の構成を示す。マスタ装置（図示せず）にパラレル接続されるスレーブ装置５００＿１，５００＿２，５００＿３は同じ構成であり、非同期のシリアルデータ信号ＲｘＤを受信してシリアル／パラレル変換その他を処理するＵＡＲＴ（Universal Asynchronous Receiver Transmitter）５１０、受信したデータ信号をデコードするデコーダ５２０、入力されデコーダされたＩＤコードを比較識別するためのＩＤコードが設定されたＩＤレジスタ５３０、当該シリアル通信装置が制御すべき負荷を制御するためのデータが格納される汎用レジスタ５４０を備えている。 FIG. 10 shows a configuration of a plurality of slave devices 500_1, 500_2, and 500_3 used in the conventional asynchronous communication system. Slave devices 500_1, 500_2, and 500_3 connected in parallel to a master device (not shown) have the same configuration, and receive a serial data signal RxD that is asynchronous and process serial / parallel conversion and the like, and thus a UART (Universal Asynchronous Receiver Transmitter). 510, a decoder 520 that decodes the received data signal, an ID register 530 in which an ID code for comparing and identifying the input and decoded ID code is set, and data for controlling a load to be controlled by the serial communication device Is stored in the general-purpose register 540.

図１０の通信システムでは、各スレーブ装置５００＿１，５００＿２，５００＿３のＩＤレジスタ５３０に、互いに異なるＩＤコードを設定しておき、マスタ装置から入力するシリアルデータ信号ＲｘＤに含まれていたＩＤコードが、いずれかのスレーブ装置のＩＤレジスタ５３０に記憶されていたＩＤコードと一致すれば、当該シリアルデータ信号ＲｘＤに含まれていた制御データが当該スレーブ装置の汎用レジスタ５４０に格納され、この汎用レジスタ５４０のデータに応じて、当該スレーブ装置の負荷としてのＬＥＤ等のオン／オフ等が制御される。 In the communication system of FIG. 10, different ID codes are set in the ID registers 530 of the slave devices 500_1, 500_2, and 500_3, and the ID codes included in the serial data signal RxD input from the master device are If it coincides with the ID code stored in the ID register 530 of the slave device, the control data contained in the serial data signal RxD is stored in the general-purpose register 540 of the slave device, and the data in the general-purpose register 540 In response to this, on / off of the LED or the like as a load of the slave device is controlled.

このように、それぞれのスレーブ装置に異なるＩＤレジスタを事前に設定しておいて、その後にＩＤコードと制御データをそのシリーズ接続のスレーブ装置に送信して特定のスレーブ装置を選択し制御するものとして、特許文献１，２に記載がある。 In this way, different ID registers are set in advance for each slave device, and then an ID code and control data are transmitted to the slave device connected in the series to select and control a specific slave device. Patent Documents 1 and 2 are described.

なお、図１０のＩＤレジスタ５３０に代えて、不揮発メモリが使用されることもある。また、図１１に示すように、“０”としてＧＮＤ電位が、“１”としてＶＤＤがそれぞれ設定される、例えば４ビットのＩＤ設定端子５５０を備えたシリアル通信装置５００’＿１，５００’＿２，５００’＿３を設け、このＩＤ設定端子５５０によってＩＤコードが設定される場合もある。 Note that a nonvolatile memory may be used instead of the ID register 530 of FIG. Also, as shown in FIG. 11, serial communication devices 500′_1, 500′_2, each having a 4-bit ID setting terminal 550, for example, having a GND potential set to “0” and VDD set to “1”, respectively. 500'_3 is provided, and the ID code may be set by the ID setting terminal 550.

特許第４７０３３９４号公報Japanese Patent No. 4703394 特許第４８８１６９６号公報Japanese Patent No. 4881696

しかしながら、図１０、図１１に示した通信システムでは、それぞれのスレーブ装置に互いに異なった固有のＩＤコードを事前に設定する必要がある。本発明の目的は、互いに異なった固有のＩＤコードをスレーブ装置に事前に設定しなくても、所望のスレーブ装置に対して所望の制御を行わせることができるようにした通信システムを提供することである。 However, in the communication system shown in FIG. 10 and FIG. 11, it is necessary to set different unique ID codes in advance to the respective slave devices. An object of the present invention is to provide a communication system that allows a desired slave device to perform a desired control without setting different unique ID codes in the slave device in advance. It is.

上記目的を達成するために、請求項１にかかる発明は、ホスト装置に対して複数のスレーブ装置がシリーズに接続された通信システムであって、前記各スレーブ装置は、前記ホスト装置又は前段のスレーブ装置から入力データ信号を入力し該入力データ信号に含まれている入力ＩＤコードのみを演算して新たな入力ＩＤコードを有する新たな入力データ信号として後段のスレーブ装置に送るＩＤ演算部と、内部ＩＤコードを設定するＩＤレジスタと、前記ホスト装置又は前段のスレーブ装置からの入力データ信号に含まれている前記入力ＩＤコードと前記ＩＤレジスタに設定された内部ＩＤコードとの一致を検出する比較器と、該比較器で前記一致が検出されると前記入力データ信号に含まれている制御データを取り込んで格納する汎用レジスタとを備え、前記演算の内容と前記内部ＩＤコードは、各スレーブ装置で共通であることを特徴とする。
請求項２にかかる発明は、請求項１に記載の通信システムにおいて、前記ＩＤ演算部の前記演算は、前記入力ＩＤコードの値を１だけ減算する演算であることを特徴とする。
請求項３にかかる発明は、請求項２に記載の通信システムにおいて、前記各スレーブ装置は、前記ＩＤレジスタの内部ＩＤコードに特定値が設定され、前記マスタ装置は、１段目のスレーブ装置から選択すべき段数目のスレーブ装置まで１ずつ減算したときに前記特定値の内部ＩＤコードと一致するような入力ＩＤコードを含む入力データ信号を、１段目のスレーブ装置に入力させる、ことを特徴とする。
請求項４にかかる発明は、請求項２に記載の通信システムにおいて、前記各スレーブ装置は、前記ＩＤレジスタに前記内部ＩＤコードとして、ＭＳＢ＝“０”，ＭＳＢ−１＝“０”を含む第１のＩＤコードと、ＭＳＢ＝“１”，ＭＳＢ−１＝“０”を含む第２のＩＤコードが設定され、前記入力ＩＤコードが前記第１のＩＤコードと一致し、又は前記第２のＩＤコードのＭＳＢ，ＭＳＢ−１と一致するとき、前記比較器が一致を検出し、前記マスタ装置は、１段目のスレーブ装置から選択すべき段数目のスレーブ装置まで１ずつ減算したとき前記第１のＩＤコードの内部ＩＤコードになるような入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させ、又は、前記ＭＳＢ＝“１”、ＭＳＢ−１＝“０”を含む入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させる、ことを特徴とする。
請求項５にかかる発明は、請求項２に記載の通信システムにおいて、前記各スレーブ装置は、前記ＩＤレジスタに前記内部ＩＤコードとして、ＭＳＢ＝“１”，ＭＳＢ−１＝“０”を含む第１のＩＤコードと、ＭＳＢ＝“０”，ＭＳＢ−１＝“０”を含む第２のＩＤコードが設定され、前記入力ＩＤコードが前記第１のＩＤコードと一致し、又は前記第２のＩＤコードのＭＳＢ，ＭＳＢ−１と一致するとき、前記比較器が一致を検出し、前記マスタ装置は、１段目のスレーブ装置から選択すべき段数目のスレーブ装置まで１ずつ減算したとき前記第１のＩＤコードの内部ＩＤコードになるような入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させ、又は、前記ＭＳＢ＝“０”、ＭＳＢ−１＝“０”を含む入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させる、ことを特徴とする。
請求項６にかかる発明は、請求項２に記載の通信システムにおいて、前記各スレーブ装置は、前記ＩＤレジスタに前記内部ＩＤコードとして、ＭＳＢ＝“１”，ＭＳＢ−１＝“１”を含む第１のＩＤコードと、ＭＳＢ＝“０”，ＭＳＢ−１＝“１”を含む第２のＩＤコードが設定され、前記入力ＩＤコードが前記第１のＩＤコードと一致し、又は前記第２のＩＤコードのＭＳＢ，ＭＳＢ−１と一致するとき、前記比較器が一致を検出し、前記マスタ装置は、１段目のスレーブ装置から選択すべき段数目のスレーブ装置まで１ずつ減算したとき前記第１のＩＤコードの内部ＩＤコードになるような入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させ、又は、前記ＭＳＢ＝“０”、ＭＳＢ−１＝“１”を含む入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させる、ことを特徴とする。
請求項７にかかる発明は、請求項２に記載の通信システムにおいて、前記各スレーブ装置は、前記ＩＤレジスタに前記内部ＩＤコードとして、ＭＳＢ＝“０”，ＭＳＢ−１＝“１”を含む第１のＩＤコードと、ＭＳＢ＝“１”，ＭＳＢ−１＝“１”を含む第２のＩＤコードが設定され、前記入力ＩＤコードが前記第１のＩＤコードと一致し、又は前記第２のＩＤコードのＭＳＢ，ＭＳＢ−１と一致するとき、前記比較器が一致を検出し、前記マスタ装置は、１段目のスレーブ装置から選択すべき段数目のスレーブ装置まで１ずつ減算したとき前記第１のＩＤコードの内部ＩＤコードになるような入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させ、又は、前記ＭＳＢ＝“１”、ＭＳＢ−１＝“１”を含む入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させる、ことを特徴とする。
請求項８にかかる発明は、請求項１に記載の通信システムにおいて、前記ＩＤ演算部の前記演算は、前記入力ＩＤコードの値を１だけ加算する演算であることを特徴とする。
請求項９にかかる発明は、請求項５に記載の通信システムにおいて、前記各スレーブ装置は、前記ＩＤレジスタの内部ＩＤコードに特定値が設定され、前記マスタ装置は、１段目のスレーブ装置から選択すべき段数目のスレーブ装置まで１ずつ加算したときに前記特定値の内部ＩＤコードと一致するような入力ＩＤコードを含む入力データ信号を、１段目のスレーブ装置に入力させる、ことを特徴とする。
請求項１０にかかる発明は、請求項８に記載の通信システムにおいて、前記各スレーブ装置は、前記ＩＤレジスタに前記内部ＩＤコードとして、ＭＳＢ＝“０”，ＭＳＢ−１＝“０”を含む第１のＩＤコードと、ＭＳＢ＝“１”，ＭＳＢ−１＝“０”を含む第２のＩＤコードが設定され、前記入力ＩＤコードが前記第１のＩＤコードと一致し、又は前記第２のＩＤコードのＭＳＢ，ＭＳＢ−１と一致するとき、前記比較器が一致を検出し、前記マスタ装置は、１段目のスレーブ装置から選択すべき段数目のスレーブ装置まで１ずつ減算したとき前記第１のＩＤコードの内部ＩＤコードになるような入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させ、又は、前記ＭＳＢ＝“１”、ＭＳＢ−１＝“０”を含む入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させる、ことを特徴とする。
請求項１１にかかる発明は、請求項８に記載の通信システムにおいて、前記各スレーブ装置は、前記ＩＤレジスタに前記内部ＩＤコードとして、ＭＳＢ＝“１”，ＭＳＢ−１＝“０”を含む第１のＩＤコードと、ＭＳＢ＝“０”，ＭＳＢ−１＝“０”を含む第２のＩＤコードが設定され、前記入力ＩＤコードが前記第１のＩＤコードと一致し、又は前記第２のＩＤコードのＭＳＢ，ＭＳＢ−１と一致するとき、前記比較器が一致を検出し、前記マスタ装置は、１段目のスレーブ装置から選択すべき段数目のスレーブ装置まで１ずつ減算したとき前記第１のＩＤコードの内部ＩＤコードになるような入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させ、又は、前記ＭＳＢ＝“０”、ＭＳＢ−１＝“０”を含む入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させる、ことを特徴とする。
請求項１２にかかる発明は、請求項８に記載の通信システムにおいて、前記各スレーブ装置は、前記ＩＤレジスタに前記内部ＩＤコードとして、ＭＳＢ＝“１”，ＭＳＢ−１＝“１”を含む第１のＩＤコードと、ＭＳＢ＝“０”，ＭＳＢ−１＝“１”を含む第２のＩＤコードが設定され、前記入力ＩＤコードが前記第１のＩＤコードと一致し、又は前記第２のＩＤコードのＭＳＢ，ＭＳＢ−１と一致するとき、前記比較器が一致を検出し、前記マスタ装置は、１段目のスレーブ装置から選択すべき段数目のスレーブ装置まで１ずつ減算したとき前記第１のＩＤコードの内部ＩＤコードになるような入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させ、又は、前記ＭＳＢ＝“０”、ＭＳＢ−１＝“１”を含む入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させる、ことを特徴とする。
請求項１３にかかる発明は、請求項８に記載の通信システムにおいて、前記各スレーブ装置は、前記ＩＤレジスタに前記内部ＩＤコードとして、ＭＳＢ＝“０”，ＭＳＢ−１＝“１”を含む第１のＩＤコードと、ＭＳＢ＝“１”，ＭＳＢ−１＝“１”を含む第２のＩＤコードが設定され、前記入力ＩＤコードが前記第１のＩＤコードと一致し、又は前記第２のＩＤコードのＭＳＢ，ＭＳＢ−１と一致するとき、前記比較器が一致を検出し、前記マスタ装置は、１段目のスレーブ装置から選択すべき段数目のスレーブ装置まで１ずつ減算したとき前記第１のＩＤコードの内部ＩＤコードになるような入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させ、又は、前記ＭＳＢ＝“１”、ＭＳＢ−１＝“１”を含む入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させる、ことを特徴とする。 In order to achieve the above object, the invention according to claim 1 is a communication system in which a plurality of slave devices are connected in series to a host device, wherein each slave device is the host device or a previous slave. An ID calculation unit that inputs an input data signal from the device, calculates only an input ID code included in the input data signal, and sends it to a subsequent slave device as a new input data signal having a new input ID code; An ID register that sets an ID code, and a comparator that detects a match between the input ID code included in the input data signal from the host device or the preceding slave device and the internal ID code set in the ID register And a general-purpose register that captures and stores control data contained in the input data signal when the comparator detects the coincidence. And a motor, the internal ID code and the contents of the operation, characterized in that it is a common to the slave device.
The invention according to claim 2 is the communication system according to claim 1, wherein the calculation of the ID calculation unit is a calculation of subtracting 1 from the value of the input ID code.
According to a third aspect of the present invention, in the communication system according to the second aspect, in each slave device, a specific value is set in an internal ID code of the ID register, and the master device starts from the first-stage slave device. An input data signal including an input ID code that matches the internal ID code of the specific value when subtracting one by one to the slave device of the number of stages to be selected is input to the slave device of the first stage. And
According to a fourth aspect of the present invention, in the communication system according to the second aspect, each slave device includes MSB = “0” and MSB−1 = “0” as the internal ID code in the ID register. 1 and a second ID code including MSB = “1” and MSB−1 = “0” are set, and the input ID code matches the first ID code, or the second ID code When the ID code matches MSB and MSB-1, the comparator detects a match, and the master device subtracts one by one from the first-stage slave device to the slave device of the number of stages to be selected. An input data signal having an input ID code that becomes an internal ID code of 1 ID code is input to the first-stage slave device, or an input including the MSB = "1" and MSB-1 = "0" ID code Is input to the first-stage slave device input data signal having, characterized in that.
The invention according to claim 5 is the communication system according to claim 2, wherein each of the slave devices includes MSB = "1", MSB-1 = "0" as the internal ID code in the ID register. 1 and a second ID code including MSB = “0” and MSB−1 = “0” are set, and the input ID code matches the first ID code, or the second ID code When the ID code matches MSB and MSB-1, the comparator detects a match, and the master device subtracts one by one from the first-stage slave device to the slave device of the number of stages to be selected. An input data signal having an input ID code that becomes an internal ID code of 1 ID code is input to the first-stage slave device, or an input including the MSB = "0" and MSB-1 = "0" ID code Is input to the first-stage slave device input data signal having, characterized in that.
The invention according to claim 6 is the communication system according to claim 2, wherein each of the slave devices includes MSB = "1", MSB-1 = "1" as the internal ID code in the ID register. 1 and a second ID code including MSB = “0” and MSB−1 = “1” are set, and the input ID code matches the first ID code, or the second ID code When the ID code matches MSB and MSB-1, the comparator detects a match, and the master device subtracts one by one from the first-stage slave device to the slave device of the number of stages to be selected. An input data signal having an input ID code that becomes an internal ID code of 1 ID code is input to the first-stage slave device, or an input including MSB = "0" and MSB-1 = "1" ID code Is input to the first-stage slave device input data signal having, characterized in that.
The invention according to claim 7 is the communication system according to claim 2, wherein each of the slave devices includes MSB = "0", MSB-1 = "1" as the internal ID code in the ID register. 1 and a second ID code including MSB = “1” and MSB−1 = “1” are set, and the input ID code matches the first ID code, or the second ID code When the ID code matches MSB and MSB-1, the comparator detects a match, and the master device subtracts one by one from the first-stage slave device to the slave device of the number of stages to be selected. An input data signal having an input ID code that becomes an internal ID code of 1 ID code is input to the first-stage slave device, or an input including the MSB = "1" and MSB-1 = "1" ID code Is input to the first-stage slave device input data signal having, characterized in that.
The invention according to claim 8 is the communication system according to claim 1, wherein the calculation of the ID calculation unit is a calculation of adding 1 to the value of the input ID code.
According to a ninth aspect of the present invention, in the communication system according to the fifth aspect, each slave device has a specific value set in an internal ID code of the ID register, and the master device starts from the first-stage slave device. An input data signal including an input ID code that matches the internal ID code of the specific value when the slave devices at the number of stages to be selected are added one by one is input to the first stage slave device. And
According to a tenth aspect of the present invention, in the communication system according to the eighth aspect, each slave device includes MSB = “0” and MSB−1 = “0” as the internal ID code in the ID register. 1 and a second ID code including MSB = “1” and MSB−1 = “0” are set, and the input ID code matches the first ID code, or the second ID code When the ID code matches MSB and MSB-1, the comparator detects a match, and the master device subtracts one by one from the first-stage slave device to the slave device of the number of stages to be selected. An input data signal having an input ID code that becomes an internal ID code of 1 ID code is input to the first-stage slave device, or an input including the MSB = "1" and MSB-1 = "0" ID To input the input data signal with de to the first-stage slave device, characterized in that.
According to an eleventh aspect of the present invention, in the communication system according to the eighth aspect, each slave device includes MSB = “1” and MSB−1 = “0” as the internal ID code in the ID register. 1 and a second ID code including MSB = “0” and MSB−1 = “0” are set, and the input ID code matches the first ID code, or the second ID code When the ID code matches MSB and MSB-1, the comparator detects a match, and the master device subtracts one by one from the first-stage slave device to the slave device of the number of stages to be selected. An input data signal having an input ID code that becomes an internal ID code of 1 ID code is input to the first-stage slave device, or an input including the MSB = "0" and MSB-1 = "0" ID To input the input data signal with de to the first-stage slave device, characterized in that.
The invention according to claim 12 is the communication system according to claim 8, wherein each of the slave devices includes MSB = "1" and MSB-1 = "1" as the internal ID code in the ID register. 1 and a second ID code including MSB = “0” and MSB−1 = “1” are set, and the input ID code matches the first ID code, or the second ID code When the ID code matches MSB and MSB-1, the comparator detects a match, and the master device subtracts one by one from the first-stage slave device to the slave device of the number of stages to be selected. An input data signal having an input ID code that becomes an internal ID code of 1 ID code is input to the first-stage slave device, or an input including MSB = "0" and MSB-1 = "1" ID To input the input data signal with de to the first-stage slave device, characterized in that.
The invention according to claim 13 is the communication system according to claim 8, wherein each of the slave devices includes MSB = "0", MSB-1 = "1" as the internal ID code in the ID register. 1 and a second ID code including MSB = “1” and MSB−1 = “1” are set, and the input ID code matches the first ID code, or the second ID code When the ID code matches MSB and MSB-1, the comparator detects a match, and the master device subtracts one by one from the first-stage slave device to the slave device of the number of stages to be selected. An input data signal having an input ID code that becomes an internal ID code of 1 ID code is input to the first-stage slave device, or an input including the MSB = "1" and MSB-1 = "1" ID To input the input data signal with de to the first-stage slave device, characterized in that.

請求項１〜３、８、９にかかる発明によれば、個々のスレーブ装置に予め異なっ固有の内部ＩＤコードを設定させる必要がなく、予め共通のＩＤコードを設定してくだけで、マスタ装置からの入力データ信号に含まれる入力ＩＤコードに応じて特定の１個のスレーブ装置に対して所望の制御データを格納させることができる。つまり、マスタ装置から任意に特定のスレーブ装置を選択できる。また、請求項４〜７、１０〜１３にかかる発明によれば、請求項１〜３、８，９と同様に特定の１個のスレーブ装置に対して所望の制御データを格納させることができるばかりか、２以上のスレーブ装置に対して制御データを一斉送信することができる。 According to the first to third, eighth, and ninth aspects of the present invention, it is not necessary to set different internal ID codes in advance to individual slave devices, but only by setting a common ID code in advance. Desired control data can be stored in one specific slave device in accordance with the input ID code included in the input data signal. That is, a specific slave device can be arbitrarily selected from the master device. Moreover, according to the invention concerning Claims 4-7, 10-13, desired control data can be stored with respect to one specific slave apparatus similarly to Claims 1-3, 8, and 9. In addition, control data can be simultaneously transmitted to two or more slave devices.

（ａ）は本発明の第１の実施例の通信システムの構成図、（ｂ）は第１の実施例のマスタ装置から送信するシリアルデータ信号のデータ構造を示す波形図である。(A) is a block diagram of the communication system of the 1st Example of this invention, (b) is a wave form diagram which shows the data structure of the serial data signal transmitted from the master apparatus of a 1st Example. 図１のスレーブ装置の詳細な回路図である。FIG. 2 is a detailed circuit diagram of the slave device of FIG. 1. 第１の実施例の通信システムの動作波形図である。It is an operation | movement waveform diagram of the communication system of a 1st Example. 第２の実施例の通信システムのスレーブ装置の詳細な回路図である。It is a detailed circuit diagram of the slave apparatus of the communication system of 2nd Example. 第２の実施例で使用するＩＤコードの説明図である。It is explanatory drawing of the ID code used in a 2nd Example. 第２の実施例の通信システムの動作波形図である。It is an operation | movement waveform diagram of the communication system of a 2nd Example. （ａ）は本発明の第３の実施例の通信システムの構成図、（ｂ）は第３の実施例のマスタ装置から送信する同期シリアルデータ信号のデータ構造を示す波形図である。(A) is a block diagram of the communication system of the 3rd Example of this invention, (b) is a wave form diagram which shows the data structure of the synchronous serial data signal transmitted from the master apparatus of a 3rd Example. 図７のスレーブ装置の詳細な回路図である。FIG. 8 is a detailed circuit diagram of the slave device of FIG. 7. 第３の実施例の通信システムの動作波形図である。It is an operation | movement waveform diagram of the communication system of a 3rd Example. 従来のスレーブ装置の構成を示す回路図である。It is a circuit diagram which shows the structure of the conventional slave apparatus. 従来の別のスレーブ装置の構成を示す回路図である。It is a circuit diagram which shows the structure of another conventional slave apparatus.

＜第１の実施例＞
図１（ａ）に、本発明の第１の実施例の通信システムの構成を示す。１００＿１，１００＿２，・・・，１００＿ｎ（ｎ＝２５６）は、１台のマスタ装置２００によって互いに独立して制御されるスレーブ装置であり、マスタ装置２００に対して１本の信号線を介してシリーズ接続されている。各スレーブ装置１００＿１，１００＿２，・・・，１００＿ｎは同じ構成である。 <First embodiment>
FIG. 1A shows the configuration of a communication system according to the first embodiment of the present invention. 100_1, 100_2,..., 100_n (n = 256) are slave devices controlled independently from each other by one master device 200, and are connected to the master device 200 via one signal line. It is connected. The slave devices 100_1, 100_2,..., 100_n have the same configuration.

本実施例では、マスタ装置２００から出力するシリアルデータ信号ＲｘＤ１は、例えばＬＩＮ（Local Interconnect Network）で使用されるデータ構造とほぼ同様であり、図１（ｂ）に示すように、新しいフレームの始まりを示す１３〜１６ビットの“０”が続くブレークフィールドＦ１、各スレーブ装置１００＿１，１００＿２，・・・，１００＿ｎがマスタ装置２００と同期をとるための同期コード０ｘ５５（＝０１０１０１０１）を含むシンクフィールドＦ２、特定のスレーブ装置を選択するためのＩＤコード（請求項記載の入力ＩＤコード）が設定されたＩＤフィールドＦ３、ＩＤコードで特定される１個のスレーブ装置の負荷を制御するための制御データＤＡＴＡ１，ＤＡＴＡ２が設定されたデータフィールドＦ４，Ｆ５からなる。フィールドＦ２〜Ｆ５は、それぞれ合計で１０ビットであり、先頭のスタートビットが“０”、後端のストップビットが“１”で、その間に８ビットのＩＤコードやデータが含まれる。パリティビットは省略している。なお、コードやデータはＬＳＢファーストで設定されている。 In this embodiment, the serial data signal RxD1 output from the master device 200 is substantially the same as the data structure used in, for example, LIN (Local Interconnect Network), and as shown in FIG. , 100_n indicating a synchronization code 0x55 (= 01010101) for synchronizing each slave device 100_1, 100_2,..., 100_n with the master device 200. ID field F3 in which an ID code for selecting a specific slave device (input ID code described in claims) is set, control data DATA1 for controlling the load of one slave device specified by the ID code , DATA2 are set in the data fields F4, F5. The fields F2 to F5 each have a total of 10 bits, the leading start bit is “0”, the trailing end stop bit is “1”, and an 8-bit ID code and data are included therebetween. Parity bits are omitted. The code and data are set with LSB first.

図２に、１段目のスレーブ装置１００＿１を代表してその内部構成を示す。１０１はブレーク検出回路であり、シリアルデータ信号ＲｘＤ１を入力し、ブレークフィールドＦ１で“０”が１１ビット以上継続すると、検出信号としてＢｒｅａｋ＝“１”を出力して、シリアルデータ信号ＲｘＤ１のブレークフィールドＦ１が入力したことを示す。１０２はシンク（ｓｙｎｃ）検出回路であり、ブレーク検出回路１０１からＢｒｅａｋ＝“１”が出力した後に、その次に続くシンクフィールドＦ２を検出すると、検出信号としてＳｙｎｃ＝“１”を出力する。スレーブ装置１００＿１は、このシンクフィールドＦ２のクロック成分（０ｘ５５）を取り込むことによって、クロック発生回路１０３で生成されるクロックＣＫの同期化処理を行う。 FIG. 2 shows the internal configuration of the first-stage slave device 100_1 as a representative. Reference numeral 101 denotes a break detection circuit. When serial data signal RxD1 is input and “0” continues for 11 bits or more in break field F1, Break = “1” is output as a detection signal and break field of serial data signal RxD1 Indicates that F1 has been input. Reference numeral 102 denotes a sync detection circuit. When the next sync field F2 is detected after Break = “1” is output from the break detection circuit 101, Sync = “1” is output as a detection signal. The slave device 100_1 performs a synchronization process of the clock CK generated by the clock generation circuit 103 by taking in the clock component (0x55) of the sync field F2.

１０４は切換判定回路であり、シンク検出回路１０２からＳｙｎｃ＝“１”が出力すると、次に続くＩＤフィールドＦ３の期間（１０ビット分）だけイネーブル信号をＥＮ１＝“１”にする。１０５はセレクタであり、切換判定回路１０４からイネーブル信号ＥＮ１＝“１”が出力するとき減算器１０６の出力信号を選択し、ＥＮ１＝“０”が出力するときスレーブ装置１００＿１に入力するシリアルデータ信号ＲｘＤ１をＦＦ回路１１３で１クロック分遅延した信号を選択して、それぞれ出力側に送信する。減算器１０６は、入力するシリアルデータ信号のＩＤフィールドＦ２のＩＤコードの値を１だけ減算して出力する。よって、セレクタ１０５からは、入力したシリアルデータ信号ＲｘＤ１のうちのＩＤフィールドＦ２のＩＤコードが１だけ減算され他のフィールドＦ１，Ｆ３〜Ｆ５はそのままにした、１クロック遅延の新たなシリアルデータ信号ＲｘＤ２が出力する。 Reference numeral 104 denotes a switching determination circuit. When Sync = “1” is output from the sync detection circuit 102, the enable signal is set to EN1 = “1” only during the next ID field F3 period (10 bits). A selector 105 selects the output signal of the subtractor 106 when the enable signal EN1 = "1" is output from the switching determination circuit 104, and the serial data signal input to the slave device 100_1 when EN1 = "0" is output. A signal obtained by delaying RxD1 by one clock in the FF circuit 113 is selected and transmitted to the output side. The subtracter 106 subtracts 1 from the ID code value in the ID field F2 of the input serial data signal and outputs the result. Therefore, the selector 105 subtracts 1 from the ID code of the ID field F2 of the input serial data signal RxD1 and leaves the other fields F1, F3 to F5 as they are, and a new serial data signal RxD2 with one clock delay. Is output.

ブレーク検出回路１０１、シンク検出回路１０２、切換判定回路１０４、セレクタ１０５、減算器１０６およびＦＦ回路１１３は、請求項記載のＩＤ演算部を構成する。 The break detection circuit 101, the sync detection circuit 102, the switching determination circuit 104, the selector 105, the subtractor 106, and the FF circuit 113 constitute an ID calculation unit described in claims.

１０７はシリアル／パラレル変換器であり、入力するシリアルデータ信号ＲｘＤ１をパラレルデータ信号に変換する。１０８はＩＤコード（請求項記載の内部ＩＤコード）として［０ｘ００］が設定されているＩＤレジスタ、１０９は比較器である。比較器１０９は、シリアル／パラレル変換器１０７から出力するＩＤフィールドＦ２に含められたＩＤコードを、ＩＤレジスタ１０８に設定したＩＤコード［０ｘ００］と比較し、一致するときにイネーブル信号をＥＮ２＝“１”にし、不一致のときＥＮ２＝“０”にする。１１２はアドレスカウンタであり、比較器１０９でＩＤコードの一致が検出されてＥＮ２＝“１”が出力したとき、アドレス［０ｘ００］を出力して、フィールドＦ４のデータＤＡＴＡ１を汎用レジスタ１１０に書き込ませ、その後に、アドレス［０ｘ０１］を出力して、フィールドＦ５のデータＤＡＴＡ２を汎用レジスタ１１１に書き込ませる。なお、クロック発生回路１０３で発生された処理用のクロックＣＫは各部に供給される。 Reference numeral 107 denotes a serial / parallel converter, which converts an input serial data signal RxD1 into a parallel data signal. 108 is an ID register in which [0x00] is set as an ID code (internal ID code described in claims), and 109 is a comparator. The comparator 109 compares the ID code included in the ID field F2 output from the serial / parallel converter 107 with the ID code [0x00] set in the ID register 108. Set to “1” and EN2 = “0” when they do not match. Reference numeral 112 denotes an address counter. When the coincidence of the ID code is detected by the comparator 109 and EN2 = "1" is output, the address [0x00] is output and the data DATA1 of the field F4 is written to the general-purpose register 110. Thereafter, the address [0x01] is output, and the data DATA2 of the field F5 is written in the general-purpose register 111. The processing clock CK generated by the clock generation circuit 103 is supplied to each unit.

次に、図３を参照して第１の実施例の通信システムの動作を説明する。第１の実施例では、すべてのスレーブ装置１００＿１〜１００＿ｎのＩＤレジスタ１０８のＩＤコードを［０ｘ００］に設定しておく。以下では、マスタ装置２００から、ＩＤフィールドＦ３のＩＤコードが［０ｘ０５］に設定され、データフィールドＦ４にＤＡＴＡ１＝[０ｘＦＦ]、データフィールドＦ５にＤＡＴＡ２＝[０ｘＦＦ]が設定された、シリアルデータ信号ＲｘＤ１が出力する場合について説明する。 Next, the operation of the communication system of the first embodiment will be described with reference to FIG. In the first embodiment, the ID codes of the ID registers 108 of all the slave devices 100_1 to 100_n are set to [0x00]. In the following, the serial data signal RxD1 in which the ID code of the ID field F3 is set to [0x05] from the master device 200, DATA1 = [0xFF] is set in the data field F4, and DATA2 = [0xFF] is set in the data field F5. Will be described.

このシリアルデータ信号ＲｘＤ１が１段目のスレーブ装置１００＿１に入力したときは、スレーブ装置１００＿１はＩＤレジスタ１０８のＩＤコードが［０ｘ００］であるので、シリアルデータ信号ＲｘＤ１のＩＤコード［０ｘ０５］と一致せず、比較器１０９からはＥＮ２＝“０”が出力し、アドレスカウンタ１１２、汎用レジスタ１１０，１１１は動作しない。また、減算器１０６からはＩＤフィールドＦ３のＩＤコードが１だけ減算された［０ｘ０４］が出力する。このＩＤコードは、切換判定回路１０４によって、ＩＤフィールドＦ３の期間だけセレクタ１０５で選択される。よって、この１段目のスレーブ装置１００＿１からは、ＩＤフィールドＦ３のＩＤコードが［０ｘ０４］に設定され、データフィールドＦ４にデータ[０ｘＦＦ]、データフィールドＦ５にも[０ｘＦＦ]が設定されたシリアルデータ信号ＲｘＤ２が出力する。 When the serial data signal RxD1 is input to the first-stage slave device 100_1, since the ID code of the ID register 108 is [0x00], the slave device 100_1 matches the ID code [0x05] of the serial data signal RxD1. Thus, EN2 = "0" is output from the comparator 109, and the address counter 112 and the general purpose registers 110 and 111 do not operate. The subtracter 106 outputs [0x04] obtained by subtracting 1 from the ID code in the ID field F3. This ID code is selected by the selector 105 during the period of the ID field F3 by the switching determination circuit 104. Therefore, from the first-stage slave device 100_1, serial data in which the ID code of the ID field F3 is set to [0x04], the data [0xFF] is set in the data field F4, and [0xFF] is also set in the data field F5. Signal RxD2 is output.

以下、同様にして、２段目のスレーブ装置１００＿２から出力するシリアルデータ信号ＲｘＤ３のＩＤコードは［０ｘ０３］、３段目のスレーブ装置１００＿３から出力するシリアルデータ信号ＲｘＤ４のＩＤコードは［０ｘ０２］、４段目のスレーブ装置１００＿４から出力するシリアルデータ信号ＲｘＤ５のＩＤコードは［０ｘ０１］、５段目のスレーブ装置１００＿５から出力するシリアルデータ信号ＲｘＤ６のＩＤコードは［０ｘ００］となる。 Similarly, the ID code of the serial data signal RxD3 output from the second-stage slave device 100_2 is [0x03], and the ID code of the serial data signal RxD4 output from the third-stage slave device 100_3 is [0x02]. The ID code of the serial data signal RxD5 output from the fourth-stage slave device 100_4 is [0x01], and the ID code of the serial data signal RxD6 output from the fifth-stage slave device 100_5 is [0x00].

そして、このシリアルデータ信号ＲｘＤ６が６段目のスレーブ装置１００＿６に入力すると、そのＩＤコード［０ｘ００］がＩＤレジスタ１０８のＩＤコードと一致するので、アドレスカウンタ１１２、汎用レジスタ１１０，１１１が動作し、その汎用レジスタ１１０（アドレスレス［０ｘ００］にデータフィールドＦ４のＤＡＴＡ１＝［０ｘＦＦ］が、汎用レジスタ１１１（アドレスレス［０ｘ０１］にデータフィールドＦ５のＤＡＴＡ２＝［０ｘＦＦ］が、それぞれ格納される。 When the serial data signal RxD6 is input to the sixth-stage slave device 100_6, the ID code [0x00] matches the ID code of the ID register 108, so that the address counter 112 and the general-purpose registers 110 and 111 operate. The general-purpose register 110 (addressless [0x00] stores DATA1 = [0xFF] of the data field F4, and the general-purpose register 111 (addressless [0x01] stores DATA2 = [0xFF] of the data field F5).

なお、７段目以降のスレーブ装置１００＿７〜１００＿ｎにもシリアルデータ信号は順次入力するが、そのＩＤコードは順次、［０ｘＦＦ］→［０ｘＦＥ］→・・・［０ｘ０６］と減算され、そのシリアルデータ信号のＩＤコードは［０ｘ００］以外の値となるので、比較器１０９は一致検出できず、影響を与えない。 Although serial data signals are sequentially input to the slave devices 100_7 to 100_n in the seventh stage and thereafter, their ID codes are sequentially subtracted from [0xFF] → [0xFE] →. Since the ID code of the signal has a value other than [0x00], the comparator 109 cannot detect coincidence and does not affect the signal.

以上のように、本実施例では、ｎ（＝２５６）段のスレーブ装置１００＿１〜１００＿ｎのＩＤレジスタ１０８に共通のＩＤコード［０ｘ００］を予め設定しておき、且つ、ホスト装置２００から出力するシリアルデータ信号のフィールＦ３に［０ｘ０５］のＩＤコードを設定しておけば、６段数目のスレーブ装置１００＿６のみにフィールドＦ４，Ｆ５のデータを送ることができる。なお、ホスト装置２００から出力するシリアルデータ信号のＩＤフィールドに［０ｘ０６］のＩＤコードを設定しておけば、７段数目のシリアル通信装置１００＿７のみにフィールドＦ４，Ｆ５のデータを送ることができる。 As described above, in this embodiment, a common ID code [0x00] is set in advance in the ID register 108 of n (= 256) stages of slave devices 100_1 to 100_n, and the serial code output from the host device 200 is set. If the ID code [0x05] is set in the field F3 of the data signal, the data in the fields F4 and F5 can be sent only to the sixth-stage slave device 100_6. If an ID code of [0x06] is set in the ID field of the serial data signal output from the host device 200, the data in the fields F4 and F5 can be sent only to the seventh-stage serial communication device 100_7.

また、ＩＤレジスタ１０８に設定する共通のＩＤコードは［０ｘ００］に限られるものではない。例えば、［０ｘ０２］のＩＤコードを共通に設定したときは、ホスト装置２００から出力するシリアルデータ信号のフィールＦ３に例えば［０ｘ０５］のＩＤコードを設定しておけば、３段目のスレーブ装置１００＿３から出力するシリーズデータ信号ＲｘＤ４のＩＤコードが［０ｘ０２］になるので、４段目のスレーブ装置１００＿４のみにフィールドＦ４，Ｆ５のデータを送ることができる。 Further, the common ID code set in the ID register 108 is not limited to [0x00]. For example, when the [0x02] ID code is set in common, if the ID code of [0x05] is set in the field F3 of the serial data signal output from the host device 200, for example, the third-stage slave device 100_3 Since the ID code of the series data signal RxD4 output from [0x02] becomes [0x02], the data in the fields F4 and F5 can be sent only to the slave device 100_4 at the fourth stage.

つまり、本実施例では、各スレーブ装置１００＿１〜１００＿ｎに、ＩＤレジスタ１０８の内部ＩＤコードに特定値が設定されたとき、マスタ装置２００が、１段目のスレーブ装置から選択すべき（フィールドＦ４，Ｆ５のデータを取り込ませるべき）段数目のスレーブ装置まで１ずつ減算したときに前記特定値の内部ＩＤコードと一致するような入力ＩＤコードを含む入力データ信号を、１段目のスレーブ装置１００＿１に入力させるようにしている。 That is, in this embodiment, when a specific value is set in the internal ID code of the ID register 108 for each of the slave devices 100_1 to 100_n, the master device 200 should select from the first-stage slave device (field F4, field F4). F5 data is to be taken in) An input data signal including an input ID code that matches the internal ID code of the specific value when subtracting one by one up to the slave device of the number of stages is sent to the slave device 100_1 of the first stage. It is made to input.

また、減算器１０６は＋１加算器に代えることができる。この場合は、入力データ信号のＩＤフィールドＦ３のＩＤコードがスレーブ装置を通過するごとに＋１されるので、本実施例と同様に、スレーブ装置のＩＤレジスタに特定のＩＤコードを設定しておけば、所定のスレーブ装置のみにフィールドＦ４，Ｆ５のデータを送ることができる。同様にして、減算器１０６は乗算器、除算器に置き換えることもできる。 Further, the subtractor 106 can be replaced with a +1 adder. In this case, the ID code in the ID field F3 of the input data signal is incremented by 1 every time it passes through the slave device. Therefore, if a specific ID code is set in the ID register of the slave device, as in this embodiment. The data in the fields F4 and F5 can be sent only to a predetermined slave device. Similarly, the subtractor 106 can be replaced with a multiplier or a divider.

＜第２の実施例＞
本発明の第２の実施例では、６４段のスレーブ装置１００＿１〜１００＿ｎ（ｎ＝６４）を使用する。図４に１段目のスレーブ装置１００＿１の詳細を示す。第２の実施例のスレーブ装置では、図２で説明したＩＤレジスタ１０８に代えて、ＩＤレジスタ１０８Ａを使用する。このＩＤレジスタ１０８Ａには、１個のスレーブ装置を選択するためのＭＳＢ＝“０”、ＭＳＢ−１＝“０”を含む第１のＩＤコードの他に、２以上のスレーブ装置を一度に選択するためのＭＳＢ＝“１”、ＭＳＢ−１＝“０”を含む第２のＩＤコードを設定する。これにより、入力するフィールドＦ３のＩＤコードが、第１のＩＤコードと一致し、または第２のＩＤコードと一致するとき、比較器１０９の出力がＥＮ２＝“１”になる。 <Second embodiment>
In the second embodiment of the present invention, 64-stage slave devices 100_1 to 100_n (n = 64) are used. FIG. 4 shows details of the first-stage slave device 100_1. In the slave device of the second embodiment, an ID register 108A is used instead of the ID register 108 described in FIG. In this ID register 108A, in addition to the first ID code including MSB = “0” and MSB−1 = “0” for selecting one slave device, two or more slave devices are selected at a time. The second ID code including MSB = "1" and MSB-1 = "0" is set. As a result, when the ID code of the input field F3 matches the first ID code or the second ID code, the output of the comparator 109 becomes EN2 = “1”.

ＭＳＢ＝“０”、ＭＳＢ−１＝“０”を含む第１のＩＤコードとしては、図５に示すように、上位ビットが（００）の領域、つまり［０ｘ００］（＝０）〜［０ｘ３Ｆ］（＝６３）のうちのいずれかを設定する。また、ＭＳＢ＝“１”、ＭＳＢ−１＝“０”を含む第２のＩＤコードとしては、図５に示すように、上位ビットが（１０）の領域、つまり［０ｘ８０］（＝１２８）〜［０ｘＢＦ］（＝１９１）のいずれかを設定する。また、マスタ装置２００から出力するシリアルデータ信号ＲｘＤ１のフィールドＦ３に設定するＩＤコードとしては、図５に示す前記した上位ビットが（００）の領域又は（１０）の領域のコードを設定する。 As the first ID code including MSB = “0” and MSB−1 = “0”, as shown in FIG. 5, the upper bit is an area of (00), that is, [0x00] (= 0) to [0x3F ] (= 63). Further, as the second ID code including MSB = “1” and MSB−1 = “0”, as shown in FIG. 5, the upper bit is an area of (10), that is, [0x80] (= 128) to One of [0xBF] (= 191) is set. Further, as the ID code set in the field F3 of the serial data signal RxD1 output from the master device 200, the above-described upper bit shown in FIG. 5 is set in the area of (00) or (10).

これにより、マスタ装置２００から特定の１個のスレーブ装置を選択することに加えて、２以上のスレーブ装置を同時選択することもできる。以下では、スレーブ装置１００＿１〜１００＿ｎ（ｎ＝６４）のＩＤレジスタ１０８Ａに第１のＩＤコードとして［０ｘ００］を、第２のＩＤコードとして［０ｘＢＦ］を、それぞれ設定した場合について説明する。 Thereby, in addition to selecting one specific slave device from the master device 200, two or more slave devices can be simultaneously selected. Hereinafter, a case will be described in which [0x00] is set as the first ID code and [0xBF] is set as the second ID code in the ID registers 108A of the slave devices 100_1 to 100_n (n = 64).

このとき、マスタ装置２００から出力するシリアルデータ信号ＲｘＤ１のフィールドＦ３に、ＩＤ＝［０ｘ００］のＩＤコードを設定したときは、第１の実施例で説明したのと同様に、６段数目のスレーブ装置１００＿６のみに、データフィールドＦ４，Ｆ５のデータが書き込まれる。 At this time, when an ID code of ID = [0x00] is set in the field F3 of the serial data signal RxD1 output from the master device 200, the slave in the sixth stage is the same as described in the first embodiment. Data in the data fields F4 and F5 is written only in the device 100_6.

次に、マスタ装置２００から出力するシリアルデータ信号ＲｘＤ１のフィールドＦ３に、ＩＤ＝［０ｘＢＦ］のＩＤコードを設定したときは、フィールドＦ３のＩＤコードは、１段目のスレーブ装置１００＿１でＩＤ＝［０ｘＢＥ］に減算、２段目のスレーブ装置１００＿２でＩＤ＝［０ｘＢＤ］に減算、・・・、５段目のスレーブ装置１００＿５でＩＤ＝［０ｘＢＡ］に減算されるが、そのＩＤコードはＭＳＢ＝“１”、ＭＳＢ−１＝“０”で変化せず、それらの比較器１０９の出力はＥＮ２＝“１”となり、１段目〜６段目のスレーブ装置１００＿１〜１００＿６の汎用レジスタ１１０，１１１にフィールドＦ４，Ｆ５のデータＤＡＴＡ１，ＤＡＴＡ２が一斉送信される。さらに、７段目以降のスレーブ装置１００＿７〜１００＿６４についても、同様に一斉送信される。 Next, when an ID code of ID = [0xBF] is set in the field F3 of the serial data signal RxD1 output from the master device 200, the ID code of the field F3 is ID = [ Subtract to 0xBE], subtract to ID = [0xBD] at second-stage slave device 100_2,... Subtract to ID = [0xBA] at fifth-stage slave device 100_5, but the ID code is MSB = No change is made when “1” and MSB−1 = “0”, and the output of the comparator 109 becomes EN2 = “1”, and the general-purpose registers 110 and 111 of the first to sixth slave devices 100_1 to 100_6. The data DATA1 and DATA2 of the fields F4 and F5 are transmitted simultaneously. Further, the slave devices 100_7 to 100_64 in the seventh and subsequent stages are also transmitted simultaneously.

つまり、マスタ装置２００から出力するシリアルデータ信号ＲｘＤ１のフィールドＦ３に設定するＩＤコードの値を、最終段目のスレーブ装置１００＿ｎ（ｎ＝６４）に入力するＩＤコードが、それ以前の段のスレーブ装置で−１の減算が繰り返されても、［０ｘ８０］〜［０ｘＢＦ］以上となるように設定しておけば、全段のスレーブ装置１００＿１〜１００＿ｎ（ｎ＝６４）の汎用レジスタ１１０，１１１に、シリアルデータ信号のフィールドＦ４，Ｆ５のデータを一斉送信することができる。 That is, the ID code set in the field F3 of the serial data signal RxD1 output from the master device 200 is input to the slave device 100_n (n = 64) at the last stage, and the slave device at the previous stage is the ID code. Even if the subtraction of -1 is repeated in [0x80] to [0xBF], the general-purpose registers 110 and 111 of all the slave devices 100_1 to 100_n (n = 64) The data in the fields F4 and F5 of the serial data signal can be transmitted simultaneously.

なお、以上では、スレーブ装置に設定する第１のＩＤコードとして図５の（００）の領域のコードを設定し、マスタ装置から送信されるＩＤコードとしても図５の（００）の領域を設定し、また、スレーブ装置に設定する第２のＩＤコードとして図５の（１０）の領域のコードを設定し、マスタ装置から送信されるＩＤコードとしても図５の（１０）の領域を設定して、個別選択送信と一斉送信の両方が行われるようにしたが、これに限られるものではない。 In the above, the (00) area code in FIG. 5 is set as the first ID code to be set in the slave apparatus, and the (00) area in FIG. 5 is also set as the ID code transmitted from the master apparatus. 5 is set as the second ID code to be set in the slave device, and the area in (10) in FIG. 5 is also set as the ID code transmitted from the master device. Thus, both the individual selection transmission and the simultaneous transmission are performed, but the present invention is not limited to this.

例えば、スレーブ装置に設定する第１のＩＤコードとして図５の（１０）の領域のコードを設定し、マスタ装置から送信されるＩＤコードとしても図５の（１０）の領域を設定し、また、スレーブ装置に設定する第２のＩＤコードとして図５の（００）の領域のコードを設定し、マスタ装置から送信されるＩＤコードとしても図５の（００）の領域を設定して、個別選択送信と一斉送信の両方が行われるようにしてもよい。 For example, the area code (10) in FIG. 5 is set as the first ID code to be set in the slave apparatus, the area (10) in FIG. 5 is set as the ID code transmitted from the master apparatus, and 5 is set as the second ID code to be set in the slave device, and the (00) region in FIG. 5 is also set as the ID code transmitted from the master device. Both selective transmission and simultaneous transmission may be performed.

また、スレーブ装置に設定する第１のＩＤコードとして図５の（１１）の領域のコードを設定し、マスタ装置から送信されるＩＤコードとしても図５の（１１）の領域を設定し、また、スレーブ装置に設定する第２のＩＤコードとして図５の（０１）の領域のコードを設定し、マスタ装置から送信されるＩＤコードとしても図５の（０１）の領域を設定して、個別選択送信と一斉送信の両方が行われるようにしてもよい。 5 is set as the first ID code to be set in the slave device, the area in FIG. 5 is set as the ID code transmitted from the master device, and 5 is set as the second ID code to be set in the slave device, and the area (01) in FIG. 5 is also set as the ID code transmitted from the master device. Both selective transmission and simultaneous transmission may be performed.

また、スレーブ装置に設定する第１のＩＤコードとして図５の（０１）の領域のコードを設定し、マスタ装置から送信されるＩＤコードとしても図５の（０１）の領域を設定し、また、スレーブ装置に設定する第２のＩＤコードとして図５の（１１）の領域のコードを設定し、マスタ装置から送信されるＩＤコードとしても図５の（１１）の領域を設定して、個別選択送信と一斉送信の両方が行われるようにしてもよい。 5 is set as the first ID code to be set in the slave device, the area (01) in FIG. 5 is set as the ID code transmitted from the master device, and 5 is set as the second ID code to be set in the slave device, and the area in FIG. 5 is also set as the ID code transmitted from the master device. Both selective transmission and simultaneous transmission may be performed.

なお、第２の実施例においても、減算器１０６を＋１加算器に置き換えることができる。同様にして、減算器１０６は乗算器、除算器に置き換えることもできる。 In the second embodiment, the subtracter 106 can be replaced with a +1 adder. Similarly, the subtractor 106 can be replaced with a multiplier or a divider.

＜第３の実施例＞
図７（ａ）に、本発明の第３の実施例の通信システムの構成を示す。３００＿１，３００＿２，・・・，３００＿ｎ（ｎ＝２５６）は、１台のマスタ装置４００によって独立して制御されるスレーブ装置であり、マスタ装置４００からスレーブ装置３００＿１には、データ範囲を示すデータ範囲信号ＳＣ１、シリアルデータ信号ＳＤ１、共通のクロックＳＣＫの信号線の３本が接続されている。スレーブ装置３００＿２〜３００＿ｎには、クロック信号ＳＣＫは共通であるが、データ信号ＳＤ２〜ＳＤｎはＩＤコードが順次１だけ減算され、データ範囲信号ＳＣ２〜ＳＣｎはデータ信号ＳＤ２〜ＳＤｎと同期が取られるようタイミング調整されて、接続されている。各スレーブ装置３００＿１，３００＿２，・・・，３００＿ｎ（ｎ＝２５６）は同じ構成である。 <Third embodiment>
FIG. 7A shows the configuration of a communication system according to the third embodiment of the present invention. 300_1, 300_2,..., 300_n (n = 256) are slave devices controlled independently by one master device 400, and the master device 400 to the slave device 300_1 have a data range indicating a data range. Three signal lines of signal SC1, serial data signal SD1, and common clock SCK are connected. The slave devices 300_2 to 300_n share the clock signal SCK, but the data signals SD2 to SDn are sequentially decremented by 1 in the ID code so that the data range signals SC2 to SCn are synchronized with the data signals SD2 to SDn. The timing is adjusted and connected. Each slave device 300_1, 300_2,..., 300_n (n = 256) has the same configuration.

第３の実施例では、マスタ装置４００から出力するシリアルデータ信号ＳＤ１は、図７（ｂ）に示すように、データ範囲信号ＳＣ１の立下りから立上りの期間を１フレームとして、そのフレーム内に、特定のスレーブ装置を選択するためのＩＤコード（請求項記載の入力ＩＤコード）が設定されたＩＤフィールドＦ６、ＩＤコードで特定されるスレーブ装置の負荷を制御するための制御データＤＡＴＡ１，ＤＡＴＡ２が設定されたデータフィールドＦ７，Ｆ８が設定されている。フィールドＦ６〜Ｆ８は、それぞれ合計で８ビットである。パリティビットは省略している。なお、コードやデータはＬＳＢファーストで設定されている。 In the third embodiment, as shown in FIG. 7B, the serial data signal SD1 output from the master device 400 has a period from the falling edge of the data range signal SC1 as one frame. An ID field F6 in which an ID code for selecting a specific slave device (input ID code described in claims) is set, and control data DATA1 and DATA2 for controlling the load of the slave device specified by the ID code are set The data fields F7 and F8 are set. The fields F6 to F8 each have a total of 8 bits. Parity bits are omitted. The code and data are set with LSB first.

図８に、スレーブ装置３００＿１を代表してその内部構成を示す。３０１はセレクタであり、切換判定回路３０２からイネーブル信号ＥＮ３＝“１”が出力するとき減算器３０３の出力信号を選択し、ＥＮ３＝“０”が出力するときスレーブ装置３００＿１に入力するシリアルデータ信号ＳＤ１をＦＦ回路３０４で１クロック分遅延した信号を選択して、それぞれ出力側に送信する。減算器３０３は、入力するシリアルデータ信号のＩＤフィールドＦ６のＩＤコードの値を１だけ減算して出力する。よって、セレクタ３０１からは、入力したシリアルデータ信号ＳＤ１のうちのＩＤフィールドＦ６のＩＤコードが１だけ減算され他のフィールドＦ７，Ｆ８はそのままにした、１クロック遅延の新たなシリアルデータ信号ＳＤ２が出力する。 FIG. 8 shows the internal configuration of the slave device 300_1 as a representative. A selector 301 selects the output signal of the subtracter 303 when the enable signal EN3 = "1" is output from the switching determination circuit 302, and the serial data signal input to the slave device 300_1 when EN3 = "0" is output. A signal obtained by delaying SD1 by one clock by the FF circuit 304 is selected and transmitted to the output side. The subtracter 303 subtracts 1 from the ID code value in the ID field F6 of the input serial data signal and outputs the result. Therefore, the selector 301 outputs a new serial data signal SD2 with a delay of 1 clock, in which the ID code of the ID field F6 of the input serial data signal SD1 is subtracted by 1 and the other fields F7 and F8 are left as they are. To do.

セレクタ３０１、切換判定回路３０２、減算器３０３およびＦＦ回路３０４は、請求項記載のＩＤ演算部を構成する。 The selector 301, the switching determination circuit 302, the subtractor 303, and the FF circuit 304 constitute an ID calculation unit described in claims.

３０５はシリアル／パラレル変換器であり、入力するシリアルデータ信号ＳＤ１をパラレルデータ信号に変換する。３０６はＩＤコード（請求項記載の内部ＩＤコード）として［０ｘ００］が設定されているＩＤレジスタ、３０７は比較器である。比較器３０７は、シリアル／パラレル変換器３０６から出力するＩＤフィールドＦ６に含められたＩＤコードを、ＩＤレジスタ３０６に設定したＩＤコード［０ｘ００］と比較し、一致するときにイネーブル信号をＥＮ４＝“１”にし、不一致のときＥＮ４＝“０”にする。３０８はアドレスカウンタであり、データ範囲信号ＳＣ１が立ち下がるとき、アドレスを初期値［０ｘＦＦ］に設定し、比較器３０７でＩＤコードの一致が検出されてＥＮ４＝“１”が出力したとき、アドレス［０ｘ００］を出力して、フィールドＦ７のデータＤＡＴＡ１を汎用レジスタ３０９に書き込ませ、その後に、アドレス［０ｘ０１］を出力して、フィールドＦ８のデータＤＡＴＡ２を汎用レジスタ３１０に書き込ませる。なお、このアドレスカウンタ３０８は、アドレスが初期値［０ｘＦＦ］である期間中は切換判定回路３０２がＥＮ３＝“１”を出力し、他の期間はＥＮ３＝“０”を出力するように、その切換判定回路３０２を制御する。３１１はデータ範囲信号ＳＣ１を１クロック遅延させるＦＦ回路であり、減算器３０３やＦＦ回路３０４を通過するシリアルデータ信号ＳＤ１とタイミング調整するためのものである。なお、クロック信号ＳＣＫは内部の所定回路に供給される。 Reference numeral 305 denotes a serial / parallel converter that converts an input serial data signal SD1 into a parallel data signal. Reference numeral 306 denotes an ID register in which [0x00] is set as an ID code (internal ID code described in claims), and reference numeral 307 denotes a comparator. The comparator 307 compares the ID code included in the ID field F6 output from the serial / parallel converter 306 with the ID code [0x00] set in the ID register 306. Set to “1”, and EN4 = “0” when they do not match. Reference numeral 308 denotes an address counter. When the data range signal SC1 falls, the address is set to the initial value [0xFF], and when the ID code match is detected by the comparator 307 and EN4 = "1" is output, the address [0x00] is output, the data DATA1 of the field F7 is written to the general-purpose register 309, and then the address [0x01] is output to write the data DATA2 of the field F8 to the general-purpose register 310. Note that the address counter 308 is configured so that the switching determination circuit 302 outputs EN3 = "1" during the period when the address is the initial value [0xFF], and EN3 = "0" during the other periods. The switching determination circuit 302 is controlled. Reference numeral 311 denotes an FF circuit that delays the data range signal SC1 by one clock, and is used for timing adjustment with the serial data signal SD1 passing through the subtractor 303 and the FF circuit 304. The clock signal SCK is supplied to an internal predetermined circuit.

次に、図９を参照して第３の実施例の通信システムの動作を説明する。本実施例では、すべてのスレーブ装置３００＿１〜３００＿ｎのＩＤレジスタ３０６のＩＤコードを［０ｘ００］に設定しておく。以下では、マスタ装置４００から、ＩＤフィールドＦ６のＩＤコードが［０ｘ０５］に設定され、データフィールドＦ７にＤＡＴＡ１＝[０ｘＦＦ]、データフィールドＦ８にＤＡＴＡ２＝[０ｘＦＦ]が設定されたシリアルデータ信号ＳＤ１が出力する場合について説明する。 Next, the operation of the communication system of the third embodiment will be described with reference to FIG. In this embodiment, the ID codes of the ID registers 306 of all the slave devices 300_1 to 300_n are set to [0x00]. Hereinafter, the serial data signal SD1 in which the ID code of the ID field F6 is set to [0x05], DATA1 = [0xFF] in the data field F7, and DATA2 = [0xFF] in the data field F8 is set from the master device 400. A case of outputting will be described.

このシリアルデータ信号ＳＤ１が１段目のスレーブ装置３００＿１に入力したときは、スレーブ装置３００＿１はＩＤレジスタ３０６のＩＤコードが［０ｘ００］であるので、シリアルデータ信号ＳＤ１のＩＤコード［０ｘ０５］と一致せず、比較器３０７からはＥＮ４＝“０”が出力し、アドレスカウンタ３０８、汎用レジスタ３０９，３１０は動作しない。また、減算器３０３からはＩＤフィールドＦ６のＩＤコードが１だけ減算された［０ｘ０４］が出力する。このＩＤコードは、切換判定回路３０２によって、ＩＤフィールドＦ６の期間だけセレクタ３０１で選択される。よって、この１段目のスレーブ装置３００＿１からは、ＩＤフィールドＦ６のＩＤコードが［０ｘ０４］に設定され、データフィールドＦ７にデータ[０ｘＦＦ]、データフィールドＦ８にも[０ｘＦＦ]が設定されたシリアルデータ信号ＳＤ２が出力する。 When the serial data signal SD1 is input to the first-stage slave device 300_1, the slave device 300_1 has the ID code [0x00] of the ID register 306, and therefore matches the ID code [0x05] of the serial data signal SD1. The comparator 307 outputs EN4 = "0", and the address counter 308 and the general purpose registers 309 and 310 do not operate. The subtracter 303 outputs [0x04] obtained by subtracting 1 from the ID code in the ID field F6. This ID code is selected by the selector 301 during the period of the ID field F6 by the switching determination circuit 302. Therefore, from the first-stage slave device 300_1, serial data in which the ID code of the ID field F6 is set to [0x04], the data [Fx] is set to the data field F7, and the data field F8 is set to [0xFF]. Signal SD2 is output.

以下、同様にして、２段目スレーブ装置３００＿２から出力するシリアルデータ信号ＳＤ３のＩＤコードは［０ｘ０３］、３段目スレーブ装置３００＿３から出力するシリアルデータ信号ＳＤ４のＩＤコードは［０ｘ０２］、４段目スレーブ装置３００＿４から出力するシリアルデータ信号ＳＤ５のＩＤコードは［０ｘ０１］、５段目スレーブ装置３００＿５から出力するシリアルデータ信号ＳＤ６のＩＤコードは［０ｘ００］となる。 Similarly, the ID code of the serial data signal SD3 output from the second-stage slave device 300_2 is [0x03], and the ID code of the serial data signal SD4 output from the third-stage slave device 300_3 is [0x02]. The ID code of the serial data signal SD5 output from the fifth slave device 300_4 is [0x01], and the ID code of the serial data signal SD6 output from the fifth-stage slave device 300_5 is [0x00].

そして、このシリアルデータ信号ＳＤ６が６段目のスレーブ装置３００＿６に入力すると、そのＩＤコード［０ｘ００］がＩＤレジスタ３０６のＩＤコードと一致するので、アドレスカウンタ３０８、汎用レジスタ３０９，３１０が動作し、その汎用レジスタ３０９にデータフィールドＦ４のデータ［０ｘＦＦ］が、汎用レジスタ３１０にデータフィールドＦ５のデータ［０ｘＦＦ］が、それぞれ格納される。 When this serial data signal SD6 is input to the sixth-stage slave device 300_6, the ID code [0x00] matches the ID code of the ID register 306, so that the address counter 308 and the general-purpose registers 309 and 310 operate. Data [0xFF] in the data field F4 is stored in the general-purpose register 309, and data [0xFF] in the data field F5 is stored in the general-purpose register 310, respectively.

なお、７段目以降のスレーブ装置３００＿７〜３００＿ｎにもシリアルデータ信号は順次入力するが、そのＩＤコードは順次、［０ｘＦＦ］→［０ｘＦＥ］→・・・［０ｘ０６］と減算され、そのシリアルデータ信号のＩＤコードは［０ｘ００］以外の値となるので、比較器１０９は一致検出できず、影響を与えない。 Note that serial data signals are also sequentially input to the slave devices 300_7 to 300_n in the seventh and subsequent stages, but their ID codes are sequentially subtracted from [0xFF] → [0xFE] →. Since the ID code of the signal has a value other than [0x00], the comparator 109 cannot detect coincidence and does not affect the signal.

以上のように、第３の実施例では、各スレーブ装置３００＿１〜３００＿ｎのＩＤレジスタ３０６に共通のＩＤコード［０ｘ００］を予め設定しておき、且つ、ホスト装置４００から出力するシリアルデータ信号のフィールＦ６に［０ｘ０５］のＩＤコードを設定しておけば、６段数目のスレーブ装置３００＿６のみにフィールドＦ７，Ｆ８のデータを送ることができる。他は第１の実施例と同じである。 As described above, in the third embodiment, a common ID code [0x00] is set in advance in the ID register 306 of each of the slave devices 300_1 to 300_n, and the field of the serial data signal output from the host device 400 is set. If an ID code of [0x05] is set in F6, the data in the fields F7 and F8 can be sent only to the sixth-stage slave device 300_6. Others are the same as the first embodiment.

＜第４の実施例＞
図８で説明したスレーブ装置のＩＤレジスタ３０６に代えて、第１のＩＤコードと第２のＩＤコードを設定するＩＤレジスタを設ければ、第２の実施例と同様に、２以上のスレーブ装置に同じデータ信号を一斉送信することができる。 <Fourth embodiment>
If an ID register for setting the first ID code and the second ID code is provided instead of the ID register 306 of the slave device described in FIG. 8, two or more slave devices are provided as in the second embodiment. The same data signal can be transmitted simultaneously.

＜その他の実施例＞
以上は、マスタ装置からシリアルデータ信号を送信することにより特定の１個のスレーブ装置に特定のデータを送信し、あるいは２以上のスレーブ装置に共通のデータを一斉送信する例を説明したが、シリアルデータ信号をパラレルデータ信号に置き換えても同様に実施することができることはもちろんである。 <Other examples>
In the above, an example in which specific data is transmitted to one specific slave device by transmitting a serial data signal from the master device or common data is simultaneously transmitted to two or more slave devices has been described. Needless to say, the present invention can be similarly implemented even if the data signal is replaced with a parallel data signal.

１００＿１〜１００＿ｎ：スレーブ装置、１０１：ブレーク検出回路、１０２：シンク検出回路、１０３：クロック発生回路、１０４：切換判定回路、１０５：セレクタ、１０６：減算器、１０７：シリアル／パラレル変換回路、１０８，１０８Ａ：ＩＤレジスタ、１０９：比較器、１１０、１１１：汎用レジスタ、１１２：アドレスカウンタ
２００：マスタ装置
３００＿１〜３００＿ｎ：スレーブ装置、３０１：セレクタ、３０２：切換判定回路、３０３：：減算器、３０４：ＦＦ回路、３０５：シリアル／パラレル変換回路、３９６：ＩＤレジスタ、３０７：比較器、３０８：アドレスレジスタ、３０９、３１０：汎用レジスタ、３１１：ＦＦ回路
４００：マスタ装置
５００＿１〜５００＿３，５００’＿１〜５００’＿３：スレーブ装置、５１０：ＵＡＲＴ、、５２０：デコーダ、５３０：ＩＤレジスタ、５４０：汎用レジスタ、５５０：ＩＤ設定端子 100_1 to 100_n: slave device, 101: break detection circuit, 102: sync detection circuit, 103: clock generation circuit, 104: switching determination circuit, 105: selector, 106: subtractor, 107: serial / parallel conversion circuit, 108, 108A: ID register, 109: comparator, 110, 111: general-purpose register, 112: address counter 200: master device 300_1 to 300_n: slave device, 301: selector, 302: switching determination circuit, 303 :: subtractor, 304: FF circuit, 305: serial / parallel conversion circuit, 396: ID register, 307: comparator, 308: address register, 309, 310: general-purpose register, 311: FF circuit 400: master device 500_1 to 500_3, 500′_1 to 500 '_3: Slave equipment , 510: UART ,, 520: Decoder, 530: ID register 540: a general purpose register, 550: ID setting pin

Claims

A communication system in which a plurality of slave devices are connected in series to a host device,
Each slave device receives an input data signal from the host device or the previous slave device, calculates only the input ID code included in the input data signal, and has a new input data signal having a new input ID code. As an ID calculation unit to be sent to the slave device at the subsequent stage, an ID register for setting the internal ID code, and the input ID code and the ID register included in the input data signal from the host device or the previous slave device. A comparator that detects a match with the internal ID code, and a general-purpose register that captures and stores control data included in the input data signal when the match is detected by the comparator;
The content of the calculation and the internal ID code are common to each slave device.

The communication system according to claim 1,
The communication system, wherein the calculation of the ID calculation unit is a calculation of subtracting 1 from the value of the input ID code.

The communication system according to claim 2,
Each slave device has a specific value set in the internal ID code of the ID register,
The master device outputs an input data signal including an input ID code that matches the internal ID code of the specific value when subtracting one by one from the first-stage slave device to the slave device of the number of stages to be selected. Input to the slave device at the stage,
A communication system characterized by the above.

The communication system according to claim 2,
Each slave device, as the internal ID code in the ID register,
A first ID code including MSB = "0" and MSB-1 = "0" and a second ID code including MSB = "1" and MSB-1 = "0" are set.
When the input ID code matches the first ID code or the MSB of the second ID code, MSB-1, the comparator detects a match;
The master device outputs an input data signal having an input ID code that becomes an internal ID code of the first ID code when subtracting one by one from the slave device at the first stage to the slave device at the stage to be selected. Input to the slave device at the first stage, or input an input data signal having an input ID code including MSB = “1” and MSB−1 = “0” to the slave device at the first stage;
A communication system characterized by the above.

The communication system according to claim 2,
Each slave device, as the internal ID code in the ID register,
A first ID code including MSB = "1" and MSB-1 = "0" and a second ID code including MSB = "0" and MSB-1 = "0" are set.
When the input ID code matches the first ID code or the MSB of the second ID code, MSB-1, the comparator detects a match;
The master device outputs an input data signal having an input ID code that becomes an internal ID code of the first ID code when subtracting one by one from the slave device at the first stage to the slave device at the stage to be selected. Input to the first-stage slave device, or input data signal having an input ID code including MSB = “0” and MSB-1 = “0” to the first-stage slave device;
A communication system characterized by the above.

The communication system according to claim 2,
Each slave device, as the internal ID code in the ID register,
A first ID code including MSB = "1" and MSB-1 = "1" and a second ID code including MSB = "0" and MSB-1 = "1" are set.
When the input ID code matches the first ID code or the MSB of the second ID code, MSB-1, the comparator detects a match;
The master device outputs an input data signal having an input ID code that becomes an internal ID code of the first ID code when subtracting one by one from the slave device at the first stage to the slave device at the stage to be selected. Input to the first-stage slave device, or input an input data signal having an input ID code including MSB = “0” and MSB-1 = “1” to the first-stage slave device;
A communication system characterized by the above.

The communication system according to claim 2,
Each slave device, as the internal ID code in the ID register,
A first ID code including MSB = "0" and MSB-1 = "1" and a second ID code including MSB = "1" and MSB-1 = "1" are set.
When the input ID code matches the first ID code or the MSB of the second ID code, MSB-1, the comparator detects a match;
The master device outputs an input data signal having an input ID code that becomes an internal ID code of the first ID code when subtracting one by one from the slave device at the first stage to the slave device at the stage to be selected. Input to the first-stage slave device, or input an input data signal having an input ID code including MSB = “1” and MSB-1 = “1” to the first-stage slave device;
A communication system characterized by the above.

The communication system according to claim 1,
The communication system, wherein the calculation of the ID calculation unit is a calculation of adding 1 to the value of the input ID code.

The communication system according to claim 5, wherein
Each slave device has a specific value set in the internal ID code of the ID register,
The master device outputs an input data signal including an input ID code that matches the internal ID code of the specific value when adding one by one from the first slave device to the slave device to be selected. Input to the slave device at the stage,
A communication system characterized by the above.

The communication system according to claim 8,
Each slave device, as the internal ID code in the ID register,
A first ID code including MSB = "0" and MSB-1 = "0" and a second ID code including MSB = "1" and MSB-1 = "0" are set.
When the input ID code matches the first ID code or the MSB of the second ID code, MSB-1, the comparator detects a match;
The master device outputs an input data signal having an input ID code that becomes an internal ID code of the first ID code when subtracting one by one from the slave device at the first stage to the slave device at the stage to be selected. Input to the slave device at the first stage, or input an input data signal having an input ID code including MSB = “1” and MSB−1 = “0” to the slave device at the first stage;
A communication system characterized by the above.

The communication system according to claim 8,
Each slave device, as the internal ID code in the ID register,
A first ID code including MSB = "1" and MSB-1 = "0" and a second ID code including MSB = "0" and MSB-1 = "0" are set.
When the input ID code matches the first ID code or the MSB of the second ID code, MSB-1, the comparator detects a match;
The master device outputs an input data signal having an input ID code that becomes an internal ID code of the first ID code when subtracting one by one from the slave device at the first stage to the slave device at the stage to be selected. Input to the first-stage slave device, or input data signal having an input ID code including MSB = “0” and MSB-1 = “0” to the first-stage slave device;
A communication system characterized by the above.

The communication system according to claim 8,
Each slave device, as the internal ID code in the ID register,
A first ID code including MSB = "1" and MSB-1 = "1" and a second ID code including MSB = "0" and MSB-1 = "1" are set.
When the input ID code matches the first ID code or the MSB of the second ID code, MSB-1, the comparator detects a match;
The master device outputs an input data signal having an input ID code that becomes an internal ID code of the first ID code when subtracting one by one from the slave device at the first stage to the slave device at the stage to be selected. Input to the first-stage slave device, or input an input data signal having an input ID code including MSB = “0” and MSB-1 = “1” to the first-stage slave device;
A communication system characterized by the above.

The communication system according to claim 8,
Each slave device, as the internal ID code in the ID register,
A first ID code including MSB = "0" and MSB-1 = "1" and a second ID code including MSB = "1" and MSB-1 = "1" are set.
When the input ID code matches the first ID code or the MSB of the second ID code, MSB-1, the comparator detects a match;
The master device outputs an input data signal having an input ID code that becomes an internal ID code of the first ID code when subtracting one by one from the slave device at the first stage to the slave device at the stage to be selected. Input to the first-stage slave device, or input an input data signal having an input ID code including MSB = “1” and MSB-1 = “1” to the first-stage slave device;
A communication system characterized by the above.