JP2014132682A - Resin encapsulated semiconductor device manufacturing method - Google Patents
Resin encapsulated semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP2014132682A JP2014132682A JP2014051375A JP2014051375A JP2014132682A JP 2014132682 A JP2014132682 A JP 2014132682A JP 2014051375 A JP2014051375 A JP 2014051375A JP 2014051375 A JP2014051375 A JP 2014051375A JP 2014132682 A JP2014132682 A JP 2014132682A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- matrix substrate
- wiring board
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
Description
本発明は、樹脂封止型半導体装置に関し、特に、配線基板上に搭載した複数の半導体チップを一括モールドした後、配線基板を分割することによって複数の樹脂封止型半導体装置を得る半導体装置に適用して有効な技術に関する。 The present invention relates to a resin-encapsulated semiconductor device, and more particularly, to a semiconductor device that obtains a plurality of resin-encapsulated semiconductor devices by collectively molding a plurality of semiconductor chips mounted on a wiring substrate and then dividing the wiring substrate. It is related to effective technology.
特開平11−214588号公報(特許文献1)には、TABテープに複数の半導体チップを搭載して樹脂封止した後、樹脂およびTABテープを切断して個々に切り出すことによって複数の樹脂封止型半導体装置を製造する方法が記載されている。 In JP-A-11-214588 (Patent Document 1), a plurality of semiconductor chips are mounted on a TAB tape and resin-sealed, and then the resin and TAB tape are cut and cut individually to cut out a plurality of resins. A method of manufacturing a type semiconductor device is described.
また、上記公報には、樹脂およびTABテープの切断位置がずれるのを防止する対策として、TABテープのランド部外周に形成された銅配線の一部を利用し、その銅配線で光を反射させることによって切断位置を表示し、その位置を正確に認識する技術が開示されている。 In the above publication, as a measure for preventing the cutting positions of the resin and the TAB tape from shifting, a part of the copper wiring formed on the outer periphery of the land portion of the TAB tape is used, and light is reflected by the copper wiring. Thus, a technique for displaying a cutting position and accurately recognizing the position is disclosed.
本発明者は、配線基板上にマトリクス状に搭載した複数の半導体チップを一括して樹脂封止した後、この配線基板を分割することによって複数の樹脂封止型半導体装置を製造する技術を開発中である。 The present inventor has developed a technique for manufacturing a plurality of resin-encapsulated semiconductor devices by collectively sealing a plurality of semiconductor chips mounted in a matrix on a wiring board and then dividing the wiring board. It is in.
このような製造方法を採用する場合、製造プロセスに起因する製品の不良解析や不良発生箇所の特定を迅速に行うためには、完成品となった個々の樹脂封止型半導体装置が元の配線基板のどの位置にあったかを配線基板の分割後においても容易に識別できるようにしておく必要がある。 When such a manufacturing method is adopted, the individual resin-encapsulated semiconductor devices that have become finished products must be connected to the original wiring in order to quickly analyze the defects of products resulting from the manufacturing process and identify the locations where defects occur. It is necessary to be able to easily identify the position on the substrate even after the wiring substrate is divided.
その方法として、例えば半導体チップの樹脂封止に用いるモールド金型のイジェクタピンなどにアドレス情報を刻印し、配線基板上に搭載した複数の半導体チップを一括して樹脂封止する際、樹脂封止型半導体装置一個分の領域のそれぞれに異なるパターンのアドレス情報が付与されるようにしておくことが考えられる。 As a method, for example, when encapsulating a plurality of semiconductor chips mounted on a wiring board by encapsulating address information on an ejector pin of a mold die used for resin sealing of a semiconductor chip, the resin sealing It is conceivable that address information of a different pattern is given to each region of one type semiconductor device.
しかし、上記の方法は、製品の種類毎に異なるパターンのアドレス情報をモールド金型に刻印しなければならないといった煩雑さがあり、依頼メーカの標準仕様(既存)の金型を使用する場合には適用することができない。 However, the above method has the trouble that the address information of a different pattern for each type of product has to be engraved on the mold, and when using the standard specification (existing) mold of the requested manufacturer It cannot be applied.
本発明の目的は、配線基板上に搭載した複数の半導体チップを樹脂封止した後、配線基板を分割することによって複数の樹脂封止型半導体装置を製造する際、個々の樹脂封止型半導体装置が元の配線基板のどの位置にあったかを配線基板の分割後においても容易に識別できるようにする技術を提供することにある。 It is an object of the present invention to manufacture individual resin-encapsulated semiconductors when a plurality of resin-encapsulated semiconductor devices are manufactured by resin-encapsulating a plurality of semiconductor chips mounted on a circuit board and then dividing the circuit board. It is an object of the present invention to provide a technique for easily identifying the position of the apparatus on the original wiring board even after the wiring board is divided.
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。 Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.
本願の一発明である樹脂封止型半導体装置は、上面、前記上面に形成された複数の第1パッド、前記上面に形成された第1ソルダレジスト、前記上面とは反対側の下面、前記下面に形成された複数の第2パッド、前記下面に形成されたインデックスパターン、前記下面に形成されたアドレス情報パターン、前記下面に形成された第2ソルダレジスト、および前記上面と前記下面との間の側面を有する配線基板と、
主面、前記主面に形成された複数のボンディングパッド、および前記主面とは反対側の裏面を有し、前記配線基板の前記上面に搭載された半導体チップと、
主面、および側面を有し、前記半導体チップを封止する樹脂と、を含み、
前記配線基板の前記上面および前記樹脂の前記主面のそれぞれは、四角形であり、
前記樹脂の各側面は、前記配線基板の各側面とそれぞれ面一であり、
前記複数の第1パッドのそれぞれは、前記第1ソルダレジストから露出しており、
前記複数の第2パッドのそれぞれと前記インデックスパターンとは、前記第2ソルダレジストから露出しており、
前記アドレス情報パターンは、前記第2ソルダレジストで覆われている。
The resin-encapsulated semiconductor device according to one aspect of the present application includes an upper surface, a plurality of first pads formed on the upper surface, a first solder resist formed on the upper surface, a lower surface opposite to the upper surface, and the lower surface A plurality of second pads formed on the lower surface, an index pattern formed on the lower surface, an address information pattern formed on the lower surface, a second solder resist formed on the lower surface, and between the upper surface and the lower surface A wiring board having side surfaces;
A main surface, a plurality of bonding pads formed on the main surface, and a back surface opposite to the main surface; a semiconductor chip mounted on the upper surface of the wiring board;
A resin having a main surface and side surfaces, and sealing the semiconductor chip,
Each of the upper surface of the wiring board and the main surface of the resin is a quadrangle,
Each side of the resin is flush with each side of the wiring board,
Each of the plurality of first pads is exposed from the first solder resist,
Each of the plurality of second pads and the index pattern are exposed from the second solder resist,
The address information pattern is covered with the second solder resist.
本願の一発明である半導体装置の製造方法は、(a)上面、前記上面に設けられた複数の半導体チップ搭載領域、および前記上面とは反対側の下面を有する配線基板を準備する工程と、(b)前記(a)工程の後、複数の半導体チップを前記複数の半導体チップ搭載領域に、それぞれ搭載する工程と、(c)前記(b)工程の後、前記複数の半導体チップのうちの複数の第1半導体チップが第1キャビティ内に位置し、かつ、前記複数の半導体チップのうちの複数の第2半導体チップが第2キャビティ内に位置するように、前記配線基板を第1金型と第2金型との間に配置し、前記第1および第2キャビティ内のそれぞれに樹脂を供給することで前記複数の半導体チップを樹脂で封止し、前記複数の第1半導体チップを封止する第1樹脂ブロックと前記複数の第2半導体チップを封止する第2樹脂ブロックを形成する工程とを含んでいる。 A method of manufacturing a semiconductor device according to an invention of the present application includes: (a) preparing a wiring substrate having an upper surface, a plurality of semiconductor chip mounting regions provided on the upper surface, and a lower surface opposite to the upper surface; (B) After the step (a), a step of mounting a plurality of semiconductor chips on the plurality of semiconductor chip mounting regions, respectively, (c) After the step (b), of the plurality of semiconductor chips The wiring board is placed in a first mold such that a plurality of first semiconductor chips are located in a first cavity, and a plurality of second semiconductor chips of the plurality of semiconductor chips are located in a second cavity. Between the first mold and the second mold, and by supplying resin to each of the first and second cavities, the plurality of semiconductor chips are sealed with resin, and the plurality of first semiconductor chips are sealed. First resin blow to stop And a step of forming a second resin block that seals click and a plurality of second semiconductor chips.
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。 Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
複数の半導体チップを封止する樹脂の収縮などによる配線基板の反りを抑制することができる。 Warping of the wiring board due to shrinkage of a resin for sealing a plurality of semiconductor chips can be suppressed.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.
(実施の形態1)
図1、図2は、本実施形態の樹脂封止型半導体装置の製造に用いるマトリクス基板の一部を拡大して示す図であり、図1はそのチップ搭載面(上面)、図2は実装面(下面)をそれぞれ示している。
(Embodiment 1)
1 and 2 are enlarged views showing a part of a matrix substrate used for manufacturing the resin-encapsulated semiconductor device of this embodiment. FIG. 1 shows a chip mounting surface (upper surface), and FIG. Each surface (lower surface) is shown.
マトリクス基板1Aは、例えば縦×横=500mm×500mm、厚さ0.22mm〜0.6mm程度の薄い樹脂製の配線基板からなり、その上面には後述するペレット付け工程で複数の半導体チップが縦方向および横方向に沿ってマトリクス状に搭載される。このマトリクス基板1Aは、周知の配線基板材料、例えばガラス・エポキシ樹脂、BTレジン、ポリイミド樹脂などで構成されるが、特にガラス・エポキシ樹脂のような安価な配線基板材料で構成することにより、樹脂封止型半導体装置の製造原価を抑えることができる。マトリクス基板1Aは、例えばフレキシブル基板(FPC)のような可撓性を有する配線基板で構成することもできる。 The matrix substrate 1A is made of, for example, a thin resin wiring substrate having a length × width = 500 mm × 500 mm and a thickness of about 0.22 mm to 0.6 mm, and a plurality of semiconductor chips are vertically formed on the upper surface thereof by a pelletizing process described later. It is mounted in a matrix along the direction and the horizontal direction. This matrix substrate 1A is made of a well-known wiring board material, for example, glass / epoxy resin, BT resin, polyimide resin, etc., and in particular, by being made of an inexpensive wiring board material such as glass / epoxy resin, The manufacturing cost of the sealed semiconductor device can be reduced. The matrix substrate 1A can also be configured by a flexible wiring substrate such as a flexible substrate (FPC).
図1に示すように、マトリクス基板1Aの上面には複数のパッド2、後述するペレット付け工程で半導体チップをマトリクス基板1Aに搭載する際の位置決めガイドとなるアライメントターゲット3、上記パッド2と電気的に接続された図示しない配線などが形成されている。
As shown in FIG. 1, a plurality of
図2に示すように、マトリクス基板1Aの下面には後述するボール付け工程で半田バンプが接続される複数のパッド4およびそれらと一体に形成された配線5、半田バンプをパッド4に接続する際の位置決めガイドとなるアライメントターゲット6、樹脂封止型半導体装置を実装基板に実装する際の方向を示すインデックスパターン7、樹脂封止型半導体装置のアドレス情報を示すアドレス情報パターン8などが形成されている。
As shown in FIG. 2, on the lower surface of the matrix substrate 1A, a plurality of
図3(a)は、図1の一点鎖線で囲んだ矩形の領域、すなわち樹脂封止型半導体装置一個分の領域を示すマトリクス基板1Aの上面の拡大図であり、その寸法は、例えば縦×横=6. 4〜6.6mm×6. 4〜6.6mm程度である。マトリクス基板1Aの上面のパッド2、アライメントターゲット3および図示しない配線は、マトリクス基板1Aの上面に貼り付けた厚さ20μm程度の電解銅箔(または圧延銅箔)をエッチングすることによって形成される。パッド2およびアライメントターゲット3は、図3(a)に示すパターンを一単位とし、この単位パターンをマトリクス基板1Aの縦および横方向に沿って繰り返し配置した構成になっている。また、図示しない配線も同様の構成になっている。
FIG. 3A is an enlarged view of the upper surface of the matrix substrate 1A showing a rectangular region surrounded by a one-dot chain line in FIG. 1, that is, a region corresponding to one resin-encapsulated semiconductor device. Horizontal = 6.4 to 6.6 mm × 6.4 to about 6.6 mm. The
図3(b)は、樹脂封止型半導体装置一個分の領域を示すマトリクス基板1Aの下面の拡大図である。マトリクス基板1Aの下面のパッド4、配線5、アライメントターゲット6、インデックスパターン7およびアドレス情報パターン8は、マトリクス基板1Aの下面に貼り付けた厚さ20μm程度の電解銅箔(または圧延銅箔)をエッチングすることによって形成される。これらのパターンのうち、アドレス情報パターン8を除いたパターンは、図3(b)に示すパターンを一単位とし、この単位パターンをマトリクス基板1Aの縦および横方向に沿って繰り返し配置した構成になっている。なお、パッド4および配線5は、マトリクス基板1Aに形成されたスルーホール(図示せず)を通じて前記パッド2と電気的に接続されている。
FIG. 3B is an enlarged view of the lower surface of the matrix substrate 1A showing a region for one resin-encapsulated semiconductor device. The
上記樹脂封止型半導体装置一個分の領域に形成されたパッド4の数は、例えば縦×横=6個×8個の合計48個である。また、これらのパッド4の縦方向および横方向のピッチは、例えばそれぞれ0.75mmである。図示のアライメントターゲット6およびインデックスパターン7は、それぞれ十字形および三角形のパターンで構成されているが、これらの形状に限定されるものではない。
The number of
アドレス情報パターン8は、マトリクス基板1Aを使って得られる樹脂封止型半導体装置のマトリクス基板1A内における位置を示す情報を含んでおり、樹脂封止型半導体装置一個分の領域毎に例えばA11、A12…、A21、A22…といった異なるパターンによって構成されている。図にはアライメントターゲット6、インデックスパターン7およびアドレス情報パターン8を互いに異なる位置に配置した例を示したが、それらを一箇所に配置して機能を共用させることも可能である。例えば図4は、インデックスパターン7とアドレス情報パターン8とを一体に形成して機能を共用させた例を示している。この場合も、インデックスパターン7として機能する部分(三角形のパターン)は、上記領域(樹脂封止型半導体装置一個分の領域)のそれぞれで同一のパターンとし、アドレス情報パターン8として機能する部分(文字パターン)は、上記領域のそれぞれで異なるパターンとする。
The
図にはアドレス情報パターン8をA11、A12…、A21、A22…といった3桁の文字パターンで構成した例を示したが、これに限定されるものではなく、上記領域(樹脂封止型半導体装置一個分の領域)のそれぞれで異なるパターンとなるものであれば任意のパターンで構成することができる。また、アドレス情報パターン8には、上記位置情報以外の情報、例えばマトリクス基板1Aの製造ロットや後述するモールド工程で使用する金型の型番などを示す各種の情報を含ませることもできる。
The figure shows an example in which the
図5は、上記マトリクス基板1Aの一部を示す断面図である。図示のように、マトリクス基板1Aの両面には、例えば膜厚数十μm程度の薄いエポキシ樹脂などからなる周知のソルダレジスト9がコーティングされており、半田による配線5、5間のショートなどが防止されるようになっている。前述した各種パターンのうち、例えばパッド2、パッド4およびインデックスパターン7の表面はソルダレジスト8が除去され、必要に応じてAuメッキなどが施されている。また、アドレス情報パターン8の表面は、このパターン8を認識する手段(カメラ、顕微鏡など)に応じてソルダレジスト9で覆われ、あるいはソルダレジスト9が除去される。
FIG. 5 is a cross-sectional view showing a part of the matrix substrate 1A. As shown in the figure, a known solder resist 9 made of, for example, a thin epoxy resin having a film thickness of about several tens of μm is coated on both surfaces of the matrix substrate 1A to prevent a short circuit between the
次に、上記マトリクス基板1Aを用いた樹脂封止型半導体装置の製造方法を図6〜図16を用いて工程順に説明する。 Next, a method for manufacturing a resin-encapsulated semiconductor device using the matrix substrate 1A will be described in the order of steps with reference to FIGS.
まず、上記マトリクス基板1Aを切断して複数の小片に分割することにより、図6および図7に示すようなモールド用のマトリクス基板1Bを得る。このマトリクス基板1Bの寸法は、例えば縦×横=30mm〜70mm×150mm〜230mm程度である。モールド用のマトリクス基板1Bは、後述するモールド工程で使用する金型の寸法によってその寸法が規定されるので、当初から金型の寸法に合わせてマトリクス基板1Aを製造した場合には、それを切断、分割する工程は不要である。マトリクス基板1Aの切断には、樹脂製の配線基板の切断に使用されている周知のダイシング装置(ダイサー)を使用する。なお、マトリクス基板1Bの四隅などには、モールド工程でマトリクス基板1Bを金型にローディングする際の位置決めに使用されるガイドホール11が設けられる。
First, the matrix substrate 1A as shown in FIGS. 6 and 7 is obtained by cutting the matrix substrate 1A and dividing it into a plurality of small pieces. The dimension of this
次に、図8に示すように、マトリクス基板1Bの上面に複数の半導体チップ(以下、単にチップという)12を搭載する。チップ12は、例えばその主面にSRAM(Static Random Access Memory)などのメモリLSIが形成され、対向する二辺に複数のボンディングパッドBPが形成された縦×横=4.5mm〜5.0mm×5.5mm〜6.0mm程度の単結晶シリコンからなる。このチップ12をマトリクス基板1Bに搭載する際には、前述したアライメントターゲット3の位置をカメラなどで認識して位置合わせを行う。また、チップ12とマトリクス基板1Bとの接合には、周知のアクリル/エポキシ樹脂系接着剤やAgペーストなどを使用する。
Next, as shown in FIG. 8, a plurality of semiconductor chips (hereinafter simply referred to as chips) 12 are mounted on the upper surface of the
次に、図9に示すように、マトリクス基板1Bのパッド2とチップ12のボンディングパッドBPとをワイヤ13で電気的に接続する。ワイヤ13は、例えば金(Au)ワイヤを使用する。また、ワイヤ13による接続には、例えば熱圧着と超音波振動とを併用した周知のワイヤボンディング装置を使用する。
Next, as shown in FIG. 9, the
次に、図10に示すように、マトリクス基板1B上のすべてのチップ12を樹脂14で封止する。チップ12を樹脂14で封止するには、図11に示すように、マトリクス基板1Bをモールド装置の金型15にローディングし、例えばマトリクス基板1Bの四隅などに設けたガイドホール11(図6、図7参照)に金型15のピン(図示せず)を挿入して位置決めを行った後、上型15aと下型15bとの隙間(キャビティ)に樹脂を供給することによって、マトリクス基板1Bに搭載されたすべてのチップ12を一括して樹脂封止する。封止用の樹脂14は、例えばシリカが含有された周知のエポキシ系樹脂を使用する。また、モールド装置は、例えばQFP(Quad Flat Package)やウエハレベルCSP(Chip Size Package)などの製造に使用されている周知のモールド装置を使用する。
Next, as shown in FIG. 10, all the
マトリクス基板1Bの寸法は、通常の樹脂封止型半導体装置(例えばQFP)に比べて大きいため、マトリクス基板1Bに搭載されたすべてのチップ12を一括して樹脂封止した場合、モールド工程後の樹脂14の収縮などによってマトリクス基板1Bに反りが発生し、後述するボール付け工程でパッド4と半田バンプとの接続が取れなくなることがある。このような虞れがある場合には、図12に示すように、複数のキャビティを備えた金型を使用して樹脂14を複数のブロックに分割したり、マトリクス基板1Bにスリット16を形成したりすることによってマトリクス基板1Bの反りを抑制することが望ましい。
Since the dimension of the
次に、図13に示すように、マトリクス基板1Bの下面に形成されたパッド4に半田バンプ17を接続する。半田バンプ17は、例えば周知のSn/Pb共晶合金半田などからなる。パッド4と半田バンプ17との接続は、例えばBGA(Ball Grid Array)などの製造に用いられている周知のボール付け治具に複数の半田ボールを搭載し、マトリクス基板1Bに形成されたすべてのパッド4にこれらの半田ボールを一括して接続した後、加熱炉内で半田ボールをリフローさせることによって行う。半田ボールをパッド4に接続する際には、前述したアライメントターゲット6の位置をカメラなどで認識して位置合わせを行う。
Next, as shown in FIG. 13, solder bumps 17 are connected to the
次に、図14に示すように、マトリクス基板1Bおよび樹脂14をチップ単位で切断して複数の小片に分割することにより、BGA型の樹脂封止型半導体装置20が得られる。マトリクス基板1Aおよび樹脂14を切断するには、例えば樹脂製の配線基板の切断に使用されている周知のダイシング装置(ダイサー)に幅200μm程度のダイシングブレードを取り付けたものを使用する。このとき、図15に示すように、マトリクス基板1Bの下面にダイシング用のアライメントターゲット18を形成しておくことにより、寸法精度の高い切断を行うことができる。このアライメントターゲット18は、例えば配線材料(銅)で構成し、他のアライメントターゲット3、6と同時に形成すればよい。
Next, as shown in FIG. 14, the BGA type resin-encapsulated
マトリクス基板1Bを切断して得られた複数の樹脂封止型半導体装置20は、テスタを使った選別試験に付された後、図16に示すように、樹脂14の表面に製品名や製造ロットなどの(表面インデックスマークを含む)マーク19が印字される。マーク19の印字は、周知のレーザ加工による刻印やインクによる捺印によって行われる。
The plurality of resin-encapsulated
その後、上記樹脂封止型半導体装置20は、テスタを使った選別試験および外観検査などに付され、良品のみが梱包されて依頼メーカなどに出荷された後、各種電子機器の基板に実装される。樹脂封止型半導体装置20を基板に実装する際には、実装面に形成された前記インデックスパターン7をカメラなどで認識することによって位置合わせを行う。
Thereafter, the resin-encapsulated
図17は、上述した製造工程のフローである。また図18は、上記樹脂封止型半導体装置20が組み込まれた電子機器(例えば携帯電話)の機能ブロック図である。
FIG. 17 is a flow of the manufacturing process described above. FIG. 18 is a functional block diagram of an electronic device (for example, a mobile phone) in which the resin-encapsulated
上述した本実施形態の製造方法によれば、マトリクス基板1A上に形成されたアドレス情報パターン8をカメラ、顕微鏡あるいは目視によって認識することにより、完成品となった個々の樹脂封止型半導体装置20が元のマトリクス基板1Aのどの位置にあったかをマトリクス基板1Bの分割後においても容易に識別できるため、製造プロセスに起因する製品の不良解析や不良発生箇所の特定を迅速に行うことができる。
According to the manufacturing method of the present embodiment described above, each resin-encapsulated
(実施の形態2)
前記実施の形態1では、配線材料を使ってマトリクス基板1Aの実装面にアドレス情報パターン8を形成したが、これに限定されるものではなく、例えば次のような方法でアドレス情報パターン8を形成することもできる。
(Embodiment 2)
In the first embodiment, the
まず、図19に示すようなマトリクス基板1Aを用意する。このマトリクス基板1Aは、アドレス情報パターン8が形成されていない点を除けば、前記実施の形態1のマトリクス基板1Aと同一の構成になっている。
First, a matrix substrate 1A as shown in FIG. 19 is prepared. The matrix substrate 1A has the same configuration as the matrix substrate 1A of the first embodiment except that the
次に、前記実施の形態1の図6〜図11に示した工程に従って、モールド用マトリクス基板1Bの形成、チップ12の搭載、ワイヤ13のボンディング、樹脂14によるチップ12の一括封止を行った後、図20に示すように、樹脂14の表面に製品名や製造ロットなどのマーク19を印字する。本実施形態では、このとき同時に、樹脂14の表面にアドレス情報パターン8を印字する。マーク19およびアドレス情報パターン8の印字は、周知のレーザ加工による刻印やインクによる捺印によって行う。マーク19は、樹脂封止型半導体装置一個分の領域のそれぞれで同一のパターンとし、アドレス情報パターン8は、上記領域のそれぞれで異なるパターンとする。
Next, according to the steps shown in FIGS. 6 to 11 of the first embodiment, formation of the
次に、前記実施の形態1の図13〜図14に示した工程に従って、半田バンプ17の接続およびマトリクス基板1Bの切断を行うことにより、図21に示すような樹脂封止型半導体装置20が得られる。なお、樹脂14の表面へのマーク19およびアドレス情報パターン8の印字は、半田バンプ17の接続を行った後に行ってもよい。その後、上記樹脂封止型半導体装置20は、テスタを使った選別試験および外観検査などに付され、良品のみが梱包されて出荷された後、各種電子機器の基板に実装される。図22は、上述した製造工程のフローである。
Next, the resin-encapsulated
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.
本発明はBGA型の樹脂封止型半導体装置に限定されるものではなく、例えばTSOJ、LGA、ミニカードなど、半田バンプ以外の外部接続端子を有する各種樹脂封止型半導体装置に適用することができる。また、チップはSRAMに限定されるものではなく、例えばDRAMやフラッシュメモリなどの各種メモリLSIを形成したチップを使用することができる。 The present invention is not limited to the BGA type resin-encapsulated semiconductor device, but can be applied to various resin-encapsulated semiconductor devices having external connection terminals other than solder bumps, such as TSOJ, LGA, and mini cards. it can. Further, the chip is not limited to the SRAM, and for example, a chip on which various memory LSIs such as a DRAM and a flash memory are formed can be used.
本発明は、樹脂封止型半導体装置の製造に適用することができる。 The present invention can be applied to the manufacture of a resin-encapsulated semiconductor device.
1A、1B マトリクス基板(配線基板)
2 パッド
3 アライメントターゲット
4 パッド
5 配線
6 アライメントターゲット
7 インデックスパターン
8 アドレス情報パターン
9 ソルダレジスト
11 ガイドホール
12 半導体チップ
13 ワイヤ
14 樹脂
15 金型
15a 上型
15b 下型
16 スリット
17 半田バンプ
18 アライメントターゲット
19 マーク
20 樹脂封止型半導体装置
BP ボンディングパッド
1A, 1B matrix substrate (wiring substrate)
2
Claims (3)
(a)上面と、前記上面に形成された複数のパッドと、前記上面に形成されたアライメントターゲットと、前記上面とは反対側の下面と、を有する配線基板を準備する工程;
(b)前記(a)工程の後、平面形状が四角形から成る半導体チップを、前記配線基板の前記上面上に搭載する工程;
ここで、
前記アライメントターゲットの平面形状は、略L字形から成り、
前記アライメントターゲットは、前記配線基板の前記上面のうち、前記半導体チップの角部に対応する位置に形成されており、
前記(b)工程では、前記アライメントターゲットを認識して前記配線基板に対する前記半導体チップの位置合わせを行ってから、前記半導体チップを搭載する。 A method for manufacturing a resin-encapsulated semiconductor device including the following steps:
(A) preparing a wiring board having an upper surface, a plurality of pads formed on the upper surface, an alignment target formed on the upper surface, and a lower surface opposite to the upper surface;
(B) After the step (a), a step of mounting a semiconductor chip having a square planar shape on the upper surface of the wiring board;
here,
The planar shape of the alignment target is substantially L-shaped,
The alignment target is formed at a position corresponding to a corner of the semiconductor chip in the upper surface of the wiring board,
In the step (b), the semiconductor chip is mounted after the alignment target is recognized and the semiconductor chip is aligned with the wiring board.
各アライメントターゲットは、前記半導体チップの各角部にそれぞれ対応する位置に形成されている、請求項2に記載の樹脂封止型半導体装置の製造方法。 A plurality of the alignment targets are formed on the upper surface of the wiring board,
The method for manufacturing a resin-encapsulated semiconductor device according to claim 2, wherein each alignment target is formed at a position corresponding to each corner of the semiconductor chip.
前記アライメントターゲットは、前記ソルダレジストで覆われており、
前記(b)工程では、前記半導体チップが各アライメントターゲットと重なるように、前記半導体チップを搭載する、請求項2に記載の樹脂封止型半導体装置の製造方法。 A solder resist is formed on the upper surface of the wiring board,
The alignment target is covered with the solder resist,
The method for manufacturing a resin-encapsulated semiconductor device according to claim 2, wherein in the step (b), the semiconductor chip is mounted so that the semiconductor chip overlaps each alignment target.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014051375A JP2014132682A (en) | 2014-03-14 | 2014-03-14 | Resin encapsulated semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014051375A JP2014132682A (en) | 2014-03-14 | 2014-03-14 | Resin encapsulated semiconductor device manufacturing method |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013080191A Division JP5592526B2 (en) | 2013-04-08 | 2013-04-08 | Manufacturing method of resin-encapsulated semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015026027A Division JP2015097297A (en) | 2015-02-13 | 2015-02-13 | Resin-sealed semiconductor device and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014132682A true JP2014132682A (en) | 2014-07-17 |
Family
ID=51411585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014051375A Pending JP2014132682A (en) | 2014-03-14 | 2014-03-14 | Resin encapsulated semiconductor device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014132682A (en) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6289141U (en) * | 1985-11-25 | 1987-06-08 | ||
JPH0310537U (en) * | 1989-06-19 | 1991-01-31 | ||
JPH03142846A (en) * | 1989-10-27 | 1991-06-18 | Toshiba Corp | Semiconductor package |
JPH0587949U (en) * | 1992-04-24 | 1993-11-26 | セイコー電子工業株式会社 | Semiconductor chip |
JPH09139402A (en) * | 1995-11-13 | 1997-05-27 | Matsushita Electric Ind Co Ltd | Method and apparatus for bonding |
JPH11111737A (en) * | 1997-09-30 | 1999-04-23 | Mitsubishi Electric Corp | Semiconductor device |
JPH11163196A (en) * | 1997-11-26 | 1999-06-18 | Kyocera Corp | Wiring board |
JPH11233668A (en) * | 1998-02-13 | 1999-08-27 | Ricoh Co Ltd | Lsi package |
JPH11274357A (en) * | 1998-03-20 | 1999-10-08 | Sony Corp | Method and device for dividing electronic component |
-
2014
- 2014-03-14 JP JP2014051375A patent/JP2014132682A/en active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6289141U (en) * | 1985-11-25 | 1987-06-08 | ||
JPH0310537U (en) * | 1989-06-19 | 1991-01-31 | ||
JPH03142846A (en) * | 1989-10-27 | 1991-06-18 | Toshiba Corp | Semiconductor package |
JPH0587949U (en) * | 1992-04-24 | 1993-11-26 | セイコー電子工業株式会社 | Semiconductor chip |
JPH09139402A (en) * | 1995-11-13 | 1997-05-27 | Matsushita Electric Ind Co Ltd | Method and apparatus for bonding |
JPH11111737A (en) * | 1997-09-30 | 1999-04-23 | Mitsubishi Electric Corp | Semiconductor device |
JPH11163196A (en) * | 1997-11-26 | 1999-06-18 | Kyocera Corp | Wiring board |
JPH11233668A (en) * | 1998-02-13 | 1999-08-27 | Ricoh Co Ltd | Lsi package |
JPH11274357A (en) * | 1998-03-20 | 1999-10-08 | Sony Corp | Method and device for dividing electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3827497B2 (en) | Manufacturing method of semiconductor device | |
US7884472B2 (en) | Semiconductor package having substrate ID code and its fabricating method | |
JP6387256B2 (en) | Manufacturing method of semiconductor device | |
JP2005322921A (en) | Flip-chip semiconductor package for testing bumps and method of fabricating same | |
JP2995264B2 (en) | Printed circuit board strip for semiconductor package and defective printed circuit board unit display method of the board strip | |
JP3074264B2 (en) | Semiconductor device and its manufacturing method, lead frame and its manufacturing method | |
JP4948035B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
JP5592526B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
KR100829613B1 (en) | Semiconductor chip package and method of manufacturing the same | |
JP5308464B2 (en) | Manufacturing method of semiconductor device | |
JP2000040676A (en) | Manufacture of semiconductor device | |
JP5885332B2 (en) | Manufacturing method of semiconductor device | |
JP5444382B2 (en) | Resin-sealed semiconductor device | |
JP4889359B2 (en) | Electronic equipment | |
KR20080092928A (en) | Strip for integrated circuit packages having a maximized usable area | |
JP2015097297A (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
JP2014132682A (en) | Resin encapsulated semiconductor device manufacturing method | |
KR20110137060A (en) | Semiconductor package | |
KR20080084075A (en) | Stacked semiconductor package | |
TW202312405A (en) | Lead frame, semiconductor device and examination method | |
KR100900229B1 (en) | Fine-pitch ball grid array package | |
OKA et al. | New LSI packaging and future trend | |
KR20130042921A (en) | Semi conductor package and method for inspecting the same | |
KR20040006134A (en) | Method for packaging a semiconductor chip in fbga type | |
KR20080029274A (en) | Tsop type package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150213 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150602 |