JP2014126434A - Sensor circuit - Google Patents
Sensor circuit Download PDFInfo
- Publication number
- JP2014126434A JP2014126434A JP2012282574A JP2012282574A JP2014126434A JP 2014126434 A JP2014126434 A JP 2014126434A JP 2012282574 A JP2012282574 A JP 2012282574A JP 2012282574 A JP2012282574 A JP 2012282574A JP 2014126434 A JP2014126434 A JP 2014126434A
- Authority
- JP
- Japan
- Prior art keywords
- output terminal
- transducer
- amplifier
- bridge
- sensor circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、センサ回路に関し、より詳細には、複数個のトランスデューサの出力を加算かつ増幅する増幅器を備えたセンサ回路に関する。 The present invention relates to a sensor circuit, and more particularly to a sensor circuit including an amplifier that adds and amplifies outputs of a plurality of transducers.
一般に、ホール素子のようなブリッジ型のトランスデューサの駆動方法はある端子に電圧源、180度反対方向の端子に電流源または電圧源を接続する。駆動時には、トランスデューサの90度及び270度にあたる端子に差動の出力信号を得ることができる。この出力信号を信号処理する際に、トランスデューサの出力インピーダンスがある程度高い、もしくは出力信号が小さいなどの理由で、通常後段に増幅器を接続する。これによって、低インピーダンスかつ増幅された出力信号を得ることができる。 In general, in a driving method of a bridge type transducer such as a Hall element, a voltage source is connected to a certain terminal, and a current source or a voltage source is connected to a terminal in the opposite direction of 180 degrees. At the time of driving, a differential output signal can be obtained at terminals corresponding to 90 degrees and 270 degrees of the transducer. When processing this output signal, an amplifier is usually connected to the subsequent stage because the output impedance of the transducer is high to some extent or the output signal is small. Thereby, a low impedance and amplified output signal can be obtained.
複数個のトランスデューサの出力を加算及び増幅する例として、SN比を向上する場合、同じ物理量を変換する複数個のトランスデューサを駆動する方法がある。N個のトランスデューサを駆動して出力信号を加算した場合、SN比は1個の場合に比べてトランスデューサ出力において√N倍に向上する。
他方で、信号処理上の理由により複数の異なる物理量を変換する複数のトランスデューサを準備し、その出力信号同士を加算及び増幅する場合もある。
As an example of adding and amplifying the outputs of a plurality of transducers, there is a method of driving a plurality of transducers that convert the same physical quantity when improving the SN ratio. When N transducers are driven and the output signals are added, the S / N ratio is improved by N times in the transducer output as compared with the case of one.
On the other hand, a plurality of transducers for converting a plurality of different physical quantities may be prepared for signal processing reasons, and the output signals may be added and amplified.
図1は、特許文献1に示された直列ブリッジ回路の構成図である。この場合、2個のトランスデューサの出力信号が加算及び増幅されて出力されている。この特許文献1に記載の相補型プッシュプル構成の直列ブリッジ回路は、ブリッジ増幅器回路100は、第1のブリッジ回路110と直列に結合され、かつブリッジを通って流れる電流を供給するための安定化電圧120に結合された第2のブリッジ回路115を含んでいる。第1のブリッジ110は、ポイント125,126,127及び128の間に結合された4つの抵抗を含み、第2のブリッジ115は、ポイント130,131,132及び133の間に結合された4つの抵抗を含んでいる。
FIG. 1 is a configuration diagram of a series bridge circuit disclosed in
第1の差動増幅器は、第1のブリッジ回路110に結合され、各ベース、すなわち入力がそれぞれポイント128及び126に結合された1対のトランジスタ140及び141を含んでいる。トランジスタ140及び141はnpnトランジスタである。第2の差動増幅器は、第2のブリッジ回路115に結合され、各ベース、すなわち入力がそれぞれポイント133及び131に結合された、1対のトランジスタ145及び146を含んでいる。トランジスタ145及び146はpnpトランジスタである。トランジスタ140と145のコレクタは、第1の出力150に結合され、トランジスタ141と146のコレクタは、第2の出力155に結合される。出力150及び155は、直列結合されたブリッジの間のポイント125及び132に、それぞれ負荷160及び165によって結合される。各トランジスタのエミッタを通って流れる電流は、170及び175にてIEとして示される。電流170は実効的に電源から供給され、電流175はグラウンドに吸い込まれる。回路の利得は、負荷全体の抵抗値とIEに比例する。
The first differential amplifier is coupled to the
しかしながら、増幅された最終的なセンサ全体の出力信号のSN比に効いてくるノイズ成分として、トランスデューサだけでなく、トランスデューサに接続されている増幅器のトランジスタが発生するノイズがある。上述した特許文献1に示された場合でも、2個のトランスデューサに対して4個のトランジスタが接続されている。一般的に、N個のトランスデューサから出力信号を取り出して加算及び増幅する場合、N対の差動入力、最少でも2N個のトランジスタが必要になる。使用しているトランジスタがバイポーラトランジスタの場合は、ショットノイズやベース抵抗によるサーマルノイズであり、MOSトランジスタの場合は、フリッカノイズやサーマルノイズである。トランジスタのノイズを下げる場合は、トランジスタに流す電流の増加などで調整可能であるが、これは消費電流の増加など別の問題を引き起こす。
However, noise components that affect the signal-to-noise ratio of the output signal of the final amplified sensor include noise generated not only by the transducer but also by an amplifier transistor connected to the transducer. Even in the case shown in
加えて使用するトランスデューサが増加する場合、上述したように、N個のトランスデューサに対して2N個のトランジスタが必要となり、増幅器の実装面積は比例して増加することになる。
本発明は、このような問題を鑑みてなされたもので、その目的とするところは、増幅器のトランジスタが発生するノイズ成分を低減して高SN比、低ノイズかつ小面積となるセンサ回路を提供することにある。
In addition, when the number of transducers to be used increases, as described above, 2N transistors are required for N transducers, and the mounting area of the amplifier increases proportionally.
The present invention has been made in view of such problems, and an object of the present invention is to provide a sensor circuit that reduces the noise component generated by the transistor of the amplifier and has a high SN ratio, low noise, and a small area. There is to do.
本発明は、このような目的を達成するためになされたもので、請求項1に記載の発明は、複数個のトランスデューサの出力を加減算かつ増幅する増幅器を備えたセンサ回路において、それぞれ所定の物理量を電圧に変換するn個(nは2以上の整数)のブリッジ型トランスデューサ(10,20)と、該ブリッジ型トランスデューサ(10,20)をそれぞれ駆動するn個の吐き出し型電流源(11,21)及び吸い込み型電流源(12,22)と、k−1番目(kは2以上n以下の整数)の前記ブリッジ型トランスデューサ(10,20)の正極出力端子又は負極出力端子にk番目の前記ブリッジ型トランスデューサの正極出力端子又は負極出力端子が接続され、n番目の前記ブリッジ型トランスデューサの正極出力端子又は負極出力端子及び1番目の前記のブリッジ型トランスデューサの正極出力端子又は負極出力端子から電圧が出力され、前記出力端子のどちらかもしくは前記ブリッジ型トランスデューサの出力端子の共通接続点のうちのどれか1つに基準電圧が供給されることを特徴とする。(図2;実施例1)
The present invention has been made in order to achieve such an object. The invention according to
また、請求項2に記載の発明は、請求項1に記載の発明において、出力された前記各電圧がそれぞれ入力される1対の差動入力を有する増幅器(200)を備えていることを特徴とする。
また、請求項3に記載の発明は、請求項2に記載の発明において、前記増幅器(200)は、1対の差動入力トランジスタ(101,102)を有する増幅器(200)であることを特徴とする。
According to a second aspect of the present invention, there is provided the amplifier according to the first aspect of the present invention, further comprising an amplifier (200) having a pair of differential inputs to which the output voltages are input. And
According to a third aspect of the present invention, in the second aspect of the present invention, the amplifier (200) is an amplifier (200) having a pair of differential input transistors (101, 102). And
また、請求項4に記載の発明は、請求項3に記載の発明において、前記増幅器(200)は、トランスコンダクタンスアンプ(210)であることを特徴とする。(図5;実施例3)
また、請求項5に記載の発明は、請求項1乃至4のいずれかに記載の発明において、前記各ブリッジ型トランスデューサは、ホール素子であることを特徴とする。
The invention according to claim 4 is the invention according to claim 3, wherein the amplifier (200) is a transconductance amplifier (210). (FIG. 5; Example 3)
The invention according to claim 5 is the invention according to any one of
また、請求項6に記載の発明は、請求項5に記載の発明において、複数のホール素子が設けられた半導体基板と、該半導体基板上に設けられた磁気増幅機能を有する磁性体(M1)とを備えた磁気センサにおいて、前記吐き出し型電流源及び前記吸い込み型電流源を接続して駆動するホール素子を選択する選択手段(SD)と、ホール素子の出力電圧の加減算を選択する選択手段(SP)と、駆動するホール素子を増幅器(200)の1対の差動入力に接続選択する選択手段(SI)とを有し、駆動選択された複数個のホール素子の出力を加減算かつ増幅することを特徴とする。 According to a sixth aspect of the invention, there is provided the semiconductor substrate according to the fifth aspect of the invention, wherein the semiconductor substrate is provided with a plurality of Hall elements, and the magnetic body (M1) having a magnetic amplification function provided on the semiconductor substrate. A selection means (SD) for selecting a Hall element to be driven by connecting the discharge-type current source and the suction-type current source, and a selection means for selecting addition / subtraction of the output voltage of the Hall element ( SP) and selection means (SI) for selecting and connecting the Hall element to be driven to a pair of differential inputs of the amplifier (200), and adding / subtracting and amplifying the outputs of the plurality of Hall elements selected for driving It is characterized by that.
本発明によれば、N個のトランスデューサを駆動して信号を増幅するのに、個々のトランスデューサの出力電圧の加算はトランジスタを使用してなされずに、トランスデューサ出力同士を短絡してなされ、増幅器の入力としては1対の入力のみとなる。これにより、増幅器ノイズ成分は最少で2個のトランジスタによるものとなる。したがって、増幅器が発生するノイズ成分を下げることができ、全体として高SN比、低ノイズかつ小面積となるセンサ回路が実現可能である。 According to the present invention, in order to amplify the signal by driving N transducers, the output voltages of the individual transducers are not added using the transistors, but the transducer outputs are short-circuited to each other. There is only one pair of inputs. As a result, the amplifier noise component is a minimum due to two transistors. Therefore, a noise component generated by the amplifier can be reduced, and a sensor circuit having a high SN ratio, low noise, and a small area as a whole can be realized.
以下、図面を参照して本発明の各実施例について説明する。 Embodiments of the present invention will be described below with reference to the drawings.
図2は、本発明に係るセンサ回路の実施例1を説明するための回路構成図である。なお、符号13乃至16及び23乃至26,105,106は抵抗、103は電流源を示している。
本実施例1のセンサ回路は、複数個のトランスデューサの出力を加算かつ増幅する増幅器を備えたセンサ回路で、第1のブリッジ型トランスデューサ10と第2のブリッジ型トランスデューサ20と増幅器200とを備えている。
FIG. 2 is a circuit configuration diagram for explaining Example 1 of the sensor circuit according to the present invention.
The sensor circuit of the first embodiment is a sensor circuit including an amplifier that adds and amplifies outputs of a plurality of transducers, and includes a first
第1のブリッジ型トランスデューサ10は、所定の物理量を電圧に変換するものである。また、第1の吐き出し型電流源11及び第1の吸い込み型電流源12は、第1のブリッジ型トランスデューサ10を駆動するためのものである。
また、第2のブリッジ型トランスデューサ20も同様に、所定の物理量を電圧に変換するものである。また、第2の吐き出し型電流源21及び第2の吸い込み型電流源22は、第2のブリッジ型トランスデューサ20を駆動するためのものである。
The first
Similarly, the second
このような構成により、第1のブリッジ型トランスデューサ10の負極出力端子18と第2のブリッジ型トランスデューサ20の正極出力端子27とが接続され、第1のブリッジ型トランスデューサ10の正極出力端子17と第2のブリッジ型トランスデューサ20の負極出力端子28から電圧が出力される。
また、増幅器200は、出力された各電圧がそれぞれ入力される1対の差動入力トランジスタ101,102を有している。また、各ブリッジ型トランスデューサの出力端子の共通接続点の1つに基準電圧が供給されるように構成されている。
With such a configuration, the
In addition, the
また、1対の差動入力トランジスタ101,102のどちらかの入力端子に基準電圧が供給されるように構成されている。また、各ブリッジ型トランスデューサは、ホール素子であることが好ましい。
つまり、第1のトランスデューサ10は、吐き出し型電流源11と吸い込み型電流源12に接続されている。吐き出し型電流源11と吸い込み型電流源12は、電流方向が反対だが等しい電流を流すものとする。第1のトランスデューサ10は、これら電流源の電流によって駆動され、ある物理量を電圧に変換する。
Further, a reference voltage is supplied to either input terminal of the pair of
That is, the
第2のトランスデューサ20も同様に、吐き出し型電流源21と吸い込み型電流源22に接続されている。吐き出し型電流源21と吸い込み型電流源22は、電流方向が反対だが等しい電流を流すものとする。第2のトランスデューサ20は、これら電流源の電流によって駆動され、ある物理量を電圧に変換する。
それぞれのトランスデューサは、上下端子ともにトランスデューサ自身の抵抗値より十分高い出力インピーダンスの電流源によって駆動されている。そして、電圧的な基準点となる電圧源50は、第1のトランスデューサの負極出力端子18と第2のトランスデューサ20の正極出力端子27に接続されている。
Similarly, the
Each transducer is driven by a current source having an output impedance sufficiently higher than the resistance value of the transducer itself at the upper and lower terminals. The
第1のトランスデューサ10は、変換された電圧を、負極出力端子18を基準に正極出力端子17に差動出力する。第2のトランスデューサ20は、変換された電圧を、正極出力端子27を基準に負極出力端子28に差動出力する。すなわち、電源電圧50を基準として、第1のトランスデューサ10と第2のトランスデューサ20が浮遊電池のようにふるまい、第2のトランスデューサ20の負極出力端子28と第1のトランスデューサ10の正極出力端子17との差分電圧が、2つのトランスデューサの加算出力電圧として得られる。この加算された出力信号を1対の差動入力トランジスタ101,102をもつ増幅器200によって増幅し、差動出力107,108に最終的な出力信号が得られる。
The
なお、電圧源50はアンプ出力などの低インピーダンスなものから、抵抗分圧された電圧など出力インピーダンスがある程度高いものでも構わない。また、本実施例1では、第1のトランスデューサの負極出力端子18と第2のトランスデューサ20の正極出力端子27を電圧源50と接続した例であるが、それぞれの出力端子の出力極性を対向すればよく、第1のトランスデューサの正極出力端子17と第2のトランスデューサ20の負極出力端子28を電圧源50に接続しても同様な効果は得られる。
Note that the
さらに、演算は、トランスデューサ同士の出力電圧の加算のみではなく減算も可能である。例えば、第1のトランスデューサ10の負極出力端子18に対して第2のトランスデューサ20の負極端子28を接続するなど、同極性出力端子同士を接続すればよい。
また、電源雑音除去等の観点で基準点となる電圧源50は2つのトランスデューサの中間点に接続することが望ましいが、増幅器200のどちらかの入力端子側に接続しても同様な効果は得られる。
Furthermore, the calculation can be performed by subtraction as well as addition of the output voltages of the transducers. For example, the same polarity output terminals may be connected to each other, such as connecting the
In addition, it is desirable that the
図3は、本発明に係るセンサ回路の実施例2を説明するための回路構成図である。なお、符号38は負極出力端子、47は正極出力端子を示している。
本実施例2のセンサ回路は、複数個のトランスデューサの出力を加算かつ増幅する増幅器を備えたセンサ回路で、第1のブリッジ型トランスデューサ10と第2のブリッジ型トランスデューサ20と第3のブリッジ型トランスデューサ30と第4のブリッジ型トランスデューサ40と増幅器200とを備えている。
FIG. 3 is a circuit configuration diagram for explaining Example 2 of the sensor circuit according to the present invention.
The sensor circuit of the second embodiment is a sensor circuit including an amplifier that adds and amplifies outputs of a plurality of transducers, and includes a first
第3ブリッジ型トランスデューサ30は、第1のブリッジ型トランスデューサ10の正極出力端子17に負極出力端子38が接続され、正極出力端子37から電圧が出力されるものである。また、第3の吐き出し型電流源31及び第3の吸い込み型電流源32は、第3のブリッジ型トランスデューサ30を駆動するためのものである。
また、第4のブリッジ型トランスデューサ40は、第2のブリッジ型トランスデューサ20の負極出力端子28に正極出力端子47が接続され、負極出力端子48から電圧が出力されるものである。また、第4の吐き出し型電流源41及び第4の吸い込み型電流源42は、第4のブリッジ型トランスデューサ40を駆動するためのものである。
In the third
In the fourth
このような構成により、第3のブリッジ型トランスデューサ30の正極出力端子37と第4のブリッジ型トランスデューサ40の負極出力端子48から電圧が出力される。
つまり、4つのトランスデューサと第1のトランスデューサ10と第2のトランスデューサ20と第3のトランスデューサ30と第4のトランスデューサ40は、それぞれ吐き出し型の電流源11,21,31,41と、電流方向は反対かつ等しい電流値の引き込み型の電流源12,22,32,42によって駆動されており、出力端子同士は極性が対抗するように接続されている。
With this configuration, a voltage is output from the
That is, the four transducers, the
そして、電圧的な基準点となる電圧源50は、第1のトランスデューサの負極出力端子18と第2のトランスデューサ20の正極出力端子27に接続されている。電圧源50を基準として、それぞれのトランスデューサが浮遊電池のようにふるまい、第4のトランスデューサ40の負極出力端子48と第3のトランスデューサ30の正極出力端子37との差分電圧が、4つのトランスデューサの加算出力電圧として得られる。この加算された出力信号を1対の差動入力トランジスタ101,102をもつ増幅器200によって増幅し、差動出力107,108に最終的な出力信号が得られる。
The
このようにトランスデューサの数が増えても、上下端子ともにトランスデューサ自身の抵抗値より十分高インピーダンスな電流源によってそれぞれ駆動されており、それぞれのトランスデューサの出力端子の出力極性を対向してシリーズに接続すれば、シリーズ接続された両端の出力端子の差分電圧がすべてのトランスデューサの出力電圧の和となる。よって、必要な増幅器の入力はN対にならずに1対でよい。 Even if the number of transducers increases in this way, both the upper and lower terminals are driven by current sources that are sufficiently higher in impedance than the resistance value of the transducer itself, and the output polarities of the output terminals of the respective transducers are connected in series facing each other. For example, the differential voltage between the output terminals at both ends connected in series is the sum of the output voltages of all transducers. Therefore, the required amplifier inputs need not be N pairs but only one pair.
上述した実施例では、演算はトランスデューサ同士の出力電圧の和として述べているが、実施例1と同様に加算のみではなく減算も可能である。例えば、上述した実施例から任意のトランスデューサ出力のみ減算する場合は、その正極出力端子と負極出力端子の接続極性を反対にすれば可能である。
図4(a),(b)は、図3に示した実施例2の変更例を示す回路構成図である。電源雑音除去等の観点で基準点となる電圧源50は、特に偶数個ならば接続されたトランスデューサの出力端子の中間点に接続することが望ましいが、図4(a),(b)に示すように、接続されたトランスデューサの出力端子のどこにつなげても同様な効果は得られる。
In the embodiment described above, the calculation is described as the sum of the output voltages of the transducers. However, as in the first embodiment, not only addition but also subtraction is possible. For example, when only an arbitrary transducer output is subtracted from the above-described embodiment, it is possible to reverse the connection polarity of the positive output terminal and the negative output terminal.
FIGS. 4A and 4B are circuit configuration diagrams showing a modification of the second embodiment shown in FIG. The
図5は、本発明に係るセンサ回路の実施例3を説明するための回路構成図である。なお、符号104は抵抗、113,114は電流源、210は増幅器を示している。
本実施例3のセンサ回路は、上述した実施例1と同様に、複数個のトランスデューサの出力を加算かつ増幅する増幅器を備えたセンサ回路で、第1のブリッジ型トランスデューサ10と第2のブリッジ型トランスデューサ20と増幅器200とを備えている。この増幅器200は、トランスコンダクタンスアンプ210である。
FIG. 5 is a circuit configuration diagram for explaining Example 3 of the sensor circuit according to the present invention.
The sensor circuit of the third embodiment is a sensor circuit including an amplifier that adds and amplifies outputs of a plurality of transducers, as in the first embodiment, and includes a first
つまり、増幅器を電圧入力電流出力であるトランスコンダクタンスアンプにした例である。このように、1対の入力を持つ増幅器であればどれでも可能である。例えば、トランジスタの個数は増加するが、オペアンプを使用してインスツルメンテーションアンプの構成での実現や、DDA(Differential Difference Amp)での実現も可能である。これらはトランジスタの数が多いが増幅器として利得の温度変動やバラツキが少ない利点がある。 That is, in this example, the amplifier is a transconductance amplifier that is a voltage input current output. Thus, any amplifier with a pair of inputs is possible. For example, although the number of transistors increases, it is possible to realize an instrumentation amplifier configuration using an operational amplifier or a DDA (Differential Difference Amp). These have the advantage that the number of transistors is large, but there is little gain temperature variation and variation as an amplifier.
本実施例4は、上述した各実施例と同様に、複数個のトランスデューサの出力を加減算かつ増幅する増幅器を備えたセンサ回路であり、図示しないが、n個(nは2以上の整数)のブリッジ型トランスデューサを備えた例を示している。
n個の吐き出し型電流源及び吸い込み型電流源は、ブリッジ型トランスデューサをそれぞれ駆動するためのものである。
The fourth embodiment is a sensor circuit including an amplifier that adds, subtracts, and amplifies the outputs of a plurality of transducers as in the above-described embodiments. Although not shown, n (n is an integer of 2 or more) is provided. An example with a bridge-type transducer is shown.
The n discharge-type current sources and the suction-type current sources are for driving the bridge-type transducers, respectively.
このような構成により、k−1番目(kは2以上n以下の整数)の前記ブリッジ型トランスデューサの正極出力端子又は負極出力端子にk番目のブリッジ型トランスデューサの正極出力端子又は負極出力端子が接続され、n番目のブリッジ型トランスデューサの正極出力端子又は負極出力端子及び1番目のブリッジ型トランスデューサの正極出力端子又は負極出力端子から電圧が出力され、この出力端子のどちらかもしくはブリッジ型トランスデューサの出力端子の共通接続点のうちのどれか1つに基準電圧が供給される。
なお、トランスデューサの個数は複数個で限定はされないが、消費電流や実装面積などの面から特に4個〜8個が好適である。
With such a configuration, the positive output terminal or the negative output terminal of the kth bridge type transducer is connected to the positive output terminal or the negative output terminal of the k-1th bridge type (k is an integer of 2 to n). The voltage is output from the positive output terminal or negative output terminal of the nth bridge type transducer and the positive output terminal or negative output terminal of the first bridge type transducer, and either one of the output terminals or the output terminal of the bridge type transducer is output. A reference voltage is supplied to any one of the common connection points.
Although the number of transducers is plural and is not limited, 4 to 8 are particularly preferable in terms of current consumption and mounting area.
図6は、本発明に係わるセンサ回路の実施例5を説明するための回路図である。この実施の形態では、円形の磁気収束板M1の端部領域に、半導体基板上に形成されたホール素子X1、X2、Y1、Y2が配置されている。磁気収束板M1の効果により、ホール素子X1、X2はX方向及びZ方向の磁気に感度をもち、ホール素子Y1、Y2はY方向及びZ方向の磁気に感度をもつ。各方向成分を得るための演算方法は複数存在するが、基本的にはホール素子出力同士の加減算で実現できる。一例として、ホール素子出力X1、X2、Y1、Y2を用いて、それぞれX成分を得るためには、X1―X2なる演算を行い、Y方向成分を得るためには、Y1―Y2なる演算を行い、Z方向成分を得るためには、X1+X2なる演算を行うことで各方向成分を得ることができる。 FIG. 6 is a circuit diagram for explaining Example 5 of the sensor circuit according to the present invention. In this embodiment, Hall elements X1, X2, Y1, and Y2 formed on the semiconductor substrate are arranged in the end region of the circular magnetic convergence plate M1. Due to the effect of the magnetic converging plate M1, the Hall elements X1 and X2 are sensitive to magnetism in the X and Z directions, and the Hall elements Y1 and Y2 are sensitive to magnetism in the Y and Z directions. Although there are a plurality of calculation methods for obtaining each direction component, it can be basically realized by adding and subtracting the Hall element outputs. As an example, in order to obtain the X component using the Hall element outputs X1, X2, Y1, and Y2, respectively, the calculation X1-X2 is performed, and in order to obtain the Y direction component, the calculation Y1-Y2 is performed. In order to obtain the Z direction component, each direction component can be obtained by performing the calculation of X1 + X2.
この演算を行うために、X成分を得る例として以下のような制御をおこなう。まず、初めに第1の吐き出し型電流源及び第1の吸い込み型電流源を接続して駆動するホール素子を選択する選択手段SDにより、駆動するホール素子に電流を流す。X成分を得るためにはSDX1A、SDX2A、SDX1B、SDX2Bのスイッチをショートし、そのほかのスイッチをオープンに設定する。 In order to perform this calculation, the following control is performed as an example of obtaining the X component. First, current is supplied to the driven hall element by the selection means SD that selects the hall element to be driven by connecting the first discharge type current source and the first suction type current source. To obtain the X component, the switches of SDX1A, SDX2A, SDX1B, and SDX2B are short-circuited and the other switches are set to open.
次に、ホール素子の出力電圧の加減算を選択する選択手段SPにより各ホール素子出力を加算するか減算かするかを選択する。X成分を得るためにはX1は加算、X2は減算を選択する。選択手段SPは、加算ならば図中水平に2信号が伝搬され、減算ならば図中クロスするように信号が伝搬される。
最後に、増幅器200に接続されるホール素子を選択する選択手段SIにより増幅器200の差動入力にホール素子出力の演算結果が入力される。X方向成分を得るためにはSIX1、SIX2及びショートし、そのほかのスイッチをオープンに設定することでX1−X2の演算結果が最終的に増幅出力される。なお、図6に示した例は、上述した3種類の演算を行うためのスイッチ配置の例であり、基準電圧は、ホール素子X1とX2の接続共通点、もしくはホール素子Y1とY2の接続共通点に接続される例である。
Next, the selection means SP for selecting addition / subtraction of the output voltage of the Hall element selects whether to add or subtract each Hall element output. To obtain the X component, X1 is selected for addition, and X2 is selected for subtraction. The selection means SP propagates two signals horizontally in the figure for addition, and propagates the signals so as to cross in the figure for subtraction.
Finally, the calculation result of the Hall element output is input to the differential input of the
この例はあくまで1例であり、ホールの個数や各成分を得るための演算手法によって、選択手段SD、選択手段SP、選択手段SIの内容であるスイッチの配置や、基準電圧の接続方法は具体的には異なる。またホール素子の歪や基盤にかかる応力に起因するオフセットをキャンセルする方法として、ホール素子の駆動電流方向を回転させるチョッパ動作が知られているが、チョッパ動作を実施するためのスイッチは、本説明に係わる上記各選択手段SD,SP,SIとは独立実装可能である。具体的にはホール素子の各端子の直近にチョッパ用のスイッチを実装すればよい。 This example is only an example, and the arrangement of the switches, which are the contents of the selection means SD, selection means SP, and selection means SI, and the connection method of the reference voltage are specific depending on the number of holes and the calculation method for obtaining each component. It is different. Also, as a method of canceling the offset caused by the distortion of the Hall element or the stress applied to the substrate, a chopper operation for rotating the direction of the drive current of the Hall element is known. The switch for performing the chopper operation is described in this description. Each of the selection means SD, SP, and SI related to can be implemented independently. Specifically, a chopper switch may be mounted in the immediate vicinity of each terminal of the Hall element.
上述したように、各実施例により、増幅器のトランジスタが発生するノイズ成分を低減して高SN比、低ノイズかつ小面積となるセンサ回路を実現することができる。 As described above, according to each embodiment, it is possible to realize a sensor circuit having a high SN ratio, low noise, and a small area by reducing a noise component generated by an amplifier transistor.
10 第1のトランスデューサ
11,21,31,41 吐き出し型電流源
12,22,32,42 吸い込み型電流源
13乃至16,23乃至26,33乃至36,43乃至46,105,104,106 抵抗
17,27,37,47 正極出力端子
18,28,38,48 負極出力端子
20 第2のトランスデューサ
50 電圧源
30 第3のトランスデューサ
40 第4のトランスデューサ
100 ブリッジ増幅器回路
101,102 差動入力トランジスタ
103,113,114 電流源
107,108 差動出力
110 第1のブリッジ回路
115 第2のブリッジ回路
120 安定化電圧
125,126,127,128 ポイント
130,131,132,133 ポイント
140,141,145,146 トランジスタ
150 第1の出力
155 第2の出力
160,165 負荷
170,175 電流
200 増幅器
210 トランスコンダクタンスアンプ
M1 磁気収束板
X1,X2,Y1,Y2 ホール素子
SD,SP,SI 選択手段
SDX1A,SDX2A,SDX1B,SDX2B,SDY1A,SDY2A,SDY1B,SDY2B,SPX1,SPX2,SPY1,SPY2,SIX1,SIX2,SIY1,SIY2 スイッチ
10
Claims (6)
それぞれ所定の物理量を電圧に変換するn個(nは2以上の整数)のブリッジ型トランスデューサと、
該ブリッジ型トランスデューサをそれぞれ駆動するn個の吐き出し型電流源及び吸い込み型電流源と、
k−1番目(kは2以上n以下の整数)の前記ブリッジ型トランスデューサの正極出力端子又は負極出力端子にk番目の前記ブリッジ型トランスデューサの正極出力端子又は負極出力端子が接続され、n番目の前記ブリッジ型トランスデューサの正極出力端子又は負極出力端子及び1番目の前記のブリッジ型トランスデューサの正極出力端子又は負極出力端子から電圧が出力され、
前記出力端子のどちらかもしくは前記ブリッジ型トランスデューサの出力端子の共通接続点のうちのどれか1つに基準電圧が供給されることを特徴とするセンサ回路。 In a sensor circuit having an amplifier for adding / subtracting and amplifying outputs of a plurality of transducers,
N bridge type transducers (n is an integer of 2 or more) each converting a predetermined physical quantity into a voltage;
N discharge-type current sources and sink-type current sources, each driving the bridge-type transducer;
The positive output terminal or the negative output terminal of the kth bridge type transducer is connected to the positive output terminal or the negative output terminal of the k-1th bridge type (k is an integer of 2 to n), and the n th Voltage is output from the positive output terminal or negative output terminal of the bridge type transducer and the positive output terminal or negative output terminal of the first bridge type transducer,
A sensor circuit, wherein a reference voltage is supplied to any one of the output terminals or a common connection point of the output terminals of the bridge-type transducer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012282574A JP6139879B2 (en) | 2012-12-26 | 2012-12-26 | Sensor circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012282574A JP6139879B2 (en) | 2012-12-26 | 2012-12-26 | Sensor circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014126434A true JP2014126434A (en) | 2014-07-07 |
JP6139879B2 JP6139879B2 (en) | 2017-05-31 |
Family
ID=51406051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012282574A Expired - Fee Related JP6139879B2 (en) | 2012-12-26 | 2012-12-26 | Sensor circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6139879B2 (en) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5357983A (en) * | 1976-11-05 | 1978-05-25 | Toshiba Corp | Hall effect device |
JPS53115156A (en) * | 1977-03-18 | 1978-10-07 | Toshiba Corp | Multiplying equipment using hall device |
JPS59107205A (en) * | 1982-12-13 | 1984-06-21 | Omron Tateisi Electronics Co | Tilt angle sensor |
JPS61220485A (en) * | 1985-03-27 | 1986-09-30 | Tetsuo Nakamura | Integrated semiconductor magnetic sensor |
JPS6474457A (en) * | 1987-09-16 | 1989-03-20 | Fujitsu Ltd | Wattmeter using magneto-resistance element |
JP2000516714A (en) * | 1996-08-16 | 2000-12-12 | ノンボラタイル エレクトロニクス,インコーポレイテッド | Magnetic current sensor |
JP2011169813A (en) * | 2010-02-19 | 2011-09-01 | Nikon Corp | Magnetic encoder |
-
2012
- 2012-12-26 JP JP2012282574A patent/JP6139879B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5357983A (en) * | 1976-11-05 | 1978-05-25 | Toshiba Corp | Hall effect device |
JPS53115156A (en) * | 1977-03-18 | 1978-10-07 | Toshiba Corp | Multiplying equipment using hall device |
JPS59107205A (en) * | 1982-12-13 | 1984-06-21 | Omron Tateisi Electronics Co | Tilt angle sensor |
JPS61220485A (en) * | 1985-03-27 | 1986-09-30 | Tetsuo Nakamura | Integrated semiconductor magnetic sensor |
JPS6474457A (en) * | 1987-09-16 | 1989-03-20 | Fujitsu Ltd | Wattmeter using magneto-resistance element |
JP2000516714A (en) * | 1996-08-16 | 2000-12-12 | ノンボラタイル エレクトロニクス,インコーポレイテッド | Magnetic current sensor |
JP2011169813A (en) * | 2010-02-19 | 2011-09-01 | Nikon Corp | Magnetic encoder |
Also Published As
Publication number | Publication date |
---|---|
JP6139879B2 (en) | 2017-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102200790B (en) | Differential reference voltage generator | |
Carrillo et al. | A family of low-voltage bulk-driven CMOS continuous-time CMFB circuits | |
JP2015095830A (en) | Differential amplification circuit | |
JP4727511B2 (en) | High-speed analog / digital converter | |
CN109327198B (en) | Multi-feedback loop instrument folding type gate-cathode amplifier | |
EP1718932B1 (en) | Series bridge circuit | |
JP6139879B2 (en) | Sensor circuit | |
US11362669B2 (en) | Track and hold circuit | |
JP2013524665A (en) | Differential amplifier with rail-to-rail input voltage range | |
JP5129302B2 (en) | Sensor threshold value determination circuit | |
CN104218906B (en) | Nanovolt Amplifier Design | |
US20190166566A1 (en) | Amplifier circuit having controllable output stage | |
CN111313850A (en) | Dual mode operational amplifier and method for operating the same | |
Barbieri et al. | A differential difference amplifier with dynamic resistive degeneration for MEMS microphones | |
WO2016041229A1 (en) | Edge addition-based clock delay adjustment circuit and integrated chip thereof | |
JP2010278733A (en) | Operational amplifier circuit | |
US20150048885A1 (en) | Gain control circuit and method capable of easing leakage current influence | |
TW201543806A (en) | Electronic device and comparator thereof | |
RU2444119C1 (en) | Precision operational amplifier | |
JP7109249B2 (en) | magnetic sensor circuit | |
RU2468504C1 (en) | Complementary differential amplifier with paraphase output | |
JP2008011051A (en) | Differential operational amplifier | |
RU2401509C1 (en) | Buffer amplifier | |
JP2018107644A (en) | amplifier | |
RU2421886C1 (en) | Differential amplifier with symmetric output |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161025 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170425 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170428 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6139879 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |