JP2014121194A - Power supply device - Google Patents

Power supply device Download PDF

Info

Publication number
JP2014121194A
JP2014121194A JP2012275457A JP2012275457A JP2014121194A JP 2014121194 A JP2014121194 A JP 2014121194A JP 2012275457 A JP2012275457 A JP 2012275457A JP 2012275457 A JP2012275457 A JP 2012275457A JP 2014121194 A JP2014121194 A JP 2014121194A
Authority
JP
Japan
Prior art keywords
switching elements
voltage
bridge circuit
power supply
supply device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012275457A
Other languages
Japanese (ja)
Other versions
JP6070153B2 (en
Inventor
Takashi Fukushige
孝志 福重
Yusuke Zushi
祐輔 図子
Yuichi Shibukawa
祐一 渋川
Kensuke Sasaki
健介 佐々木
Tokuo Kawamura
篤男 河村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Yokohama National University NUC
Original Assignee
Nissan Motor Co Ltd
Yokohama National University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd, Yokohama National University NUC filed Critical Nissan Motor Co Ltd
Priority to JP2012275457A priority Critical patent/JP6070153B2/en
Priority to PCT/JP2013/082019 priority patent/WO2014097844A1/en
Publication of JP2014121194A publication Critical patent/JP2014121194A/en
Application granted granted Critical
Publication of JP6070153B2 publication Critical patent/JP6070153B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33584—Bidirectional converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a power supply device that reduces a load on a circuit at a change in an operating state.SOLUTION: The power supply device includes: a first capacitor Cconnected between first terminals T1, T1; a first bridge circuit 11 for converting an input DC voltage to output an AC voltage by means of first switching elements Q1-Q4 in a full bridge connection; a transformer 13; a second capacitor Cconnected between second terminals T2, T2; a second bridge circuit 12 for converting an AC voltage output from the transformer 13 to output a DC voltage by means of second switching elements Q5-Q8 in a full bridge connection; and a controller for, in the process of a transition from an operating mode to an idle mode, controlling the first switching elements Q1-Q4 and the second switching elements Q5-Q8 such that the idle mode is entered after the DC voltage output from the second bridge circuit 12 becomes to be considered to be zero.

Description

本発明は、デュアルアクティブブリッジ（ＤＡＢ）回路を備える双方向電源装置に関する。   The present invention relates to a bidirectional power supply device including a dual active bridge (DAB) circuit.

双方向ＤＣ−ＤＣコンバータ用の回路として、ＤＡＢ回路が知られている（特許文献１参照）。ＤＡＢ回路は、１次側及び２次側の平滑コンデンサと、それぞれ４つのスイッチング素子から構成される１次側及び２次側のフルブリッジ回路と、トランスとを備える。ＤＡＢ回路の通常の動作は以下の通りである。１次側のフルブリッジ回路は、対角に配置されたスイッチング素子の組を交互に切り替えることによりトランスに交流電圧を出力する。２次側のフルブリッジ回路は、対角に配置されたスイッチング素子の組を交互に切り替えることにより、トランスから出力された交流電圧を直流に変換する。   A DAB circuit is known as a circuit for a bidirectional DC-DC converter (see Patent Document 1). The DAB circuit includes primary and secondary smoothing capacitors, primary and secondary full bridge circuits each composed of four switching elements, and a transformer. The normal operation of the DAB circuit is as follows. The primary-side full bridge circuit outputs an alternating voltage to the transformer by alternately switching a pair of switching elements arranged diagonally. The secondary-side full bridge circuit converts the alternating voltage output from the transformer into direct current by alternately switching the pair of switching elements arranged diagonally.

特開２００２−１６５４４８号公報JP 2002-165448 A

しかしながら、ＤＡＢ回路の動作時において、２次側の平滑コンデンサが充電された状態で、２次側のフルブリッジ回路の４つのスイッチング素子を同時にオンにする場合、大電流が２次側の回路素子に流れ、電気的な衝撃により回路に負担がかかる恐れがある。
本発明は、動作状態の変更時に、回路の負担を低減する電源装置を提供することを目的とする。 However, when the four switching elements of the secondary-side full-bridge circuit are simultaneously turned on while the secondary-side smoothing capacitor is charged during the operation of the DAB circuit, a large current is applied to the secondary-side circuit element. There is a risk that the circuit will be burdened by electrical shock.
An object of this invention is to provide the power supply device which reduces the burden of a circuit at the time of a change of an operating state.

電源装置は、一対の第１端子と、第１コンデンサと、第１ブリッジ回路と、トランスと、一対の第２端子と、第２コンデンサと、第２ブリッジ回路と、制御器とを備える。第１コンデンサは、一対の第１端子の間に接続される。第１ブリッジ回路は、フルブリッジ接続された複数の第１スイッチング素子により、一対の第１端子に入力された直流電圧を交流電圧に変換して出力する。トランスは、第１ブリッジ回路が出力する交流電圧を１次側に入力し、２次側に出力する。第２コンデンサは、一対の第２端子の間に接続される。第２ブリッジ回路は、フルブリッジ接続された複数の第２スイッチング素子により、トランスが出力する交流電圧を直流電圧に変換して、一対の第２端子に出力する。制御器は、第２ブリッジ回路が直流電圧を出力する運転モードから、第２ブリッジ回路が直流電圧の出力を休止する休止モードに移行する場合において、第２ブリッジ回路が出力する直流電圧が０とみなせる状態となった後に休止モードに移行するように、複数の第１スイッチング素子及び複数の第２スイッチング素子を制御する。   The power supply device includes a pair of first terminals, a first capacitor, a first bridge circuit, a transformer, a pair of second terminals, a second capacitor, a second bridge circuit, and a controller. The first capacitor is connected between the pair of first terminals. The first bridge circuit converts the DC voltage input to the pair of first terminals into an AC voltage and outputs the AC voltage by a plurality of first switching elements connected in a full bridge. The transformer inputs the AC voltage output from the first bridge circuit to the primary side and outputs it to the secondary side. The second capacitor is connected between the pair of second terminals. The second bridge circuit converts the AC voltage output from the transformer into a DC voltage by a plurality of second switching elements connected in a full bridge, and outputs the DC voltage to the pair of second terminals. When the controller shifts from an operation mode in which the second bridge circuit outputs a DC voltage to a sleep mode in which the second bridge circuit pauses the output of the DC voltage, the DC voltage output by the second bridge circuit is 0. The plurality of first switching elements and the plurality of second switching elements are controlled so as to shift to the sleep mode after reaching a state that can be considered.

本発明によれば、２次側の出力電圧を休止する場合に、予め出力電圧を制御することにより、動作状態の変更時に、回路の負担を低減する電源装置を提供することができる。   According to the present invention, when the output voltage on the secondary side is paused, it is possible to provide a power supply apparatus that reduces the burden on the circuit when the operating state is changed by controlling the output voltage in advance.

本発明の実施の形態に係る電源装置が車両に適用された場合の基本的な構成を説明する模式的な回路ブロック図である。1 is a schematic circuit block diagram illustrating a basic configuration when a power supply device according to an embodiment of the present invention is applied to a vehicle. 本発明の実施の形態に係る電源装置が備えるＤＡＢ回路を説明する回路図である。It is a circuit diagram explaining the DAB circuit with which the power supply device which concerns on embodiment of this invention is provided. 本発明の実施の形態に係る電源装置の負荷電圧対エネルギー伝達効率特性を図示した一例である。It is an example which illustrated the load voltage versus energy transfer efficiency characteristic of the power supply unit concerning an embodiment of the invention. 本発明の実施の形態に係る電源装置の基本的な構成を説明する回路図である。It is a circuit diagram explaining the fundamental structure of the power supply device which concerns on embodiment of this invention. 本発明の実施の形態に係る電源装置が備える制御器の構成を説明する回路図である。It is a circuit diagram explaining the structure of the controller with which the power supply device which concerns on embodiment of this invention is provided. 本発明の実施の形態に係る電源装置が備える制御器の動作を説明する図である。It is a figure explaining operation | movement of the controller with which the power supply device which concerns on embodiment of this invention is provided. 本発明の実施の形態に係る電源装置の等価的な制御モデルである。It is an equivalent control model of the power supply device which concerns on embodiment of this invention. 本発明の実施の形態に係る電源装置に用いる遷移時間を説明する図である。It is a figure explaining the transition time used for the power supply device which concerns on embodiment of this invention. 本発明の実施の形態に係る電源装置に用いる遷移時間を説明する図である。It is a figure explaining the transition time used for the power supply device which concerns on embodiment of this invention. 本発明の実施の形態に係る電源装置による効果を説明する図である。It is a figure explaining the effect by the power supply device which concerns on embodiment of this invention. 本発明の他の実施の形態に係る電源装置が備えるＤＡＢ回路を説明する回路図である。It is a circuit diagram explaining the DAB circuit with which the power supply device which concerns on other embodiment of this invention is provided.

次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。   Next, embodiments of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals.

（電源装置）
本発明の実施の形態に係る電源装置は、図１に示すように、ＤＡＢ回路１と、ＤＡＢ回路１の動作を制御する制御器２と、制御器２の動作に必要な演算を処理する処理部７とを備える。ＤＡＢ回路１は、例えば車両Ｃに搭載され、バッテリ（電源）３の一対の電源端子ＢＰ，ＢＮから直流の電源電圧を入力し、制御器２の制御に応じて、直流電圧を出力する。本発明の実施の形態に係る電源装置は、車両Ｃの駆動部４を負荷として、駆動部４に接続されて使用される。 (Power supply)
As shown in FIG. 1, the power supply apparatus according to the embodiment of the present invention includes a DAB circuit 1, a controller 2 that controls the operation of the DAB circuit 1, and a process that processes an operation necessary for the operation of the controller 2. Part 7. The DAB circuit 1 is mounted on the vehicle C, for example, and receives a DC power supply voltage from a pair of power supply terminals B P and B N of the battery (power supply) 3 and outputs a DC voltage according to the control of the controller 2. . The power supply device according to the embodiment of the present invention is used by being connected to the drive unit 4 with the drive unit 4 of the vehicle C as a load.

ＤＡＢ回路１は、図２に示すように、一対の第１端子ＴＰ１，ＴＮ１と、一対の第２端子ＴＰ２，ＴＮ２と、第１コンデンサＣinと、第２コンデンサＣoutと、第１ブリッジ回路１１と、第２ブリッジ回路１２と、トランス１３とを備える。ＤＡＢ回路１は、双方向ＤＣ−ＤＣコンバータ回路である。 As shown in FIG. 2, the DAB circuit 1 includes a pair of first terminals T P 1 and T N 1, a pair of second terminals T P 2 and T N 2, a first capacitor C in, and a second capacitor. C out , a first bridge circuit 11, a second bridge circuit 12, and a transformer 13 are provided. The DAB circuit 1 is a bidirectional DC-DC converter circuit.

第１コンデンサＣinは、１次側の一対の第１端子ＴＰ１，ＴＮ１の間に接続される。第１ブリッジ回路１１は、４つの第１スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４から構成されるフルブリッジ回路である。第１端子ＴＰ１，ＴＮ１の間には、第１スイッチング素子Ｑ１，Ｑ２と、第１スイッチング素子Ｑ３，Ｑ４とが、それぞれ直列に接続される。 The first capacitor C in is connected between a pair of primary terminals T P 1 and T N 1 on the primary side. The first bridge circuit 11 is a full bridge circuit composed of four first switching elements Q1, Q2, Q3, and Q4. Between the first terminals T P 1 and T N 1, the first switching elements Q1 and Q2 and the first switching elements Q3 and Q4 are connected in series, respectively.

４つの第１スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４は、それぞれ、フリーホイールダイオードＤ１，Ｄ２，Ｄ３，Ｄ４が並列に接続されている。第１ブリッジ回路１１は、フルブリッジ接続された４つの第１スイッチング素子Ｑ１〜Ｑ４により、電源端子ＢＰ，ＢＮから一対の第１端子ＴＰ１，ＴＮ１に入力された直流電圧Ｅ１を交流電圧に変換してトランス１３に出力する。 Free wheel diodes D1, D2, D3, and D4 are connected in parallel to the four first switching elements Q1, Q2, Q3, and Q4, respectively. The first bridge circuit 11 includes a DC voltage E input from the power supply terminals B P and B N to the pair of first terminals T P 1 and T N 1 by four first switching elements Q1 to Q4 connected in a full bridge. 1 is converted into an AC voltage and output to the transformer 13.

トランス１３は、１次側コイルと、１次側コイルとコアを介して磁気的に結合する２次側コイルとを備える。トランス１３の１次側コイルは、第１スイッチング素子Ｑ１，Ｑ２の間の接点Ｎ１と、第１スイッチング素子Ｑ３，Ｑ４の間の接点Ｎ２との間に接続される。トランス１３は、第１ブリッジ回路１１が出力する交流電圧を１次側コイルから入力し、１次側及び２次側コイルの巻線比に応じて、２次側コイルに伝達して、第２ブリッジ回路１２に出力する。トランス１３は、１次側と２次側とが直流的に絶縁されている。   The transformer 13 includes a primary side coil and a secondary side coil that is magnetically coupled to the primary side coil via a core. The primary coil of the transformer 13 is connected between a contact N1 between the first switching elements Q1 and Q2 and a contact N2 between the first switching elements Q3 and Q4. The transformer 13 receives the AC voltage output from the first bridge circuit 11 from the primary side coil, and transmits the AC voltage to the secondary side coil in accordance with the winding ratio of the primary side and secondary side coil. Output to the bridge circuit 12. In the transformer 13, the primary side and the secondary side are galvanically insulated.

第２コンデンサＣoutは、２次側の一対の第２端子ＴＰ２，ＴＮ２の間に接続される。第２ブリッジ回路１２は、４つの第２スイッチング素子Ｑ５，Ｑ６，Ｑ７，Ｑ８から構成されるフルブリッジ回路である。第２端子ＴＰ２，ＴＮ２の間には、第２スイッチング素子Ｑ５，Ｑ６と、第２スイッチング素子Ｑ７，Ｑ８とが、それぞれ直列に接続される。第２スイッチング素子Ｑ５，Ｑ６の間の接点Ｎ３と、第２スイッチング素子Ｑ７，Ｑ８の間の接点Ｎ４との間に、トランス１３の２次側コイルが接続される。 The second capacitor C out is connected between a pair of secondary terminals T P 2 and T N 2 on the secondary side. The second bridge circuit 12 is a full bridge circuit composed of four second switching elements Q5, Q6, Q7, and Q8. Between the second terminals T P 2 and T N 2, second switching elements Q5 and Q6 and second switching elements Q7 and Q8 are connected in series, respectively. A secondary coil of the transformer 13 is connected between a contact N3 between the second switching elements Q5 and Q6 and a contact N4 between the second switching elements Q7 and Q8.

４つの第２スイッチング素子Ｑ５，Ｑ６，Ｑ７，Ｑ８は、それぞれ、フリーホイールダイオードＤ５，Ｄ６，Ｄ７，Ｄ８が並列に接続されている。第２ブリッジ回路１２は、フルブリッジ接続された４つの第２スイッチング素子Ｑ５〜Ｑ８により、トランス１３が出力する交流電圧を整流し、直流電圧Ｅ２に変換して、一対の第２端子ＴＰ２，ＴＮ２から出力する。一対の第２端子ＴＰ２，ＴＮ２から出力される直流電圧Ｅ２は、第２コンデンサＣoutにより平滑化されている。 Free wheel diodes D5, D6, D7, and D8 are connected in parallel to the four second switching elements Q5, Q6, Q7, and Q8, respectively. The second bridge circuit 12, the second switching element Q5~Q8 four that are full-bridge connected, rectifies the AC voltage transformer 13 outputs, into a DC voltage E 2, the pair of second terminal T P 2 and output from T N 2. DC voltage E 2 which is output from the pair of second terminal T P 2, T N 2 is smoothed by the second capacitor C out.

バッテリ３の一対の電源端子ＢＰ，ＢＮは、高電位側の電源端子ＢＰ、低電位側の電源端子ＢＮからなり、それぞれ、ＤＡＢ回路１の一対の第１端子ＴＰ１，ＴＮ１に接続される。ＤＡＢ回路１の一対の第２端子ＴＰ２，ＴＮ２のうち、低電位側の第２端子ＴＮ２は、第１端子の高電位側端子ＴＰ１に接続される。 A pair of power supply terminals B P of the battery 3, B N, the power supply terminal B P of the high-potential side and a power supply terminal B N on the low potential side, respectively, the first terminal T P 1 of the pair of DAB circuit 1, T It is connected to the N 1. The second terminal T P 2 of the pair of DAB circuit 1, of T N 2, second terminal T N 2 on the low potential side is connected to the high potential side terminal T P 1 of the first terminal.

駆動部４は、一対の入力端子ＬＰ，ＬＮと、一対の入力端子ＬＰ，ＬＮに入力された直流電圧を、三相交流に変換して出力するインバータ４１と、インバータ４１が出力する三相交流に応じて駆動するモータ４２とを備える。一対の入力端子ＬＰ，ＬＮのうち、高電位側の入力端子ＬＰは、ＤＡＢ回路１の第２端子の高電位側端子ＴＰ２に接続される。低電位側の入力端子ＬＮは、バッテリ３の低電位側の電源端子ＢＮに接続される。 The drive unit 4 includes a pair of input terminals L P and L N , an inverter 41 that converts a DC voltage input to the pair of input terminals L P and L N into a three-phase AC and outputs the output, and the inverter 41 outputs And a motor 42 that is driven according to the three-phase alternating current. Of the pair of input terminals L P and L N , the high potential side input terminal L P is connected to the high potential side terminal T P 2 of the second terminal of the DAB circuit 1. The low potential side input terminal L N is connected to the low potential side power supply terminal B N of the battery 3.

本発明の実施の形態に係る電源装置は、処理部７の制御に応じて、運転モード、休止モードの２つの動作モードを有する。運転モードにおいて、第１ブリッジ回路１１は、それぞれ対角に配置された第１スイッチング素子Ｑ１，Ｑ４及び第１スイッチング素子Ｑ２，Ｑ３を、デューティ比５０％で交互に切り替えることにより、トランス１３の１次側コイルに交流電圧を出力する。第２ブリッジ回路１２は、それぞれ対角に配置された第２スイッチング素子Ｑ５，Ｑ８及び第２スイッチング素子Ｑ６，Ｑ７を、デューティ比５０％で交互に切り替えることにより、トランス１３の２次側コイルから出力された交流電圧を直流電圧Ｅ２に変換する。 The power supply device according to the embodiment of the present invention has two operation modes, an operation mode and a sleep mode, according to the control of the processing unit 7. In the operation mode, the first bridge circuit 11 alternately switches the first switching elements Q1 and Q4 and the first switching elements Q2 and Q3, which are arranged diagonally, at a duty ratio of 50%. AC voltage is output to the secondary coil. The second bridge circuit 12 switches the second switching elements Q5, Q8 and the second switching elements Q6, Q7, which are arranged diagonally, from the secondary coil of the transformer 13 by alternately switching the second switching elements Q5, Q8 with a duty ratio of 50%. converting the output AC voltage into a DC voltage E 2.

ＤＡＢ回路１は、後述する第１制御器及び第２制御器の制御によるスイッチングの位相差、及びトランス１３の巻線比に応じて、直流電圧Ｅ２を出力する。ＤＡＢ回路１第２端子の低電位側端子ＴＮ２が第１端子の高電位側端子ＴＰ１に接続されることにより、駆動部４の一対の入力端子ＬＰ，ＬＮ間の負荷電圧ＥＬは、バッテリ３の電源電圧ＥＢと２次側直流電圧Ｅ２との和となる。 DAB circuit 1, the phase difference between the switching by the control of the first controller and the second controller to be described later, and in accordance with the winding ratio of the transformer 13, to output a DC voltage E 2. By connecting the low potential side terminal T N 2 of the second terminal of the DAB circuit 1 to the high potential side terminal T P 1 of the first terminal, the load voltage between the pair of input terminals L P and L N of the drive unit 4 E L is the sum of the power supply voltage of the battery 3 E B and the secondary side direct-current voltage E 2.

図３に示すように、負荷電圧ＥＬは、トランス１３の巻線比に応じて１次側の直流電圧Ｅ１及び２次側の直流電圧Ｅ２間のエネルギー伝達効率が最大となる最適電圧ＥLOを有する。負荷電圧ＥＬが最適電圧ＥLOから離れると、トランス１３に流れる電流が増加し、効率が悪くなる領域Ｒが存在する。 As shown in FIG. 3, the load voltage E L is an optimum voltage that maximizes the energy transfer efficiency between the DC voltage E 1 on the primary side and the DC voltage E 2 on the secondary side according to the winding ratio of the transformer 13. Has ELO . When the load voltage E L moves away from the optimum voltage E LO , there is a region R where the current flowing through the transformer 13 increases and the efficiency becomes poor.

一方、第２ブリッジ回路１２の第２スイッチング素子Ｑ５〜Ｑ８を全てオンにし、第２端子ＴＰ２，ＴＮ２間を短絡させた場合において、負荷電圧ＥＬは、図３に示す休止時電圧ＥLD（＝ＥＢ）のようになり、効率が領域Ｒの効率より高くなる。このため、運転モードにおいて、領域Ｒでの動作となった場合、第１ブリッジ回路１１の第１スイッチング素子Ｑ１〜Ｑ４を全てオフ（開放）にし、第２スイッチング素子Ｑ５〜Ｑ８を全てオンにする休止モードに切り替えた方が、効率の高い動作条件を増加させることができる。 On the other hand, when all of the second switching elements Q5 to Q8 of the second bridge circuit 12 are turned on and the second terminals T P2 and T N 2 are short-circuited, the load voltage E L is the resting time shown in FIG. The voltage E LD (= E B ) is obtained, and the efficiency is higher than the efficiency of the region R. For this reason, when the operation is performed in the region R in the operation mode, all the first switching elements Q1 to Q4 of the first bridge circuit 11 are turned off (opened), and all the second switching elements Q5 to Q8 are turned on. Switching to the sleep mode can increase the operating conditions with high efficiency.

しかしながら、運転モードにおいて、２次側の第２コンデンサＣoutが充電された状態のまま突然休止モードに切り替えると、第２ブリッジ回路１２に大電流が流れ、第２スイッチング素子Ｑ５〜Ｑ８、第２コンデンサＣoutに負担がかかる恐れがある。本発明の実施の形態における電源装置は、第２端子ＴＰ２，ＴＮ２間の直流電圧Ｅ２が０とみなせる状態になった後に休止モードに移行することにより、突入電流から回路素子を保護し、回路の負担を低減できる。 However, in the operation mode, when the secondary-side second capacitor Cout is suddenly switched to the sleep mode while being charged, a large current flows through the second bridge circuit 12, and the second switching elements Q5 to Q8, second There is a risk that the capacitor Cout is burdened. The power supply device according to the embodiment of the present invention shifts the circuit element from the inrush current by shifting to the sleep mode after the DC voltage E 2 between the second terminals T P 2 and T N 2 can be regarded as 0. It can protect and reduce the load on the circuit.

制御器２は、図４に示すように、第１ブリッジ回路１１の第１スイッチング素子Ｑ１〜Ｑ４を制御する第１制御器２１と、第２ブリッジ回路１２の第２スイッチング素子Ｑ５〜Ｑ８を制御する第２制御器２２と、補償器５を備える。   As shown in FIG. 4, the controller 2 controls the first controller 21 that controls the first switching elements Q1 to Q4 of the first bridge circuit 11 and the second switching elements Q5 to Q8 of the second bridge circuit 12. The second controller 22 and the compensator 5 are provided.

補償器５は、減算器５１と、増幅器５２と、積分器５３と、加算器５４と、除算器５５と、リミッタ５６とを備える積分補償器である。補償器５は、ＤＡＢ回路１の２次側直流電圧Ｅ２を入力し、直流電圧Ｅ２が、処理部７から入力される２次側の目標電圧Ｅ2REFとなるように、逐次、第１制御器２１及び第２制御器２２に位相を出力することによりフィードバック制御する。２次側直流電圧Ｅ２は、一対の第２端子ＴＰ２，ＴＮ２の間に接続された検出器１５により検出される。 The compensator 5 is an integral compensator including a subtractor 51, an amplifier 52, an integrator 53, an adder 54, a divider 55, and a limiter 56. The compensator 5 receives the secondary side DC voltage E 2 of the DAB circuit 1, and the first voltage is sequentially applied so that the DC voltage E 2 becomes the secondary side target voltage E 2REF input from the processing unit 7. Feedback control is performed by outputting a phase to the controller 21 and the second controller 22. The secondary side DC voltage E 2 is detected by the detector 15 connected between the pair of second terminals T P 2 and T N 2.

減算器５１は、検出器１５が検出した２次側直流電圧Ｅ２を入力し、目標電圧Ｅ2REFとの偏差を算出する。増幅器５２は、減算器５１が算出した偏差を、増幅率２πｆＣＣωＬとして増幅して出力する。ｆＣは補償器５の制御帯域のバンド幅[Ｈｚ]（但し、トランス１３の駆動周波数より十分小さい）、Ｃは第２コンデンサＣoutの容量[Ｆ]、ωはキャリア周波数ｆの角周波数２πｆ[ｒａｄ／ｓ]、Ｌはトランス１３の漏れインダクタンス[Ｈ]である。積分器５３は、減算器５１が算出した偏差を、積分演算子１／Ｔｓを用いて積分し、積分値を算出する。加算器５４は、増幅器５２及び積分器５３が算出した値を加算する。 Subtractor 51 receives the detector 15 2-side DC voltage E 2 detected calculates the deviation between the target voltage E 2ref. The amplifier 52 amplifies the deviation calculated by the subtractor 51 as an amplification factor 2πf C CωL and outputs the amplified deviation. f C is the bandwidth [Hz] of the control band of the compensator 5 (however, sufficiently smaller than the drive frequency of the transformer 13), C is the capacitance [F] of the second capacitor C out , and ω is the angular frequency 2πf of the carrier frequency f. [rad / s], L is the leakage inductance [H] of the transformer 13. The integrator 53 integrates the deviation calculated by the subtractor 51 using the integration operator 1 / Ts to calculate an integrated value. The adder 54 adds the values calculated by the amplifier 52 and the integrator 53.

除算器５５は、加算器５４が算出した値を、一対の第１端子ＴＰ１，ＴＮ１の間に接続された検出器１６が検出した１次側直流電圧Ｅ１を除数として除算する。リミッタ５６は、除算器５５が算出した値の上限値及び下限値を制限して、位相として増幅器５７及び増幅器５８に出力する。増幅器５７及び増幅器５８は、リミッタ５６が出力した位相をそれぞれ０．５、−０．５ずらし、それぞれ第１制御器２１、第２制御器２２に入力する。 The divider 55 divides the value calculated by the adder 54 by using the primary side DC voltage E 1 detected by the detector 16 connected between the pair of first terminals T P 1 and T N 1 as a divisor. . The limiter 56 limits the upper limit value and the lower limit value of the value calculated by the divider 55 and outputs the result to the amplifier 57 and the amplifier 58 as a phase. The amplifier 57 and the amplifier 58 shift the phase output from the limiter 56 by 0.5 and −0.5, respectively, and input to the first controller 21 and the second controller 22, respectively.

処理部７は、補償器５の減算器５１に目標電圧Ｅ2REFを入力する他、積分器５３、第１制御器２１及び第２制御器２２に休止信号Ｓを出力する。休止信号Ｓは、休止モードへの移行を指示する信号である。積分器５３は、処理部７が出力した休止信号Ｓをリセット信号として入力し、リセット信号の入力に応じて、算出する積分値を消去（クリア）する。また、処理部７は、第１制御器２１及び第２制御器２２にキャリア周波数ｆを出力する。 The processing unit 7 inputs the target voltage E 2REF to the subtractor 51 of the compensator 5 and outputs a pause signal S to the integrator 53, the first controller 21, and the second controller 22. The pause signal S is a signal for instructing transition to the pause mode. The integrator 53 receives the pause signal S output from the processing unit 7 as a reset signal, and erases (clears) the calculated integral value in response to the input of the reset signal. In addition, the processing unit 7 outputs the carrier frequency f to the first controller 21 and the second controller 22.

第１制御器２１は、処理部７が出力した休止信号Ｓをフルオフ信号として入力する。第１制御器２１は、フルオフ信号の入力に伴い、第１スイッチング素子Ｑ１〜Ｑ４を全てオフにする。また、第１制御器２１は、全ての第１スイッチング素子Ｑ１〜Ｑ４が同時にオンしないように制御している。   The first controller 21 inputs the pause signal S output from the processing unit 7 as a full-off signal. The first controller 21 turns off all the first switching elements Q1 to Q4 in response to the input of the full-off signal. Moreover, the 1st controller 21 is controlled so that all the 1st switching elements Q1-Q4 do not turn ON simultaneously.

第２制御器２２は、処理部７が出力した休止信号Ｓをフルオン信号として入力する。第２制御器２２は、フルオン信号の入力に伴い、第２スイッチング素子Ｑ５〜Ｑ８を全てオンにする。また、第２制御器２２は、全ての第２スイッチング素子Ｑ５〜Ｑ８が同時にオフしないように制御している。   The second controller 22 inputs the pause signal S output from the processing unit 7 as a full-on signal. The second controller 22 turns on all of the second switching elements Q5 to Q8 with the input of the full-on signal. The second controller 22 controls all the second switching elements Q5 to Q8 not to be turned off at the same time.

第１制御器２１は、図５に示すように、搬送波生成器２０１、コンパレータ２０２、論理和（ＯＲ）ゲート２０３，２０５、否定（ＮＯＴ）ゲート２０４，２０６、論理積（ＡＮＤ）ゲート２０７，２０８と、増幅器２０９，２１０，２１１，２１２と、補償器６とを備える。   As shown in FIG. 5, the first controller 21 includes a carrier wave generator 201, a comparator 202, logical sum (OR) gates 203 and 205, negative (NOT) gates 204 and 206, and logical product (AND) gates 207 and 208. And amplifiers 209, 210, 211, 212 and a compensator 6.

補償器６は、減算器６１と、ＰＩ処理部６２と、ローパスフィルタ（ＬＰＦ）６３とを備える。補償器６は、トランス１３の直流電流成分が０となるように、第１スイッチング素子Ｑ１〜Ｑ４をフィードバック制御するための積分補償器である。トランス１３の１次側コイルに流れる電流は、検出器１７によって検出され、ＬＰＦ１８を介して直流成分となって補償器６にフィードバックされる。   The compensator 6 includes a subtractor 61, a PI processing unit 62, and a low pass filter (LPF) 63. The compensator 6 is an integral compensator for performing feedback control of the first switching elements Q1 to Q4 so that the direct current component of the transformer 13 becomes zero. The current flowing through the primary coil of the transformer 13 is detected by the detector 17 and is fed back to the compensator 6 through the LPF 18 as a DC component.

減算器６１は、トランス１３に流れる電流の直流成分を入力し、目標値０との偏差を算出する。ＰＩ処理部６２は、減算器６１が算出した偏差に対して、比例演算及び積分演算を行う。ＬＰＦ６３は、ＰＩ処理部６２が算出した値についてフィルタ処理を行う。ＬＰＦ６３を通過した信号は、変調率としてコンパレータ２０２の非反転入力端子に入力される。   The subtractor 61 inputs a DC component of the current flowing through the transformer 13 and calculates a deviation from the target value 0. The PI processing unit 62 performs a proportional operation and an integral operation on the deviation calculated by the subtractor 61. The LPF 63 performs a filter process on the value calculated by the PI processing unit 62. The signal that has passed through the LPF 63 is input to the non-inverting input terminal of the comparator 202 as a modulation factor.

搬送波生成器２０１は、処理部７から入力されたキャリア周波数ｆと、補償器６から出力された位相とに基づいて、三角波であるキャリア波を生成し、コンパレータ２０２の反転入力端子に出力する。コンパレータ２０２は、搬送波生成器２０１及び補償器６からの入力に基づいて、矩形波を生成する。   The carrier wave generator 201 generates a carrier wave that is a triangular wave based on the carrier frequency f input from the processing unit 7 and the phase output from the compensator 6, and outputs the carrier wave to the inverting input terminal of the comparator 202. The comparator 202 generates a rectangular wave based on inputs from the carrier wave generator 201 and the compensator 6.

コンパレータ２０２が生成した矩形波は、ＯＲゲート２０３の一方の入力端子と、ＮＯＴゲート２０４を介したＯＲゲート２０５の一方の入力端子とに出力される。ＯＲゲート２０３，２０５の、それぞれ他方の入力端子には、フルオン信号として０（ロー）が入力される。ＯＲゲート２０３，２０５の出力端子は、それぞれ、ＡＮＤゲート２０７，２０８の一方の入力端子に接続される。ＡＮＤゲート２０７，２０８のそれぞれ他方の入力端子には、フルオフ信号として休止信号Ｓが、ＮＯＴゲート２０６を介して入力される。ＡＮＤゲート２０７の出力信号は、増幅器２０９，２１０において増幅され、第１スイッチング素子Ｑ１，Ｑ４のゲート電極（制御電極）に入力される。ＡＮＤゲート２０８の出力信号は、増幅器２１１，２１２において増幅され、第１スイッチング素子Ｑ３，Ｑ２のゲート電極に入力される。   The rectangular wave generated by the comparator 202 is output to one input terminal of the OR gate 203 and one input terminal of the OR gate 205 via the NOT gate 204. 0 (low) is input as a full-on signal to the other input terminal of each of the OR gates 203 and 205. The output terminals of the OR gates 203 and 205 are connected to one input terminal of the AND gates 207 and 208, respectively. A pause signal S is input as a full-off signal to each of the other input terminals of the AND gates 207 and 208 via the NOT gate 206. The output signal of the AND gate 207 is amplified by the amplifiers 209 and 210 and input to the gate electrodes (control electrodes) of the first switching elements Q1 and Q4. The output signal of the AND gate 208 is amplified by the amplifiers 211 and 212 and input to the gate electrodes of the first switching elements Q3 and Q2.

ＤＡＢ回路１の２次側を制御する第２制御器２２は、休止信号Ｓがフルオン信号として入力され、フルオフ信号として０（ロー）が入力される点で第１制御器２１と異なるが、他の動作は、第１制御器２１と実質的に同様であるので、重複する説明を省略する。尚、電源装置の失陥時等、第２スイッチング素子Ｑ５〜Ｑ８をフルオフする必要があることが想定される場合は、フルオフ信号を常に０とせず、状況に応じてフルオフを指令する信号を入力するように構成してもよい。   The second controller 22 that controls the secondary side of the DAB circuit 1 is different from the first controller 21 in that the pause signal S is input as a full-on signal and 0 (low) is input as a full-off signal. Since the operation of is substantially the same as that of the first controller 21, the overlapping description is omitted. When it is assumed that the second switching elements Q5 to Q8 need to be fully turned off, such as when the power supply device fails, the full-off signal is not always set to 0, and a signal for commanding full-off is input according to the situation. You may comprise.

運転モードにおいて、第１ブリッジ回路１１及び第２ブリッジ回路１２のキャリア波の位相差をφとすると、ＤＡＢ回路１の１次側及び２次側の間の伝達電力Ｐは式（１）の様に表される。
Ｐ＝（Ｅ１Ｅ２／ωＬ）φ（１−φ／π） …（１）
休止モードにおいて、ＤＡＢ回路１の１次側直流電流Ｉ１＝０、２次側直流電圧Ｅ２＝０であり、１次側及び２次側の間の伝達電力Ｐは、０である。 In the operation mode, if the phase difference of the carrier waves of the first bridge circuit 11 and the second bridge circuit 12 is φ, the transmission power P between the primary side and the secondary side of the DAB circuit 1 is expressed by the equation (1). It is expressed in
P = (E 1 E 2 / ωL) φ (1−φ / π) (1)
In the sleep mode, the primary side direct current I 1 = 0 of the DAB circuit 1 and the secondary side direct current voltage E 2 = 0, and the transmission power P between the primary side and the secondary side is zero.

制御器２は、図６に示すように、処理部７の制御に応じて、ＤＡＢ回路１の２次側直流電圧Ｅ２が、処理部７が出力する目標電圧Ｅ2REFとなるように制御する。制御器２は、休止モード２の状態から時間ｔ１において、運転モードに移行する。制御器２は、時間ｔ１からｔ２までの所定時間を待機時間として、２次側直流電圧Ｅ２を０とみなせる状態に保持するように、第１ブリッジ回路１１及び第２ブリッジ回路１２を制御する。制御器２は、時間ｔ２からｔ３までの間を遷移時間として、目標電圧Ｅ2REFに基づいて、２次側直流電圧Ｅ２を上昇させるように、ＤＡＢ回路１の第１ブリッジ回路１１及び第２ブリッジ回路１２を制御する。 As shown in FIG. 6, the controller 2 controls the secondary DC voltage E 2 of the DAB circuit 1 to be a target voltage E 2REF output from the processing unit 7 in accordance with the control of the processing unit 7. . The control unit 2, in the state of sleep mode 2 time t 1, the process proceeds to operation mode. The control unit 2, as the standby time for a predetermined time from the time t 1 to t 2, the secondary-side direct-current voltage E 2 to hold the state can be regarded as 0, the first bridge circuit 11 and the second bridge circuit 12 Control. The controller 2 uses the first bridge circuit 11 of the DAB circuit 1 and the second DC voltage E 2 to increase based on the target voltage E 2REF with the transition time from time t 2 to t 3 as a transition time. The second bridge circuit 12 is controlled.

制御器２は、時間ｔ３からｔ４までの間、ＤＡＢ回路１を、休止モードにおける１次側及び２次側のエネルギー伝達効率よりも高い効率で動作させる。トランス１３の駆動周波数ｆＴは、遷移時間における直流電圧Ｅ２の変化速度よりも十分高速である。 The control unit 2 during the time t 3 to t 4, the DAB circuit 1 to operate with a higher efficiency than the energy transfer efficiency of the primary side and the secondary side in the pause mode. The driving frequency f T of the transformer 13 is sufficiently faster than the rate of change of the DC voltage E 2 at the transition time.

制御器２は、時間ｔ４からｔ５までの間を２次側直流電圧Ｅ２を下降させる遷移時間として、目標電圧Ｅ2REFに基づいて、２次側直流電圧Ｅ２を下降させるように、ＤＡＢ回路１の第１ブリッジ回路１１及び第２ブリッジ回路１２を制御する。制御器２は、時間ｔ５において、２次側直流電圧Ｅ２が０とみなせる状態となったら、時間ｔ５からｔ６までの所定時間を待機時間として、２次側直流電圧Ｅ２を０とみなせる状態に保持するように、第１ブリッジ回路１１及び第２ブリッジ回路１２を制御する。 The control unit 2, a transition time of lowering the secondary side DC voltage E 2 between from the time t 4 to t 5, based on the target voltage E 2ref, so as to lower the secondary side DC voltage E 2, The first bridge circuit 11 and the second bridge circuit 12 of the DAB circuit 1 are controlled. The control unit 2, at time t 5, When the secondary-side direct-current voltage E 2 is a state regarded as 0, as the waiting time for a predetermined time from the time t 5 to t 6, the secondary-side direct-current voltage E 2 0 The first bridge circuit 11 and the second bridge circuit 12 are controlled so as to be held in a state that can be regarded as being.

本発明において、「直流電圧Ｅ２が０とみなせる状態」とは、第２スイッチング素子Ｑ５〜Ｑ８がオンし、第２ブリッジ回路１２に第２コンデンサＣoutによる電圧が印加されても、回路素子が破壊される恐れがなく、実質的に０とみなせる状態であることをいう。具体的には、例えば直流電圧Ｅ２が、式（２）に示す臨界電圧ＥＣ以下となる状態である。
ＥＣ＝Ｉａ√（ＬＰ／Ｃ） …（２） In the present invention, “a state in which the DC voltage E 2 can be regarded as 0” means that the second switching elements Q <b> 5 to Q <b> 8 are turned on and the second bridge circuit 12 is applied with the voltage by the second capacitor Cout. Is in a state that can be regarded as substantially zero without fear of being destroyed. Specifically, for example, the DC voltage E 2 is in a state where it is equal to or lower than the critical voltage E C shown in Formula (2).
E C = I a √ (L P / C) (2)

但し、Ｉａは第２スイッチング素子Ｑ５〜Ｑ８の最大瞬時許容電流、ＬＰは第２スイッチング素子Ｑ５〜Ｑ８と第２コンデンサＣoutとの間の寄生インダクタンスあるいは、第２スイッチング素子Ｑ５〜Ｑ８と第２コンデンサＣoutの間にインダクタを直列に配置した場合にはそのインダクタンス値と寄生インダクタンス値の和、Ｃは第２コンデンサＣoutの容量である。
その他、遷移時間の終了条件は、例えば、遷移時間の開始から所定時間経過した場合であってもよい。 However, I a is the maximum instantaneous permissible current of the second switching element Q5 to Q8, L P is the parasitic inductance or the second switching element Q5 to Q8 between the second switching element Q5 to Q8 second capacitor C out When an inductor is arranged in series between the second capacitor Cout , the sum of the inductance value and the parasitic inductance value, C is the capacitance of the second capacitor Cout .
In addition, the transition time end condition may be, for example, a case where a predetermined time has elapsed from the start of the transition time.

制御器２は、運転モードの状態から、遷移時間ｔ４〜ｔ５、待機時間ｔ５〜ｔ６を経た後に、休止モードに移行するように第１ブリッジ回路１１及び第２ブリッジ回路１２を制御する。 The controller 2 controls the first bridge circuit 11 and the second bridge circuit 12 so as to shift to the sleep mode after passing the transition time t 4 to t 5 and the standby time t 5 to t 6 from the state of the operation mode. To do.

その他、制御器２は、遷移時間において、第２コンデンサＣoutが蓄えるエネルギーを、トランス１３においてジュール熱として消費させるように、第１スイッチング素子Ｑ１〜Ｑ４及び第２スイッチング素子Ｑ５〜Ｑ８を制御することができる。この場合、制御器２は、処理部７の制御に応じて、第１スイッチング素子Ｑ１〜Ｑ４を全てオフにし、それぞれ対角に配置された第２スイッチング素子Ｑ５，Ｑ８及び第２スイッチング素子Ｑ６，Ｑ７を交互に切り替えればよい。 In addition, the controller 2 controls the first switching elements Q1 to Q4 and the second switching elements Q5 to Q8 so that the energy stored in the second capacitor Cout is consumed as Joule heat in the transformer 13 during the transition time. be able to. In this case, the controller 2 turns off all of the first switching elements Q1 to Q4 in accordance with the control of the processing unit 7, and the second switching elements Q5 and Q8 and the second switching elements Q6 and Q6 disposed diagonally, respectively. Q7 may be switched alternately.

また、制御器２は、遷移時間において、第２コンデンサＣoutが蓄えるエネルギーを第１端子ＴＰ１，ＴＮ１に伝達するように、第１スイッチング素子Ｑ１〜Ｑ４及び第２スイッチング素子Ｑ５〜Ｑ８を制御することができる。この場合、制御器２は、処理部７の制御に応じて、それぞれ対角に配置された第２スイッチング素子Ｑ５，Ｑ８及び第２スイッチング素子Ｑ６，Ｑ７を交互に切り替えることにより、第２コンデンサＣoutが蓄えるエネルギーから交流電圧を発生する。そして、トランス１３を介して伝達された交流電圧を、それぞれ対角に配置された第１スイッチング素子Ｑ１，Ｑ４及び第１スイッチング素子Ｑ２，Ｑ３を交互に切り替えることにより、交流電圧を整流し、第１端子ＴＰ１，ＴＮ１に直流電圧として出力する。 Further, the controller 2 transmits the energy stored in the second capacitor C out to the first terminals T P 1 and T N 1 during the transition time, and the first switching elements Q1 to Q4 and the second switching elements Q5 to Q5. Q8 can be controlled. In this case, the controller 2 switches the second capacitor C5 by alternately switching the second switching elements Q5 and Q8 and the second switching elements Q6 and Q7 arranged diagonally according to the control of the processing unit 7. AC voltage is generated from the energy stored by out . Then, the AC voltage transmitted through the transformer 13 is alternately switched between the first switching elements Q1 and Q4 and the first switching elements Q2 and Q3 that are arranged diagonally, thereby rectifying the AC voltage, and outputs it as DC voltage to the first terminal T P 1, T N 1.

ＤＡＢ回路１及び補償器５は、図７に示すような制御モデルで表すことができる。図７において、補償器５は、関数要素５０１，５０２を備え、ＤＡＢ回路１は、関数要素１０１，１０２を備える。関数要素５０１の伝達関数は１／Ｔｓである。関数要素５０２の関数ｋＦは式（３）のように表される。
ｋＦ＝２πｆＣＣωＬ／Ｅ１ …（３） The DAB circuit 1 and the compensator 5 can be represented by a control model as shown in FIG. In FIG. 7, the compensator 5 includes function elements 501 and 502, and the DAB circuit 1 includes function elements 101 and 102. The transfer function of the function element 501 is 1 / Ts. The function k F of the function element 502 is expressed as in Expression (3).
k F = 2πf C CωL / E 1 (3)

関数要素１０１の伝達関数はＩLOAD／ｓＣであり、関数要素１０１の伝達関数はＥ１／ｓＣωＬである。ＩLOADは、本発明の実施の形態に係る電源装置から、負荷である駆動部４に流れる直流電流である。このとき制御系安定化の条件は、式（４）のように表される。
Ｔ＞＞１／２πｆＣｋＦ …（４）
また、２次側直流電圧Ｅ２は、式（５）のように表される。
Ｅ２＝［（Ｅ１／ωＬ）φ（１−φ／π）−ＩLOAD］／Ｃ …（５） The transfer function of the function element 101 is I LOAD / sC, and the transfer function of the function element 101 is E 1 / sCωL. I LOAD is a direct current that flows from the power supply device according to the embodiment of the present invention to the drive unit 4 that is a load. At this time, the condition for stabilizing the control system is expressed as shown in Equation (4).
T >> 1 / 2πf C k F (4)
The secondary side direct-current voltage E 2 is expressed by the equation (5).
E 2 = [(E 1 / ωL) φ (1−φ / π) −I LOAD ] / C (5)

但し、遷移時間における周波数帯域において、２次側の負荷（駆動部４）のインピーダンスは、第２コンデンサＣoutのインピーダンスよりも十分に高いと仮定している。 However, it is assumed that the impedance of the secondary load (drive unit 4) is sufficiently higher than the impedance of the second capacitor Cout in the frequency band in the transition time.

運転モードから休止モードに移行する場合の遷移時間の範囲は、例えば、図８に示すように、下限時間ｔＬ以上、上限時間ｔＵ以下とすることができる。処理部７が制御器２に対して設定する遷移時間の下限時間ｔＬは、式（６）のように表すことができる。
ｔＬ＝Ｅ２Ｃ／（Ｉａ＋Ｉ２） …（６）
但し、Ｉ２は第２ブリッジ回路１２が出力する直流電流である。 For example, as shown in FIG. 8, the range of the transition time in the case of shifting from the operation mode to the sleep mode can be set to the lower limit time t L or more and the upper limit time t U or less. The lower limit time t L of the transition time set by the processing unit 7 with respect to the controller 2 can be expressed as Equation (6).
t L = E 2 C / (I a + I 2 ) (6)
Here, I 2 is a direct current output from the second bridge circuit 12.

遷移時間が早すぎると、第２コンデンサＣoutにチャージされた電荷により、第２ブリッジ回路１２に大電流が流れ、回路が破損してしまう恐れがある。従って、下限時間ｔＬを設定することにより、回路の破損を低減することができる。 If the transition time is too early, a large current flows through the second bridge circuit 12 due to the electric charge charged in the second capacitor Cout , and the circuit may be damaged. Therefore, by setting the lower limit time t L, it is possible to reduce the damage to the circuit.

遷移時間の上限時間ｔＵは、式（７）に示す遷移時間での実効電流Ｉｅにおける許容運転時間である。上限時間ｔＵは、速やかに休止モードに移行するために、所定時間以上、遷移時間が長くならないための閾値である。
Ｉｅ＝（１８０／φmax）／√３ …（７）
但し、φmaxは第２ブリッジ回路１２が出力する直流電流が最大になるときの、第１ブリッジ回路１１と第２ブリッジ回路１２の位相差である。 Upper limit time t U of the transition time is allowable operating time of the effective current I e at the transition time shown in Equation (7). Upper limit time t U, in order to shift rapidly to dormant mode, a predetermined time or more, a threshold value for the transition time is not lengthened.
I e = (180 / φ max ) / √3 (7)
Here, φ max is a phase difference between the first bridge circuit 11 and the second bridge circuit 12 when the direct current output from the second bridge circuit 12 is maximized.

図９に示すように、条件によっては、下限時間ｔＬの値が上限時間ｔＵを超えてしまい、遷移時間を決定できなくなる場合が考えられる。すると、本発明の実施の形態に係る電源装置は、休止モードに移行することができなくなってしまう。このため、制御器２は、下限時間ｔＬと上限時間ｔＵとが一致した場合において、遷移時間及び待機時間を経た後、休止モードに移行するように、第１スイッチング素子Ｑ１〜Ｑ４及び複数の第２スイッチング素子Ｑ５〜Ｑ８を制御する。 As shown in FIG. 9, depending on the conditions, the value of the lower limit time t L may exceed the upper limit time t U, considered not be able to determine the transition time. Then, the power supply device according to the embodiment of the present invention cannot shift to the sleep mode. For this reason, when the lower limit time t L and the upper limit time t U coincide, the controller 2 causes the first switching elements Q1 to Q4 and the plurality of switching elements to shift to the sleep mode after passing the transition time and the standby time. The second switching elements Q5 to Q8 are controlled.

本発明の実施の形態に係る電源装置によれば、ＤＡＢ回路の２次側直流電圧の出力を休止する場合に、予め２次側直流電圧を制御することにより、動作状態の変更時に、回路素子を突入電流から保護し、回路の負担を低減することができる。具体的には、制御器２による遷移時間における制御なしに、第２スイッチング素子Ｑ５〜Ｑ８を同時にオンにした場合、第２ブリッジ回路１２への突入電流ＩPEAKは、式（８）のように表すことができる。
ＩPEAK＝Ｅ２√（Ｃ／ＬＰ） …（８） According to the power supply device of the embodiment of the present invention, when the output of the secondary side DC voltage of the DAB circuit is stopped, the secondary side DC voltage is controlled in advance so that the circuit element can be changed when the operating state is changed. Can be protected from inrush current, and the load on the circuit can be reduced. Specifically, when the second switching elements Q5 to Q8 are turned on at the same time without control in the transition time by the controller 2, the inrush current I PEAK to the second bridge circuit 12 is expressed by the equation (8). Can be represented.
I PEAK = E 2 √ (C / L P ) (8)

これに対して、本発明の実施の形態に係る電源装置が備える制御器２による、遷移時間における制御ありの場合、第２ブリッジ回路１２への突入電流ＩPEAKは、Ｉmaxを２次側直流電流Ｉ２の最大値とすると、式（９）のように表すことができる。
ＩPEAK＝Ｉmaxπ／φmax …（９） On the other hand, in the case where there is control in the transition time by the controller 2 provided in the power supply device according to the embodiment of the present invention, the inrush current I PEAK to the second bridge circuit 12 is set to I max on the secondary side DC. Assuming that the current I 2 is the maximum value, it can be expressed as Equation (9).
I PEAK = I max π / φ max (9)

図１０に示すように、第２コンデンサＣoutの容量Ｃが１００μＦ、第２スイッチング素子Ｑ５〜Ｑ８と第２コンデンサＣoutとの間の寄生インダクタンスＬＰが１０ｎＨのとき、遷移時間における制御なしの場合の突入電流ＩPEAKは７５００Ａとなった。これに対して、遷移時間における制御ありの場合の突入電流ＩPEAKは、２０Ａとなり、本発明の実施の形態における電源装置による効果が理解できる。 As shown in FIG. 10, the capacitance C is 100μF the second capacitor C out, the parasitic inductance L P between the second switching element Q5~Q8 the second capacitor C out is when 10 nH, without the control of the transition time In this case, the inrush current I PEAK was 7500A. On the other hand, the inrush current I PEAK with control in the transition time is 20 A, and the effect of the power supply device in the embodiment of the present invention can be understood.

また、本発明の実施の形態に係る電源装置によれば、第２端子の低電位側端子ＴＮ２が、第１端子の高電位側端子ＴＰ１に接続されることにより、休止モードにおいて、電源電圧ＶＢを出力することができ、高効率なエネルギー伝達が可能になる。 Further, according to the power supply device of the embodiment of the present invention, the low potential side terminal T N 2 of the second terminal is connected to the high potential side terminal T P 1 of the first terminal, so that in the sleep mode The power supply voltage V B can be output, and highly efficient energy transmission becomes possible.

また、本発明の実施の形態に係る電源装置によれば、遷移時間を経た後に休止モードに移行するので、確実に回路の負担を低減することができる。   In addition, according to the power supply device according to the embodiment of the present invention, the transition to the sleep mode is made after the transition time has elapsed, so that the load on the circuit can be reliably reduced.

また、本発明の実施の形態に係る電源装置によれば、遷移時間と待機時間を経た後に休止モードに移行するので、更に確実に回路の負担を低減することができる。   In addition, according to the power supply device according to the embodiment of the present invention, since the transition to the sleep mode is made after the transition time and the standby time have elapsed, the burden on the circuit can be further reliably reduced.

また、本発明の実施の形態に係る電源装置によれば、第２コンデンサＣoutが蓄えるエネルギーをトランス１３において消費させることができるので、簡単な処理により、遷移時間における制御が可能となる。 Further, according to the power supply device according to an embodiment of the present invention, since the energy to which the second capacitor C out store can be consumed in the transformer 13, by a simple process, it is possible to control the transition time.

また、本発明の実施の形態に係る電源装置によれば、第２コンデンサＣoutが蓄えるエネルギーを第１端子ＴＰ１，ＴＮ１に伝達することにより、回生動作を行い、エネルギー利用率を向上できる。 Moreover, according to the power supply device according to the embodiment of the present invention, the energy stored in the second capacitor C out is transmitted to the first terminals T P 1 and T N 1 to perform the regenerative operation and to reduce the energy utilization rate. It can be improved.

また、本発明の実施の形態に係る電源装置によれば、遷移時間の範囲を規定することにより、確実に回路の負担を低減しつつ、休止モードへの移行時間を低減させることができる。   Further, according to the power supply device according to the embodiment of the present invention, by defining the range of the transition time, it is possible to reduce the transition time to the sleep mode while reliably reducing the load on the circuit.

また、本発明の実施の形態に係る電源装置によれば、遷移時間の下限時間ｔＬと上限時間ｔＵとが一致した場合において、休止モードへの移行処理を開始することにより、休止モードに移行できなくなることを未然に防止できる。 Further, according to the power supply device according to an embodiment of the present invention, when the lower limit time of the transition time t L and an upper limit time t U match, by starting the transition process to the idle mode, the idle mode It is possible to prevent the inability to migrate.

また、本発明の実施の形態に係る電源装置によれば、直流電圧Ｅ２が、臨界電圧ＥＣ以下となった場合において、直流電圧Ｅ２が０になったものとみなすことにより、確実に回路の負担を低減しつつ、休止モードへの移行時間を低減させることができる。 Further, according to the power supply device according to the embodiment of the present invention, when the DC voltage E 2 becomes equal to or lower than the critical voltage E C , the DC voltage E 2 is regarded as having become 0, so that It is possible to reduce the transition time to the sleep mode while reducing the load on the circuit.

また、本発明の実施の形態に係る電源装置によれば、休止モードに移行する時に、補償器５の積分値を消去することにより、より確実に回路の負担を低減できる。   Further, according to the power supply device according to the embodiment of the present invention, the load on the circuit can be more reliably reduced by erasing the integral value of the compensator 5 when shifting to the sleep mode.

（その他の実施の形態）
上記のように、本発明を実施の形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。 (Other embodiments)
As mentioned above, although this invention was described by embodiment, it should not be understood that the description and drawing which form a part of this indication limit this invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.

例えば、既に述べた実施の形態の説明においては、電源装置のＤＡＢ回路１は、図１１に示すように、第１及び第２スイッチング素子Ｑ１〜Ｑ８に、それぞれ、コンデンサＣ１〜Ｃ８が並列に接続される構成としてもよい。これにより、ＤＡＢ回路１を用いて、共振型ソフトスイッチング動作を行うことができ、第１及び第２スイッチング素子Ｑ１〜Ｑ８のスイッチング損失を低減することができる。ソフトスイッチング動作については、例えば特開２００９−１１２１４２号公報に説明されている。   For example, in the description of the embodiment already described, the DAB circuit 1 of the power supply apparatus has capacitors C1 to C8 connected in parallel to the first and second switching elements Q1 to Q8, respectively, as shown in FIG. It is good also as a structure to be made. Thereby, the resonant soft switching operation can be performed using the DAB circuit 1, and the switching loss of the first and second switching elements Q1 to Q8 can be reduced. The soft switching operation is described in, for example, Japanese Patent Application Laid-Open No. 2009-112142.

また、既に述べた実施の形態の説明においては、制御器２、処理部７が入力する２次側直流電圧Ｅ２は、実測値である必要ななく、理論値であってもよい。 Further, in the description of the previously described embodiment, the control unit 2, the processing unit 7 secondary side DC voltage E 2 to be input is a not necessary that the actual measurement value may be a theoretical value.

この様に、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。従って、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。   As described above, the present invention naturally includes various embodiments not described herein. Therefore, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.

Ｃin 第１コンデンサ
Ｃout 第２コンデンサ
Ｑ１〜Ｑ４ 第１スイッチング素子
Ｑ５〜Ｑ８ 第２スイッチング素子
ＴＰ１，ＴＮ１ 第１端子
ＴＰ２，ＴＮ２ 第２端子
２ 制御器
５ 補償器（積分補償器）
１１ 第１ブリッジ回路
１２ 第２ブリッジ回路
１３ トランス C in the first capacitor C out second capacitor Q1~Q4 first switching element Q5~Q8 second switching element T P 1, T N 1 first terminal T P 2, T N 2 second terminal 2 controller 5 compensator (Integration compensator)
11 First Bridge Circuit 12 Second Bridge Circuit 13 Transformer

Claims (11)

一対の第１端子と、
前記一対の第１端子の間に接続された第１コンデンサと、
フルブリッジ接続された複数の第１スイッチング素子により、前記一対の第１端子に入力された直流電圧を交流電圧に変換して出力する第１ブリッジ回路と、
前記第１ブリッジ回路が出力する交流電圧を１次側に入力し、２次側に出力するトランスと、
一対の第２端子と、
前記一対の第２端子の間に接続された第２コンデンサと、
フルブリッジ接続された複数の第２スイッチング素子により、前記トランスが出力する交流電圧を直流電圧に変換して、前記一対の第２端子に出力する第２ブリッジ回路と、
前記第２ブリッジ回路が直流電圧を出力する運転モードから、前記第２ブリッジ回路が直流電圧の出力を休止する休止モードに移行する場合において、前記第２ブリッジ回路が出力する直流電圧が０とみなせる状態となった後に休止モードに移行するように、前記複数の第１スイッチング素子及び前記複数の第２スイッチング素子を制御する制御器と
を備えることを特徴とする電源装置。 A pair of first terminals;
A first capacitor connected between the pair of first terminals;
A first bridge circuit that converts a DC voltage input to the pair of first terminals into an AC voltage and outputs the AC voltage by a plurality of first switching elements connected in a full bridge;
A transformer that inputs the AC voltage output from the first bridge circuit to the primary side and outputs the AC voltage to the secondary side;
A pair of second terminals;
A second capacitor connected between the pair of second terminals;
A second bridge circuit that converts the AC voltage output from the transformer into a DC voltage by a plurality of second switching elements connected in a full bridge and outputs the DC voltage to the pair of second terminals;
When the operation mode in which the second bridge circuit outputs a DC voltage is shifted to a sleep mode in which the second bridge circuit pauses the output of the DC voltage, the DC voltage output by the second bridge circuit can be regarded as zero. A controller for controlling the plurality of first switching elements and the plurality of second switching elements so as to shift to a sleep mode after entering a state. 前記第２端子の低電位側端子は、前記第１端子の高電位側端子に接続されることを特徴とする請求項１に記載の電源装置。   The power supply apparatus according to claim 1, wherein the low potential side terminal of the second terminal is connected to the high potential side terminal of the first terminal. 前記制御器は、前記第２ブリッジ回路が出力する直流電圧を下降させる遷移時間を経た後に休止モードに移行するように、前記複数の第１スイッチング素子及び前記複数の第２スイッチング素子を制御することを特徴とする請求項１又は２に記載の電源装置。   The controller controls the plurality of first switching elements and the plurality of second switching elements so as to shift to a sleep mode after a transition time during which the DC voltage output from the second bridge circuit is lowered. The power supply device according to claim 1, wherein: 前記制御器は、前記遷移時間と、前記第２ブリッジ回路が出力する直流電圧を０に保持する待機時間とを経た後に休止モードに移行するように、前記複数の第１スイッチング素子及び前記複数の第２スイッチング素子を制御することを特徴とする請求項３に記載の電源装置。   The controller includes the plurality of first switching elements and the plurality of switching elements so as to shift to a sleep mode after passing through the transition time and a standby time in which the DC voltage output from the second bridge circuit is held at 0. The power supply device according to claim 3, wherein the second switching element is controlled. 前記制御器は、前記遷移時間において、前記第２コンデンサが蓄えるエネルギーを前記トランスにおいて消費させるように、前記複数の第１スイッチング素子及び前記複数の第２スイッチング素子を制御することを特徴とする請求項３又は４に記載の電源装置。   The controller controls the plurality of first switching elements and the plurality of second switching elements so that energy stored in the second capacitor is consumed in the transformer during the transition time. Item 5. The power supply device according to Item 3 or 4. 前記制御器は、前記遷移時間において、前記第２コンデンサが蓄えるエネルギーを前記一対の第１端子に伝達するように、前記複数の第１スイッチング素子及び前記複数の第２スイッチング素子を制御することを特徴とする請求項３〜５のいずれか１項に記載の電源装置。   The controller controls the plurality of first switching elements and the plurality of second switching elements to transmit energy stored in the second capacitor to the pair of first terminals during the transition time. The power supply device according to any one of claims 3 to 5, wherein 前記遷移時間は、式（Ａ）に示す下限時間ｔＬ以上、前記第１及び第２スイッチング素子の、式（Ｂ）に示す前記遷移時間での実効電流Ｉｅにおける許容運転時間である上限時間以下であることを特徴とする請求項３〜６のいずれか１項に記載の電源装置。
ｔＬ＝Ｅ２Ｃ／（Ｉａ＋Ｉ２） …（Ａ）
Ｉｅ＝（１８０／φmax）／√３ …（Ｂ）
但し、Ｅ２は前記第２ブリッジ回路が出力する直流電圧、Ｃは前記第２コンデンサの容量、Ｉａは前記複数の第２スイッチング素子の最大瞬時許容電流、Ｉ２は前記第２ブリッジ回路が出力する直流電流、φmaxは前記第２ブリッジ回路が出力する直流電流が最大になるときの、前記複数の第１スイッチング素子及び前記複数の第２スイッチング素子のスイッチング周波数の位相差である。 The transition time is the formula (A) are shown the lower limit time t L or more, of the first and second switching elements, the upper limit time is acceptable operating time in the effective current I e at the transition time shown in formula (B) The power supply device according to any one of claims 3 to 6, wherein:
t L = E 2 C / (I a + I 2 ) (A)
I e = (180 / φ max ) / √3 (B)
Where E 2 is the DC voltage output by the second bridge circuit, C is the capacitance of the second capacitor, I a is the maximum instantaneous allowable current of the plurality of second switching elements, and I 2 is the second bridge circuit. The direct current to be output, φ max is the phase difference between the switching frequencies of the plurality of first switching elements and the plurality of second switching elements when the direct current output from the second bridge circuit is maximized. 前記制御器は、前記下限時間ｔＬと前記上限時間とが一致した場合において、前記休止モードに移行するように、前記複数の第１スイッチング素子及び前記複数の第２スイッチング素子を制御することを特徴とする請求項７に記載の電源装置。 The controller controls the plurality of first switching elements and the plurality of second switching elements so as to shift to the sleep mode when the lower limit time t L and the upper limit time coincide with each other. The power supply device according to claim 7, characterized in that: 前記第２ブリッジ回路が出力する直流電圧に基づいて、前記遷移時間における前記第２ブリッジ回路が出力する直流電圧を、前記制御器を介してフィードバック制御する積分補償器を更に備え、
前記積分補償器は、前記休止モードに移行する時に、積分値を消去することを特徴とする請求項３〜８のいずれか１項に記載の電源装置。 An integral compensator that feedback-controls the DC voltage output from the second bridge circuit at the transition time via the controller based on the DC voltage output from the second bridge circuit;
The power supply apparatus according to any one of claims 3 to 8, wherein the integral compensator erases the integral value when shifting to the sleep mode. 前記第１スイッチング素子と前記第２スイッチング素子のそれぞれに、コンデンサを並列接続すると共に、前記制御器は、前記第１スイッチング素子と前記第２スイッチング素子をソフトスイッチング動作させることを特徴とする請求項１〜９のいずれか１項に記載の電源装置。   The capacitor is connected in parallel to each of the first switching element and the second switching element, and the controller performs a soft switching operation on the first switching element and the second switching element. The power supply device according to any one of 1 to 9. 前記制御器は、前記第２ブリッジ回路が出力する直流電圧が、式（Ｃ）に示す臨界電圧ＥＣ以下となった場合において、前記第２ブリッジ回路が出力する直流電圧が０となったものとみなすことを特徴とする請求項１〜１０のいずれか１項に記載の電源装置。
ＥＣ＝Ｉａ√（ＬＰ／Ｃ） …（Ｃ）
但し、Ｉａは前記複数の第２スイッチング素子の最大瞬時許容電流、ＬＰは前記複数の第２スイッチング素子と前記第２コンデンサとの間の寄生インダクタンス、Ｃは前記第２コンデンサの容量である。 The controller is configured such that when the DC voltage output from the second bridge circuit is equal to or lower than the critical voltage E C shown in Formula (C), the DC voltage output from the second bridge circuit is zero. The power supply device according to claim 1, wherein the power supply device is regarded as a power supply device.
E C = I a √ (L P / C) (C)
However, I a maximum instantaneous permissible current of the plurality of second switching element, the L P parasitic inductance between the plurality of second switching element and the second capacitor, C is is the capacitance of the second capacitor .
JP2012275457A 2012-12-18 2012-12-18 Power supply Active JP6070153B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012275457A JP6070153B2 (en) 2012-12-18 2012-12-18 Power supply
PCT/JP2013/082019 WO2014097844A1 (en) 2012-12-18 2013-11-28 Power supply device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012275457A JP6070153B2 (en) 2012-12-18 2012-12-18 Power supply

Publications (2)

Publication Number Publication Date
JP2014121194A true JP2014121194A (en) 2014-06-30
JP6070153B2 JP6070153B2 (en) 2017-02-01

Family

ID=50978185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012275457A Active JP6070153B2 (en) 2012-12-18 2012-12-18 Power supply

Country Status (2)

Country Link
JP (1) JP6070153B2 (en)
WO (1) WO2014097844A1 (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016123193A (en) * 2014-12-25 2016-07-07 国立大学法人横浜国立大学 Power supply system, vehicle and voltage control method
US9444183B2 (en) 2014-02-10 2016-09-13 Yazaki North America, Inc. Bused electrical center for electric or hybrid electric vehicle
KR20160135958A (en) * 2015-05-19 2016-11-29 엘지이노텍 주식회사 Bi-directional dc-dc converter
DE102017118237A1 (en) 2016-08-10 2018-02-15 Tdk Corporation POWER SUPPLY
JP2019118194A (en) * 2017-12-27 2019-07-18 株式会社東芝 Converter, power control method, and program
US10485891B2 (en) 2014-10-06 2019-11-26 Kci Licensing, Inc. Multi-function dressing structure for negative-pressure therapy
US10507028B2 (en) 2012-04-16 2019-12-17 Medtronic Ps Medical, Inc. Surgical bur with non-paired flutes
US10786266B2 (en) 2015-03-31 2020-09-29 Medtronic Xomed, Inc. Surgical burs with localized auxiliary flutes
JP2021078274A (en) * 2019-11-12 2021-05-20 株式会社明電舎 Insulated dc/dc converter
JP2021083253A (en) * 2019-11-21 2021-05-27 富士電機株式会社 Power conversion device, control method, and control program
US11191551B2 (en) 2013-07-17 2021-12-07 Medtronic Ps Medical, Inc. Surgical bur with soft tissue protective geometry
US11253271B2 (en) 2014-04-16 2022-02-22 Medtronic Ps Medical, Inc. Surgical burs with decoupled rake surfaces and corresponding axial and radial rake angles
US11406396B2 (en) 2015-08-31 2022-08-09 Medtronic Ps Medical, Inc. Surgical burs

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104242664B (en) * 2014-09-25 2017-02-01 西安交通大学 Modulation method of three-phase isolation type bidirectional direct-current converter under double PWM (pulse width modulation)
US11121634B2 (en) * 2018-12-07 2021-09-14 Sharp Kabushiki Kaisha Bidirectional DC-to-DC converter with inrush current suppression

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006230075A (en) * 2005-02-16 2006-08-31 Toyota Industries Corp Switching regulator connection
JP2010093952A (en) * 2008-10-08 2010-04-22 Shindengen Electric Mfg Co Ltd Bidirectional dc/dc converter
JP2011130521A (en) * 2009-12-15 2011-06-30 Yokogawa Electric Corp Dc-dc converter
JP2011193713A (en) * 2010-02-17 2011-09-29 Toyota Central R&D Labs Inc Power conversion circuit and power-conversion circuit system
JP2011234541A (en) * 2010-04-28 2011-11-17 Panasonic Electric Works Co Ltd Bidirectional dc/dc converter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5631675B2 (en) * 2010-09-17 2014-11-26 新電元工業株式会社 DC / DC converter
JP5834432B2 (en) * 2011-03-17 2015-12-24 シンフォニアテクノロジー株式会社 DC-DC converter
DE112012005868T5 (en) * 2012-02-14 2014-11-13 Mitsubishi Electric Corporation DC-DC converter
JP2014007942A (en) * 2012-06-01 2014-01-16 Denso Corp Bidirectional power transmission apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006230075A (en) * 2005-02-16 2006-08-31 Toyota Industries Corp Switching regulator connection
JP2010093952A (en) * 2008-10-08 2010-04-22 Shindengen Electric Mfg Co Ltd Bidirectional dc/dc converter
JP2011130521A (en) * 2009-12-15 2011-06-30 Yokogawa Electric Corp Dc-dc converter
JP2011193713A (en) * 2010-02-17 2011-09-29 Toyota Central R&D Labs Inc Power conversion circuit and power-conversion circuit system
JP2011234541A (en) * 2010-04-28 2011-11-17 Panasonic Electric Works Co Ltd Bidirectional dc/dc converter

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10507028B2 (en) 2012-04-16 2019-12-17 Medtronic Ps Medical, Inc. Surgical bur with non-paired flutes
US11439410B2 (en) 2012-04-16 2022-09-13 Medtronic Ps Medical, Inc. Surgical bur with non-paired flutes
US11191551B2 (en) 2013-07-17 2021-12-07 Medtronic Ps Medical, Inc. Surgical bur with soft tissue protective geometry
US9444183B2 (en) 2014-02-10 2016-09-13 Yazaki North America, Inc. Bused electrical center for electric or hybrid electric vehicle
US11253271B2 (en) 2014-04-16 2022-02-22 Medtronic Ps Medical, Inc. Surgical burs with decoupled rake surfaces and corresponding axial and radial rake angles
US10485891B2 (en) 2014-10-06 2019-11-26 Kci Licensing, Inc. Multi-function dressing structure for negative-pressure therapy
JP2016123193A (en) * 2014-12-25 2016-07-07 国立大学法人横浜国立大学 Power supply system, vehicle and voltage control method
US10786266B2 (en) 2015-03-31 2020-09-29 Medtronic Xomed, Inc. Surgical burs with localized auxiliary flutes
KR102421163B1 (en) 2015-05-19 2022-07-14 엘지이노텍 주식회사 Bi-directional dc-dc converter
KR20160135958A (en) * 2015-05-19 2016-11-29 엘지이노텍 주식회사 Bi-directional dc-dc converter
US11406396B2 (en) 2015-08-31 2022-08-09 Medtronic Ps Medical, Inc. Surgical burs
US10396675B2 (en) 2016-08-10 2019-08-27 Tdk Corporation Switching power supply apparatus
DE102017118237A1 (en) 2016-08-10 2018-02-15 Tdk Corporation POWER SUPPLY
JP2019118194A (en) * 2017-12-27 2019-07-18 株式会社東芝 Converter, power control method, and program
JP2021078274A (en) * 2019-11-12 2021-05-20 株式会社明電舎 Insulated dc/dc converter
JP7298448B2 (en) 2019-11-12 2023-06-27 株式会社明電舎 Isolated DC/DC converter
JP2021083253A (en) * 2019-11-21 2021-05-27 富士電機株式会社 Power conversion device, control method, and control program

Also Published As

Publication number Publication date
JP6070153B2 (en) 2017-02-01
WO2014097844A1 (en) 2014-06-26

Similar Documents

Publication Publication Date Title
JP6070153B2 (en) Power supply
US10541549B2 (en) Power supply apparatus
JP6103445B2 (en) Non-contact charging device power supply device
US10333398B2 (en) Charging apparatus
JP6136025B2 (en) Non-contact charging device power supply device
US10461553B2 (en) Power source device
CN102801328B (en) Power supply apparatus
JP5470963B2 (en) Power supply device
US20210194356A1 (en) High power density power converter and uninterruptible power supply circuit and methods
US8929098B2 (en) DC-DC converter
JP5757344B2 (en) Switching power supply device and AC-DC power conversion system
CN103023128A (en) Power supply system for UPS (Uninterrupted Power Supply) server
WO2014199691A1 (en) Power supply device and non-contact power supply system
CN104242655A (en) Switching power converter with primary-side dynamic load detection and primary-side feedback and control
JP7209868B2 (en) DC/DC converter and power converter
Lovison et al. Secondary-side-only simultaneous power and efficiency control for two converters in wireless power transfer system
WO2014115618A1 (en) Switching power source device and ac-dc power conversion system
JP6031222B2 (en) Charging system
JP2014039383A (en) Power supply device and on-vehicle power supply device
US20130082628A1 (en) Dc-dc converter
JP2020182367A (en) DC-DC converter
CN107800185B (en) Online uninterrupted power supply
WO2015019908A1 (en) Wireless power transmission system
CN107888093A (en) A kind of portable multifunctional charge power supply
JP2019004613A (en) Non-contact charging system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150910

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161219

R150 Certificate of patent or registration of utility model

Ref document number: 6070153

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350