JP2014112671A - Processing method for substrate, and manufacturing method for liquid crystal display panel using the same - Google Patents
Processing method for substrate, and manufacturing method for liquid crystal display panel using the same Download PDFInfo
- Publication number
- JP2014112671A JP2014112671A JP2013233380A JP2013233380A JP2014112671A JP 2014112671 A JP2014112671 A JP 2014112671A JP 2013233380 A JP2013233380 A JP 2013233380A JP 2013233380 A JP2013233380 A JP 2013233380A JP 2014112671 A JP2014112671 A JP 2014112671A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- board
- processing method
- vlsi
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 373
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 43
- 238000003672 processing method Methods 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000005520 cutting process Methods 0.000 claims abstract description 24
- 238000007689 inspection Methods 0.000 claims description 15
- 230000002950 deficient Effects 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Processing Of Stones Or Stones Resemblance Materials (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
本発明は、基板の加工方法、及びそれを用いた液晶表示パネルの製造方法に関する。 The present invention relates to a method for processing a substrate and a method for manufacturing a liquid crystal display panel using the same.
小型の液晶表示パネルを複数まとめて作製するに当たっては、小型の円形集合基板が必要とされる場合があり、その円形集合基板を得るために、大型の母基板から小型の円形集合基板を切り出すことが行われる。 In order to manufacture a plurality of small liquid crystal display panels, a small circular collective substrate may be required. To obtain the circular collective substrate, a small circular collective substrate is cut out from a large mother substrate. Is done.
図17は、従来技術を示す母基板の平面図である。大型の母基板から小型の円形集合基板を切り出す際には、例えば図17に示すように、シリコンで構成された大型の母VLSI基板1から、レーザー加工等により、複数の小型円形基板65を切り出す。(例えば、特許文献1参照)
FIG. 17 is a plan view of a mother board showing the prior art. When cutting out a small circular collective substrate from a large mother substrate, for example, as shown in FIG. 17, a plurality of small circular substrates 65 are cut out from a large
しかし、図17に示す従来技術では、母VLSI基板1から小型円形基板65をその形状通りに切り出さなければならないため、加工が複雑になるという問題がある。また、加工方法も、小型円形基板65をその形状通りに切り出すことが可能な加工方法に限定されてしうという問題がある。
However, the conventional technique shown in FIG. 17 has a problem that the processing is complicated because the small circular substrate 65 must be cut out from the
本発明は、以上の課題を解決するためになされたもので、大型の母基板から小型の円形集合基板を容易に作製することが可能な基板の加工方法、及びそれを用いた液晶表示パネルの製造方法を提供することを目的とする。 The present invention has been made to solve the above problems, and a substrate processing method capable of easily producing a small circular aggregate substrate from a large mother substrate, and a liquid crystal display panel using the substrate processing method. An object is to provide a manufacturing method.
第一の基板を直線的に切断して当該第一の基板の外周に第一の角部を形成し、当該第一の角部を直線的に切断して当該第一の角部の両側に第二の角部を形成し、当該第二の角部を直線的に切断して当該第二の角部の両側に第三の角部を形成することにより、前記第一の基板を外形が円形に近似する第二の基板へ加工する、基板の加工方法とする。 A first substrate is linearly cut to form first corners on the outer periphery of the first substrate, and the first corners are linearly cut to both sides of the first corner. By forming a second corner, linearly cutting the second corner and forming third corners on both sides of the second corner, the outer shape of the first substrate is increased. A substrate processing method in which a second substrate that approximates a circle is processed.
前記第一の基板の前記第二の基板へ加工する領域以外の領域を直線的に切断し、当該領域を前記第二の基板を平面的に複数の分割した形状のうち何れか一つの形状に相当する外形を有する第三の基板へ加工する、基板の加工方法とすることができる。 A region of the first substrate other than the region to be processed into the second substrate is linearly cut, and the region is formed into one of a plurality of shapes obtained by dividing the second substrate in a plane. It can be set as the processing method of a board | substrate processed into the 3rd board | substrate which has a corresponding external shape.
前記第三の基板を複数用意し、複数の前記第三の基板を、互いに平面的に組み合わせることで前記第二の基板に相当する外形となるように、円形状の積載用基板の同一面上に並べて接合する、基板の加工方法とすることができる。 A plurality of the third substrates are prepared, and a plurality of the third substrates are combined on a plane to form an outer shape corresponding to the second substrate. It can be set as the processing method of a board | substrate which joins in parallel.
前記第三の基板を前記積載用基板に接合する前に前記第三の基板に対して所定の検査を行い、当該検査を通過して良品と判定された前記第三の基板を選択的に前記積載用基板に接合する、基板の加工方法とすることができる。 A predetermined inspection is performed on the third substrate before the third substrate is bonded to the stacking substrate, and the third substrate that is determined to be non-defective through the inspection is selectively selected. It can be set as the processing method of a board | substrate joined to the board | substrate for mounting.
前記第一の基板の前記第二の基板へ加工する領域以外の領域を直線的に切断し、当該領域を機能的に最小単位の第四の基板へ加工する、基板の加工方法とすることができる。 A substrate processing method of linearly cutting a region other than the region to be processed into the second substrate of the first substrate and processing the region into a fourth substrate that is functionally a minimum unit. it can.
前記第四の基板を複数用意し、複数の前記第四の基板を円形状の積載用基板の同一面上に並べて接合する、基板の加工方法とすることができる。 A plurality of the fourth substrates may be prepared, and a plurality of the fourth substrates may be arranged and bonded on the same surface of a circular stacking substrate.
前記第四の基板を前記積載用基板に接合する前に前記第四の基板に対して所定の検査を行い、当該検査を通過して良品と判定された前記第四の基板を選択的に前記積載用基板に接合する、基板の加工方法とすることができる。 A predetermined inspection is performed on the fourth substrate before the fourth substrate is bonded to the stacking substrate, and the fourth substrate that has been determined to be non-defective through the inspection is selectively selected. It can be set as the processing method of a board | substrate joined to the board | substrate for mounting.
前記第一の基板を前記第二の基板へ加工する前に前記第一の基板に対して所定の領域単位で所定の検査を行い、当該検査を通過して良品と判定された領域をより多く含む領域を前記第二の基板へ加工する、基板の加工方法とすることができる。 Before processing the first substrate into the second substrate, the first substrate is subjected to a predetermined inspection in a predetermined region unit, and more regions are determined to be non-defective after passing the inspection. It can be set as the board | substrate processing method which processes the area | region to include to said 2nd board | substrate.
前記第一の基板の外周に予め設けられた円弧部の少なくとも一部を残すように前記第一の基板を前記第二の基板へ加工する、基板の加工方法とすることができる。 A substrate processing method may be used in which the first substrate is processed into the second substrate so as to leave at least a part of an arc portion provided in advance on the outer periphery of the first substrate.
前記第一の基板の外周に予め設けられた位置出し部を残すように前記第一の基板を前記第二の基板へ加工する、基板の加工方法とすることができる。 It can be set as the board | substrate processing method which processes said 1st board | substrate to said 2nd board | substrate so that the positioning part provided previously in the outer periphery of said 1st board | substrate may be left.
上記何れか一つの基板の加工方法を用いて作製された前記第二の基板を、液晶表示パネルを構成する基板の材料として使用する、液晶表示パネルの製造方法とする。 A method for manufacturing a liquid crystal display panel, in which the second substrate manufactured using any one of the substrate processing methods described above is used as a material for a substrate constituting the liquid crystal display panel.
本発明によれば、大型の母基板から小型の多角形集合基板を切り出し、その多角形集合基板の角部を直線的に複数回切断することで、小型の円形集合基板を容易に作製することができる。 According to the present invention, it is possible to easily produce a small circular aggregate substrate by cutting out a small polygonal aggregate substrate from a large mother substrate and linearly cutting the corners of the polygonal aggregate substrate a plurality of times. Can do.
特に、母基板から多角形集合基板を切り出す際に、母基板の外周に設けられた位置出し部(ノッチ)を含むように切り出せば、位置出し部をそのまま多角形集合基板の位置合わせにも利用することができる。これにより、多角形集合基板に新規に位置出し部を形成する必要がなくなるため、その分の工数削減、さらには、位置出し部を形成する工程での多角形集合基板への傷の発生等を防止することができる。 In particular, when a polygonal assembly board is cut out from the mother board, if it is cut out so as to include a positioning part (notch) provided on the outer periphery of the mother board, the positioning part can also be used for alignment of the polygonal assembly board as it is can do. As a result, there is no need to form a new positioning part on the polygonal assembly substrate, so that the man-hours can be reduced, and further the occurrence of scratches on the polygonal assembly substrate in the process of forming the positioning unit, etc. Can be prevented.
特に、母基板の外周に円弧部分がある場合には、その円弧部分を含むように多角形集合基板を切り出せば、円弧部分についてはその後の面取りをしなくて済むため、その分、工数を削減することができる。 In particular, when there is an arc part on the outer periphery of the mother board, if the polygonal assembly board is cut out so as to include the arc part, the arc part does not need to be chamfered afterwards, and the man-hour is reduced accordingly. can do.
特に、多角形集合基板を切り出した後に残った母基板から、多角形集合基板よりも小型の多角形集合基板あるいは個片状基板を切り出せば、母基板を無駄なく利用することができる。さらに、切り出した小型の多角形集合基板あるいは個片状基板を、円形集合基板と実質的に同形状の積載用基板上に複数並べて搭載すれば、それらを積載用基板ごと通常の円形集合基板として取り扱うことができる。 In particular, a mother substrate can be used without waste if a polygonal aggregate substrate or a piece-like substrate smaller than the polygonal aggregate substrate is cut out from the mother substrate remaining after the polygonal aggregate substrate is cut out. Furthermore, if a plurality of small polygonal aggregate substrates or individual substrate cut out are mounted side by side on a stacking substrate having substantially the same shape as the circular aggregate substrate, they can be mounted as a normal circular aggregate substrate together with the mounting substrates. It can be handled.
図1は、本発明の第1の実施形態における母VLSI基板の平面図、図2は、本発明の第1の実施形態における母VLSI基板を切断した状態を示す平面図、図3は、本発明の第1の実施形態における多角形集合基板を示す平面図、図4は、本発明の第1の実施形態における円形集合基板を示す平面図、図5は、本発明の第1の実施形態における円形集合基板を用いて液晶表示パネルを作製している状態を示す断面図、図6は、本発明の第1の実施形態における単個液晶表示パネルを示す断面図、図7は、本発明の第1の実施形態における液晶表示装置の平面図、図8は、図7に示す液晶表示装置のA−A断面図、図10は、本発明の第1の実施形態における単個VLSIチップを小型基板積載用基板上に積載した状態を示す断面図、図11は、本発明の第1の実施形態における単個VLSIチップが搭載された小型基板積載用基板を用いて液晶表示パネルを作製している状態を示す断面図、図12は、本発明の第1の実施形態における単個液晶表示パネルを示す断面図である。以下、図1〜12を用いて本発明の第1の実施形態を説明する。 FIG. 1 is a plan view of a mother VLSI substrate in the first embodiment of the present invention, FIG. 2 is a plan view showing a state in which the mother VLSI substrate in the first embodiment of the present invention is cut, and FIG. FIG. 4 is a plan view showing a circular collective substrate in the first embodiment of the present invention, and FIG. 5 is a plan view showing the circular collective substrate in the first embodiment of the present invention. FIG. 6 is a cross-sectional view showing a single liquid crystal display panel according to the first embodiment of the present invention, and FIG. 8 is a plan view of the liquid crystal display device according to the first embodiment, FIG. 8 is a cross-sectional view taken along line AA of the liquid crystal display device shown in FIG. 7, and FIG. 10 is a single VLSI chip according to the first embodiment of the present invention. Sectional drawing which shows the state loaded on the board | substrate for small board | substrates loading, FIG. FIG. 12 is a cross-sectional view showing a state in which a liquid crystal display panel is manufactured using a small substrate mounting substrate on which a single VLSI chip is mounted according to the first embodiment of the present invention. FIG. It is sectional drawing which shows the single liquid crystal display panel in embodiment. Hereinafter, a first embodiment of the present invention will be described with reference to FIGS.
まず、図1に示すように、複数の単個VLSIチップ領域(半導体回路領域)がマトリクス状に配置された直径12インチの円形の母VLSI基板1を準備する。尚、母VLSI基板1の外周には、ノッチからなる位置出し部2が設けられている。
First, as shown in FIG. 1, a circular
次に、図2に示すように、母VLSI基板1を、X軸切り出し用ダイシング部5とY軸切り出し用ダイシング部6とにより直線的に切断し、直径8インチの内接円(切り出し目安内接円)4に概ね外接する辺71、72、73及び母VLSI基板1の外周の一部で構成される円弧状の一辺を備えた多角形集合基板3を一枚切り出すと共に、機能的に最小単位である矩形状の単個VLSIチップ7を複数切り出す。ここで、多角形集合基板3の外周部には、辺71と72とで構成される角部と、辺72と73とで構成される角部と、辺71と母VLSI基板1の外周部とで構成される角部と、辺73と母VLSI基板1の外周部とで構成される角部とが、形成された状態となる。尚、切り出された多角形集合基板3の外周部には、母VLSI基板1の外周に設けられていた位置出し部2がそのまま残された状態となっている。
Next, as shown in FIG. 2, the
次に、図3に示すように、多角形集合基板3が有する4つの角部を、合計10本の多角形集合基板切り出し辺12でダイシングにより直線的に切断し(切断の順番は任意)、図4に示すような巨視的に見て円形の円形集合基板13を作製する。ここで、円形集合基板13には、多角形集合基板切り出し辺12と、位置出し部2と、互いに対向する母VLSI基板外周保持部7とが設けられた状態となる。
Next, as shown in FIG. 3, the four corners of the
尚、円形集合基板13を作製する際に多角形集合基板3から切り離された部分は、多角形集合基板周辺小片14となるが、この多角形集合基板周辺小片14が単個VLSIチップ7よりも大きい場合には、多角形集合基板周辺小片14を切断して単個VLSIチップ7を切り出すことも可能である。
The portion separated from the
次に、図5に示すように、円形集合基板13に、透明電極を有する透明基板16を、各液晶表示パネルに対応した複数のシール部18と、それらを取り囲む外周シール部19とを介して貼り合せる。
Next, as shown in FIG. 5, a
次に、互いに貼り合わせた円形集合基板13と透明基板16とをダイシング等により切断し、図6に示すような単個液晶表示パネル21を作製する。
Next, the circular
尚、ここまでの工程(母VLSI基板1から多角形集合基板3を作製する工程、多角形集合基板3から円形集合基板13を作製する工程、多角形集合基板周辺小片14から単個VLSIチップ7を作製する工程)においては、各基板の切断(ダイシング処理)を全て同様のプロセスで行うことができるため、結果的にコストの低減へと繋がる。
It should be noted that the steps up to here (the step of producing the
単個液晶表示パネル21は、円形集合基板13から切り出された単個第一のパネル基板22と、透明基板16から切り出された単個第二のパネル基板23とが、シール部18を介して貼り合わされた状態となっており、単個第一のパネル基板22と単個第二のパネル基板23との間隙に、シール部18の一部に設けられた液晶注入口(開口部)33を介して表示領域39内に強誘電性液晶40を注入した後、液晶注入口33を封止部材34で塞ぐことで、内部に強誘電性液晶40が封入された単個液晶表示パネル21が完成する。
In the single liquid crystal display panel 21, a single first panel substrate 22 cut out from the circular
次に、図7、8に示すように、単個液晶表示パネル21を、コネクタ32等の各種電気部品が実装された外部回路基板31に、両面テープなどの接着部41により接着する。
Next, as shown in FIGS. 7 and 8, the single liquid crystal display panel 21 is bonded to an
さらに、単個液晶表示パネル21の単個第一のパネル基板22上に設けてある電極パッドと、外部回路基板31上に設けてある電極パッドとをアルミニウムワイヤ35で電気的に接続し、アルミニウムワイヤ35と電極パッド周辺を覆うようにワイヤ保護樹脂36を塗布する。そして、単個第二のパネル基板23と外部回路基板31とを導電性ペーストからなる対向電極導通部38により電気的に接続することにより、液晶表示装置が完成する。
Further, the electrode pads provided on the single first panel substrate 22 of the single liquid crystal display panel 21 and the electrode pads provided on the
以下、母VLSI基板1から多角形集合基板3を切り出した後に残った部分の取り扱いについて説明する。
Hereinafter, handling of a portion remaining after cutting out the polygonal
まず、図9に示すように、母VLSI基板1をダイシングテープ59上に接着し、X軸切り出しダイシング部5及びY軸切り出しダイシング部6となる複数のダイシング溝56を形成することで、母VLSI基板1を一枚の多角形集合基板3と複数の単個VLSIチップ7とに分割する。尚、多角形集合基板3を切り出す領域は任意であるが、歩留りの観点からは、予め母VLSI基板1に対して所定の領域単位(例えば、単個VLSIチップ7の領域単位)で所定の検査を行っておき、その検査を通過した良品の領域をより多く含む領域から多角形集合基板3を切り出すのが好ましく、理屈の上では、良品の領域が最も多く含む領域から多角形集合基板3を切り出すのが最も効果的である。
First, as shown in FIG. 9, the
次に、図10に示すように、複数の単個VLSIチップ7を、チップアライメントマーク61を有する8インチ円形状の小型基板積載用基板51の同一面上に表面活性化接合層62を介してマトリクス状に並べて接合する。以上により、複数の単個VLSIチップ7は、8インチ円形状の小型基板積載用基板51に一体化された外形が8インチ円形状の集合基板となる。小型基板積載用基板51には、任意の材質の基板を適宜選択することができるが、母VLSI基板1と同様の熱膨張係数を有する材質の基板(例えばシリコン基板)を選択すれば、熱膨張係数の差に起因する基板の反り等を防止することができる。尚、歩留りの観点からは、小型基板積載用基板51上には、予め所定の検査を通過した良品の単個VLSIチップ7を選択的に接合するのが好ましく、理屈の上では、良品の単個VLSIチップ7のみを接合するのが最も効果的である。
Next, as shown in FIG. 10, a plurality of
次に、図11に示すように、複数の単個VLSIチップ7を積載した小型基板積載用基板51と8インチ円形状の第二の基板16とをシール部18と外周シール部19とを介して貼り合わせ、8インチ円形状の液晶表示パネル集合体を作製する。
Next, as shown in FIG. 11, a small substrate stacking substrate 51 on which a plurality of
次に、液晶表示パネル集合体を所定の切断線に沿って切断し、図12に示すような単個液晶表示パネルを複数作製する。 Next, the liquid crystal display panel aggregate is cut along a predetermined cutting line to produce a plurality of single liquid crystal display panels as shown in FIG.
尚、小型基板積載用基板51を用いて作製された単個液晶表示パネルは、小型基板積載用基板51の分だけ厚みが増加するが、円形集合基板13を用いて作製された単個液晶表示パネルと厚さを揃える場合には、例えば、単個VLSIチップ7のVLSIを形成していない表面(裏面)を予め研磨して単個VLSIチップ7を薄型化しておくと共に、予め表裏面の両方又は何れか一方の面が研磨により薄型化された小型基板積載用基板51を利用する、あるいは、単個VLSIチップ7のVLSIを形成していない表面(裏面)を予め研磨して単個VLSIチップ7を薄型化しておくと共に、単個VLSIチップ7を積載した後に小型基板積載用基板51の単個VLSIチップ7が積載されていない表面(裏面)を研磨して薄型化する方法がある。
The single liquid crystal display panel manufactured using the small substrate stacking substrate 51 is increased in thickness by the small substrate stacking substrate 51, but the single liquid crystal display manufactured using the circular
以上に示すように、第1の実施形態によれば、12インチの母VLSI基板1から8インチの円形集合基板13を容易に作製することができ、さらに、母VLSI基板1から切り出した複数の単個VLSIチップ7も8インチ円形状の小型基板積載用基板51上に積載することで8インチ円形状の集合基板として利用することができる。
As described above, according to the first embodiment, the 8-inch circular
図13は、本発明の第2実施形態における母VLSI基板を切断した状態を示す平面図、図14は、本発明の第2の実施形態における母VLSI基板を切断した状態を示す別の平面図、図15は、本発明の第2の実施形態における母VLSI基板を切断した状態を示す別の平面図、図16は、本発明の第2の実施形態における分割多角形集合基板を小型基板積載用基板上に積載した状態を示す平面図である。以下、本発明の第2の実施形態を図13〜16を用いて説明する。 FIG. 13 is a plan view showing a state in which the mother VLSI substrate is cut in the second embodiment of the present invention, and FIG. 14 is another plan view showing a state in which the mother VLSI substrate is cut in the second embodiment of the present invention. FIG. 15 is another plan view showing a state in which the mother VLSI substrate in the second embodiment of the present invention is cut, and FIG. 16 is a diagram showing the divided polygonal aggregate substrate in the second embodiment of the present invention mounted on a small substrate. It is a top view which shows the state loaded on the board | substrate. Hereinafter, a second embodiment of the present invention will be described with reference to FIGS.
第2の実施形態の特徴は、母VLSI基板1から、多角形集合基板3と分割多角形集合基板と単個VLSIチップ7の3種類を切り出し、さらに、3個の分割多角形集合基板(第一の分割多角形集合基板43、第二の分割多角形集合基板44、第三の分割多角形集合基板45)を用いて概ね8インチ円形状の1個の小型基板積載用基板51を作製する点にある。
The feature of the second embodiment is that three types of a
第2の実施形態では、まず、図13に示すように、12インチ円形状の母VLSI基板1から多角形集合基板3を切り出すと共に、それと同様に第一の分割多角形集合基板43を切り出し、さらに複数の単個VLSIチップ7を切り出す。尚、母VLSI基板1の外周の一部には、位置出し部(ノッチ)2が設けられている。多角形集合基板3と第一の分割多角形集合基板43と単個VLSIチップ7は、X軸切り出し用ダイシング部5とY軸切り出し用ダイシング部6とにより分割される。
In the second embodiment, first, as shown in FIG. 13, the polygonal
多角形集合基板3は、複数の多角形集合基板切り出し辺12により角部を切断することで、円形集合基板13とする。尚、多角形集合基板3には、母VLSI基板1の外周に設けられていた位置出し部(ノッチ)2とその近傍の母VLSI基板外周保持部9とが含まれている。
The polygonal
第一の分割多角形集合基板43は、多角形集合基板3と同様に複数の多角形集合基板切り出し辺12により角部を切断し、円形集合基板13を縦方向に3つに分割した下側の部位に相当する概ね扇状に成形する。
The first divided polygonal aggregate substrate 43 is a lower side obtained by cutting the corners by a plurality of polygonal aggregate substrate cut-out sides 12 in the same manner as the polygonal
次に、図14に示すように、別の12インチ円形状の母VLSI基板1から多角形集合基板3を切り出すと共に、それと同様に第二の分割多角形集合基板44を切り出し、さらに複数の単個VLSIチップ7を切り出す。尚、母VLSI基板1の外周の一部には、位置出し部(ノッチ)2が設けられている。多角形集合基板3と第二の分割多角形集合基板44と単個VLSIチップ7は、X軸切り出し用ダイシング部5とY軸切り出し用ダイシング部6とにより分割される。
Next, as shown in FIG. 14, the polygonal
多角形集合基板3は、複数の多角形集合基板切り出し辺12により角部を切断することで、円形集合基板13とする。尚、多角形集合基板3には、母VLSI基板1の外周に設けられていた位置出し部(ノッチ)2とその近傍の母VLSI基板外周保持部9とが含まれている。
The polygonal
第二の分割多角形集合基板44は、円形集合基板13を縦方向に3つに分割した中央の部位に相当する概ね矩形状に成形する。
The second divided polygonal aggregate substrate 44 is formed in a substantially rectangular shape corresponding to a central portion obtained by dividing the circular
次に、図15に示すように、さらに別の12インチ円形状の母VLSI基板1から多角形集合基板3を切り出すと共に、それと同様に第三の分割多角形集合基板45を切り出し、さらに複数の単個VLSIチップ7を切り出す。尚、母VLSI基板1の外周の一部には、位置出し部(ノッチ)2が設けられている。多角形集合基板3と第三の分割多角形集合基板45と単個VLSIチップ7は、X軸切り出し用ダイシング部5とY軸切り出し用ダイシング部6とにより分割される。
Next, as shown in FIG. 15, the polygonal
多角形集合基板3は、複数の多角形集合基板切り出し辺12により角部を切断し、円形集合基板13とする。尚、多角形集合基板3には、母VLSI基板1の外周に設けられていた位置出し部(ノッチ)2とその近傍の母VLSI基板外周保持部9とが含まれている。
The polygonal
第三の分割多角形集合基板45は、多角形集合基板3と同様に複数の多角形集合基板切り出し辺12により角部を切断し、円形集合基板13を縦方向に3つに分割した上側の部位に相当する概ね扇状に成形する。
The third divided polygonal assembly substrate 45 is cut at the corners by a plurality of polygonal assembly substrate cutout edges 12 in the same manner as the
各母VLSI基板1から切り出した円形集合基板13は、第1の実施形態と同様に8インチ円形状の集合基板として単個液晶表示パネル21の作製に利用し、複数の単個VLSIチップ7も第1の実施形態と同様に小型基板積載用基板51上に積載して8インチ円形状の集合基板として単個液晶表示パネル21の作製に利用する。
The circular
一方、第一の分割多角形集合基板43と第二の分割多角形集合基板44と第三の分割多角形集合基板45は、図16に示すように、8インチ円形状の小型基板積載用基板51の同一面上に外形が円形集合基板13の外形に相当する概ね円形となるように並べて接合し、8インチ円形状の集合基板として単個液晶表示パネル21の作製に利用する。尚、分割多角形集合基板の数や外形は、ここに示したものに限らず、互いに組み合わせることで外形が概ね円形となる範囲で、任意の数や外形を適宜選択することが可能である。また、単個液晶表示パネル21を薄型化したい場合には、例えば、単個VLSIチップ7と同様に、第一の分割多角形集合基板43と第二の分割多角形集合基板44と第三の分割多角形集合基板45の小型基板積載用基板51に接合される表面(裏面)を予め研磨により薄型化しておけば良い。
On the other hand, the first divided polygon set substrate 43, the second divided polygon set substrate 44, and the third divided polygon set substrate 45 are, as shown in FIG. The single-sided liquid crystal display panel 21 is used as an 8-inch circular aggregate substrate by arranging and bonding so that the external shape is substantially circular corresponding to the external shape of the circular
以上に示すように、第2の実施形態によれば、単個VLSIチップ7に比べてより大きな面積を有する小型基板として分割多角形集合基板を母VLSI基板1から切り出しているため、切り出した小型基板を小型基板積載用基板51上へ積載する工数を削減することができる。
As described above, according to the second embodiment, since the divided polygon set substrate is cut out from the
以上、液晶表示パネルの製造方法を例に挙げて本発明について説明をしたが、本発明の基板の加工方法を用いて作製された円形状の集合基板は、液晶表示パネルの製造に限らず、その他種々のデバイスの製造に利用することが可能である。 As described above, the present invention has been described by taking the manufacturing method of the liquid crystal display panel as an example, but the circular aggregate substrate manufactured using the substrate processing method of the present invention is not limited to the manufacturing of the liquid crystal display panel, It can be used for manufacturing various other devices.
また、切断の対象となる母基板は、半導体回路が形成された円形状のVLSI基板(シリコン基板)に限らず、半導体回路が形成されたその他の材料及び形状の基板や、半導体回路が形成されていない種々の材料及び形状の基板などであっても良く、基板の用途に応じて適宜選択することが可能である。 In addition, the mother substrate to be cut is not limited to the circular VLSI substrate (silicon substrate) on which the semiconductor circuit is formed, but is formed of a substrate of another material and shape on which the semiconductor circuit is formed, or a semiconductor circuit. It may be a substrate of various materials and shapes that are not, and can be appropriately selected depending on the use of the substrate.
また、母基板から切り出す多角形基板は、三角形以上の角数を有する任意の形状の多角形基板を適宜選択することが可能であり、さらに、切り出す多角形基板の数については、1つに限らず、複数であっても良い。 In addition, the polygonal substrate to be cut out from the mother substrate can be appropriately selected as a polygonal substrate having any number of triangles or more, and the number of polygonal substrates to be cut out is limited to one. It may be plural.
また、基板の加工方法についても、ダイシングに限定されるものではなく、基板の材料や形状に応じてレーザー等のその他の手段を適宜選択することが可能である。 Also, the substrate processing method is not limited to dicing, and other means such as a laser can be appropriately selected according to the material and shape of the substrate.
また、単個VLSIチップ7や分割多角形集合基板(43、44、45)を小型基板積載用基板51上に接合する手段は、表面活性化接合に限らず、接着媒体を用いた接合方法等、その他の手段を適宜選択することが可能である。
Further, means for joining the
1 母VLSI基板(第一の基板)
2 位置出し部
3 多角形集合基板
4 内接円
5 X軸切り出し用ダイシング部
6 Y軸切り出し用ダイシング部
7 単個VLSIチップ(第四の基板)
9 母VLSI基板外周保持部
12 多角形集合基板切り出し辺
13 円形集合基板(第二の基板)
14 多角形集合基板周辺小片
16 透明基板
18 シール部
19 外周シール部
21 単個液晶表示パネル
22 単個第一のパネル基板
23 単個第二のパネル基板
31 外部回路基板
40 強誘電性液晶
43 第一の分割多角形集合基板(第三の基板)
44 第二の分割多角形集合基板(第三の基板)
45 第三の分割多角形集合基板(第三の基板)
51 小型基板積載用基板
56 ダイシング溝
59 ダイシングテープ
61 チップアライメントマーク
62 表面活性化接合層
65 小型円形基板
1 Mother VLSI board (first board)
2
9 Mother VLSI substrate outer periphery holding part 12 Polygon aggregate substrate cut-out
14 Polygon aggregate substrate
44 Second Divided Polygon Assembly Board (Third Board)
45 Third Divided Polygon Assembly Board (Third Board)
51 Small substrate mounting substrate 56 Dicing groove 59 Dicing tape 61 Chip alignment mark 62 Surface activated bonding layer 65 Small circular substrate
Claims (11)
ことを特徴とする基板の加工方法。 A first substrate is linearly cut to form first corners on the outer periphery of the first substrate, and the first corners are linearly cut to both sides of the first corner. By forming a second corner, linearly cutting the second corner and forming third corners on both sides of the second corner, the outer shape of the first substrate is increased. Processing to a second substrate approximating a circle,
A substrate processing method characterized by the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013233380A JP6167019B2 (en) | 2012-11-09 | 2013-11-11 | Substrate processing method and liquid crystal display panel manufacturing method using the same |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012247944 | 2012-11-09 | ||
JP2012247944 | 2012-11-09 | ||
JP2013233380A JP6167019B2 (en) | 2012-11-09 | 2013-11-11 | Substrate processing method and liquid crystal display panel manufacturing method using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014112671A true JP2014112671A (en) | 2014-06-19 |
JP6167019B2 JP6167019B2 (en) | 2017-07-19 |
Family
ID=51169589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013233380A Expired - Fee Related JP6167019B2 (en) | 2012-11-09 | 2013-11-11 | Substrate processing method and liquid crystal display panel manufacturing method using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6167019B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016149549A (en) * | 2015-02-09 | 2016-08-18 | 株式会社松崎製作所 | Method of manufacturing reclaimed semiconductor wafer |
JP2020179474A (en) * | 2019-04-26 | 2020-11-05 | 株式会社ディスコ | Method for working plate-like object |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4727757U (en) * | 1971-04-16 | 1972-11-29 | ||
JPH05275530A (en) * | 1992-03-24 | 1993-10-22 | Honda Motor Co Ltd | Method of manufacturing semiconductor element |
JPH08141893A (en) * | 1994-11-18 | 1996-06-04 | Kawasaki Heavy Ind Ltd | Cutter with roller guide |
JPH11174425A (en) * | 1997-12-15 | 1999-07-02 | Matsushita Electric Ind Co Ltd | Manufacturing method for semiconductor element array substrate |
JP2000098113A (en) * | 1998-09-22 | 2000-04-07 | Nikon Corp | Production of multiple light source forming reflection mirror and optical device using this reflection mirror |
JP2004079667A (en) * | 2002-08-13 | 2004-03-11 | Seiko Epson Corp | Semiconductor device and method of manufacturing the same |
JP2005059354A (en) * | 2003-08-11 | 2005-03-10 | Sumitomo Electric Ind Ltd | Manufacturing method of single crystal lump for use in slicing semiconductor wafer |
JP2005169472A (en) * | 2003-12-12 | 2005-06-30 | Fuji Electric Systems Co Ltd | Laser beam cutting method for thick material |
JP2007047265A (en) * | 2005-08-08 | 2007-02-22 | Nippon Electric Glass Co Ltd | Glass substrate and method for manufacturing same |
JP2008130700A (en) * | 2006-11-20 | 2008-06-05 | Matsushita Electric Ind Co Ltd | Method and apparatus of manufacturing polygonal semiconductor chip |
JP2009085594A (en) * | 2007-09-27 | 2009-04-23 | Nuclear Fuel Ind Ltd | Lower tie plate for fuel assembly and fuel assembly for boiling water reactor equipped with same |
JP2009116214A (en) * | 2007-11-09 | 2009-05-28 | Epson Imaging Devices Corp | Liquid crystal panel and its manufacturing method |
JP2011071214A (en) * | 2009-09-24 | 2011-04-07 | Kaneka Corp | Solar cell module |
-
2013
- 2013-11-11 JP JP2013233380A patent/JP6167019B2/en not_active Expired - Fee Related
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4727757U (en) * | 1971-04-16 | 1972-11-29 | ||
JPH05275530A (en) * | 1992-03-24 | 1993-10-22 | Honda Motor Co Ltd | Method of manufacturing semiconductor element |
JPH08141893A (en) * | 1994-11-18 | 1996-06-04 | Kawasaki Heavy Ind Ltd | Cutter with roller guide |
JPH11174425A (en) * | 1997-12-15 | 1999-07-02 | Matsushita Electric Ind Co Ltd | Manufacturing method for semiconductor element array substrate |
JP2000098113A (en) * | 1998-09-22 | 2000-04-07 | Nikon Corp | Production of multiple light source forming reflection mirror and optical device using this reflection mirror |
JP2004079667A (en) * | 2002-08-13 | 2004-03-11 | Seiko Epson Corp | Semiconductor device and method of manufacturing the same |
JP2005059354A (en) * | 2003-08-11 | 2005-03-10 | Sumitomo Electric Ind Ltd | Manufacturing method of single crystal lump for use in slicing semiconductor wafer |
JP2005169472A (en) * | 2003-12-12 | 2005-06-30 | Fuji Electric Systems Co Ltd | Laser beam cutting method for thick material |
JP2007047265A (en) * | 2005-08-08 | 2007-02-22 | Nippon Electric Glass Co Ltd | Glass substrate and method for manufacturing same |
JP2008130700A (en) * | 2006-11-20 | 2008-06-05 | Matsushita Electric Ind Co Ltd | Method and apparatus of manufacturing polygonal semiconductor chip |
JP2009085594A (en) * | 2007-09-27 | 2009-04-23 | Nuclear Fuel Ind Ltd | Lower tie plate for fuel assembly and fuel assembly for boiling water reactor equipped with same |
JP2009116214A (en) * | 2007-11-09 | 2009-05-28 | Epson Imaging Devices Corp | Liquid crystal panel and its manufacturing method |
JP2011071214A (en) * | 2009-09-24 | 2011-04-07 | Kaneka Corp | Solar cell module |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016149549A (en) * | 2015-02-09 | 2016-08-18 | 株式会社松崎製作所 | Method of manufacturing reclaimed semiconductor wafer |
JP2020179474A (en) * | 2019-04-26 | 2020-11-05 | 株式会社ディスコ | Method for working plate-like object |
Also Published As
Publication number | Publication date |
---|---|
JP6167019B2 (en) | 2017-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108957880B (en) | Array substrate, display panel and manufacturing method thereof | |
TWI384590B (en) | Semiconductor device and manufacturing method therefor | |
US20050104202A1 (en) | Semiconductor device | |
CN106233462A (en) | Semiconductor device and the manufacture method of semiconductor device | |
JP5949334B2 (en) | Bonded substrate and manufacturing method | |
JP2012186295A (en) | Layered semiconductor device manufacturing method | |
US20120235282A1 (en) | Semiconductor device manufacturing method and semiconductor device | |
KR20180045983A (en) | Display device | |
US20160131944A1 (en) | Display device and manufacturing method thereof | |
WO2020038032A1 (en) | Display panel, and method for fabricating display panel | |
US11081666B2 (en) | Film material and display device | |
JP6167019B2 (en) | Substrate processing method and liquid crystal display panel manufacturing method using the same | |
TWI544252B (en) | Display panel and method of manufacturing the same | |
US9419050B2 (en) | Manufacturing method of semiconductor structure with protein tape | |
US20100151211A1 (en) | Thin film device, method of manufacturing thin film device, and electronic apparatus | |
KR20120004861A (en) | Method for manufacturing organic light emitting diode display device | |
JP2013247133A (en) | Method for sticking surface protective tape | |
JP2010073803A (en) | Manufacturing method for semiconductor device | |
TWI677960B (en) | Semiconductor device and manufacturing method thereof | |
JP2017050408A (en) | Manufacturing method for laminate wafer | |
JP2005302985A (en) | Semiconductor wafer and semiconductor chip | |
US11011505B2 (en) | Semiconductor memory and manufacturing method thereof | |
JP2007208230A (en) | Dicing method of laminated substrates | |
JP2009053626A (en) | Manufacturing method of display panel | |
WO2012168959A1 (en) | Semiconductor chip, semiconductor device provided with same, and method for manufacturing semiconductor chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170619 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170626 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6167019 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |