JP2016149549A - Method of manufacturing reclaimed semiconductor wafer - Google Patents

Method of manufacturing reclaimed semiconductor wafer Download PDF

Info

Publication number
JP2016149549A
JP2016149549A JP2016021714A JP2016021714A JP2016149549A JP 2016149549 A JP2016149549 A JP 2016149549A JP 2016021714 A JP2016021714 A JP 2016021714A JP 2016021714 A JP2016021714 A JP 2016021714A JP 2016149549 A JP2016149549 A JP 2016149549A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
new
producing
notch
recycled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016021714A
Other languages
Japanese (ja)
Other versions
JP6684603B2 (en
Inventor
利典 酒井
Toshinori Sakai
利典 酒井
虎勝 田中
Torakatsu Tanaka
虎勝 田中
禎宏 袖川
Sadahiro Sodekawa
禎宏 袖川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Matsuzaki Seisakusyo Co Ltd
Matsuzaki Shoji Co Ltd
Original Assignee
Matsuzaki Seisakusyo Co Ltd
Matsuzaki Shoji Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsuzaki Seisakusyo Co Ltd, Matsuzaki Shoji Co Ltd filed Critical Matsuzaki Seisakusyo Co Ltd
Publication of JP2016149549A publication Critical patent/JP2016149549A/en
Application granted granted Critical
Publication of JP6684603B2 publication Critical patent/JP6684603B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method for reclaiming a semiconductor wafer that is too thin to be reused.SOLUTION: A method of manufacturing a reclaimed semiconductor wafer by cutting out a new semiconductor wafer 12 having a notch 13 from a semiconductor wafer 1 having a notch 11 includes a lamination step for laminating the semiconductor wafer 1, and a cutting step for cutting out a new semiconductor wafer 12 from the laminated semiconductor wafer 1. Since a small semiconductor wafer is usable even if it is thin, even if the semiconductor wafer 1 is thin and cannot be reused, the new semiconductor wafer 12 is usable, and thereby the semiconductor wafer 1 that cannot be reused can be reclaimed to a new semiconductor wafer 12.SELECTED DRAWING: Figure 4

Description

この発明は、再生半導体ウエハの製造方法に関し、特に、半導体ウエハの製品テスト等に用いられるダミーウエハ等を使用した後、またはそのままの直径では使用しなくなった半導体ウエハを再生する再生半導体ウエハの製造方法に関する。   BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a regenerated semiconductor wafer, and more particularly to a method for manufacturing a regenerated semiconductor wafer that regenerates a semiconductor wafer that is no longer used after the use of a dummy wafer or the like used for a product test of a semiconductor wafer. About.

半導体ウエハは、単結晶シリコン等により形成された円柱状のインゴットを薄く切断して円盤状に切り出したものである。このような半導体ウエハは、半導体素子を製造するための材料として用いられるものである。   The semiconductor wafer is obtained by thinly cutting a cylindrical ingot formed of single crystal silicon or the like into a disk shape. Such a semiconductor wafer is used as a material for manufacturing a semiconductor element.

図10は、このような半導体ウエハの形状及び大きさの例を示す平面図であり、図10(a)に示す半導体ウエハ5は、オリエンテーションフラットと呼ばれる直線部51を有するものであり、図10(b)に示す半導体ウエハ6は、ノッチと呼ばれる切り欠き61を有するものである。これらのオリエンテーションフラット51及びノッチ61は、半導体ウエハの結晶方位を指定するためのものである。一般に、半導体ウエハは、図10(a)に示すようなオリエンテーションフラット51を有するものと、図10(b)に示すようなノッチ61を有するものと、に分類される。   FIG. 10 is a plan view showing an example of the shape and size of such a semiconductor wafer. The semiconductor wafer 5 shown in FIG. 10A has a straight portion 51 called an orientation flat. The semiconductor wafer 6 shown in (b) has a notch 61 called a notch. These orientation flat 51 and notch 61 are for designating the crystal orientation of the semiconductor wafer. In general, semiconductor wafers are classified into those having an orientation flat 51 as shown in FIG. 10A and those having a notch 61 as shown in FIG.

オリエンテーションフラット51を有する半導体ウエハ5は、JEITA(Japan Electronics and Information Technology Industries Association)規格により、円周部の直径が50mm〜200mmまで規定されている。ノッチ31を有する半導体ウエハ6は、JEITA規格により、円周部の直径が200mm〜300mmの場合に使用されるように規定されている。このJEITA規格では、直径150mmの半導体ウエハは厚さが625μmで許容差±20μm、直径200mmの半導体ウエハは厚さが725μmで許容差±20μm、直径300mmの半導体ウエハは厚さが775μmで許容差±25μmとなるように規定されている。また、SEMI(Semiconductor Equipment and Meterials International)規格により、円周部の直径が50mm〜150mmの場合に使用されるように規定されている。ノッチ61を有する半導体ウエハ6は、SEMI規格により、円周部の直径が200mm〜300mmの場合に使用されるように規定されている。このSEMI規格では、直径150mmの半導体ウエハは厚さが675μmで許容差±20μm、直径200mmの半導体ウエハは厚さが725μmで許容差±20μm、直径300mmの半導体ウエハは厚さが775μmで許容差±20μmとなるように規定されている。すなわち、直径が大きな半導体ウエハは、厚さも厚くする必要がある   The semiconductor wafer 5 having the orientation flat 51 has a circumference diameter of 50 mm to 200 mm defined by JEITA (Japan Electronics and Information Technology Association) standard. The semiconductor wafer 6 having the notch 31 is defined by the JEITA standard to be used when the diameter of the circumferential portion is 200 mm to 300 mm. In this JEITA standard, a semiconductor wafer with a diameter of 150 mm has a tolerance of ± 20 μm with a thickness of 625 μm, a semiconductor wafer with a diameter of 200 mm has a tolerance of ± 20 μm with a thickness of 725 μm, and a semiconductor wafer with a diameter of 300 mm has a tolerance of 775 μm. It is specified to be ± 25 μm. Moreover, it is prescribed | regulated so that it may be used when the diameter of a circumference part is 50 mm-150 mm by SEMI (Semiconductor Equipment and Materials International) standard. The semiconductor wafer 6 having the notch 61 is defined by the SEMI standard to be used when the diameter of the circumferential portion is 200 mm to 300 mm. According to this SEMI standard, a semiconductor wafer having a diameter of 150 mm has a tolerance of ± 20 μm with a thickness of 675 μm, a semiconductor wafer having a diameter of 200 mm has a tolerance of ± 20 μm with a thickness of 725 μm, and a semiconductor wafer with a diameter of 300 mm has a tolerance of 775 μm. It is specified to be ± 20 μm. In other words, a semiconductor wafer with a large diameter needs to be thick.

半導体ウエハを製造する際に、所定の抵抗値や平坦度を満たさない半導体ウエハが製造される場合がある。このような半導体ウエハは、ダミーウエハと呼ばれ、特定の集積回路が形成されて半導体チップ生産の支援ツールや製品評価試験等に用いられたり、製造途中の工程における試験に使用されたりするものである。ダミーウエハは、表面に形成された集積回路を研削等することにより除去し、新たな集積回路を形成することで再生されるが、従来のダミーウエハの再生方法はグラインディング等の機械的研削によるものであったため、1回の再生で数十μm薄くなり、JEITA規格等に規定された厚さを満たさなくなるものであった。   When manufacturing a semiconductor wafer, a semiconductor wafer that does not satisfy a predetermined resistance value or flatness may be manufactured. Such a semiconductor wafer is called a dummy wafer, and a specific integrated circuit is formed and used for a semiconductor chip production support tool, a product evaluation test, or the like, or used for a test in the course of manufacturing. . The dummy wafer is removed by grinding the integrated circuit formed on the surface and then regenerated by forming a new integrated circuit, but the conventional dummy wafer regeneration method is by mechanical grinding such as grinding. Therefore, the thickness was reduced by several tens of μm by one reproduction, and the thickness stipulated in the JEITA standard or the like was not satisfied.

そこで、例えば、使用済み半導体ウエハの表面をウエットエッチングにより除去した後、化学的機械研磨を行うことにより、必要最小限の研削により使用済み半導体ウエハを再生する方法が提案されている(例えば、特許文献1参照)。   In view of this, for example, a method of reclaiming a used semiconductor wafer by the minimum grinding is proposed by performing chemical mechanical polishing after removing the surface of the used semiconductor wafer by wet etching (for example, a patent) Reference 1).

特開2010−283134号公報JP 2010-283134 A

しかしながら、このような使用済み半導体ウエハを再生する方法であっても、使用済み半導体ウエハの表面を除去して新たな集積回路を形成する方法であるため、何度か再生すると使用済み半導体ウエハが薄くなってしまい、JEITA規格等に規定された厚さを満たさなくなる。したがって、使用済み半導体ウエハは、JEITA規格等に規定された厚さより薄くなると再生して使用することができなくなっていた。このような再生できない半導体ウエハは、表面の薄膜を除去してから処分しなければならず、処分する場合においても費用がかかっていた。   However, even such a method of reclaiming a used semiconductor wafer is a method of forming a new integrated circuit by removing the surface of the used semiconductor wafer. It becomes thinner and does not satisfy the thickness specified in the JEITA standard or the like. Therefore, the used semiconductor wafer cannot be recycled and used when it becomes thinner than the thickness defined in the JEITA standard or the like. Such a non-recyclable semiconductor wafer must be disposed of after removing the thin film on the surface, and it has been expensive even when disposed of.

そこでこの発明は、使用後、またはそのままの直径では使用しなくなった半導体ウエハから複数の新たな半導体ウエハを生成することにより、より小さい新たな半導体ウエハを製造する方法を提供することを目的とする。   SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a method for manufacturing a new smaller semiconductor wafer by generating a plurality of new semiconductor wafers from semiconductor wafers that have been used or are no longer used with the same diameter. .

上記課題を解決するために、請求項1の発明は、略円盤状の半導体ウエハを、新たな半導体ウエハに再生する再生半導体ウエハの製造方法であって、前記半導体ウエハを積層して固定する積層工程と、積層された前記半導体ウエハを積層方向に対して略垂直に切断して新たな半導体ウエハを切り出す切断工程と、を備えたことを特徴とする。   In order to solve the above problems, the invention of claim 1 is a method of manufacturing a regenerated semiconductor wafer in which a substantially disc-shaped semiconductor wafer is regenerated into a new semiconductor wafer, wherein the semiconductor wafer is stacked and fixed. And a cutting step of cutting the stacked semiconductor wafer substantially perpendicularly to the stacking direction to cut out a new semiconductor wafer.

この発明によれば、積層工程によって半導体ウエハが積層され、切断工程によって半導体ウエハからより小さい新たな半導体ウエハが切り出される。   According to this invention, a semiconductor wafer is laminated by the lamination process, and a new smaller semiconductor wafer is cut out from the semiconductor wafer by the cutting process.

請求項2の発明は、請求項1に記載の再生半導体ウエハの製造方法において、前記切断工程後の積層された前記新たな半導体ウエハを略円柱状に研削する研削工程を備えた、ことを特徴とする。   According to a second aspect of the present invention, in the method for manufacturing a reclaimed semiconductor wafer according to the first aspect, the method further comprises a grinding step of grinding the new semiconductor wafer stacked after the cutting step into a substantially cylindrical shape. And

請求項3の発明は、請求項1または2のいずれか1項に記載の再生半導体ウエハの製造方法において、前記積層工程は、前記半導体ウエハの表面、または前記半導体ウエハに対して洗浄、ウエットエッチング、もしくは研磨処理を行った表面に接着剤を塗布して積層する、ことを特徴とする。   According to a third aspect of the present invention, in the method of manufacturing a reclaimed semiconductor wafer according to any one of the first or second aspects, the stacking step is performed by cleaning or wet etching the surface of the semiconductor wafer or the semiconductor wafer. Alternatively, an adhesive is applied and laminated on the polished surface.

請求項4の発明は、請求項3に記載の再生半導体ウエハの製造方法において、前記接着剤は、常温において液体または固体のワックスである、ことを特徴とする。   According to a fourth aspect of the present invention, in the method for producing a recycled semiconductor wafer according to the third aspect, the adhesive is a liquid or solid wax at room temperature.

請求項5の発明は、請求項4に記載の再生半導体ウエハの製造方法において、前記積層工程では、前記半導体ウエハを加温した状態で前記ワックスを塗布する、ことを特徴とする。   According to a fifth aspect of the present invention, in the method for manufacturing a reclaimed semiconductor wafer according to the fourth aspect, in the stacking step, the wax is applied while the semiconductor wafer is heated.

請求項6の発明は、請求項1ないし5のいずれか1項に記載の再生半導体ウエハの製造方法において、前記半導体ウエハは、円周上に切り欠きであるノッチを有し、前記新たな半導体ウエハは、結晶方位を指定するための切り欠きであるノッチが形成されている、ことを特徴とする。   According to a sixth aspect of the present invention, in the method for manufacturing a recycled semiconductor wafer according to any one of the first to fifth aspects, the semiconductor wafer has a notch that is a notch on a circumference, and the new semiconductor The wafer is characterized in that a notch that is a notch for designating a crystal orientation is formed.

請求項7の発明は、請求項6に記載の再生半導体ウエハの製造方法において、前記切断工程では、前記半導体ウエハの前記ノッチを残して前記新たな半導体ウエハを切り出す、ことを特徴とする。   According to a seventh aspect of the present invention, in the method of manufacturing a reclaimed semiconductor wafer according to the sixth aspect, in the cutting step, the new semiconductor wafer is cut out while leaving the notch of the semiconductor wafer.

請求項8の発明は、請求項6または7のいずれか1項に記載の再生半導体ウエハの製造方法において、前記半導体ウエハは、略直径300mmの半導体ウエハであり、前記新たな半導体ウエハは、略円盤状で略直径200mmの半導体ウエハである、ことを特徴とする。   The invention of claim 8 is the method for producing a reclaimed semiconductor wafer according to any one of claims 6 and 7, wherein the semiconductor wafer is a semiconductor wafer having a diameter of approximately 300 mm, and the new semiconductor wafer is approximately It is a semiconductor wafer having a disk shape and a diameter of approximately 200 mm.

請求項9の発明は、請求項1ないし8のいずれか1項に記載の再生半導体ウエハの製造方法において、前記新たな半導体ウエハは、1枚の前記半導体ウエハから複数生成される、ことを特徴とする。   According to a ninth aspect of the present invention, in the method for manufacturing a recycled semiconductor wafer according to any one of the first to eighth aspects, a plurality of new semiconductor wafers are generated from one semiconductor wafer. And

請求項10の発明は、請求項9に記載の再生半導体ウエハの製造方法において、複数の前記新たな半導体ウエハは、それぞれ異なる大きさに形成されている、ことを特徴とする。   According to a tenth aspect of the present invention, in the method for manufacturing a reclaimed semiconductor wafer according to the ninth aspect, the plurality of new semiconductor wafers are formed in different sizes.

請求項11の発明は、請求項1ないし5のいずれか1項に記載の再生半導体ウエハの製造方法において、前記半導体ウエハは、円周上に切り欠きであるノッチを有し、前記新たな半導体ウエハは、結晶方位を指定するための直線部であるオリエンテーションフラットを有している、ことを特徴とする。   The invention of claim 11 is the method for manufacturing a reclaimed semiconductor wafer according to any one of claims 1 to 5, wherein the semiconductor wafer has a notch which is a notch on a circumference, and the new semiconductor The wafer is characterized by having an orientation flat which is a straight line portion for designating crystal orientation.

請求項12の発明は、請求項11に記載の再生半導体ウエハの製造方法において、前記新たな半導体ウエハは、1枚の前記半導体ウエハから、前記オリエンテーションフラットを接するように対向して2枚生成される、ことを特徴とする。   According to a twelfth aspect of the present invention, in the method of manufacturing a reclaimed semiconductor wafer according to the eleventh aspect, two new semiconductor wafers are generated from one semiconductor wafer so as to be in contact with the orientation flat. It is characterized by that.

請求項13の発明は、請求項11または12のいずれか1項に記載の再生半導体ウエハの製造方法において、前記半導体ウエハは、略直径300mmの半導体ウエハであり、前記新たな半導体ウエハは、略円盤状で略直径150mmの半導体ウエハである、ことを特徴とする。   The invention of claim 13 is the method for manufacturing a reclaimed semiconductor wafer according to any one of claims 11 and 12, wherein the semiconductor wafer is a semiconductor wafer having a diameter of approximately 300 mm, and the new semiconductor wafer is approximately It is a semiconductor wafer having a disk shape and a diameter of approximately 150 mm.

請求項14の発明は、請求項1ないし13のいずれか1項に記載の再生半導体ウエハの製造方法において、前記積層工程では、突起が設けられた治具が使用され、前記突起が前記半導体ウエハを積層した側面を支持することにより前記半導体ウエハを固定する、ことを特徴とする。   The invention according to claim 14 is the method for manufacturing a recycled semiconductor wafer according to any one of claims 1 to 13, wherein a jig provided with a protrusion is used in the stacking step, and the protrusion is the semiconductor wafer. The semiconductor wafer is fixed by supporting the side surface on which the layers are stacked.

請求項15の発明は、請求項1ないし14のいずれか1項に記載の再生半導体ウエハの製造方法において、前記切断工程では、バンドソーを使用して前記新たな半導体ウエハを切り出す、ことを特徴とする。   The invention of claim 15 is the method of manufacturing a reclaimed semiconductor wafer according to any one of claims 1 to 14, wherein in the cutting step, the new semiconductor wafer is cut out using a band saw. To do.

請求項1の発明によれば、切断工程により半導体ウエハからより小さい新たな半導体ウエハが切り出されるので、切断される前の半導体ウエハがJEITA規格等に規定された厚さを満たさずに使用できないものであっても、新たな半導体ウエハは小さいものになり、JEITA規格等により要求される厚さが薄くなるので、再利用が可能となる。また、積層工程にて複数の半導体ウエハを積層して切断工程を行うため、複数の半導体ウエハをまとめて処理することが可能となる。   According to the invention of claim 1, since a smaller new semiconductor wafer is cut out from the semiconductor wafer by the cutting process, the semiconductor wafer before being cut cannot be used without satisfying the thickness specified in the JEITA standard or the like. Even so, the new semiconductor wafer becomes smaller, and the thickness required by the JEITA standard becomes thinner, so that it can be reused. In addition, since a plurality of semiconductor wafers are stacked in the stacking process and the cutting process is performed, it is possible to process the plurality of semiconductor wafers together.

請求項2の発明によれば、研削工程により新たな半導体ウエハを略円柱状に研削するので、新たな半導体ウエハを所定の形状、例えばJEITA規格等に規定された形状に加工することが可能になる。   According to the invention of claim 2, since the new semiconductor wafer is ground into a substantially cylindrical shape by the grinding process, the new semiconductor wafer can be processed into a predetermined shape, for example, a shape defined in the JEITA standard or the like. Become.

請求項3の発明によれば、半導体ウエハの表面に接着剤を塗布して積層することにより、半導体ウエハをしっかり固定でき、その後の切断工程や研削工程途中における半導体ウエハのずれを防止することができる。   According to the invention of claim 3, by applying and laminating the adhesive on the surface of the semiconductor wafer, the semiconductor wafer can be firmly fixed, and the semiconductor wafer can be prevented from shifting during the subsequent cutting process or grinding process. it can.

請求項4の発明によれば、接着剤に液体または固体のワックスを使用するので、半導体ウエハを容易に固着させることができる。   According to the invention of claim 4, since the liquid or solid wax is used for the adhesive, the semiconductor wafer can be easily fixed.

請求項5の発明によれば、半導体ウエハを加温した状態で積層するので、ワックスを半導体ウエハに塗布しやすくすることが出来る。   According to the invention of claim 5, since the semiconductor wafer is laminated in a heated state, the wax can be easily applied to the semiconductor wafer.

請求項6の発明によれば、ノッチを有する半導体ウエハから、ノッチが形成されている新たな半導体ウエハが切り出されるので、元の半導体ウエハより小さい新たな半導体ウエハをできるだけ大きなものとして切り出すことを可能にし、結晶方位を指定することを可能にする。   According to the invention of claim 6, since a new semiconductor wafer having a notch is cut out from a semiconductor wafer having a notch, a new semiconductor wafer smaller than the original semiconductor wafer can be cut as large as possible. The crystal orientation can be specified.

請求項7の発明によれば、半導体ウエハのノッチを残して新たな半導体ウエハを切り出すので、再度ノッチを形成する必要がなくなるため加工の手間を省略させ、元の半導体ウエハに形成されているノッチを有効活用することができる。   According to the invention of claim 7, since a new semiconductor wafer is cut out while leaving the notch of the semiconductor wafer, it is not necessary to form the notch again, so that the labor of processing is omitted and the notch formed in the original semiconductor wafer is removed. Can be used effectively.

請求項8の発明によれば、略直径300mmの半導体ウエハから、より小さい略直径200mmの新たな半導体ウエハを生成することを可能にする。   According to the invention of claim 8, it is possible to generate a new semiconductor wafer having a smaller diameter of approximately 200 mm from a semiconductor wafer having a diameter of approximately 300 mm.

請求項9の発明によれば、1枚の前記半導体ウエハから複数の新たな半導体ウエハが生成されるので、小さい新たな半導体ウエハへの再生を可能にする。   According to the ninth aspect of the present invention, since a plurality of new semiconductor wafers are generated from one semiconductor wafer, it is possible to regenerate a smaller new semiconductor wafer.

請求項10の発明によれば、それぞれ異なる大きさの新たな半導体ウエハが生成されるので、元の半導体ウエハを有効活用することが出来る。   According to the invention of claim 10, since new semiconductor wafers of different sizes are generated, the original semiconductor wafer can be used effectively.

請求項11の発明によれば、ノッチを有する半導体ウエハから、オリエンテーションフラットを有する新たな半導体ウエハが切り出されるので、半導体ウエハからより小さいオリエンテーションフラットを有する新たな半導体ウエハをできるだけ大きなものとして切り出すことを可能にし、結晶方位を指定することを可能にする。   According to the invention of claim 11, since a new semiconductor wafer having an orientation flat is cut out from the semiconductor wafer having a notch, the new semiconductor wafer having a smaller orientation flat is cut out from the semiconductor wafer as large as possible. Enable and specify the crystal orientation.

請求項12の発明によれば、1枚の半導体ウエハから、2枚のオリエンテーションフラットを有する新たな半導体ウエハが切り出されるので、元の半導体ウエハを有効活用することができる。   According to the twelfth aspect of the present invention, since a new semiconductor wafer having two orientation flats is cut out from one semiconductor wafer, the original semiconductor wafer can be used effectively.

請求項13の発明によれば、略直径300mmの半導体ウエハから、より小さい2枚の略直径150mmの2枚のオリエンテーションフラットを有する新たな半導体ウエハを生成することを可能にする。   According to the thirteenth aspect of the present invention, it is possible to generate a new semiconductor wafer having two orientation flats each having a smaller diameter of approximately 150 mm from a smaller semiconductor wafer having a diameter of approximately 300 mm.

請求項14の発明によれば、突起が設けられた治具を使用して、突起によりノッチと半導体ウエハの側面とを支持して固定するため、積層された半導体ウエハがずれることを防止する。   According to the fourteenth aspect of the present invention, since the jig provided with the protrusion is used to support and fix the notch and the side surface of the semiconductor wafer by the protrusion, the stacked semiconductor wafers are prevented from being displaced.

請求項15の発明によれば、バンドソーを使用して新たな半導体ウエハを切り出すので、新たな半導体ウエハを容易に切り出すことが可能になる。   According to the invention of claim 15, since a new semiconductor wafer is cut out using the band saw, it becomes possible to cut out a new semiconductor wafer easily.

この発明の実施の形態に係る半導体ウエハ1及び新たな半導体ウエハ12を示す斜視図である。1 is a perspective view showing a semiconductor wafer 1 and a new semiconductor wafer 12 according to an embodiment of the present invention. 図1の半導体ウエハ1のノッチ11を使用した新たな半導体ウエハ12を示す斜視図である。It is a perspective view which shows the new semiconductor wafer 12 using the notch 11 of the semiconductor wafer 1 of FIG. 図1の半導体ウエハ1及び新たな半導体ウエハ15,16を示す斜視図である。FIG. 2 is a perspective view showing the semiconductor wafer 1 and new semiconductor wafers 15 and 16 in FIG. 1. 図1の半導体ウエハから新たな半導体ウエハ12を製造する方法を示す斜視図であり、積層工程を示す斜視図(a)、切断工程を示す斜視図(b)、及び切り出された新たな半導体ウエハ12を示す斜視図(c)である。FIG. 2 is a perspective view showing a method for manufacturing a new semiconductor wafer 12 from the semiconductor wafer of FIG. 1, a perspective view (a) showing a stacking process, a perspective view (b) showing a cutting process, and a new semiconductor wafer cut out; 12 is a perspective view (c) of FIG. 図1の半導体ウエハから新たな半導体ウエハ15を製造する方法を示す斜視図であり、積層工程を示す斜視図(a)、切断工程を示す斜視図(b)、及び研削工程を示す斜視図(c)である。FIG. 2 is a perspective view showing a method for manufacturing a new semiconductor wafer 15 from the semiconductor wafer of FIG. 1, a perspective view (a) showing a stacking process, a perspective view (b) showing a cutting process, and a perspective view showing a grinding process (FIG. c). 図4(a)、(b)、図5(a)、(b)の積層工程及び切断工程に使用されるテーブル装置3を示す図であり、テーブル装置3の全体を示す斜視図(a)、及び駆動装置33の内部を示す断面図(b)である。It is a figure which shows the table apparatus 3 used for the lamination | stacking process of FIG.4 (a), (b), FIG.5 (a), (b), and a cutting process, The perspective view which shows the whole table apparatus 3 (a) FIG. 6 is a cross-sectional view (b) showing the inside of the driving device 33. 図4(a)、図5(a)の積層工程で半導体ウエハ1を積層する治具4の例を示す斜視図である。It is a perspective view which shows the example of the jig | tool 4 which laminates | stacks the semiconductor wafer 1 in the lamination | stacking process of Fig.4 (a) and Fig.5 (a). 図7の治具4を積層工程で使用している状態の例を示す斜視図である。It is a perspective view which shows the example of the state which is using the jig | tool 4 of FIG. 7 at the lamination process. 図7の治具4における係止具43を示す拡大斜視図である。It is an expansion perspective view which shows the latching tool 43 in the jig | tool 4 of FIG. 半導体ウエハの形状及び大きさの例を示す平面図であり、オリエンテーションフラット51を有する半導体ウエハ5を示す平面図(a)、及びノッチ61を有する半導体ウエハ6を示す平面図(b)である。FIG. 2 is a plan view showing an example of the shape and size of a semiconductor wafer, a plan view (a) showing a semiconductor wafer 5 having an orientation flat 51 and a plan view (b) showing a semiconductor wafer 6 having a notch 61.

以下、この発明を図示の実施の形態に基づいて説明する。   The present invention will be described below based on the illustrated embodiments.

図1ないし図9は、本発明の実施の形態を示し、図1は、この実施の形態に係る半導体ウエハ1及び新たな半導体ウエハ12を示す斜視図であり、図2は、図1の半導体ウエハ1のノッチ11を使用した新たな半導体ウエハ12を示す斜視図であり、図3は、図1の半導体ウエハ1及び新たな半導体ウエハ15,16を示す斜視図である。本発明は、この半導体ウエハ1から、新たな半導体ウエハ12,または新たな半導体ウエハ15,16を製造する方法に関するものである。   1 to 9 show an embodiment of the present invention, FIG. 1 is a perspective view showing a semiconductor wafer 1 and a new semiconductor wafer 12 according to this embodiment, and FIG. 2 is a semiconductor of FIG. FIG. 3 is a perspective view showing a new semiconductor wafer 12 using the notch 11 of the wafer 1, and FIG. 3 is a perspective view showing the semiconductor wafer 1 and new semiconductor wafers 15 and 16 in FIG. 1. The present invention relates to a method for manufacturing a new semiconductor wafer 12 or new semiconductor wafers 15 and 16 from the semiconductor wafer 1.

半導体ウエハ1は、例えば、直径300mmの半導体ウエハであり、ダミーウエハと呼ばれるような表面に半導体回路が形成されているか又は途中工程の試験に使用されたものであり、円周上に切り欠きであるノッチ11を有している。ノッチ11は、半導体ウエハ1の結晶方位を指定するためのものである。この場合、JEITA規格等によれば、半導体ウエハ1の厚さは775μmで許容差±20μmである必要がある。ここで、半導体ウエハ1は、すでに何度か再利用されて再生不可能となったものであり、厚さが795μm未満であるものとする。   The semiconductor wafer 1 is, for example, a semiconductor wafer having a diameter of 300 mm, and a semiconductor circuit is formed on a surface called a dummy wafer or used for a test in an intermediate process, and is cut out on a circumference. It has a notch 11. The notch 11 is for designating the crystal orientation of the semiconductor wafer 1. In this case, according to the JEITA standard or the like, the thickness of the semiconductor wafer 1 needs to be 775 μm with a tolerance of ± 20 μm. Here, it is assumed that the semiconductor wafer 1 has been reused several times and cannot be regenerated, and has a thickness of less than 795 μm.

ここで、このような半導体ウエハの製造工程について説明する。単結晶シリコン等により形成されたインゴットは、切断及び研削されて円柱状のブロックが形成される。このブロックに対してX線方位測定を行って結晶方位を測定し、その結晶方位を指定できるようにするために、ノッチ又はオリエンテーションフラットが形成される。その後、このブロックからワイヤーソー等によりスライシングされてウエハが切り出される。   Here, a manufacturing process of such a semiconductor wafer will be described. An ingot formed of single crystal silicon or the like is cut and ground to form a cylindrical block. In order to perform X-ray orientation measurement on this block to measure the crystal orientation and specify the crystal orientation, a notch or an orientation flat is formed. Thereafter, the wafer is sliced from the block by a wire saw or the like.

スライシングされた半導体ウエハは、べべリングを行って面取りされる。べべリングとは、シリコンは硬くてもろく、ウエハ端面がスライシング時の鋭利なままでは後工程の搬送や位置合わせ等において容易に割れたり欠けたりするので、その断片がウエハ表面を傷つけたり汚染したりするため、あらかじめ面取りを行うものである。べべリング後の半導体ウエハには、アルミナ等の砥粒を含んだラップ液を流し込みながら擦り合わせるラッピングが行われ、表面の微細な凹凸を化学研磨によって平滑化するエッチングが行われ、さらに、熱処理が施される。ラッピングは、スライシングにおける凹凸を除去しながら厚さを揃えるために行われるものである。その後、最終的なプロセス加工面を形成するために化学的機械研磨を行って平滑化するポリッシングが行われ、仕上洗浄、検査等を経て製品化される。   The sliced semiconductor wafer is chamfered by beveling. Beveling means that silicon is hard and fragile, and if the wafer end face remains sharp during slicing, it will easily crack or chip in subsequent processes such as transfer and alignment, and the fragments may damage or contaminate the wafer surface. Therefore, chamfering is performed in advance. The semiconductor wafer after beveling is lapped by rubbing while pouring a lapping solution containing abrasive grains such as alumina, etching is performed to smooth the fine irregularities on the surface by chemical polishing, and further, heat treatment is performed. Applied. Lapping is performed in order to make the thickness uniform while removing irregularities in slicing. Thereafter, in order to form a final processed surface, polishing is performed by performing chemical mechanical polishing and smoothing, and the product is manufactured through finish cleaning, inspection, and the like.

図1に示す新たな半導体ウエハ12は、例えば、直径200mmの半導体ウエハであり、円周上に切り欠きであるノッチ13を有している。この新たな半導体ウエハ12は、結晶方位を保持するため、ノッチ13はノッチ11と同一方向に形成するようにしている。なお、この新たな半導体ウエハ12は、図1に示すように、中央部分から新たな半導体ウエハ12を切り出すようにしても良く、また、図2に示すように、半導体ウエハ1のノッチ11をそのまま使用しても良い。この場合、JEITA規格によれば、厚さが725μmで許容差±20μmである必要があるが、半導体ウエハ1は厚さが795μm未満であるので、切り出された後にラッピングを行うことにより所定の厚さまで研磨される。   A new semiconductor wafer 12 shown in FIG. 1 is a semiconductor wafer having a diameter of 200 mm, for example, and has a notch 13 which is a notch on the circumference. In this new semiconductor wafer 12, the notch 13 is formed in the same direction as the notch 11 in order to maintain the crystal orientation. The new semiconductor wafer 12 may be cut out from the central portion as shown in FIG. 1, and the notch 11 of the semiconductor wafer 1 is left as it is as shown in FIG. May be used. In this case, according to the JEITA standard, it is necessary that the thickness is 725 μm and the tolerance is ± 20 μm. However, since the thickness of the semiconductor wafer 1 is less than 795 μm, a predetermined thickness is obtained by lapping after being cut out. It is polished to the thickness.

図3に示す新たな半導体ウエハ15,16は、例えば、直径150mmの半導体ウエハであり、円周上に直線部であるオリエンテーションフラット17を有し、このオリエンテーションフラット17を接するように対向して配置されている。このような配置にしたのは、新たな半導体ウエハ15,16をできるだけ大きく切り出せるようにすることと、結晶方位を保持するためである。この場合、JEITA規格によれば、厚さが625μmで許容差±20μmである必要があるが、半導体ウエハ1は厚さが795μm未満であるので、切り出された後にラッピングを行うことにより所定の厚さまで研磨される。   The new semiconductor wafers 15 and 16 shown in FIG. 3 are, for example, semiconductor wafers having a diameter of 150 mm, have an orientation flat 17 that is a straight line portion on the circumference, and are arranged to face each other so as to contact the orientation flat 17. Has been. The reason for this arrangement is to make it possible to cut out new semiconductor wafers 15 and 16 as much as possible and to maintain the crystal orientation. In this case, according to the JEITA standard, it is necessary that the thickness is 625 μm and the tolerance is ± 20 μm. However, since the thickness of the semiconductor wafer 1 is less than 795 μm, the predetermined thickness is obtained by lapping after being cut out. It is polished to the thickness.

図1及び図2に示す新たな半導体ウエハ12の製造方法を、図4(a)〜(c)に示す。半導体ウエハ1は、表面に接着剤が塗布され、ノッチ11が同じ方向を向くように積層される積層工程が行われ、図4(a)に示す状態になる。半導体ウエハ1の積層枚数は、例えば、50枚である。ここで、半導体ウエハ1の表面に接着剤が塗布されるのは、半導体ウエハ1をしっかり固定でき、その後の切断工程途中における半導体ウエハ1のずれを防止するためである。   A new method for manufacturing the semiconductor wafer 12 shown in FIGS. 1 and 2 is shown in FIGS. The semiconductor wafer 1 is subjected to a lamination process in which an adhesive is applied to the surface and laminated so that the notches 11 face the same direction, and the state shown in FIG. The number of stacked semiconductor wafers 1 is, for example, 50. Here, the reason why the adhesive is applied to the surface of the semiconductor wafer 1 is that the semiconductor wafer 1 can be firmly fixed and the semiconductor wafer 1 is prevented from shifting during the subsequent cutting process.

半導体ウエハ1は、積層される前に、例えばフッ酸洗浄を行う。これは、表面自然酸化膜を除去する目的であるが、他の溶剤を使用しても良く、また、半導体ウエハ1の表面状態によっては行わなくても良い。その後、例えばドライヤー等により温風が当てられて加温される。これは、後述するワックスを塗布しやすくするためである。また、このときに使用される接着剤は、例えば、ロジン系樹脂により精製されたワックスである。このワックスは、常温のときに液体のものでも固体のものでも良い。例えば液体の場合、1枚の半導体ウエハ1に、例えば0.5cc〜1cc程度滴下すると、ワックスは半導体ウエハ1の表面上で薄く広がる。この状態でさらに半導体ウエハ1を積層すると、2枚の半導体ウエハ1の間でワックスが広げられて半導体ウエハ1同士を固着させる。これにより、その後の切断工程途中における半導体ウエハ1のずれを防止できる。   The semiconductor wafer 1 is cleaned with, for example, hydrofluoric acid before being stacked. This is for the purpose of removing the surface natural oxide film, but other solvents may be used and may not be performed depending on the surface state of the semiconductor wafer 1. Then, warm air is applied, for example with a dryer etc., and it heats. This is for facilitating the application of wax described below. Moreover, the adhesive used at this time is, for example, wax purified by a rosin resin. This wax may be liquid or solid at room temperature. For example, in the case of a liquid, when about 0.5 cc to 1 cc, for example, is dropped on one semiconductor wafer 1, the wax spreads thinly on the surface of the semiconductor wafer 1. When the semiconductor wafers 1 are further laminated in this state, the wax is spread between the two semiconductor wafers 1 to fix the semiconductor wafers 1 to each other. Thereby, the shift | offset | difference of the semiconductor wafer 1 in the middle of a subsequent cutting process can be prevented.

積層された半導体ウエハ1は、例えば、図4(b)に示すバンドソー2が用いられて切断される切断工程が行われる。この切断工程により、新たな半導体ウエハ12が切り出された状態を図4(c)に示す。この新たな半導体ウエハ12には、ノッチ11がそのままノッチ13として残される。この状態で、新たな半導体ウエハ12は、積層された状態から1枚ずつ剥離され、表面に塗布されたワックスが洗浄される。洗浄後の新たな半導体ウエハ12は、前記べべリングが行われ、ラッピングされて所定の厚さ、例えば、約750μmまで削られる。その後、エッチング、ポリッシングの各工程を経て製品化される。なお、新たな半導体ウエハ12が切り出された残りの切断片は、例えば、直径100mm未満の半導体ウエハを再生するために利用することも可能である。   The laminated semiconductor wafer 1 is subjected to a cutting process in which, for example, a band saw 2 shown in FIG. FIG. 4C shows a state where a new semiconductor wafer 12 is cut out by this cutting step. In this new semiconductor wafer 12, the notch 11 is left as it is as a notch 13. In this state, new semiconductor wafers 12 are peeled one by one from the stacked state, and the wax applied to the surface is washed. The new semiconductor wafer 12 after cleaning is subjected to the above-mentioned beveling, lapping, and shaving to a predetermined thickness, for example, about 750 μm. Thereafter, the product is manufactured through etching and polishing processes. Note that the remaining cut piece from which the new semiconductor wafer 12 is cut can also be used to regenerate a semiconductor wafer having a diameter of less than 100 mm, for example.

また、新たな半導体ウエハ15,16の製造方法を、図5(a)〜(c)に示す。半導体ウエハ1は、図4(a)に示す状態と同様に、表面にワックスが塗布され、ノッチ14が同じ方向を向くように積層される積層工程が行われ、図5(a)に示す状態になる。積層された半導体ウエハ1は、例えば、バンドソーを用いて切断され、切断片1A,1B,1C,1Dに分割される切断工程が行われる。この切断工程により切断片1A,1B,1C,1Dに分割された状態を、図5(b)に示す。   Further, a new method for manufacturing the semiconductor wafers 15 and 16 is shown in FIGS. As in the state shown in FIG. 4A, the semiconductor wafer 1 is subjected to a laminating process in which wax is applied to the surface and the notches 14 face in the same direction, and the state shown in FIG. become. The laminated semiconductor wafer 1 is cut using, for example, a band saw, and a cutting process is performed in which the semiconductor wafer 1 is divided into cut pieces 1A, 1B, 1C, and 1D. FIG. 5B shows a state where the cut pieces 1A, 1B, 1C, and 1D are divided by this cutting step.

切断片1A,1Dは、半導体ウエハ1の積層方向に対して垂直に、円弧の略1/6程度を直線に切り出されたものである。切断片1B,1Cは、切断片1A,1Dを切り出した残りの部分を縦方向に半分に切り出した部分であり、この部分が、新たな半導体ウエハ15,16として使用されるものである。なお、切断片1A,1Dは、直径50mm以下の半導体ウエハを再生するために利用することも可能である。   The cut pieces 1A and 1D are obtained by cutting approximately 1/6 of the arc in a straight line perpendicular to the stacking direction of the semiconductor wafer 1. The cut pieces 1B and 1C are portions obtained by cutting the remaining portions obtained by cutting the cut pieces 1A and 1D in half in the vertical direction, and these portions are used as new semiconductor wafers 15 and 16. The cut pieces 1A and 1D can also be used to regenerate a semiconductor wafer having a diameter of 50 mm or less.

切り出された切断片1B,1Cは、例えばバンドソーを用いて略円筒形に切り出されて直径150mmの略円柱状に研削される研削工程が行われ、新たな半導体ウエハ15,16として生成される。この研削工程により生成された新たな半導体ウエハ15を、図5(c)に示す。新たな半導体ウエハ15には、結晶方位を測定されて円周上にオリエンテーションフラットが形成される。研削された新たな半導体ウエハ15,16は、積層された状態から1枚ずつ剥離され、表面に塗布されたワックスが洗浄される。洗浄後の半導体ウエハ15,16は、前記べべリングが行われ、ラッピングされて所定の厚さ、例えば、約700μmまで削られる。その後、エッチング、ポリッシングの各工程を経て製品化される。   The cut pieces 1B and 1C thus cut are cut into a substantially cylindrical shape using, for example, a band saw and ground into a substantially columnar shape with a diameter of 150 mm, so that new semiconductor wafers 15 and 16 are generated. A new semiconductor wafer 15 generated by this grinding process is shown in FIG. In the new semiconductor wafer 15, the crystal orientation is measured and an orientation flat is formed on the circumference. The new ground semiconductor wafers 15 and 16 are peeled one by one from the stacked state, and the wax applied to the surface is washed. The semiconductor wafers 15 and 16 after cleaning are subjected to the above-mentioned beveling, lapping, and shaving to a predetermined thickness, for example, about 700 μm. Thereafter, the product is manufactured through etching and polishing processes.

図4(a)、(b)、図5(a)、(b)のように半導体ウエハ1の積層工程及び切断工程を行うために、例えば、図6(a)、(b)に示すようなテーブル装置3が用いられる。テーブル装置3は、半導体ウエハ1が積層された状態で回転させるための装置であり、図6(a)に示すように、主として載置台31と、回転軸32と、駆動装置33と、固定台34と、ケーブル35と、制御台36とを備え、例えば載置台31は所定の時間に1回転するように設定され、この回転速度は制御台36により調整可能になっている。   For example, as shown in FIGS. 6A and 6B, the semiconductor wafer 1 is stacked and cut as shown in FIGS. 4A, 4B, 5A, and 5B. A table device 3 is used. The table device 3 is a device for rotating the semiconductor wafer 1 in a stacked state. As shown in FIG. 6A, the table device 3 is mainly a mounting table 31, a rotating shaft 32, a driving device 33, and a fixed table. 34, a cable 35, and a control table 36, for example, the mounting table 31 is set to rotate once in a predetermined time, and the rotation speed can be adjusted by the control table 36.

載置台31は、半導体ウエハ1を載置して積層させるための台であり、例えば直径100mmまたは150mmの円盤状に形成され、回転可能に設けられている。回転軸32は、載置台31を回転させるための軸であり、例えば金属製の細円柱状に形成されている。駆動装置33は、回転軸32を介して載置台31を回転させるための装置である。固定台34は、テーブル装置3が半導体ウエハ1を載置して稼働中に動かないようにするための台である。ケーブル35は、制御台36の制御信号を駆動装置33へ伝達させるためのケーブルである。制御台36は、載置台31の回転を制御するための装置であり、速度調整ダイヤル36aと、電源ONボタン36bと、電源OFFボタン36cとを備えている。   The mounting table 31 is a table for mounting and laminating the semiconductor wafers 1. For example, the mounting table 31 is formed in a disk shape having a diameter of 100 mm or 150 mm and is rotatably provided. The rotating shaft 32 is a shaft for rotating the mounting table 31, and is formed in, for example, a metal thin cylindrical shape. The drive device 33 is a device for rotating the mounting table 31 via the rotation shaft 32. The fixed base 34 is a base for the table apparatus 3 to place the semiconductor wafer 1 so as not to move during operation. The cable 35 is a cable for transmitting the control signal of the control stand 36 to the drive device 33. The control table 36 is a device for controlling the rotation of the mounting table 31, and includes a speed adjustment dial 36a, a power ON button 36b, and a power OFF button 36c.

駆動装置33は、図6(b)の断面図に示すように、主としてギアボックス37と、駆動軸38と、モータ39とを備えている。ギアボックス37は、速度調整ダイヤル36aの調整値に基づいて載置台31を回転させるための装置である。駆動軸38は、モータ39の回転をギアボックス37に伝達するための軸であり、例えば金属製の細円柱状に形成されている。モータ39は、図示しない電源により回転駆動して載置台31を回転させるための装置である。   The drive device 33 mainly includes a gear box 37, a drive shaft 38, and a motor 39, as shown in the sectional view of FIG. The gear box 37 is a device for rotating the mounting table 31 based on the adjustment value of the speed adjustment dial 36a. The drive shaft 38 is a shaft for transmitting the rotation of the motor 39 to the gear box 37, and is formed in, for example, a metal thin cylindrical shape. The motor 39 is a device for rotating the mounting table 31 by being rotated by a power source (not shown).

また、半導体ウエハ1を積層するために、例えば、図7ないし図9に示すような治具4が用いられる。治具4は、全体が平板状で上下方向に円形の空洞を有する形状であり、金属製等の部材41及び部材42により構成されている。部材41及び部材42により形成される円形の空洞には、図8に示すように、積層された半導体ウエハ1が挟持される。これは、積層された半導体ウエハ1を傾斜させて部材41に嵌め込んで動かないようにし、部材42を嵌め込むことにより行われる。   Further, in order to stack the semiconductor wafers 1, for example, a jig 4 as shown in FIGS. 7 to 9 is used. The jig 4 has a flat plate shape as a whole and has a circular cavity in the vertical direction, and is composed of a metal member 41 and a member 42. As shown in FIG. 8, the stacked semiconductor wafers 1 are sandwiched between circular cavities formed by the members 41 and 42. This is performed by tilting the stacked semiconductor wafers 1 so that the semiconductor wafers 1 are fitted into the member 41 so as not to move, and the member 42 is fitted.

部材41には、半導体ウエハ1に接するように、係止具43,44,45が円形の空洞側に設けられている。図9に示す係止具43は、半導体ウエハ1のノッチ11を支持するために設けられた、断面略逆台形の棒状部材である。係止具43には、半導体ウエハ1に接する方向に突起43aが設けられている。この突起43aは、ノッチ11を係止して半導体ウエハ1がずれることを防止するためのものである。係止具44,45は、半導体ウエハ1を固定するためのものであり、係止具43と同様の形状を有する部材である。   The member 41 is provided with locking members 43, 44, 45 on the circular cavity side so as to contact the semiconductor wafer 1. 9 is a bar-like member having a substantially inverted trapezoidal cross section provided to support the notch 11 of the semiconductor wafer 1. The locking member 43 is provided with a protrusion 43 a in a direction in contact with the semiconductor wafer 1. The protrusion 43a is for locking the notch 11 to prevent the semiconductor wafer 1 from shifting. The locking tools 44 and 45 are for fixing the semiconductor wafer 1 and are members having the same shape as the locking tool 43.

部材42には、半導体ウエハ1に接するように、係止具46が円形の空洞側に設けられている。係止具46は、半導体ウエハ1を固定するためのものであり、係止具43と同様の形状を有する部材である。係止具44,45,46における突起は、積層された半導体ウエハ1の側面を支持するためのものである。これは、半導体ウエハ1の側面を点で支持することにより、半導体ウエハ1への負荷を軽減するためである。係止具43,44,45,46は、例えば、ポリプロピレン等により形成されている。   A locking member 46 is provided on the circular cavity side of the member 42 so as to contact the semiconductor wafer 1. The locking tool 46 is for fixing the semiconductor wafer 1 and is a member having the same shape as the locking tool 43. The protrusions in the locking tools 44, 45, 46 are for supporting the side surfaces of the stacked semiconductor wafers 1. This is because the load on the semiconductor wafer 1 is reduced by supporting the side surface of the semiconductor wafer 1 with dots. The locking tools 43, 44, 45, 46 are made of, for example, polypropylene.

以上のように、この新たな半導体ウエハ12及び新たな半導体ウエハ15,16の製造方法によれば、半導体ウエハ1が直径300mmのダミーウエハとして再生不可能であっても、直径200mmの新たな半導体ウエハ12、または直径150mmの新たな半導体ウエハ15,16として再利用することが可能となる。また、積層工程にて、半導体ウエハ1の表面にワックスを塗布し、50枚積層して切断工程を行うことにより、50枚の半導体ウエハ1をまとめて処理することが可能となる。さらに、研削工程にて、新たな半導体ウエハ15,16を略円柱状に研削するので、オリエンテーションフラット17を有する形状に加工することが可能になる。   As described above, according to the manufacturing method of the new semiconductor wafer 12 and the new semiconductor wafers 15 and 16, even if the semiconductor wafer 1 cannot be regenerated as a dummy wafer having a diameter of 300 mm, a new semiconductor wafer having a diameter of 200 mm is obtained. 12 or a new semiconductor wafer 15 or 16 having a diameter of 150 mm can be reused. Further, by applying wax on the surface of the semiconductor wafer 1 and laminating and cutting the semiconductor wafer 1 in the laminating process, 50 semiconductor wafers 1 can be processed together. Furthermore, since the new semiconductor wafers 15 and 16 are ground into a substantially cylindrical shape in the grinding process, it becomes possible to process the semiconductor wafers 15 and 16 into a shape having the orientation flat 17.

また、積層工程にて、半導体ウエハ1の表面にワックスを塗布して積層することにより、半導体ウエハ1をしっかり固定でき、その後の切断工程や研削工程途中における半導体ウエハ1のずれを防止することができる。   Further, by laminating by applying wax on the surface of the semiconductor wafer 1 in the laminating process, the semiconductor wafer 1 can be firmly fixed, and the shift of the semiconductor wafer 1 during the subsequent cutting process or grinding process can be prevented. it can.

さらに、半導体ウエハ1から、ノッチ13を有する新たな半導体ウエハ12が切り出されて生成されることにより、半導体ウエハ1より小さい新たな半導体ウエハ12をできるだけ大きなものにすることを可能にし、結晶方位を指定することを可能にする。また、半導体ウエハ1のノッチ11をそのままノッチ13とすることにより、再度ノッチを形成する必要がなくなるので加工の手間を省略させ、ノッチ11を有効活用することができる。   Furthermore, a new semiconductor wafer 12 having a notch 13 is cut out and generated from the semiconductor wafer 1, so that the new semiconductor wafer 12 smaller than the semiconductor wafer 1 can be made as large as possible, and the crystal orientation can be changed. Allows you to specify. In addition, by setting the notch 11 of the semiconductor wafer 1 as the notch 13 as it is, it is not necessary to form the notch again, so that the labor of processing can be omitted and the notch 11 can be used effectively.

さらに、1枚の半導体ウエハ1から、2枚の新たな半導体ウエハ15,16が、オリエンテーションフラット17を接するように対向して切り出されて生成されることにより、新たな半導体ウエハ15,16をできるだけ大きなものにすることを可能にし、結晶方位を指定することを可能にする。   Furthermore, two new semiconductor wafers 15 and 16 are cut out from one semiconductor wafer 1 so as to be in contact with the orientation flat 17, thereby generating new semiconductor wafers 15 and 16 as much as possible. It is possible to make it large and to specify the crystal orientation.

また、半導体ウエハ1を、治具4が備える係止具43の突起43aに係止して固定することにより、半導体ウエハ1がずれて積層されるのを防止することができる。   In addition, the semiconductor wafer 1 can be prevented from being displaced and stacked by locking and fixing the semiconductor wafer 1 to the protrusion 43 a of the locking tool 43 provided in the jig 4.

さらに、新たな半導体ウエハ15,16をオリエンテーションフラット17にて対向させて切り出すことにより、直径300mmの半導体ウエハ1から2枚の直径150mmの2枚の半導体ウエハを切り出すことを可能にする。   Furthermore, two semiconductor wafers 15 having a diameter of 150 mm can be cut out from the semiconductor wafer 1 having a diameter of 300 mm by cutting new semiconductor wafers 15 and 16 facing each other with the orientation flat 17.

以上、この発明の実施の形態について説明したが、具体的な構成は、上記の実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があっても、この発明に含まれる。例えば、半導体ウエハ1は、直径300mmの半導体ウエハとしたが、他の大きさであっても良く、オリエンテーションフラットを有するものであっても良い。また、積層工程で使用される治具4は、上記の実施の形態に限らず、ノッチ11を係止して積層した半導体ウエハ1を同方向に固定できるものであれば、このような治具であってもよい。また、切断工程における切断片1A,1B,1C,1Dの形状は、上記の実施の形態に限らず、切断工程及び研削工程を経て新たな半導体ウエハ15,16を切り出せるものであれば、どのような工程であってもよい。例えば、バンドソー2により直接新たな半導体ウエハ15,16を切り出すようにしてもよい。さらに、切断工程で使用したバンドソー2は、レーザ装置等の他の切断装置を使用しても良い。   Although the embodiment of the present invention has been described above, the specific configuration is not limited to the above embodiment, and even if there is a design change or the like without departing from the gist of the present invention, Included in the invention. For example, the semiconductor wafer 1 is a semiconductor wafer having a diameter of 300 mm, but may have other sizes and may have an orientation flat. In addition, the jig 4 used in the stacking process is not limited to the above embodiment, and any jig can be used as long as the semiconductor wafer 1 stacked by locking the notches 11 can be fixed in the same direction. It may be. Further, the shape of the cut pieces 1A, 1B, 1C, and 1D in the cutting process is not limited to the above embodiment, and any shape can be used as long as a new semiconductor wafer 15, 16 can be cut out through the cutting process and the grinding process. Such a process may be used. For example, new semiconductor wafers 15 and 16 may be directly cut out by the band saw 2. Furthermore, the band saw 2 used in the cutting step may use another cutting device such as a laser device.

1 半導体ウエハ
2 バンドソー
3 テーブル装置
4 治具
11,13,14 ノッチ
12,15,16 新たな半導体ウエハ
17 オリエンテーションフラット
1A,1B,1C,1D 切断片
31 載置台
32 回転軸
33 駆動装置
34 固定台
35 ケーブル
36 制御台
41,42 部材
43,44,45,46 係止具
43a 突起
DESCRIPTION OF SYMBOLS 1 Semiconductor wafer 2 Band saw 3 Table apparatus 4 Jig 11, 13, 14 Notch 12, 15, 16 New semiconductor wafer 17 Orientation flat 1A, 1B, 1C, 1D Cutting piece 31 Mounting stand 32 Rotating shaft 33 Driving device 34 Fixed stand 35 Cable 36 Control stand 41, 42 Member 43, 44, 45, 46 Locking tool 43a Projection

Claims (15)

略円盤状の半導体ウエハを、新たな半導体ウエハに再生する再生半導体ウエハの製造方法であって、
前記半導体ウエハを積層して固定する積層工程と、
積層された前記半導体ウエハを積層方向に対して略垂直に切断して新たな半導体ウエハを切り出す切断工程と、
を備えたことを特徴とする再生半導体ウエハの製造方法。
A method of manufacturing a regenerated semiconductor wafer for regenerating a substantially disk-shaped semiconductor wafer into a new semiconductor wafer,
A laminating step of laminating and fixing the semiconductor wafer;
A cutting step of cutting the stacked semiconductor wafer substantially perpendicularly to the stacking direction to cut out a new semiconductor wafer;
A method for producing a recycled semiconductor wafer, comprising:
前記切断工程後の積層された前記新たな半導体ウエハを略円柱状に研削する研削工程を備えた、
ことを特徴とする請求項1に記載の再生半導体ウエハの製造方法。
Comprising a grinding step of grinding the laminated new semiconductor wafer after the cutting step into a substantially cylindrical shape,
The method for producing a reclaimed semiconductor wafer according to claim 1.
前記積層工程は、前記半導体ウエハの表面、または前記半導体ウエハに対して洗浄、ウエットエッチング、もしくは研磨処理を行った表面に接着剤を塗布して積層する、
ことを特徴とする請求項1または2のいずれか1項に記載の再生半導体ウエハの製造方法。
In the laminating step, an adhesive is applied and laminated on the surface of the semiconductor wafer or the surface subjected to cleaning, wet etching, or polishing treatment on the semiconductor wafer.
The method for producing a reclaimed semiconductor wafer according to claim 1, wherein the method is a reclaimed semiconductor wafer.
前記接着剤は、常温において液体または固体のワックスである、
ことを特徴とする請求項3に記載の再生半導体ウエハの製造方法。
The adhesive is a wax that is liquid or solid at room temperature,
The method for producing a reclaimed semiconductor wafer according to claim 3.
前記積層工程では、前記半導体ウエハを加温した状態で前記ワックスを塗布する、
ことを特徴とする請求項4に記載の再生半導体ウエハの製造方法。
In the laminating step, the wax is applied in a state where the semiconductor wafer is heated.
The method for producing a reclaimed semiconductor wafer according to claim 4.
前記半導体ウエハは、円周上に切り欠きであるノッチを有し、
前記新たな半導体ウエハは、結晶方位を指定するための切り欠きであるノッチが形成されている、
ことを特徴とする請求項1ないし5のいずれか1項に記載の再生半導体ウエハの製造方法。
The semiconductor wafer has a notch that is a notch on the circumference,
The new semiconductor wafer has a notch that is a notch for designating crystal orientation.
6. A method for producing a recycled semiconductor wafer according to claim 1, wherein
前記切断工程では、前記半導体ウエハの前記ノッチを残して前記新たな半導体ウエハを切り出す、
ことを特徴とする請求項6に記載の再生半導体ウエハの製造方法。
In the cutting step, the new semiconductor wafer is cut out leaving the notch of the semiconductor wafer.
The method for producing a reclaimed semiconductor wafer according to claim 6.
前記半導体ウエハは、略直径300mmの半導体ウエハであり、
前記新たな半導体ウエハは、略円盤状で略直径200mmの半導体ウエハである、
ことを特徴とする請求項6または7のいずれか1項に記載の再生半導体ウエハの製造方法。
The semiconductor wafer is a semiconductor wafer having a diameter of approximately 300 mm,
The new semiconductor wafer is a semiconductor wafer having a substantially disk shape and a diameter of approximately 200 mm.
The method for producing a recycled semiconductor wafer according to any one of claims 6 and 7, wherein:
前記新たな半導体ウエハは、1枚の前記半導体ウエハから複数生成される、
ことを特徴とする請求項1ないし8のいずれか1項に記載の再生半導体ウエハの製造方法。
A plurality of the new semiconductor wafers are generated from one semiconductor wafer.
9. A method for producing a recycled semiconductor wafer according to claim 1, wherein
複数の前記新たな半導体ウエハは、それぞれ異なる大きさに形成されている、
ことを特徴とする請求項9に記載の再生半導体ウエハの製造方法。
The plurality of new semiconductor wafers are formed in different sizes.
The method for producing a recycled semiconductor wafer according to claim 9.
前記半導体ウエハは、円周上に切り欠きであるノッチを有し、
前記新たな半導体ウエハは、結晶方位を指定するための直線部であるオリエンテーションフラットを有している、
ことを特徴とする請求項1ないし5のいずれか1項に記載の再生半導体ウエハの製造方法。
The semiconductor wafer has a notch that is a notch on the circumference,
The new semiconductor wafer has an orientation flat which is a linear portion for designating crystal orientation.
6. A method for producing a recycled semiconductor wafer according to claim 1, wherein
前記新たな半導体ウエハは、1枚の前記半導体ウエハから、前記オリエンテーションフラットを接するように対向して2枚生成される、
ことを特徴とする請求項11に記載の再生半導体ウエハの製造方法。
Two new semiconductor wafers are generated from one semiconductor wafer facing each other so as to contact the orientation flat.
The method for producing a reclaimed semiconductor wafer according to claim 11.
前記半導体ウエハは、略直径300mmの半導体ウエハであり、
前記新たな半導体ウエハは、略円盤状で略直径150mmの半導体ウエハである、
ことを特徴とする請求項11または12のいずれか1項に記載の再生半導体ウエハの製造方法。
The semiconductor wafer is a semiconductor wafer having a diameter of approximately 300 mm,
The new semiconductor wafer is a semiconductor wafer having a substantially disk shape and a diameter of approximately 150 mm.
The method for producing a recycled semiconductor wafer according to any one of claims 11 and 12, wherein:
前記積層工程では、突起が設けられた治具が使用され、前記突起が前記半導体ウエハを積層した側面を支持することにより前記半導体ウエハを固定する、
ことを特徴とする請求項1ないし13のいずれか1項に記載の再生半導体ウエハの製造方法。
In the stacking step, a jig provided with a protrusion is used, and the protrusion fixes the semiconductor wafer by supporting a side surface on which the semiconductor wafer is stacked.
The method for producing a recycled semiconductor wafer according to any one of claims 1 to 13, wherein:
前記切断工程では、バンドソーを使用して前記新たな半導体ウエハを切り出す、
ことを特徴とする請求項1ないし14のいずれか1項に記載の再生半導体ウエハの製造方法。
In the cutting step, the new semiconductor wafer is cut out using a band saw.
15. The method for manufacturing a recycled semiconductor wafer according to claim 1, wherein the method is a manufacturing method of a recycled semiconductor wafer.
JP2016021714A 2015-02-09 2016-02-08 Manufacturing method of recycled semiconductor wafer Active JP6684603B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015023525 2015-02-09
JP2015023525 2015-02-09

Publications (2)

Publication Number Publication Date
JP2016149549A true JP2016149549A (en) 2016-08-18
JP6684603B2 JP6684603B2 (en) 2020-04-22

Family

ID=56688036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016021714A Active JP6684603B2 (en) 2015-02-09 2016-02-08 Manufacturing method of recycled semiconductor wafer

Country Status (1)

Country Link
JP (1) JP6684603B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021040056A (en) * 2019-09-04 2021-03-11 株式会社ディスコ Wafer reutilization method

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62101030A (en) * 1985-10-28 1987-05-11 Hitachi Cable Ltd Manufacture of semiconductor wafer
JPH03108513A (en) * 1989-09-21 1991-05-08 Fujitsu Ltd Cutting method for wafer
JPH1154461A (en) * 1997-08-04 1999-02-26 Disco Abrasive Syst Ltd Circular cutting method and curve-cutting method for wafer
JP2002016023A (en) * 2000-06-30 2002-01-18 Shin Etsu Handotai Co Ltd Processing method of thin plate
JP2005033190A (en) * 2003-06-20 2005-02-03 Sumitomo Electric Ind Ltd Manufacturing method of semiconductor single crystal wafer and laser processing apparatus therefor
JP2005059354A (en) * 2003-08-11 2005-03-10 Sumitomo Electric Ind Ltd Manufacturing method of single crystal lump for use in slicing semiconductor wafer
WO2009125763A1 (en) * 2008-04-08 2009-10-15 株式会社島津製作所 Adhesive injection device
JP2014112671A (en) * 2012-11-09 2014-06-19 Citizen Finetech Miyota Co Ltd Processing method for substrate, and manufacturing method for liquid crystal display panel using the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62101030A (en) * 1985-10-28 1987-05-11 Hitachi Cable Ltd Manufacture of semiconductor wafer
JPH03108513A (en) * 1989-09-21 1991-05-08 Fujitsu Ltd Cutting method for wafer
JPH1154461A (en) * 1997-08-04 1999-02-26 Disco Abrasive Syst Ltd Circular cutting method and curve-cutting method for wafer
JP2002016023A (en) * 2000-06-30 2002-01-18 Shin Etsu Handotai Co Ltd Processing method of thin plate
JP2005033190A (en) * 2003-06-20 2005-02-03 Sumitomo Electric Ind Ltd Manufacturing method of semiconductor single crystal wafer and laser processing apparatus therefor
JP2005059354A (en) * 2003-08-11 2005-03-10 Sumitomo Electric Ind Ltd Manufacturing method of single crystal lump for use in slicing semiconductor wafer
WO2009125763A1 (en) * 2008-04-08 2009-10-15 株式会社島津製作所 Adhesive injection device
JP2014112671A (en) * 2012-11-09 2014-06-19 Citizen Finetech Miyota Co Ltd Processing method for substrate, and manufacturing method for liquid crystal display panel using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021040056A (en) * 2019-09-04 2021-03-11 株式会社ディスコ Wafer reutilization method

Also Published As

Publication number Publication date
JP6684603B2 (en) 2020-04-22

Similar Documents

Publication Publication Date Title
TWI599445B (en) Method of manufacturing a composite substrate
WO2014125759A1 (en) Method for manufacturing carrier for double-sided polishing device and double-sided wafer polishing method
WO2023112345A1 (en) Semiconductor crystal wafer manufacturing device and manufacturing method
CN108262678B (en) Silicon wafer grinding device and grinding method thereof
JP3924641B2 (en) Manufacturing method of semiconductor wafer
CN108885981B (en) Wafer manufacturing method and wafer
JP6684603B2 (en) Manufacturing method of recycled semiconductor wafer
JP2011103379A (en) Flat processing method of wafer
WO2018079105A1 (en) Wafer manufacturing method and wafer
JP2009105127A (en) Manufacturing method of silicon carbide wafer
JP4103808B2 (en) Wafer grinding method and wafer
WO2018079222A1 (en) Wafer manufacturing method and wafer
TW200403739A (en) Method of machining silicon wafer
JPH11348031A (en) Manufacture of semiconductor substrate, external surface processing device, and single crystal ingot
JP5864824B2 (en) Semiconductor wafer holding jig, semiconductor wafer polishing apparatus, and workpiece holding jig
US7291055B2 (en) Wafer polishing method and apparatus
JP2004344996A (en) Method for manufacturing optical filter, and optical filter by the same manufacturing method
JP2010141085A (en) Method of manufacturing laminate product
JPH09298172A (en) Semiconductor wafer and its manufacture
JP2011162364A (en) Method for processing sapphire substrate
WO2023119703A1 (en) Method and apparatus for producing semiconductor crystal wafer
JP2014230053A (en) Method of forming piezoelectric wafer
JP2008304600A (en) Method for manufacturing light wavelength conversion element
JP2023091249A (en) Production method and production device for semiconductor crystal wafer
JP2023094222A (en) Method for manufacturing semiconductor crystal wafer and manufacturing equipment

Legal Events

Date Code Title Description
AA64 Notification of invalidation of claim of internal priority (with term)

Free format text: JAPANESE INTERMEDIATE CODE: A241764

Effective date: 20160223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160302

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191021

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200203

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200330

R150 Certificate of patent or registration of utility model

Ref document number: 6684603

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250