JP2014107298A - Printed wiring board and printed circuit board - Google Patents
Printed wiring board and printed circuit board Download PDFInfo
- Publication number
- JP2014107298A JP2014107298A JP2012256794A JP2012256794A JP2014107298A JP 2014107298 A JP2014107298 A JP 2014107298A JP 2012256794 A JP2012256794 A JP 2012256794A JP 2012256794 A JP2012256794 A JP 2012256794A JP 2014107298 A JP2014107298 A JP 2014107298A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pads
- ground
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、半導体パッケージが実装される、アレイ状に配置された複数の接続用電極パッドを備えたプリント配線板、及びプリント配線板を備えたプリント回路板に関する。 The present invention relates to a printed wiring board having a plurality of connection electrode pads arranged in an array on which a semiconductor package is mounted, and a printed circuit board having a printed wiring board.
半導体パッケージ（例えばＢＧＡ：Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）が実装されるプリント配線板では、ＢＧＡ型の半導体パッケージの接合用の電極パッドに対応して、アレイ状に配置された接合用の複数の電極パッドを有している。 A printed wiring board on which a semiconductor package (for example, BGA: Ball Grid Array) is mounted has a plurality of bonding electrode pads arranged in an array corresponding to the bonding electrode pads of the BGA type semiconductor package. doing.
この種のプリント配線板は、多層、例えば４層のプリント配線板に構成されており、第１層と第４層には信号配線が形成され、第２層と第３層には、それぞれグラウンドプレーンと電源プレーンが形成されている。複数の電極パッドには、信号配線に接続される信号パッドと、グラウンドプレーンに接続されるグラウンドパッドとが含まれている。 This type of printed wiring board is configured as a multilayer, for example, a four-layer printed wiring board, in which signal wiring is formed on the first layer and the fourth layer, and ground is provided on the second layer and the third layer, respectively. A plane and a power plane are formed. The plurality of electrode pads include a signal pad connected to the signal wiring and a ground pad connected to the ground plane.
近年、プリント配線板における信号が高速化して信号の立ち上がり時間が短くなる傾向にあり、信号パッドとグラウンドパッドとの間隔が信号波形に与えるリンギングの影響を、無視することができなくなってきている。つまり、グラウンドの経路が信号の経路に比して長くなると、グラウンドを流れるリターン電流によって発生する信号波形のリンギングが大きくなる。 In recent years, the signal on a printed wiring board tends to increase in speed and the rise time of the signal tends to be shortened, and the influence of ringing on the signal waveform due to the interval between the signal pad and the ground pad cannot be ignored. That is, if the ground path becomes longer than the signal path, the ringing of the signal waveform generated by the return current flowing through the ground increases.
これに対し、特許文献１では、ＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒｅｙ）の半導体パッケージにおいて、グランドピンを外側から内側に向かって延びる列状に配置する構造が提案されている。このＰＧＡ型の半導体パッケージのグランドピンの配置に対応して、プリント配線板のグラウンドパッドも列状に配置される。 On the other hand, Patent Document 1 proposes a structure in which ground pins are arranged in rows extending from the outside toward the inside in a PGA (Pin Grid Array) semiconductor package. Corresponding to the arrangement of the ground pins of this PGA type semiconductor package, the ground pads of the printed wiring board are also arranged in rows.
しかしながら、上記特許文献１に記載の方法では、外側から内側に向かって列状にグラウンドパッドを配置するので、グラウンドパッドの使用数が増加した分、信号パッドとして使用できる電極パッドの数が減少する。 However, in the method described in Patent Document 1, since the ground pads are arranged in a row from the outside to the inside, the number of electrode pads that can be used as signal pads decreases as the number of ground pads increases. .
また、プリント配線板において、グラウンドパッドに接続されるグラウンドヴィアを避けつつ、電極パッド間から信号配線を引き出さなければならないため、引き出せる信号配線の本数が制限され、その結果として信号パッドの数を確保できない場合もある。 Also, in the printed wiring board, signal wiring must be drawn from between electrode pads while avoiding ground vias connected to the ground pad, so the number of signal wirings that can be drawn is limited, and as a result, the number of signal pads is secured. Sometimes it is not possible.
これに対し、信号パッド数を確保するために半導体パッケージのサイズを大きくして、プリント配線板における電極パッド数を増やすと、半導体パッケージ及びプリント配線板が大型化し、コストが増加する。 On the other hand, when the size of the semiconductor package is increased in order to secure the number of signal pads and the number of electrode pads in the printed wiring board is increased, the semiconductor package and the printed wiring board are increased in size and the cost is increased.
そこで、本発明は、少ない数のグラウンドパッドでも効果的にリターン電流によって発生する信号波形のリンギングを抑制することができるプリント配線板、及びプリント配線板を備えたプリント回路板を提供することを目的とするものである。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a printed wiring board capable of effectively suppressing ringing of a signal waveform generated by a return current even with a small number of ground pads, and a printed circuit board including the printed wiring board. It is what.
本発明は、第１導体層、第２導体層及び第３導体層が絶縁層を介して配置されて形成されたプリント配線板において、前記第１導体層に格子状に配置された接合用の複数の電極パッドと、前記第１導体層に配置された複数の第１信号配線と、前記第２導体層に配置された複数の第２信号配線と、前記第３導体層に配置されたグラウンドプレーンと、を備え、前記複数の電極パッドには、外側から内側に向かって１列目及び２列目に配置され、前記複数の第１信号配線に接続された複数の第１信号パッドと、３列目以降に配置され、複数の信号ヴィアを介して前記複数の第２信号配線に接続された複数の第２信号パッドと、前記２列目に配置され、複数のグラウンドヴィアを介して前記グラウンドプレーンに接続された複数の第１グラウンドパッドと、が含まれており、光速度をＣ０、信号の立ち上がり時間をｔｒ、前記絶縁層の比誘電率をεとしたとき、前記複数の第１グラウンドパッドは、前記各第１グラウンドパッドの間隔が（Ｃ０×ｔｒ）／（２×√ε）以下となるように配置されていることを特徴とする。 The present invention relates to a printed wiring board formed by arranging a first conductor layer, a second conductor layer, and a third conductor layer with an insulating layer interposed therebetween, for bonding arranged in a grid pattern on the first conductor layer. A plurality of electrode pads, a plurality of first signal wirings disposed on the first conductor layer, a plurality of second signal wirings disposed on the second conductor layer, and a ground disposed on the third conductor layer A plurality of first signal pads arranged in a first row and a second row from the outside to the inside and connected to the plurality of first signal wires; A plurality of second signal pads arranged in the third column and connected to the plurality of second signal wirings via a plurality of signal vias; and arranged in the second column and arranged via the plurality of ground vias. A plurality of first ground pads connected to the ground plane Wherein the light velocity is C0, the rise time of the signal is tr, and the relative dielectric constant of the insulating layer is ε, the plurality of first ground pads are each of the first ground pads. It is characterized by being arranged so that the interval is equal to or less than (C0 × tr) / (2 × √ε).
本発明によれば、信号パッドとグラウンドパッドの間隔が適正化されるため、信号波形のリンギングを抑制することができ、信号品質を向上することができる。また、２列目にグラウンドパッドを配置したので、グラウンドヴィアは、第１導体層における第１信号配線の引き出しを阻害せず、第１信号配線を引き出すことができ、信号パッドの数を確保することができる。 According to the present invention, since the interval between the signal pad and the ground pad is optimized, the ringing of the signal waveform can be suppressed and the signal quality can be improved. In addition, since the ground pads are arranged in the second row, the ground vias can lead out the first signal wirings without hindering the drawing out of the first signal wirings in the first conductor layer, thereby ensuring the number of signal pads. be able to.
以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。 Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings.
［第１実施形態］
図１は、本発明の第１実施形態に係るプリント回路板の概略構成を示す説明図である。プリント回路板１００は、プリント配線板２００と、半導体パッケージ３００とを備えている。半導体パッケージ３００は、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の半導体パッケージであり、プリント配線板２００に実装されている。プリント配線板２００は、多層のプリント配線板であり、本第１実施形態では、４層のプリント配線板である。
[First Embodiment]
FIG. 1 is an explanatory diagram showing a schematic configuration of a printed circuit board according to the first embodiment of the present invention. The printed
プリント配線板２００は、第１導体層である表層（第１表層）２０１と、第２導体層である表層（第２表層）２０２と、第３導体層である内層（第１内層）２０３と、第４導体層である内層（第２内層）２０４とが絶縁層を介して積層されて形成されている。表層２０１と表層２０２との間には、内層２０３，２０４が配置されている。そして、表層２０１には、半導体パッケージ３００が実装されている。
The printed
プリント配線板２００は、表層２０１にアレイ状（即ち格子状）に配置され、半導体パッケージ３００のアレイ状に配置された複数の電極パッドに接合端子（はんだボール）４０１で接合される接合用の複数の電極パッド２１１を備えている。つまり、プリント配線板２００の電極パッド２１１に半導体パッケージ３００の電極パッドが接合端子４０１で接合されて、プリント配線板２００に半導体パッケージ３００が実装されている。
The printed
本実施形態では、複数の電極パッド２１１は、互いに等間隔に正方格子状に配列されている。また、プリント配線板２００は、表層２０１に形成された複数の信号配線（第１信号配線）２１２と、表層２０２に形成された複数の信号配線（第２信号配線）２１３と、を備えている。また、プリント配線板２００は、内層２０３に形成され、グラウンド電位が供給されるグラウンドプレーン２１４と、内層２０４に形成され、電源電位が供給される電源プレーン２１５と、を備えている。
In the present embodiment, the plurality of
複数の電極パッド２１１はアレイ状に半導体パッケージ３００の四辺に沿って四角状に配列されており、これら電極パッド２１１のうち最外周に位置する電極パッドを１列目とし、１列目から内側に向かって２列目、３列目、…とする。なお、本第１実施形態では、複数の電極パッド２１１の配列は、正方配列であるが、この正方配列に対して４５°傾けた千鳥配列でもよい。いずれにしても、複数の電極パッド２１１は、正方格子状に配置されているものである。
The plurality of
図２は、プリント配線板２００の各層２０１〜２０４の一部を示す平面図であり、図２（ａ）は表層２０１の平面図、図２（ｂ）は内層２０３の平面図、図２（ｃ）は内層２０４の平面図、図２（ｄ）は表層２０２の平面図である。図２（ａ）では、７列に電極パッド２１１が配置されており、複数の電極パッド２１１で囲まれた領域の最も外側に配置された電極パッド２１１を１列目とし、最も内側に配置された電極パッド２１１を７列目とする。
2 is a plan view showing a part of each of the
複数の電極パッド２１１には、外側から内側に向かって１列目及び２列目に配置され、各信号配線２１２に電気的に接続された複数の信号パッド（第１信号パッド）２３１が含まれている。１列目の電極パッド２１１は、全て信号パッド２３１である。
The plurality of
また、複数の電極パッド２１１には、外側から内側にむかって３列目以降、具体的には、３列目から５列目までに配置された複数の信号パッド（第２信号パッド）２３２が含まれている。また、複数の電極パッド２１１には、６列目及び７列目において交互に配置されたグラウンドパッド２５１及び電源パッド２５２が含まれている。
In addition, the plurality of
更に、複数の電極パッド２１１には、２列目に配置された複数のグラウンドパッド（第１グラウンドパッド）２５５が含まれている。なお、複数の電極パッド２１１には、５列目に配置された電源パッド２５２が含まれている。
Further, the plurality of
矢印Ｘ方向は、アレイ状に配列された複数の電極パッド２１１の内側から外側に向かって信号配線を引き出す方向を示している。
An arrow X direction indicates a direction in which the signal wiring is drawn from the inner side to the outer side of the plurality of
１列目及び２列目の信号パッド２３１は、それぞれ信号配線２１２に電気的に接続されて、表層２０１において信号配線２１２で矢印Ｘ方向に引き出される。具体的に説明すると、１列目の信号パッド２３１に接続された信号配線２１２は、そのまま矢印Ｘ方向に引き出されるよう配線されている。２列目の信号パッド２３１に接続された信号配線２１２は、１列目の信号パッド２３１，２３１の間を通過して矢印Ｘ方向に引き出されるよう配線されている。
The
また、３列目から５列目までの信号パッド２３２の近傍には、表層２０１から表層２０２まで貫通する信号ヴィア（スルーホール）２３３がそれぞれ設けられている。そして、信号パッド２３１と、この信号パッド２３１に隣接する信号ヴィア２３３とが信号配線２３４で電気的に接続されている。更に、図２（ｄ）に示すように、表層２０２にて信号ヴィア２３３がそれぞれ信号配線２１３に電気的に接続されている。つまり、３列目から５列目までの各信号パッド２３２は、信号ヴィア２３３を介して信号配線２１３に電気的に接続されて、表層２０２において信号配線２１３で矢印Ｘ方向に引き出される。即ち、各信号パッド２３２は、信号ヴィア２３３で表層２０２に引き出され、信号配線２１３で矢印Ｘ方向に引き出される。
In addition, signal vias (through holes) 233 penetrating from the
なお、３列目の一部の電極パッドは、信号パッド２４１であり、信号パッド２４１は、表層２０１において信号配線２１２で矢印Ｘ方向に引き出される。
Note that a part of the electrode pads in the third column is the
グラウンドパッド２５５の近傍には、表層２０１から表層２０２まで貫通するグラウンドヴィア（スルーホール）２５６が設けられており、グラウンドヴィア２５６は、グラウンドプレーン２１４に電気的に接続されている。グラウンドパッド２５５と、グラウンドパッド２５５に隣接するグラウンドヴィア２５６とは、グラウンド配線２５７で電気的に接続されている。
A ground via (through hole) 256 that penetrates from the
電源パッド２５２の近傍には、表層２０１から表層２０２まで貫通する電源ヴィア（スルーホール）２５３が設けられており、電源ヴィア２５３は、電源プレーン２１５に電気的に接続されている。電源パッド２５２と、電源パッド２５２に隣接する電源ヴィア２５３とは、電源配線２５４で電気的に接続されている。
A power supply via (through hole) 253 penetrating from the
ところで、信号ヴィア２３３とグラウンドプレーン２１４との間、及び信号ヴィア２３３と電源プレーン２１５との間には、図２（ｂ）及び図２（ｃ）に示すように、所定のクリアランスを設ける必要がある。そして、グラウンドプレーン２１４と電源プレーン２１５が信号ヴィア２３３のクリアランスで分断されないように、複数の信号ヴィア２３３は、グループ化してアレイ状の最密構造で配置されている。
Incidentally, it is necessary to provide a predetermined clearance between the signal via 233 and the
グラウンドプレーン２１４には、各グループＧ１，Ｇ２，Ｇ３の信号ヴィア２３３の束がグラウンドプレーン２１４とクリアランスを有して貫通する開口部Ｒ１，Ｒ２，Ｒ３が形成されている。グラウンドプレーン２１４には、開口部がグループＧ１，Ｇ２，Ｇ３の数だけ互いに間隔をあけて複数形成されている。これにより、グラウンドプレーン２１４は、信号ヴィア２３３に必要なクリアランスで分断されない。
In the
また、電源プレーン２１５には、各グループＧ１，Ｇ２，Ｇ３の信号ヴィア２３３の束が電源プレーン２１５とクリアランスを有して貫通する開口部Ｒ１１，Ｒ１２，Ｒ１３が形成されている。電源プレーン２１５には、開口部がグループＧ１，Ｇ２，Ｇ３の数だけ互いに間隔をあけて複数形成されている。これにより、電源プレーン２１５は、信号ヴィア２３３に必要なクリアランスで分断されない。
The
本実施形態では、２列目において２つのグラウンドパッド２５５，２５５が隣接して配置されており、これらグラウンドパッド２５５，２５５に隣接して１つのグラウンドヴィア２５６が配置されている。このグラウンドヴィア２５６は、電極パッドの１列目と２列目の間に配置されている。そして、互いに隣接する２つのグラウンドパッド２５５，２５５が、１つのグラウンドヴィア２５６に電気的に接続されている。
In this embodiment, two
ここで、光速度をＣ０、信号の立ち上がり時間をｔｒ、絶縁層の比誘電率をεとする。光速度Ｃ０は３．０×１０８［ｍ／ｓｅｃ］である。 Here, the light velocity is C0, the signal rise time is tr, and the relative dielectric constant of the insulating layer is ε. The light velocity C0 is 3.0 × 10 8 [m / sec].
２列目に配置したグラウンドパッド２５５の間隔は、以下の式（１）から算出される間隔Ｄ以下で配置するのがよく、グラウンドパッド２５５の配置個数を少なくして信号パッドの配置個数を増やすには、間隔Ｄで配置するのがより好ましい。
Ｄ＝（Ｃ０×ｔｒ）／（２×√ε） ・・・式（１）
The interval between the
D = (C0 × tr) / (2 × √ε) (1)
ここから、信号波形品質を確保するための信号パッドとグラウンドパッド２５５の間隔について検討する。
From here, the interval between the signal pad and the
まず、信号パッドとグラウンドパッドの間隔が広い場合に、信号電流に対してグラウンド電流が迂回することを図示しながら説明する。図５は、比較例のプリント配線板の各層の一部を示す平面図である。図５（ａ）は半導体パッケージが搭載される表層（第１表層）を示す平面図である。図５（ｂ）は内層（第１内層）であるグラウンド層を示す平面図である。図５（ｃ）は内層（第２内層）である電源層を示す平面図である。図５（ｄ）は第１表層とは反対側の表層（第２表層）を示す平面図である。 First, it will be described with reference to the drawing that the ground current bypasses the signal current when the distance between the signal pad and the ground pad is wide. FIG. 5 is a plan view showing a part of each layer of the printed wiring board of the comparative example. FIG. 5A is a plan view showing a surface layer (first surface layer) on which a semiconductor package is mounted. FIG. 5B is a plan view showing a ground layer which is an inner layer (first inner layer). FIG. 5C is a plan view showing a power supply layer which is an inner layer (second inner layer). FIG.5 (d) is a top view which shows the surface layer (2nd surface layer) on the opposite side to a 1st surface layer.
１列目から４列目までは、信号パッド４であり、３列目及び４列目の信号パッド４には、それぞれに接続される信号ヴィア５が設けられている。１列目及び２列目の信号パッド４は、矢印Ｘ方向に信号配線６で引き出されている。具体的には、１列目の信号パッド４は、矢印Ｘ方向に信号配線６でそのまま引き出され、２列目の信号パッド４は、１列目の信号パッド４，４の間を通じて矢印Ｘ方向に信号配線６で引き出される。
The first to fourth columns are
３列目及び４列目の信号パッド４は、図５（ｄ）に示すように、信号ヴィア５で第２表層に引き出され、信号配線６で矢印Ｘ方向に引き出される。具体的には、３列目に配置された信号パッド４は、２列目と３列目の間に配置された信号ヴィア５に接続され、信号ヴィア５で第２表層にて信号配線６で矢印Ｘ方向に引き出される。４列目に配置された信号パッド４は、３列目と４列目に配置された信号ヴィア５に接続され、信号ヴィア５で第２表層にて、３列目の信号パッド４に接続されたヴィアパッド間を通して、信号配線６で矢印Ｘ方向に引き出される。
The
また、図５（ｂ）に示すように、第１内層にはグラウンドプレーン１０が設けられており、図５（ｃ）に示すように、第２内層には、電源プレーン１４が設けられている。
Further, as shown in FIG. 5B, a
第１表層において、図５（ａ）に示すように、５列目及び６列目にグラウンドパッド７及び電源パッド１１が交互に配置されている。グラウンドパッド７は、グラウンド配線９及びグラウンドヴィア８を介してグラウンドプレーン１０に電気的に接続されている。また、電源パッド１１は、電源配線１３及び電源ヴィア１２を介して電源プレーン１４に電気的に接続されている。グラウンドプレーン１０及び電源プレーン１４と信号ヴィア５との間には、クリアランス１５が設けられている。
In the first surface layer, as shown in FIG. 5A, the
図６は、比較例のプリント配線板における信号電流及びリターン電流を説明するための図であり、図６（ａ）は、図５（ａ）のＡ−Ａ線に沿うプリント配線板の断面図である。図６（ｂ）は、図６（ａ）の等価回路を示した模式図である。 FIG. 6 is a diagram for explaining a signal current and a return current in the printed wiring board of the comparative example, and FIG. 6A is a cross-sectional view of the printed wiring board along the line AA in FIG. It is. FIG. 6B is a schematic diagram showing the equivalent circuit of FIG.
図６（ａ）に示すように、プリント配線板２上にＢＧＡ型の半導体パッケージ１が実装されている。図６（ａ）及び図６（ｂ）において、信号電流１７を破線矢印で示し、リターン電流１８を実線矢印で示す。
As shown in FIG. 6A, a BGA type semiconductor package 1 is mounted on a printed
信号パッド４Ａとグラウンドパッド７との間には他の電極パッドが配置されているため、信号パッド４Ａとグラウンドパッド７は離れて配置されている。このとき、信号電流１７に対してリターン電流１８は迂回することになる。
Since another electrode pad is arranged between the
図６（ｂ）において、信号電流１７とリターン電流１８が対向した部分１９では、線路インピーダンスが一定である。一方、リターン電流１８が迂回した部分２０では、インピーダンスが不連続となる。ここで、半導体パッケージ１の内部では、信号電流１７とリターン電流１８が対向しており、線路インピーダンスが一定と仮定する。すると、２つのインピーダンス不連続点を持つ線路として考えることができる。
In FIG. 6B, the line impedance is constant in a
次に、線路インピーダンスの距離分解能について説明する。プリント配線板２上に、２つのインピーダンス不連続点を持つ線路があり、その不連続点間の距離ｄは以下の式（２）で与えられる。
ｄ＝ｖ×ｔ ・・・式（２）
Next, the distance resolution of the line impedance will be described. There is a line having two impedance discontinuities on the printed
d = v × t Expression (2)
ここで、ｖは信号の伝搬スピードであり、ｔは時間である。信号の伝搬スピードは、プリント配線板２の絶縁層の比誘電率εと光速度Ｃ０を用いて、以下の式（３）に書き換えることができる。
ｄ＝（Ｃ０／√ε）×ｔ ・・・式（３）
Here, v is a signal propagation speed, and t is time. The signal propagation speed can be rewritten into the following equation (3) using the relative dielectric constant ε of the insulating layer of the printed
d = (C0 / √ε) × t (3)
プリント配線板２上に、２つのインピーダンス不連続点を持つ線路に信号を入力したとき、信号を入力した点から１つ目の不連続からの信号が反射して信号を入力した点までの伝送時間をｔ１する。信号を入力した点から２つ目の不連続からの信号が反射して信号を入力した点までの伝送時間をｔ２（＞ｔ１）すると、２つの不連続間の距離Δｄは、以下の式（４）で与えられる。
Δｄ＝（Ｃ０／√ε）×（ｔ２−ｔ１）／２ ・・・式（４）
When a signal is input to a line having two impedance discontinuities on the printed
Δd = (C0 / √ε) × (t2−t1) / 2 Formula (4)
これら２つの不連続点は、入力した信号の立ち上がり時間の半分以下の時間（ｔ２−ｔ１）より長い場合には、２つの不連続を区別できなくなる。従って、２つの不連続点間の距離の分解能ｄｍｉｎは信号の立ち上がり時間ｔｒを用いて、以下の式（５）で与えられる。
ｄｍｉｎ＝（Ｃ０／√ε）×ｔｒ／２ ・・・式（５）
When these two discontinuous points are longer than the time (t2-t1) which is half or less of the rise time of the input signal, the two discontinuities cannot be distinguished. Therefore, the resolution dmin of the distance between the two discontinuous points is given by the following equation (5) using the signal rise time tr.
dmin = (C0 / √ε) × tr / 2 Formula (5)
式（５）から、２つの不連続点間の距離分解能が信号の立ち上がり時間に比例することがわかる。従って、信号の転送スピートが速くなり、信号の立ち上がり時間が短くなると、微小区間のインピーダンス不連続が無視できなくなる。 From equation (5), it can be seen that the distance resolution between two discontinuities is proportional to the rise time of the signal. Therefore, when the signal transfer speed is increased and the rise time of the signal is shortened, impedance discontinuity in a minute section cannot be ignored.
信号パッド４とグラウンドパッド７の間隔を式（５）から求められる間隔よりも広げた場合には、リターン電流１８の迂回に寄生するインダクタンスの影響が無視できなくなり、信号波形にリンギングが発生すると考えられる。式（５）を変形することで上記の式（１）が得られる。
When the interval between the
図３は、リターン電流の迂回距離が１［ｍｍ］の場合及び５［ｍｍ］の場合で測定した信号波形を示すグラフである。図３に示すように、リターン電流の迂回距離が１［ｍｍ］の場合に比べ、リターン電流の迂回距離が５［ｍｍ］の場合は、リンギングが大きい。 FIG. 3 is a graph showing signal waveforms measured when the return current bypass distance is 1 [mm] and 5 [mm]. As shown in FIG. 3, the ringing is larger when the return current bypass distance is 5 [mm] than when the return current bypass distance is 1 [mm].
プリント配線板の絶縁層の比誘電率εは４．３であり、入力信号の立ち上がり時間ｔｒは、５０［ｐｓｅｃ］である。式（５）に代入すると、以下の式（６）となる。
ｄｍｉｎ＝（Ｃ０／√ε）×ｔｒ／２
＝（３．０／√４．３）×５０／２
≒４［ｍｍ］ ・・・式（６）
The dielectric constant ε of the insulating layer of the printed wiring board is 4.3, and the rise time tr of the input signal is 50 [psec]. Substituting into equation (5) yields equation (6) below.
dmin = (C0 / √ε) × tr / 2
= (3.0 / √4.3) × 50/2
≒ 4 [mm] ... Formula (6)
このため、リターン電流の迂回距離が５［ｍｍ］では、信号波形に発生するリンギングが大きくなったと考えられる。 For this reason, it is considered that the ringing generated in the signal waveform is increased when the detour distance of the return current is 5 [mm].
以上の検討に基づくと、信号パッドから式（１）で算出される半径Ｄ／２の内部にグラウンドパッド２５５を設けることで、信号品質を確保できると考えられる。これより、グラウンドパッド２５５，２５５間の間隔をＤ＝（Ｃ０×ｔｒ）／（２×√ε）以下で配置することで、信号に発生するリンギングを抑制できることを見出したものである。
Based on the above examination, it is considered that the signal quality can be secured by providing the
次に、リターン電流経路の確保と信号配線の引き出しについて検討する。ヴィアには、異電位とのショートを避けるために、クリアランス１５が設けられる。クリアランスとは、ヴィアと同心円状に異電位の導体の配置を禁止した領域である。
Next, consideration will be given to securing a return current path and drawing out signal wiring. The via is provided with a
図５に示した比較例のプリント配線板では、信号ヴィア５のクリアランス１５によって、グラウンドプレーン１０が分断されているため、リターン電流経路が確保できない。ヴィアやクリアランスを小径化することで、グラウンドプレーンの分断を回避することも考えられるが、プリント配線板の製造コストが増加する。
In the printed wiring board of the comparative example shown in FIG. 5, since the
更に、図７は、別の比較例のプリント配線板の表層（第１表層）を示す平面図である。表層（第１表層）から信号配線で引き出される１列目及び２列目の信号パッド４において、リンギングを抑制するには、グラウンドパッド７を近接して配置する必要がある。この図７では、１列目にグラウンドパッド７を配置している。これにより、信号パッドとグラウンドパッドとの間隔が狭まり、信号品質を改善することが期待できるが、２列目の信号パッドから信号配線を引き出すことができず、使用できる信号パッドの数は少なくなる。
FIG. 7 is a plan view showing a surface layer (first surface layer) of a printed wiring board of another comparative example. In order to suppress ringing in the first and
これに対し、本実施形態では、グラウンドプレーン２１４が分断しないように、信号ヴィア２３３はグループ化して配置し、信号ヴィア２３３のグループ間には、グラウンドプレーン２１４が設けられており、リターン電流経路を確保することができる。
On the other hand, in the present embodiment, the
また、本実施形態では、２列目にグラウンドパッド２５５を配置している。したがって、表層２０１において、信号パッド２３１におけるリンギングが抑制されると共に、信号パッド２３１から信号配線２１２を引き出すスペースが確保される。更に本実施形態では、隣接する２つのグラウンドパッド２５５，２５５を１つのグラウンドヴィア２５６でグラウンドプレーン２１４に接続することで、グラウンドヴィア数を削減でき、表層２０２において信号配線２１３を引き出すスペースを確保することができる。また、表層２０１における３列目の信号パッド２４１に接続される信号配線２１２を２列目の信号パッド２３１とグラウンドパッド２５５の間、及び１列目の信号パッド２３１，２３１の間を通して矢印Ｘ方向に引き出すことができる。
In the present embodiment, the
以上、本実施形態のプリント配線板によれば、必要最小限の数のグラウンドパッド２５５で、信号のリンギングを抑制できる信号パッド２３１，２３２、特に信号パッド２３１の数を増加させることができる。そして、信号パッド２３１，２３２（特に信号パッド２３１）とグラウンドパッド２５５との間隔が適正化され、信号波形のリンギングを抑制されるので、信号品質を確保することができる。また、２列目にグラウンドパッド２５５を配置したので、グラウンドヴィア２５６は、表層２０１における信号配線２１２の引き出しを阻害せず、信号配線２１２を引き出すことができる。したがって、小型のプリント配線板（小型の半導体パッケージ）で必要な信号パッドの数を確保することができる。
As described above, according to the printed wiring board of the present embodiment, it is possible to increase the number of
また、電極パッドの２列目に２つのグラウンドパッド２５５を隣接して配置して、１列目と２列目の間に配置した１つのグラウンドヴィア２５６に接続している。したがって、表層２０２における信号配線２１３の引き出しを阻害するヴィアが少なくなり、信号配線２１３の引き出しスペースが広がり、信号配線２１３を容易に引き出すことができる。
Further, two
（実施例１）
図２（ａ）に示した電極パッド２１１を、１［ｍｍ］間隔でアレイ状に配置した。電極パッド２１１の直径は０．６［ｍｍ］とし、配線幅は０．１２５［ｍｍ］とした。１［ｍｍ］間隔で配置された電極パッド２１１間に配置できる配線は１本である。クリアランスは１［ｍｍ］とした。
Example 1
The
１列目に配置された信号パッド２３１は、表層２０１で信号配線２１２に接続されて、外側へ引き出される。２列目に配置された信号パッド２３１は、１列目に配置された信号パッド２３１，２３１の間を通して信号配線２１２で外側へ引き出される。３列目から５列目までに配置された信号パッド２３１は、それぞれ信号ヴィア２３３に接続され、表層２０２の信号配線２１３に接続され、外側へ引き出される。
The
グラウンドプレーン２１４と電源プレーン２１５が信号ヴィア２３３のクリアランスで分断されないように、信号ヴィア２３３はグループＧ１，Ｇ２，Ｇ３にグループ化されて、正方最密構造で配置されている。
The signal vias 233 are grouped into groups G1, G2, and G3 and arranged in a square close-packed structure so that the
これにより、図２（ｂ）において、ヴィアのグループＧ１，Ｇ２（Ｇ２，Ｇ３）間には、１［ｍｍ］幅のグラウンドプレーン２１４を設けることができる。６列目と７列目には、グラウンドパッド２５１と電源パッド２５２が配置されている。
Accordingly, in FIG. 2B, a
２列目に２つのグラウンドパッド２５５，２５５が互いに隣接して配置され、１列目と２列目の間に配置した１つのグラウンドヴィア２５６に接続されている。これにより、図２（ｄ）において、２列目と３列目には、２．４［ｍｍ］の配線を引き出すスペースを確保することができる。
Two
プリント配線板の絶縁層の比誘電率は、プリント配線板の基材によって決まる値である。ガラスクロスにエポキシ樹脂を含浸した基材は、比誘電率が４．３であり、信号の立ち上がり時間として５０［ｐｓｅｃ］を想定する。式（１）から、全信号パッドに対して半径２［ｍｍ］の内部にグラウンドパッド２５５を配置することで、信号特性を確保することができる。２列目に２つのグラウンドパッド２５５，２５５を配置し、グラウンドパッド２５５，２５５の組み合わせを２［ｍｍ］間隔で繰り返して配置することで、全ての信号パッドに対して半径２［ｍｍ］の円の内部にグラウンドパッド２５５を設けることができる。
The relative dielectric constant of the insulating layer of the printed wiring board is a value determined by the substrate of the printed wiring board. The base material in which the glass cloth is impregnated with the epoxy resin has a relative dielectric constant of 4.3, and assumes a signal rise time of 50 [psec]. From the equation (1), the signal characteristics can be ensured by disposing the
［第２実施形態］
次に、本発明の第２実施形態に係るプリント回路板について説明する。図４は、本発明の第２実施形態に係るプリント回路板のプリント配線板の各層の一部を示す平面図である。なお、本第２実施形態において、上記第１実施形態と同様の構成については、同一符号を付して説明を省略する。
[Second Embodiment]
Next, a printed circuit board according to a second embodiment of the present invention will be described. FIG. 4 is a plan view showing a part of each layer of the printed wiring board of the printed circuit board according to the second embodiment of the present invention. Note that in the second embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted.
図４（ａ）は第１表層の平面図、図４（ｂ）は第１内層の平面図、図４（ｃ）は第２内層の平面図、図４（ｄ）は第２表層の平面図である。本第２実施形態のプリント配線板は、上記第１実施形態と同様、４層のプリント配線板である。プリント配線板は、第１導体層である表層（第１表層）２０１Ａと、第２導体層である表層（第２表層）２０２Ａと、第３導体層である内層（第１内層）２０３Ａと、第４導体層である内層（第２内層）２０４Ａとが絶縁層を介して積層されて形成されている。表層２０１Ａと表層２０２Ａとの間には、内層２０３Ａ，２０４Ａが配置されている。そして、表層２０１Ａには、半導体パッケージが実装されている。
4A is a plan view of the first surface layer, FIG. 4B is a plan view of the first inner layer, FIG. 4C is a plan view of the second inner layer, and FIG. 4D is a plan view of the second surface layer. FIG. The printed wiring board of the second embodiment is a four-layer printed wiring board as in the first embodiment. The printed wiring board includes a surface layer (first surface layer) 201A that is a first conductor layer, a surface layer (second surface layer) 202A that is a second conductor layer, an inner layer (first inner layer) 203A that is a third conductor layer, An inner layer (second inner layer) 204A, which is a fourth conductor layer, is formed by being laminated via an insulating layer.
プリント配線板は、表層２０１Ａにアレイ状（即ち格子状）に配置され、半導体パッケージのアレイ状に配置された複数の電極パッドに接合端子（はんだボール）で接合される複数の電極パッド２１１Ａを備えている。本実施形態では、複数の電極パッド２１１Ａは、互いに等間隔に正方格子状に配列されている。また、プリント配線板は、表層２０１Ａに形成された複数の信号配線（第１信号配線）２１２と、表層２０２Ａに形成された複数の信号配線（第２信号配線）２１３と、を備えている。また、プリント配線板は、内層２０３Ａに形成され、グラウンド電位が供給されるグラウンドプレーン２１４Ａと、内層２０４Ａに形成され、電源電位が供給される電源プレーン２１５Ａと、を備えている。
The printed wiring board includes a plurality of
複数の電極パッド２１１Ａには、外側から内側に向かって１列目及び２列目に配置され、各信号配線２１２に電気的に接続された複数の信号パッド（第１信号パッド）２３１が含まれている。１列目の電極パッド２１１Ａは、全て信号パッド２３１である。
The plurality of
また、複数の電極パッド２１１Ａには、外側から内側にむかって３列目以降、具体的には、３列目から５列目までに配置された複数の信号パッド（第２信号パッド）２３２が含まれている。また、複数の電極パッド２１１Ａには、６列目及び７列目において交互に配置されたグラウンドパッド２５１及び電源パッド２５２が含まれている。
The plurality of
更に、複数の電極パッド２１１Ａには、２列目に配置された複数のグラウンドパッド（第１グラウンドパッド）２５５が含まれている。なお、複数の電極パッド２１１には、５列目に配置された電源パッド２５２が含まれている。
Further, the plurality of
更に、本第２実施形態では、複数の電極パッド２１１Ａには、３列目にグラウンドパッド２５５に隣接して配置され、隣接するグラウンドパッド２５５に信号配線２５９で電気的に接続されたグラウンドパッド（第２グラウンドパッド）２５８が含まれている。
Furthermore, in the second embodiment, the plurality of
１列目及び２列目の信号パッド２３１は、それぞれ信号配線２１２に電気的に接続されて、表層２０１Ａにおいて信号配線２１２で矢印Ｘ方向に引き出される。具体的に説明すると、１列目の信号パッド２３１に接続された信号配線２１２は、そのまま矢印Ｘ方向に引き出されるよう配線されている。２列目の信号パッド２３１に接続された信号配線２１２は、１列目の信号パッド２３１，２３１の間を通過して矢印Ｘ方向に引き出されるよう配線されている。
The
また、３列目から５列目までの信号パッド２３２の近傍には、表層２０１Ａから表層２０２Ａまで貫通する信号ヴィア２３３がそれぞれ設けられている。そして、信号パッド２３２と、この信号パッド２３２に隣接する信号ヴィア２３３とが信号配線２３４で電気的に接続されている。更に、図４（ｄ）に示すように、表層２０２Ａにて信号ヴィア２３３がそれぞれ信号配線２１３に電気的に接続されている。つまり、３列目から５列目までの各信号パッド２３２は、信号ヴィア２３３を介して信号配線２１３に電気的に接続されて、表層２０２Ａにおいて信号配線２１３で矢印Ｘ方向に引き出される。即ち、各信号パッド２３２は、信号ヴィア２３３で表層２０２Ａに引き出され、信号配線２１３で矢印Ｘ方向に引き出される。
In addition, signal vias 233 penetrating from the
信号ヴィア２３３とグラウンドプレーン２１４Ａとの間、及び信号ヴィア２３３と電源プレーン２１５Ａとの間には、図４（ｂ）及び図４（ｃ）に示すように、所定のクリアランスを設ける必要がある。そして、グラウンドプレーン２１４Ａと電源プレーン２１５Ａが信号ヴィア２３３のクリアランスで分断されないように、複数の信号ヴィア２３３は、グループ化してアレイ状の最密構造で配置されている。
As shown in FIG. 4B and FIG. 4C, it is necessary to provide a predetermined clearance between the signal via 233 and the
グラウンドプレーン２１４Ａには、各グループＧ１１，Ｇ１２，Ｇ１３の信号ヴィア２３３の束がグラウンドプレーン２１４Ａとクリアランスを有して貫通する開口部Ｒ２１，Ｒ２２，Ｒ２３が形成されている。グラウンドプレーン２１４Ａには、開口部がグループＧ１１，Ｇ１２，Ｇ１３の数だけ互いに間隔をあけて複数形成されている。これにより、グラウンドプレーン２１４Ａは、信号ヴィア２３３に必要なクリアランスで分断されない。
The
また、電源プレーン２１５Ａには、各グループＧ１１，Ｇ１２，Ｇ１３の信号ヴィア２３３の束が電源プレーン２１５Ａとクリアランスを有して貫通する開口部Ｒ３１，Ｒ３２，Ｒ３３が形成されている。電源プレーン２１５Ａには、開口部がグループＧ１１，Ｇ１２，Ｇ１３の数だけ互いに間隔をあけて複数形成されている。これにより、電源プレーン２１５Ａは、信号ヴィア２３３に必要なクリアランスで分断されない。
The
本第２実施形態では、グラウンドパッド２５５の間隔及びグラウンドパッド２５８の間隔を、上記第１実施形態で述べた式（１）から算出される間隔Ｄ以下としている。
In the second embodiment, the distance between the
本第２実施形態のプリント配線板によれば、上記第１実施形態と同様、必要最小限の数のグラウンドパッド２５５，２５８で、信号のリンギングを抑制できる信号パッド２３１，２３２、特に、信号パッド２３１の数を増加させることができる。そして、信号パッド２３１，２３２（特に、信号パッド２３１）とグラウンドパッド２５５，２５８との間隔が適正化され、信号波形のリンギングを抑制されるので、信号品質を確保することができる。また、信号配線の引き出しを阻害するヴィアが少なくなり、信号配線の引き出しスペースが広がり、信号配線を引き出すことができる。
According to the printed wiring board of the second embodiment, as in the first embodiment, the
更に、本第２実施形態では、グラウンドパッド２５５にグラウンドパッド２５８を接続したので、信号品質が確保できる範囲をより広範囲とすることができ、信号品質が更に向上する。
Further, in the second embodiment, since the
（実施例２）
図４（ａ）に示した電極パッド２１１Ａを、１［ｍｍ］間隔でアレイ状に配置した。電極パッド２１１Ａの直径は０．６［ｍｍ］とし、配線幅は０．１２５［ｍｍ］とした。１［ｍｍ］間隔で配置されたパッド間に配置できる配線は１本である。クリアランスは１［ｍｍ］とした。
(Example 2)
The
１列目に配置された信号パッド２３１は、表層２０１Ａで信号配線２１２に接続されて、外側へ引き出される。２列目に配置された信号パッド２３１は、１列目に配置された信号パッド２３１，２３１の間を通して信号配線２１２で外側へ引き出される。３列目から５列目までに配置された信号パッド２３１は、それぞれ信号ヴィア２３３に接続され、表層２０２Ａの信号配線２１３に接続され、外側へ引き出される。
The
グラウンドプレーン２１４Ａと電源プレーン２１５Ａが信号ヴィア２３３のクリアランスで分断されないように、信号ヴィア２３３はグループＧ１１，Ｇ１２，Ｇ１３にグループ化されて、正方最密構造で配置されている。
The signal vias 233 are grouped into groups G11, G12, and G13 and arranged in a square close-packed structure so that the
これにより、図４（ｂ）において、ヴィアのグループＧ１１，Ｇ１２（Ｇ１２，Ｇ１３）間には、１［ｍｍ］幅のグラウンドプレーン２１４Ａを設けることができる。
Thus, in FIG. 4B, a
２列目と３列目に跨って２つのグラウンドパッド２５５，２５８が隣接して配置され、１列目と２列目の間に配置した１つのグラウンドヴィア２５６に接続されている。これにより、図４（ｄ）において、２列目と３列目には、２．４［ｍｍ］の配線を引き出すスペースを確保することができる。２列目と３列目に隣接して２つのグラウンドパッド２５５，２５８を配置し、グラウンドパッド２５５，２５８の組み合わせを３［ｍｍ］間隔で繰り返して配置することで、全信号パッドに対して半径２［ｍｍ］の円の内部にグラウンドパッドを設けることができる。
Two
なお、本発明は、以上説明した実施形態に限定されるものではなく、多くの変形が本発明の技術的思想内で当分野において通常の知識を有する者により可能である。 The present invention is not limited to the embodiments described above, and many modifications can be made by those having ordinary knowledge in the art within the technical idea of the present invention.
上記実施形態では、複数の電極パッドを正方格子状に配置したが、三角格子状に配置しても本発明は適用可能である。 In the above embodiment, the plurality of electrode pads are arranged in a square lattice shape, but the present invention can be applied even if they are arranged in a triangular lattice shape.
また、上記実施形態では、４層のプリント配線板について説明したが、３層のプリント配線板であっても本発明は適用可能である。例えば、第１導体層に第１信号配線及び電極パッドを配置し、第２導体層に第２信号配線を配置し、第３導体層に、グラウンドプレーン及び電源プレーンを配置する構成や、第１導体層又は第２導体層に電源配線を設ける構成であってもよい。また、第１導体層及び第３導体層が表層であり、第２導体層が内層であってもよい。また、４層以上のプリント配線板であっても、本発明は適用可能である。 In the above embodiment, a four-layer printed wiring board has been described. However, the present invention can be applied even to a three-layer printed wiring board. For example, the first signal wiring and the electrode pad are arranged in the first conductor layer, the second signal wiring is arranged in the second conductor layer, and the ground plane and the power plane are arranged in the third conductor layer. The power supply wiring may be provided on the conductor layer or the second conductor layer. Further, the first conductor layer and the third conductor layer may be surface layers, and the second conductor layer may be an inner layer. Further, the present invention can be applied even to a printed wiring board having four or more layers.
また、上記実施形態では、グラウンドヴィア及び電源ヴィアがスルーホールである場合について説明したが、ブラインドヴィアであってもよい。また、第２導体層が内層の場合には、信号ヴィアは、スルーホールに限らず、ブラインドヴィアであってもよい。 In the above-described embodiment, the case where the ground via and the power via are through holes has been described. However, blind vias may be used. When the second conductor layer is an inner layer, the signal via is not limited to a through hole, and may be a blind via.
また、上記実施形態では、表層２０１（２０１Ａ）、内層２０３（２０３Ａ）、内層２０４（２０４Ａ）、表層２０２（２０２Ａ）の順に積層配置される場合について説明したが、内層２０３（２０３Ａ）と内層２０４（２０４Ａ）との配置関係が逆であってもよい。
Moreover, although the said embodiment demonstrated the case where the surface layer 201 (201A), the inner layer 203 (203A), the inner layer 204 (204A), and the surface layer 202 (202A) were laminated | stacked in order, the inner layer 203 (203A) and the
また、上記実施形態では、半導体パッケージが、ＢＧＡ型の半導体パッケージである場合について説明したが、これに限定するものではなく、例えばＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）型の半導体パッケージであっても、本発明は適用可能である。 In the above embodiment, the case where the semiconductor package is a BGA type semiconductor package has been described. However, the present invention is not limited to this. For example, the present invention may be applied to an LGA (Land Grid Array) type semiconductor package. Is applicable.
１００…プリント回路板、２００…プリント配線板、２０１…表層（第１導体層）、２０２…表層（第２導体層）、２０３…内層（第３導体層）、２１１…電極パッド、２１２…信号配線（第１信号配線）、２１３…信号配線（第２信号配線）、２１４…グラウンドプレーン、２３１…信号パッド（第１信号パッド）、２３２…信号パッド（第２信号パッド）、２３３…信号ヴィア、２５５…グラウンドパッド（第１グラウンドパッド）、２５６…グラウンドヴィア、２５８…グラウンドパッド（第２グラウンドパッド）、３００…半導体パッケージ
DESCRIPTION OF
Claims (6)
前記第１導体層に格子状に配置された接合用の複数の電極パッドと、
前記第１導体層に配置された複数の第１信号配線と、
前記第２導体層に配置された複数の第２信号配線と、
前記第３導体層に配置されたグラウンドプレーンと、を備え、
前記複数の電極パッドには、
外側から内側に向かって１列目及び２列目に配置され、前記複数の第１信号配線に接続された複数の第１信号パッドと、
３列目以降に配置され、複数の信号ヴィアを介して前記複数の第２信号配線に接続された複数の第２信号パッドと、
前記２列目に配置され、複数のグラウンドヴィアを介して前記グラウンドプレーンに接続された複数の第１グラウンドパッドと、が含まれており、
光速度をＣ０、信号の立ち上がり時間をｔｒ、前記絶縁層の比誘電率をεとしたとき、前記複数の第１グラウンドパッドは、前記各第１グラウンドパッドの間隔が（Ｃ０×ｔｒ）／（２×√ε）以下となるように配置されていることを特徴とするプリント配線板。 In the printed wiring board formed by arranging the first conductor layer, the second conductor layer, and the third conductor layer via the insulating layer,
A plurality of electrode pads for bonding arranged in a grid pattern on the first conductor layer;
A plurality of first signal wires disposed in the first conductor layer;
A plurality of second signal wires arranged in the second conductor layer;
A ground plane disposed on the third conductor layer,
The plurality of electrode pads include
A plurality of first signal pads arranged in a first row and a second row from the outside to the inside and connected to the plurality of first signal wires;
A plurality of second signal pads arranged in the third row and thereafter and connected to the plurality of second signal wirings via a plurality of signal vias;
A plurality of first ground pads arranged in the second row and connected to the ground plane via a plurality of ground vias;
When the light velocity is C0, the signal rise time is tr, and the relative dielectric constant of the insulating layer is ε, the intervals between the first ground pads are (C0 × tr) / ( 2. A printed wiring board, wherein the printed wiring board is arranged to be 2 × √ε) or less.
前記２列目の第１信号パッドに接続される前記第１信号配線は、前記１列目の第１信号パッドの間を通過して配線されていることを特徴とする請求項１に記載のプリント配線板。 The electrode pads in the first row are all the first signal pads;
The first signal line connected to the first signal pad of the second column is wired passing through between the first signal pads of the first column. Printed wiring board.
前記グラウンドプレーンには、前記複数の信号ヴィアを分けてグループ化した際に各グループの信号ヴィアの束が前記グラウンドプレーンとクリアランスを有して貫通する開口部が、互いに間隔をあけて複数形成されていることを特徴とする請求項１又は２に記載のプリント配線板。 The third conductor layer is disposed between the first conductor layer and the second conductor layer;
In the ground plane, when the plurality of signal vias are divided and grouped, a plurality of openings through which the bundle of signal vias of each group penetrates the ground plane with clearance are formed at intervals. The printed wiring board according to claim 1, wherein the printed wiring board is provided.
前記３列目に前記第１グラウンドパッドに隣接して配置され、隣接する前記第１グラウンドパッドに接続された第２グラウンドパッドが含まれていることを特徴とする請求項１乃至４のいずれか１項に記載のプリント配線板。 The plurality of electrode pads include
5. The second ground pad arranged adjacent to the first ground pad in the third row and connected to the adjacent first ground pad is included in the third row. The printed wiring board according to item 1.
前記プリント配線板の前記第１導体層に実装された半導体パッケージと、を備えたことを特徴とするプリント回路板。 The printed wiring board according to any one of claims 1 to 5,
And a semiconductor package mounted on the first conductor layer of the printed wiring board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012256794A JP6039380B2 (en) | 2012-11-22 | 2012-11-22 | Printed wiring board, printed circuit board, and electronic equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012256794A JP6039380B2 (en) | 2012-11-22 | 2012-11-22 | Printed wiring board, printed circuit board, and electronic equipment |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2014107298A true JP2014107298A (en) | 2014-06-09 |
| JP2014107298A5 JP2014107298A5 (en) | 2016-01-14 |
| JP6039380B2 JP6039380B2 (en) | 2016-12-07 |
Family
ID=51028558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012256794A Active JP6039380B2 (en) | 2012-11-22 | 2012-11-22 | Printed wiring board, printed circuit board, and electronic equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6039380B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200012727A (en) * | 2018-07-26 | 2020-02-05 | 쿄세라 코포레이션 | Wiring substrate |
| CN111741600A (en) * | 2020-06-30 | 2020-10-02 | 新华三技术有限公司 | Circuit board and electronic equipment |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10303562A (en) * | 1997-04-30 | 1998-11-13 | Toshiba Corp | Printed wiring board |
| JPH10303564A (en) * | 1997-04-25 | 1998-11-13 | Canon Inc | Method for wiring multilayered substrate mounting array-shaped connection type ic |
| JP2008227168A (en) * | 2007-03-13 | 2008-09-25 | Elpida Memory Inc | Method for arranging via, and method for manufacturing wiring substrate |
| JP2012119648A (en) * | 2010-12-03 | 2012-06-21 | Stats Chippac Ltd | Semiconductor device and method for forming pad layout of flip chip semiconductor die |
-
2012
- 2012-11-22 JP JP2012256794A patent/JP6039380B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10303564A (en) * | 1997-04-25 | 1998-11-13 | Canon Inc | Method for wiring multilayered substrate mounting array-shaped connection type ic |
| JPH10303562A (en) * | 1997-04-30 | 1998-11-13 | Toshiba Corp | Printed wiring board |
| JP2008227168A (en) * | 2007-03-13 | 2008-09-25 | Elpida Memory Inc | Method for arranging via, and method for manufacturing wiring substrate |
| JP2012119648A (en) * | 2010-12-03 | 2012-06-21 | Stats Chippac Ltd | Semiconductor device and method for forming pad layout of flip chip semiconductor die |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200012727A (en) * | 2018-07-26 | 2020-02-05 | 쿄세라 코포레이션 | Wiring substrate |
| CN110784996A (en) * | 2018-07-26 | 2020-02-11 | 京瓷株式会社 | Wiring board |
| KR102262073B1 (en) | 2018-07-26 | 2021-06-08 | 교세라 가부시키가이샤 | Wiring substrate |
| CN110784996B (en) * | 2018-07-26 | 2022-03-22 | 京瓷株式会社 | Wiring board |
| CN111741600A (en) * | 2020-06-30 | 2020-10-02 | 新华三技术有限公司 | Circuit board and electronic equipment |
| CN111741600B (en) * | 2020-06-30 | 2023-09-29 | 新华三技术有限公司 | Circuit board and electronic equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6039380B2 (en) | 2016-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9192044B2 (en) | Printed wiring board, semiconductor package, and printed circuit board | |
| JP5522077B2 (en) | Semiconductor device | |
| TWI573229B (en) | Wiring substrate | |
| JP6452270B2 (en) | Printed circuit boards and electronic equipment | |
| JP2017539090A5 (en) | ||
| JP5964957B2 (en) | Structure for high-speed signal integrity in a semiconductor package with a single metal layer substrate | |
| JP2006128633A (en) | Multi-terminal device and printed wiring board | |
| KR20100002113A (en) | Semiconductor device and semiconductor integrated circuit | |
| US9209240B2 (en) | Metal-oxide-metal capacitor structure | |
| JP2007121180A (en) | Testing device test method for semiconductor device | |
| JP2013236039A (en) | Semiconductor device | |
| TW201528884A (en) | Circuit board and electronic assembely | |
| JP6039380B2 (en) | Printed wiring board, printed circuit board, and electronic equipment | |
| US20080251286A1 (en) | Method For Increasing a Routing Density For a Circuit Board and Such a Circuit Board | |
| WO2009110355A1 (en) | Mounting structure and method for manufacturing same | |
| JP2010192767A (en) | Wiring board and semiconductor device | |
| CN107632255B (en) | Test fixture plate | |
| JP2021028927A (en) | Semiconductor device, manufacturing method of the same, and electronic device | |
| US20110037556A1 (en) | Printed circuit board | |
| JP2011228486A (en) | Electronic apparatus | |
| JP5955124B2 (en) | Wiring board | |
| JP2014003174A (en) | Bga package | |
| JP2014107298A5 (en) | Printed wiring board, printed circuit board, and electronic equipment | |
| JP2012089541A (en) | Multilayer circuit board | |
| JP2009283873A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151118 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161104 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6039380 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |