JP2014089487A - Power device unit - Google Patents

Power device unit Download PDF

Info

Publication number
JP2014089487A
JP2014089487A JP2011033802A JP2011033802A JP2014089487A JP 2014089487 A JP2014089487 A JP 2014089487A JP 2011033802 A JP2011033802 A JP 2011033802A JP 2011033802 A JP2011033802 A JP 2011033802A JP 2014089487 A JP2014089487 A JP 2014089487A
Authority
JP
Japan
Prior art keywords
current
terminal
gate
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011033802A
Other languages
Japanese (ja)
Inventor
Naoyuki Nakamura
尚幸 中村
Hiroyuki Miyaji
博幸 宮地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2011033802A priority Critical patent/JP2014089487A/en
Priority to PCT/JP2012/000757 priority patent/WO2012111273A1/en
Publication of JP2014089487A publication Critical patent/JP2014089487A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H03K17/785—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a power device unit capable of precisely controlling gate current with a simple circuit configuration.SOLUTION: A power device unit 1 having a power device 105 includes: a variable voltage source 107 that generates a variable voltage; a level shift circuit 103 that overlaps the a voltage from a source terminal with an ON voltage when a gate terminal performs an ON operation or an OFF voltage when the gate terminal performs an OFF operation according to a voltage generated by the variable voltage source 107; a current gate driver 104 that outputs a gate current according to a voltage output from the level shift circuit 103; a current control terminal 114 provided on an output terminal of the current gate driver 104; and a gate current setting section 108 that changes the gate current according to the output voltage from the variable voltage source 107 via the current control terminal 114.

Description

本発明は、インバータシステム等の上アームのパワーデバイスにおいて、ゲート電流値を制御するために専用の制御線を増やすことなく、上アームの制御電源電圧値を利用し、ゲート電流を細かく制御することを可能にするパワーデバイス装置に関する。   In the power device of the upper arm such as an inverter system, the present invention uses the control power supply voltage value of the upper arm to finely control the gate current without increasing the dedicated control line for controlling the gate current value. The present invention relates to a power device apparatus that enables

従来、インバータシステム等のパワーデバイスは、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）が使われ、定電圧駆動方式のゲートドライバにより、パワーデバイスの駆動が制御されることが多かった。   Conventionally, MOSFETs (Metal Oxide Field Effect Effect Transistor) and IGBTs (Insulated Gate Bipolar Transistors) have been used for power devices such as inverter systems, and the driving of power devices can be controlled by a constant voltage drive type gate driver. There were many.

近年、オン抵抗が低く高速で動作する次世代のパワーデバイスとして、ＧａＮ・ＧＩＴデバイスが登場している。ＧａＮ・ＧＩＴデバイスの駆動を制御するためのゲートドライバとしては、定電流駆動方式が注目されている。具体的には、定電流を発生する定電流回路により、ＧａＮ・ＧＩＴデバイスのゲートに定電流を印加する、または、印加しないことによって、ＧａＮ・ＧＩＴデバイスがオンオフ動作をする。定電流回路は、通常はリニア回路のバイアス電流として使われていることが多い。オンオフ動作と定電流回路の組合せは、発振回路などに使われている（例えば、特許文献１）。   In recent years, GaN / GIT devices have emerged as next-generation power devices with low on-resistance and operating at high speed. As a gate driver for controlling the driving of the GaN · GIT device, a constant current driving method has attracted attention. Specifically, the GaN GIT device is turned on and off by applying or not applying a constant current to the gate of the GaN GIT device by a constant current circuit that generates a constant current. The constant current circuit is usually used as a bias current for a linear circuit in many cases. A combination of an on / off operation and a constant current circuit is used in an oscillation circuit (for example, Patent Document 1).

特許文献１には、オンオフ動作と定電流回路の組合せからなる発振回路が開示され、この発振回路は、電源電圧に比例した定電流回路を備えている。この定電流回路は、電源電圧が高くなると、発振周波数が高くなる従来技術のＦ／Ｖ変換回路（周波数／電圧変換回路）である。   Patent Document 1 discloses an oscillation circuit composed of a combination of an on / off operation and a constant current circuit, and this oscillation circuit includes a constant current circuit proportional to a power supply voltage. This constant current circuit is a conventional F / V conversion circuit (frequency / voltage conversion circuit) in which the oscillation frequency increases as the power supply voltage increases.

特開平４−１３３１１３号公報JP-A-4-133113

従来技術に示された回路では、パワーデバイス装置のゲート電流を細かく制御するためにゲート制御線とフォトカプラなどの回路を増やす必要がある。また、逆に回路を単純にすると、パワーデバイス装置のゲート電流の細かい制御が難しいという課題があった。   In the circuit shown in the prior art, it is necessary to increase the number of gate control lines and photocouplers in order to finely control the gate current of the power device device. Conversely, if the circuit is simplified, there is a problem that it is difficult to finely control the gate current of the power device device.

前記課題に鑑み、本発明は、簡単な回路構成で、ゲート電流を細かく制御できるパワーデバイス装置を提供することを目的とする。   In view of the above problems, an object of the present invention is to provide a power device device capable of finely controlling a gate current with a simple circuit configuration.

上記目的を達成するために、本発明の一形態に係るパワーデバイス装置は、ソース端子と、ドレイン端子と、ゲート端子とを備え、前記ゲート端子に印加されたゲート電流によりオンオフ動作するパワーデバイスを備えたパワーデバイス装置であって、可変電圧を発生する可変電圧源と、前記可変電圧源から発生する電圧をゲートのオン電圧（または、後に説明するＩ／Ｖ変換回路によりオン電圧を電流に変換したオン電流）とし、前記ソ−ス端子の電圧を基準にオン電圧（またはオン電流）を重畳できるような構成を持ち、かつ０Ｖまたは負電圧のオフ電圧を前記ソ−ス端子の電圧を基準にオフ電圧を重畳できるような構成を持つレベルシフト回路と、前記レベルシフト回路から出力される電圧に応じて前記ゲート電流を出力する電流ゲートドライバ（または、後に説明するゲート電流設定抵抗）を備える。また、前記電流ゲートドライバは、前記ゲートドライバの出力端に設けられた電流制御端子と、前記電流制御端子を介して、前記可変電圧源の出力電圧に応じて前記ゲート電流を変化させるゲート電流設定部とを備え、例えば、ゲート電流設定抵抗だけの場合と比べ、高精度の定電流のオン電流を設定可能である。   In order to achieve the above object, a power device device according to an aspect of the present invention includes a power device that includes a source terminal, a drain terminal, and a gate terminal, and that is turned on and off by a gate current applied to the gate terminal. The power device device includes a variable voltage source that generates a variable voltage, and converts the voltage generated from the variable voltage source into an on-voltage of a gate (or an on-voltage converted into a current by an I / V conversion circuit described later) On-current), and an on-voltage (or on-current) can be superimposed on the basis of the voltage at the source terminal, and the off-voltage of 0 V or negative voltage is referenced to the voltage at the source terminal. A level shift circuit configured to superimpose an off voltage on the current shift circuit, and a current gate that outputs the gate current according to the voltage output from the level shift circuit. Comprising a driver (or the gate current setting resistor to be described later). The current gate driver includes a current control terminal provided at an output terminal of the gate driver, and a gate current setting that changes the gate current according to the output voltage of the variable voltage source via the current control terminal. For example, compared with the case where only the gate current setting resistor is used, it is possible to set a highly accurate constant current.

この構成によれば、大電流負荷の時、絶縁型可変ＤＣＤＣコンバータの電源電圧を高くすることでゲート電流を増やし、小電流負荷の時、絶縁型可変ＤＣＤＣコンバータの電源電圧を低くすることでゲート電流を減らすことで最適のゲート電流に設定できる。これにより、回路構成を複雑にすることなく、ゲート電流を細かく制御することができる。   According to this configuration, the gate current is increased by increasing the power supply voltage of the isolated variable DCDC converter when the load is large, and the gate voltage is increased by decreasing the power supply voltage of the isolated variable DCDC converter when the load is small. By reducing the current, the optimum gate current can be set. Thereby, the gate current can be finely controlled without complicating the circuit configuration.

また、前記ゲート電流設定部は、Ｖ／Ｉ変換回路であり、前記Ｖ／Ｉ変換回路は、前記可変電圧源の出力電圧に比例して前記ゲート電流を設定することが好ましい。   Preferably, the gate current setting unit is a V / I conversion circuit, and the V / I conversion circuit sets the gate current in proportion to the output voltage of the variable voltage source.

この構成によれば、Ｖ／Ｉ変換回路により絶縁型可変ＤＣＤＣコンバータの出力電圧に比例してゲート電流を変化させることで、ゲート電流を精度よく制御することができる。   According to this configuration, the gate current can be accurately controlled by changing the gate current in proportion to the output voltage of the insulating variable DCDC converter by the V / I conversion circuit.

また、前記ゲート電流設定部は、Ｖ／Ｉ変換回路であり、前記Ｖ／Ｉ変換回路は、電流自乗回路を備えることが好ましい。   Moreover, it is preferable that the gate current setting unit is a V / I conversion circuit, and the V / I conversion circuit includes a current square circuit.

この構成によれば、ゲート電流をより精度よく制御することができる。   According to this configuration, the gate current can be controlled with higher accuracy.

また、前記可変電圧源の代わりに、前記ゲート端子のゲート電圧に所定の電圧を重畳するためのブートストラップ電源回路を備えることが好ましい。   It is preferable that a bootstrap power supply circuit for superimposing a predetermined voltage on the gate voltage of the gate terminal is provided instead of the variable voltage source.

この構成によれば、ゲート電流をより精度よく制御することができる。   According to this configuration, the gate current can be controlled with higher accuracy.

また、前記ゲート電流設定部の直前に、電圧サンプルホールド回路を備えることが好ましい。   Moreover, it is preferable that a voltage sample hold circuit is provided immediately before the gate current setting unit.

また、前記ゲート電流設定部の直後に、電流サンプルホールド回路を備えることが好ましい。   Moreover, it is preferable that a current sample hold circuit is provided immediately after the gate current setting unit.

この構成によれば、電源電圧をＶ／Ｉ変換回路で電流に変換し、サンプルホールド回路によりその電流を取り込むタイミングを固定し、次の取り込みまで電流をホールドすることができる。これにより、ＧａＮ・ＧＩＴデバイスのドレイン電流に合わせて最適のゲート電流を設定することが可能である。   According to this configuration, the power supply voltage can be converted into a current by the V / I conversion circuit, the timing at which the current is captured by the sample hold circuit can be fixed, and the current can be held until the next capture. Thereby, it is possible to set an optimum gate current in accordance with the drain current of the GaN / GIT device.

また、前記レベルシフト回路と前記電流ゲートドライバと前記ゲート電流設定部の代わりに、前記レベルシフト回路と前記電流ゲートドライバと前記ゲート電流設定部とが一体となったフォトカプラ・ドライバを備え、前記フォトカプラ・ドライバと前記パワーデバイスのゲート端子との間に、前記ゲート電流設定部としてゲート電流設定抵抗を備えることが好ましい。   In addition, instead of the level shift circuit, the current gate driver, and the gate current setting unit, a photocoupler driver in which the level shift circuit, the current gate driver, and the gate current setting unit are integrated, It is preferable that a gate current setting resistor is provided as the gate current setting unit between the photocoupler driver and the gate terminal of the power device.

この構成によれば、パワーデバイスのソースまたはドレインとゲートとの間に電位差を変化させることにより、ゲート電流を制御することができる。   According to this configuration, the gate current can be controlled by changing the potential difference between the source or drain of the power device and the gate.

本発明によると、簡単な回路構成で、ゲート電流を細かく制御できるパワーデバイス装置を提供することができる。   According to the present invention, it is possible to provide a power device device capable of finely controlling the gate current with a simple circuit configuration.

本発明の第１の実施形態に係るパワーデバイス装置の構成図である。1 is a configuration diagram of a power device device according to a first embodiment of the present invention. パワーデバイス装置に含まれるＶ／Ｉ変換回路の第１の構成図である。It is a 1st block diagram of the V / I conversion circuit contained in a power device apparatus. パワーデバイス装置に含まれるＶ／Ｉ変換回路の第２の構成図である。It is a 2nd block diagram of the V / I conversion circuit contained in a power device apparatus. パワーデバイス装置に含まれるＶ／Ｉ変換回路の第３の構成図である。It is a 3rd block diagram of the V / I conversion circuit contained in a power device apparatus. Ｖ／Ｉ変換回路に含まれる電流自乗回路の構成図である。It is a block diagram of the current square circuit contained in a V / I conversion circuit. ブートストラップ電源回路とその周辺回路の構成図である。It is a block diagram of a bootstrap power supply circuit and its peripheral circuits. Ｖ／Ｉ変換回路の第１の構成における入出力電流電圧特性を示す図である。It is a figure which shows the input-output current voltage characteristic in the 1st structure of a V / I conversion circuit. Ｖ／Ｉ変換回路の第２の構成における入出力電流電圧特性を示す図である。It is a figure which shows the input-output current voltage characteristic in the 2nd structure of a V / I conversion circuit. Ｖ／Ｉ変換回路の第３の構成における入出力電流電圧特性を示す図である。It is a figure which shows the input-output current voltage characteristic in the 3rd structure of a V / I conversion circuit. 本発明の第２の実施形態に係るパワーデバイス装置の構成図である。It is a block diagram of the power device apparatus which concerns on the 2nd Embodiment of this invention. 電圧Ｓ／Ｈ（サンプルホールド）回路の構成図である。It is a block diagram of a voltage S / H (sample hold) circuit. 本発明の第３の実施形態に係るパワーデバイス装置の構成図である。It is a block diagram of the power device apparatus which concerns on the 3rd Embodiment of this invention. 電流Ｓ／Ｈ（サンプルホールド）回路の構成図である。It is a block diagram of a current S / H (sample hold) circuit. 本発明の第４の実施形態に係るパワーデバイス装置の構成図である。It is a block diagram of the power device apparatus which concerns on the 4th Embodiment of this invention. 本発明の実施形態の比較例に係るパワーデバイス装置の構成図である。It is a block diagram of the power device apparatus which concerns on the comparative example of embodiment of this invention.

（第１の実施形態）
以下、本発明の実施例におけるパワーデバイス装置について、図面を参照しながら説明する。 (First embodiment)
Hereinafter, power device devices according to embodiments of the present invention will be described with reference to the drawings.

図１は、第１の実施形態に係るパワーデバイス装置の構成図である。   FIG. 1 is a configuration diagram of a power device device according to the first embodiment.

図１に示すように、本実施の形態に係るパワーデバイス装置１は、レベルシフト回路の一種であるフォトカプラ１０３と、電流ゲートドライバ１０４と、電流制御端子１１４と、ＧａＮ・ＧＩＴデバイス１０５と、ＣＰＵ（または制御ロジック）１０６と、絶縁型可変ＤＣＤＣコンバータ１０７と、Ｖ／Ｉ変換回路（電圧／電流変換回路）１０８と、主回路正電源１０９とを備えている。なお、ＣＰＵ（または制御ロジック）１０６は、以下、ＣＰＵ１０６を例として説明するが、ＣＰＵに限定されるものではなく、制御ロジックであってもよい。   As shown in FIG. 1, the power device device 1 according to the present embodiment includes a photocoupler 103 which is a kind of level shift circuit, a current gate driver 104, a current control terminal 114, a GaN / GIT device 105, A CPU (or control logic) 106, an insulating variable DCDC converter 107, a V / I conversion circuit (voltage / current conversion circuit) 108, and a main circuit positive power source 109 are provided. The CPU (or control logic) 106 will be described below using the CPU 106 as an example, but is not limited to the CPU and may be a control logic.

ＧａＮ・ＧＩＴデバイス１０５は、ＧａＮ基板に形成されたゲートインジェクショントランジスタであり、本発明の実施形態におけるパワーデバイスに相当する。ＧａＮ・ＧＩＴデバイス１０５は、オン抵抗が低く高速でオンオフ動作（スイッチ動作）するパワーデバイスとして機能する。   The GaN GIT device 105 is a gate injection transistor formed on a GaN substrate, and corresponds to a power device in the embodiment of the present invention. The GaN GIT device 105 functions as a power device that has a low on-resistance and performs an on / off operation (switching operation) at a high speed.

電流ゲートドライバ１０４は、ＧａＮ・ＧＩＴデバイス１０５のゲートに定電流のオン電流を印加するか、０Ｖまたは負電圧のオフ電圧を印加し、ＧａＮ・ＧＩＴデバイス１０５のオンオフ動作を制御する。なお、電流ゲートドライバに代えて、例えば、ゲート電流設定抵抗を用いてもよい。   The current gate driver 104 controls the on / off operation of the GaN / GIT device 105 by applying a constant on-current to the gate of the GaN / GIT device 105 or applying a 0V or negative off voltage. For example, a gate current setting resistor may be used instead of the current gate driver.

絶縁型可変ＤＣＤＣコンバータ１０７は、絶縁された可変電圧源であり、本発明の実施形態における可変電圧源に相当する。   The insulated variable DCDC converter 107 is an insulated variable voltage source, and corresponds to the variable voltage source in the embodiment of the present invention.

フォトカプラ１０３は、本発明におけるレベルシフト回路であり、上アームにおいて、数百ボルトの電圧遷移があるにもかかわらず、ＣＰＵ（または制御ロジック）１０６からの電流オンオフ信号（例えば、ＨまたはＬ）を伝達できる。   The photocoupler 103 is a level shift circuit according to the present invention, and a current on / off signal (for example, H or L) from the CPU (or control logic) 106 in spite of a voltage transition of several hundred volts in the upper arm. Can be transmitted.

Ｖ／Ｉ変換回路１０８は、本発明の実施形態におけるゲート電流設定部であり、電流ゲートドライバ１０４の出力端に設けられた電流制御端子１１４を介して、絶縁型可変ＤＣＤＣコンバータ１０７の出力電圧に応じてゲート電流を変化させる。   The V / I conversion circuit 108 is a gate current setting unit according to the embodiment of the present invention. The V / I conversion circuit 108 converts the output voltage of the isolated variable DCDC converter 107 via a current control terminal 114 provided at the output terminal of the current gate driver 104. The gate current is changed accordingly.

ＣＰＵ（または制御ロジック）１０６は、フォトカプラ１０３へ電流オンオフ信号を送ることで、フォトカプラ１０３の２次側出力端子に主回路負電源（主回路グランド）からフロートした電圧を発生させる。また、ＣＰＵ１０６は、絶縁型可変ＤＣＤＣコンバータ１０７の出力電圧が所望の値になるよう、絶縁型可変ＤＣＤＣコンバータ１０７の制御端子に信号を出力する。   The CPU (or control logic) 106 sends a current on / off signal to the photocoupler 103 to generate a voltage floated from the main circuit negative power supply (main circuit ground) at the secondary output terminal of the photocoupler 103. Further, the CPU 106 outputs a signal to the control terminal of the insulation type variable DCDC converter 107 so that the output voltage of the insulation type variable DCDC converter 107 becomes a desired value.

図１に示すように、レベルシフト回路の一種であるフォトカプラ１０３の２次側の正の電源端子と、電流ゲートドライバ１０４の正の電源端子と、Ｖ／Ｉ変換回路１０８の入力端子と、絶縁型可変ＤＣＤＣコンバータ１０７の正の電源端子とが、便宜上のノード１００と接続されている。また、フォトカプラ１０３の２次側の負の電源端子と、電流ゲートドライバ１０４の負の電源端子と、ＧａＮ・ＧＩＴデバイス１０５のソース端子と、絶縁型可変ＤＣＤＣコンバータ１０７の負の電源端子とが、便宜上のノード１１０と接続されている。また、フォトカプラ１０３の２次側の出力端子と、電流ゲートドライバ１０４の入力端子とが、便宜上のノード１０１と接続されている。また、電流ゲートドライバ１０４の出力端子は、ＧａＮ・ＧＩＴデバイス１０５のゲート端子１１１と電流制御端子１１４を介して接続されている。また、Ｖ／Ｉ変換回路１０８の出力端子は、電流ゲートドライバ１０４の電流制御端子１１４と接続されている。また、ＧａＮ・ＧＩＴデバイス１０５のドレイン端子は、主回路正電源１０９と接続されている。また、ＣＰＵ（または制御ロジック）１０６は、フォトカプラ１０３の１次側のアノード端子１１２とカソード端子１１３とそれぞれ接続され、同じくＣＰＵ（または制御ロジック）１０６は、絶縁型可変ＤＣＤＣコンバータ１０７の制御端子１１６と接続される構成を有する。   As shown in FIG. 1, a secondary positive power supply terminal of a photocoupler 103 which is a kind of level shift circuit, a positive power supply terminal of a current gate driver 104, an input terminal of a V / I conversion circuit 108, The positive power supply terminal of the insulation type variable DCDC converter 107 is connected to the node 100 for convenience. Further, a negative power supply terminal on the secondary side of the photocoupler 103, a negative power supply terminal of the current gate driver 104, a source terminal of the GaN / GIT device 105, and a negative power supply terminal of the insulated variable DCDC converter 107 are provided. For convenience, it is connected to the node 110. The secondary output terminal of the photocoupler 103 and the input terminal of the current gate driver 104 are connected to the node 101 for convenience. The output terminal of the current gate driver 104 is connected to the gate terminal 111 of the GaN / GIT device 105 via the current control terminal 114. The output terminal of the V / I conversion circuit 108 is connected to the current control terminal 114 of the current gate driver 104. The drain terminal of the GaN / GIT device 105 is connected to the main circuit positive power source 109. The CPU (or control logic) 106 is connected to the primary-side anode terminal 112 and the cathode terminal 113 of the photocoupler 103, and the CPU (or control logic) 106 is also the control terminal of the insulation type variable DCDC converter 107. 116 is connected to 116.

なお、ＧａＮ・ＧＩＴデバイス１０５は、ＧａＮ基板に形成したゲートインジェクショントランジスタを用いたパワーデバイスである。   The GaN / GIT device 105 is a power device using a gate injection transistor formed on a GaN substrate.

図２は、図１に示したパワーデバイス装置１に含まれるＶ／Ｉ変換回路１０８の第１の構成図である。   FIG. 2 is a first configuration diagram of the V / I conversion circuit 108 included in the power device device 1 shown in FIG.

図２に示すように、本構成におけるＶ／Ｉ変換回路２において、電圧入力端子２００は、上側の分圧抵抗２０１の一端に接続され、上側の分圧抵抗（ｒ１）２０１の他端と、下側の分圧抵抗（ｒ２）２０３の一端と、オペアンプ２０４の正入力端子２０２とが接続されている。また、下側の分圧抵抗（ｒ２）２０３の他端と、Ｖ／Ｉ変換回路２のグランド端子２１０とが接続され、オペアンプ２０４の出力端子２０５と、ＮＰＮトランジスタ２０６のベース端子とが接続されている。また、オペアンプ２０４の負入力端子２０８と、ＮＰＮトランジスタ２０６のエミッタ端子と、ｇｍ設定抵抗２０９の一端とが接続されている。また、ｇｍ設定抵抗（Ｒ）２０９の他端と、Ｖ／Ｉ変換回路２のグランド端子２１０とが接続され、ＮＰＮトランジスタ２０６のコレクタ端子と、電流出力端子２０７とが接続される構成を有する。 As shown in FIG. 2, in the V / I conversion circuit 2 in this configuration, the voltage input terminal 200 is connected to one end of the upper voltage dividing resistor 201, and the other end of the upper voltage dividing resistor (r 1 ) 201 One end of the lower voltage dividing resistor (r 2 ) 203 and the positive input terminal 202 of the operational amplifier 204 are connected. Further, the other end of the lower voltage dividing resistor (r 2 ) 203 is connected to the ground terminal 210 of the V / I conversion circuit 2, and the output terminal 205 of the operational amplifier 204 and the base terminal of the NPN transistor 206 are connected. Has been. Further, the negative input terminal 208 of the operational amplifier 204, the emitter terminal of the NPN transistor 206, and one end of the gm setting resistor 209 are connected. Further, the other end of the gm setting resistor (R) 209 and the ground terminal 210 of the V / I conversion circuit 2 are connected, and the collector terminal of the NPN transistor 206 and the current output terminal 207 are connected.

また、図３は、図１に示したパワーデバイス装置１に含まれるＶ／Ｉ変換回路１０８の別の構成（第２の構成）図である。   FIG. 3 is another configuration (second configuration) diagram of the V / I conversion circuit 108 included in the power device device 1 shown in FIG.

図３に示すように、本構成におけるＶ／Ｉ変換回路３において、電圧入力端子３００は、上側の分圧抵抗（ｒ１）３０１の一端に接続され、上側の分圧抵抗（ｒ１）３０１の他端と下側の分圧抵抗（ｒ２）３０３の一端と、オペアンプ３０４の正入力端子３０２が接続され、下側の分圧抵抗（ｒ２）３０３の他端と、Ｖ／Ｉ変換回路３のグランド端子３１０が接続されている。また、オペアンプ３０４の出力端子３０５と、ＮＰＮトランジスタ３０６のベース端子とが接続され、オペアンプ３０４の負入力端子３０８と、ＮＰＮトランジスタ３０６のエミッタ端子と、ｇｍ設定抵抗（Ｒ１）３０９の一端とが接続されている。また、ｇｍ設定抵抗（Ｒ１）３０９の他端と、Ｖ／Ｉ変換回路３のグランド端子３１０とが接続されている。また、バンドギャップ基準電圧回路３１１の出力と、オペアンプ３１３の正入力端子３１２とが接続され、バンドギャップ基準電圧回路３１１のグランド端子と、Ｖ／Ｉ変換回路３のグランド端子３１０とが接続されている。また、オペアンプ３１３の出力端子３１５と、ＮＰＮトランジスタ３１６のベース端子とが接続され、オペアンプ３１３の負入力端子３１７と、ＮＰＮトランジスタ３１６のエミッタ端子と、ｇｍ設定抵抗（Ｒ２）３１８の一端が接続され、ｇｍ設定抵抗（Ｒ２）３１８の他端とＶ／Ｉ変換回路３のグランド端子３１０とが接続されている。また、ＮＰＮトランジスタ３１６のコレクタ端子と、ＰＮＰトランジスタ３２２のコレクタ端子とベース端子と、ＰＮＰトランジスタ３２２のベース端子とが接続されている。また、ＰＮＰトランジスタ３２０のエミッタ端子と、ＰＮＰトランジスタ３２１のエミッタ端子が接続され、ＮＰＮトランジスタ３０６のコレクタ端子と、ＰＮＰトランジスタ３２１のコレクタ端子と、電流出力端子３０７とが接続されている。 As shown in FIG. 3, in the V / I conversion circuit 3 in this configuration, the voltage input terminal 300 is connected to one end of the upper voltage dividing resistor (r 1 ) 301, and the upper voltage dividing resistor (r 1 ) 301. Are connected to one end of the lower voltage dividing resistor (r 2 ) 303 and the positive input terminal 302 of the operational amplifier 304, and to the other end of the lower voltage dividing resistor (r 2 ) 303, and V / I conversion. The ground terminal 310 of the circuit 3 is connected. The output terminal 305 of the operational amplifier 304 and the base terminal of the NPN transistor 306 are connected, and the negative input terminal 308 of the operational amplifier 304, the emitter terminal of the NPN transistor 306, and one end of the gm setting resistor (R 1 ) 309 are connected. It is connected. Also, the other end of the gm setting resistor (R 1 ) 309 and the ground terminal 310 of the V / I conversion circuit 3 are connected. Also, the output of the band gap reference voltage circuit 311 and the positive input terminal 312 of the operational amplifier 313 are connected, and the ground terminal of the band gap reference voltage circuit 311 and the ground terminal 310 of the V / I conversion circuit 3 are connected. Yes. The output terminal 315 of the operational amplifier 313 and the base terminal of the NPN transistor 316 are connected, and the negative input terminal 317 of the operational amplifier 313, the emitter terminal of the NPN transistor 316, and one end of the gm setting resistor (R 2 ) 318 are connected. The other end of the gm setting resistor (R 2 ) 318 and the ground terminal 310 of the V / I conversion circuit 3 are connected. The collector terminal of the NPN transistor 316, the collector terminal and base terminal of the PNP transistor 322, and the base terminal of the PNP transistor 322 are connected. Also, the emitter terminal of the PNP transistor 320 and the emitter terminal of the PNP transistor 321 are connected, and the collector terminal of the NPN transistor 306, the collector terminal of the PNP transistor 321 and the current output terminal 307 are connected.

図４は、図１に示したパワーデバイス装置１に含まれるＶ／Ｉ変換回路１０８の別の構成（第３の構成）図である。   FIG. 4 is another configuration (third configuration) diagram of V / I conversion circuit 108 included in power device apparatus 1 shown in FIG.

図４に示すように、本構成におけるＶ／Ｉ変換回路４は、図３で示したＶ／Ｉ変換回路３と、入力された電流を自乗する電流自乗回路４０１とからなり、Ｖ／Ｉ変換回路３によって入力電圧を電流に変換させ、電流自乗回路４０１によって入力電流を自乗した出力電流を作り出す構成を有する。   As shown in FIG. 4, the V / I conversion circuit 4 in this configuration includes the V / I conversion circuit 3 shown in FIG. 3 and a current square circuit 401 that squares the input current, and performs V / I conversion. The circuit 3 has a configuration in which an input voltage is converted into a current, and a current square circuit 401 generates an output current obtained by squaring the input current.

さらに、図５は、図４のＶ／Ｉ変換回路４に含まれる電流自乗回路４０１の構成図である。   Further, FIG. 5 is a configuration diagram of the current square circuit 401 included in the V / I conversion circuit 4 of FIG.

図５に示すように、電流自乗回路４０１は、電流入力端子５００と、ダイオード５０１のアノード端子と、ＮＰＮトランジスタ５０５のベース端子とが接続されている。また、ダイオード５０１のカソード端子と、ダイオード５０２のアノード端子とが接続され、ダイオード５０２のカソード端子と電流自乗回路４０１のグランド端子５０３とが接続されている。また、ＮＰＮトランジスタ５０５のコレクタ端子と、電流自乗回路４０１の電源端子とが接続され、ＮＰＮトランジスタ５０５のエミッタ端子と、ＮＰＮトランジスタ５０８のベース端子と、定電流源５０７と、便宜上のノード５０６とが接続されている。また、ＮＰＮトランジスタ５０８のエミッタ端子と、電流自乗回路４０１のグランド端子５０３とが接続され、ＮＰＮトランジスタ５０８のコレクタ端子と、電流出力端子５０９とが接続されている。すなわち、電流入力端子５００に入力された電流は、自乗され、ＮＰＮトランジスタ５０８のコレクタに流れ、電流出力端子５０９にシンク電流として出力される。これにより、ゲート電流をより細かく制御することができる。   As shown in FIG. 5, the current square circuit 401 is connected to the current input terminal 500, the anode terminal of the diode 501, and the base terminal of the NPN transistor 505. Further, the cathode terminal of the diode 501 and the anode terminal of the diode 502 are connected, and the cathode terminal of the diode 502 and the ground terminal 503 of the current square circuit 401 are connected. Further, the collector terminal of the NPN transistor 505 and the power supply terminal of the current square circuit 401 are connected, and the emitter terminal of the NPN transistor 505, the base terminal of the NPN transistor 508, the constant current source 507, and the node 506 for convenience. It is connected. Further, the emitter terminal of the NPN transistor 508 and the ground terminal 503 of the current square circuit 401 are connected, and the collector terminal of the NPN transistor 508 and the current output terminal 509 are connected. That is, the current input to the current input terminal 500 is squared, flows to the collector of the NPN transistor 508, and is output to the current output terminal 509 as a sink current. Thereby, the gate current can be controlled more finely.

次に、図６は、本実施形態に係る上アームの制御回路の電源として使われているブートストラップ電源回路とその周辺回路の構成図である。パワーデバイス装置１は、絶縁型可変ＤＣＤＣコンバータ１０７の代わりに、図６に示すような、ゲート端子のゲート電圧に所定の電圧を重畳するためのＧａＮ・ＧＩＴデバイス６０６、６０７およびブートストラップ電源回路６１１を備えてもよい。   Next, FIG. 6 is a configuration diagram of a bootstrap power supply circuit used as a power supply for the upper arm control circuit according to the present embodiment and its peripheral circuits. In place of the insulating variable DCDC converter 107, the power device apparatus 1 includes a GaN GIT device 606, 607 and a bootstrap power supply circuit 611 for superimposing a predetermined voltage on the gate voltage of the gate terminal as shown in FIG. May be provided.

ここで、上アームとは、直流電源のプラス側に配置された回路、下アームとは、直流電源のマイナス側に配置された回路をいう。詳細には、上アームとは、直流電源のプラス側に上アームのスイッチ動作を行うパワーデバイス（例えば、図１におけるＧａＮ・ＧＩＴデバイス１０５）の一端が接続され、前記パワーデバイスの他端から負荷回路と下アームのスイッチ動作を行うパワーデバイスの一端が接続された回路である。下アームとは、前記負荷回路と前記上アームのスイッチ動作を行うパワーデバイスの他端と下アームのスイッチ動作を行うパワーデバイスの一端に接続され、直流電源のマイナス側に下アームのスイッチ動作を行うパワーデバイスの他端が接続された回路のことをいう。本実施形態では、主回路正電源電圧端子６０５側とＧａＮ・ＧＩＴデバイス６０６が接続された回路を上アーム、ＧａＮ・ＧＩＴデバイス６０７と負電源電圧端子６０８と接続された回路を下アームとしている。従って、ＧａＮ・ＧＩＴデバイス６０６は上アーム制御回路として機能し、ＧａＮ・ＧＩＴデバイス６０７は下アーム制御回路として機能する。   Here, the upper arm means a circuit arranged on the plus side of the DC power supply, and the lower arm means a circuit arranged on the minus side of the DC power supply. Specifically, the upper arm is connected to one end of a power device (for example, the GaN / GIT device 105 in FIG. 1) that performs the switching operation of the upper arm on the positive side of the DC power supply, and a load is loaded from the other end of the power device. This is a circuit in which one end of a power device that performs switching operation of the circuit and the lower arm is connected. The lower arm is connected to the other end of the power device that performs the switching operation of the load circuit and the upper arm and one end of the power device that performs the switching operation of the lower arm, and the switching operation of the lower arm is performed on the negative side of the DC power supply. A circuit to which the other end of the power device to be connected is connected. In this embodiment, a circuit in which the main circuit positive power supply voltage terminal 605 side is connected to the GaN / GIT device 606 is an upper arm, and a circuit in which the GaN / GIT device 607 is connected to a negative power supply voltage terminal 608 is a lower arm. Accordingly, the GaN / GIT device 606 functions as an upper arm control circuit, and the GaN / GIT device 607 functions as a lower arm control circuit.

ブートストラップ電源回路６１１は、ＧａＮ・ＧＩＴデバイス６０６のゲート電圧を発生させるために、通常、０Ｖ−３００Ｖの振幅の矩形波となるソース出力（上アーム制御回路の負電源電圧端子）６０４に対し、下アーム制御回路の正電源電圧端子６００で与えられた電圧、例えば５Ｖの電圧だけ高い電圧を上アーム制御回路の正電源電圧端子６０３から発生させる機能を有する。   In order to generate the gate voltage of the GaN / GIT device 606, the bootstrap power supply circuit 611 normally has a source output (negative power supply voltage terminal of the upper arm control circuit) 604 that is a rectangular wave with an amplitude of 0V-300V. It has a function of generating from the positive power supply voltage terminal 603 of the upper arm control circuit a voltage given by the positive power supply voltage terminal 600 of the lower arm control circuit, for example, a voltage higher by 5V.

図６に示すように、ブートストラップ電源回路６１１において、下アーム制御回路の正電源電圧端子６００と、ダイオード６０１のアノード端子が接続され、ダイオード６０１のカソード端子と、コンデンサ６０２の一端が上アーム制御回路の正電源電圧端子６０３に接続されている。また、上アーム用ＧａＮ・ＧＩＴデバイス６０６のソース端子と、下アーム用ＧａＮ・ＧＩＴデバイス６０７のドレイン端子と、コンデンサ６０２の他端とが、上アーム制御回路の負電源電圧端子６０４に接続されている。また、上アーム用ＧａＮ・ＧＩＴデバイス６０６のドレイン端子が主回路正電源電圧端子６０５に接続され、下アーム用ＧａＮ・ＧＩＴデバイス６０７のソース端子が、主回路グランド端子かつ下アーム制御回路の負電源電圧端子６０８に接続されている。また、上アーム用ＧａＮ・ＧＩＴデバイス６０６のゲート端子６０９が、上アーム用電流ゲートドライバに接続され、下アーム用ＧａＮ・ＧＩＴデバイス６０７のゲート端子６１０が上アーム用電流ゲートドライバに接続されている。また、ブートストラップ電源回路６１１は、コンデンサ６０２の両端を電源端子とする構成を有する。このような構成により、パワーデバイス装置１において、絶縁型可変ＤＣＤＣコンバータ１０７を使用しなくても、ゲート電圧に所定の電圧を重畳することができる。ここで、所定の電圧とは、例えば、０−１０Ｖの電圧であり、この場合、上アーム制御回路の正電源電圧端子６０３と上アーム制御回路の負電源電圧端子（ソース出力）６０４の電圧差を０−１０Ｖとすることができる。   As shown in FIG. 6, in the bootstrap power supply circuit 611, the positive power supply voltage terminal 600 of the lower arm control circuit and the anode terminal of the diode 601 are connected, and the cathode terminal of the diode 601 and one end of the capacitor 602 are controlled by the upper arm. The positive power supply voltage terminal 603 of the circuit is connected. The source terminal of the upper arm GaN / GIT device 606, the drain terminal of the lower arm GaN / GIT device 607, and the other end of the capacitor 602 are connected to the negative power supply voltage terminal 604 of the upper arm control circuit. Yes. The drain terminal of the upper arm GaN / GIT device 606 is connected to the main circuit positive power supply voltage terminal 605, and the source terminal of the lower arm GaN / GIT device 607 is the main circuit ground terminal and the negative power supply of the lower arm control circuit. The voltage terminal 608 is connected. Further, the gate terminal 609 of the upper arm GaN • GIT device 606 is connected to the upper arm current gate driver, and the gate terminal 610 of the lower arm GaN • GIT device 607 is connected to the upper arm current gate driver. . The bootstrap power supply circuit 611 has a configuration in which both ends of the capacitor 602 are power supply terminals. With such a configuration, the power device apparatus 1 can superimpose a predetermined voltage on the gate voltage without using the insulating variable DCDC converter 107. Here, the predetermined voltage is, for example, a voltage of 0-10 V. In this case, the voltage difference between the positive power supply voltage terminal 603 of the upper arm control circuit and the negative power supply voltage terminal (source output) 604 of the upper arm control circuit. Can be set to 0-10V.

以上が、本発明の第１の実施形態に係るパワーデバイス装置１の装置構成である。   The above is the apparatus configuration of the power device apparatus 1 according to the first embodiment of the present invention.

次に、図面を用いて、本実施形態に係るパワーデバイス装置１の動作について説明する。   Next, operation | movement of the power device apparatus 1 which concerns on this embodiment is demonstrated using drawing.

まず、図１より、ＣＰＵ（または制御ロジック）１０６は、通常のシステム同様、ＰＷＭ変調を利用し、パワーデバイスであるＧａＮ・ＧＩＴデバイス１０５をオンオフ動作させることでリニアな動作領域を使うことなく、駆動ロスを減らす。具体的には、ＣＰＵ１０６からフォトカプラ１０３の一次入力側のアノード端子１１２とカソード端子１１３へ電流オンオフ信号を送ることで、フォトカプラ１０３の２次側出力端子に主回路負電源（主回路グランド）からフロートした電圧を発生させることができる。フォトカプラ１０３の２次側出力端子は、電流ゲートドライバ１０４の入力端子に接続され、電流ゲートドライバ１０４の出力端子は、電流制御端子１１４を介してＧａＮ・ＧＩＴデバイス１０５のゲート端子１１１に接続されている。このような構成により、ＧａＮ・ＧＩＴデバイス１０５をオンオフ動作させることができる。   First, from FIG. 1, the CPU (or control logic) 106 uses PWM modulation as in a normal system, and does not use a linear operation region by turning on and off the GaN GIT device 105 that is a power device. Reduce drive loss. Specifically, a main circuit negative power source (main circuit ground) is supplied to the secondary output terminal of the photocoupler 103 by sending a current on / off signal from the CPU 106 to the anode terminal 112 and the cathode terminal 113 on the primary input side of the photocoupler 103. A floating voltage can be generated. The secondary output terminal of the photocoupler 103 is connected to the input terminal of the current gate driver 104, and the output terminal of the current gate driver 104 is connected to the gate terminal 111 of the GaN • GIT device 105 via the current control terminal 114. ing. With such a configuration, the GaN / GIT device 105 can be turned on and off.

また、ＣＰＵ（または制御ロジック）１０６は、ＧａＮ・ＧＩＴデバイス１０５のドレイン電流を把握している。例えば、ＧａＮ・ＧＩＴデバイス１０５にモーターが接続されている場合、ＧａＮ・ＧＩＴデバイス１０５接続されたモーターが最大回転運転をしているときのＧａＮ・ＧＩＴデバイス１０５のドレイン端子に流れるドレイン電流を５０Ａ、最小回転運転をしているときのドレイン電流を１Ａとすると、ＧａＮ・ＧＩＴデバイス１０５にドレイン電流５０Ａを流すために必要なゲート電流は、例えば５０ｍＡであり、ドレイン電流１Ａを流すために必要なゲート電流は１ｍＡである。   The CPU (or control logic) 106 knows the drain current of the GaN / GIT device 105. For example, when a motor is connected to the GaN · GIT device 105, the drain current flowing through the drain terminal of the GaN · GIT device 105 when the motor connected to the GaN · GIT device 105 is operating at a maximum speed is 50A, Assuming that the drain current during the minimum rotation operation is 1 A, the gate current necessary for flowing the drain current 50A to the GaN GIT device 105 is, for example, 50 mA, and the gate necessary for flowing the drain current 1A. The current is 1 mA.

モーターの最大回転運転時に、電流ゲートドライバ１０４がこれらのゲート電流を発生するように、ＣＰＵ（または制御ロジック）１０６は、絶縁型可変ＤＣＤＣコンバータ１０７に１０Ｖの電圧が出力されるよう、絶縁型可変ＤＣＤＣコンバータの制御端子１１６に信号を出す。また、ＣＰＵ（または制御ロジック）１０６は、モーターの最小回転運転時に、絶縁型可変ＤＣＤＣコンバータ１０７に５Ｖの電圧が出力されるよう、絶縁型可変ＤＣＤＣコンバータの制御端子１１６に信号を出す。   In order for the current gate driver 104 to generate these gate currents during the maximum rotation operation of the motor, the CPU (or control logic) 106 is isolated variable so that a voltage of 10 V is output to the isolated variable DCDC converter 107. A signal is output to the control terminal 116 of the DCDC converter. The CPU (or control logic) 106 outputs a signal to the control terminal 116 of the isolated variable DCDC converter so that a voltage of 5 V is output to the isolated variable DCDC converter 107 during the minimum rotation operation of the motor.

Ｖ／Ｉ変換回路１０８は、絶縁型可変ＤＣＤＣコンバータ１０７の電源電圧を入力とし、電流出力を行う。   The V / I conversion circuit 108 receives the power supply voltage of the insulation type variable DCDC converter 107 and outputs a current.

この電流を電流ゲートドライバ１０４の電流制御端子１１４に入力することで、ＧａＮ・ＧＩＴデバイス１０５にとって必要十分なゲート電流に制御することができる。このような、電流制御を行っても、ＧａＮ・ＧＩＴデバイス１０５は、リニアな動作領域に入ることなくオンオフ動作をするため、損失が増えることはない。   By inputting this current to the current control terminal 114 of the current gate driver 104, it is possible to control the gate current as necessary and sufficient for the GaN • GIT device 105. Even if such current control is performed, the GaN • GIT device 105 performs the on / off operation without entering the linear operation region, so that the loss does not increase.

また、図２を用いて説明したように、第１の構成であるＶ／Ｉ変換回路２では、絶縁型可変ＤＣＤＣコンバータ１０７の電源電圧ＶＣＣは、電圧入力端子２００とＶ／Ｉ変換回路２のグランド端子２１０間の電位差と等しい。第１の分圧抵抗（ｒ１）２０１と第２の分圧抵抗（ｒ２）２０３によって分圧された正入力端子２０２に係る電圧は、オペアンプ２０４の正側に入力される。オペアンプ２０４の負入力には、ｇｍ設定抵抗（Ｒ）２０９が接続されている。オペアンプ２０４は、正負の入力電圧が等しくなるように動作することから、ＮＰＮトランジスタ２０６のコレクタ電流、つまり第１の構成であるＶ／Ｉ変換回路２の出力電流は以下の（式１）のようになる。 Further, as described with reference to FIG. 2, the V / I converting circuit 2 is a first configuration, the power supply voltage V CC of the insulating variable DCDC converter 107, a voltage input terminal 200 and the V / I converting circuit 2 Is equal to the potential difference between the two ground terminals 210. The voltage related to the positive input terminal 202 divided by the first voltage dividing resistor (r 1 ) 201 and the second voltage dividing resistor (r 2 ) 203 is input to the positive side of the operational amplifier 204. A gm setting resistor (R) 209 is connected to the negative input of the operational amplifier 204. Since the operational amplifier 204 operates so that the positive and negative input voltages are equal, the collector current of the NPN transistor 206, that is, the output current of the V / I conversion circuit 2 having the first configuration is expressed by the following (Equation 1). become.

Figure 2014089487
Figure 2014089487

上記（式１）より、本構成におけるＶ／Ｉ変換回路２は、絶縁型可変ＤＣＤＣコンバータ１０７の出力電圧に比例してＧａＮ・ＧＩＴデバイス１０５のゲート電流を変化させる。   From the above (Equation 1), the V / I conversion circuit 2 in this configuration changes the gate current of the GaN · GIT device 105 in proportion to the output voltage of the insulation type variable DCDC converter 107.

図７は、この式をグラフにしたＶ／Ｉ変換回路の第１の構成における入出力電流電圧特性を示す図である。   FIG. 7 is a diagram showing input / output current voltage characteristics in the first configuration of the V / I conversion circuit in which this equation is graphed.

関数としては、原点を通る１次関数となっている。   The function is a linear function passing through the origin.

仮に、ｒ１＝１００ｋΩ、ｒ２＝１００ｋΩ、Ｒ＝１００Ωとし、前記の説明を使うと、
ＶＣＣ＝１０Ｖのとき、Ｉ（ＶＣＣ）＝５０ｍＡ
ＶＣＣ＝５Ｖのとき、Ｉ（ＶＣＣ）＝２５ｍＡ
となる。 If r 1 = 100 kΩ, r 2 = 100 kΩ, R = 100 Ω, and using the above description,
When V CC = 10V, I (V CC ) = 50mA
When V CC = 5V, I (V CC ) = 25mA
It becomes.

通常、電流ゲートドライバ１０４で用いられる半導体プロセスの電源電圧定格は、例えば５Ｖ〜１０Ｖ、または１０Ｖ〜３０Ｖが多い。従って、電源電圧の可変範囲の比は１〜３程度である。前記説明の中で、ゲート電流の必要な範囲を例えば１ｍＡ〜５０ｍＡとしたが、図２に示した第１のＶ／Ｉ変換回路２では、ゲート電流の比を１〜３にしかできない。   Usually, the power supply voltage rating of a semiconductor process used in the current gate driver 104 is, for example, 5 V to 10 V, or 10 V to 30 V in many cases. Therefore, the ratio of the variable range of the power supply voltage is about 1 to 3. In the above description, the necessary range of the gate current is, for example, 1 mA to 50 mA. However, in the first V / I conversion circuit 2 shown in FIG.

これに対し、図３を用いて説明したように、第２の構成におけるＶ／Ｉ変換回路３では、絶縁型可変ＤＣＤＣコンバータ１０７の電源電圧ＶＣＣは、入力端子３００とＶ／Ｉ変換回路のグランド端子３１０間の電位差と等しい。第１の分圧抵抗（ｒ１）３０１と第２の分圧抵抗（ｒ２）３０３によって分圧された電圧３０２は、オペアンプ３０４の正側に入力される。オペアンプ３０４の負入力には、ｇｍ設定抵抗（Ｒ１）３０９が接続されている。オペアンプの正負の入力電圧が等しくなるように動作することから、ＮＰＮトランジスタ３０６のコレクタ電流は、以下の（式２）のようになる。 In contrast, as described with reference to FIG. 3, the V / I converting circuit 3 in the second configuration, the power supply voltage V CC of the insulating variable DCDC converter 107 has an input terminal 300 and the V / I converting circuit It is equal to the potential difference between the ground terminals 310. A voltage 302 divided by the first voltage dividing resistor (r 1 ) 301 and the second voltage dividing resistor (r 2 ) 303 is input to the positive side of the operational amplifier 304. A gm setting resistor (R 1 ) 309 is connected to the negative input of the operational amplifier 304. Since the operation is performed so that the positive and negative input voltages of the operational amplifier are equal, the collector current of the NPN transistor 306 is expressed by the following (Equation 2).

Figure 2014089487
Figure 2014089487

また、バンドギャップ基準電圧３１１は、オペアンプ３１３の正側に入力され、オペアンプ３１３の負入力には、ｇｍ設定抵抗（Ｒ２）３１８が接続されている。オペアンプ３１３の正負の入力電圧が等しくなるように動作し、ＮＰＮトランジスタ３１６のコレクタ電流は、ＰＮＰトランジスタ３２２と３２１によって構成されるミラー回路に入力されるので、ＰＮＰトランジスタ３２１のコレクタ電流は、以下の（式３）のようになる。 The band gap reference voltage 311 is input to the positive side of the operational amplifier 313, and the gm setting resistor (R 2 ) 318 is connected to the negative input of the operational amplifier 313. The operational amplifier 313 operates so that the positive and negative input voltages are equal, and the collector current of the NPN transistor 316 is input to the mirror circuit constituted by the PNP transistors 322 and 321, so the collector current of the PNP transistor 321 is (Expression 3)

Figure 2014089487
Figure 2014089487

従って、Ｖ／Ｉ変換回路の出力電流は、以下の（式４）のようになる。   Therefore, the output current of the V / I conversion circuit is as shown in (Equation 4) below.

Figure 2014089487
Figure 2014089487

上記（式４）より、本構成におけるＶ／Ｉ変換回路２は、絶縁型可変ＤＣＤＣコンバータ１０７の出力電圧に比例してＧａＮ・ＧＩＴデバイス１０５のゲート電流を変化させる。   From the above (Equation 4), the V / I conversion circuit 2 in this configuration changes the gate current of the GaN · GIT device 105 in proportion to the output voltage of the insulation type variable DCDC converter 107.

図８は、この式をグラフにしたＶ／Ｉ変換回路の第２の構成における入出力電流電圧特性を示す図である。   FIG. 8 is a diagram showing input / output current-voltage characteristics in the second configuration of the V / I conversion circuit in which this equation is graphed.

関数としては、Ｙ切片が−ＶＢＧ／Ｒ２となる１次関数となっている。 As a function, it is a linear function in which the Y intercept is −V BG / R 2 .

もし、ｒ１＝１００ｋΩ、ｒ２＝１００ｋΩ、Ｒ＝５５．５５Ω、ＶＢＧ＝１．２５Ｖ、Ｒ２＝３１．２５Ωとし、前記の説明を使うと、
ＶＣＣ＝１０Ｖのとき、Ｉ（ＶＣＣ）＝５０ｍＡ
ＶＣＣ＝５Ｖのとき、Ｉ（ＶＣＣ）＝５ｍＡ
となる。 If r 1 = 100 kΩ, r 2 = 100 kΩ, R = 55.55Ω, V BG = 1.25 V, R 2 = 31.25Ω, and using the above explanation,
When V CC = 10V, I (V CC ) = 50mA
When V CC = 5V, I (V CC ) = 5mA
It becomes.

従って、第２の構成におけるＶ／Ｉ変換回路３では、半導体プロセスの電源電圧の可変範囲の比が２（例えば、５〜１０Ｖ）であっても、ゲート電流の範囲を、例えば５ｍＡ〜５０ｍＡにすることができる。   Therefore, in the V / I conversion circuit 3 in the second configuration, even if the ratio of the variable range of the power supply voltage in the semiconductor process is 2 (for example, 5 to 10 V), the gate current range is set to, for example, 5 mA to 50 mA. can do.

次に、図４を用いて説明したように、図１に含まれるＶ／Ｉ変換回路１０８の第３の構成では、電流自乗回路４０１により、ＶＣＣの変化に対しＩ（ＶＣＣ）は以下の（式５）のように、急な変化を持たせることが可能である。 Next, as described with reference to FIG. 4, in the third configuration of the V / I converting circuit 108 included in FIG. 1, the current square circuit 401, I to changes in V CC (V CC) is less As shown in (Formula 5), it is possible to have a sudden change.

Figure 2014089487
Figure 2014089487

図９は、この式をグラフにしたＶ／Ｉ変換回路の第３の構成における入出力電流電圧特性を示す図である。図８に示す第２の構成におけるＶ／Ｉ変換回路３の電流電圧特性は１次関数で示されるものであり、図９に示す第３の構成におけるＶ／Ｉ変換回路４の電流電圧特性は２次関数で示されるものであることから、Ｖ／Ｉ変換回路４では電流に急な変化を持たせることが可能であり、パワーデバイスに合わせたパワーデバイス装置の設計が可能である。   FIG. 9 is a diagram showing the input / output current voltage characteristics in the third configuration of the V / I conversion circuit in which this equation is graphed. The current-voltage characteristic of the V / I conversion circuit 3 in the second configuration shown in FIG. 8 is expressed by a linear function, and the current-voltage characteristic of the V / I conversion circuit 4 in the third configuration shown in FIG. Since it is expressed by a quadratic function, the V / I conversion circuit 4 can make a sudden change in the current, and a power device device can be designed according to the power device.

以上説明したように、第１の構成から第３の構成までのいずれかのＶ／Ｉ変換回路２、３、４を備える本発明の第１の実施形態に係るパワーデバイス装置１は、ＧａＮ・ＧＩＴデバイス１０５のドレイン電流に合わせ、高い精度でゲート電流を設定することができる。   As described above, the power device device 1 according to the first embodiment of the present invention including any one of the V / I conversion circuits 2, 3, 4 from the first configuration to the third configuration includes the GaN • The gate current can be set with high accuracy in accordance with the drain current of the GIT device 105.

なお、図１の絶縁型可変ＤＣＤＣコンバータ１０７は、図６のブートストラップ電源回路６１１に置き換えても、本発明のパワーデバイス装置１は同様の動作を行う。また、図１のフォトカプラ１０３は、高耐圧トランジスタ等で構成されたレベルシフト回路に置き換えても、本発明のパワーデバイス装置１は同様の動作を行う。   1 is replaced with the bootstrap power supply circuit 611 in FIG. 6, the power device device 1 of the present invention performs the same operation. Further, even if the photocoupler 103 in FIG. 1 is replaced with a level shift circuit constituted by a high voltage transistor or the like, the power device device 1 of the present invention performs the same operation.

（第２の実施形態）
次に、本発明の第２の実施形態について説明する。本実施形態におけるパワーデバイス装置が第１の実施形態におけるパワーデバイス装置と異なる点は、Ｖ／Ｉ変換回路の入力側の端子に電圧サンプルホールド回路が配置されている点である。 (Second Embodiment)
Next, a second embodiment of the present invention will be described. The power device device according to this embodiment is different from the power device device according to the first embodiment in that a voltage sample hold circuit is arranged at the input side terminal of the V / I conversion circuit.

図１０は、第２の実施形態に係るパワーデバイス装置の構成図である。   FIG. 10 is a configuration diagram of a power device device according to the second embodiment.

電圧サンプルホールド回路１０１５は、電源電圧を取り込むタイミングを固定し、次の取り込みまで電流をホールドする機能を有する。これにより、ＧａＮ・ＧＩＴデバイス１００５のドレイン電流に合わせて最適のゲート電流を設定することが可能である。   The voltage sample / hold circuit 1015 has a function of fixing the timing of capturing the power supply voltage and holding the current until the next capture. Accordingly, it is possible to set an optimum gate current in accordance with the drain current of the GaN / GIT device 1005.

図１０に示すように、本実施形態に係るパワーデバイス装置１０は、フォトカプラ１００３の２次側の正の電源端子と、電流ゲートドライバ１００４の正の電源端子と、電圧Ｓ／Ｈ（サンプルホールド）回路１０１５の入力端子と、絶縁型可変ＤＣＤＣコンバータ１００７の正の電源端子とが、便宜上のノード１０００と接続されている。また、フォトカプラ１００３の２次側の負の電源端子と、電流ゲートドライバ１００４の負の電源端子と、ＧａＮ・ＧＩＴデバイス１００５のソース端子と、絶縁型可変ＤＣＤＣコンバータ１００７の負の電源端子とが、便宜上のノード１０１０と接続されている。また、フォトカプラ１００３の２次側の出力端子と、電流ゲートドライバ１００４の入力端子とが、便宜上のノード１００１と接続されている。また、電流ゲートドライバ１００４の出力端子と、ＧａＮ・ＧＩＴデバイス１００５のゲート端子１０１１とが電流制御端子１０１４を介して接続され、電圧Ｓ／Ｈ回路１０１５の出力端子１０１７と、Ｖ／Ｉ変換回路１００８の入力端子とが接続され、Ｖ／Ｉ変換回路１００８の出力端子と、電流ゲートドライバ１００４の電流制御端子１０１４とが接続されている。また、ＧａＮ・ＧＩＴデバイス１００５のドレイン端子が、主回路正電源１００９と接続されている。また、ＣＰＵ（または制御ロジック）１００６は、フォトカプラ１００３の１次側のアノード端子１０１２とカソード端子１０１３にそれぞれ接続され、同じくＣＰＵ（または制御ロジック）１００６は、絶縁型可変ＤＣＤＣコンバータ１００７の制御端子１０１６へ接続されている。   As shown in FIG. 10, the power device device 10 according to the present embodiment includes a secondary positive power supply terminal of a photocoupler 1003, a positive power supply terminal of a current gate driver 1004, a voltage S / H (sample hold). ) The input terminal of the circuit 1015 and the positive power supply terminal of the insulation type variable DCDC converter 1007 are connected to the node 1000 for convenience. Further, a negative power supply terminal on the secondary side of the photocoupler 1003, a negative power supply terminal of the current gate driver 1004, a source terminal of the GaN / GIT device 1005, and a negative power supply terminal of the insulating variable DCDC converter 1007 are provided. Are connected to a node 1010 for convenience. The secondary output terminal of the photocoupler 1003 and the input terminal of the current gate driver 1004 are connected to the node 1001 for convenience. The output terminal of the current gate driver 1004 and the gate terminal 1011 of the GaN / GIT device 1005 are connected via the current control terminal 1014, and the output terminal 1017 of the voltage S / H circuit 1015 and the V / I conversion circuit 1008. And the output terminal of the V / I conversion circuit 1008 and the current control terminal 1014 of the current gate driver 1004 are connected. The drain terminal of the GaN / GIT device 1005 is connected to the main circuit positive power source 1009. The CPU (or control logic) 1006 is connected to the primary-side anode terminal 1012 and the cathode terminal 1013 of the photocoupler 1003. Similarly, the CPU (or control logic) 1006 is the control terminal of the isolated variable DCDC converter 1007. 1016.

図１１は、図１０に含まれる電圧Ｓ／Ｈ（サンプルホールド）回路１０１５の構成図である。電圧入力端子１１００は、スイッチ１１０１の一端に接続される。また、スイッチ１１０１の他端と、コンデンサ１１０３の一端と、オペアンプ１１０５の正入力端子１１０２とが接続されている。また、コンデンサ１１０３の他端と、電圧Ｓ／Ｈ（サンプルホールド）回路のグランド端子１１０４が接続され、スイッチ制御端子１１０７がスイッチ１１０１の制御入力端子に接続されている。また、オペアンプ１１０５の負入力端子とオペアンプ１１０５の出力端子と電圧Ｓ／Ｈ（サンプルホールド）回路の電圧出力端子１１０６が接続される構成を有する。   FIG. 11 is a configuration diagram of a voltage S / H (sample hold) circuit 1015 included in FIG. The voltage input terminal 1100 is connected to one end of the switch 1101. The other end of the switch 1101, one end of the capacitor 1103, and the positive input terminal 1102 of the operational amplifier 1105 are connected. The other end of the capacitor 1103 is connected to the ground terminal 1104 of the voltage S / H (sample hold) circuit, and the switch control terminal 1107 is connected to the control input terminal of the switch 1101. Further, the negative input terminal of the operational amplifier 1105, the output terminal of the operational amplifier 1105, and the voltage output terminal 1106 of the voltage S / H (sample hold) circuit are connected.

以上のように構成されたパワーデバイス装置１において、第１の実施形態との差分を
中心に、以下、その動作を説明する。 The operation of the power device device 1 configured as described above will be described below with a focus on differences from the first embodiment.

図１０に示す本実施形態に係るパワーデバイス装置１０は、図１のパワーデバイス装置１におけるＶ／Ｉ変換回路１０８に相当するＶ／Ｉ変換回路１００８の直前に、電圧Ｓ／Ｈ回路１０１５を設けたところが差分である。   The power device device 10 according to this embodiment shown in FIG. 10 is provided with a voltage S / H circuit 1015 immediately before the V / I conversion circuit 1008 corresponding to the V / I conversion circuit 108 in the power device device 1 of FIG. The difference is the difference.

絶縁型可変ＤＣＤＣコンバータ１００７は、上アームに使われるが、主回路のグランドレベルから数百ボルトの電位差まで、短時間で変化するため、電源ノイズが多いことがある。従って、図１０におけるＣＰＵ（および制御ロジック）１００６を任意の電源電圧に設定したい場合でも、電源ノイズにより、所望の電圧にならないことがある。そのため、フォトカプラ１００３の出力端子を電圧Ｓ／Ｈ回路１０１５の制御端子に接続し、電源電圧１０００を取り込むタイミングを固定し、次の取り込みまで電圧をホールドする。その後は、図１で説明したパワーデバイス装置１と同じ動作を行う。なお、Ｖ／Ｉ変換回路１００８は、図２〜図９で説明したものをそのまま使用できる。   Although the insulating variable DCDC converter 1007 is used for the upper arm, since it changes in a short time from the ground level of the main circuit to the potential difference of several hundred volts, there may be a lot of power supply noise. Therefore, even when it is desired to set the CPU (and control logic) 1006 in FIG. 10 to an arbitrary power supply voltage, a desired voltage may not be obtained due to power supply noise. Therefore, the output terminal of the photocoupler 1003 is connected to the control terminal of the voltage S / H circuit 1015, the timing for capturing the power supply voltage 1000 is fixed, and the voltage is held until the next capture. Thereafter, the same operation as that of the power device apparatus 1 described in FIG. 1 is performed. Note that the V / I conversion circuit 1008 described with reference to FIGS.

以上に説明したように、本発明の第２の実施形態に係るパワーデバイス装置１０は、ＧａＮ・ＧＩＴデバイス１０１５のドレイン電流に合わせ、最適のゲート電流を設定することが可能であり、従来の簡単な構成では、細かいゲート電流設定が難しいという課題を解決できる。   As described above, the power device device 10 according to the second embodiment of the present invention can set an optimum gate current in accordance with the drain current of the GaN • GIT device 1015, and is simple in the related art. With a simple configuration, the problem that fine gate current setting is difficult can be solved.

なお、図１０の絶縁型可変ＤＣＤＣコンバータ１００７を図６のブートストラップ電源回路６１１に置き換えても、本発明のパワーデバイス装置１０は上記した動作と同様の動作を行う。ブートストラップ電源回路６１１を使用した場合、特に電源電圧の変動が大きく、電源電圧１０００を取り込むタイミングを固定した第２の実施形態に係るパワーデバイス装置１０は、特に有効である。また、図１０のフォトカプラ１００３は、高耐圧トランジスタ等で構成されたレベルシフト回路に置き換えても、本発明のパワーデバイス装置は上記した動作と同様の動作を行う。   Even if the insulated variable DCDC converter 1007 in FIG. 10 is replaced with the bootstrap power supply circuit 611 in FIG. 6, the power device device 10 of the present invention performs the same operation as described above. When the bootstrap power supply circuit 611 is used, the power device apparatus 10 according to the second embodiment in which the fluctuation of the power supply voltage is particularly large and the timing for taking in the power supply voltage 1000 is fixed is particularly effective. Further, even if the photocoupler 1003 in FIG. 10 is replaced with a level shift circuit composed of a high voltage transistor or the like, the power device device of the present invention performs the same operation as described above.

（第３の実施形態）
次に、本発明の第３の実施形態について説明する。本実施形態におけるパワーデバイス装置が第１および第２の実施形態におけるパワーデバイス装置と異なる点は、パワーデバイス装置において、Ｖ／Ｉ変換回路の出力側の端子に電圧サンプルホールド回路が配置されている点である。 (Third embodiment)
Next, a third embodiment of the present invention will be described. The power device device in the present embodiment is different from the power device devices in the first and second embodiments in that a voltage sample hold circuit is arranged at the output side terminal of the V / I conversion circuit in the power device device. Is a point.

図１２は、第３の実施形態に係るパワーデバイス装置の構成図である。   FIG. 12 is a configuration diagram of a power device device according to the third embodiment.

図１２に示すように、パワーデバイス装置１２は、フォトカプラ１２０３の２次側の正の電源端子と、電流ゲートドライバ１２０４の正の電源端子と、Ｖ／Ｉ変換回路１２０８の入力端子と、絶縁型可変ＤＣＤＣコンバータ１２０７の正の電源端子とが、便宜上のノード１２００と接続されている。また、フォトカプラ１２０３の２次側の負の電源端子と、電流ゲートドライバ１２０４の負の電源端子と、ＧａＮ・ＧＩＴデバイス１２０５のソース端子と、絶縁型可変ＤＣＤＣコンバータ１２０７の負の電源端子とが、便宜上のノード１２１０と接続されている。また、フォトカプラ１２０３の２次側の出力端子と、電流ゲートドライバ１２０４の入力端子とが、便宜上のノード１２０１と接続されている。また、電流ゲートドライバ１２０４の出力端子と、ＧａＮ・ＧＩＴデバイス１２０５のゲート端子１２１１とが電流制御端子１２１４を介して接続され、Ｖ／Ｉ変換回路１２０８の出力端子と、電流Ｓ／Ｈ回路１２１５の入力端子１２１７とが接続されている。また、電流Ｓ／Ｈ回路１２１５の出力端子と、電流ゲートドライバ１２０４の電流制御端子１２１４とが接続されている。また、ＧａＮ・ＧＩＴデバイス１２０５のドレイン端子は、主回路正電源１２０９と接続されている。また、ＣＰＵ（または制御ロジック）１２０６は、フォトカプラ１２０３の１次側のアノード端子１２１２とカソード端子１２１３にそれぞれ接続され、同じくＣＰＵ（または制御ロジック）１２０６は、絶縁型可変ＤＣＤＣコンバータ１２０７の制御端子１２１６へ接続されている。   As illustrated in FIG. 12, the power device device 12 includes a secondary positive power supply terminal of the photocoupler 1203, a positive power supply terminal of the current gate driver 1204, and an input terminal of the V / I conversion circuit 1208. A positive power supply terminal of the variable type DCDC converter 1207 is connected to a node 1200 for convenience. Further, the secondary negative power supply terminal of the photocoupler 1203, the negative power supply terminal of the current gate driver 1204, the source terminal of the GaN / GIT device 1205, and the negative power supply terminal of the insulated variable DCDC converter 1207 are provided. For convenience, it is connected to a node 1210. Further, the secondary output terminal of the photocoupler 1203 and the input terminal of the current gate driver 1204 are connected to the node 1201 for convenience. The output terminal of the current gate driver 1204 and the gate terminal 1211 of the GaN / GIT device 1205 are connected via the current control terminal 1214, and the output terminal of the V / I conversion circuit 1208 and the current S / H circuit 1215 An input terminal 1217 is connected. Also, the output terminal of the current S / H circuit 1215 and the current control terminal 1214 of the current gate driver 1204 are connected. The drain terminal of the GaN / GIT device 1205 is connected to the main circuit positive power source 1209. The CPU (or control logic) 1206 is connected to the primary-side anode terminal 1212 and the cathode terminal 1213 of the photocoupler 1203. Similarly, the CPU (or control logic) 1206 is the control terminal of the isolated variable DCDC converter 1207. 1216.

図１３は、図１２に含まれる電流Ｓ／Ｈ回路１２１５の構成図である。   FIG. 13 is a configuration diagram of current S / H circuit 1215 included in FIG.

電流Ｓ／Ｈ回路１２１５の電流入力端子１３００は、スイッチ１３０１の一端と、ＮｃｈＭＯＳトランジスタ１３０２のドレイン端子とに接続されている。また、スイッチ１３０１の他端と、ＮｃｈＭＯＳトランジスタ１３０２のゲート端子と、ＮｃｈＭＯＳトランジスタ１３０４のゲート端子とが接続されている。また、ＮｃｈＭＯＳトランジスタ１３０２のソース端子と、ＮｃｈＭＯＳトランジスタ１３０４のソース端子と、電流Ｓ／Ｈ（サンプルホールド）回路のグランド端子１３０６とが接続されている。また、スイッチ制御端子１３０７は、スイッチ１３０１の制御入力端子に接続され、ＮｃｈＭＯＳトランジスタ１３０４のドレイン端子と電流Ｓ／Ｈ回路の電流出力端子１３０５が接続されている。   The current input terminal 1300 of the current S / H circuit 1215 is connected to one end of the switch 1301 and the drain terminal of the Nch MOS transistor 1302. The other end of the switch 1301, the gate terminal of the Nch MOS transistor 1302, and the gate terminal of the Nch MOS transistor 1304 are connected. Further, the source terminal of the Nch MOS transistor 1302, the source terminal of the Nch MOS transistor 1304, and the ground terminal 1306 of the current S / H (sample hold) circuit are connected. The switch control terminal 1307 is connected to the control input terminal of the switch 1301, and the drain terminal of the NchMOS transistor 1304 and the current output terminal 1305 of the current S / H circuit are connected.

以上のように構成されたパワーデバイス装置１２において、第１の実施形態との差分を
中心に以下、その動作を説明する。 The operation of the power device apparatus 12 configured as described above will be described below with a focus on differences from the first embodiment.

図１２に示す本実施形態に係るパワーデバイス装置１２は、図１のパワーデバイス装置１におけるＶ／Ｉ変換回路１０８に相当するＶ／Ｉ変換回路１００８の直後に、電流Ｓ／Ｈ回路１２１５を設けたところが差分である。   The power device device 12 according to this embodiment shown in FIG. 12 is provided with a current S / H circuit 1215 immediately after the V / I conversion circuit 1008 corresponding to the V / I conversion circuit 108 in the power device device 1 of FIG. The difference is the difference.

図１０の説明と同様に、絶縁型可変ＤＣＤＣコンバータ１２０７は、上アームに使われるが、主回路のグランドレベルから数百ボルトの電位差まで、短時間で変化するため、電源ノイズが多いことがある。従って、図１２におけるＣＰＵ（および制御ロジック）１２０６が任意の電源電圧に設定したい場合でも、電源ノイズにより、所望の電圧にならないことがある。そのため、フォトカプラ１２０３の出力端子を電流Ｓ／Ｈ回路１２１５の制御端子に接続し、電源電圧１２００をＶ／Ｉ変換回路１２０８で電流に変換し、その電流を取り込むタイミングを固定し、次の取り込みまで電流をホールドする。その後は、図１で説明したパワーデバイス装置１と同じ動作を行う。なお、Ｖ／Ｉ変換回路は、図２〜図９で説明したものをそのまま使用できる。   Similar to the description of FIG. 10, the insulating variable DCDC converter 1207 is used for the upper arm. However, since it changes in a short time from the ground level of the main circuit to the potential difference of several hundred volts, there may be a lot of power supply noise. . Therefore, even when the CPU (and control logic) 1206 in FIG. 12 wants to set an arbitrary power supply voltage, a desired voltage may not be obtained due to power supply noise. Therefore, the output terminal of the photocoupler 1203 is connected to the control terminal of the current S / H circuit 1215, the power supply voltage 1200 is converted into a current by the V / I conversion circuit 1208, the timing for capturing the current is fixed, and the next capture is performed. Hold current until. Thereafter, the same operation as that of the power device apparatus 1 described in FIG. 1 is performed. The V / I conversion circuit described in FIGS. 2 to 9 can be used as it is.

以上に説明したように、本発明の第３の実施形態に係るパワーデバイス装置１２は、ＧａＮ・ＧＩＴデバイス１２０５のドレイン電流に合わせ、最適のゲート電流を設定することが可能であり、従来の簡単な構成では、細かいゲート電流設定が難しいという課題を解決できる。   As described above, the power device device 12 according to the third embodiment of the present invention can set an optimum gate current in accordance with the drain current of the GaN • GIT device 1205, which is a conventional simpler method. With a simple configuration, the problem that fine gate current setting is difficult can be solved.

なお、図１２の絶縁型可変ＤＣＤＣコンバータ１２０７を図６のブートストラップ電源回路６１１に置き換えても、本発明のパワーデバイス装置１２は上記した動作と同様の動作を行う。ブートストラップ電源回路６１１を使用した場合、特に電源電圧の変動が大きく、電源電圧１２００を取り込むタイミングを固定した第３の実施形態に係るパワーデバイス装置１２は、特に有効である。また、図１２のフォトカプラ１２０３は、高耐圧トランジスタ等で構成されたレベルシフト回路に置き換えても、本発明のパワーデバイス装置は上記した動作と同様の動作を行う。   Even if the insulated variable DCDC converter 1207 in FIG. 12 is replaced with the bootstrap power supply circuit 611 in FIG. 6, the power device device 12 of the present invention performs the same operation as described above. When the bootstrap power supply circuit 611 is used, the power device device 12 according to the third embodiment in which the fluctuation of the power supply voltage is particularly large and the timing for taking in the power supply voltage 1200 is fixed is particularly effective. Further, even if the photocoupler 1203 in FIG. 12 is replaced with a level shift circuit composed of a high voltage transistor or the like, the power device device of the present invention performs the same operation as described above.

（第４の実施形態）
次に、本発明の第４の実施形態について説明する。本実施形態におけるパワーデバイス装置が第１の実施形態におけるパワーデバイス装置と異なる点は、フォトカプラ１０３と電流ゲートドライバ１０４とＶ／Ｉ変換回路１０７の代わりに、フォトカプラ１０３と電流ゲートドライバ１０４とＶ／Ｉ変換回路１０７とが一体となったフォトカプラ・ドライバ１４０３を備え、フォトカプラ・ドライバ１４０３とＧａＮ・ＧＩＴデバイス１０５のゲートとの間に、ゲート電流設定部としてゲート電流設定抵抗１４０４を備える点である。 (Fourth embodiment)
Next, a fourth embodiment of the present invention will be described. The power device device in this embodiment is different from the power device device in the first embodiment in that instead of the photocoupler 103, the current gate driver 104, and the V / I conversion circuit 107, the photocoupler 103, the current gate driver 104, A photocoupler driver 1403 integrated with the V / I conversion circuit 107 is provided, and a gate current setting resistor 1404 is provided as a gate current setting unit between the photocoupler driver 1403 and the gate of the GaN GIT device 105. Is a point.

図１４は、第４の実施形態に係るパワーデバイス装置の構成図である。   FIG. 14 is a configuration diagram of a power device device according to the fourth embodiment.

フォトカプラ１４０３の２次側の正の電源端子１４００は、絶縁型可変ＤＣＤＣコンバータ１４０７の正の電源端子に接続されている。また、フォトカプラ１４０３の２次側の負の電源端子１４０２と、ＧａＮ・ＧＩＴデバイス１４０５のソース端子と、絶縁型可変ＤＣＤＣコンバータ１４０７の負の電源端子とが便宜上のノード１４１０と接続されている。また、フォトカプラ１４０３の２次側の出力端子と、ゲート電流設定抵抗１４０４の一端とが接続され、ゲート電流設定抵抗１４０４の他端と、ＧａＮ・ＧＩＴデバイス１４０５のゲート端子に接続される便宜上のノード１４１１とが接続されている。また、ＧａＮ・ＧＩＴデバイス１４０５のドレイン端子は、主回路正電源１４０９と接続されている。また、ＣＰＵ（または制御ロジック）１４０６は、フォトカプラ１４０３の１次側のアノード端子１１２とカソード端子１１３にそれぞれ接続され、同じくＣＰＵ（または制御ロジック）１４０６から絶縁型可変ＤＣＤＣコンバータ１４０７の制御端子１４１６へ接続される構成を有する。   The secondary positive power supply terminal 1400 of the photocoupler 1403 is connected to the positive power supply terminal of the insulation type variable DCDC converter 1407. The secondary negative power supply terminal 1402 of the photocoupler 1403, the source terminal of the GaN • GIT device 1405, and the negative power supply terminal of the insulating variable DCDC converter 1407 are connected to a node 1410 for convenience. Further, the secondary output terminal of the photocoupler 1403 and one end of the gate current setting resistor 1404 are connected, and the other end of the gate current setting resistor 1404 and the gate terminal of the GaN / GIT device 1405 are connected for convenience. Node 1411 is connected. The drain terminal of the GaN / GIT device 1405 is connected to the main circuit positive power source 1409. Further, the CPU (or control logic) 1406 is connected to the primary-side anode terminal 112 and the cathode terminal 113 of the photocoupler 1403, and similarly, from the CPU (or control logic) 1406 to the control terminal 1416 of the insulation type variable DCDC converter 1407. It has the structure connected to.

以上のように構成されたパワーデバイス装置１４において、以下、その動作を説明する。   The operation of the power device device 14 configured as described above will be described below.

図１４において、ＣＰＵ（または制御ロジック）１４０６は、通常のシステム同様、ＰＷＭ変調を利用し、パワーデバイスをオンオフ動作させることで、リニアな動作領域を使うことなく駆動ロスを減らす。具体的には、フォトカプラ１４０３のアノード端子１４１２とカソード端子１４１３へ電流オンオフ信号を送ることで、フォトカプラ１４０３の２次側出力端子に主回路負電源（主回路グランド）からフロートした電圧を発生させることができる。フォトカプラ１４０３の２次側出力端子１４０１は、ゲート電流設定抵抗１４０４の一端に接続され、ゲート電流設定抵抗１４０４の他端からＧａＮ・ＧＩＴデバイス１４０５のゲート端子１４１１へゲート電流を供給する。ノード１４１１とノード１４１０の電位差をＶＦと定義すると、ゲート電流Ｉ（ＶＣＣ）は以下の（式６）で表される。 In FIG. 14, a CPU (or control logic) 1406 reduces the drive loss without using a linear operation region by using PWM modulation and turning on / off the power device as in a normal system. Specifically, by sending a current on / off signal to the anode terminal 1412 and the cathode terminal 1413 of the photocoupler 1403, a voltage floating from the main circuit negative power supply (main circuit ground) is generated at the secondary output terminal of the photocoupler 1403. Can be made. The secondary output terminal 1401 of the photocoupler 1403 is connected to one end of the gate current setting resistor 1404 and supplies the gate current from the other end of the gate current setting resistor 1404 to the gate terminal 1411 of the GaN / GIT device 1405. When the potential difference between the node 1411 and the node 1410 is defined as V F, the gate current I (V CC) is expressed by the following equation (6).

Figure 2014089487
Figure 2014089487

ＶＦは、ＧａＮ・ＧＩＴデバイス１４０５のＶＧＳであるが、ゲート−ソース間にダイオードが接続されたものと同じ式で等価的に表せることから、順方向電圧をあらわすＶＦと表記している。 V F is V GS of the GaN / GIT device 1405, and can be represented equivalently by the same equation as that in which a diode is connected between the gate and the source, and is expressed as V F representing a forward voltage. .

（式６）に示すように、パワーデバイス装置１４において、一般的なシステムと同じように、ＧａＮ・ＧＩＴデバイス１４０５をオンオフ動作させることができる。一般的にＣＰＵ（または制御ロジック）１４０６は、ＧａＮ・ＧＩＴデバイス１４０５のドレイン電流を把握している。例えば、ＧａＮ・ＧＩＴデバイス１０５にモーターが接続されている場合、ＧａＮ・ＧＩＴデバイス１０５接続されたモーターが最大回転運転をしているときのＧａＮ・ＧＩＴデバイス１０５のドレイン端子に流れるドレイン電流を５０Ａ、最小回転運転をしているときのドレイン電流を１Ａとすると、ＧａＮ・ＧＩＴデバイス１４０５にドレイン電流５０Ａを流すために必要なゲート電流は、例えば５０ｍＡであり、ドレイン電流１Ａを流すために必要なゲート電流は１ｍＡである。   As shown in (Expression 6), in the power device apparatus 14, the GaN / GIT device 1405 can be turned on and off in the same manner as in a general system. The CPU (or control logic) 1406 generally grasps the drain current of the GaN • GIT device 1405. For example, when a motor is connected to the GaN · GIT device 105, the drain current flowing through the drain terminal of the GaN · GIT device 105 when the motor connected to the GaN · GIT device 105 is operating at a maximum speed is 50A, Assuming that the drain current during the minimum rotation operation is 1 A, the gate current necessary for flowing the drain current 50A to the GaN GIT device 1405 is, for example, 50 mA, and the gate necessary for flowing the drain current 1A. The current is 1 mA.

モーターの最大回転運転時に、電流ゲートドライバ１４０４がこれらのゲート電流を発生するように、ＣＰＵ（または制御ロジック）１４０６は、絶縁型可変ＤＣＤＣコンバータ１４０７に１０Ｖの電圧が出力されるよう、絶縁型可変ＤＣＤＣコンバータ１４１６の制御端子１２１６に信号を出す。また、モーターの最小回転運転時に、ＣＰＵ（または制御ロジック）１４０６は、絶縁型可変ＤＣＤＣコンバータ１４０７に５Ｖの電圧が出力されるになるよう、絶縁型可変ＤＣＤＣコンバータの制御端子１４１６に信号を出す。ゲート電流設定抵抗１４０４は、上記、ゲート電流Ｉ（ＶＣＣ）の式に従って電流を流すので、ＶＦが一定値３Ｖとすると、Ｒ＝１４０Ωとなる。 In order for the current gate driver 1404 to generate these gate currents during the maximum rotation operation of the motor, the CPU (or control logic) 1406 has an insulation type variable so that a voltage of 10 V is output to the insulation type variable DCDC converter 1407. A signal is output to the control terminal 1216 of the DCDC converter 1416. Further, during the minimum rotation operation of the motor, the CPU (or control logic) 1406 outputs a signal to the control terminal 1416 of the insulated variable DCDC converter so that a voltage of 5 V is output to the insulated variable DCDC converter 1407. Gate current setting resistor 1404, above, the current flows in accordance with the equation of the gate current I (V CC), the V F is a constant value 3V, becomes R = 140Ω.

つまり、ＶＦ＝３Ｖ、Ｒ＝１４０Ωとすると、
ＶＣＣ＝１０Ｖの時、ゲート電流Ｉ（ＶＣＣ）＝５０ｍＡ、
ＶＣＣ＝５Ｖの時、ゲート電流Ｉ（ＶＣＣ）＝１４ｍＡ
となる。これは、図１の第１の実施形態かつ図３のＶ／Ｉ変換回路１２０８を使った場合とほぼ同じ挙動となる。また、電流電圧特性は、図８とほぼ同じであり、Ｙ切片を−ＶＦ／Ｒに置き換えたものと等価である。 In other words, if V F = 3V and R = 140Ω,
When V CC = 10V, the gate current I (V CC ) = 50 mA,
When V CC = 5V, the gate current I (V CC ) = 14 mA
It becomes. This is almost the same behavior as when the first embodiment of FIG. 1 and the V / I conversion circuit 1208 of FIG. 3 are used. Further, the current-voltage characteristics are almost the same as those in FIG. 8 and are equivalent to those obtained by replacing the Y intercept with -V F / R.

以上に説明したように、本発明の第４の実施形態に係るパワーデバイス装置１４は、ＧａＮ・ＧＩＴデバイス１４０５のドレイン電流に合わせ、最適のゲート電流を設定することが可能であり、従来の簡単な構成では、細かいゲート電流設定が難しいという課題を解決できる。   As described above, the power device device 14 according to the fourth embodiment of the present invention can set an optimum gate current in accordance with the drain current of the GaN • GIT device 1405, which is a conventional simple device. With a simple configuration, the problem that fine gate current setting is difficult can be solved.

なお、図１４の絶縁型可変ＤＣＤＣコンバータ１４０７は、図６のブートストラップ電源回路６１１に置き換えても、本発明のパワーデバイス装置１４は上記した動作と同様の動作を行う。また、図１４のフォトカプラ１４０３は、高耐圧トランジスタ等で構成されたレベルシフト回路に置き換えても、本発明のパワーデバイス装置は上記した動作と同様の動作を行う。   14 is replaced with the bootstrap power supply circuit 611 in FIG. 6, the power device device 14 of the present invention performs the same operation as described above. Further, even if the photocoupler 1403 in FIG. 14 is replaced with a level shift circuit constituted by a high voltage transistor or the like, the power device device of the present invention performs the same operation as described above.

（比較例）
図１５は、本発明の実施形態の比較例に係るパワーデバイス装置の構成図である。 (Comparative example)
FIG. 15 is a configuration diagram of a power device device according to a comparative example of the embodiment of the present invention.

図１５より、フォトカプラ１５０３の２次側の正の電源端子１５００と、フォトカプラ１５０８の２次側の正の電源端子１５００とは、絶縁型ＤＣＤＣコンバータ１５０７の正の電源端子に接続されている。また、フォトカプラ１５０３の２次側の負の電源端子１５０２と、フォトカプラ１５０８の２次側の負の電源端子１５０２とは、ＧａＮ・ＧＩＴデバイス１５０５のソース端子１５１０と、絶縁型ＤＣＤＣコンバータ１５０７の負の電源端子とに接続されている。また、フォトカプラ１５０３の２次側の出力端子１５０１と、ゲート電流設定抵抗１５０４の一端とが接続され、フォトカプラ１５０８の２次側の出力端子１５１７と、ゲート電流設定抵抗１５１２の一端とが接続され、ゲート電流設定抵抗１５０４の他端と、ゲート電流設定抵抗１５１２の他端と、ＧａＮ・ＧＩＴデバイス１５０５のゲート端子１５１１とが接続されている。また、ＧａＮ・ＧＩＴデバイス１５０５のドレイン端子は、主回路正電源１５０９に接続され、ＣＰＵ（または制御ロジック）１５０６は、フォトカプラ１５０３の１次側のアノード端子１５１３とカソード端子１５１５にそれぞれ接続され、同じくＣＰＵ（または制御ロジック）１５０６からフォトカプラ１５０８の１次側のアノード端子１５１６とカソード端子１５１５にそれぞれ接続されている。   From FIG. 15, the secondary positive power supply terminal 1500 of the photocoupler 1503 and the secondary positive power supply terminal 1500 of the photocoupler 1508 are connected to the positive power supply terminal of the isolated DCDC converter 1507. . The secondary negative power supply terminal 1502 of the photocoupler 1503 and the secondary negative power supply terminal 1502 of the photocoupler 1508 include a source terminal 1510 of the GaN GIT device 1505, and an insulation type DCDC converter 1507. Connected to the negative power supply terminal. Further, the secondary output terminal 1501 of the photocoupler 1503 and one end of the gate current setting resistor 1504 are connected, and the secondary output terminal 1517 of the photocoupler 1508 and one end of the gate current setting resistor 1512 are connected. The other end of the gate current setting resistor 1504, the other end of the gate current setting resistor 1512, and the gate terminal 1511 of the GaN / GIT device 1505 are connected. The drain terminal of the GaN / GIT device 1505 is connected to the main circuit positive power source 1509, and the CPU (or control logic) 1506 is connected to the primary side anode terminal 1513 and the cathode terminal 1515 of the photocoupler 1503, respectively. Similarly, a CPU (or control logic) 1506 is connected to an anode terminal 1516 and a cathode terminal 1515 on the primary side of the photocoupler 1508, respectively.

以上のように構成されたパワーデバイス装置において、以下、その動作を説明する。   The operation of the power device configured as described above will be described below.

図１５において、ＣＰＵ（または制御ロジック）１５０６は、ＰＷＭ変調を利用し、パワーデバイスをオンオフ動作させることで、リニアな動作領域を使うことなく駆動ロスを減らす。具体的には、フォトカプラ１５０３のアノード端子１５１３とカソード端子１５１５へ電流オンまたはオフ信号を送り、フォトカプラ１５０８のアノード端子１５１６とカソード端子１５１５へ電流オンオフ信号を送ることで、フォトカプラ１５０３とフォトカプラ１５０８の２次側出力端子に主回路負電源（主回路グランド）からフロートした電圧を発生させることができる。説明の便宜上、ゲート電流設定抵抗１５１２は、ゲート電流設定抵抗１５０４の２倍の抵抗値とする。   In FIG. 15, a CPU (or control logic) 1506 uses PWM modulation to turn on and off a power device, thereby reducing drive loss without using a linear operation region. Specifically, a current on / off signal is sent to the anode terminal 1513 and the cathode terminal 1515 of the photocoupler 1503, and a current on / off signal is sent to the anode terminal 1516 and the cathode terminal 1515 of the photocoupler 1508, so that A voltage floated from the main circuit negative power supply (main circuit ground) can be generated at the secondary output terminal of the coupler 1508. For convenience of explanation, the gate current setting resistor 1512 has a resistance value twice that of the gate current setting resistor 1504.

ゲート電流Ｉ（ＶＣＣ）は、以下の（式７）で表される。 The gate current I (V CC ) is expressed by the following (Equation 7).

Figure 2014089487
Figure 2014089487

（式７）のＶＦは、ＧａＮ・ＧＩＴデバイス１５０５のＶＧＳであるが、ゲート−ソース間にダイオードが接続されたものと同じ式で等価的に表せることから、順方向電圧をあらわすＶＦと表記している。 V F in (Expression 7) is V GS of the GaN • GIT device 1505, and can be expressed equivalently by the same expression as that in which a diode is connected between the gate and the source, and thus V F representing the forward voltage. It is written.

また、ゲート設定抵抗Ｒは、ゲート電流設定抵抗Ｒ１１５１２、ゲート電流設定抵抗Ｒ２１５０４の並列合成抵抗値であり、フォトカプラ１５０３と１５０８のオンまたはオフの組合せにより以下の（式８）に示す値を有する。 Further, the gate setting resistor R is a parallel combined resistance value of the gate current setting resistor R 1 1512 and the gate current setting resistor R 2 1504. The following (Equation 8) is obtained depending on the combination of on / off of the photocouplers 1503 and 1508. It has the value shown.

Figure 2014089487
Figure 2014089487

ここで、具体的数値として、
ゲート電流設定抵抗１５１２：Ｒ１＝２００Ω、
ゲート電流設定抵抗１５０４：Ｒ２＝１００Ω、
絶縁型ＤＣＤＣコンバータ１５０７の電源電圧：ＶＣＣ＝１０Ｖ、
ＧａＮ・ＧＩＴデバイス１５０５のゲート−ソース間順方向電圧：ＶＦ＝３Ｖ
とする。 Here, as specific numerical values,
Gate current setting resistor 1512: R 1 = 200Ω,
Gate current setting resistor 1504: R 2 = 100Ω,
Power supply voltage of isolated DCDC converter 1507: V CC = 10V
Gate-source forward voltage of the GaN GIT device 1505: V F = 3V
And

一般的に、ＣＰＵ（または制御ロジック）１５０６は、ＧａＮ・ＧＩＴデバイス１５０５のドレイン電流を把握している。例えば、ＧａＮ・ＧＩＴデバイス１５０５にモーターが接続されている場合、ＧａＮ・ＧＩＴデバイス１５０５接続されたモーターが最大回転運転をしているときのＧａＮ・ＧＩＴデバイス１５０５のドレイン端子に流れるドレイン電流を５０Ａ、最小回転運転をしているときのドレイン電流を１Ａとすると、ＧａＮ・ＧＩＴデバイス１５０５にドレイン電流５０Ａを流すために必要なゲート電流は、例えば５０ｍＡであり、ドレイン電流１Ａを流すのに必要なゲート電流は１ｍＡである。   In general, the CPU (or control logic) 1506 knows the drain current of the GaN GIT device 1505. For example, when a motor is connected to the GaN · GIT device 1505, the drain current flowing through the drain terminal of the GaN · GIT device 1505 when the motor connected to the GaN · GIT device 1505 is operating at maximum rotation is 50A, Assuming that the drain current during the minimum rotation operation is 1 A, the gate current necessary for flowing the drain current 50A to the GaN GIT device 1505 is, for example, 50 mA, and the gate necessary for flowing the drain current 1A. The current is 1 mA.

モーターの最大回転運転時に、電流ゲートドライバ１５０４がこれらのゲート電流を発生するように、ＣＰＵ（または制御ロジック）１５０６は、フォトカプラ１５０３のアノード端子１５１３とカソード端子１５１５へ電流オン信号を送り、また、フォトカプラ１５０８のアノード端子１５１６とカソード端子１５１５へ電流オン信号を送る。これにより、ゲート電流Ｉは、Ｉ（ＶＣＣ）＝５２．５ｍＡとなる。 The CPU (or control logic) 1506 sends a current on signal to the anode terminal 1513 and the cathode terminal 1515 of the photocoupler 1503 so that the current gate driver 1504 generates these gate currents at the maximum rotation of the motor. The current on signal is sent to the anode terminal 1516 and the cathode terminal 1515 of the photocoupler 1508. As a result, the gate current I becomes I (V CC ) = 52.5 mA.

また、モーターの最小回転運転時に、ＣＰＵ（または制御ロジック）１５０６は、フォトカプラ１５０３のアノード端子１５１３とカソード端子１５１５へ電流オフ信号を送り、また、フォトカプラ１５０８のアノード端子１５１６とカソード端子１５１５へ電流オン信号を送る。これにより、ゲート電流Ｉは、Ｉ（ＶＣＣ）＝１７．５ｍＡとなる。 Further, during the minimum rotation operation of the motor, the CPU (or control logic) 1506 sends a current off signal to the anode terminal 1513 and the cathode terminal 1515 of the photocoupler 1503, and also to the anode terminal 1516 and the cathode terminal 1515 of the photocoupler 1508. Send current on signal. Thereby, the gate current I becomes I (V CC ) = 17.5 mA.

また、モーターの中回転運転時に、ＣＰＵ（または制御ロジック）１５０６は、フォトカプラ１５０３のアノード端子１５１３とカソード端子１５１５へ電流オン信号を送り、また、フォトカプラ１５０８のアノード端子１５１６とカソード端子１５１５へ電流オフ信号を送る。これにより、ゲート電流Ｉは、Ｉ（ＶＣＣ）＝３５ｍＡとなる。 Further, during the middle rotation operation of the motor, the CPU (or control logic) 1506 sends a current-on signal to the anode terminal 1513 and the cathode terminal 1515 of the photocoupler 1503, and also to the anode terminal 1516 and the cathode terminal 1515 of the photocoupler 1508. Send a current off signal. Thereby, the gate current I becomes I (V CC ) = 35 mA.

このように、ゲート電流を３値で送るために、図１５に示すように、パワーデバイス装置にはフォトカプラ１５０３、１５０８の２系統が必要となり、複雑さが増し、コストが増大し、信頼性は落ちるという問題が発生する。   Thus, in order to send the gate current in three values, as shown in FIG. 15, the power device device requires two systems of photocouplers 1503 and 1508, which increases complexity, increases cost, and reliability. The problem of falling.

すなわち、フォトカプラ（レベルシフト回路）１５０３、１５０８をｎ個使うことで（２のｎ乗−１）値のゲート電流を切り替えることが可能であるが、フォトカプラを１２系統とすると、ゲート電流は１値となり細かい電流設定が難しいという問題が発生する。   That is, by using n photocouplers (level shift circuits) 1503 and 1508, it is possible to switch the gate current of (2 to the power of n−1) value. However, if there are 12 photocouplers, the gate current is There is a problem that it becomes 1 value and fine current setting is difficult.

なお、本発明は、上記した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の改良、変形を行ってもよい。   In addition, this invention is not limited to above-described embodiment, You may perform a various improvement and deformation | transformation within the range which does not deviate from the summary of this invention.

例えば、上記した実施形態において、絶縁型可変ＤＣＤＣコンバータをブートストラップ電源回路に置き換えてもよい。また、上記した実施形態において、フォトカプラを高耐圧トランジスタ等で構成されたレベルシフト回路に置き換えてもよい。   For example, in the above-described embodiment, the insulating variable DCDC converter may be replaced with a bootstrap power supply circuit. Further, in the above-described embodiment, the photocoupler may be replaced with a level shift circuit configured with a high voltage transistor or the like.

また、本発明に係るパワーデバイス装置には、上記実施の形態における任意の構成要素を組み合わせて実現される別の実施形態や、実施形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係るパワーデバイス装置を備えた各種デバイスなども本発明に含まれる。例えば、本発明に係るパワーデバイス装置を備えたエアコンなどのインバータシステムも本発明に含まれる。   In addition, the power device device according to the present invention includes other embodiments realized by combining arbitrary components in the above embodiments, and those skilled in the art without departing from the gist of the present invention with respect to the embodiments. Modifications obtained by various modifications that can be conceived and various devices including the power device device according to the present invention are also included in the present invention. For example, an inverter system such as an air conditioner provided with the power device device according to the present invention is also included in the present invention.

本発明は、エアコンなどのインバータシステム、ハーフブリッジ回路、フルブリッジ回路において、低出力時の消費電力の大幅削減を実現でき、省エネ性能の改善に大きく貢献することが可能なパワーデバイス装置である。   The present invention is a power device device that can significantly reduce power consumption at low output in an inverter system such as an air conditioner, a half-bridge circuit, and a full-bridge circuit, and can greatly contribute to improvement of energy saving performance.

１、１０、１２、１４ パワーデバイス装置
３、１０８、１００８、１２０８ Ｖ／Ｉ変換回路（ゲート電流設定部）
１０３、１００３、１２０３、１４０３、１５０３、１５０８ フォトカプラ（レベルシフト回路、フォトカプラドライバ）
１０４、１００４、１２０４ 電流ゲートドライバ
１０５、１００５、１２０５、１４０５、１５０５ ＧａＮ・ＧＩＴデバイス（パワーデバイス）
１０６、１００６、１２０６、１４０６、１５０６ ＣＰＵ（または制御ロジック）
１０７、１００７、１２０７、１４０７ 絶縁型可変ＤＣＤＣコンバータ（可変電圧源）
１１４、１０１４、１２１４ 電流制御端子
４０１ 電流自乗回路（Ｖ／Ｉ変換回路）
６０３ 上アーム制御回路の正電源電圧端子（ブートストラップ電源回路）
６０４ 上アーム制御回路の負電源電圧端子（ブートストラップ電源回路）
６０６ 上アーム用ＧａＮ・ＧＩＴデバイス（パワーデバイス）
６０７ 下アーム用ＧａＮ・ＧＩＴデバイス（パワーデバイス）
６１１ ブートストラップ電源回路
１０１５ 電圧Ｓ／Ｈ（サンプルホールド）回路
１２１５ 電流Ｓ／Ｈ（サンプルホールド）回路
１４０４、１５０４、１５１２ ゲート電流設定抵抗（ゲート電流設定部）
１５０７ 絶縁型ＤＣＤＣコンバータ（可変電圧源） 1, 10, 12, 14 Power device device 3, 108, 1008, 1208 V / I conversion circuit (gate current setting unit)
103, 1003, 1203, 1403, 1503, 1508 Photocoupler (level shift circuit, photocoupler driver)
104, 1004, 1204 Current gate driver 105, 1005, 1205, 1405, 1505 GaN GIT device (power device)
106, 1006, 1206, 1406, 1506 CPU (or control logic)
107, 1007, 1207, 1407 Isolated variable DCDC converter (variable voltage source)
114, 1014, 1214 Current control terminal 401 Current square circuit (V / I conversion circuit)
603 Positive power supply voltage terminal of the upper arm control circuit (bootstrap power supply circuit)
604 Negative power supply voltage terminal of the upper arm control circuit (bootstrap power supply circuit)
606 GaN GIT device for upper arm (power device)
607 GaN GIT device for lower arm (power device)
611 Bootstrap power supply circuit 1015 Voltage S / H (sample hold) circuit 1215 Current S / H (sample hold) circuit 1404, 1504, 1512 Gate current setting resistor (gate current setting unit)
1507 Isolated DCDC converter (variable voltage source)

Claims (7)

ソース端子と、ドレイン端子と、ゲート端子とを備え、前記ゲート端子に印加されたゲート電流によりオンオフ動作するパワーデバイスを備えたパワーデバイス装置であって、
可変電圧を発生する可変電圧源と、
前記可変電圧源から発生する電圧に応じて、前記ソース端子の電圧に、前記ゲート端子がオン動作するときのオン電圧またはオフ動作するときのオフ電圧を重畳するレベルシフト回路と、
前記レベルシフト回路から出力される電圧に応じて前記ゲート電流を出力する電流ゲートドライバと、
前記電流ゲートドライバの出力端に設けられた電流制御端子と、
前記電流制御端子を介して、前記可変電圧源の出力電圧に応じて前記ゲート電流を変化させるゲート電流設定部とを備える
パワーデバイス装置。 A power device device comprising a power device that includes a source terminal, a drain terminal, and a gate terminal, and that is turned on and off by a gate current applied to the gate terminal,
A variable voltage source for generating a variable voltage;
A level shift circuit that superimposes an on voltage when the gate terminal is turned on or an off voltage when the gate terminal is turned off on the voltage of the source terminal according to a voltage generated from the variable voltage source;
A current gate driver that outputs the gate current according to a voltage output from the level shift circuit;
A current control terminal provided at an output terminal of the current gate driver;
A power device device comprising: a gate current setting unit configured to change the gate current according to an output voltage of the variable voltage source via the current control terminal. 前記ゲート電流設定部は、Ｖ／Ｉ変換回路であり、
前記Ｖ／Ｉ変換回路は、前記可変電圧源の出力電圧に比例して前記ゲート電流を設定する
請求項１に記載のパワーデバイス装置。 The gate current setting unit is a V / I conversion circuit,
The power device device according to claim 1, wherein the V / I conversion circuit sets the gate current in proportion to an output voltage of the variable voltage source. 前記ゲート電流設定部は、Ｖ／Ｉ変換回路であり、
前記Ｖ／Ｉ変換回路は、電流自乗回路を備える
請求項１に記載のパワーデバイス装置。 The gate current setting unit is a V / I conversion circuit,
The power device apparatus according to claim 1, wherein the V / I conversion circuit includes a current square circuit. 前記可変電圧源の代わりに、前記ゲート端子のゲート電圧に所定の電圧を重畳するためのブートストラップ電源回路を備える
請求項１に記載のパワーデバイス装置。 The power device apparatus according to claim 1, further comprising a bootstrap power supply circuit for superimposing a predetermined voltage on a gate voltage of the gate terminal instead of the variable voltage source. 前記ゲート電流設定部の直前に、電圧サンプルホールド回路を備える
請求項１に記載のパワーデバイス装置。 The power device apparatus according to claim 1, further comprising a voltage sample and hold circuit immediately before the gate current setting unit. 前記ゲート電流設定部の直後に、電流サンプルホールド回路を備える
請求項１に記載のパワーデバイス装置。 The power device device according to claim 1, further comprising a current sample and hold circuit immediately after the gate current setting unit. 前記レベルシフト回路と前記電流ゲートドライバと前記ゲート電流設定部の代わりに、前記レベルシフト回路と前記電流ゲートドライバと前記ゲート電流設定部とが一体となったフォトカプラ・ドライバを備え、
前記フォトカプラ・ドライバと前記パワーデバイスのゲート端子との間に、前記ゲート電流設定部としてゲート電流設定抵抗を備える
請求項１に記載のパワーデバイス装置。 In place of the level shift circuit, the current gate driver, and the gate current setting unit, a photocoupler driver in which the level shift circuit, the current gate driver, and the gate current setting unit are integrated,
The power device apparatus according to claim 1, wherein a gate current setting resistor is provided as the gate current setting unit between the photocoupler driver and a gate terminal of the power device.
JP2011033802A 2011-02-18 2011-02-18 Power device unit Withdrawn JP2014089487A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011033802A JP2014089487A (en) 2011-02-18 2011-02-18 Power device unit
PCT/JP2012/000757 WO2012111273A1 (en) 2011-02-18 2012-02-06 Power device apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011033802A JP2014089487A (en) 2011-02-18 2011-02-18 Power device unit

Publications (1)

Publication Number Publication Date
JP2014089487A true JP2014089487A (en) 2014-05-15

Family

ID=46672220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011033802A Withdrawn JP2014089487A (en) 2011-02-18 2011-02-18 Power device unit

Country Status (2)

Country Link
JP (1) JP2014089487A (en)
WO (1) WO2012111273A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6394421B2 (en) 2015-01-30 2018-09-26 株式会社デンソー Drive device for semiconductor switching element
CN107534383B (en) 2015-05-13 2020-09-01 松下半导体解决方案株式会社 Drive circuit, switch control circuit, and switch device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57133705A (en) * 1981-02-12 1982-08-18 Toshiba Corp Variable frequency oscillating circuit
JPS61247270A (en) * 1985-04-23 1986-11-04 Fuji Electric Co Ltd Control circuit for gate turn-off thyristor
JP2004088886A (en) * 2002-08-26 2004-03-18 Toshiba Corp Semiconductor device

Also Published As

Publication number Publication date
WO2012111273A1 (en) 2012-08-23

Similar Documents

Publication Publication Date Title
US7688049B2 (en) Level shift circuit and power supply device
US7193866B1 (en) Half-bridge LLC resonant converter with a synchronous rectification function
US9467061B2 (en) System and method for driving a transistor
WO2016002249A1 (en) Switching circuit and power supply circuit provided therewith
CN103856205B (en) Level shifting circuit, for driving the drive circuit of high tension apparatus and corresponding method
JP2009081962A (en) Switching circuit, circuit, and circuit including switching circuit and driving pulse generation circuit
JP2013219633A (en) Circuit for driving power transistor
US8624655B2 (en) Level shifter circuit and gate driver circuit including the same
US10439490B2 (en) Rectifier and associated rectifying circuit
JP6956386B2 (en) Negative voltage generation circuit and power conversion device using this
JP2000333442A (en) Stabilized gate driver
JP5407618B2 (en) Gate drive circuit and power conversion circuit
JP5348115B2 (en) Load drive device
JP2014233161A (en) Load controller
JP4768476B2 (en) Drive device for self-extinguishing semiconductor element
JP2014089487A (en) Power device unit
CN110752739B (en) Power equipment driving device
JP2019134595A (en) Switching circuit, semiconductor device, dc/dc converter
TWI638510B (en) Flyback power converter circuit and secondary side controller circuit thereof
KR101969117B1 (en) Active Clamp Forward Converter And Method Of Driving The Same
CN111865086A (en) Self-powered control circuit and control method and switching power supply circuit
WO2018096828A1 (en) Gate drive device
CN110932528A (en) Self-powered control circuit and control method and switching power supply circuit
JP2021082879A (en) Logic circuit and circuit chip
CN216873068U (en) Driving and current detection circuit of D-Mode gallium nitride power tube easy to integrate

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140513