JP2014233161A - Load controller - Google Patents
Load controller Download PDFInfo
- Publication number
- JP2014233161A JP2014233161A JP2013113262A JP2013113262A JP2014233161A JP 2014233161 A JP2014233161 A JP 2014233161A JP 2013113262 A JP2013113262 A JP 2013113262A JP 2013113262 A JP2013113262 A JP 2013113262A JP 2014233161 A JP2014233161 A JP 2014233161A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- gate electrode
- power supply
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
- H02M5/02—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc
- H02M5/04—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters
- H02M5/22—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M5/275—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M5/293—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
- H02M5/02—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc
- H02M5/04—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters
- H02M5/22—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M5/275—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M5/293—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M5/2932—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage, current or power
Abstract
Description
本発明は、負荷制御装置に関するものである。 The present invention relates to a load control device.
負荷制御装置としては、例えば、図10に示すような構成の2線式交流スイッチ100aが知られている(特許文献1)。
As a load control device, for example, a two-
2線式交流スイッチ100aは、商用交流電源101と照明器具等の負荷102との間に接続されて用いられる交流スイッチである。この2線式交流スイッチ100aは、双方向スイッチ素子103と、全波整流器104と、電源回路105と、駆動回路(第1のゲート駆動回路107、第2のゲート駆動回路108)と、制御回路106と、を備える。
The two-
双方向スイッチ素子103は、双方向に電流を流す構成を有するとともに当該電流の流れをオン又はオフする、III族窒化物半導体から構成されるダブルゲートのスイッチ素子である。双方向スイッチ素子103は、スイッチング(導通/非導通)の対象となるスイッチ端子S11及びスイッチ端子S12と、電流の流れのオン及びオフを制御するための2つのゲートに接続された制御端子G11及び制御端子G12と、この双方向スイッチ素子103を形成している基板と電気的に接続された基板端子SUBと、を有する。ここで、商用交流電源101と、負荷102と、双方向スイッチ素子103(そのスイッチ端子S11及びスイッチ端子S12)とは、閉回路を構成するように、直列に接続されている。
The
全波整流器104は、スイッチ端子S11とスイッチ端子S12との間に接続され、商用交流電源101から供給される交流電源を全波整流するブリッジダイオード等である。
The full-
電源回路105は、全波整流器104から出力される全波整流後の電圧を平滑化し、直流電源を供給する回路である。第1のゲート駆動回路107、第2のゲート駆動回路108及び制御回路106に必要な電源は、電源回路105から供給されている。
The
制御回路106は、商用交流電源101から負荷102に電力を供給する場合には、双方向スイッチ素子103をオン状態にさせる。この場合、制御回路106は、第1のゲート駆動回路107及び第2のゲート駆動回路108が、それぞれ、双方向スイッチ素子103の制御端子G11及び制御端子G12に対して、制御端子G11及び制御端子G12に対応するゲートの閾値電圧より高い電圧をもつ制御信号を出力するように第1のゲート回路107及び第2のゲート駆動回路108を制御する。これにより、制御回路106は、双方向スイッチ素子103をオン状態にさせる。
When supplying power from the commercial
一方、制御回路106は、商用交流電源101から負荷102への電力供給を遮断する場合には、双方向スイッチ素子103をオフ状態にさせる。この場合、制御回路106は、第1のゲート駆動回路107及び第2のゲート駆動回路108が、それぞれ、双方向スイッチ素子103の制御端子G11及び制御端子G12に対して、制御端子G11及び制御端子G12に対応するゲートの閾値電圧より低い電圧をもつ制御信号を出力するように第1のゲート駆動回路107及び第2のゲート駆動回路108を制御する。これにより、制御回路106は、双方向スイッチ素子103をオフ状態にさせる。
On the other hand, the
制御回路106は、上述のように第1のゲート駆動回路107及び第2のゲート駆動回路108を制御する回路である。
The
より詳しくは、外部設定部109より、商用交流電源101から負荷102に電力を供給するか否かを示す信号が制御回路106に伝達される。その伝達された信号に基づいて、制御回路106は、第1のゲート駆動回路107の入力端子SIN1及び第2のゲート駆動回路108の入力端子SIN2に、制御信号を出力する。
More specifically, a signal indicating whether or not power is supplied from the commercial
第1のゲート駆動回路107及び第2のゲート駆動回路108は、制御回路106からの制御信号に基づいて、それぞれ、その出力端子OUT1及びOUT2から双方向スイッチ素子103の制御端子G11及びG12に制御信号を出力することにより、双方向スイッチ素子103のスイッチング動作を制御する。
The first
特許文献1では、2線式交流スイッチ100aにおける第1のゲート駆動回路107及び第2のゲート駆動回路108それぞれの具体的な回路構成について明記されていない。
In
ところで、負荷制御装置では、より小型化が望まれているが、ゲート駆動回路が、電圧レベルを変えるためのレベルシフト回路を備えた構成の場合、更なる小型化が難しい傾向にある。負荷制御装置では、ゲート駆動回路が、双方向スイッチ素子をトランスにより駆動するように構成されている場合、小型化が難しい傾向にある。 By the way, in the load control device, further downsizing is desired. However, when the gate driving circuit has a level shift circuit for changing the voltage level, further downsizing tends to be difficult. In the load control device, when the gate drive circuit is configured to drive the bidirectional switch element with a transformer, miniaturization tends to be difficult.
本発明は上記事由に鑑みて為されたものであり、その目的は、小型化が可能な負荷制御装置を提供することにある。 The present invention has been made in view of the above-described reasons, and an object thereof is to provide a load control device that can be reduced in size.
本発明の負荷制御装置は、交流電源から負荷への給電路に設ける双方向スイッチ素子を備えた負荷制御装置であって、前記双方向スイッチ素子は、第1ゲート電極、第2ゲート電極、第1ソース電極及び第2ソース電極を備え、前記第1ゲート電極と前記第1ソース電極との間、前記第2ゲート電極と前記第2ソース電極との間それぞれに所定電圧を印加することで前記第1ソース電極と前記第2ソース電極との間が導通するオンとなるように構成され、前記第1ソース電極に第1交流入力端子が接続され前記第2ソース電極に第2交流入力端子が接続されたダイオードブリッジ回路と、前記ダイオードブリッジ回路のプラス端子と前記ダイオードブリッジ回路のマイナス端子との間の出力電圧を定電圧化する電源回路と、前記プラス端子と前記マイナス端子との間を所定インピーダンスで導通させるレベル変換回路と、前記電源回路から前記双方向スイッチ素子の前記第1ゲート電極及び前記第2ゲート電極に前記双方向スイッチをオンさせるための前記所定電圧又は所定電流を供給するゲート駆動回路と、を備え、前記ゲート駆動回路は、前記双方向スイッチ素子のオン、オフを制御するための制御信号が入力されるように構成され、前記制御信号がハイレベルのときに前記電源回路から前記第1ゲート電極及び前記第2ゲート電極に前記所定電圧又は前記所定電流を供給し、前記レベル変換回路は、バイポーラトランジスタを備え、前記バイポーラトランジスタのコレクタ端子が前記プラス端子に接続され、エミッタ端子が前記マイナス端子に接続され、ベース端子に、前記制御信号が入力されるように構成され、前記制御信号がハイレベルのときに前記バイポーラトランジスタがオンとなることを特徴とする。 The load control device of the present invention is a load control device including a bidirectional switch element provided in a power supply path from an AC power supply to a load, wherein the bidirectional switch element includes a first gate electrode, a second gate electrode, A first source electrode and a second source electrode, and applying a predetermined voltage between the first gate electrode and the first source electrode and between the second gate electrode and the second source electrode. The first source electrode and the second source electrode are turned on, and a first AC input terminal is connected to the first source electrode, and a second AC input terminal is connected to the second source electrode. A connected diode bridge circuit, a power supply circuit for making the output voltage between the plus terminal of the diode bridge circuit and the minus terminal of the diode bridge circuit constant, and the plus terminal; A level conversion circuit that conducts between the negative terminal with a predetermined impedance, and the predetermined switch for turning on the bidirectional switch from the power supply circuit to the first gate electrode and the second gate electrode of the bidirectional switch element. A gate driving circuit that supplies a voltage or a predetermined current, and the gate driving circuit is configured to receive a control signal for controlling on / off of the bidirectional switch element, and the control signal The predetermined voltage or the predetermined current is supplied from the power supply circuit to the first gate electrode and the second gate electrode when the level is high, the level conversion circuit includes a bipolar transistor, and a collector terminal of the bipolar transistor is Connected to the positive terminal, the emitter terminal is connected to the negative terminal, the base terminal, It is configured to control signal is input, the control signal and wherein said that the bipolar transistor is turned on when the high level.
この負荷制御装置において、前記レベル変換回路は、前記バイポーラトランジスタのエミッタ端子と前記マイナス端子との間に接続された第1抵抗を備えることが好ましい。 In this load control device, it is preferable that the level conversion circuit includes a first resistor connected between an emitter terminal of the bipolar transistor and the negative terminal.
この負荷制御装置において、前記ゲート駆動回路は、前記制御信号がローレベルからハイレベルに変化したときに、前記所定電流よりも大きな電流を規定時間だけ前記第1ゲート電極及び前記第2ゲート電極に供給することが好ましい。 In the load control device, the gate driving circuit applies a current larger than the predetermined current to the first gate electrode and the second gate electrode for a specified time when the control signal changes from a low level to a high level. It is preferable to supply.
この負荷制御装置において、前記ゲート駆動回路は、npnトランジスタと、第1のpnpトランジスタ、第2のpnpトランジスタ及び第2抵抗を有するカレントミラー回路と、を備え、前記npnトランジスタは、エミッタ端子が前記マイナス端子に接続されて接地され、ベース端子に前記制御信号が入力されるように構成され、前記第1のpnpトランジスタは、エミッタ端子が前記電源回路の高電位側の出力端に接続され、ベース端子とコレクタ端子との間が接続され、前記第2のpnpトランジスタは、エミッタ端子が前記電源回路の前記出力端に接続され、コレクタ端子が、第1ダイオードを介して前記第1ゲート電極に接続されるとともに、第2ダイオードを介して前記第2ゲート電極に接続され、前記第2抵抗は、前記npnトランジスタのコレクタ端子と前記第1のpnpトランジスタのコレクタ端子との間に接続され、前記第2抵抗の両端間にコンデンサが並列接続されており、前記規定時間は、前記第2抵抗と前記コンデンサとの並列回路の時定数により決まることが好ましい。 In this load control device, the gate drive circuit includes an npn transistor, and a current mirror circuit having a first pnp transistor, a second pnp transistor, and a second resistor, and the npn transistor has an emitter terminal as the emitter terminal. The first pnp transistor is connected to the output terminal on the high potential side of the power supply circuit, connected to the negative terminal and grounded, and the control signal is input to the base terminal. A terminal is connected between the collector terminal, the second pnp transistor has an emitter terminal connected to the output terminal of the power supply circuit, and a collector terminal connected to the first gate electrode via a first diode. And connected to the second gate electrode through a second diode, and the second resistor is connected to the np A capacitor is connected between the collector terminal of the transistor and the collector terminal of the first pnp transistor, and a capacitor is connected in parallel between both ends of the second resistor, and the specified time includes the second resistor and the capacitor. It is preferable to be determined by the time constant of the parallel circuit.
この負荷制御装置において、前記ゲート駆動回路は、前記第1ゲート電極、前記第2ゲート電極それぞれに1対1で対応した2つの電流源を備えることが好ましい。 In this load control device, it is preferable that the gate driving circuit includes two current sources corresponding to the first gate electrode and the second gate electrode on a one-to-one basis.
本発明の負荷制御装置においては、小型化が可能となる。 The load control device according to the present invention can be downsized.
(実施形態1)
以下では、本実施形態の負荷制御装置1aについて図1に基づいて説明する。
(Embodiment 1)
Below, the
負荷制御装置1aは、交流電源8から負荷9への給電路に設ける双方向スイッチ素子2を備えた負荷制御装置である。
The
双方向スイッチ素子2は、第1ゲート電極G1、第2ゲート電極G2、第1ソース電極S1及び第2ソース電極S2を備え、第1ゲート電極G1と第1ソース電極S1との間、第2ゲート電極G2と第2ソース電極S2との間それぞれに所定電圧を印加することで第1ソース電極S1と第2ソース電極S2との間が導通するオンとなるように構成されている。
The
また、負荷制御装置1aは、第1ソース電極S1に第1交流入力端子31が接続され第2ソース電極S2に第2交流入力端子32が接続されたダイオードブリッジ回路3と、ダイオードブリッジ回路3のプラス端子33とダイオードブリッジ回路3のマイナス端子34との間の出力電圧を定電圧化する電源回路4と、プラス端子33とマイナス端子34との間を所定インピーダンスで導通させるレベル変換回路5aと、電源回路4から双方向スイッチ素子2の第1ゲート電極G1及び第2ゲート電極G2に前記所定電圧を供給するゲート駆動回路6aと、を備える。
The
ゲート駆動回路6aは、双方向スイッチ素子2のオン、オフを制御するための制御信号CSが入力されるように構成され、制御信号CSがハイレベルのときに電源回路4から第1ゲート電極G1及び第2ゲート電極G2に前記所定電圧を供給する。レベル変換回路5aは、バイポーラトランジスタQ5を備え、バイポーラトランジスタQ5のコレクタ端子がプラス端子33に接続され、エミッタ端子がマイナス端子34に接続され、ベース端子に、制御信号CSが入力されるように構成され、制御信号CSがハイレベルのときにバイポーラトランジスタQ5がオンとなる。これにより、負荷制御装置1aは、小型化を図ることが可能となる。
The
負荷制御装置1aの各構成要素については、以下に詳細に説明する。
Each component of the
負荷制御装置1aは、双方向スイッチ素子2の第1ソース電極S1と第2ソース電極S2との間に、交流電源8と負荷9との直列回路を接続して使用される。このため、負荷制御装置1aは、双方向スイッチ素子2の第1ソース電極S1、第2ソース電極S2がそれぞれ接続された第1主端子21、第2主端子22を備えており、第1主端子21と第2主端子22との間に交流電源8と負荷9との直列回路を接続できるようになっている。
The
負荷制御装置1aは、双方向スイッチ素子2が、交流電源8と負荷9との間で交流電源8及び負荷9に直列に接続される。これにより、負荷制御装置1aは、負荷9のオン、オフを制御することができる。交流電源8は、例えば、商用電源である。負荷9は、例えば、照明負荷である。
In the
双方向スイッチ素子2は、第1ソース電極S1と第2ソース電極S2との間のいずれのバイアス方向においても、オン(オン状態)とオフ(オフ状態)の2つの安定した状態をとることができる交流スイッチ素子である。双方向スイッチ素子2は、第1ゲート電極G1、第2ゲート電極G2、第1ソース電極S1及び第2ソース電極S2を備えた、ノーマリオフ型のヘテロ接合電界効果型トランジスタ(heterojunction field effect transistor:HFET)により構成してある。この場合、双方向スイッチ素子2は、第1ソース電極S1が第1主電極を構成し、第2ソース電極S2が第2主電極を構成する。
The
HFETとしては、例えば、AlGaN/GaN系HFETを採用することができる。双方向スイッチ素子2は、第1ソース電極S1が第1主端子21に接続され、第2ソース電極S2が第2主端子22に接続されている。
As the HFET, for example, an AlGaN / GaN HFET can be employed. In the
双方向スイッチ素子2としては、図10の2線式交流スイッチにおける双方向スイッチ素子103を採用することもできる。
As the
双方向スイッチ素子2は、2つの金属酸化膜半導体電界効果型トランジスタ(metal oxide semiconductor field effect transistor:MOSFET)を逆直列接続して構成されたものでもよい。双方向スイッチ素子2は、各MOSFETとして、例えば、エンハンスメント型(ノーマリオフ型)のnチャネルMOSFETを採用し、両MOSFETのドレイン電極同士を接続すればよい。各MOSFETは、内蔵ダイオード(「ボディダイオード」や「寄生ダイオード」とも呼ばれている)を備えている。各内蔵ダイオードは、整流用のダイオードとして機能する。
The
MOSFETとしては、例えば、Si系MOSFETを採用することができる。MOSFETは、Si系MOSFETに限らず、例えば、SiC系MOSFET、GaN系MOSFET等を採用することもできる。 For example, a Si-based MOSFET can be employed as the MOSFET. The MOSFET is not limited to a Si-based MOSFET, and, for example, a SiC-based MOSFET, a GaN-based MOSFET, or the like can be employed.
ダイオードブリッジ回路3は、図2、3に示すように、4個のダイオードD01、D02、D03及びD04がブリッジ接続された全波整流回路である。
The
ダイオードブリッジ回路3は、2個のダイオードD01、D02の直列回路と、2個のダイオードD03、D04の直列回路と、を並列接続することで、4個のダイオードD01、D02、D03及びD04がブリッジ接続されている。ダイオードブリッジ回路3は、2個のダイオードD01、D02の接続点が第1交流入力端子31を構成し、2個のダイオードD03、D04の接続点が第2交流入力端子32を構成している。また、ダイオードブリッジ回路3は、2個のダイオードD02、D04の接続点がプラス端子33を構成し、2個のダイオードD01、D03の接続点がマイナス端子34を構成している。
The
要するに、ダイオードブリッジ回路3は、第1交流入力端子31と、第2交流入力端子32と、プラス端子33と、マイナス端子34と、を備えている。ダイオードブリッジ回路3は、第1交流入力端子31が第1主端子21を介して第1ソース電極S1に接続され、第2交流入力端子32が第2主端子22を介して第2ソース電極S2に接続されている。
In short, the
ダイオードブリッジ回路3は、双方向スイッチ素子2の第1ソース電極S1と第2ソース電極S2との間に接続される交流電源8からの交流電圧を直流電圧に全波整流する機能を有する。要するに、ダイオードブリッジ回路3は、交流電源8からの交流電圧を全波整流した直流電圧をプラス端子33とマイナス端子34との間に出力するように構成されている。
The
負荷制御装置1aは、ダイオードブリッジ回路3のプラス端子33とマイナス端子34との間に、電源回路4が接続されている。
In the
電源回路4は、ダイオードブリッジ回路3の出力電圧を所定の直流電圧に変換する定電圧回路である。
The
電源回路4は、npnトランジスタQ4と、ツェナダイオードZD4と、抵抗R4と、平滑コンデンサC4と、を備えた定電圧回路である。この定電圧回路は、ダイオードブリッジ回路3のプラス端子33と、電源回路4の高電位側の出力端との間にnpnトランジスタ4が介在する直列型定電圧回路である。
The
電源回路4は、抵抗R4とツェナダイオードZD4との直列回路が、ダイオードブリッジ回路3のプラス端子33とマイナス端子34との間に接続されている。電源回路4は、抵抗R4の一端が、ダイオードブリッジ回路3のプラス端子33に接続され、抵抗R4の他端が、ツェナダイオードZD4のカソードに接続され、ツェナダイオードZD4のアノードが、ダイオードブリッジ回路3のマイナス端子34に接続されている。また、電源回路4は、npnトランジスタQ4のコレクタ端子が、抵抗R4の一端に接続され、ベース端子が、抵抗R4とツェナダイオードZD4との接続点に接続されている。また、電源回路4は、npnトランジスタQ4のエミッタ端子とツェナダイオードZD4のアノードとの間に、平滑コンデンサC4が並列に接続されている。平滑コンデンサC4は、アルミ電解コンデンサ等の有極性のコンデンサにより構成されている。
In the
電源回路4の出力電圧VDDは、平滑コンデンサC4の両端電圧である。電源回路4は、出力電圧VDDが一定に保たれるように構成されている。電源回路4の出力電圧VDDは、ツェナダイオードZD4のツェナ電圧から、npnトランジスタQ4のベース端子・エミッタ端子間電圧を減じた値である。なお、電源回路4の回路構成は、一例であり、定電圧回路であれば、その回路構成を特に限定するものではない。
The output voltage VDD of the
負荷制御装置1aは、制御回路(図示せず)で生成された制御信号CSが入力される端子7を備えている。前記制御回路は、ゲート駆動回路6aを制御する回路である。前記制御回路は、制御信号CSを端子7に出力する。なお、端子7は、前記制御回路において制御信号CSを出力する出力端子により構成してもよい。また、前記制御回路は、例えば、適宜のプログラムを搭載したマイクロコンピュータにより構成することができる。
The
前記制御回路は、交流電源8から負荷9に電力を供給させる場合、双方向スイッチ素子2をオンさせる。この場合、前記制御回路は、ゲート駆動回路6aが、双方向スイッチ素子2の第1ゲート電極G1、第2ゲート電極G2に対して、第1ゲート電極G1と第1ソース電極S1との間の第1ゲート閾値電圧、第2ゲート電極G2と第2ソース電極S2との間の第2ゲート閾値電圧よりも高い前記所定電圧を出力するように、ゲート駆動回路6aを制御する。これにより、前記制御回路は、双方向スイッチ素子2をオンさせる。なお、双方向スイッチ素子2は、第1ゲート閾値電圧と第2ゲート閾値電圧とが同じであるのが好ましい。
The control circuit turns on the
また、前記制御回路は、交流電源8から負荷9への電力供給を遮断する場合、双方向スイッチ素子2をオフさせる。この場合、前記制御回路は、ゲート駆動回路6aが、双方向スイッチ素子2の第1ゲート電極G1、第2ゲート電極G2に対して、第1ゲート閾値電圧、第2ゲート閾値電圧よりも低い電圧を出力するように、ゲート駆動回路6aを制御する。これにより、前記制御回路は、双方向スイッチ素子2をオフさせる。
The control circuit turns off the
前記制御回路は、外部の設定部(図示せず)より、交流電源8から負荷9に電力を供給するか否かを指示する信号が伝達される。前記制御回路は、前記設定部から伝達された信号に基づいて、制御信号CSを出力する。具体的には、前記制御回路は、前記設定部より、交流電源8から負荷9に電力を供給することを指示する信号が伝達されたときに、制御信号CSをハイレベルとし、交流電源8から負荷9に電力を供給しない(交流電源8から負荷9への電力供給を遮断する)ことを指示する信号が伝達されたときに、制御信号CSをローレベルとするように構成されている。ゲート駆動回路6aは、制御信号CSに基づいて、双方向スイッチ素子2のスイッチング動作を制御する。
The control circuit receives a signal instructing whether to supply power from the
ゲート駆動回路6aは、電源回路4から双方向スイッチ素子2の第1ゲート電極G1及び第2ゲート電極G2に双方向スイッチ素子2をオンさせるための前記所定電圧を供給する機能を有するように構成されている。
The
ゲート駆動回路6aは、MOSFET61と、インバータ62と、第1ダイオードD1と、第2ダイオードD2と、2つの抵抗R61、R62を備えている。
The
ゲート駆動回路6aは、MOSFET61として、エンハンスメント型のpチャネルMOSFETを採用している。MOSFET61は、ソース端子が、電源回路4の前記高電位側の出力端に接続され、ドレイン端子が、第1ダイオードD1と第2ダイオードD2とのアノード同士の接続点に接続され、ゲート端子が、インバータ62の出力端子に接続されている。第1ダイオードD1、第2ダイオードD2のそれぞれのカソードは、第1ゲート電極G1、第2ゲート電極G2にそれぞれ接続されている。インバータ62は、入力端子が端子7に接続されている。要するに、インバータ62は、端子7からの制御信号CSを反転させてMOSFET61のゲート端子に入力する。したがって、ゲート駆動回路6aは、制御信号CSがローレベルの場合、インバータ62の出力がハイレベルとなり、MOSFET61がオフとなる。一方、ゲート駆動回路6aは、制御信号CSがハイレベルの場合、インバータ62の出力がローレベルとなり、MOSFET61がオンとなる。
The
レベル変換回路5aは、ダイオードブリッジ回路3と電源回路4との間に設けられている。レベル変換回路5aは、ダイオードブリッジ回路3のプラス端子33とマイナス端子34との間を前記所定インピーダンスで導通させる機能を有するように構成されている。レベル変換回路5aは、バイポーラトランジスタQ5を備え、バイポーラトランジスタQ5のコレクタ端子がプラス端子33に接続され、エミッタ端子がマイナス端子34に接続され、ベース端子に、制御信号CSが入力されるように構成されている。レベル変換回路5aは、抵抗R51を備え、バイポーラトランジスタQ5のベース端子が、抵抗R51を介して端子7に接続されている。
The
レベル変換回路5aは、制御信号CSがローレベルのときにバイポーラトランジスタQ5がオフとなり、ダイオードブリッジ回路3のプラス端子33とマイナス端子34との間を非導通とする。
In the
レベル変換回路5aは、制御信号CSがハイレベルのときにバイポーラトランジスタQ5がオンとなり、ダイオードブリッジ回路3のプラス端子33とマイナス端子34との間を所定のインピーダンスで導通させる。ここで、前記所定インピーダンスは、バイポーラトランジスタQ5のオン抵抗であり、略零である。
In the
図2、3は、制御信号CSがハイレベルのときの負荷制御装置1aの動作説明図である。
2 and 3 are operation explanatory diagrams of the
負荷制御装置1aは、制御信号CSがハイレベルのとき、双方向スイッチ素子2のオン状態が維持されて交流電源8から負荷9へ電力が供給されるように、電源回路4の平滑コンデンサC4から第1ゲート電極G1及び第2ゲート電極G2にゲート電流を供給する電流経路が形成される。図2、3においては、この電流経路を一点鎖線で示してある。
When the control signal CS is at a high level, the
図2は、交流電源8の交流電圧の極性が図2中に矢印B1で示す向き(以下、この向きを「正極性」という。)の期間において形成される電流経路(以下、「第1電流経路」という。)を一点鎖線で示してある。第1電流経路は、電源回路4の平滑コンデンサC4→ゲート駆動回路6aのMOSFET61→ゲート駆動回路6aの第1ダイオードD1、第2ダイオードD2→双方向スイッチ素子2の第2ソース電極S2→ダイオードブリッジ回路3のダイオードD04→レベル変換回路5のバイポーラトランジスタQ5→平滑コンデンサC4の経路である。
2 shows a current path (hereinafter referred to as “first current”) formed in a period in which the polarity of the AC voltage of the
図3は、交流電源8の交流電圧の極性が図2中に矢印B2で示す向き(以下、この向きを「負極性」という。)の期間において形成される電流経路(以下、「第2電流経路」という。)を一点鎖線で示してある。第2電流経路は、電源回路4の平滑コンデンサC4→ゲート駆動回路6aのMOSFET61→ゲート駆動回路6aの第1ダイオードD1、第2ダイオードD2→双方向スイッチ素子2の第1ソース電極S1→ダイオードブリッジ回路3のダイオードD02→レベル変換回路5のバイポーラトランジスタQ5→平滑コンデンサC4の経路である。
3 shows a current path (hereinafter referred to as “second current”) formed during a period in which the polarity of the AC voltage of the
要するに、負荷制御装置1aでは、電源回路4の平滑コンデンサC4から双方向スイッチ素子2の第1ゲート電極G1及び第2ゲート電極G2の両方にゲート電流を供給する第1電流経路、第2電流経路それぞれの一部をレベル変換回路5により形成することができる。よって、負荷制御装置1aは、ゲート駆動回路6aに、第1ソース電極S1、第2ソース電極S2それぞれを基準とする電位を各別に発生させるためのレベルシフト回路を設けることなく、ダイオードブリッジ回路3のマイナス端子34を基準とした電圧で双方向スイッチ素子2を駆動することができる。これにより、負荷制御装置1aは、小型化を図ることが可能となる。
In short, in the
以下では、本実施形態の負荷制御装置1aの変形例の負荷制御装置1bについて図4に基づいて説明する。変形例の負荷制御装置1bは、実施形態1の負荷制御装置1aにおけるレベル変換回路5aの代わりに、レベル変換回路5bを備えている点が実施形態1の負荷制御装置1aと相違する。なお、実施形態1の負荷制御装置1aと同様の構成要素については、同様の符号を付して説明を省略する。
Below, the
レベル変換回路5bは、レベル変換回路5aと略同じ回路構成であり、バイポーラトランジスタQ5のエミッタ端子とダイオードブリッジ回路3のマイナス端子34との間に接続された第1抵抗R52を備えている点が相違する。
The
レベル変換回路5bは、制御信号CSがハイレベルのときにバイポーラトランジスタQ5がオンとなり、ダイオードブリッジ回路3のプラス端子33とマイナス端子34との間を前記所定インピーダンスで導通させる。ここで、前記所定インピーダンスは、バイポーラトランジスタQ5のオン抵抗と、第1抵抗R52の抵抗値との合成抵抗値である。バイポーラトランジスタQ5のオン抵抗値は、略零であるから、前記所定インピーダンスは、第1抵抗R52の抵抗値とみなすことができる。
In the
負荷制御装置1bでは、レベル変換回路5bが、第1抵抗R52を備えていることにより、レベル変換回路5bに流れる電流を定電流化することが可能となり、双方向スイッチ素子2の第1ゲート電極G1及び第2ゲート電極G2それぞれに流れるゲート電流を制限することが可能となる。よって、負荷制御装置1bは、第1抵抗R52が限流用の抵抗として機能することとなり、負荷制御装置1aに比べて、ゲート駆動回路6aの低消費電流化を図ることが可能となる。
In the
(実施形態2)
以下では、本実施形態の負荷制御装置1cについて図5に基づいて説明する。なお、実施形態1の負荷制御装置1aと同様の構成要素については同一の符号を付して説明を適宜省略する。
(Embodiment 2)
Below, the
本実施形態の負荷制御装置1cは、実施形態1の負荷制御装置1aのゲート駆動回路6aの代わりに、ゲート駆動回路6cを備えている点が相違する。
The
ゲート駆動回路6cは、電源回路4から双方向スイッチ素子2の第1ゲート電極G1及び第2ゲート電極G2に双方向スイッチ素子2をオンさせるための所定電流を供給する。
The
ゲート駆動回路6cは、図6に示すように、制御信号CSがローレベルからハイレベルに変化したときに、ゲート電流として前記所定電流よりも大きな電流を規定時間T1だけ第1ゲート電極G1及び第2ゲート電極G2に供給することができるように構成されている。ゲート駆動回路6cは、前記所定電流よりも大きな電流を規定時間T1だけ第1ゲート電極G1及び第2ゲート電極G2に供給した後、制御信号CSがハイレベルからローレベルに変化するまで、前記所定電流を第1ゲート電極G1及び第2ゲート電極G2に供給し続ける。
As shown in FIG. 6, when the control signal CS changes from a low level to a high level, the
ゲート駆動回路6cは、npnトランジスタQ1と、第1のpnpトランジスタQ2、第2のpnpトランジスタQ3及び第2抵抗R1を有するカレントミラー回路60cと、を備えている。
The
npnトランジスタQ1は、エミッタ端子がダイオードブリッジ回路3のマイナス端子34に接続されて接地され、ベース端子に制御信号CSが入力されるように構成されている。npnトランジスタQ1のベース端子は、抵抗R63を介して端子7に接続されているのが好ましい。要するに、ゲート駆動回路6cは、抵抗R63を備えているのが好ましい。
The npn transistor Q1 is configured such that the emitter terminal is connected to the
第1のpnpトランジスタQ2は、エミッタ端子が電源回路4の前記高電位側の出力端に接続され、ベース端子とコレクタ端子との間が接続されている。
The first pnp transistor Q2 has an emitter terminal connected to the output terminal on the high potential side of the
第2のpnpトランジスタQ3は、エミッタ端子が電源回路4の前記高電位側の出力端に接続され、コレクタ端子が、第1ダイオードD1を介して第1ゲート電極G1に接続されるとともに、第2ダイオードD2を介して第2ゲート電極G2に接続されている。
The second pnp transistor Q3 has an emitter terminal connected to the output terminal on the high potential side of the
第2抵抗R1は、npnトランジスタQ1のコレクタ端子と第1のpnpトランジスタQ2のコレクタ端子との間に接続されている。ゲート駆動回路6cは、第2抵抗R1の両端間に並列接続されたコンデンサC1を備えている。これにより、規定時間T1は、第2抵抗R1とコンデンサC1との並列回路の時定数により決まる。
The second resistor R1 is connected between the collector terminal of the npn transistor Q1 and the collector terminal of the first pnp transistor Q2. The
カレントミラー回路60cは、第2抵抗R1に流れる電流と等しい電流を第2のpnpトランジスタQ3に流す回路である。なお、カレントミラー回路60cは、第2のpnpトランジスタQ3が出力トランジスタを構成している。
The
ここで、ゲート駆動回路6cがコンデンサC1を備えていない基本構成の負荷制御装置では、カレントミラー回路60cが、定電流回路(「定電流源」とも呼ばれる。)を構成し、第1ゲート電極G1及び第2ゲート電極G2それぞれに一定のゲート電流を出力する。前記基本構成の負荷制御装置の双方向スイッチ素子2の動作例については、図7(a)、(b)に示す等価回路に基いて説明する。なお、図7(a)、(b)は、交流電源8の交流電圧の極性が正極性の場合の動作例である。図7(a)、(b)において、「+V」は、第1主端子21(図5参照)の電位(>0)であり、「0V」は、第2主端子22(図5参照)の電位である。図7(a)、(b)では、カレントミラー回路60cを、定電流源の図記号により表してある。また、図7(a)、(b)では、双方向スイッチ素子2を、第1ゲート電極G1及び第1ソース電極S1を備えた第1トランジスタTr1と、第2ゲート電極G2及び第2ソース電極S2を備えたトランジスタTr2と、のドレイン電極同士を接続した回路で表してある。
Here, in the load control device having a basic configuration in which the
図7(a)は、制御信号CSがローレベルからハイレベルに変化した直後の要部の等価回路である。前記基本構成の負荷制御装置は、ゲート駆動回路6cの定電流源60cから双方向スイッチ素子2へのゲート電流の供給が開始されると、低電位側の第2トランジスタTr2のゲート電極G2に第2ダイオードD2を通してゲート電流が流れて第2トランジスタTr2がオンする。一方、前記基本構成の負荷制御装置は、第1トランジスタTr1のゲート電極G1に接続されている第1ダイオードD1が逆バイアスされているため、第1トランジスタTr1へゲート電流が流れない。
FIG. 7A is an equivalent circuit of a main part immediately after the control signal CS changes from the low level to the high level. When the supply of the gate current from the constant
図7(b)は、第2トランジスタTr2がオンした直後の要部の等価回路である。前記基本構成の負荷制御装置は、第2トランジスタTr2がオンすると、第1ダイオードD2が順バイアスされ、高電位側の第1トランジスタTr1もオンし、双方向スイッチ素子2がオンする。
FIG. 7B is an equivalent circuit of the main part immediately after the second transistor Tr2 is turned on. In the load control device of the basic configuration, when the second transistor Tr2 is turned on, the first diode D2 is forward biased, the first transistor Tr1 on the high potential side is also turned on, and the
これに対して、本実施形態の負荷制御装置1cでは、制御信号CSがローレベルからハイレベルに変化したときに、ゲート電流として前記所定電流よりも大きな電流を規定時間T1だけ第1ゲート電極G1及び第2ゲート電極G2に供給することができるように構成されている。これにより、負荷制御装置1cでは、双方向スイッチ素子2がオンになるまで過渡状態での電流を増やして双方向スイッチ素子2をより早く確実にオンさせ、その後、双方向スイッチ素子2の安定状態での電流を一定に保つようにすることで、低消費電流化が可能となる。過渡状態の期間は、通常、数ns〜数μs程度である。よって、負荷制御装置1cは、制御信号CSのハイレベルの期間が過渡状態の期間よりも十分に長ければ、低消費電流化を図ることが可能となる。よって、規定期間T1は、例えば、過渡状態の期間の2〜10倍程度の範囲で設定すればよい。
On the other hand, in the
図8は、本実施形態の負荷制御装置1cにおける変形例のゲート駆動回路を示す。このゲート駆動回路は、ゲート駆動回路6cのコンデンサC1を設ける代わりに、第3抵抗R2と、npnトランジスタQ8と、を備えている点がゲート駆動回路6cと相違する。第3抵抗R2は、一端が、第1のpnpトランジスタQ2のコレクタ端子と第2抵抗R1との接続点に接続され、他端が、npnトランジスタQ8のコレクタ端子に接続されている。npnトランジスタQ8は、エミッタ端子が、ダイオードブリッジ回路3のマイナス端子34に接続され、ベース端子が、制御信号CS(以下、「第1制御信号CS」ともいう。)の入力される端子7とは別に設けられた端子8に接続されている。端子8は、npnトランジスタQ8をオン、オフさせるための第2制御信号CS2が入力される。第2制御信号CS2は、ローレベルからハイレベルへの立ち上がりのタイミングが、第1制御信号CSと立ち上がりのタイミングと同期し、規定期間T1の間だけハイレベルを維持してから、ローレベルに立ち下がる信号である。端子8に入力される第2制御信号CS2は、例えば、前記制御回路が生成して出力するのが好ましい。
FIG. 8 shows a modified gate drive circuit in the
図8の構成では、第2抵抗R1と第3抵抗R2とが並列接続されている規定時間T1だけ、第3抵抗R2に電流が流れないときの前記所定電流よりも大きな電流を流すことができる。よって、変形例のゲート駆動回路では、双方向スイッチ素子2がオンになるまで過渡状態での電流を増やして双方向スイッチ素子2をより早く確実にオンさせ、その後、双方向スイッチ素子2の安定状態での電流を一定に保つようにすることで、低消費電流化が可能となる。
In the configuration of FIG. 8, a current larger than the predetermined current when no current flows through the third resistor R2 can be passed only for a specified time T1 when the second resistor R1 and the third resistor R2 are connected in parallel. . Therefore, in the gate drive circuit according to the modified example, the current in the transient state is increased until the
本実施形態の負荷制御装置1cでは、ゲート駆動回路6cを備えることにより、規定時間T1が、第2抵抗R1とコンデンサC1との並列回路の時定数により決まるので、変形例のゲート駆動回路を採用する場合に比べて、回路構成を簡略化することができる。
In the
本実施形態の負荷制御装置1cにおいては、レベル変換回路5aに代えて、例えば、実施形態1の負荷制御装置1aの変形例の負荷制御装置1b(図4参照)におけるレベル変換回路5bを備えていてもよい。
The
(実施形態3)
以下では、本実施形態の負荷制御装置1dについて図9に基づいて説明する。なお、実施形態2の負荷制御装置1cと同様の構成要素については同一の符号を付して説明を適宜省略する。
(Embodiment 3)
Below, the
本実施形態の負荷制御装置1dは、実施形態2の負荷制御装置1cのゲート駆動回路6cの代わりに、ゲート駆動回路6dを備えている点が相違する。
The
ゲート駆動回路6dは、第2のpnpトランジスタQ3の代わりに第2のpnpトランジスタQ31、第3のpnpトランジスタQ32を設けた、カレントミラー回路60dを備えている。カレントミラー回路60dは、第1のpnpトランジスタQ21のベース端子とコレクタ端子とを接続してある。ゲート駆動回路6dは、第2のpnpトランジスタQ31のコレクタ端子を第2ダイオードD2のアノードに接続し、第3のpnpトランジスタQ32のコレクタ端子を第1ダイオードD1のアノードに接続してある。
The
ゲート駆動回路6dは、第1のpnpトランジスタQ21、第2のpnpトランジスタQ31及び第3のpnpトランジスタQ32の互いの特性が同じになるように設計してある。これにより、ゲート駆動回路6dは、第1のpnpトランジスタQ21に流れる電流と等しい大きさの電流を第2のpnpトランジスタQ31、第3のpnpトランジスタQ32それぞれに流すことが可能となる。よって、ゲート駆動回路6dは、第2のpnpトランジスタQ31及び第3のpnpトランジスタQ32それぞれが、電流源を構成している。つまり、ゲート駆動回路6dは、第1ゲート電極G1、第2ゲート電極G2それぞれに1対1で対応した2つの電流源を備えている。
The
ところで、双方向スイッチ素子2の特性は、例えば、第1ゲート電極G1及び第1ソース電極S1を備えた第1トランジスタTr1(図7(a)参照)と、第2ゲート電極G2及び第2ソース電極S2を備えた第2トランジスタTr2(図7(a)参照)との、互いのトランジスタ特性のばらつき等に起因してばらつきが生じることがある。
By the way, the characteristics of the
これに対し、負荷制御装置1dは、ゲート駆動回路6dが、第1ゲート電極G1、第2ゲート電極G2それぞれに1対1で対応した2つの電流源を備えているので、双方向スイッチ素子2の特性のばらつきに起因した駆動性能のばらつきをキャンセルすることが可能となる。
On the other hand, in the
本実施形態の負荷制御装置1dにおいては、レベル変換回路5aに代えて、例えば、実施形態1の負荷制御装置1aの変形例の負荷制御装置1b(図4参照)におけるレベル変換回路5bを備えていてもよい。
The
以上、本発明の構成を、実施形態1〜3等に基いて説明したが、本発明は、実施形態1〜3等の構成に限らず、例えば、実施形態1〜3等の部分的な構成を、適宜組み合わせてある構成であってもよい。また、本発明は、その技術的思想の範囲を逸脱しない範囲で、構成に適宜変更を加えることが可能である。 As mentioned above, although the structure of this invention was demonstrated based on Embodiment 1-3, this invention is not restricted to the structure of Embodiment 1-3, for example, For example, partial structure of Embodiment 1-3 These may be combined as appropriate. In addition, the present invention can be modified as appropriate without departing from the scope of its technical idea.
1a、1b、1c、1d 負荷制御装置
2 双方向スイッチ素子
3 ダイオードブリッジ回路
4 電源回路
5a、5b レベル変換回路
6a、6c、6d ゲート駆動回路
31 第1交流入力端子
32 第2交流入力端子
33 プラス端子
34 マイナス端子
C1 コンデンサ
CS 制御信号
G1 第1ゲート電極
G2 第2ゲート電極
S1 第1ソース電極
S2 第2ソース電極
Q1 npnトランジスタ
Q2 第1のpnpトランジスタ
Q3 第2のpnpトランジスタ
Q5 バイポーラトランジスタ
R1 第2抵抗
R52 第1抵抗
1a, 1b, 1c, 1d
Claims (5)
前記双方向スイッチ素子は、第1ゲート電極、第2ゲート電極、第1ソース電極及び第2ソース電極を備え、前記第1ゲート電極と前記第1ソース電極との間、前記第2ゲート電極と前記第2ソース電極との間それぞれに所定電圧を印加することで前記第1ソース電極と前記第2ソース電極との間が導通するオンとなるように構成され、
前記第1ソース電極に第1交流入力端子が接続され前記第2ソース電極に第2交流入力端子が接続されたダイオードブリッジ回路と、前記ダイオードブリッジ回路のプラス端子と前記ダイオードブリッジ回路のマイナス端子との間の出力電圧を定電圧化する電源回路と、前記プラス端子と前記マイナス端子との間を所定インピーダンスで導通させるレベル変換回路と、前記電源回路から前記双方向スイッチ素子の前記第1ゲート電極及び前記第2ゲート電極に前記双方向スイッチをオンさせるための前記所定電圧又は所定電流を供給するゲート駆動回路と、を備え、
前記ゲート駆動回路は、前記双方向スイッチ素子のオン、オフを制御するための制御信号が入力されるように構成され、前記制御信号がハイレベルのときに前記電源回路から前記第1ゲート電極及び前記第2ゲート電極に前記所定電圧又は前記所定電流を供給し、
前記レベル変換回路は、バイポーラトランジスタを備え、前記バイポーラトランジスタのコレクタ端子が前記プラス端子に接続され、エミッタ端子が前記マイナス端子に接続され、ベース端子に、前記制御信号が入力されるように構成され、前記制御信号がハイレベルのときに前記バイポーラトランジスタがオンとなることを特徴とする負荷制御装置。 A load control device including a bidirectional switch element provided in a power supply path from an AC power supply to a load,
The bidirectional switch element includes a first gate electrode, a second gate electrode, a first source electrode, and a second source electrode, and the second gate electrode is disposed between the first gate electrode and the first source electrode. The first source electrode and the second source electrode are turned on by applying a predetermined voltage between the second source electrode and the second source electrode.
A diode bridge circuit having a first AC input terminal connected to the first source electrode and a second AC input terminal connected to the second source electrode; a positive terminal of the diode bridge circuit; and a negative terminal of the diode bridge circuit; A power supply circuit that makes the output voltage between the positive terminal and the negative terminal conductive with a predetermined impedance; and a first gate electrode of the bidirectional switch element from the power supply circuit And a gate driving circuit for supplying the predetermined voltage or the predetermined current for turning on the bidirectional switch to the second gate electrode,
The gate driving circuit is configured to receive a control signal for controlling on / off of the bidirectional switch element, and when the control signal is at a high level, the power supply circuit supplies the first gate electrode and Supplying the predetermined voltage or the predetermined current to the second gate electrode;
The level conversion circuit includes a bipolar transistor, and is configured such that a collector terminal of the bipolar transistor is connected to the plus terminal, an emitter terminal is connected to the minus terminal, and the control signal is input to a base terminal. The bipolar transistor is turned on when the control signal is at a high level.
前記npnトランジスタは、エミッタ端子が前記マイナス端子に接続されて接地され、ベース端子に前記制御信号が入力されるように構成され、
前記第1のpnpトランジスタは、エミッタ端子が前記電源回路の高電位側の出力端に接続され、ベース端子とコレクタ端子との間が接続され、
前記第2のpnpトランジスタは、エミッタ端子が前記電源回路の前記出力端に接続され、コレクタ端子が、第1ダイオードを介して前記第1ゲート電極に接続されるとともに、第2ダイオードを介して前記第2ゲート電極に接続され、
前記第2抵抗は、前記npnトランジスタのコレクタ端子と前記第1のpnpトランジスタのコレクタ端子との間に接続され、
前記第2抵抗の両端間にコンデンサが並列接続されており、
前記規定時間は、前記第2抵抗と前記コンデンサとの並列回路の時定数により決まることを特徴とする請求項3記載の負荷制御装置。 The gate drive circuit includes an npn transistor, a current mirror circuit having a first pnp transistor, a second pnp transistor, and a second resistor,
The npn transistor is configured such that an emitter terminal is connected to the minus terminal and grounded, and the control signal is input to a base terminal.
In the first pnp transistor, an emitter terminal is connected to an output terminal on the high potential side of the power supply circuit, and a base terminal and a collector terminal are connected,
The second pnp transistor has an emitter terminal connected to the output terminal of the power supply circuit, a collector terminal connected to the first gate electrode via a first diode, and the second diode via the second diode. Connected to the second gate electrode;
The second resistor is connected between a collector terminal of the npn transistor and a collector terminal of the first pnp transistor;
A capacitor is connected in parallel between both ends of the second resistor;
4. The load control device according to claim 3, wherein the specified time is determined by a time constant of a parallel circuit of the second resistor and the capacitor.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013113262A JP2014233161A (en) | 2013-05-29 | 2013-05-29 | Load controller |
PCT/JP2014/002613 WO2014192246A1 (en) | 2013-05-29 | 2014-05-19 | Load control device |
TW103118199A TW201517469A (en) | 2013-05-29 | 2014-05-26 | Load control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013113262A JP2014233161A (en) | 2013-05-29 | 2013-05-29 | Load controller |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014233161A true JP2014233161A (en) | 2014-12-11 |
Family
ID=51988299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013113262A Pending JP2014233161A (en) | 2013-05-29 | 2013-05-29 | Load controller |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2014233161A (en) |
TW (1) | TW201517469A (en) |
WO (1) | WO2014192246A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018055990A1 (en) * | 2016-09-20 | 2018-03-29 | パナソニックIpマネジメント株式会社 | Protective circuit for light adjusting device, and light adjusting device |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6534102B2 (en) * | 2015-09-04 | 2019-06-26 | パナソニックIpマネジメント株式会社 | Dimmer |
TWI645639B (en) * | 2017-11-09 | 2018-12-21 | 海韻電子工業股份有限公司 | Redundant isolating switch control circuit |
JP7199011B2 (en) | 2018-11-30 | 2023-01-05 | パナソニックIpマネジメント株式会社 | load controller |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4311227B2 (en) * | 2004-02-24 | 2009-08-12 | パナソニック電工株式会社 | Power supply switch |
US7619365B2 (en) * | 2006-04-10 | 2009-11-17 | Lutron Electronics Co., Inc. | Load control device having a variable drive circuit |
JP5895170B2 (en) * | 2010-02-23 | 2016-03-30 | パナソニックIpマネジメント株式会社 | 2-wire AC switch |
-
2013
- 2013-05-29 JP JP2013113262A patent/JP2014233161A/en active Pending
-
2014
- 2014-05-19 WO PCT/JP2014/002613 patent/WO2014192246A1/en active Application Filing
- 2014-05-26 TW TW103118199A patent/TW201517469A/en unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018055990A1 (en) * | 2016-09-20 | 2018-03-29 | パナソニックIpマネジメント株式会社 | Protective circuit for light adjusting device, and light adjusting device |
US10708989B2 (en) | 2016-09-20 | 2020-07-07 | Panasonic Intellectual Property Management Co., Ltd. | Protection circuit for dimmer, and dimmer |
Also Published As
Publication number | Publication date |
---|---|
WO2014192246A1 (en) | 2014-12-04 |
TW201517469A (en) | 2015-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI543519B (en) | Bridge rectifier circuit | |
JP6257022B2 (en) | Power supply circuit and lighting device | |
JP2014233161A (en) | Load controller | |
JP6942559B2 (en) | Power receiving device | |
US8907583B1 (en) | LED driving device | |
US20170093389A1 (en) | Driver circuit | |
JP2015185360A (en) | Lighting circuit, illumination device, and illumination system | |
JP2015208111A (en) | gate drive circuit | |
JP4821394B2 (en) | Semiconductor device drive circuit | |
JP4123274B2 (en) | AC switch | |
TWI767535B (en) | Method and apparatus for generating control signal and charging dc supply in a secondary synchronous rectifier | |
JP5640731B2 (en) | Drive circuit and switching power supply device | |
KR101054990B1 (en) | Stand-by power circuit in a power supply for a led television | |
JP2015195161A (en) | Power supply circuit and lighting device | |
JP2011147206A (en) | Power unit | |
WO2012111273A1 (en) | Power device apparatus | |
JP6164129B2 (en) | Lighting circuit and lighting device | |
JP6278874B2 (en) | Control circuit | |
US20110080760A1 (en) | Rectifier driving circuit | |
JP2015065082A (en) | Power supply device and illuminating device | |
JP5513037B2 (en) | Switching power supply | |
JP6364758B2 (en) | Full-wave rectifier circuit | |
JP2015185377A (en) | Lighting circuit, illumination device, and illumination system | |
JP6774359B2 (en) | Switching power supply | |
JP2016111877A (en) | Power supply device and lighting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20141006 |