JP6364758B2 - Full-wave rectifier circuit - Google Patents
Full-wave rectifier circuit Download PDFInfo
- Publication number
- JP6364758B2 JP6364758B2 JP2013251509A JP2013251509A JP6364758B2 JP 6364758 B2 JP6364758 B2 JP 6364758B2 JP 2013251509 A JP2013251509 A JP 2013251509A JP 2013251509 A JP2013251509 A JP 2013251509A JP 6364758 B2 JP6364758 B2 JP 6364758B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- switching element
- voltage
- potential
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 description 18
- 230000004048 modification Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
Images
Description
本発明は、全波整流回路に関する。 The present invention relates to a full-wave rectifier circuit.
従来より、交流電源から供給された交流電圧を、直流電圧に変換して負荷回路へ供給するために、全波整流回路が広く利用されている。このような全波整流回路において、安価な回路構成で、かつ、確実に全波整流を実現できるようにするために、主要構成部をｎチャネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor)のみで構成した全波整流回路が提案されている（例えば、特許文献１を参照）。 Conventionally, full-wave rectifier circuits have been widely used to convert an AC voltage supplied from an AC power source into a DC voltage and supply it to a load circuit. In such a full-wave rectifier circuit, the main component is composed only of an n-channel MOSFET (Metal Oxide Semiconductor Field Effect Transistor) in order to realize an inexpensive full-wave rectification with an inexpensive circuit configuration. A full-wave rectifier circuit has been proposed (see, for example, Patent Document 1).
特許文献１に開示された全波整流回路は、交流電源の第１の端子の電圧がツェナーダイオードにより設定された電圧を超える位相となったとき、ツェナーダイオードが電流を流してフォトダイオードを発光させ、制御回路のフォトトランジスタがフォトダイオードの光を受光すると、制御回路のトランジスタをオンにさせて、チャージポンプ回路によりｎチャネルMOSFETのゲート−ソース間電圧を上昇させる。そしてｎチャネルMOSFETのゲート−ソース間電圧が所定の電圧よりも高いとき、ｎチャネルMOSFETはオンされるので、ソースからドレインに電流を流す。
In the full-wave rectifier circuit disclosed in
しかしながら、雷サージのように、瞬間的に、入力交流電圧よりも高い電圧が全波整流回路に入力されることがある。特許文献１に開示された全波整流回路では、このような瞬間的に非常に高い電圧が入力されることで入力電圧の位相が瞬間的に反転すると、本来、同時に電流が流れることがないはずの複数のMOSFETに同時に電流が流れることにより、回路が短絡してしまい、全波整流回路が破損してしまうおそれがある。
However, like a lightning surge, a voltage higher than the input AC voltage may be instantaneously input to the full-wave rectifier circuit. In the full-wave rectifier circuit disclosed in
そこで、本発明は、入力交流電圧の位相を瞬間的に反転させる電圧が印加されても故障しない全波整流回路を提供することを目的とする。 Accordingly, an object of the present invention is to provide a full-wave rectifier circuit that does not fail even when a voltage that instantaneously reverses the phase of an input AC voltage is applied.
本発明の一つの形態として、全波整流回路が提供される。この全波整流回路は、第１の端子と第２の端子とを有する交流電源の第１の端子と正極側出力端子の間に接続され、第１の端子の電位が第２の端子の電位よりも高い場合において、オンとなっている期間中に第１の端子から正極側出力端子へ電流を流す第１のスイッチング素子と、交流電源の第２の端子と負極側出力端子の間に接続され、第１の端子の電位が第２の端子の電位よりも高い場合において、オンとなっている期間中に負極側出力端子から第２の端子へ電流を流す第２のスイッチング素子と、交流電源の第２の端子と正極側出力端子の間に接続され、第２の端子の電位が第１の端子の電位よりも高い場合において、オンとなっている期間中に第２の端子から正極側出力端子へ電流を流す第３のスイッチング素子と、交流電源の第１の端子と負極側出力端子の間に接続され、第２の端子の電位が第１の端子の電位よりも高い場合において、オンとなっている期間中に負極側出力端子から第１の端子へ電流を流す第４のスイッチング素子と、第１の端子と第１のスイッチング素子のスイッチング端子及び第２のスイッチング素子のスイッチング端子間に接続され、第１の端子の電位が第２の端子の電位よりも高く、かつ、第１の端子と第２の端子間の電圧が第１の閾値以上となる場合に第１及び第２のスイッチング素子をオンにし、一方、第１の端子と第２の端子間の電圧が第１の閾値未満となる場合に第１及び第２のスイッチング素子をオフにする第１の制御回路と、第２の端子と第３のスイッチング素子のスイッチング端子及び第４のスイッチング素子のスイッチング端子間に接続され、第２の端子の電位が記第１の端子の電位よりも高く、かつ、第２の端子と第１の端子間の電圧が第２の閾値以上となる場合に第３及び第４のスイッチング素子をオンにし、一方、第２の端子と第１の端子間の電圧が第２の閾値未満となる場合に第３及び第４のスイッチング素子をオフにする第２の制御回路とを有する。そして第１または第２の制御回路がオンからオフに切り替えることを指示してから第１、第２、第３及び第４のスイッチング素子がオンからオフに変化するのに要する時間よりも、第１または第２の制御回路がオフからオンに切り替えることを指示してから第１、第２、第３及び第４のスイッチング素子がオフからオンに変化するのに要する時間の方が長い。 As one form of the present invention, a full-wave rectifier circuit is provided. The full-wave rectifier circuit is connected between a first terminal and a positive output terminal of an AC power supply having a first terminal and a second terminal, and the potential of the first terminal is the potential of the second terminal. Higher than the first switching element for passing a current from the first terminal to the positive output terminal during the ON period, and a connection between the second terminal and the negative output terminal of the AC power supply A second switching element that causes a current to flow from the negative-side output terminal to the second terminal during the ON period when the potential of the first terminal is higher than the potential of the second terminal; Connected between the second terminal of the power source and the positive output terminal, and when the potential of the second terminal is higher than the potential of the first terminal, the second terminal to the positive electrode during the ON period A third switching element for passing current to the side output terminal and a first AC power supply A current from the negative output terminal to the first terminal during the ON period when the potential of the second terminal is higher than the potential of the first terminal. A first switching element connected between the switching terminal of the first switching element and the second switching element, the potential of the first terminal being higher than the potential of the second terminal. And when the voltage between the first terminal and the second terminal is equal to or higher than the first threshold, the first and second switching elements are turned on, while the first terminal and the second terminal A first control circuit for turning off the first and second switching elements when the voltage between them is less than the first threshold, the switching terminals of the second terminal and the third switching element, and the fourth switching Switching end of element The third terminal and the second terminal when the potential of the second terminal is higher than the potential of the first terminal and the voltage between the second terminal and the first terminal is equal to or higher than the second threshold. A second control circuit that turns on the fourth switching element, and turns off the third and fourth switching elements when the voltage between the second terminal and the first terminal is less than the second threshold. And have. Then, the first or second control circuit gives an instruction to switch from on to off, and the first, second, third, and fourth switching elements are longer than the time required to change from on to off. The time required for the first, second, third, and fourth switching elements to change from OFF to ON after the first or second control circuit instructs to switch from OFF to ON is longer.
この全波整流回路において、第１、第２、第３及び第４のスイッチング素子はｎチャネルMOSFETであることが好ましい。 In this full-wave rectifier circuit, the first, second, third and fourth switching elements are preferably n-channel MOSFETs.
またこの全波整流回路において、第１のスイッチング素子であるｎチャネルMOSFETのソース端子は、交流電源の第１の端子に接続され、そのｎチャネルMOSFETのドレイン端子は正極側出力端子に接続され、第１の端子の電位が第２の端子の電位よりも高い場合において、オンとなっている期間中、第１のスイッチング素子であるｎチャネルMOSFETは、ソースとドレインとの間を介して第１の端子から正極側出力端子へ電流を流し、オフとなっている期間中、ボディダイオードを介して第１の端子から正極側出力端子へ電流を流し、第２のスイッチング素子であるｎチャネルMOSFETのドレイン端子は交流電源の第２の端子に接続され、そのｎチャネルMOSFETのソース端子は負極側出力端子に接続され、第１の端子の電位が第２の端子の電位よりも高い場合において、オンとなっている期間中、第２のスイッチング素子であるｎチャネルMOSFETは、ソースとドレインとの間を介して負極側出力端子から第２の端子へ電流を流し、オフとなっている期間中、ボディダイオードを介して負極側出力端子から第２の端子へ電流を流し、第３のスイッチング素子であるｎチャネルMOSFETのソース端子は、交流電源の第２の端子に接続され、そのｎチャネルMOSFETのドレイン端子は正極側出力端子に接続され、第２の端子の電位が第１の端子の電位よりも高い場合において、オンとなっている期間中、第３のスイッチング素子であるｎチャネルMOSFETは、ソースとドレインとの間を介して第２の端子から正極側出力端子へ電流を流し、オフとなっている期間中、ボディダイオードを介して第２の端子から正極側出力端子へ電流を流し、第４のスイッチング素子であるｎチャネルMOSFETのドレイン端子は交流電源の第１の端子に接続され、そのｎチャネルMOSFETのソース端子は負極側出力端子に接続され、第２の端子の電位が第１の端子の電位よりも高い場合において、オンとなっている期間中、第４のスイッチング素子であるｎチャネルMOSFETは、ソースとドレインとの間を介して負極側出力端子から第１の端子へ電流を流し、オフとなっている期間中、ボディダイオードを介して負極側出力端子から第１の端子へ電流を流すことが好ましい。 In this full-wave rectifier circuit, the source terminal of the n-channel MOSFET that is the first switching element is connected to the first terminal of the AC power supply, and the drain terminal of the n-channel MOSFET is connected to the positive output terminal. In the case where the potential of the first terminal is higher than the potential of the second terminal, the n-channel MOSFET that is the first switching element is in the first period between the source and the drain during the ON period. Current flows from the first terminal to the positive output terminal, and during the off-state, the current flows from the first terminal to the positive output terminal via the body diode, and the n-channel MOSFET of the second switching element The drain terminal is connected to the second terminal of the AC power supply, the source terminal of the n-channel MOSFET is connected to the negative output terminal, and the potential of the first terminal is higher than the potential of the second terminal During the ON period, the n-channel MOSFET that is the second switching element passes a current from the negative output terminal to the second terminal via the source and the drain, and is turned OFF. During this period, current flows from the negative output terminal to the second terminal via the body diode, and the source terminal of the n-channel MOSFET which is the third switching element is connected to the second terminal of the AC power supply, The drain terminal of the n-channel MOSFET is connected to the positive-side output terminal, and when the potential of the second terminal is higher than the potential of the first terminal, n is the third switching element during the ON period. The channel MOSFET allows current to flow from the second terminal to the positive output terminal via the source and drain, and from the second terminal to the positive output terminal via the body diode during the OFF period. The drain terminal of the n-channel MOSFET that is the fourth switching element is connected to the first terminal of the AC power supply, the source terminal of the n-channel MOSFET is connected to the negative output terminal, and the second terminal When the potential of the n-channel MOSFET is higher than the potential of the first terminal, the n-channel MOSFET as the fourth switching element is connected to the second output terminal from the negative output terminal through the gap between the source and the drain. It is preferable to pass a current from the negative output terminal to the first terminal via the body diode during a period in which the current flows to the first terminal and is off.
本発明に係る全波整流回路は、入力交流電圧の位相を瞬間的に反転させる電圧が印加されても故障しないという効果を奏する。 The full-wave rectifier circuit according to the present invention has an effect that no failure occurs even when a voltage that instantaneously reverses the phase of the input AC voltage is applied.
以下、本発明の一つの実施形態による全波整流回路を、図を参照しつつ説明する。この全波整流回路は、交流電源から供給された交流電圧を直流電圧に変換し、負荷回路へその直流電圧を供給する。そしてこの全波整流回路は、交流電源の第１の端子の電位が第２の端子の電位よりも高い場合に負荷回路へ電力供給する第１及び第２のスイッチング素子と、第２の端子の電位が第１の端子の電位よりも高い場合に負荷回路へ電力供給する第３及び第４のスイッチング素子と、第１の端子と第２の端子間の電圧が低いと各スイッチング素子をオフにする二つの制御回路を有する。各スイッチング素子は、オンからオフに変わるのに要する時間よりもオフからオンに変わるのに要する時間の方が長く、これにより、供給される交流電圧の位相が瞬間的に反転しても、第１及び第２のスイッチング素子と第３及び第４のスイッチング素子が同時にオンにならないので、故障の発生が防止される。 Hereinafter, a full-wave rectifier circuit according to an embodiment of the present invention will be described with reference to the drawings. This full-wave rectifier circuit converts an AC voltage supplied from an AC power source into a DC voltage, and supplies the DC voltage to the load circuit. The full-wave rectifier circuit includes first and second switching elements that supply power to the load circuit when the potential of the first terminal of the AC power supply is higher than the potential of the second terminal, and the second terminal The third and fourth switching elements that supply power to the load circuit when the potential is higher than the potential of the first terminal, and the switching elements are turned off when the voltage between the first terminal and the second terminal is low. Two control circuits are provided. Each switching element takes a longer time to change from off to on than the time required to change from on to off, so that even if the phase of the supplied AC voltage is momentarily reversed, Since the first and second switching elements and the third and fourth switching elements are not turned on at the same time, the occurrence of a failure is prevented.
図１は、本発明の一つの実施形態に係る全波整流回路の回路図である。図１に示されるように、全波整流回路１は、４個のスイッチング素子１１−１〜１１−４と、４個の分圧回路１２−１〜１２−４と、二つの制御回路１３−１、１３−２とを有する。
FIG. 1 is a circuit diagram of a full-wave rectifier circuit according to one embodiment of the present invention. As shown in FIG. 1, the full-
４個のスイッチング素子１１−１〜１１−４は、それぞれ、ｎチャネルMOSFETにより構成される。そして、交流電源２の第１の端子２−１の電位が第２の端子２−２の電位よりも高い場合には、スイッチング素子１１−１と１１−２の組を介して交流電源２からの電力が負荷回路３へ出力される。すなわち、第１の端子２−１からスイッチング素子１１−１を介して正極側出力端子１４−１へ電流が流れるとともに、負極側出力端子１４−２からスイッチング素子１１−２を介して第２の端子２−２へ電流が流れる。一方、交流電源２の第１の端子２−１の電位よりも第２の端子２−２の電位が高い場合には、スイッチング素子１１−３と１１−４の組を介して交流電源２からの電力が負荷回路３へ出力される。すなわち、第２の端子２−２からスイッチング素子１１−３を介して正極側出力端子１４−１へ電流が流れるとともに、負極側出力端子１４−２からスイッチング素子１１−４を介して第１の端子２−１へ電流が流れる。これにより全波整流が達成される。
Each of the four switching elements 11-1 to 11-4 is composed of an n-channel MOSFET. When the potential of the first terminal 2-1 of the
そのために、スイッチング素子１１−１のソース端子が交流電源２の第１の端子２−１に接続され、スイッチング素子１１−１のドレイン端子が全波整流回路１の正極側出力端子１４−１と接続される。また、スイッチング素子１１−２のドレイン端子が交流電源２の第２の端子２−２に接続され、スイッチング素子１１−２のソース端子が全波整流回路１の負極側出力端子１４−２と接続される。
また、スイッチング素子１１−３のソース端子が交流電源２の第２の端子２−２に接続され、スイッチング素子１１−３のドレイン端子が正極側出力端子１４−１と接続される。そして、スイッチング素子１１−４のドレイン端子が交流電源２の第１の端子２−１に接続され、スイッチング素子１１−４のソース端子が負極側出力端子１４−２と接続される。
Therefore, the source terminal of the switching element 11-1 is connected to the first terminal 2-1 of the
Further, the source terminal of the switching element 11-3 is connected to the second terminal 2-2 of the
スイッチング素子１１−１及び１１−２は、それぞれ、制御回路１３−１によりオン／オフ制御される。そのために、スイッチング素子１１−１のスイッチング端子であるゲート端子は、分圧回路１２−１及び制御回路１３−１と接続される。一方、スイッチング素子１１−２のスイッチング端子であるゲート端子は、分圧回路１２−２及び制御回路１３−１と接続される。そして、交流電源２の第１の端子２−１の電位の方が第２の端子２−２の電位よりも高く（すなわち、第１の端子２−１と第２の端子２−２間の電圧Vが正であり）、かつ、電圧Vが所定の第１の閾値Th1以上の場合、スイッチング素子１１−１及び１１−２はオンとなり、スイッチング素子１１−１及び１１−２のソースとドレイン間を電流が流れることで、交流電源２からの電力が負荷回路３へ供給される。一方、電圧Vが正であり、かつ、第１の閾値Th1未満の場合、スイッチング素子１１−１及び１１−２はオフとなるものの、スイッチング素子１１−１及び１１−２のボディダイオードを介して電流が流れることで、交流電源２からの電力が負荷回路３へ供給される。また、電圧Vが負の場合には、スイッチング素子１１−１及び１１−２には電流は流れない。この場合には、後述するように、スイッチング素子１１−３及び１１−４を介して交流電源２からの電力が負荷回路３へ供給される。
The switching elements 11-1 and 11-2 are on / off controlled by the control circuit 13-1. Therefore, the gate terminal which is a switching terminal of the switching element 11-1 is connected to the voltage dividing circuit 12-1 and the control circuit 13-1. On the other hand, a gate terminal which is a switching terminal of the switching element 11-2 is connected to the voltage dividing circuit 12-2 and the control circuit 13-1. The potential of the first terminal 2-1 of the
スイッチング素子１１−３及び１１−４は、それぞれ、制御回路１３−２によりオン／オフ制御される。そのために、スイッチング素子１１−３のスイッチング端子であるゲート端子は、分圧回路１２−３及び制御回路１３−２と接続される。一方、スイッチング素子１１−４のスイッチング端子であるゲート端子は、分圧回路１２−４及び制御回路１３−２と接続される。そして、交流電源２の第２の端子２−２の電位の方が第１の端子２−１の電位よりも高く（すなわち、交流電源２の第１の端子２−１と第２の端子２−２間の電圧Vが負であり）、かつ、電圧Vの絶対値が所定の第２の閾値Th2以上の場合、スイッチング素子１１−３及び１１−４はオンとなり、スイッチング素子１１−３及び１１−４のソースとドレイン間を電流が流れることで、交流電源２からの電力が負荷回路３へ供給される。一方、電圧Vが負であり、かつ、電圧Vの絶対値が第２の閾値Th2未満の場合、スイッチング素子１１−３及び１１−４はオフとなるものの、スイッチング素子１１−３及び１１−４のボディダイオードを介して電流が流れることで、交流電源２からの電力が負荷回路３へ供給される。また、電圧Vが正の場合には、スイッチング素子１１−３及び１１−４には電流は流れない。
The switching elements 11-3 and 11-4 are on / off controlled by the control circuit 13-2. Therefore, the gate terminal which is a switching terminal of the switching element 11-3 is connected to the voltage dividing circuit 12-3 and the control circuit 13-2. On the other hand, a gate terminal which is a switching terminal of the switching element 11-4 is connected to the voltage dividing circuit 12-4 and the control circuit 13-2. The potential of the second terminal 2-2 of the
分圧回路１２−１〜１２−４は、それぞれ、スイッチング素子１１−１〜１１−４をオンにするために必要な電圧を出力する。
本実施形態では、分圧回路１２−１及び１２−３は、それぞれ、交流電源２の第１の端子２−１、第２の端子２−２からの出力電圧よりも高い電圧を出力するためのチャージポンプ回路として構成される。
具体的には、分圧回路１２−１は、スイッチング素子１１−３のドレイン端子に対してアノード端子が接続されるダイオードD1と、ダイオードD1のカソード端子と交流電源２の第１の端子２−１との間に接続されるコンデンサC1と、コンデンサC1に対して並列に接続される二つの抵抗R1及びR2を有する。そして第１の端子２−１の電位よりも第２の端子２−２の電位の方が高くなっている間に、第２の端子２−２からダイオードD1およびスイッチング素子１１−３を介して、コンデンサC1がチャージされる。これにより、コンデンサC1のダイオードD1側の電位は、スイッチング素子１１−１のソース端子の電位（すなわち、交流電源２の第１の端子２−１の電位）よりも高くなる。そしてコンデンサC1の両端子間電圧が、直列に接続された抵抗R1とR2とにより分圧され、抵抗R1と抵抗R2の間の端子からスイッチング素子１１−１のゲート端子への電圧が出力される。そのため、スイッチング素子１１−１のゲート端子に印加される電圧は、スイッチング素子１１−１のソース端子に印加される電圧よりも高くなり、スイッチング素子１１−１をオンにすることが可能となる。
The voltage dividing circuits 12-1 to 12-4 output voltages necessary for turning on the switching elements 11-1 to 11-4 , respectively.
In the present embodiment, the voltage dividing circuits 12-1 and 12-3 output voltages higher than the output voltages from the first terminal 2-1 and the second terminal 2-2 of the
Specifically, the voltage dividing circuit 12-1 includes a diode D1 whose anode terminal is connected to the drain terminal of the switching element 11-3, a cathode terminal of the diode D1, and a first terminal 2- of the
同様に、分圧回路１２−３は、スイッチング素子１１−１のドレイン端子に対してアノード端子が接続されるダイオードD2と、ダイオードD2のカソード端子と交流電源２の第２の端子２−２との間に接続されるコンデンサC2と、コンデンサC2に対して並列に接続される二つの抵抗R3及びR4を有する。第２の端子２−２の電位よりも第１の端子２−１の電位の方が高くなっている間に、第１の端子２−１からダイオードD2およびスイッチング素子１１−１を介して、コンデンサC2がチャージされる。これにより、コンデンサC2のダイオードD2側の電位は、スイッチング素子１１−３のソース端子の電位（すなわち、交流電源２の第２の端子２−２の電位）よりも高くなる。そしてコンデンサC2の両端子間電圧が、直列に接続された抵抗R3とR4とにより分圧され、抵抗R3と抵抗R4の間の端子からスイッチング素子１１−３のゲート端子への電圧が出力される。そのため、スイッチング素子１１−３のゲート端子に印加される電圧は、スイッチング素子１１−３のソース端子に印加される電圧よりも高くなり、スイッチング素子１１−３をオンにすることが可能となる。
Similarly, the voltage dividing circuit 12-3 includes a diode D2 whose anode terminal is connected to the drain terminal of the switching element 11-1, a cathode terminal of the diode D2, and a second terminal 2-2 of the
また、分圧回路１２−２は、交流電源２の第１の端子２−１の電位の方が交流電源２の第２の端子２−２の電位よりも高い場合にスイッチング素子１１−２をオンにすることが可能なように、第１の端子２−１と負極側出力端子１４−２間の電圧を、その第１の端子２−１と負極側出力端子１４−２間に直列に接続された抵抗R5及びR6により分圧し、抵抗R5と抵抗R6の間の端子からスイッチング素子１１−２のゲート端子への電圧が出力される。
同様に、分圧回路１２−４は、交流電源２の第２の端子２−２の電位の方が交流電源２の第１の端子２−１の電位よりも高い場合にスイッチング素子１１−４をオンにすることが可能なように、第２の端子２−２と負極側出力端子１４−２間の電圧を、その第２の端子２−２と負極側出力端子１４−２間に直列に接続された抵抗R7及びR8により分圧し、抵抗R7と抵抗R8の間の端子からスイッチング素子１１−４のゲート端子への電圧が出力される。
なお、各スイッチング素子のソース端子とゲート端子間の電圧が一定となるように、各分圧回路では、スイッチング素子のソース端子とゲート端子間に接続される抵抗と並列に、逆バイアスで接続されるツェナーダイオードZD1〜ZD4を有することが好ましい。
Further, the voltage dividing circuit 12-2 sets the switching element 11-2 when the potential of the first terminal 2-1 of the
Similarly, the voltage dividing circuit 12-4 has the switching element 11-4 when the potential of the second terminal 2-2 of the
Each voltage divider circuit is connected in reverse bias in parallel with the resistor connected between the source terminal and gate terminal of the switching element so that the voltage between the source terminal and gate terminal of each switching element is constant. It is preferable to have Zener diodes ZD1 to ZD4.
制御回路１３−１は、第１の端子２−１と第２の端子２−２間の電圧Vが正である場合に、その電圧Vが第１の閾値Th1以上の場合、スイッチング素子１１−１及び１１−２をオンにし、その電圧Vが第１の閾値Th1未満の場合、スイッチング素子１１−１及び１１−２をオフにする。
そのために、制御回路１３−１は、電圧検知回路１３−１ａと制御信号出力回路１３−１ｂとを有する。
電圧検知回路１３−１ａは、交流電源２の第１の端子２−１と負極側出力端子１４−２との間に、第１の端子２−１側から順に直列に接続されるダイオードD3と、ツェナーダイオードZD5と、抵抗R9及びR10を有する。ダイオードD3は、第１の端子２−１の電圧で順方向バイアスされるように、第１の端子２−１にアノード端子が接続される。一方、ツェナーダイオードZD5は、第１の端子２−１の電圧で逆バイアスされるように、ダイオードD3のカソード端子とツェナーダイオードZD5のカソード端子が接続される。
When the voltage V between the first terminal 2-1 and the second terminal 2-2 is positive and the voltage V is greater than or equal to the first threshold Th1, the control circuit 13-1 1 and 11-2 are turned on, and when the voltage V is less than the first threshold Th1, the switching elements 11-1 and 11-2 are turned off.
For this purpose, the control circuit 13-1 includes a voltage detection circuit 13-1a and a control signal output circuit 13-1b.
The voltage detection circuit 13-1a includes a diode D3 connected in series between the first terminal 2-1 and the negative output terminal 14-2 of the
さらに、電圧検知回路１３−１ａは、NPN型のトランジスタTR1を有する。トランジスタTR1のベース端子は、抵抗R9とR10の間に接続され、コレクタ端子は、制御信号出力回路１３−１ｂの抵抗R11を介して分圧回路１２−１の抵抗R1とコンデンサC1の間に接続され、エミッタ端子は負極側出力端子１４−２と接続される。 Further, the voltage detection circuit 13-1a includes an NPN transistor TR1. The base terminal of the transistor TR1 is connected between the resistors R9 and R10, and the collector terminal is connected between the resistor R1 of the voltage dividing circuit 12-1 and the capacitor C1 via the resistor R11 of the control signal output circuit 13-1b. The emitter terminal is connected to the negative output terminal 14-2.
制御信号出力回路１３−１ｂは、トランジスタTR1のコレクタ端子に抵抗R12、R13を介してベース端子が接続される二つのNPN型のトランジスタTR2、TR3を有する。トランジスタTR2、TR3のエミッタ端子は、それぞれ負極側出力端子１４−２と接続される。また、トランジスタTR2のコレクタ端子は、抵抗R14を介して分圧回路１２−１の抵抗R1とコンデンサC1の間に接続される。一方、トランジスタTR3のコレクタ端子は、制御信号出力回路１３−１ｂからスイッチング素子１１−２への出力端子として、スイッチング素子１１−２のゲート端子と接続される。 The control signal output circuit 13-1b includes two NPN transistors TR2 and TR3 whose base terminals are connected to the collector terminal of the transistor TR1 via resistors R12 and R13. The emitter terminals of the transistors TR2 and TR3 are respectively connected to the negative output terminal 14-2. The collector terminal of the transistor TR2 is connected between the resistor R1 of the voltage dividing circuit 12-1 and the capacitor C1 via the resistor R14. On the other hand, the collector terminal of the transistor TR3 is connected to the gate terminal of the switching element 11-2 as an output terminal from the control signal output circuit 13-1b to the switching element 11-2.
制御信号出力回路１３−１ｂは、さらに、PNP型のトランジスタTR4を有する。トランジスタTR4のベース端子は、抵抗R15を介してトランジスタTR2のコレクタ端子と接続される。また、トランジスタTR4のコレクタ端子は、抵抗R16を介して交流電源２の第１の端子２−１と接続される。一方、トランジスタTR4のエミッタ端子は、制御信号出力回路１３−１ｂからスイッチング素子１１−１への出力端子として、スイッチング素子１１−１のゲート端子と接続される。
The control signal output circuit 13-1b further includes a PNP transistor TR4. The base terminal of the transistor TR4 is connected to the collector terminal of the transistor TR2 through the resistor R15. The collector terminal of the transistor TR4 is connected to the first terminal 2-1 of the
以下、制御回路１３−１の動作について説明する。
第１の端子２−１と第２の端子２−２間の電圧Vが、ツェナーダイオードZD5の降伏電圧で決まる第１の閾値Th1未満の場合には、トランジスタTR1のベース端子には電流が流入せず、トランジスタTR1はオフとなる。そのため、抵抗R11及び抵抗R12を介して電流がトランジスタTR2のベース端子に流入し、トランジスタTR2がオンとなる。そのため、抵抗R15を介してトランジスタTR4のベース端子にも電流が流入し、トランジスタTR4はオンになる。その結果、抵抗R16及びトランジスタTR4を介してスイッチング素子１１−１のゲート端子が第１の端子２−１と接続されるので、スイッチング素子１１−１のゲート端子に印加される電圧が低下し、スイッチング素子１１−１がオフになる。
Hereinafter, the operation of the control circuit 13-1 will be described.
When the voltage V between the first terminal 2-1 and the second terminal 2-2 is less than the first threshold Th1 determined by the breakdown voltage of the Zener diode ZD5, current flows into the base terminal of the transistor TR1. Without this, the transistor TR1 is turned off. Therefore, current flows into the base terminal of the transistor TR2 through the resistor R11 and the resistor R12, and the transistor TR2 is turned on. Therefore, current also flows into the base terminal of the transistor TR4 via the resistor R15, and the transistor TR4 is turned on. As a result, since the gate terminal of the switching element 11-1 is connected to the first terminal 2-1 via the resistor R16 and the transistor TR4, the voltage applied to the gate terminal of the switching element 11-1 is reduced. The switching element 11-1 is turned off.
同様に、トランジスタTR1がオフになると、抵抗R11及び抵抗R13を介して電流がトランジスタTR3のベース端子に流入し、トランジスタTR3がオンとなる。その結果として、負極側出力端子１４−２の電位とスイッチング素子１１−２のゲート端子の電位がほぼ等しくなるので、スイッチング素子１１−２はオフになる。 Similarly, when the transistor TR1 is turned off, current flows into the base terminal of the transistor TR3 via the resistor R11 and the resistor R13, and the transistor TR3 is turned on. As a result, the potential of the negative output terminal 14-2 and the potential of the gate terminal of the switching element 11-2 become substantially equal, so that the switching element 11-2 is turned off.
一方、第１の端子２−１と第２の端子２−２間の電圧Vが第１の閾値以上となる場合には、トランジスタTR1のベース端子に電流が流入し、トランジスタTR1はオンとなる。そのため、電流が抵抗R11及びトランジスタTR1を介して流れるようになるので、トランジスタTR2及びTR3はオフとなる。また、トランジスタTR2がオフになると、トランジスタTR4のベース端子に流入する電流もなくなるので、トランジスタTR4もオフとなる。
その結果、分圧回路１２−１は、制御回路１３−１の影響を受けなくなり、抵抗R1とR2で分圧された電圧そのものがスイッチング素子１１−１のゲート端子に印加されることになり、スイッチング素子１１−１はオンになる。同様に、分圧回路１２−２も、制御回路１３−１の影響を受けなくなり、抵抗R5とR6で分圧された電圧そのものがスイッチング素子１１−２のゲート端子に印加されることになり、スイッチング素子１１−２はオンになる。
以上により、制御回路１３−１は、第１の端子２−１と第２の端子２−２間の電圧Vが第１の閾値Th1以上の場合には、スイッチング素子１１−１、１１−２をオンにし、電圧Vが第１の閾値Th1未満の場合には、スイッチング素子１１−１、１１−２をオフにできる。
On the other hand, when the voltage V between the first terminal 2-1 and the second terminal 2-2 is equal to or higher than the first threshold, current flows into the base terminal of the transistor TR1, and the transistor TR1 is turned on. . Therefore, current flows through the resistor R11 and the transistor TR1, so that the transistors TR2 and TR3 are turned off. Further, when the transistor TR2 is turned off, no current flows into the base terminal of the transistor TR4, so the transistor TR4 is also turned off.
As a result, the voltage dividing circuit 12-1 is not affected by the control circuit 13-1, and the voltage itself divided by the resistors R1 and R2 is applied to the gate terminal of the switching element 11-1. The switching element 11-1 is turned on. Similarly, the voltage dividing circuit 12-2 is not affected by the control circuit 13-1, and the voltage itself divided by the resistors R5 and R6 is applied to the gate terminal of the switching element 11-2. The switching element 11-2 is turned on.
As described above, when the voltage V between the first terminal 2-1 and the second terminal 2-2 is equal to or higher than the first threshold Th1, the control circuit 13-1 switches the switching elements 11-1 and 11-2. When the voltage V is less than the first threshold Th1, the switching elements 11-1 and 11-2 can be turned off.
ここで、電圧Vが第１の閾値Th1を超えて変化する際の制御回路１３−１及びスイッチング素子１１−１、１１−２の動作について説明する。
先ず、第１の閾値Th1以上であった電圧Vが低下して、第１の閾値Th1未満になったとする。この場合、電圧Vが第１の閾値Th1未満になった時点で、ほぼ遅滞なく、トランジスタTR2〜TR4がオンになり、ｎチャネルMOSFETであるスイッチング素子１１−１、１１−２のゲート端子電圧が低下するので、電圧Vが第１の閾値Th1未満になった時点で、ほぼ遅滞なく、スイッチング素子１１−１、１１−２もオフになる。
Here, the operation of the control circuit 13-1 and the switching elements 11-1 and 11-2 when the voltage V changes beyond the first threshold Th1 will be described.
First, it is assumed that the voltage V that is equal to or higher than the first threshold Th1 decreases and becomes less than the first threshold Th1. In this case, when the voltage V becomes less than the first threshold Th1, the transistors TR2 to TR4 are turned on with almost no delay, and the gate terminal voltages of the switching elements 11-1 and 11-2 that are n-channel MOSFETs. Therefore, when the voltage V becomes less than the first threshold value Th1, the switching elements 11-1 and 11-2 are also turned off almost without delay.
逆に、第１の閾値Th1未満であった電圧Vが上昇して、第１の閾値Th1以上になったとする。この場合、電圧Vが第１の閾値以上になった時点で、ほぼ遅滞なく、トランジスタTR2〜TR4がオフになり、ｎチャネルMOSFETであるスイッチング素子１１−１、１１−２のゲート端子電圧が上昇する。しかし、ｎチャネルMOSFETのソース−ドレイン間に電流が流れるようになるまでは、ソース−ゲート間に形成されるキャパシタをチャージする必要が有るので、制御回路１３−１がオンからオフへの切り替えを指示してからスイッチング素子１１−１、１１−２がオンからオフに切り替わるのに要する時間よりも、制御回路１３−１がオフからオンへの切り替えを指示してからスイッチング素子１１−１、１１−２がオフからオンに切り替わるのに要する時間の方が長くなる。 Conversely, it is assumed that the voltage V, which was less than the first threshold Th1, has risen to be equal to or higher than the first threshold Th1. In this case, when the voltage V becomes equal to or higher than the first threshold value, the transistors TR2 to TR4 are turned off almost without delay, and the gate terminal voltages of the switching elements 11-1 and 11-2, which are n-channel MOSFETs, increase. To do. However, until the current flows between the source and drain of the n-channel MOSFET, it is necessary to charge the capacitor formed between the source and gate, so that the control circuit 13-1 switches from on to off. The switching elements 11-1 and 11 after the control circuit 13-1 instructs to switch from off to on than the time required for the switching elements 11-1 and 11-2 to switch from on to off after the instruction is issued. -2 takes longer to switch from off to on.
制御回路１３−２は、第１の端子２−１と第２の端子２−２間の電圧Vが負である場合に、その電圧Vの絶対値が第２の閾値Th2以上の場合、スイッチング素子１１−３及び１１−４をオンにし、その電圧Vの絶対値が第２の閾値Th2未満の場合、スイッチング素子１１−３及び１１−４をオフにする。
そのために、制御回路１３−２は、電圧検知回路１３−２ａと制御信号出力回路１３−２ｂとを有する。なお、電圧検知回路１３−２ａの構成は、第１の端子２−１の代わりに第２の端子２−２に接続される点を除いて同様の構成を有し、かつ、同様の動作を行う。また、制御信号出力回路１３−２ｂは、制御信号出力回路１３−１ｂと同様の構成を有し、かつ、同様の動作を行う。
すなわち、電圧Vの絶対値が、第２の端子２−２からの電圧で逆バイアスされるツェナーダイオードZD6の降伏電圧により決まる第２の閾値Th2以上になると、トランジスタTR5がオンになり、その結果としてトランジスタTR6〜TR8がオフになるので、スイッチング素子１１−３及び１１−４はオンになる。一方、電圧Vの絶対値が、第２の閾値Th2未満になると、トランジスタTR5がオフになり、その結果としてトランジスタTR6〜TR8がオンになるので、スイッチング素子１１−３及び１１−４はオフになる。
また、制御回路１３−２がオンからオフへの切り替えを指示してからスイッチング素子１１−３、１１−４がオンからオフに切り替わるのに要する時間よりも、制御回路１３−２がオフからオンへの切り替えを指示してからスイッチング素子１１−３、１１−４がオフからオンに切り替わるのに要する時間の方が長くなる。
When the voltage V between the first terminal 2-1 and the second terminal 2-2 is negative and the absolute value of the voltage V is greater than or equal to the second threshold Th2, the control circuit 13-2 performs switching. When the elements 11-3 and 11-4 are turned on and the absolute value of the voltage V is less than the second threshold Th2, the switching elements 11-3 and 11-4 are turned off.
For this purpose, the control circuit 13-2 includes a voltage detection circuit 13-2a and a control signal output circuit 13-2b. The configuration of the voltage detection circuit 13-2a has the same configuration except that it is connected to the second terminal 2-2 instead of the first terminal 2-1, and operates similarly. Do. The control signal output circuit 13-2b has the same configuration as the control signal output circuit 13-1b and performs the same operation.
That is, when the absolute value of the voltage V becomes equal to or higher than the second threshold Th2 determined by the breakdown voltage of the Zener diode ZD6 that is reverse-biased by the voltage from the second terminal 2-2, the transistor TR5 is turned on. Since the transistors TR6 to TR8 are turned off, the switching elements 11-3 and 11-4 are turned on. On the other hand, when the absolute value of the voltage V becomes less than the second threshold value Th2, the transistor TR5 is turned off. As a result, the transistors TR6 to TR8 are turned on, so that the switching elements 11-3 and 11-4 are turned off. Become.
Further, the control circuit 13-2 is turned on from the off time longer than the time required for the switching elements 11-3 and 11-4 to switch from on to off after the control circuit 13-2 instructs to switch from on to off. The time required for the switching elements 11-3 and 11-4 to switch from OFF to ON after instructing switching to is longer.
以下、交流電源２から供給される交流電圧にサージ電圧が途中で加わる場合における、全波整流回路１の動作を説明する。
図２（ａ）は、サージ電圧が印加されない場合における、交流電圧の時間変化と制御回路及びスイッチング素子の動作状態の関係を示す図である。一方、図（ｂ）は、サージ電圧が印加された場合における、交流電圧の時間変化と制御回路及びスイッチング素子の動作状態の関係を示す図である。図２（ａ）及び図２（ｂ）において、横軸は時間を表す。
Hereinafter, the operation of the full-
FIG. 2A is a diagram showing the relationship between the time variation of the AC voltage and the operation state of the control circuit and the switching element when no surge voltage is applied. On the other hand, FIG. (B) is a figure which shows the relationship between the time change of an alternating voltage, and the operation state of a control circuit and a switching element when a surge voltage is applied. In FIG. 2A and FIG. 2B, the horizontal axis represents time.
最初に、サージ電圧が印加されない場合について説明する。
図２（ａ）において、波形２００は、供給される交流電圧、すなわち、第１の端子２−１と第２の端子２−２間の電圧Vの時間変化を表す。なお、第１の端子２−１の電位の方が第２の端子の電位よりも高い場合、電圧Vを正とする。そしてタイムチャート２０１〜２０４は、それぞれ、第１の制御回路１３−１、第１及び第２のスイッチング素子１１−１、１１−２、第２の制御回路１３−２、第３及び第４のスイッチング素子１１−３、１１−４の動作状態（オン／オフ）を示す。
First, a case where no surge voltage is applied will be described.
In FIG. 2A, a
電圧Vが第１の閾値Th1未満から第１の閾値Th1以上に上昇すると、第１の制御回路１３−１はオンとなる。その後、若干のタイムラグがあってから、第１及び第２のスイッチング素子１１−１、１１−２もオンになる。一方、電圧Vが第１の閾値Th1以上から第１の閾値Th1未満に低下すると、第１の制御回路１３−１がオフになるのとほぼ同時に、第１及び第２のスイッチング素子１１−１、１１−２もオフになる。 When the voltage V rises from less than the first threshold Th1 to more than the first threshold Th1, the first control circuit 13-1 is turned on. Thereafter, after a slight time lag, the first and second switching elements 11-1 and 11-2 are also turned on. On the other hand, when the voltage V decreases from the first threshold Th1 or more to less than the first threshold Th1, the first and second switching elements 11-1 are almost simultaneously with turning off the first control circuit 13-1. 11-2 are also turned off.
同様に、電圧Vの絶対値が第２の閾値Th2未満から第２の閾値Th2以上に上昇すると、第２の制御回路１３−２はオンとなる。その後、若干のタイムラグがあってから、第３及び第４のスイッチング素子１１−３、１１−４もオンになる。一方、電圧Vの絶対値が第２の閾値Th2以上から第２の閾値Th2未満に低下すると、第２の制御回路１３−２がオフになるのとほぼ同時に、第３及び第４のスイッチング素子１１−３、１１−４もオフになる。このように、第１及び第２のスイッチング素子１１−１、１１−２と、第３及び第４のスイッチング素子１１−３、１１−４は、交互にオン／オフを繰り返す。 Similarly, when the absolute value of the voltage V increases from less than the second threshold Th2 to the second threshold Th2 or more, the second control circuit 13-2 is turned on. Thereafter, after a slight time lag, the third and fourth switching elements 11-3 and 11-4 are also turned on. On the other hand, when the absolute value of the voltage V decreases from the second threshold Th2 or more to less than the second threshold Th2, the third and fourth switching elements are almost simultaneously with turning off the second control circuit 13-2. 11-3 and 11-4 are also turned off. Thus, the 1st and 2nd switching elements 11-1 and 11-2 and the 3rd and 4th switching elements 11-3 and 11-4 repeat ON / OFF alternately.
次に、サージ電圧が印加された場合について説明する。ここでは、電圧Vが負であり、かつ、その絶対値がTh2以上となっているときにサージ電圧が印加されて、瞬間的に電圧Vが正となり、かつ第１の閾値Th1以上となったとする。
図２（ｂ）において、波形２１０は、第１の端子２−１と第２の端子２−２間の電圧Vの時間変化を表す。なお、第１の端子２−１の電位の方が第２の端子の電位よりも高い場合、電圧Vを正とする。そしてタイムチャート２１１〜２１４は、それぞれ、第１の制御回路１３−１、第１及び第２のスイッチング素子１１−１、１１−２、第２の制御回路１３−２、第３及び第４のスイッチング素子１１−３、１１−４の動作状態（オン／オフ）を示す。
Next, a case where a surge voltage is applied will be described. Here, a surge voltage is applied when the voltage V is negative and its absolute value is equal to or greater than Th2, and the voltage V is instantaneously positive and is equal to or greater than the first threshold Th1. To do.
In FIG. 2B, a
電圧Vが第１の閾値Th1未満から第１の閾値Th1以上に上昇した場合、及び、第１の閾値Th1以上から第１の閾値Th1未満に低下した場合の各制御回路及び各スイッチング素子の挙動は、上記の図２（ａ）に示される場合と同じである。 Behavior of each control circuit and each switching element when the voltage V increases from less than the first threshold Th1 to more than the first threshold Th1 and when the voltage V decreases from more than the first threshold Th1 to less than the first threshold Th1 Is the same as the case shown in FIG.
その後、電圧Vが負となり、かつ、電圧Vの絶対値が第２の閾値Th2以上である間にサージ電圧が印加され、電圧Vの位相が反転する際、電圧Vの絶対値が第２の閾値Th2未満となった時点で直ちに、第２の制御回路１３−２だけでなく、第３及び第４のスイッチング素子１１−３、１１−４もオフになる。一方、電圧Vが直ぐに第１の閾値Th1以上となるので、第１の制御回路１３−１もオンになる。しかし、第１の制御回路１３−１がオンになってから第１及び第２のスイッチング素子１１−１、１１−２がオンになるまでの間にタイムラグがあり、そのタイムラグの間にサージ電圧が消失して電圧Vが第１の閾値Th1未満となるので、結局、第１及び第２のスイッチング素子１１−１、１１−２はオフのままである。このように、サージ電圧が印加されることで、瞬間的に電圧Vの位相が反転しても、全てのスイッチング素子が同時にオンになることはない。 Thereafter, when the voltage V becomes negative and the surge voltage is applied while the absolute value of the voltage V is equal to or greater than the second threshold Th2, and the phase of the voltage V is reversed, the absolute value of the voltage V is the second value. Immediately when it becomes less than the threshold Th2, not only the second control circuit 13-2 but also the third and fourth switching elements 11-3 and 11-4 are turned off. On the other hand, since the voltage V immediately becomes equal to or higher than the first threshold Th1, the first control circuit 13-1 is also turned on. However, there is a time lag between when the first control circuit 13-1 is turned on and when the first and second switching elements 11-1 and 11-2 are turned on, and a surge voltage is generated between the time lags. Disappears and the voltage V becomes less than the first threshold value Th1, so that the first and second switching elements 11-1 and 11-2 remain off. Thus, by applying the surge voltage, even if the phase of the voltage V is instantaneously reversed, all the switching elements are not turned on simultaneously.
次に、サージ電圧が印加されている期間が、各スイッチング素子がオフからオンに変化するのに要する時間よりも長い場合について説明する。
図３は、交流電源２から供給される交流電圧の時間変化を示す図である。図３において、横軸は時間を表し、縦軸は電圧を表す。そして電圧値が0Vよりも上側になる場合は、V>0、すなわち、交流電源２の第１の端子２−１の電位が第２の端子２−２の電位よりも高いことを表す。一方、電圧値が0Vよりも下側になる場合は、V<0、すなわち、交流電源２の第２の端子２−２の電位が第１の端子２−１の電位よりも高いことを表す。曲線３００は、供給される交流電圧の時間変化を表す。この例では、時刻t4の直後において、サージ電圧が加わり、全波整流回路１に入力される電圧の位相が瞬間的に反転するものとする。
なお、下側の曲線３０１は、上側の図における点線３１０で囲まれた部分における、曲線３００の拡大図である。
Next, the case where the period during which the surge voltage is applied is longer than the time required for each switching element to change from OFF to ON will be described.
FIG. 3 is a diagram showing the change over time of the AC voltage supplied from the
The
以下、図３に示した時刻t0〜t12までの区間における、全波整流回路１の動作を説明する。
Hereinafter, the operation of the full-
（１）時刻t0〜t1まで
電圧Vが0Vから第１の閾値Th1未満の間となる時刻t0〜t1では、スイッチング素子１１−１及びスイッチング素子１１−２はオフとなる。また電圧V>0なので、スイッチング素子１１−３及びスイッチング素子１１−４には電流は流れない。そのため、図４の矢印４０１、４０２に示されるように、スイッチング素子１１−１とスイッチング素子１１−２のｎチャネルMOSFETのボディダイオードを通って電流が流れる。
(1) From time t0 to t1 From time t0 to t1 when the voltage V is between 0 V and less than the first threshold Th1, the switching element 11-1 and the switching element 11-2 are turned off. Further, since the voltage V> 0, no current flows through the switching element 11-3 and the switching element 11-4. Therefore, as indicated by
（２）時刻t1〜t2まで
電圧Vが第１の閾値Th1以上となる時刻t1〜t2では、スイッチング素子１１−１及びスイッチング素子１１−２はオンとなる。そのため、図５の矢印５０１、５０２に示されるように、スイッチング素子１１−１とスイッチング素子１１−２のｎチャネルMOSFETのソース−ドレイン間を通って電流が流れる。
(2) From time t1 to t2 From time t1 to t2 when the voltage V becomes equal to or higher than the first threshold Th1, the switching element 11-1 and the switching element 11-2 are turned on. Therefore, as indicated by
（３）時刻t2〜t3まで
再び、電圧Vが0Vから第１の閾値Th1未満の間となる時刻t2〜t3では、時刻t0〜t1の区間と同様に、スイッチング素子１１−１及びスイッチング素子１１−２はオフとなる。また電圧V>0なので、図４の矢印４０１、４０２に示されるように、スイッチング素子１１−１とスイッチング素子１１−２のｎチャネルMOSFETのボディダイオードを通って電流が流れる。
(3) From time t2 to t3 From time t2 to t3 when the voltage V is again between 0 V and less than the first threshold value Th1, the switching element 11-1 and the switching
（４）時刻t3〜t4まで
電圧Vが負となり、電圧Vの絶対値が0Vから第２の閾値Th2未満の間となる時刻t3〜t4では、スイッチング素子１１−３及びスイッチング素子１１−４はオフとなる。また電圧V<0なので、スイッチング素子１１−１及びスイッチング素子１１−２には電流は流れない。そのため、図６の矢印６０１、６０２に示されるように、スイッチング素子１１−３とスイッチング素子１１−４のｎチャネルMOSFETのボディダイオードを通って電流が流れる。
(4) From time t3 to t4 At time t3 to t4 when the voltage V becomes negative and the absolute value of the voltage V is between 0V and less than the second threshold Th2, the switching element 11-3 and the switching element 11-4 are Turn off. Further, since the voltage V <0, no current flows through the switching element 11-1 and the switching element 11-2. Therefore, as indicated by
（５）時刻t4〜t5まで
電圧Vの絶対値が第２の閾値Th2以上となる時刻t4〜t5では、スイッチング素子１１−３及びスイッチング素子１１−４はオンとなる。そのため、図７の矢印７０１、７０２に示されるように、スイッチング素子１１−３とスイッチング素子１１−４のｎチャネルMOSFETのソース−ドレイン間を通って電流が流れる。
(5) From time t4 to t5 At time t4 to t5 when the absolute value of the voltage V is equal to or greater than the second threshold Th2, the switching element 11-3 and the switching element 11-4 are turned on. Therefore, as indicated by
（６）時刻t5〜t6まで
サージ電圧により急激に電圧Vの正負が反転し始めた時刻t5〜t6では、電圧Vの絶対値が0Vから第２の閾値Th2未満となるので、時刻t3〜t4の区間と同様に、スイッチング素子１１−３及びスイッチング素子１１−４はオフとなる。また電圧V<0なので、スイッチング素子１１−１及びスイッチング素子１１−２には電流は流れず、図６の矢印６０１、６０２に示されるように、スイッチング素子１１−３とスイッチング素子１１−４のｎチャネルMOSFETのボディダイオードを通って電流が流れる。
(6) From time t5 to time t6 At time t5 to time t6 when the positive / negative of the voltage V starts to reverse rapidly due to the surge voltage, the absolute value of the voltage V becomes less than the second threshold value Th2 from 0V. Similarly to the section, the switching element 11-3 and the switching element 11-4 are turned off. Further, since the voltage V <0, no current flows through the switching element 11-1 and the switching element 11-2, and as shown by
（７）時刻t6〜t7まで
再び、電圧Vが0Vから第１の閾値Th1未満の間となる時刻t6〜t7では、時刻t0〜t1の区間と同様に、スイッチング素子１１−１及びスイッチング素子１１−２はオフとなる。また電圧V>0なので、スイッチング素子１１−３及びスイッチング素子１１−４には電流は流れず、図４の矢印４０１、４０２に示されるように、スイッチング素子１１−１とスイッチング素子１１−２のｎチャネルMOSFETのボディダイオードを通って電流が流れる。
このように、サージ電圧が加わって電圧Vの位相が負から正に瞬間的に切り替わる場合でも、その切り替わりの途中で全てのスイッチング素子がオフになる。
(7) From time t6 to time t7 From time t6 to time t7 when the voltage V is between 0V and less than the first threshold value Th1, the switching element 11-1 and the switching
Thus, even when the surge voltage is applied and the phase of the voltage V is instantaneously switched from negative to positive, all the switching elements are turned off during the switching.
（８）時刻t7〜t8まで
電圧Vが第１の閾値Th1以上となる時刻t7〜t8では、時刻t1〜t2の区間と同様に、スイッチング素子１１−１及びスイッチング素子１１−２はオンとなる。そのため、図５の矢印５０１、５０２に示されるように、スイッチング素子１１−１とスイッチング素子１１−２のｎチャネルMOSFETのソース−ドレイン間を通って電流が流れる。
(8) From time t7 to t8 At time t7 to t8 when the voltage V is equal to or higher than the first threshold Th1, the switching element 11-1 and the switching element 11-2 are turned on as in the interval from time t1 to t2. . Therefore, as indicated by
（９）時刻t8〜t9まで
再び、電圧Vが0Vから第１の閾値Th1未満の間となる時刻t8〜t9では、時刻t0〜t1の区間と同様に、スイッチング素子１１−１及びスイッチング素子１１−２はオフとなる。また電圧V>0なので、スイッチング素子１１−３及びスイッチング素子１１−４には電流は流れず、図４の矢印４０１、４０２に示されるように、スイッチング素子１１−１とスイッチング素子１１−２のｎチャネルMOSFETのボディダイオードを通って電流が流れる。
(9) From time t8 to t9 From time t8 to t9 when the voltage V is between 0 V and less than the first threshold Th1, again, the switching element 11-1 and the switching
（１０）時刻t9〜t10まで
時刻t9〜t10では、三度、電圧Vの絶対値が0Vから第２の閾値Th2未満となるので、時刻t3〜t4の区間と同様に、スイッチング素子１１−３及びスイッチング素子１１−４はオフとなる。また電圧V<0なので、スイッチング素子１１−１及びスイッチング素子１１−２には電流は流れず、図６の矢印６０１、６０２に示されるように、スイッチング素子１１−３とスイッチング素子１１−４のｎチャネルMOSFETのボディダイオードを通って電流が流れる。
このように、サージ電圧が消失して電圧Vの位相が正から負に瞬間的に切り替わる場合でも、その切り替わりの途中で全てのスイッチング素子がオフになる。
(10) From time t9 to t10 At time t9 to t10, since the absolute value of the voltage V falls from 0 V to less than the second threshold value Th2, the switching element 11-3 is similar to the interval from time t3 to t4. And the switching element 11-4 is turned off. Further, since the voltage V <0, no current flows through the switching element 11-1 and the switching element 11-2, and as shown by
Thus, even when the surge voltage disappears and the phase of the voltage V instantaneously switches from positive to negative, all switching elements are turned off during the switching.
（１１）時刻t10〜t11まで
電圧Vの絶対値が第２の閾値Th2以上となる時刻t10〜t11では、時刻t4〜t5の区間と同様に、スイッチング素子１１−３及びスイッチング素子１１−４はオンとなる。そのため、図７の矢印７０１、７０２に示されるように、スイッチング素子１１−３とスイッチング素子１１−４のｎチャネルMOSFETのソース−ドレイン間を通って電流が流れる。
(11) From time t10 to t11 At time t10 to t11 when the absolute value of the voltage V is greater than or equal to the second threshold Th2, the switching element 11-3 and the switching element 11-4 are in the same manner as in the period from time t4 to t5. Turn on. Therefore, as indicated by
（１２）時刻t11〜t12まで
時刻t11〜t12では、電圧Vの絶対値が0Vから第２の閾値Th2未満となるので、時刻t3〜t4の区間と同様に、スイッチング素子１１−３及びスイッチング素子１１−４はオフとなる。また電圧V<0なので、スイッチング素子１１−１及びスイッチング素子１１−２には電流は流れず、図６の矢印６０１、６０２に示されるように、スイッチング素子１１−３とスイッチング素子１１−４のｎチャネルMOSFETのボディダイオードを通って電流が流れる。
(12) From time t11 to t12 At time t11 to t12, since the absolute value of the voltage V is less than the second threshold value Th2 from 0V, the switching element 11-3 and the switching element are similar to the period from time t3 to t4. 11-4 is off. Further, since the voltage V <0, no current flows through the switching element 11-1 and the switching element 11-2, and as shown by
このように、サージ電圧が印加されている期間が、各スイッチング素子がオフからオンに変化する期間よりも長くても、全てのスイッチング素子が同時にオンになることはない。 Thus, even if the period during which the surge voltage is applied is longer than the period in which each switching element changes from off to on, all the switching elements do not turn on at the same time.
以上に説明してきたように、この全波整流回路は、交流電源から供給される交流電圧の位相が反転する場合に、一旦全てのスイッチング素子のｎチャネルMOSFETがオフになる。特に、各ｎチャネルMOSFETがオンからオフになるのに要する時間よりも、オフからオンになるのに要する時間の方が長いので、入力される交流電圧の位相が瞬間的に反転する場合でも、交流電源の一方の端子の電位の方が他方の端子の電位よりも高い場合に負荷回路へ電力供給するスイッチング素子と、交流電源の一方の端子の電位の方が他方の端子の電位よりも低い場合に負荷回路へ電力供給するスイッチング素子が同時にオンになることはない。そのため、この全波整流回路は、交流電源からの入力交流電圧の位相を瞬間的に反転させる電圧が印加されても故障しないで済む。 As described above, in this full-wave rectifier circuit, when the phase of the AC voltage supplied from the AC power supply is inverted, the n-channel MOSFETs of all the switching elements are temporarily turned off. In particular, since the time required for each n-channel MOSFET to turn from on to off is longer than the time required to turn from on to off, even when the phase of the input AC voltage is momentarily reversed, The switching element that supplies power to the load circuit when the potential of one terminal of the AC power supply is higher than the potential of the other terminal, and the potential of one terminal of the AC power supply is lower than the potential of the other terminal In some cases, the switching elements that supply power to the load circuit are not simultaneously turned on. Therefore, this full-wave rectifier circuit does not fail even when a voltage that instantaneously reverses the phase of the input AC voltage from the AC power supply is applied.
変形例によれば、制御信号出力回路において、PNP型のトランジスタの代わりに、NPN型のトランジスタが用いられてもよい。
図８は、この変形例による全波整流回路１’の回路図である。この変形例による全波整流回路１’は、図１に示された全波整流回路１と比較して、制御信号出力回路２３−１ｂ、２３−２ｂの構成のみが、制御信号出力回路１３−１ｂ、１３−２ｂと異なる。また、制御信号出力回路２３−１ｂと２３−２ｂは、制御対象となるスイッチング素子が異なるだけで、回路構成及び動作は同一である。そこで以下では、制御信号出力回路２３−１ｂについて説明する。
According to the modification, in the control signal output circuit, an NPN transistor may be used instead of the PNP transistor.
FIG. 8 is a circuit diagram of a full-
制御信号出力回路２３−１ｂは、電圧検知回路１３−１ａのトランジスタTR1のエミッタ端子に抵抗R21、R22を介してベース端子が接続される二つのNPN型のトランジスタTR11、TR12を有する。 The control signal output circuit 23-1b includes two NPN transistors TR11 and TR12 whose base terminals are connected to the emitter terminal of the transistor TR1 of the voltage detection circuit 13-1a via resistors R21 and R22.
トランジスタTR11のエミッタ端子は、抵抗R23を介して交流電源２の第１の端子２−１と接続される。一方、トランジスタTR11のコレクタ端子は、制御信号出力回路２３−１ｂからスイッチング素子１１−１への出力端子として、スイッチング素子１１−１のゲート端子と接続される。
The emitter terminal of the transistor TR11 is connected to the first terminal 2-1 of the
トランジスタTR12のエミッタ端子は、負極側出力端子１４−２と接続される。一方、TR12のコレクタ端子は、制御信号出力回路２３−１ｂからスイッチング素子１１−２への出力端子として、スイッチング素子１１−２のゲート端子と接続される。 The emitter terminal of the transistor TR12 is connected to the negative output terminal 14-2. On the other hand, the collector terminal of TR12 is connected to the gate terminal of the switching element 11-2 as an output terminal from the control signal output circuit 23-1b to the switching element 11-2.
以下、制御信号出力回路２３−１ｂの動作について説明する。
第１の端子２−１と第２の端子２−２間の電圧Vが第１の閾値Th1未満となり、電圧検知回路１３−１ａのトランジスタTR1がオフとなる場合、抵抗R11及び抵抗R21を介して電流がトランジスタTR11のベース端子に流入し、トランジスタTR11がオンとなる。その結果、抵抗R23及びトランジスタTR11を介してスイッチング素子１１−１のゲート端子が第１の端子２−１と接続されるので、スイッチング素子１１−１のゲート端子に印加される電圧が低下し、スイッチング素子１１−１がオフになる。
同様に、トランジスタTR1がオフになると、抵抗R11及び抵抗R21を介して電流がトランジスタTR12のベース端子に流入し、トランジスタTR12がオンとなる。その結果として、負極側出力端子１４−２の電位とスイッチング素子１１−２のゲート端子の電位がほぼ等しくなるので、スイッチング素子１１−２はオフになる。
Hereinafter, the operation of the control signal output circuit 23-1b will be described.
When the voltage V between the first terminal 2-1 and the second terminal 2-2 becomes less than the first threshold Th1, and the transistor TR1 of the voltage detection circuit 13-1a is turned off, the resistance R11 and the resistance R21 are used. Thus, current flows into the base terminal of the transistor TR11, and the transistor TR11 is turned on. As a result, since the gate terminal of the switching element 11-1 is connected to the first terminal 2-1 via the resistor R23 and the transistor TR11, the voltage applied to the gate terminal of the switching element 11-1 is reduced, The switching element 11-1 is turned off.
Similarly, when the transistor TR1 is turned off, current flows into the base terminal of the transistor TR12 via the resistor R11 and the resistor R21, and the transistor TR12 is turned on. As a result, the potential of the negative output terminal 14-2 and the potential of the gate terminal of the switching element 11-2 become substantially equal, so that the switching element 11-2 is turned off.
一方、第１の端子２−１と第２の端子２−２間の電圧Vが第１の閾値以上となり、電圧検知回路１３−１ａのトランジスタTR1がオンとなる場合、電流が抵抗R11及びトランジスタTR1を介して流れるようになるので、トランジスタTR11及びTR12はオフとなる。
その結果、分圧回路１２−１は、制御信号出力回路２３−１ｂの影響を受けなくなり、抵抗R1とR2で分圧された電圧そのものがスイッチング素子１１−１のゲート端子に印加されることになり、スイッチング素子１１−１はオンになる。同様に、分圧回路１２−２も、制御信号出力回路２３−１ｂの影響を受けなくなり、抵抗R5とR6で分圧された電圧そのものがスイッチング素子１１−２のゲート端子に印加されることになり、スイッチング素子１１−２はオンになる。
以上により、制御回路１３−１は、第１の端子２−１と第２の端子２−２間の電圧Vが第１の閾値Th1以上の場合には、スイッチング素子１１−１、１１−２をオンにし、電圧Vが第１の閾値Th1未満の場合には、スイッチング素子１１−１、１１−２をオフにできる。
On the other hand, when the voltage V between the first terminal 2-1 and the second terminal 2-2 becomes equal to or higher than the first threshold value and the transistor TR1 of the voltage detection circuit 13-1a is turned on, the current flows to the resistor R11 and the transistor. Since it flows through TR1, the transistors TR11 and TR12 are turned off.
As a result, the voltage dividing circuit 12-1 is not affected by the control signal output circuit 23-1b, and the voltage itself divided by the resistors R1 and R2 is applied to the gate terminal of the switching element 11-1. Thus, the switching element 11-1 is turned on. Similarly, the voltage dividing circuit 12-2 is not affected by the control signal output circuit 23-1b, and the voltage itself divided by the resistors R5 and R6 is applied to the gate terminal of the switching element 11-2. Thus, the switching element 11-2 is turned on.
As described above, when the voltage V between the first terminal 2-1 and the second terminal 2-2 is equal to or higher than the first threshold Th1, the control circuit 13-1 switches the switching elements 11-1 and 11-2. When the voltage V is less than the first threshold Th1, the switching elements 11-1 and 11-2 can be turned off.
図９は、他の変形例による全波整流回路１”の回路図である。この変形例による全波整流回路１”は、図８に示された全波整流回路１’と比較して、チャージポンプ回路として動作する分圧回路２２−１、２２−３におけるダイオードD1のアノード端子の接続先が、全波整流回路１の分圧回路１２−１、１２−３と異なる。
FIG. 9 is a circuit diagram of a full-
具体的には、分圧回路２２−１のダイオードD1のアノード端子は、スイッチング素子１１−１のドレイン端子及び正極側出力端子１４−１と接続される代わりに、交流電源２の第２の端子２−２に接続される。そのため、第１の端子２−１の電位よりも第２の端子２−２の電位の方が高くなっている間に、コンデンサC1はチャージされる。したがって、第１の端子２−１の電位の方が第２の端子２−２の電位よりも高くなった時には、コンデンサC1は十分にチャージされているので、分圧回路２２−１は、スイッチング素子１１−１をオンにするのに十分な電圧をスイッチング素子１１−１のゲート端子に印加できる。
Specifically, the anode terminal of the diode D1 of the voltage dividing circuit 22-1 is connected to the second terminal of the
同様に、分圧回路２２−３のダイオードD2のアノード端子は、スイッチング素子１１−３のドレイン端子及び正極側出力端子１４−１と接続される代わりに、交流電源２の第１の端子２−１に接続される。そのため、第２の端子２−２の電位よりも第１の端子２−１の電位の方が高くなっている間に、コンデンサC2はチャージされる。したがって、第２の端子２−２の電位の方が第１の端子２−１の電位よりも高くなった時には、コンデンサC2は十分にチャージされているので、分圧回路２２−３は、スイッチング素子１１−３をオンにするのに十分な電圧をスイッチング素子１１−３のゲート端子に印加できる。
Similarly, the anode terminal of the diode D2 of the voltage dividing circuit 22-3 is connected to the first terminal 2- of the
また、スイッチング素子として、オンからオフへの変化に要する時間の方が、オフからオンへの変化に要する時間よりも短い他の様々なスイッチング素子を利用してもよい。
また、電圧検知回路の構成も、上記の実施形態に限られない。さらに、第１の閾値Th1及び第２の閾値Th2も、交流電源から供給される交流電圧の振幅よりも低く、かつ、電圧Vが変動する際に、スイッチング素子がオフになる期間を確保できる程度の値であれば、どのような値に設定されてもよい。
さらに、分圧回路の構成も、上記の実施形態または変形例に限られず、各スイッチング素子のオン／オフを切り替えるために十分な電圧を生じさせることができる回路であれば、どのような構成であってもよい。
Further, as the switching element, various other switching elements in which the time required for the change from on to off is shorter than the time required for the change from off to on may be used.
The configuration of the voltage detection circuit is not limited to the above embodiment. Further, the first threshold value Th1 and the second threshold value Th2 are also lower than the amplitude of the AC voltage supplied from the AC power source, and a period in which the switching element is turned off when the voltage V fluctuates can be secured. As long as it is a value, any value may be set.
Furthermore, the configuration of the voltage dividing circuit is not limited to the above-described embodiment or modification, and any configuration is possible as long as the circuit can generate a voltage sufficient to switch on / off of each switching element. There may be.
なお、上記の実施形態または変形例による全波整流回路は、出力する直流電圧を安定化させるために、正極側出力端子と負極側出力端子の間に接続される平滑コンデンサをさらに有していてもよい。 Note that the full-wave rectifier circuit according to the above embodiment or the modification further includes a smoothing capacitor connected between the positive output terminal and the negative output terminal in order to stabilize the output DC voltage. Also good.
上記の実施形態または変形例による全波整流回路は、弾球遊技機または回胴遊技機といった遊技機に搭載されてもよい。 The full-wave rectifier circuit according to the above-described embodiment or modification may be mounted on a gaming machine such as a ball game machine or a spinning game machine.
このように、当業者は、本発明の範囲内で、実施される形態に合わせて様々な変更を行うことができる。 As described above, those skilled in the art can make various modifications in accordance with the embodiment to be implemented within the scope of the present invention.
１、１’、１” 全波整流装置
２ 交流電源
３ 負荷回路
１１−１〜１１−４ スイッチング素子
１２−１〜１２−４、２２−１、２２−３ 分圧回路
１３−１、１３−２ 制御回路
１３−１ａ、１３−２ａ 電圧検知回路
１３−２ｂ、１３−２ｂ、２３−２ｂ、２３−２ｂ 制御信号出力回路
１４−１ 正極側出力端子
１４−２ 負極側出力端子
DESCRIPTION OF
Claims (3)
前記交流電源の前記第２の端子と負極側出力端子の間に接続され、前記第１の端子の電位が前記第２の端子の電位よりも高い場合において、オンとなっている期間中に前記負極側出力端子から前記第２の端子へ電流を流す第２のスイッチング素子と、
前記交流電源の前記第２の端子と前記正極側出力端子の間に接続され、前記第２の端子の電位が前記第１の端子の電位よりも高い場合において、オンとなっている期間中に前記第２の端子から前記正極側出力端子へ電流を流す第３のスイッチング素子と、
前記交流電源の前記第１の端子と前記負極側出力端子の間に接続され、前記第２の端子の電位が前記第１の端子の電位よりも高い場合において、オンとなっている期間中に前記負極側出力端子から前記第１の端子へ電流を流す第４のスイッチング素子と、
前記第１の端子と前記第１のスイッチング素子のスイッチング端子及び前記第２のスイッチング素子のスイッチング端子間に接続され、前記第１の端子の電位が前記第２の端子の電位よりも高く、かつ、前記第１の端子と前記第２の端子間の電圧が第１の閾値以上となる場合に前記第１及び第２のスイッチング素子をオンにし、一方、前記第１の端子と前記第２の端子間の電圧が前記第１の閾値未満となる場合に前記第１及び第２のスイッチング素子をオフにする第１の制御回路と、
前記第２の端子と前記第３のスイッチング素子のスイッチング端子及び前記第４のスイッチング素子のスイッチング端子間に接続され、前記第２の端子の電位が前記第１の端子の電位よりも高く、かつ、前記第２の端子と前記第１の端子間の電圧が第２の閾値以上となる場合に前記第３及び第４のスイッチング素子をオンにし、一方、前記第２の端子と前記第１の端子間の電圧が前記第２の閾値未満となる場合に前記第３及び第４のスイッチング素子をオフにする第２の制御回路と、
を有し、
前記第１または第２の制御回路がオンからオフに切り替えることを指示してから前記第１、第２、第３及び第４のスイッチング素子がオンからオフに変化するのに要する時間よりも、前記第１または第２の制御回路がオフからオンに切り替えることを指示してから前記第１、第２、第３及び第４のスイッチング素子がオフからオンに変化するのに要する時間の方が長いことを特徴とする全波整流回路。 When connected between the first terminal and the positive output terminal of an AC power supply having a first terminal and a second terminal, and the potential of the first terminal is higher than the potential of the second terminal A first switching element that allows a current to flow from the first terminal to the positive output terminal during a period of being on;
The AC power supply is connected between the second terminal and the negative output terminal, and the potential of the first terminal is higher than the potential of the second terminal. A second switching element that allows a current to flow from the negative output terminal to the second terminal;
During a period in which the second power source is connected between the second terminal and the positive output terminal and the potential of the second terminal is higher than the potential of the first terminal. A third switching element that allows a current to flow from the second terminal to the positive output terminal;
During a period in which the AC power supply is connected between the first terminal and the negative output terminal and the potential of the second terminal is higher than the potential of the first terminal. A fourth switching element that allows a current to flow from the negative output terminal to the first terminal;
Connected between the first terminal and the switching terminal of the first switching element and the switching terminal of the second switching element, the potential of the first terminal being higher than the potential of the second terminal; and , When the voltage between the first terminal and the second terminal is greater than or equal to a first threshold, the first and second switching elements are turned on, while the first terminal and the second terminal A first control circuit that turns off the first and second switching elements when a voltage between terminals is less than the first threshold;
Connected between the second terminal and the switching terminal of the third switching element and the switching terminal of the fourth switching element, the potential of the second terminal being higher than the potential of the first terminal; and , When the voltage between the second terminal and the first terminal is equal to or higher than a second threshold, the third and fourth switching elements are turned on, while the second terminal and the first terminal A second control circuit that turns off the third and fourth switching elements when the voltage between the terminals is less than the second threshold;
Have
More than the time required for the first, second, third and fourth switching elements to change from on to off after the first or second control circuit instructs to switch from on to off. The time required for the first, second, third, and fourth switching elements to change from OFF to ON after the first or second control circuit instructs to switch from OFF to ON is greater. Full-wave rectifier circuit characterized by its long length.
前記第２のスイッチング素子であるｎチャネルMOSFETのドレイン端子は前記交流電源の前記第２の端子に接続され、当該ｎチャネルMOSFETのソース端子は前記負極側出力端子に接続され、前記第１の端子の電位が前記第２の端子の電位よりも高い場合において、オンとなっている期間中、前記第２のスイッチング素子であるｎチャネルMOSFETは、ソースとドレインとの間を介して前記負極側出力端子から前記第２の端子へ電流を流し、オフとなっている期間中、ボディダイオードを介して前記負極側出力端子から前記第２の端子へ電流を流し、
前記第３のスイッチング素子であるｎチャネルMOSFETのソース端子は、前記交流電源の前記第２の端子に接続され、当該ｎチャネルMOSFETのドレイン端子は前記正極側出力端子に接続され、前記第２の端子の電位が前記第１の端子の電位よりも高い場合において、オンとなっている期間中、前記第３のスイッチング素子であるｎチャネルMOSFETは、ソースとドレインとの間を介して前記第２の端子から前記正極側出力端子へ電流を流し、オフとなっている期間中、ボディダイオードを介して前記第２の端子から前記正極側出力端子へ電流を流し、
前記第４のスイッチング素子であるｎチャネルMOSFETのドレイン端子は前記交流電源の前記第１の端子に接続され、当該ｎチャネルMOSFETのソース端子は前記負極側出力端子に接続され、前記第２の端子の電位が前記第１の端子の電位よりも高い場合において、オンとなっている期間中、前記第４のスイッチング素子であるｎチャネルMOSFETは、ソースとドレインとの間を介して前記負極側出力端子から前記第１の端子へ電流を流し、オフとなっている期間中、ボディダイオードを介して前記負極側出力端子から前記第１の端子へ電流を流す、請求項２に記載の全波整流回路。 The source terminal of the n-channel MOSFET that is the first switching element is connected to the first terminal of the AC power supply, the drain terminal of the n-channel MOSFET is connected to the positive output terminal, In the case where the potential of the terminal is higher than the potential of the second terminal, the n-channel MOSFET as the first switching element is in the first switching element between the source and the drain during the ON period. A current is passed from the terminal to the positive output terminal, and a current is passed from the first terminal to the positive output terminal via the body diode during a period of being off,
The drain terminal of the n-channel MOSFET as the second switching element is connected to the second terminal of the AC power supply, the source terminal of the n-channel MOSFET is connected to the negative output terminal, and the first terminal When the potential of the n-channel MOSFET is higher than the potential of the second terminal, the n-channel MOSFET serving as the second switching element is connected to the negative output via the gap between the source and the drain during the ON period. A current is passed from the terminal to the second terminal, and a current is passed from the negative output terminal to the second terminal via the body diode during a period of being off,
The source terminal of the n-channel MOSFET which is the third switching element is connected to the second terminal of the AC power supply, the drain terminal of the n-channel MOSFET is connected to the positive output terminal, and the second terminal In the case where the potential of the terminal is higher than the potential of the first terminal, the n-channel MOSFET which is the third switching element is in the second period through the gap between the source and the drain during the ON period. A current from the terminal to the positive output terminal, and during a period of being off, a current is passed from the second terminal to the positive output terminal via the body diode,
The drain terminal of the n-channel MOSFET as the fourth switching element is connected to the first terminal of the AC power supply, the source terminal of the n-channel MOSFET is connected to the negative output terminal, and the second terminal When the potential of the n-channel MOSFET is higher than the potential of the first terminal, the n-channel MOSFET serving as the fourth switching element is connected between the source and the drain during the ON period. 3. The full-wave rectification according to claim 2, wherein a current flows from the terminal to the first terminal, and a current flows from the negative-side output terminal to the first terminal via a body diode during the off-state. circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013251509A JP6364758B2 (en) | 2013-12-04 | 2013-12-04 | Full-wave rectifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013251509A JP6364758B2 (en) | 2013-12-04 | 2013-12-04 | Full-wave rectifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015109753A JP2015109753A (en) | 2015-06-11 |
| JP6364758B2 true JP6364758B2 (en) | 2018-08-01 |
Family
ID=53439724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013251509A Active JP6364758B2 (en) | 2013-12-04 | 2013-12-04 | Full-wave rectifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6364758B2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6172383B1 (en) * | 1997-12-31 | 2001-01-09 | Siliconix Incorporated | Power MOSFET having voltage-clamped gate |
| JP2005295627A (en) * | 2004-03-31 | 2005-10-20 | Omron Corp | Full-wave rectification smoothing circuit and switching power supply |
| JP5482815B2 (en) * | 2011-06-01 | 2014-05-07 | 株式会社デンソー | Power MOSFET drive circuit and element value determination method thereof |
-
2013
- 2013-12-04 JP JP2013251509A patent/JP6364758B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015109753A (en) | 2015-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9019000B2 (en) | Driver circuit having a storage device for driving switching device | |
| JP5945629B2 (en) | Level shift circuit | |
| TWI543519B (en) | Bridge rectifier circuit | |
| US20170149330A1 (en) | Switching Circuit And Power Conversion Circuit | |
| JP2015033248A (en) | Semiconductor drive device and semiconductor device | |
| JP2013005474A (en) | Power supply circuit | |
| US9595967B2 (en) | Level shift circuit and driver circuit | |
| US10848077B2 (en) | Power receiving device | |
| US8907583B1 (en) | LED driving device | |
| JP2011024323A (en) | Gate drive circuit, power conversion circuit, and gate drive method | |
| JP4768476B2 (en) | Drive device for self-extinguishing semiconductor element | |
| US9318973B2 (en) | Driving device | |
| CN110752739B (en) | Power equipment driving device | |
| JP2018074676A (en) | Gate drive circuit | |
| US20170005594A1 (en) | Power Semiconductor Circuit having a Field Effect Transistor | |
| JP2014233161A (en) | Load controller | |
| JP2014150654A (en) | Gate Drive circuit | |
| JP6364758B2 (en) | Full-wave rectifier circuit | |
| JP6865348B2 (en) | Insulated gate type semiconductor element drive device and insulated gate type semiconductor element drive system | |
| CN107168433B (en) | Output circuit | |
| JP2018007345A (en) | Drive device for insulated gate type semiconductor element | |
| KR101233354B1 (en) | Semiconductor Switch | |
| JP6642074B2 (en) | Driving device for switching element | |
| JP2020136694A (en) | Output circuit | |
| JP2018182899A (en) | Gate drive circuit and power conversion device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170919 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180306 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180618 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6364758 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |