JP2014081570A - ドライバ回路、表示装置および電子機器 - Google Patents
ドライバ回路、表示装置および電子機器 Download PDFInfo
- Publication number
- JP2014081570A JP2014081570A JP2012230806A JP2012230806A JP2014081570A JP 2014081570 A JP2014081570 A JP 2014081570A JP 2012230806 A JP2012230806 A JP 2012230806A JP 2012230806 A JP2012230806 A JP 2012230806A JP 2014081570 A JP2014081570 A JP 2014081570A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- driver
- channel mos
- mos transistor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【解決手段】ドライバ回路は、ドライバ24,25と、NチャネルMOSトランジスタ34,35と、PチャネルMOSトランジスタ30,31と、ゲート制御回路22とを備える。ゲート制御回路22は、第1のドライブ期間に、ドライバ24が正電圧VONを出力し、ドライバ25が負電圧VOFFを出力するように、ドライバ24,25を制御する。ゲート制御回路22は、さらに、第1のドライブ期間に、PチャネルMOSトランジスタ31を駆動するための信号DRV2をオンする。第1のドライブ期間に続く第1のチャージシェア期間において、ゲート制御回路22は、NチャネルMOSトランジスタ35を駆動するための信号DRV1をオンするとともに、信号DRV2をオンに保つ。
【選択図】図8
Description
本発明の他の局面によれば、表示装置であって、複数の画素回路および、複数の画素回路にそれぞれ対応して配置された複数のゲート線を含む表示パネルと、複数のゲート線を駆動するためのドライバ回路とを備える。ドライバ回路は、複数のゲート線のうちの第1のゲート線に電気的に接続される第1の端子と、複数のゲート線のうちの第2のゲート線に電気的に接続される第2の端子と、第1の端子から第1の電圧と第2の電圧とを交互に出力する第1のドライバと、第2の端子から第1の電圧と第2の電圧とを交互に出力する第2のドライバと、第1の端子に電気的に接続されたドレインを有するNチャネルMOSトランジスタと、第2の端子に電気的に接続されたソースと、NチャネルMOSトランジスタのソースに電気的に接続されたドレインとを有するPチャネルMOSトランジスタと、第1および第2のドライバと、NチャネルMOSトランジスタおよびPチャネルMOSトランジスタとを制御する制御回路とを含む。制御回路は、第1のドライブ期間に、第1のドライバが第1の電圧を出力し、第2のドライバが第2の電圧を出力するように、第1および第2のドライバを制御する。制御回路は、第1のドライブ期間に続く第1のチャージシェア期間に、NチャネルMOSトランジスタを駆動するための第1の制御信号をオンする。制御回路は、第1のドライブ期間に、PチャネルMOSトランジスタを駆動するための第2の制御信号をオンして、第1のチャージシェア期間の間、第2の制御信号をオンに保つ。制御回路は、第1のチャージシェア期間に続く第2のドライブ期間に、第1のドライバが第2の電圧を出力し、第2のドライバが第1の電圧を出力するように、第1および第2のドライバを制御する。
本発明のさらに他の局面によれば、電子機器は、表示装置と、表示装置に駆動電圧を供給するための電源回路とを備える。表示装置は、複数の画素回路および、複数の画素回路にそれぞれ対応して配置された複数のゲート線を含む表示パネルと、複数のゲート線を駆動するためのドライバ回路とを含む。ドライバ回路は、第1の画素回路に電気的に接続される第1の端子と、第2の画素回路に電気的に接続される第2の端子と、第1の端子から第1の電圧と第2の電圧とを交互に出力する第1のドライバと、第2の端子から第1の電圧と第2の電圧とを交互に出力する第2のドライバと、第1の端子に電気的に接続されたドレインを有するNチャネルMOSトランジスタと、第2の端子に接続されたソースと、NチャネルMOSトランジスタのソース電気的に接続されたドレインとを有するPチャネルMOSトランジスタと、第1および第2のドライバと、NチャネルMOSトランジスタおよびPチャネルMOSトランジスタとを制御する制御回路とを含む。制御回路は、第1のドライブ期間に、第1のドライバが第1の電圧を出力し、第2のドライバが第2の電圧を出力するように、第1および第2のドライバを制御する。制御回路は、第1のドライブ期間に続く第1のチャージシェア期間に、NチャネルMOSトランジスタを駆動するための第1の制御信号をオンする。制御回路は、第1のドライブ期間に、PチャネルMOSトランジスタを駆動するための第2の制御信号をオンして、第1のチャージシェア期間の間、第2の制御信号をオンに保つ。制御回路は、第1のチャージシェア期間に続く第2のドライブ期間に、第1のドライバが第2の電圧を出力し、第2のドライバが第1の電圧を出力するように、第1および第2のドライバを制御する。
Claims (9)
- ドライバ回路であって、
第1の容量性負荷を前記ドライバ回路に電気的に接続するための第1の端子と、
第2の容量性負荷を前記ドライバ回路に電気的に接続するための第2の端子と、
前記第1の端子から第1の電圧と第2の電圧とを交互に出力する第1のドライバと、
前記第2の端子から前記第1の電圧と前記第2の電圧とを交互に出力する第2のドライバと、
前記第1の端子に電気的に接続されたドレインを有する第1のNチャネルMOSトランジスタと、
前記第2の端子に電気的に接続されたソースと、前記第1のNチャネルMOSトランジスタのソースに電気的に接続されたドレインとを有する第1のPチャネルMOSトランジスタと、
前記第1および第2のドライバと、前記第1のNチャネルMOSトランジスタおよび前記第1のPチャネルMOSトランジスタとを制御する制御回路とを備え、
前記制御回路は、第1のドライブ期間に、前記第1のドライバが前記第1の電圧を出力し、前記第2のドライバが前記第2の電圧を出力するように、前記第1および第2のドライバを制御し、
前記制御回路は、前記第1のドライブ期間に続く第1のチャージシェア期間に、前記第1のNチャネルMOSトランジスタを駆動するための第1の制御信号をオンし、
前記制御回路は、前記第1のドライブ期間に、前記第1のPチャネルMOSトランジスタを駆動するための第2の制御信号をオンして、前記第1のチャージシェア期間の間、前記第2の制御信号をオンに保ち、
前記制御回路は、前記第1のチャージシェア期間に続く第2のドライブ期間に、前記第1のドライバが前記第2の電圧を出力し、前記第2のドライバが前記第1の電圧を出力するように、前記第1および第2のドライバを制御する、ドライバ回路。 - 前記制御回路は、前記第1のチャージシェア期間が終了すると、前記第2の制御信号をオフし、
前記制御回路は、前記第2のドライブ期間に、前記第1の制御信号をオフする、請求項1に記載のドライバ回路。 - 前記ドライバ回路は、
前記第2の端子に電気的に接続されたドレインを有する第2のNチャネルMOSトランジスタと、
前記第1の端子に電気的に接続されたソースと、前記第2のNチャネルMOSトランジスタのソースに電気的に接続されたドレインとを有する第2のPチャネルMOSトランジスタとをさらに備え、
前記制御回路は、前記第2のドライブ期間に続く第2のチャージシェア期間に、前記第2のNチャネルMOSトランジスタを駆動するための第3の制御信号をオンし、
前記制御回路は、前記第2のドライブ期間において、前記第2のPチャネルMOSトランジスタを駆動するための第4の制御信号をオンし、
前記制御回路は、前記第2のチャージシェア期間が終了すると、前記第3の制御信号をオフし、
前記制御回路は、前記第2のチャージシェア期間に続く第3のドライブ期間において、前記第4の制御信号をオフする、請求項1または2に記載のドライバ回路。 - 前記第1および第2の容量性負荷の各々は、表示パネルを構成する画素回路に電気的に接続されるゲート線である、請求項1から3のいずれか1項に記載のドライバ回路。
- 前記表示パネルは、液晶表示パネルであり、
前記画素回路は、液晶セルを含む、請求項4に記載のドライバ回路。 - 複数の画素回路および、前記複数の画素回路にそれぞれ対応して配置された複数のゲート線を含む表示パネルと、
前記複数のゲート線を駆動するためのドライバ回路とを備え、
前記ドライバ回路は、
前記複数のゲート線のうちの第1のゲート線に電気的に接続される第1の端子と、
前記複数のゲート線のうちの第2のゲート線に電気的に接続される第2の端子と、
前記第1の端子から第1の電圧と第2の電圧とを交互に出力する第1のドライバと、
前記第2の端子から前記第1の電圧と前記第2の電圧とを交互に出力する第2のドライバと、
前記第1の端子に電気的に接続されたドレインを有するNチャネルMOSトランジスタと、
前記第2の端子に電気的に接続されたソースと、前記NチャネルMOSトランジスタのソースに電気的に接続されたドレインとを有するPチャネルMOSトランジスタと、
前記第1および第2のドライバと、前記NチャネルMOSトランジスタおよび前記PチャネルMOSトランジスタとを制御する制御回路とを含み、
前記制御回路は、第1のドライブ期間に、前記第1のドライバが前記第1の電圧を出力し、前記第2のドライバが前記第2の電圧を出力するように、前記第1および第2のドライバを制御し、
前記制御回路は、前記第1のドライブ期間に続く第1のチャージシェア期間に、前記NチャネルMOSトランジスタを駆動するための第1の制御信号をオンし、
前記制御回路は、前記第1のドライブ期間に、前記PチャネルMOSトランジスタを駆動するための第2の制御信号をオンして、前記第1のチャージシェア期間の間、前記第2の制御信号をオンに保ち、
前記制御回路は、前記第1のチャージシェア期間に続く第2のドライブ期間に、前記第1のドライバが前記第2の電圧を出力し、前記第2のドライバが前記第1の電圧を出力するように、前記第1および第2のドライバを制御する、表示装置。 - 前記表示パネルは、液晶表示パネルであり、
前記画素回路は、液晶セルを含む、請求項6に記載の表示装置。 - 表示装置と、
前記表示装置に駆動電圧を供給するための電源回路とを備え、
前記表示装置は、
複数の画素回路および、前記複数の画素回路にそれぞれ対応して配置された複数のゲート線を含む表示パネルと、
前記複数のゲート線を駆動するためのドライバ回路とを含み、
前記ドライバ回路は、
第1の画素回路に電気的に接続される第1の端子と、
第2の画素回路に電気的に接続される第2の端子と、
前記第1の端子から第1の電圧と第2の電圧とを交互に出力する第1のドライバと、
前記第2の端子から前記第1の電圧と前記第2の電圧とを交互に出力する第2のドライバと、
前記第1の端子に電気的に接続されたドレインを有するNチャネルMOSトランジスタと、
前記第2の端子に接続されたソースと、前記NチャネルMOSトランジスタのソース電気的に接続されたドレインとを有するPチャネルMOSトランジスタと、
前記第1および第2のドライバと、前記NチャネルMOSトランジスタおよび前記PチャネルMOSトランジスタとを制御する制御回路とを含み、
前記制御回路は、第1のドライブ期間に、前記第1のドライバが前記第1の電圧を出力し、前記第2のドライバが前記第2の電圧を出力するように、前記第1および第2のドライバを制御し、
前記制御回路は、前記第1のドライブ期間に続く第1のチャージシェア期間に、前記NチャネルMOSトランジスタを駆動するための第1の制御信号をオンし、
前記制御回路は、前記第1のドライブ期間に、前記PチャネルMOSトランジスタを駆動するための第2の制御信号をオンして、前記第1のチャージシェア期間の間、前記第2の制御信号をオンに保ち、
前記制御回路は、前記第1のチャージシェア期間に続く第2のドライブ期間に、前記第1のドライバが前記第2の電圧を出力し、前記第2のドライバが前記第1の電圧を出力するように、前記第1および第2のドライバを制御する、電子機器。 - 前記表示パネルは、液晶表示パネルであり、
前記画素回路は、液晶セルを含む、請求項8に記載の電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012230806A JP6013869B2 (ja) | 2012-10-18 | 2012-10-18 | ドライバ回路、表示装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012230806A JP6013869B2 (ja) | 2012-10-18 | 2012-10-18 | ドライバ回路、表示装置および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014081570A true JP2014081570A (ja) | 2014-05-08 |
JP6013869B2 JP6013869B2 (ja) | 2016-10-25 |
Family
ID=50785780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012230806A Active JP6013869B2 (ja) | 2012-10-18 | 2012-10-18 | ドライバ回路、表示装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6013869B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160093133A (ko) * | 2015-01-28 | 2016-08-08 | 엘지디스플레이 주식회사 | 게이트 드라이브 집적회로 및 이를 포함하는 표시 장치 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004184570A (ja) * | 2002-12-02 | 2004-07-02 | Oki Electric Ind Co Ltd | 液晶ディスプレイ用駆動回路 |
JP2004279626A (ja) * | 2003-03-14 | 2004-10-07 | Matsushita Electric Ind Co Ltd | 表示装置およびその駆動方法 |
JP2008116556A (ja) * | 2006-11-01 | 2008-05-22 | Nec Electronics Corp | 液晶表示装置の駆動方法およびそのデータ側駆動回路 |
-
2012
- 2012-10-18 JP JP2012230806A patent/JP6013869B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004184570A (ja) * | 2002-12-02 | 2004-07-02 | Oki Electric Ind Co Ltd | 液晶ディスプレイ用駆動回路 |
JP2004279626A (ja) * | 2003-03-14 | 2004-10-07 | Matsushita Electric Ind Co Ltd | 表示装置およびその駆動方法 |
JP2008116556A (ja) * | 2006-11-01 | 2008-05-22 | Nec Electronics Corp | 液晶表示装置の駆動方法およびそのデータ側駆動回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160093133A (ko) * | 2015-01-28 | 2016-08-08 | 엘지디스플레이 주식회사 | 게이트 드라이브 집적회로 및 이를 포함하는 표시 장치 |
KR102290117B1 (ko) * | 2015-01-28 | 2021-08-17 | 엘지디스플레이 주식회사 | 게이트 드라이브 집적회로 및 이를 포함하는 표시 장치 |
Also Published As
Publication number | Publication date |
---|---|
JP6013869B2 (ja) | 2016-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4993544B2 (ja) | シフトレジスタ回路 | |
WO2018129932A1 (zh) | 移位寄存器单元电路及其驱动方法、栅极驱动电路和显示装置 | |
US11763751B2 (en) | Gate driving circuit and display panel including the same | |
CN108154901B (zh) | 移位寄存器、包括其的图像显示器及其驱动方法 | |
JP2008310317A (ja) | 液晶表示装置の駆動装置とこれを含む液晶表示装置 | |
US10402023B2 (en) | Display control and touch control device, and display and touch sense panel unit | |
KR101366877B1 (ko) | 표시장치 | |
US20150287376A1 (en) | Gate driver and display device including the same | |
KR20160077315A (ko) | 스캔 구동부 및 이를 이용한 표시장치 | |
TWI474308B (zh) | 畫素元件及其顯示面板與控制方法 | |
KR20090051603A (ko) | 게이트 구동회로 및 이를 포함하는 디스플레이장치 | |
JP5538765B2 (ja) | 液晶表示装置 | |
WO2018193912A1 (ja) | 走査信号線駆動回路およびそれを備える表示装置 | |
JP2006201760A (ja) | 表示装置の駆動回路及び駆動方法 | |
JP2007279748A (ja) | 表示装置 | |
US8928573B2 (en) | Shift register, gate driver on array panel and gate driving method | |
KR20180057975A (ko) | 쉬프트 레지스터, 이를 포함한 영상 표시장치 및 그 구동방법 | |
JP5245678B2 (ja) | 信号シフト装置、シフトレジスタ、電子機器及び信号シフト装置の駆動方法 | |
JP2010238323A (ja) | シフトレジスタ及び電子機器 | |
WO2014162791A1 (ja) | 駆動装置及び駆動方法並びに表示装置及び表示方法 | |
JP5485282B2 (ja) | 表示装置および表示装置の駆動方法 | |
JP5191522B2 (ja) | シフトレジスタ回路 | |
US7362292B2 (en) | Active matrix display device | |
JP5301673B2 (ja) | 液晶表示装置およびその駆動方法 | |
KR20100074858A (ko) | 액정표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160906 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160923 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6013869 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |