JP2014060210A - Dry etching method and method for manufacturing piezoelectric device - Google Patents

Dry etching method and method for manufacturing piezoelectric device Download PDF

Info

Publication number
JP2014060210A
JP2014060210A JP2012203222A JP2012203222A JP2014060210A JP 2014060210 A JP2014060210 A JP 2014060210A JP 2012203222 A JP2012203222 A JP 2012203222A JP 2012203222 A JP2012203222 A JP 2012203222A JP 2014060210 A JP2014060210 A JP 2014060210A
Authority
JP
Japan
Prior art keywords
film
dry etching
etching
etched
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2012203222A
Other languages
Japanese (ja)
Inventor
秀治 ▲高▼橋
Hideji Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2012203222A priority Critical patent/JP2014060210A/en
Publication of JP2014060210A publication Critical patent/JP2014060210A/en
Abandoned legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a dry etching method and a method for manufacturing a piezoelectric device, capable of highly accurately forming an etched material along a mask layer pattern by dry etching.SOLUTION: A dry etching method comprises the steps of: etching an etched material using an organic film as a mask material (etching step); removing a sidewall adhesion film 26 formed when the etched material removed by the etching step adheres to the organic film and a sidewall of the etched material etched by the etching step by ashing treatment (sidewall adhesion film removal step); and repeatedly performing the etching step and the sidewall adhesion film removal step so that the etched material becomes a desired depth (repetition step). There is also provided a method for manufacturing a piezoelectric device including the dry etching method.

Description

本発明はドライエッチング方法および圧電デバイスの製造方法に係り、特に、異方性エッチングのパターン形状を精度良く形成するドライエッチング方法および圧電デバイスの製造方法に関する。   The present invention relates to a dry etching method and a piezoelectric device manufacturing method, and more particularly to a dry etching method and a piezoelectric device manufacturing method for accurately forming a pattern shape of anisotropic etching.

圧電膜をドライエッチングにより加工する場合、ハードマスクを用い高温でエッチングする方法とレジストマスクを用いて常温でエッチングする方法が挙げられる。高温でエッチングを行う場合は、装置が複雑になり困難となるため、レジストを用いた常温エッチングが行われている。しかしながら、レジストを用いた常温エッチングにおいては、エッチング中にレジスト、圧電膜、エッチングガスから反応生成物が生成し、エッチング側壁に付着し堆積するため、ラビットイヤー(フェンス)と言われる側壁付着物が問題となっていた。エッチング後は、この側壁付着物は厚く堆積しているため、除去することが困難であった。   When processing a piezoelectric film by dry etching, there are a method of etching at a high temperature using a hard mask and a method of etching at a normal temperature using a resist mask. When etching is performed at a high temperature, the apparatus becomes complicated and difficult, and thus room temperature etching using a resist is performed. However, in normal temperature etching using a resist, reaction products are generated from the resist, piezoelectric film, and etching gas during the etching, and adhere to and accumulate on the etched side wall. Therefore, there is a side wall deposit called a rabbit ear (fence). It was a problem. After the etching, the deposit on the side wall is deposited thick, and it is difficult to remove it.

側壁付着物の形成を防止するため、例えば、下記の特許文献1には、基板上に形成された難エッチング材の膜を、その上に形成されたマスクを用いて、プラズマを用いてエッチングする際に、マスクの側壁が基板の表面に対して90度未満のマスクを用いてエッチングする方法が記載されている。   In order to prevent the formation of side wall deposits, for example, in Patent Document 1 below, a film of a difficult-to-etch material formed on a substrate is etched using plasma using a mask formed thereon. At the same time, a method is described in which etching is performed using a mask whose side wall of the mask is less than 90 degrees with respect to the surface of the substrate.

また、下記の特許文献2には、頭部の外周部が丸みを帯びたレジストマスクを使用してドライエッチングを行い、ドライエッチング後にオーバーエッチングを行い、側壁付着膜を除去する方法が記載されている。レジストマスクの頭部の外周部が丸みを帯びた形状とすることで、順テーパー形状の側壁付着膜とすることができ、側壁付着物の量を減らすことができる。   Further, Patent Document 2 below describes a method of performing dry etching using a resist mask having a rounded outer periphery of the head, performing over-etching after dry etching, and removing the sidewall adhesion film. Yes. By making the outer peripheral part of the head of the resist mask round, it is possible to obtain a side wall adhesion film having a forward taper shape, and the amount of the side wall adhesion can be reduced.

特開2003−257950号公報JP 2003-257950 A 特開2003−152108号公報JP 2003-152108 A

しかしながら、特許文献1に記載されている方法では、テーパー形状のマスクを使用しているため、被エッチング膜もテーパー形状となり、高精細・密度化が困難であった。また、マスク材のテーパー角度制御性が困難である(悪い)ため再現性が悪く、そのため、被エッチング膜のテーパー角度の再現性も悪くなるため、製品の品質が低下していた。また、特許文献2に記載されている方法では、ラウンド形状のマスクを用いてエッチング加工しており、パターン側面に付着した側壁付着膜をオーバーエッチングにより除去しているが、最後にまとめて除去しているため、被エッチング膜はテーパー形状となっている。したがって、パターン精度の低下が見られた。   However, since the method described in Patent Document 1 uses a tapered mask, the film to be etched also has a tapered shape, and it has been difficult to achieve high definition and density. Further, since the taper angle controllability of the mask material is difficult (bad), the reproducibility is poor, and as a result, the reproducibility of the taper angle of the film to be etched is also poor, resulting in a reduction in product quality. Further, in the method described in Patent Document 2, etching is performed using a round-shaped mask, and the sidewall adhesion film adhering to the side surface of the pattern is removed by overetching. Therefore, the film to be etched has a tapered shape. Therefore, a decrease in pattern accuracy was observed.

本発明はこのような事情に鑑みてなされたものであり、精度良くパターンを形成することができるドライエッチング方法および圧電デバイスの製造方法を提供することを目的とする。   The present invention has been made in view of such circumstances, and an object thereof is to provide a dry etching method and a piezoelectric device manufacturing method capable of forming a pattern with high accuracy.

本発明は前記目的を達成するために、有機膜をマスク材に用いて、被エッチング材料をエッチングするエッチング工程と、エッチング工程により除去された被エッチング材料が、有機膜およびエッチング工程によりエッチングされた被エッチング材料の側壁に付着することで形成される側壁付着膜をアッシング処理により除去する側壁付着膜除去工程と、エッチング工程と、側壁付着膜除去工程と、を被エッチング材料が所望の深さとなるように、繰り返し行う繰り返し工程と、を有するドライエッチング方法を提供する。   In order to achieve the above object, the present invention uses an organic film as a mask material to etch the material to be etched, and the material to be etched removed by the etching process is etched by the organic film and the etching process. The material to be etched has a desired depth in the sidewall adhesion film removing step of removing the sidewall adhesion film formed by adhering to the sidewall of the material to be etched by ashing, the etching step, and the sidewall adhesion film removing step. Thus, there is provided a dry etching method having a repeated process.

本発明によれば、エッチング工程により除去された被エッチング材料により、有機膜およびエッチングされた被エッチング材料の側壁に側壁付着膜が形成されるが、エッチング工程と、この側壁付着膜をアッシング処理により除去する側壁付着膜除去工程と、を繰り返しながらドライエッチングを行っている。したがって、有機膜の側壁に側壁付着膜が形成されるのを防止することができるので、マスクパターンの精度を維持することができる。したがって、被エッチング材料のエッチングのパターンを精度良く、異方性エッチングすることができる。   According to the present invention, the material to be etched removed by the etching process forms a sidewall adhesion film on the sidewall of the organic film and the etched material to be etched. The etching process and the sidewall adhesion film are subjected to ashing treatment. Dry etching is performed while repeating the sidewall adhesion film removing step to be removed. Therefore, it is possible to prevent the side wall adhesion film from being formed on the side wall of the organic film, so that the accuracy of the mask pattern can be maintained. Therefore, the etching pattern of the material to be etched can be anisotropically etched with high accuracy.

本発明の他の態様に係るドライエッチング方法は、側壁付着膜除去工程は、アッシング処理の後、ウェット処理を行うことが好ましい。   In the dry etching method according to another aspect of the present invention, it is preferable that the sidewall adhesion film removing step is performed after the ashing process.

本発明の他の態様に係るドライエッチング方法によれば、アッシング処理の後、ウェット処理を行うことにより、側壁付着膜の除去を容易に行うことができる。特に、エッチングガスとしてハロゲンガス、CF系のガスの混合ガスを使用することにより、ハロゲン、フッ素を含む側壁付着膜が形成されるので、ウェット処理で容易に除去することができる。また、エッチングガスにCF系のガスを用いた場合、側壁付着膜の表面は、フッ素を含み撥水性となっている。したがって、アッシング処理を行うことにより、側壁付着膜表面に、酸素ラジカル(O)やOHラジカルを結合させ、親水性とすることができるので、ウェット処理で側壁付着膜を容易に除去することができる。   According to the dry etching method according to another aspect of the present invention, the sidewall adhesion film can be easily removed by performing a wet process after the ashing process. In particular, by using a mixed gas of a halogen gas and a CF-based gas as an etching gas, a sidewall adhesion film containing halogen and fluorine is formed, so that it can be easily removed by a wet process. Further, when a CF-based gas is used as the etching gas, the surface of the sidewall adhesion film contains fluorine and is water repellent. Therefore, by performing ashing treatment, oxygen radicals (O) and OH radicals can be bonded to the surface of the sidewall adhesion film to make it hydrophilic, so that the sidewall adhesion film can be easily removed by wet treatment. .

本発明の他の態様に係るドライエッチング方法は、被エッチング材料が圧電膜であることが好ましい。   In the dry etching method according to another aspect of the present invention, the material to be etched is preferably a piezoelectric film.

被エッチング材料として圧電膜を用いることができる。   A piezoelectric film can be used as the material to be etched.

本発明の他の態様に係るドライエッチング方法は、エッチング工程のエッチングガスは少なくともCF系のガスを含むことが好ましい。   In the dry etching method according to another aspect of the present invention, the etching gas in the etching step preferably includes at least a CF-based gas.

本発明の他の実施形態に係るドライエッチング方法によれば、エッチングガスにCF系のガスを含むことにより、有機膜と被エッチング材との選択比を確保し、被エッチング材のエッチングを選択的に行うことができる。また、エッチングガスがCF系のガスを含むことにより、側壁付着膜は、C、CH、CFからなる成分で形成されるため、表面が撥水性となる。したがって、アッシング処理により側壁付着膜を除去することが効果的である。   According to the dry etching method according to another embodiment of the present invention, the etching gas includes a CF-based gas, thereby ensuring a selection ratio between the organic film and the material to be etched and selectively etching the material to be etched. Can be done. Further, when the etching gas contains a CF-based gas, the sidewall adhesion film is formed of a component composed of C, CH, and CF, so that the surface becomes water-repellent. Therefore, it is effective to remove the sidewall adhesion film by ashing treatment.

本発明の他の態様に係るドライエッチング方法は、エッチングガスはハロゲンガスとの混合ガスであることが好ましい。   In the dry etching method according to another aspect of the present invention, the etching gas is preferably a mixed gas with a halogen gas.

本発明の他の態様に係るドライエッチング方法によれば、エッチングガスをハロゲンガスとの混合ガスとすることにより、有機膜と被エッチング材との選択比を確保し、被エッチング材のエッチングをより選択的に行うことができる。   According to the dry etching method according to another aspect of the present invention, by using an etching gas as a mixed gas with a halogen gas, the selection ratio between the organic film and the material to be etched is ensured, and the material to be etched is more etched. It can be done selectively.

本発明の他の態様に係るドライエッチング方法は、アッシング処理に使用されるガスが、酸素、窒素、水素、アルゴン、HOの少なくともいずれか1種類を含むことが好ましい。 In the dry etching method according to another aspect of the present invention, the gas used for the ashing treatment preferably includes at least one of oxygen, nitrogen, hydrogen, argon, and H 2 O.

本発明の他の態様に係るドライエッチング方法によれば、アッシング処理に使用するガスを上記記載のガスの少なくともいずれか1種を含むガスとすることにより、ラジカルにより側壁付着膜の除去をすることができる。   According to the dry etching method according to another aspect of the present invention, the gas used for the ashing treatment is a gas containing at least one of the above gases, whereby the sidewall adhesion film is removed by radicals. Can do.

本発明の他の態様に係るドライエッチング方法は、アッシング処理に使用されるガスが、フッ素含有ガスを含むことが好ましい。   In the dry etching method according to another aspect of the present invention, the gas used for the ashing treatment preferably contains a fluorine-containing gas.

本発明の他の態様に係るドライエッチング方法によれば、フッ素を含むガスを用いることにより、フッ素ラジカルにより側壁付着膜の除去を行うことができる。   According to the dry etching method of another aspect of the present invention, the sidewall adhesion film can be removed by fluorine radicals by using a gas containing fluorine.

本発明の他の態様に係るドライエッチング方法によれば、ウェット処理が純水洗浄であることが好ましい。   According to the dry etching method of another aspect of the present invention, it is preferable that the wet treatment is pure water cleaning.

本発明の他の態様に係るドライエッチング方法によれば、ウェット処理を純水洗浄とすることで、容易に行うことができる。   According to the dry etching method of another aspect of the present invention, the wet treatment can be easily performed by performing pure water cleaning.

本発明の他の態様に係るドライエッチング方法は、有機膜がレジストであることが好ましい。   In the dry etching method according to another aspect of the present invention, the organic film is preferably a resist.

本発明の他の態様に係るドライエッチング方法によれば、有機膜をレジストとすることにより、簡単な構成でエッチングを行うことができる。また、被エッチング材料に対して、選択的にエッチングすることができる。   According to the dry etching method according to another aspect of the present invention, etching can be performed with a simple configuration by using an organic film as a resist. Further, it can be selectively etched with respect to the material to be etched.

本発明は前記目的を達成するために、上記記載のドライエッチング方法により被エッチング材料である圧電膜をパターニングし、パターニングされた圧電膜と導電性材料による電極とが積層された構造を有する圧電デバイスの製造方法を提供する。   In order to achieve the above object, the present invention provides a piezoelectric device having a structure in which a piezoelectric film that is a material to be etched is patterned by the dry etching method described above, and the patterned piezoelectric film and an electrode made of a conductive material are laminated. A manufacturing method is provided.

本発明によれば、圧電膜のパターニングに際して、高いパターン精度で形成することができるので、形状不良などの発生を抑制することができる。これにより、歩留まり向上を達成できるとともに、特性の安定したデバイスを製造することができる。   According to the present invention, when the piezoelectric film is patterned, it can be formed with high pattern accuracy, so that the occurrence of a shape defect or the like can be suppressed. Thereby, while improving a yield, the device with the stable characteristic can be manufactured.

本発明は前記目的を達成するために、基板上に第1の導電性材料による第1の電極を形成する第1の電極形成工程と、第1の電極に被エッチング材料である圧電膜を積層する圧電膜形成工程と、圧電膜を、上記記載のドライエッチング方法によりエッチングし、圧電膜をパターニングするパターニング工程と、を有する圧電デバイスの製造方法を提供する。   In order to achieve the above object, the present invention provides a first electrode forming step of forming a first electrode made of a first conductive material on a substrate, and a piezoelectric film as a material to be etched is laminated on the first electrode. And a patterning step of patterning the piezoelectric film by etching the piezoelectric film by the dry etching method described above.

本発明によれば、圧電膜のパターニングに際して、高いパターン精度でパターンを形成することができるので、形状不良などの発生を抑制することができる。これにより、歩留まり向上を達成できるとともに、特性の安定したデバイスを製造することができる。   According to the present invention, when patterning a piezoelectric film, it is possible to form a pattern with high pattern accuracy, and thus it is possible to suppress the occurrence of shape defects. Thereby, while improving a yield, the device with the stable characteristic can be manufactured.

本発明の他の態様に係るデバイスの製造方法は、パターニング工程前、または、パターニング工程後に、圧電膜上に、第2の導電性材料による第2の電極を形成する第2の電極形成工程と、を有することが好ましい。   A device manufacturing method according to another aspect of the present invention includes a second electrode formation step of forming a second electrode of a second conductive material on the piezoelectric film before or after the patterning step. It is preferable to have.

本発明の他の態様に係るデバイスの製造方法によれば、圧電膜上に形成する第2の電極の形成を、圧電膜のパターニングの前または後のいずれにおいても行うことができる。   According to the device manufacturing method according to another aspect of the present invention, the second electrode formed on the piezoelectric film can be formed either before or after patterning of the piezoelectric film.

本発明のドライエッチング方法および圧電デバイスの製造方法によれば、ドライエッチングによるパターンを精度良く形成することができる。   According to the dry etching method and the piezoelectric device manufacturing method of the present invention, a pattern by dry etching can be formed with high accuracy.

上部電極を有する基板の製造工程を示した説明図である。It is explanatory drawing which showed the manufacturing process of the board | substrate which has an upper electrode. 圧電膜のパターニング工程を示した説明図である。It is explanatory drawing which showed the patterning process of the piezoelectric film. ドライエッチング装置の構成図である。It is a block diagram of a dry etching apparatus.

以下、添付図面に従って本発明の実施形態について詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

[圧電素子の製造プロセス例]
ここでは、圧電素子の製造プロセスを例示し、本発明の実施形態に係るドライエッチング方法とこれを用いた圧電膜のパターニング工程を説明する。まず、図1を用いてパターニングされた上部電極20を有する基板の製造工程を説明する。
[Example of manufacturing process of piezoelectric element]
Here, a manufacturing process of the piezoelectric element is illustrated, and a dry etching method according to an embodiment of the present invention and a piezoelectric film patterning process using the dry etching method will be described. First, the manufacturing process of the substrate having the patterned upper electrode 20 will be described with reference to FIG.

(工程1):基板準備工程
まず、図1(a)に示すように、シリコン(Si)基板10を用意する。
(Step 1): Substrate Preparation Step First, as shown in FIG. 1A, a silicon (Si) substrate 10 is prepared.

(工程2):絶縁膜形成工程
次に、このシリコン基板10の上に絶縁膜(例えば、SiO2などの酸化膜)12を形成する(図1(b))。一例として、CVD(Chemical vapor deposition;化学蒸着法
)やスパッタ、蒸着、熱酸化法などによりシリコン酸化膜を形成する。
(Step 2): Insulating Film Forming Step Next, an insulating film (for example, an oxide film such as SiO 2) 12 is formed on the silicon substrate 10 (FIG. 1B). As an example, a silicon oxide film is formed by CVD (Chemical Vapor Deposition), sputtering, vapor deposition, thermal oxidation, or the like.

(工程3):下部電極形成工程
次いで、絶縁膜12の上に密着層(例えば、Ti層など)14を形成し、当該密着層14に重ねて下部電極16に相当する貴金属膜を形成する(図1(c))。下部電極16は、貴金属材料であるPt(白金)、Ir(イリジウム)、Ru(ルテニウム)やその酸化膜で形成される。下部電極16はスパッタ法やCVD法などで形成することできる。
(Step 3): Lower electrode formation step Next, an adhesion layer (for example, a Ti layer) 14 is formed on the insulating film 12, and a noble metal film corresponding to the lower electrode 16 is formed on the adhesion layer 14 ( FIG. 1 (c)). The lower electrode 16 is made of a noble metal material such as Pt (platinum), Ir (iridium), Ru (ruthenium) or an oxide film thereof. The lower electrode 16 can be formed by sputtering or CVD.

(工程4):圧電膜形成工程
次いで、図1(d)に示すように、下部電極16上へ圧電膜18を形成する。圧電膜18は、ジルコン酸チタン酸鉛(PZT)等を含む膜を用いれば良く、スパッタ法やCVD法、ゾルゲル法等で形成すれば良い。なお、PZTに限らず、チタン酸ジルコン酸ランタン鉛(PLZT)や、PZTのTiの一部をNbで置き換えた「PZTN」を用いることができる。
(Step 4): Piezoelectric Film Formation Step Next, as shown in FIG. 1D, a piezoelectric film 18 is formed on the lower electrode 16. The piezoelectric film 18 may be a film containing lead zirconate titanate (PZT) or the like, and may be formed by a sputtering method, a CVD method, a sol-gel method, or the like. Not only PZT but also lanthanum zirconate titanate (PLZT) or “PZTN” in which a part of Ti of PZT is replaced with Nb can be used.

(工程5):上部電極形成工程
次に、圧電膜18に重ねて上部電極20に相当する貴金属膜を形成する(図1(e))。上部電極20は、Pt、Ir、Ru、Al、AlSi、Auやその酸化膜(PtOx、IrOx、RuOx)を用いれば良く、スパッタ法やCVD法で形成する。なお、PtOxは白金の酸化物の総称であり、「x」はPtとOの比率を示す正の数を表す。IrOx、RuOxについても同様であり、IrOxはイリジウムの酸化物の総称、RuOxはルテニウムの酸化物の総称である。
(Step 5): Upper electrode formation step Next, a noble metal film corresponding to the upper electrode 20 is formed on the piezoelectric film 18 (FIG. 1E). The upper electrode 20 may be made of Pt, Ir, Ru, Al, AlSi, Au or an oxide film thereof (PtOx, IrOx, RuOx), and is formed by a sputtering method or a CVD method. PtOx is a generic name for platinum oxide, and “x” represents a positive number indicating the ratio of Pt and O. The same applies to IrOx and RuOx. IrOx is a general term for oxides of iridium, and RuOx is a general term for oxides of ruthenium.

(工程6):ハードマスク形成工程
次に、上部電極20を覆うハードマスク22を形成する(図1(f))。ハードマスク22は、シリコン酸化膜、シリコン窒化膜、有機SOG(Spin on Glass)膜、無機SOG膜、Ti,Cr,Al,Niなどの金属を用いればよい。ここでは、ハードマスク22として、シリコン酸化膜をTEOS(Tetra Ethyl Ortho Silicate)−CVD法で形成した。
(Step 6): Hard Mask Formation Step Next, a hard mask 22 that covers the upper electrode 20 is formed (FIG. 1F). The hard mask 22 may be made of a silicon oxide film, a silicon nitride film, an organic SOG (Spin on Glass) film, an inorganic SOG film, or a metal such as Ti, Cr, Al, or Ni. Here, as the hard mask 22, a silicon oxide film was formed by TEOS (Tetra Ethyl Ortho Silicate) -CVD method.

(工程7):レジストマスク形成工程
次に、ハードマスク22の層の上に、レジスト24をスピンコート法等によって形成した後、ソフトベークを行い、露光、現像を行ってからポストベークを行う。なお、ポストベークの変わりに、紫外線照射による硬化処理(UVキュア)を行っても良い。こうして、上部電極パターニング用のレジスト24をパターニングする(図1(g))。
(Step 7): Resist Mask Forming Step Next, a resist 24 is formed on the hard mask 22 layer by spin coating or the like, followed by soft baking, exposure and development, and then post baking. In addition, you may perform the hardening process (UV cure) by ultraviolet irradiation instead of post-baking. Thus, the resist 24 for patterning the upper electrode is patterned (FIG. 1G).

(工程8):ハードマスクパターニング工程
ハードマスク22がシリコン酸化膜の場合は、ドライエッチング法でハードマスク22のパターニングを行う(図1(h))。
(Step 8): Hard Mask Patterning Step When the hard mask 22 is a silicon oxide film, the hard mask 22 is patterned by a dry etching method (FIG. 1H).

(工程9):レジスト除去工程
その後、上記ハードマスク22のパターニング工程で用いたレジスト24をアッシング法や専用の剥離液を用いて除去する処理を行う(図1(i))。
(Step 9): Resist removal step Thereafter, the resist 24 used in the patterning step of the hard mask 22 is removed using an ashing method or a special stripping solution (FIG. 1 (i)).

(工程10):上部電極パターニング工程
次に、上部電極20のパターニングを行う。上部電極20のパターニングは、ドライエッチング法で行う。上部電極20のエッチングは、バイアス周波数、ガス圧、エッチングガスの条件の組み合わせなどにより、エッチングレートの速度、下地膜選択比を調節し、良好なエッチング結果が得られるように調整することが好ましい。エッチングガスとしては、例えば、塩素ガスと酸素ガスの混合ガスが用いられる。
(Step 10): Upper electrode patterning step Next, the upper electrode 20 is patterned. The patterning of the upper electrode 20 is performed by a dry etching method. The etching of the upper electrode 20 is preferably adjusted so that a good etching result can be obtained by adjusting the rate of the etching rate and the base film selection ratio by a combination of bias frequency, gas pressure, and etching gas conditions. As the etching gas, for example, a mixed gas of chlorine gas and oxygen gas is used.

次に図2を用いて圧電膜18のパターニング方法について説明する。図2は圧電膜18のパターニングの説明図である。   Next, a method for patterning the piezoelectric film 18 will be described with reference to FIG. FIG. 2 is an explanatory diagram of patterning of the piezoelectric film 18.

(工程11):レジストマスク形成工程
まず、ハードマスク22の除去を行う。ハードマスク22は、アッシング法や専用の剥離液をドライエッチング法やウエットエッチング法を用いて除去することができる。
(Step 11): Resist mask forming step First, the hard mask 22 is removed. The hard mask 22 can be removed using an ashing method or a dedicated stripping solution using a dry etching method or a wet etching method.

ハードマスク22を除去後、圧電膜18のドライエッチングを行うために、圧電膜18上に有機膜からなるマスク層34を形成する(図2(k))。有機膜としてはレジストを用いることが好ましい。マスク層34にレジストを用いることで、常温でのエッチング加工が可能となり、装置を簡略化することができ、コストダウンとなる。また、レジストとエッチャントとの反応性生物を容易に除去することができる。以下、マスク層34の材料にレジストを用いた実施態様で説明する。   After the hard mask 22 is removed, a mask layer 34 made of an organic film is formed on the piezoelectric film 18 in order to dry-etch the piezoelectric film 18 (FIG. 2 (k)). A resist is preferably used as the organic film. By using a resist for the mask layer 34, it is possible to perform etching at room temperature, simplify the apparatus, and reduce costs. In addition, reactive organisms between the resist and the etchant can be easily removed. Hereinafter, an embodiment in which a resist is used as the material of the mask layer 34 will be described.

レジストとしては、例えば、東京応化工業のOFPRシリーズ、TSMRシリーズ、PMERシリーズやAZ社の1500シリーズ、10XTシリーズなどを使用することができる。   As the resist, for example, OFPR series, TSMR series, PMER series of Tokyo Ohka Kogyo Co., Ltd., 1500 series, 10XT series of AZ Co., etc. can be used.

シリコン基板へのマスクパターンの形成方法としては、まず、レジスト材料をスピンコート法やスプレーコート法などにより塗布してレジスト膜を全面に形成する。次に、レジスト膜のプリベークを行う。プリベークは、ホットプレートやオーブンなどで各種レジスト材料の最適温度で行うことができる。   As a method for forming a mask pattern on a silicon substrate, first, a resist material is applied by spin coating or spray coating to form a resist film on the entire surface. Next, the resist film is pre-baked. Pre-baking can be performed at an optimum temperature of various resist materials using a hot plate or an oven.

その後、フォトマスクのパターンを露光によりレジスト膜へ転写する。露光装置としては、アライナーやステッパーを用いることができ、各種レジスト材に最適な露光量で行うことができる。使用するレジストによっては、露光後にPEB(Post Exposure Bake;焼き締め)を行ってもよい。   Thereafter, the pattern of the photomask is transferred to the resist film by exposure. As an exposure apparatus, an aligner or a stepper can be used, and exposure can be performed with an optimum exposure amount for various resist materials. Depending on the resist used, PEB (Post Exposure Bake) may be performed after exposure.

続いて現像を行う。現像は、基板を現像液に浸漬後、純水にてリンスし基板を乾燥させることで行う。現像により、露光された部分と露光されなかった部分のいずれかを現像液で溶解させることができ、パターンを形成することができる。現像液はレジスト材料に好適なものを選択する。また、現像液を浸漬する方法に限定されず、シャワー法など公知の方法を適用することができる。また、必要に応じてポストベークを行ってもよい。ポストベークは、ホットプレートやオーブンを用いて基板を加熱することにより行う。加熱温度、加熱時間としては、例えば、100〜200℃程度で、1〜60min行うことができる。ポストベークを行うことにより、レジストの硬化性を促進させることができる。   Subsequently, development is performed. Development is performed by immersing the substrate in a developer, rinsing with pure water, and drying the substrate. By development, either the exposed part or the unexposed part can be dissolved with a developer, and a pattern can be formed. As the developer, one suitable for the resist material is selected. Moreover, it is not limited to the method of immersing a developing solution, Well-known methods, such as a shower method, are applicable. Moreover, you may post-bake as needed. Post-baking is performed by heating the substrate using a hot plate or oven. As heating temperature and heating time, it can carry out for about 1 to 60 minutes at about 100-200 degreeC, for example. By performing post-baking, the curability of the resist can be promoted.

レジスト膜の形成は、具体的には、以下の方法により行うことができる。例えば、レジストにAZ社10TXを用い、膜厚を10μm形成する場合は、基板の上にレジストを滴下し、スピンコータにて1000rpmにて30秒回転し、レジスト膜を形成する。レジスト膜は、以下で記載する(工程13):側壁付着膜除去工程の(工程13−1):アッシング処理により除去されるため、ドライエッチングされる圧電膜18の膜厚、(工程12):圧電膜パターニング工程と(工程13):側壁付着膜除去工程のとの繰り返し回数などにより、圧電膜18のパターニングが終了するまで上部電極20、圧電膜18が露出しない膜厚とすることが好ましい。マスク層(レジスト)34の膜厚としては、圧電膜18の2〜5倍の厚さとすることが好ましい。   Specifically, the resist film can be formed by the following method. For example, when AZ 10TX is used as the resist and the film thickness is 10 μm, the resist is dropped on the substrate and rotated at 1000 rpm for 30 seconds by a spin coater to form a resist film. The resist film is described below (Step 13): (Step 13-1) in the side wall adhesion film removing step: Film thickness of the piezoelectric film 18 to be dry-etched because it is removed by ashing (Step 12): It is preferable to set the film thickness so that the upper electrode 20 and the piezoelectric film 18 are not exposed until the patterning of the piezoelectric film 18 is completed, depending on the number of repetitions of the piezoelectric film patterning step and (Step 13): sidewall adhesion film removing step. The thickness of the mask layer (resist) 34 is preferably 2 to 5 times that of the piezoelectric film 18.

その後、ホットプレートを用いて、100℃で90秒間加熱することでソフトベークを行う。   Then, soft baking is performed by heating at 100 ° C. for 90 seconds using a hot plate.

次にコンタクトアライナーを用いた露光を行う。コンタクトアライナーは、市販の装置を用いれば良く、例えば、ズースマイクロテック社のMA−6などを使用することができる。露光量は、例えば、1000mJ/cmで行うことができる。その後、現像を行う。現像液は、市販されているものを用いることができ、例えば、AZ社のAZ300MIFを使用することができる。現像液に約10min浸漬後、純水でリンスを180sec×2回行い、その後スピンドライヤなどで基板に付いた水分を取り除く。必要に応じてポストベークを行う。ポストベークは、ホットプレートを用い、任意の温度で120sec程度行えば良い。ポストベークの加熱温度により、レジストの断面形状が異なるので、必要に応じた温度で行うことが好ましい。 Next, exposure using a contact aligner is performed. As the contact aligner, a commercially available device may be used. For example, MA-6 manufactured by SUSS Microtech Co., Ltd. can be used. The exposure amount can be performed at, for example, 1000 mJ / cm 2 . Thereafter, development is performed. A commercially available developer can be used, and for example, AZ300MIF manufactured by AZ can be used. After immersing in the developer for about 10 minutes, rinsing with pure water is performed twice for 180 sec. Thereafter, moisture attached to the substrate is removed by a spin dryer or the like. Post-bake if necessary. The post-bake may be performed at an arbitrary temperature for about 120 seconds using a hot plate. Since the cross-sectional shape of the resist varies depending on the post-baking heating temperature, it is preferably performed at a temperature as required.

(工程12):圧電膜パターニング工程
次にドライエッチングにより圧電膜18のパターニングを行う(図2(l))。
(Step 12): Piezoelectric film patterning step Next, the piezoelectric film 18 is patterned by dry etching (FIG. 2L).

図3は、本実施形態に係るドライエッチング方法に使用するドライエッチング装置の構成図である。ドライエッチング装置110は、例えば誘電結合方式(Inductive Coupling Plasma:ICP)の装置を用いる。その他には、ヘリコン波励起プラズマ(Helicon Wave Plasma:HWP)、電子サイクロトン共鳴(Electron Cyclotron resonance:ECR)プラズマ、マイクロ波励起表面波プラズマ(Surface Wave Plasma:SWP)などのプラズマ源を用いた方式を適用することも可能である。   FIG. 3 is a configuration diagram of a dry etching apparatus used in the dry etching method according to the present embodiment. As the dry etching apparatus 110, for example, an inductive coupling plasma (ICP) apparatus is used. Other methods using plasma sources such as Helicon Wave Plasma (HWP), Electron Cyclotron Resonance (ECR) plasma, Surface Wave Plasma (SWP), etc. It is also possible to apply.

ドライエッチング装置110は、チャンバ112(真空容器)内にプロセスガス(エッチングガス)を供給するプロセスガス供給部114と、チャンバ112内のガスを排気する排気部116と、チャンバ112内の圧力調整を行う圧力調整部(不図示)とを備える。プロセスガス供給部114からチャンバ112内にプロセスガスを供給しつつ、排気部116から排気を行うことにより、チャンバ112内の圧力調整が行われる。   The dry etching apparatus 110 includes a process gas supply unit 114 that supplies a process gas (etching gas) into the chamber 112 (vacuum vessel), an exhaust unit 116 that exhausts the gas in the chamber 112, and a pressure adjustment in the chamber 112. And a pressure adjusting unit (not shown) for performing. The pressure in the chamber 112 is adjusted by exhausting from the exhaust unit 116 while supplying the process gas from the process gas supply unit 114 into the chamber 112.

チャンバ112の上面には誘電体窓118が密閉的に取り付けられており、さらに誘電体窓118の上方(大気側)にはループコイル状のアンテナ120が設置されている。アンテナ120には、マッチング回路(整合器)122を介して、プラズマ発生用の高周波電源(RF電源)124が接続されている。高周波電源124の周波数は13.56MHz以上60MHz以下の周波数帯を用いることができ、例えば13.56MHzを用いる。また、高周波電源124をパルス駆動させるようにしてもよい。   A dielectric window 118 is hermetically attached to the upper surface of the chamber 112, and a loop coil antenna 120 is installed above the dielectric window 118 (atmosphere side). A high frequency power source (RF power source) 124 for generating plasma is connected to the antenna 120 via a matching circuit (matching unit) 122. The frequency of the high frequency power supply 124 can use a frequency band of 13.56 MHz or more and 60 MHz or less, for example, 13.56 MHz. Further, the high frequency power supply 124 may be pulse-driven.

チャンバ112内にはステージ126が設置されている。このステージ126には、静電チャックまたはクランプを備えた基板冷却機構(不図示)が設けられており、ステージ126上に被エッチング材となる基板128が載置される。ステージ126には、マッチング回路130を介して、バイアス印加用の低周波電源132が接続されている。低周波電源132の周波数は、200kHz以上2MHz以下を用い、例えば、500kHzを用いることができる。   A stage 126 is installed in the chamber 112. The stage 126 is provided with a substrate cooling mechanism (not shown) provided with an electrostatic chuck or a clamp, and a substrate 128 to be etched is placed on the stage 126. A low frequency power supply 132 for applying a bias is connected to the stage 126 via a matching circuit 130. The frequency of the low frequency power supply 132 is 200 kHz or more and 2 MHz or less, for example, 500 kHz.

また、バイアス電源をパルス駆動する場合には、バイアス電源に、パルス駆動手段を設ければ良い。さらに、バイアス電源をパルス駆動で使用する場合には、アンテナ120(プラズマ生成用)の電源(高周波電源124)とバイアス電源(低周波電源132)のパルス周期を同期させるための手段を用いるようにすればよい。   In addition, when the bias power source is pulse-driven, the bias power source may be provided with pulse driving means. Further, when the bias power source is used by pulse driving, means for synchronizing the pulse period of the power source (high frequency power source 124) of the antenna 120 (for plasma generation) and the bias power source (low frequency power source 132) is used. do it.

圧電膜18であるPZTをドライエッチングする場合、チャンバ内にプロセスガスとしてCl(塩素)、BCl(三塩化ホウ素)、HBr(臭化水素)、SF(六フッ化硫黄)、CF(四フッ化炭素)、CHF(トリフルオロメタン)、C(六フッ化エタン)、C(八フッ化プロパン)、C(六フッ化ブタジエン)、C(八フッ化シクロブタン)、C(オクタフルオロシクロペンテン)などやそれらの混合ガス、酸素や窒素などとの混合ガスを使用することができる。 When PZT which is the piezoelectric film 18 is dry-etched, as a process gas in the chamber, Cl 2 (chlorine), BCl 3 (boron trichloride), HBr (hydrogen bromide), SF 6 (sulfur hexafluoride), CF 4 (carbon tetrafluoride), CHF 3 (trifluoromethane), C 2 F 6 (hexafluoroethane), C 3 F 8 (eight fluoride propane), C 4 F 6 (hexafluoro butadiene), C 4 F 8 (cyclofluorane octafluoride), C 5 F 8 (octafluorocyclopentene), a mixed gas thereof, or a mixed gas with oxygen, nitrogen, or the like can be used.

そして、プラズマ生成用のアンテナに高周波を印加しプラズマを生成し、処理基板を設置するステージへバイアス用の高周波を印加することでエッチングを行う。   Etching is performed by applying a high frequency to a plasma generation antenna to generate plasma, and applying a bias high frequency to the stage on which the processing substrate is placed.

例えば、アンテナ用の高周波電源には、13.56MHzを使用し、バイアス用の高周波電源には、低周波である500kHzを使用する。アンテナ用のRF周波数は、13.56〜60MHzの範囲内で使用することもできる。低周波電源としては、100kHz〜2MHzを使用することができる。   For example, 13.56 MHz is used for the high frequency power supply for the antenna, and 500 kHz, which is a low frequency, is used for the high frequency power supply for the bias. The RF frequency for the antenna can also be used in the range of 13.56-60 MHz. As the low frequency power source, 100 kHz to 2 MHz can be used.

代表的なエッチング条件として、以下の条件を挙げることができる。プロセスガスは、Clを10%〜60%とCを40%〜90%の混合ガスを用いることができる。例えば、Clの流量を20sccm、Cを80sccmとすることで、Clを20%とCを80%の混合ガスとすることができる。ClとCの混合ガスをエッチングガスとして用いることにより、マスク層34と、圧電膜18とのエッチング選択比を高くすることができ、圧電膜18を選択的にエッチングすることができる。エッチングガスの圧力は、0.1〜5Paとすることが好ましく、例えば、1.0Paとすることができる。アンテナRF電力は、350〜1000Wとすることが好ましく、例えば、500Wにすることができる。基板バイアス電力は、50〜500Wにすることが好ましく、例えば、200Wにすることができる。マスクにレジストを用いる場合、ステージの温度は、−20〜30℃にすることが好ましく、特に5℃とすることが好ましい。 The following conditions can be mentioned as typical etching conditions. As the process gas, a mixed gas of 10% to 60% Cl 2 and 40% to 90% C 4 F 8 can be used. For example, by setting the flow rate of Cl 2 to 20 sccm and C 4 F 8 to 80 sccm, a mixed gas of 20% Cl 2 and 80% C 4 F 8 can be obtained. By using a mixed gas of Cl 2 and C 4 F 8 as an etching gas, the etching selectivity between the mask layer 34 and the piezoelectric film 18 can be increased, and the piezoelectric film 18 can be selectively etched. . The pressure of the etching gas is preferably 0.1 to 5 Pa, for example, 1.0 Pa. The antenna RF power is preferably 350 to 1000 W, for example, 500 W. The substrate bias power is preferably 50 to 500 W, for example, 200 W. When a resist is used for the mask, the stage temperature is preferably -20 to 30 ° C, and particularly preferably 5 ° C.

エッチングガスをClの流量を20sccm、Cを80sccmとした混合ガス、エッチングガスの圧力を1.0Pa、アンテナRF電力を500W、基板バイアス電力200W、ステージの温度を5℃とした温度条件での圧電膜18(PZT)のエッチング速度は、約200nm/minであり、例えば、エッチングを1分行い、約200nmのPZTのエッチングを行う。 Etching gas: Cl 2 flow rate 20 sccm, C 4 F 8 80 sccm mixed gas, etching gas pressure 1.0 Pa, antenna RF power 500 W, substrate bias power 200 W, stage temperature 5 ° C. The etching rate of the piezoelectric film 18 (PZT) under conditions is about 200 nm / min. For example, the etching is performed for 1 minute, and the etching of PZT of about 200 nm is performed.

これにより、図2(k)で示した圧電膜18のうち、マスク層34で覆われていない部分がエッチングで除去され、マスク層34で覆われた部分を残して圧電膜18がパターニングされる(図2(l))。   As a result, the portion of the piezoelectric film 18 shown in FIG. 2K that is not covered with the mask layer 34 is removed by etching, and the piezoelectric film 18 is patterned leaving the portion covered with the mask layer 34. (FIG. 2 (l)).

また、圧電膜18のパターニングを行うと、マスク層34およびエッチングされた圧電膜18の側壁に、エッチングされた圧電膜18の成分、エッチングガスの成分、マスク層(レジスト)34の成分が蒸着し、側壁付着膜26が形成される。側壁付着膜26は、レジストの成分であるC、CH、被エッチング材料の成分(PZTの場合は、Pd、Zr、Tiおよびそれらの酸化物)、エッチングガスの成分であるClから塩素ラジカル(Cl、Cl)、CからCFラジカル(CF、CF、CF)とフッ素ラジカル(F)からなると考えられ、側壁付着膜26は撥水性になると考えられる。この側壁付着膜26が形成されると、圧電膜18のパターン精度が低下する、側壁付着膜26の膜厚が厚くなると除去するのが困難であるため、次の工程で側壁付着膜の除去を行う。 When the piezoelectric film 18 is patterned, the etched piezoelectric film 18 component, etching gas component, and mask layer (resist) 34 component are deposited on the mask layer 34 and the etched piezoelectric film 18 sidewalls. Then, the sidewall adhesion film 26 is formed. The sidewall adhesion film 26 is composed of C and CH, which are resist components, Pd, Zr, Ti and their oxides in the case of PZT, and Cl 2 which is a component of etching gas, and chlorine radicals ( Cl, Cl 2 ), C 4 F 8 to CF radicals (CF, CF 2 , CF 3 ) and fluorine radicals (F) are considered, and the sidewall adhesion film 26 is considered to be water repellent. When the sidewall adhesion film 26 is formed, the pattern accuracy of the piezoelectric film 18 is lowered. Since the sidewall adhesion film 26 is difficult to remove when the film thickness is increased, the sidewall adhesion film is removed in the next step. Do.

なお、エッチングガスには、アルゴンなどの不活性ガスを含まないことが好ましい。不活性ガスを含むエッチングガスを用いた場合、エッチング中にスパッタエッチが支配的となり、圧電膜18の成分であるPZTの原子がスパッタされ側壁に付着しやすくなるため、側壁付着膜26の膜厚が厚くなる、後の工程で側壁付着膜26の除去が困難となるという問題が生じる。   Note that the etching gas preferably does not contain an inert gas such as argon. When an etching gas containing an inert gas is used, sputter etching becomes dominant during etching, and atoms of PZT, which is a component of the piezoelectric film 18, are easily sputtered and adhere to the side wall. However, it becomes difficult to remove the sidewall adhesion film 26 in a later process.

(工程13):側壁付着膜除去工程
(工程13−1):アッシング処理
側壁付着膜除去工程において、まず、アッシング処理を行う(図2(m))。
(Step 13): Side wall adhesion film removal step (Step 13-1): Ashing process In the side wall adhesion film removal process, first, an ashing process is performed (FIG. 2 (m)).

側壁付着膜26は、(工程12):圧電膜パターニング工程により形成されるが、圧電膜パターニング工程においては、エッチングガスにCF系のガスを用いている。したがって、側壁付着膜26の表面は撥水性となっている。したがって、直接ウェット(WET)処理ができないため、エッチング後に連続してアッシング処理により酸素プラズマ処理を行うことで、CFポリマーとレジスト成分および被エッチング材料からなる側壁付着膜26を除去する。   The sidewall adhesion film 26 is formed by (Process 12): Piezoelectric film patterning process. In the piezoelectric film patterning process, a CF-based gas is used as an etching gas. Therefore, the surface of the sidewall adhesion film 26 is water repellent. Therefore, since the direct wet (WET) process cannot be performed, the sidewall plasma 26 made of the CF polymer, the resist component, and the material to be etched is removed by performing the oxygen plasma process by the ashing process continuously after the etching.

アッシング処理は、酸素プラズマを用いたアッシング処理を行うことができる。また、ICP(Inductive Coupling Plasma)、マイクロ波アッシャー、バレル式のアッシャーを用いて行うこともできる。   As the ashing treatment, ashing treatment using oxygen plasma can be performed. Moreover, it can also carry out using ICP (Inductive Coupling Plasma), a microwave asher, and a barrel-type asher.

プロセスガスは、酸素、窒素、水素、アルゴン、ヘリウムなどを含むガス、または、それらのガスを複数組合せて用いることができる。   As the process gas, a gas containing oxygen, nitrogen, hydrogen, argon, helium, or a combination of these gases can be used.

アッシング処理の条件としては、例えば、マイクロ波を用いたSWPなどで、酸素ガスを200sccm、100Pa、マイクロ波出力1kWで行うことができる。   As conditions for the ashing treatment, for example, SWP using a microwave can be performed with oxygen gas at 200 sccm, 100 Pa, and a microwave output of 1 kW.

被エッチング膜として圧電膜のエッチングを行っている場合は、圧電膜のドライエッチング装置でアッシング処理を行うことができる。圧電膜のドライエッチング装置を用いることで連続して処理が可能となるため、コストダウンとすることができる。圧電膜のドライエッチング装置(ICP)の条件は、酸素ガス100sccm、真空度10Pa、RFパワーを500W、処理時間10秒で行うことができる。   In the case where the piezoelectric film is etched as the film to be etched, ashing can be performed with a dry etching apparatus for the piezoelectric film. Since the processing can be continuously performed by using the dry etching apparatus for the piezoelectric film, the cost can be reduced. The conditions of the piezoelectric film dry etching apparatus (ICP) can be performed with an oxygen gas of 100 sccm, a degree of vacuum of 10 Pa, an RF power of 500 W, and a processing time of 10 seconds.

アッシング処理の条件としては、上記の条件と同様の条件で行えばよく、剥離が困難な場合は、酸素ガスにフッ素ガスを添加することが好ましい。フッ素ガスとしては、SF(六フッ化硫黄)、CF(四フッ化炭素)、CHF(トリフルオロメタン)、C(六フッ化エタン)、C(八フッ化プロパン)、C(六フッ化ブタジエン)、C(八フッ化シクロブタン)、C(オクタフルオロシクロペンテン)などを挙げることができる。 The ashing treatment may be performed under the same conditions as described above. When peeling is difficult, it is preferable to add fluorine gas to oxygen gas. Fluorine gas includes SF 6 (sulfur hexafluoride), CF 4 (carbon tetrafluoride), CHF 3 (trifluoromethane), C 2 F 6 (ethane hexafluoride), C 3 F 8 (propane octafluoride) ), C 4 F 6 (hexafluorobutadiene), C 4 F 8 (cyclobutane octafluoride), C 5 F 8 (octafluorocyclopentene), and the like.

また、プロセスガスにHOを蒸気化したガスを用いることもできる。さらに、酸素や不活性ガス、フッ素ガスを添加し、複数の組み合わせのガスを用いて行うこともできる。すなわち、水蒸気プラズマ処理により、O、H、OH、(F)ラジカルにより側壁付着膜の除去が可能になる。 Also, of H 2 O in the process gas can also be used vaporized gas. Further, oxygen, an inert gas, or a fluorine gas can be added and a plurality of combinations of gases can be used. That is, by the water vapor plasma treatment, the sidewall adhesion film can be removed by O, H, OH, and (F) radicals.

(工程13−2):ウェット処理
アッシング処理のみで側壁付着膜26の除去が困難な場合には、ウェット処理を併用することで、側壁付着膜26の除去を行うことができる。
(Step 13-2): Wet treatment When it is difficult to remove the sidewall adhesion film 26 only by the ashing treatment, the sidewall adhesion film 26 can be removed by using the wet treatment together.

アッシング処理を行った基板をウェット処理する。アッシング処理を行うことにより、側壁付着膜26表面が親水化処理されているため、側壁付着膜26の除去を容易に行うことができる。   The substrate subjected to the ashing process is wet-processed. By performing the ashing process, since the surface of the sidewall adhesion film 26 has been subjected to a hydrophilic treatment, the sidewall adhesion film 26 can be easily removed.

ウェット処理は、基板を水洗することで行い、水洗方法は、市販の洗浄装置を用いればよく、バッチ式の装置や枚葉式の装置で洗浄を行うこともできる。例えば、純水による水洗を行うことができ、ポリマー除去用の剥離液を使用することもできる。   The wet treatment is performed by washing the substrate with water, and the washing method may be performed using a commercially available cleaning apparatus, and may be performed with a batch type apparatus or a single wafer type apparatus. For example, washing with pure water can be performed, and a stripping solution for removing the polymer can also be used.

(工程12):圧電膜パターニング工程において形成される側壁付着膜26は、レジスト、圧電膜(PZT)、エッチングガスからなる成分から構成される膜となる。(工程12):圧電膜パターニング工程において、エッチングガスに塩素とフッ素系ガスとの混合ガスを用いることにより、側壁付着膜26は、塩素およびフッ素を含有する膜となる。(工程13−1):アッシング処理により、側壁付着膜26の表面のCF基を除去し、酸素ラジカル(O)や、OHラジカルを表面に結合させ、親水性とすることができる。表面を親水性とすることで、ウェット処理により側壁付着膜26の除去が可能となる。ウェット処理、特に、純水中に浸漬した場合、フッ素ラジカルからなるフッ素系反応生成物である、例えば、Pd−F、Zr−F、Ti−F、Fなどが反応し、HFが生成され、PZTの反応生成物を除去するエッチャント(エッチング液)となる。塩素系反応生成物についても、HClが生成され、同様の効果を有する。   (Step 12): The sidewall adhesion film 26 formed in the piezoelectric film patterning process is a film composed of components including a resist, a piezoelectric film (PZT), and an etching gas. (Step 12): In the piezoelectric film patterning step, the side wall adhesion film 26 becomes a film containing chlorine and fluorine by using a mixed gas of chlorine and fluorine-based gas as an etching gas. (Step 13-1): CF groups on the surface of the sidewall adhesion film 26 are removed by ashing treatment, and oxygen radicals (O) and OH radicals are bonded to the surface to make them hydrophilic. By making the surface hydrophilic, the sidewall adhesion film 26 can be removed by wet treatment. When wet treatment, in particular, when immersed in pure water, fluorine-based reaction products composed of fluorine radicals, for example, Pd-F, Zr-F, Ti-F, F, etc., react to produce HF, It becomes an etchant (etching solution) for removing the reaction product of PZT. As for the chlorine-based reaction product, HCl is produced and has the same effect.

このように、ドライエッチングによる圧電膜のパターニング工程と、アッシング処理およびウェット処理による側壁付着膜除去工程とは、エッチングガスの選定と、アッシング処理およびウェット処理からなるメカニズムになっており、側壁付着膜26の除去(剥離)を容易にしている。   As described above, the patterning process of the piezoelectric film by dry etching and the sidewall adhesion film removal process by ashing process and wet process have a mechanism consisting of selection of etching gas, ashing process and wet process, and the sidewall adhesion film 26 is easily removed (peeled).

(工程14):繰り返し工程
以後、(工程12):圧電膜パターニング工程、(工程13):側壁付着膜除去工程を、圧電膜18のエッチングが終了するまで繰り返し行う(図2(n)〜(q))。本実施形態によれば、(工程12):圧電膜パターニング工程、(工程13):側壁付着膜除去工程を繰り返し行っているので、側壁付着膜26の膜厚が薄い状態で側壁付着膜26を除去しているため、基板と圧電膜18との角度を90°に近い角度、90°±5°の範囲とすることができ、マスク層34のマスクパターンに沿って精度良くパターン形成することができる。
(Step 14): Repetition Step After that, (Step 12): Piezoelectric film patterning step, (Step 13): Side wall adhesion film removal step is repeatedly performed until the etching of the piezoelectric film 18 is completed (FIGS. 2 (n) to (n)). q)). According to the present embodiment, (Step 12): Piezoelectric film patterning step (Step 13): Side wall adhesion film removal step is repeatedly performed. Therefore, the side wall adhesion film 26 is formed in a state where the side wall adhesion film 26 is thin. Since it is removed, the angle between the substrate and the piezoelectric film 18 can be set to an angle close to 90 ° and within a range of 90 ° ± 5 °, and the pattern can be accurately formed along the mask pattern of the mask layer 34. it can.

なお、上述したように、(工程13):側壁付着膜除去工程のアッシング処理により、マスク層(レジスト)34が除去されるため、マスク層(レジスト)34が無くならないように注意する必要がある。   As described above, (step 13): the mask layer (resist) 34 is removed by the ashing process in the side wall adhesion film removing step, so care must be taken not to lose the mask layer (resist) 34. .

(工程12):圧電膜パターニング工程および(工程13):側壁付着膜除去工程は、例えば、圧電膜が4μm、1回当たりのエッチング量が0.2μmの場合、オーバーエッチングを20%行うとすると、24回繰り返すことで圧電膜18のパターニングを行うことができる。なお、エッチング量は、基板の場所によって異なるため、被エッチング膜を完全に除去するためには、オーバーエッチングを行う必要があり、オーバーエッチングする量については、適宜決定することができる。   (Step 12): Piezoelectric film patterning step and (Step 13): Side wall adhesion film removing step is, for example, when overetching is performed 20% when the piezoelectric film is 4 μm and the etching amount per one time is 0.2 μm. , The piezoelectric film 18 can be patterned by repeating 24 times. Note that since the etching amount varies depending on the location of the substrate, it is necessary to perform overetching in order to completely remove the film to be etched, and the amount of overetching can be determined as appropriate.

(工程15):マスク層除去工程
圧電膜18のエッチングが終了した後は、残りのレジストを除去する(図2(r))。マスク層(レジスト)34の除去は、アッシング処理により行うことができ、アッシング処理は上述の方法により行うことができる。
(Step 15): Mask Layer Removal Step After the etching of the piezoelectric film 18 is completed, the remaining resist is removed (FIG. 2 (r)). The removal of the mask layer (resist) 34 can be performed by an ashing process, and the ashing process can be performed by the above-described method.

<その他の実施形態>
上記実施形態においては、圧電膜18のドライエッチングを、エッチングによるパターニング工程と、側壁付着膜除去工程を繰り返すことで行っているが、圧電膜に限定されず、貴金属、Pt、Ir、Ruやその酸化物PtOx、IrOx、RuOx)などの金属材料からなる上部電極20においても、パターニング工程、側壁付着膜除去工程を繰り返すことで、パターニングを行うことができる。しかしながら、膜厚が薄い場合は、側壁付着膜の量が少ないため、付着膜除去工程を行う必要がない。数μm以上の膜をエッチングする場合に用いることが好ましい。
<Other embodiments>
In the above-described embodiment, the dry etching of the piezoelectric film 18 is performed by repeating the patterning process by etching and the sidewall adhesion film removing process. However, the present invention is not limited to the piezoelectric film, and is not limited to the noble metal, Pt, Ir, Ru, and the like. Even in the upper electrode 20 made of a metal material such as an oxide (PtOx, IrOx, RuOx), patterning can be performed by repeating the patterning step and the sidewall adhesion film removing step. However, when the film thickness is small, the amount of the side wall adhesion film is small, so that it is not necessary to perform the adhesion film removal step. It is preferably used when etching a film of several μm or more.

また、上記実施形態においては、上部電極20を形成した後、圧電膜18のパターニングを行っているが、これに限定されず、圧電膜18のパターニングを行った後に、上部電極20の形成をすることができる。すなわち、上記の(工程5)〜(工程10)を(工程15):マスク層除去工程の後に行ってもよい。   In the above embodiment, the piezoelectric film 18 is patterned after the upper electrode 20 is formed. However, the present invention is not limited to this, and the upper electrode 20 is formed after the piezoelectric film 18 is patterned. be able to. That is, the above (Step 5) to (Step 10) may be performed after (Step 15): Mask layer removing step.

<圧電素子の用途について>
図1、2で説明したプロセスで製造される圧電素子は、アクチュエータやセンサなど、様々な用途に用いることができる。例えば、インクジェットヘッドにおける液滴吐出圧力を発生させる圧電アクチュエータとして用いる場合には、シリコン基板10の層を加工することによって、圧力室(インク室)を構成することができる。シリコン基板10の一部が振動板として機能し、当該振動板に下部電極16、圧電膜18、上部電極20が積層された構造によってユニモルフ圧電アクチュエータが構成される。つまり、図1、2はアクチュエータの製造工程として把握できる。また、本発明は、ユニモフル型のアクチュエータに限らず、バイモルフアクチュエータなど、各種方式のアクチュエータの製造にも適用することができる。
<Application of piezoelectric element>
The piezoelectric element manufactured by the process described with reference to FIGS. 1 and 2 can be used for various applications such as an actuator and a sensor. For example, when used as a piezoelectric actuator for generating a droplet discharge pressure in an inkjet head, a pressure chamber (ink chamber) can be formed by processing a layer of the silicon substrate 10. A part of the silicon substrate 10 functions as a diaphragm, and a unimorph piezoelectric actuator is configured by a structure in which the lower electrode 16, the piezoelectric film 18, and the upper electrode 20 are laminated on the diaphragm. That is, FIGS. 1 and 2 can be grasped as the manufacturing process of the actuator. Further, the present invention is not limited to a unimoful type actuator, and can be applied to the manufacture of various types of actuators such as a bimorph actuator.

<各種デバイスへの応用について>
本発明の適用範囲は、上記に例示した圧電デバイスに限定されず、誘電体と導電性材料(電極)を積層した構造を持つ様々なデバイスに対して、広く適用できる。このようなデバイスには、コンデンサ、加速度センサ、温度センサ、メモリデバイス、焦電デバイスなど、各種デバイスが含まれる。
<Application to various devices>
The scope of application of the present invention is not limited to the piezoelectric devices exemplified above, and can be widely applied to various devices having a structure in which a dielectric and a conductive material (electrode) are laminated. Such devices include various devices such as capacitors, acceleration sensors, temperature sensors, memory devices, pyroelectric devices and the like.

なお、本発明は以上説明した実施形態に限定されるものではなく、本発明の技術的思想内で当該分野の通常の知識を有するものにより、多くの変形が可能である。   The present invention is not limited to the embodiments described above, and many modifications can be made by those having ordinary knowledge in the field within the technical idea of the present invention.

10…基板、16…下部電極、18…圧電膜、20…上部電極、26…側壁付着膜、34…マスク層、110…ドライエッチング装置、112…チャンバ、114…プロセスガス供給部、116…排気部、118…誘電体窓、120…アンテナ、124…高周波電源、126…ステージ、128…基板、132…低周波電源   DESCRIPTION OF SYMBOLS 10 ... Board | substrate, 16 ... Lower electrode, 18 ... Piezoelectric film, 20 ... Upper electrode, 26 ... Side wall adhesion film, 34 ... Mask layer, 110 ... Dry etching apparatus, 112 ... Chamber, 114 ... Process gas supply part, 116 ... Exhaust 118: Dielectric window, 120 ... Antenna, 124 ... High frequency power supply, 126 ... Stage, 128 ... Substrate, 132 ... Low frequency power supply

Claims (12)

有機膜をマスク材に用いて、被エッチング材料をエッチングするエッチング工程と、
前記エッチング工程により除去された被エッチング材料が、前記有機膜および前記エッチング工程によりエッチングされた被エッチング材料の側壁に付着することで形成される側壁付着膜をアッシング処理により除去する側壁付着膜除去工程と、
前記エッチング工程と、前記側壁付着膜除去工程と、を前記被エッチング材料が所望の深さとなるように、繰り返し行う繰り返し工程と、を有するドライエッチング方法。
An etching process for etching a material to be etched using an organic film as a mask material;
A sidewall adhesion film removing step of removing, by ashing, a sidewall adhesion film formed by the material to be etched removed by the etching process adhering to the organic film and the sidewall of the material to be etched etched by the etching process. When,
A dry etching method comprising: a repeating step of repeatedly performing the etching step and the sidewall adhesion film removing step so that the material to be etched has a desired depth.
前記側壁付着膜除去工程は、前記アッシング処理の後、ウェット処理を行う請求項1に記載のドライエッチング方法。   The dry etching method according to claim 1, wherein the sidewall adhesion film removing step performs a wet process after the ashing process. 前記被エッチング材料が圧電膜である請求項1または2に記載のドライエッチング方法。   The dry etching method according to claim 1, wherein the material to be etched is a piezoelectric film. 前記エッチング工程のエッチングガスは少なくともCF系のガスを含む請求項1から3のいずれか1項に記載のドライエッチング方法。   The dry etching method according to claim 1, wherein the etching gas in the etching step includes at least a CF-based gas. 前記エッチングガスはハロゲンガスとの混合ガスである請求項4に記載のドライエッチング方法。   The dry etching method according to claim 4, wherein the etching gas is a mixed gas with a halogen gas. 前記アッシング処理に使用されるガスが、酸素、窒素、水素、アルゴン、HOの少なくともいずれか1種類を含む請求項1から5のいずれか1項に記載のドライエッチング方法。 The dry etching method according to claim 1, wherein the gas used for the ashing treatment includes at least one of oxygen, nitrogen, hydrogen, argon, and H 2 O. 前記アッシング処理に使用されるガスが、フッ素含有ガスを含む請求項1から6のいずれか1項に記載のドライエッチング方法。   The dry etching method according to claim 1, wherein the gas used for the ashing treatment includes a fluorine-containing gas. 前記ウェット処理が純水洗浄である請求項2から7のいずれか1項に記載のドライエッチング方法。   The dry etching method according to claim 2, wherein the wet treatment is pure water cleaning. 前記有機膜がレジスト材料である請求項1から8のいずれか1項に記載のドライエッチング方法。   The dry etching method according to claim 1, wherein the organic film is a resist material. 請求項1から9のいずれか1項に記載のドライエッチング方法により前記被エッチング材料である圧電膜をパターニングし、パターニングされた前記圧電膜と導電性材料による電極とが積層された構造を有する圧電デバイスの製造方法。   A piezoelectric film having a structure in which a piezoelectric film as the material to be etched is patterned by the dry etching method according to claim 1, and the patterned piezoelectric film and an electrode made of a conductive material are stacked. Device manufacturing method. 基板上に第1の導電性材料による第1の電極を形成する第1の電極形成工程と、
前記第1の電極に前記被エッチング材料である圧電膜を積層する圧電膜形成工程と、
前記圧電膜を、請求項1から9のいずれか1項に記載のドライエッチング方法によりエッチングし、前記圧電膜をパターニングするパターニング工程と、を有する圧電デバイスの製造方法。
A first electrode forming step of forming a first electrode of a first conductive material on a substrate;
A piezoelectric film forming step of laminating a piezoelectric film as the material to be etched on the first electrode;
A method for manufacturing a piezoelectric device comprising: a patterning step of etching the piezoelectric film by the dry etching method according to claim 1 and patterning the piezoelectric film.
前記パターニング工程前、または、前記パターニング工程後に、前記圧電膜上に、第2の導電性材料による第2の電極を形成する第2の電極形成工程と、を有する請求項11に記載の圧電デバイスの製造方法。   The piezoelectric device according to claim 11, further comprising: a second electrode forming step of forming a second electrode made of a second conductive material on the piezoelectric film before or after the patterning step. Manufacturing method.
JP2012203222A 2012-09-14 2012-09-14 Dry etching method and method for manufacturing piezoelectric device Abandoned JP2014060210A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012203222A JP2014060210A (en) 2012-09-14 2012-09-14 Dry etching method and method for manufacturing piezoelectric device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012203222A JP2014060210A (en) 2012-09-14 2012-09-14 Dry etching method and method for manufacturing piezoelectric device

Publications (1)

Publication Number Publication Date
JP2014060210A true JP2014060210A (en) 2014-04-03

Family

ID=50616441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012203222A Abandoned JP2014060210A (en) 2012-09-14 2012-09-14 Dry etching method and method for manufacturing piezoelectric device

Country Status (1)

Country Link
JP (1) JP2014060210A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183287A (en) * 1998-12-16 2000-06-30 Sharp Corp Etching method of dielectric thin film and semiconductor device
JP2001077087A (en) * 1999-09-01 2001-03-23 Sony Corp Manufacture and etching method of semiconductor device
JP2007144915A (en) * 2005-11-30 2007-06-14 Seiko Epson Corp Process for manufacturing liquid drop ejection head and patterning method
JP2010080780A (en) * 2008-09-26 2010-04-08 Fujitsu Microelectronics Ltd Semiconductor device manufacturing method and capacitative element manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183287A (en) * 1998-12-16 2000-06-30 Sharp Corp Etching method of dielectric thin film and semiconductor device
JP2001077087A (en) * 1999-09-01 2001-03-23 Sony Corp Manufacture and etching method of semiconductor device
JP2007144915A (en) * 2005-11-30 2007-06-14 Seiko Epson Corp Process for manufacturing liquid drop ejection head and patterning method
JP2010080780A (en) * 2008-09-26 2010-04-08 Fujitsu Microelectronics Ltd Semiconductor device manufacturing method and capacitative element manufacturing method

Similar Documents

Publication Publication Date Title
US8053955B2 (en) Piezoelectric device and method of production thereof
JP3122579B2 (en) Pt film etching method
JP5398315B2 (en) Piezoelectric element, method for manufacturing the same, and inkjet head
US20120220132A1 (en) Semiconductor device manufacturing method
US20030077843A1 (en) Method of etching conductive layers for capacitor and semiconductor device fabrication
JP4999185B2 (en) Dry etching method and dry etching apparatus
JP2009226660A (en) Method for patterning by dry etching, mold used for it and method for manufacturing inkjet head
JP5766027B2 (en) Dry etching method and device manufacturing method
JP2006060203A (en) Pt/PGO ETCHING PROCESS FOR USE IN FeRAM
JP2014060210A (en) Dry etching method and method for manufacturing piezoelectric device
JP5733943B2 (en) Method for manufacturing dielectric device
JP2012243992A5 (en)
TW582072B (en) Method for fabrication semiconductor device
JP6059875B2 (en) Method for manufacturing piezoelectric element
WO2012057127A1 (en) Method for manufacturing dielectric device
JP5800710B2 (en) Method for manufacturing piezoelectric element
JP2009229620A (en) Patterning method by dry etching and method for manufacturing inkjet head
JPH113881A (en) Ashing method and device
JP2001284326A (en) Dry etching process and method of manufacturing semiconductor device using the same
TW202213450A (en) Method of patterning platinum
JP3877461B2 (en) Manufacturing method of semiconductor device
KR100844937B1 (en) Method for fabricating semiconductor device
JP2023064525A (en) Etching method and semiconductor device
KR100332647B1 (en) Method of forming a contact hole in a semiconductor device
JPH07122534A (en) Etching method for platinum

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150728

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20150909