KR100844937B1 - Method for fabricating semiconductor device - Google Patents

Method for fabricating semiconductor device Download PDF

Info

Publication number
KR100844937B1
KR100844937B1 KR1020070001399A KR20070001399A KR100844937B1 KR 100844937 B1 KR100844937 B1 KR 100844937B1 KR 1020070001399 A KR1020070001399 A KR 1020070001399A KR 20070001399 A KR20070001399 A KR 20070001399A KR 100844937 B1 KR100844937 B1 KR 100844937B1
Authority
KR
South Korea
Prior art keywords
etching
noble metal
polymer layer
silicon
gas
Prior art date
Application number
KR1020070001399A
Other languages
Korean (ko)
Inventor
조준희
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070001399A priority Critical patent/KR100844937B1/en
Application granted granted Critical
Publication of KR100844937B1 publication Critical patent/KR100844937B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

A method for manufacturing a semiconductor device is provided to etch a noble metal layer into a desired pattern by using a carbon polymer. A noble metal layer is formed on a substrate(101). A carbon polymer layer including silicon is formed on the noble metal layer. A photoresist pattern(104) is formed on the carbon polymer layer including the silicon. The carbon polymer layer including the silicon is etched. The noble metal layer is etched. The process for etching the noble metal layer is performed by using an etch gas including O2 gas. The carbon polymer layer including the silicon is removed by performing an LET(Light Etch Treatment) process.

Description

반도체 소자 제조 방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}Semiconductor device manufacturing method {METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}

도 1 및 도 2는 종래기술에 따라 루테늄막의 식각 방법을 나타낸 도면.1 and 2 illustrate an etching method of a ruthenium film according to the prior art.

도 3A 내지 도 3D는 본 발명의 일실시예에 따른 피식각층 - 노블 금속막 - 의 식각 방법을 나타낸 순서도.3A to 3D are flowcharts illustrating an etching method of an etched layer-a noble metal film-according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

101 : 반도체 기판 102A : 노블 금속막101: semiconductor substrate 102A: noble metal film

103A : 실리콘을 함유하는 카본 폴리머103A: Carbon Polymer Containing Silicon

104 : 포토레지스트 패턴104: photoresist pattern

105 : 실리콘을 함유하는 카본 폴리머가 산화된 영역105: oxidized region of the carbon polymer containing silicon

본 발명은 반도체 제조 기술에 관한 것으로 특히, 반도체 소자 제조 공정 중, 노블 금속막의 식각 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly, to a method of etching a noble metal film during a semiconductor device manufacturing process.

반도체 소자를 대표하는 DRAM과 FeRAM은 노블 금속(noble metal)막인 루테늄(Ru)막을 사용한다. DRAM의 경우는 ZrO2, Al2O3등의 절연체(dielectric)를 사용하는 저장전극에서 전극체(electrode)로 사용하고, FeRAM은 강유전체로서 Y-1(SrBi2, Ta2O9), BLT(Bi3.3, La0.8, Ti3O12)등을 사용할때 전극체로 사용한다.DRAM and FeRAM representing semiconductor devices use a ruthenium (Ru) film, which is a noble metal film. In the case of DRAM, ZrO2, Al2O3, etc. are used as an electrode in a storage electrode using a dielectric, and FeRAM is a ferroelectric, Y-1 (SrBi 2 , Ta 2 O 9 ), BLT (Bi 3.3 , La 0.8 , Ti 3 O 12 ) is used as an electrode body.

이렇게 전극체로 사용하는 루테늄막의 식각은 일반적으로 포토레지스트을 식각장벽으로 사용한다.The etching of the ruthenium film used as an electrode body generally uses a photoresist as an etching barrier.

도 1 및 도 2는 종래기술에 따라 루테늄막의 식각 방법을 나타낸 도면이다.1 and 2 illustrate a method of etching a ruthenium film according to the prior art.

우선, 도 1의 (A)를 참조하면, 소정의 하부층을 포함하는 기판(10)에 루테늄막(11)을 형성하고, 루테늄막(11) 상에 포토레지스트 패턴(12)을 형성한다.First, referring to FIG. 1A, a ruthenium film 11 is formed on a substrate 10 including a predetermined lower layer, and a photoresist pattern 12 is formed on the ruthenium film 11.

여기서, 루테늄막(11)을 식각하기 위해서는 포토레지스트 패턴(12)은 두꺼운 두께를 갖고 있어야 한다. 이는 두 물질(11, 12) 간의 식각선택비에 의한 것이다. Here, in order to etch the ruthenium film 11, the photoresist pattern 12 should have a thick thickness. This is due to the etching selectivity between the two materials (11, 12).

이후에, 포토레지스트 패턴(12)을 식각장벽으로 루테늄막(11)을 식각한다. 그런데 이 식각 도중에 루테늄막(11)의 찌꺼기(13)가 두꺼운 포토레지스트 패턴(12)의 측벽에 잔류하여 올바르게 루테늄막(11)을 식각하기 어렵다.Thereafter, the ruthenium film 11 is etched using the photoresist pattern 12 as an etch barrier. However, during this etching, the residue 13 of the ruthenium film 11 remains on the sidewalls of the thick photoresist pattern 12, so that it is difficult to etch the ruthenium film 11 correctly.

그리고, 도 1의 (B)와 같이 포토레지스트 패턴(12)의 제거 공정을 수행하더라고 이 찌꺼기(13)가 잔류하여 여러 결함을 유발시키고 있다. 이와 같은 찌꺼기(13)를 제거하기 위해 후식각처리, 일명 LET(light etch treatment) 공정을 진행한다.And even if the removal process of the photoresist pattern 12 is performed like FIG.1 (B), this waste 13 remains and causes various defects. In order to remove such debris (13), the post-etching process, also known as LET (light etch treatment) process.

하지만, 두꺼운 두께를 갖는 포토레지스트 패턴(12)의 높은 측벽면에 형성된 찌꺼기(13)는 일반적인 후식각처리 공정에 의해 제거 되지 않으며, 과도한 후식각처리 공정을 진행하게 되면 루테늄막(11)에 데미지가 가해져서 패턴이 불량해지는 문제점이 된다.However, the debris 13 formed on the high sidewall surface of the photoresist pattern 12 having a thick thickness is not removed by a general post etching process, and damage is caused to the ruthenium film 11 when an excessive post etching process is performed. Is applied, resulting in a problem of poor patterning.

또한, 도 2의 (A)를 참조하면, 소정의 하부층을 포함하는 기판(21)에 루테늄막(22)과 금속식각장벽막(23, 예컨대 티타늄질화막)과 포토레지스트 패턴(24)을 순차적으로 형성하고 포토레지스트 패턴(24)을 식각장벽으로 하부층(23, 22)을 식각한다.In addition, referring to FIG. 2A, a ruthenium film 22, a metal etching barrier film 23 (eg, a titanium nitride film) and a photoresist pattern 24 are sequentially formed on a substrate 21 including a predetermined lower layer. The lower layers 23 and 22 are etched using the photoresist pattern 24 as an etch barrier.

그런데, 도 2의 (B)와 같이 식각이 완료된후 금속식각장벽막(23) 제거시 루테늄막(22)에 플라즈마 데미지(plasma damage)를 입히는 문제점이 발생된다. 또한, 금속식각장벽막(23)을 식각장벽으로 사용하는 공정은 고비용 공정으로 경제적인 낭비를 낳고 있다.However, as shown in FIG. 2B, when the metal etch barrier layer 23 is removed after the etching is completed, a problem occurs in which plasma damage is applied to the ruthenium layer 22. In addition, the process of using the metal etching barrier film 23 as an etching barrier is an expensive process, resulting in economic waste.

그리고, 위에서는 피식각층으로 루테늄막을 예로 들어 설명하였으나, 이러한 문제는 루테늄막이 아닌 여러막에서도 나타나는 문제점이다.In addition, although the ruthenium film is described as an etching layer as an example, this problem is a problem that appears in several films other than the ruthenium film.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 원하고자 하는 패턴으로 노블 금속막을 식각하는 반도체 소자의 제조 방법을 제공하는 것을 제1 목적으로 한다.The present invention has been proposed to solve the above problems of the prior art, and a first object of the present invention is to provide a method for manufacturing a semiconductor device for etching a noble metal film in a desired pattern.

그리고, 본 발명은 실리콘을 함유하는 카본 폴리머를 식각장벽막으로 노블 금속막을 식각하는 반도체 소자의 제조 방법을 제공하는 것을 제2 목적으로 한다.Another object of the present invention is to provide a method for manufacturing a semiconductor device in which a noble metal film is etched using a carbon polymer containing silicon as an etch barrier film.

상기의 목적을 달성하기 위한 본 발명의 일측면에 따르면, 기판 상에 노블금속층을 형성하는 단계, 상기 노블금속층 상에 실리콘이 함유된 카본 폴리머층을 형성하는 단계, 상기 실리콘이 함유된 카본 폴리머층 상에 포토레지스트 패턴을 형성하는 단계, 상기 실리콘이 함유된 카본 폴리머층을 식각하는 단계 및 상기 노블금속층을 식각하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.According to an aspect of the present invention for achieving the above object, the step of forming a noble metal layer on a substrate, forming a carbon polymer layer containing silicon on the noble metal layer, the carbon polymer layer containing the silicon It provides a method of manufacturing a semiconductor device comprising forming a photoresist pattern on, etching the carbon polymer layer containing the silicon and etching the noble metal layer.

종래의 문제점시 피식각층으로 루테늄(Ru)막을 일예로 들었지만, 종래의 문제점은 노블 금속(noble metal)막, 예컨대 루테늄(ruthenium), 백금(platinum) 및 이리듐(iridium) 등에서도 발견된다.Although a ruthenium (Ru) film is exemplified as an etching target layer in the conventional problem, the conventional problem is also found in a noble metal film such as ruthenium, platinum and iridium.

그래서 본 발명은 노블 금속막 식각시 실리콘을 함유하는 카본 폴리머(carbon polymer)를 식각장벽막으로 사용한다.Therefore, the present invention uses a carbon polymer containing silicon as an etch barrier when etching the noble metal layer.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .

도 3A 내지 도 3D는 본 발명의 일실시예에 따른 피식각층 - 노블 금속막 - 의 식각 방법을 나타낸 순서도이다.3A to 3D are flowcharts illustrating an etching method of an etching target layer-a noble metal layer-according to an embodiment of the present invention.

우선, 도 3A에 도시된 바와 같이, 소정의 하부층을 포함하는 기판(101)상에 피식각층, 예컨대 루테늄막(102)을 형성한다. 이어서, 루테늄막(102) 상에 실리콘(Si)이 함유된 식각장벽용 폴리머층(103)과 포토레지스트 패턴(104)을 순차적으 로 형성한다. 이때, 폴리머층(103)과 포토레지스트 패턴(104)은 인시츄 상태에서 형성하고, 폴리머층(103)은 종래의 포토레지스트 패턴(도 1 참조)에 비해 두께가 얇은 편인데, 이는 하기에서 설명하기로 한다.First, as shown in FIG. 3A, an etching target layer, such as a ruthenium film 102, is formed on a substrate 101 including a predetermined lower layer. Subsequently, the etching barrier polymer layer 103 containing the silicon (Si) and the photoresist pattern 104 are sequentially formed on the ruthenium film 102. In this case, the polymer layer 103 and the photoresist pattern 104 is formed in an in situ state, and the polymer layer 103 is thinner than a conventional photoresist pattern (see FIG. 1), which will be described below. Let's do it.

여기서, 실리콘이 함유된 폴리머층(103)은 일명 MFHM(multi function hard mask)라 불리우는 카본 폴리머로써, 실리콘을 1~70% 함유하고 있는 기능성 식각장벽층(hard mask)이다. Herein, the polymer layer 103 containing silicon is a carbon polymer, also called a multi function hard mask (MFHM), and is a functional etch barrier layer containing 1 to 70% of silicon.

그리고, 폴리머층(103)은 CVD(chemical vapor deposition)방식 또는 코팅(coating)방식으로 형성하는 것이 바람직하다.In addition, the polymer layer 103 may be formed by a chemical vapor deposition (CVD) method or a coating method.

다음으로, 도 3B에 도시된 바와 같이, 포토레지스트 패턴(104)을 식각장벽으로 폴리머층(103)을 식각한다. 이때의 식각가스로는 Ar/O2/CxFy(단, x, y는 각각 1~10)가스를 혼합하여 사용한다. 여기서, O2가스는 2~3sccm의 적은 유량으로 진행하여 포토레지스트 패턴(104)이 손실되는 것을 방지한다. 그리고, Ar 가스는 10~1000sccm, CxFy 가스는 10~1000sccm의 유량을 갖는다.Next, as shown in FIG. 3B, the polymer layer 103 is etched using the photoresist pattern 104 as an etch barrier. In this case, as an etching gas, Ar / O 2 / C x F y (where x and y are 1 to 10, respectively) are mixed and used. Here, the O 2 gas proceeds at a small flow rate of 2-3 sccm to prevent the photoresist pattern 104 from being lost. The Ar gas has a flow rate of 10 to 1000 sccm, and the C x F y gas has a flow rate of 10 to 1000 sccm.

다음으로, 도 3C에 도시된 바와 같이, 식각된 폴리머층(103A)을 식각장벽으로 루테늄막(102)을 식각한다. 식각가스로는 각각 10~1000sccm의 유량을 갖는 O2/Cl2의 혼합가스를 사용한다.Next, as shown in FIG. 3C, the ruthenium film 102 is etched using the etched polymer layer 103A as an etch barrier. As an etching gas, a mixed gas of O 2 / Cl 2 having a flow rate of 10 to 1000 sccm is used.

식각가스 중 O2 가스는 포토레지스트 패턴(104)을 제거함과 동시에 폴리머층(103)의 외벽을 산화(oxidation)시킨다. 이 산화층이 도면부호 (105)에 해당한다.The O 2 gas in the etching gas removes the photoresist pattern 104 and oxidizes the outer wall of the polymer layer 103. This oxide layer corresponds to the reference numeral 105.

이렇게 산화된 층(105)을 포함하는 폴리머층(103A)은 실질적으로 루테늄막(102)을 식각하는 Cl2 가스에 대해 강한 결합 구조(SiOX)를 갖고 있다. 따라서, 폴리머층(103A)은 종래의 식각장벽층인 포토레지스트 패턴에 비해 얇게 형성할 수 있다.The polymer layer 103A including the oxidized layer 105 has a strong bonding structure (SiO X ) substantially against Cl 2 gas for etching the ruthenium film 102. Accordingly, the polymer layer 103A may be thinner than the photoresist pattern which is a conventional etching barrier layer.

그리고, Cl2 가스는 실질적으로 루테늄막(102)을 식각하는 가스이다. 이 Cl2 가스는 위에서 언급한 노블 금속막 예컨대, 백금 및 이리듐을 식각할 수 있는 가스로써, 만약 노블 금속막 중 Cl2 가스가 아닌 다른 가스로 식각될 경우에는, 해당 가스와 O2 가스를 혼합하여 사용하면 된다.The Cl 2 gas is substantially a gas for etching the ruthenium film 102. This Cl 2 gas is a gas capable of etching the above-mentioned noble metal film such as platinum and iridium. If the noble metal film is etched by a gas other than Cl 2 gas, the gas and O 2 gas are mixed. Can be used.

이때, 루테늄막(102)의 찌꺼기(105)가 발생될 수 있는데, 이 찌꺼기(105)는 포토레지스트 패턴(104)이 사라진 상태이기 때문에 산화된 폴리머층(103A)에만 흡착된다.At this time, the dregs 105 of the ruthenium film 102 may be generated. The dregs 105 are adsorbed only to the oxidized polymer layer 103A because the photoresist pattern 104 is disappeared.

다음으로, 도 3D에 도시된 바와 같이, 폴리머층(103A)을 제거한다. Next, as shown in FIG. 3D, the polymer layer 103A is removed.

폴리머층(103A)의 제거는 후식각처리 공정을 통해 이루어진다. 이 후식각처리 공정에서 루테늄막(102)의 찌꺼기(105)도 함께 제거된다. 이는 종래에서 설명한 부분과 동일하지만, 얇게 형성된 폴리머층(103A)의 측벽면에 잔류하는 찌꺼기(105)는 일반적인 후식각처리 공정으로도 충분히 제거 가능하여 도 3D와 같이 원하는 패턴을 얻을 수 있다.Removal of the polymer layer 103A is performed through a post etching process. In this post-etching process, the residue 105 of the ruthenium film 102 is also removed. This is the same as that described in the related art, but the residue 105 remaining on the sidewall surface of the thinly formed polymer layer 103A can be sufficiently removed by a general post etching process to obtain a desired pattern as shown in FIG. 3D.

본 발명의 실시예를 정리해 보면 다음과 같다.The embodiment of the present invention is summarized as follows.

노블 금속막(102)을 식각하기 위한 식각장벽층으로써, 실리콘을 함유하고 있 는 폴리머층(103)을 노블 금속막(102) 상에 형성한다. 그리고, 노블 금속막(102)을 식각하기 위해 O2 가스를 포함하는 식각가스를 사용한다.As an etching barrier layer for etching the noble metal film 102, a polymer layer 103 containing silicon is formed on the noble metal film 102. In addition, an etching gas including an O 2 gas is used to etch the noble metal layer 102.

이때, O2 가스가 폴리머층(103)의 외벽을 산화시키기 때문에, 폴리머층(103)의 결합구조를 변경시켜 노블 금속막(102)의 식각가스에 강한 폴리머층(103)으로 변경시킨다. 때문에 종래의 포토레지스트 패턴(도 1 참조)에 비해 얇은 식각장벽막 - 폴리머층(103) - 을 얻을 수 있다.At this time, since the O 2 gas oxidizes the outer wall of the polymer layer 103, the bonding structure of the polymer layer 103 is changed to the polymer layer 103 resistant to the etching gas of the noble metal film 102. Therefore, a thin etching barrier film-the polymer layer 103-can be obtained as compared with the conventional photoresist pattern (see FIG. 1).

이렇게 얇게 형성된 폴리머층(103)을 통해 노블 금속막(102)의 찌꺼기(105)가 흡착될수 있는 공간을 작게 하여, 일반적인 후식각처리 공정으로 찌꺼기(105)를 제거한다.The space where the residue 105 of the noble metal film 102 can be adsorbed through the thinly formed polymer layer 103 is removed, and the residue 105 is removed by a general post-etching process.

그리고, O2 가스는 폴리머층(103)을 패터닝했던 포토레지스트 패턴(104)을 제거하기 때문에, 별도의 포토레지스트 패턴(104) 제거 공정을 생략해도 된다.In addition, since the O 2 gas removes the photoresist pattern 104 from which the polymer layer 103 is patterned, another photoresist pattern 104 removal step may be omitted.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

이상에서 살펴본 바와 같이, 본 발명은 실리콘을 함유하는 카본 폴리머를 이용하여 노블 금속막을 원하고자하는 패턴으로 식각한다.As described above, the present invention uses a carbon polymer containing silicon to etch the noble metal film into a desired pattern.

그리고, 종래의 금속식각장벽막(도 2 참조)에 비하여 증착비용이 저렴하고, 실리콘을 함유하는 카본 폴리머가 포토레지스트과 동일한 장비에서 형성되기 때문에 공정의 단순화를 꾀할 수 있는 효과를 갖는다.In addition, the deposition cost is lower than that of the conventional metal etching barrier film (see FIG. 2), and since the carbon-containing carbon polymer is formed in the same equipment as the photoresist, the process can be simplified.

Claims (9)

기판 상에 노블금속층을 형성하는 단계;Forming a noble metal layer on the substrate; 상기 노블금속층 상에 실리콘이 함유된 카본 폴리머층을 형성하는 단계;Forming a carbon polymer layer containing silicon on the noble metal layer; 상기 실리콘이 함유된 카본 폴리머층 상에 포토레지스트 패턴을 형성하는 단계;Forming a photoresist pattern on the silicon-containing carbon polymer layer; 상기 실리콘이 함유된 카본 폴리머층을 식각하는 단계; 및Etching the carbon polymer layer containing the silicon; And 상기 노블금속층을 식각하는 단계Etching the noble metal layer 를 포함하는 반도체 소자의 제조 방법.Method for manufacturing a semiconductor device comprising a. 제1항에 있어서,The method of claim 1, 상기 노블금속층 식각시, O2 가스를 포함하는 식각가스로 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.When the noble metal layer is etched, the method of manufacturing a semiconductor device, characterized in that to proceed with an etching gas containing O 2 gas. 제1항에 있어서,The method of claim 1, 상기 노블금속층 식각후, 후식각처리(LET)를 통해 상기 실리콘이 함유된 카본 폴리머층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.After the noble metal layer is etched, further comprising removing the silicon-containing carbon polymer layer through a post etching process (LET). 제1항에 있어서,The method of claim 1, 상기 실리콘이 함유된 카본 폴리머층을 식각하는 단계는 10~1000sccm의 Ar가스, 2~3sccm의 O2가스 및 10~1000sccm의 CxFy(단, x와 y는 각각 1~10)가스를 혼합하여 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.The etching of the silicon-containing carbon polymer layer may include 10 to 1000 sccm of Ar gas, 2 to 3 sccm of O 2 gas and 10 to 1000 sccm of C x F y (where x and y are 1 to 10, respectively). A method of manufacturing a semiconductor device, characterized in that the mixture proceeds. 제2항에 있어서,The method of claim 2, 상기 O2가스는 10~1000sccm의 유량으로 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.The O 2 gas is a manufacturing method of a semiconductor device, characterized in that at a flow rate of 10 ~ 1000sccm. 제1항에 있어서,The method of claim 1, 상기 실리콘이 함유된 카본 폴리머층은 1~70% 만큼 실리콘을 함유하는 것을 특징으로 하는 반도체 소자의 제조 방법.The silicon-containing carbon polymer layer is a method for manufacturing a semiconductor device, characterized in that containing 1 to 70% silicon. 제1항에 있어서,The method of claim 1, 상기 실리콘이 함유된 카본 폴리머층과 상기 노블금속층은 인시츄로 식각하는 것을 특징으로 하는 반도체 소자의 제조 방법.And the carbon polymer layer and the noble metal layer containing silicon are etched in situ. 제1항에 있어서,The method of claim 1, 상기 실리콘이 함유된 카본 폴리머층은 CVD방식 또는 코팅방식으로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.The silicon-containing carbon polymer layer is a method of manufacturing a semiconductor device, characterized in that formed by CVD or coating method. 제1항에 있어서,The method of claim 1, 상기 노블금속층은 루테늄(Ru)막, 백금(Pt)막 및 이리듐(Ir)의 그룹으로부터 선택된 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.The noble metal layer is formed of any one selected from the group consisting of ruthenium (Ru) film, platinum (Pt) film and iridium (Ir).
KR1020070001399A 2007-01-05 2007-01-05 Method for fabricating semiconductor device KR100844937B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070001399A KR100844937B1 (en) 2007-01-05 2007-01-05 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070001399A KR100844937B1 (en) 2007-01-05 2007-01-05 Method for fabricating semiconductor device

Publications (1)

Publication Number Publication Date
KR100844937B1 true KR100844937B1 (en) 2008-07-09

Family

ID=39824110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070001399A KR100844937B1 (en) 2007-01-05 2007-01-05 Method for fabricating semiconductor device

Country Status (1)

Country Link
KR (1) KR100844937B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010003253A (en) * 1999-06-22 2001-01-15 김영환 Forming method for storage node of semiconductor device
JP2003023106A (en) 2001-07-10 2003-01-24 Mitsubishi Electric Corp Method of manufacturing capacitor
KR20030047077A (en) * 2001-12-07 2003-06-18 삼성전자주식회사 Method for manufacturing metal - Insulator - Metal capacitor
KR20030054675A (en) * 2001-12-26 2003-07-02 주식회사 하이닉스반도체 Forming method for capacitor of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010003253A (en) * 1999-06-22 2001-01-15 김영환 Forming method for storage node of semiconductor device
JP2003023106A (en) 2001-07-10 2003-01-24 Mitsubishi Electric Corp Method of manufacturing capacitor
KR20030047077A (en) * 2001-12-07 2003-06-18 삼성전자주식회사 Method for manufacturing metal - Insulator - Metal capacitor
KR20030054675A (en) * 2001-12-26 2003-07-02 주식회사 하이닉스반도체 Forming method for capacitor of semiconductor device

Similar Documents

Publication Publication Date Title
US5840200A (en) Method of manufacturing semiconductor devices
US20060073614A1 (en) Ferroelectric capacitor structure and manufacturing method thereof
JPH09266200A (en) Manufacture of semiconductor device
US7547638B2 (en) Method for manufacturing semiconductor device
US6214725B1 (en) Etching method
JP2000196031A (en) Capacitor and manufacture of the same
JP2003298022A (en) Ferroelectric memory and method of manufacturing the same
JP2003338608A (en) Ferroelectric capacitor and manufacturing method therefor
JP2004119905A (en) Etching method for polysilicon
JP2003059906A (en) Etching method, and method of forming capacitor
JP2006005152A (en) Ferroelectric capacitor, method for manufacturing the same and method for manufacturing ferroelectric memory
KR100844937B1 (en) Method for fabricating semiconductor device
JP2006060203A (en) Pt/PGO ETCHING PROCESS FOR USE IN FeRAM
JP2007109718A (en) Process for fabricating semiconductor device
JP4526421B2 (en) Manufacturing method of semiconductor device
JP5028829B2 (en) Method for manufacturing ferroelectric memory device
US6558999B2 (en) Method for forming a storage electrode on a semiconductor device
JP2006093451A (en) Semiconductor device
JP2003282839A (en) Method of manufacturing ferroelectric memory device
JP2003298015A (en) Ferroelectric memory device and method of manufacturing the same
KR100859254B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR20050001104A (en) Method for fabrication of semiconductor device
JP2005123392A (en) Method for manufacturing ferroelectric capacitor
JP2003174095A (en) Method of manufacturing capacitance element
US20100248456A1 (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee