JP2014048893A - メモリシステム、メモリ装置、情報処理装置、メモリシステムの動作方法および比較演算器 - Google Patents

Abstract

【課題】メモリ装置の複製を困難にすることが可能な技術を提供する。
【解決手段】メモリ情報保護システム１Ａは、メモリ装置２０と、メモリ装置２０から読み出した情報を用いて、情報処理を実行する情報処理装置１０とを備えている。情報処理装置１０は、メモリ装置２０に電源を供給する電力コントローラ１１０と、情報処理装置１０からメモリ装置２０に流れる消費電流を測定する電流測定回路１２０と、消費電流の単位時間当たりの変化量を、消費電流の変化率として算出し、算出された変化率に基づいて、メモリ装置２０が正規品であるか否かを判定する判定手段とを有している。
【選択図】図６

Description

本発明は、情報の保護技術に関する。

アプリケーションソフトウェアを記憶したメモリ装置を情報処理装置に装着し、当該情報処理装置において、メモリ装置に記憶されたアプリケーションソフトウェアを実行して所定の機能を実現する技術が知られている。

このようなメモリ装置においては、アプリケーションソフトウェアの読み出しによるメモリ装置の複製を防止するために、セキュリティ機能が搭載されている。例えば、特許文献１では、アプリケーションソフトウェアが暗号化された状態でメモリ装置に記憶され、情報処理装置は、当該アプリケーションソフトウェアを解読するための鍵データを取得することなく、アプリケーションソフトウェアを実行することができないように構成されている。したがって、特許文献１では、適切な鍵データを取得するまでは、メモリ装置の複製が制限されることになる。

特開２００９−２５８８５０号公報

しかし、上記特許文献１では、暗号化されたアプリケーションソフトウェアに対応する鍵データが特定された場合には、アプリケーションソフトウェアを記憶したメモリ装置が許可無く無断で複製される可能性があった。

このようなメモリ装置が無断で複製される可能性は、アプリケーションソフトウェアを記憶したものに限らず、アプリケーションソフトウェア以外の他のデータ（例えば、アプリケーションソフトウェアの実行に利用するためのデータ）等を記憶したメモリ装置に対しても生じうる。

そこで、本発明は、メモリ装置の複製を困難にすることが可能な技術を提供することを目的とする。

本発明に係るメモリシステムの第１の態様は、メモリ装置と、前記メモリ装置から読み出した情報を用いて、情報処理を実行する情報処理装置とを備え、前記情報処理装置は、前記メモリ装置に電源を供給する電源供給手段と、前記情報処理装置から前記メモリ装置に流れる消費電流を測定する測定手段と、前記消費電流の単位時間当たりの変化量を、前記消費電流の変化率として算出し、算出された前記変化率に基づいて、前記メモリ装置が正規品であるか否かを判定する判定手段とを有する。

また、本発明に係るメモリシステムの第２の態様は、上記第１の態様であって、前記情報処理装置は、前記判定手段によって、前記メモリ装置が正規品でないと判定された場合、適切な情報処理を実行不可能にする。

また、本発明に係るメモリシステムの第３の態様は、上記第１の態様または上記第２の態様であって、前記判定手段は、前記測定手段によって測定された消費電流に基づいて、前記変化率を算出する算出手段と、正規品に関する、所定の動作期間における消費電流の変化率パターンを示す比較値データと、前記算出手段によって順次に算出される時系列の変化率データとを比較することによって、前記変化率パターンが検出されたか否かを示す検出結果を出力する比較演算手段とを有し、前記判定手段は、前記検出結果に基づいて、前記メモリ装置が正規品であるか否かを判定する。

また、本発明に係るメモリシステムの第４の態様は、上記第３の態様であって、前記変化率パターンは、前記所定の動作期間内に得られたＮ個（Ｎは２以上の整数）の変化率で示されるパターンであり、前記比較演算手段は、前記Ｎ個の変化率を、Ｎ個の記憶領域にひとつずつ記憶するバッファと、前記Ｎ個の記憶領域それぞれに対応したＮ段のデータ保持手段を有し、前記算出手段によって順次に算出された変化率を、次段の前記データ保持手段に順次転送しつつ保持することによって、前記時系列の変化率データを記憶するシフトレジスタと、前記バッファおよび前記シフトレジスタにおいて、互いに対応する一組の記憶領域およびデータ保持手段から、一組のデータを読み出すデータ出力制御手段と、前記データ出力制御手段によって読み出された前記一組のデータを比較して、当該一組のデータが一致するか否かを判断する比較器とを有し、前記データ出力制御手段は、Ｎ組の記憶領域およびデータ保持手段から一組ずつ順次にデータを読み出し、前記比較器は、前記データ出力制御手段によって順次に読み出されたデータを、一組ずつ比較することによって、前記変化率パターンが検出されたか否かを示す検出結果を生成する。

また、本発明に係るメモリシステムの第５の態様は、上記第１の態様または上記第２の態様であって、前記判定手段は、前記測定手段によって測定された消費電流に基づいて、前記変化率を算出する算出手段と、非正規品に関する、所定の動作期間における消費電流の変化率パターンを示す比較値データと、前記算出手段によって順次に算出される時系列の変化率データとを比較することによって、前記変化率パターンが検出されたか否かを示す検出結果を出力する比較演算手段とを有し、前記判定手段は、前記変化率パターンが検出されたことを示す検出結果が出力された場合、前記メモリ装置が正規品でないと判定する。

また、本発明に係るメモリシステムの第６の態様は、上記第１の態様から上記第５の態様のいずれかであって、前記所定の動作期間は、前記電源供給手段による前記メモリ装置への電源供給開始後の期間であり、前記測定手段は、前記電源供給手段による前記メモリ装置への電源供給開始に応じて、消費電流の測定を開始する。

また、本発明に係るメモリシステムの第７の態様は、上記第１の態様から上記第５の態様のいずれかであって、前記情報処理装置は、コマンドを発行するコマンド発行部をさらに有し、前記所定の動作期間は、前記コマンド発行部によって特定のコマンドが発行された後の期間であり、前記測定手段は、前記特定のコマンドの発行に応じて、消費電流の測定を開始する。

また、本発明に係るメモリシステムの第８の態様は、上記第１の態様から上記第７の態様のいずれかであって、前記情報処理装置は、前記判定手段によって、前記メモリ装置が正規品でないと判定された場合、前記電源供給手段による前記メモリ装置への電源供給を停止させる。

また、本発明に係るメモリシステムの第９の態様は、上記第１の態様から上記第７の態様のいずれかであって、前記情報処理装置は、前記判定手段によって、前記メモリ装置が正規品でないと判定された場合、前記情報処理を中止する。

また、本発明に係るメモリシステムの第１０の態様は、上記第３の態様から上記第５の態様のいずれかであって、前記メモリ装置は、前記比較値データを予め記憶し、前記情報処理装置は、前記メモリ装置から前記比較値データを取得する。

また、本発明に係るメモリ装置は、メモリ装置に電源を供給する電源供給手段と、情報処理装置から前記メモリ装置に流れる消費電流を測定する測定手段と、前記消費電流の単位時間当たりの変化量を、前記消費電流の変化率として算出し、算出された前記変化率に基づいて、前記メモリ装置が正規品であるか否かを判定する判定手段とを含み、前記判定手段は、前記測定手段によって測定された消費電流に基づいて、前記変化率を算出する算出手段と、正規品に関する、所定の動作期間における消費電流の変化率パターンを示す比較値データと、前記算出手段によって順次に算出される時系列の変化率データとを比較することによって、前記変化率パターンが検出されたか否かを示す検出結果を出力する比較演算手段とを有し、前記判定手段は、前記検出結果に基づいて、前記メモリ装置が正規品であるか否かを判定する情報処理装置に装着されるメモリ装置であって、前記メモリ装置は、前記比較値データを予め記憶し、前記情報処理装置に当該比較値データを供給する。

また、本発明に係る情報処理装置は、メモリ装置から読み出した情報を用いて、情報処理を実行する情報処理装置であって、前記情報処理装置は、前記メモリ装置に電源を供給する電源供給手段と、前記情報処理装置から前記メモリ装置に流れる消費電流を測定する測定手段と、前記消費電流の単位時間当たりの変化量を、前記消費電流の変化率として算出し、算出された前記変化率に基づいて、前記メモリ装置が正規品であるか否かを判定する判定手段とを有する。

また、本発明に係るメモリシステムの動作方法は、メモリ装置と、情報処理を実行する情報処理装置とを含むメモリシステムの動作方法であって、ａ）前記メモリ装置に電源を供給する工程と、ｂ）前記情報処理装置から前記メモリ装置に流れる消費電流を測定する工程と、ｃ）前記消費電流の単位時間当たりの変化量を、前記消費電流の変化率として算出し、算出された前記変化率に基づいて、前記メモリ装置が正規品であるか否かを判定する工程とを有する。

また、本発明に係る比較演算器は、Ｎ個（Ｎは２以上の整数）の比較データを、Ｎ個の記憶領域にひとつずつ記憶するバッファと、前記Ｎ個の記憶領域それぞれに対応したＮ段のデータ保持手段を有し、順次に入力される測定データを、次段の前記データ保持手段に順次転送しつつ保持することによって、時系列の測定データを記憶するシフトレジスタと、前記バッファおよび前記シフトレジスタにおいて、互いに対応する一組の記憶領域およびデータ保持手段から、一組のデータを読み出すデータ出力制御手段と、前記データ出力制御手段によって読み出された前記一組のデータを比較して、当該一組のデータが一致するか否かを判断する比較器とを備え、前記データ出力制御手段は、Ｎ組の記憶領域およびデータ保持手段から一組ずつ順次にデータを読み出し、前記比較器は、前記データ出力制御手段によって順次に読み出されたデータを、一組ずつ比較することによって、前記Ｎ個の比較データによって示されるパターンが検出されたか否かを示す検出結果を生成する。

本発明によれば、メモリ装置の複製を困難にすることが可能になる。

メモリ情報保護システムの外観構成を示す図である。 正規のメモリ装置の消費電流と、非正規のメモリ装置の消費電流との対比図である。 正規のメモリ装置に関する消費電流の変化率を示す図である。 非正規のメモリ装置に関する消費電流の変化率を示す図である。 正規のメモリ装置に関する消費電流の変化率と、非正規のメモリ装置に関する消費電流の変化率とを対比して示す図である。 第１実施形態に係るメモリ情報保護システムの機能構成を示すブロック図である。 比較値データに基づく変化率パターンと、装着されたメモリ装置の変化率パターンとを模式的に示す図である。 変化率演算器の構成を示す図である。 サーチ比較演算器の構成を示す図である。 サーチ比較演算器の他の構成を示す図である。 メモリ情報保護システムで実行される認証動作に関するフローチャートである。

以下、各実施形態について図面を参照して説明する。なお、異なる図面において同一の符号を付した要素は、同一または相応する要素を示すものとする。

＜１．第１実施形態＞
［１−１．構成概要］
図１は、メモリ情報保護システム（単に「メモリシステム」とも称する）１Ａの外観構成を示す図である。図２は、正規のメモリ装置の消費電流Ｉｓと、非正規のメモリ装置の消費電流Ｉｈとの対比図である。図３は、正規のメモリ装置に関する消費電流Ｉｓの変化率Ｈｓを示す図であり、図４は、非正規のメモリ装置に関する消費電流Ｉｈの変化率Ｈｈを示す図である。図５は、正規のメモリ装置に関する消費電流Ｉｓの変化率Ｈｓと、非正規のメモリ装置に関する消費電流Ｉｈの変化率Ｈｈとを対比して示す図である。

図１に示されるように、メモリ情報保護システム１Ａは、情報処理装置１０とメモリ装置２０とを有している。

メモリ装置２０は、マスクＲＯＭまたはフラッシュメモリ等の半導体メモリで構成された記憶部を有している。当該記憶部には、アプリケーションの実施に用いるアプリケーション情報が記憶されている。アプリケーション情報には、例えば、一種のコンピュータ装置である情報処理装置１０で実行されるアプリケーションソフトウェアとしてのプログラム、および／またはアプリケーションソフトウェアを実行する際に使用されるデータ等が含まれている。

このメモリ装置２０は、例えばカードまたはカートリッジのような態様を有している。当該メモリ装置２０は、情報処理装置１０に脱着自在に構成され、メモリ装置２０は、情報処理装置１０に装着された状態で使用される。

メモリ装置２０に格納された情報を利用する情報処理装置１０には、例えば、パーソナルコンピュータ（パソコン）、ＰＤＡ（Personal Digital Assistant）のような携帯情報端末装置、または画像処理装置が含まれる。また、メモリ装置２０に記憶されたアプリケーションソフトウェアがゲームプログラムである場合は、情報処理装置１０は、据置型ゲーム機または携帯ゲーム機等のゲーム装置本体として機能する。

このようなメモリ情報保護システム１Ａでは、装着されたメモリ装置２０の正当性を判定する認証動作が、情報処理装置１０において実行される。

認証動作では、情報処理装置１０からメモリ装置２０に流れる電流が利用される。具体的には、情報処理装置１０は、情報処理装置１０からメモリ装置２０に流れる電流（消費電流）を計測して、消費電流の単位時間あたりの変化量を算出する。当該変化量は、「消費電流の変化率」とも称され、メモリ装置２０ごとに異なる値となる。

図２には、正規のメモリ装置の消費電流Ｉｓと、非正規のメモリ装置の消費電流Ｉｈとが示されている。正規のメモリ装置に関する消費電流Ｉｓの変化率Ｈｓは、図３のように表され、非正規のメモリ装置に関する消費電流Ｉｈの変化率Ｈｈは、図４のように表される。ここで、変化率の大きさを縦軸にとって、正規のメモリ装置に関する消費電流Ｉｓの変化率Ｈｓと、非正規のメモリ装置に関する消費電流Ｉｈの変化率Ｈｈとを同一のグラフに表すと、図５のようになり、正規のメモリ装置に関する消費電流Ｉｓの変化率Ｈｓと、非正規のメモリ装置に関する消費電流Ｉｈの変化率Ｈｈとは、同じ値にならないことが分かる。

メモリ情報保護システム１Ａでは、正規のメモリ装置に関する消費電流Ｉｓの変化率Ｈｓが比較値（基準値）として予め記憶される。情報処理装置１０の認証動作では、メモリ装置が装着される度に、装着されたメモリ装置に関する消費電流の変化率が算出され、算出された変化率と比較値とを比較することによって、装着されたメモリ装置が正規のものであるか否かが判定される。そして、当該認証動作によって、メモリ装置２０の正当性が確認されなかった場合、情報処理装置１０は、装着されたメモリ装置を非正規のものとみなして、情報処理装置１０における情報処理を実行不可能にする。

このようにメモリ情報保護システム１Ａは、装着されたメモリ装置２０の正当性が確認されなかった場合、装着されたメモリ装置を非正規のものとみなして、情報処理装置における情報処理を実行不可能にする構成であるため、非正規のメモリ装置を用いてアプリケーションを実施することが困難になる。すなわち、正規のメモリ装置に記憶されたデータを抜き出して、メモリ装置を単純に複製しただけでは、認証動作を通過することができないため、無断複製者によるメモリ装置の複製は困難になる。

［１−２．機能ブロック］
次に、メモリ情報保護システム１Ａの機能構成について詳述する。図６は、第１実施形態に係るメモリ情報保護システム１Ａの機能構成を示すブロック図である。図７は、比較値格納バッファ１０４に格納された比較値データに基づく変化率パターンＰＴ１と、装着されたメモリ装置２０の変化率パターンＰＴ２とを模式的に示す図である。

図６に示されるように、メモリ情報保護システム１Ａを構成する情報処理装置１０は、全体制御部１００と、電力コントローラ１１０と、電流測定回路１２０と、メモリＩ／Ｆ１３０とを備えている。

全体制御部１００は、ＣＰＵ１０１と、演算器１０２と、復号器１０３と、比較値格納バッファ１０４と、ＧＰＩＯ１０５と、Ａ／Ｄコンバータ１０６と、コマンドバッファ１０７と、データバッファ１０８とを有している。

ＣＰＵ１０１は、情報処理装置１０の全体動作を制御するとともに、メモリ装置２０に対して読出コマンドおよび書込コマンド等のコマンド、並びに電力コントローラ１１０に対して制御コマンドを発行するコマンド発行部としても機能する。

演算器１０２は、メモリ装置２０で消費される消費電流の変化率を算出するとともに、算出された変化率と比較値との比較を行う。

復号器１０３は、暗号化された情報（例えば、暗号化された比較値）を復号化する機能を有している。

比較値格納バッファ１０４は、比較値を格納するバッファメモリである。本実施形態で用いられる比較値は、図７に示されるように、正規のメモリ装置（正規品）に関する、所定の動作期間ＴＭにおける消費電流の変化率パターンＰＴ１であり、変化率パターンＰＴ１は、上記所定の動作期間ＴＭ内で得られたＮ（Ｎは２以上の整数）個（本実施形態では１６個）の各変化率で表されるパターンである。したがって、本実施形態の比較値格納バッファ１０４は、１６個の各変化率を比較値データとして格納する。また、上述の演算器１０２は、比較値格納バッファ１０４に格納された比較値データに基づく変化率パターンＰＴ１と、装着されたメモリ装置２０の変化率パターンＰＴ２とを比較して、メモリ装置２０の正規判定を行うことになる。

なお、本実施形態における上記所定の動作期間ＴＭは、メモリ装置に電源供給を開始した後の一定期間である。

また、コマンドバッファ１０７は、メモリ装置２０に対して発行されたコマンドを一時的に格納するバッファメモリであり、データバッファ１０８は、メモリ装置２０によって出力されたデータを格納するバッファメモリである。

電力コントローラ１１０は、汎用ポートとしてのＧＰＩＯ(General Purpose Input/Output)１０５を介して全体制御部１００から入力される制御コマンドに基づいて、メモリ装置２０に電源を供給する電源供給手段である。

電流測定回路１２０は、電力コントローラ１１０からメモリ装置２０に流れる電流を測定し、測定した電流値を消費電流値として全体制御部１００のＡ／Ｄコンバータ１０６に出力する。Ａ／Ｄコンバータ１０６は、所定の周期でサンプリングした消費電流値を演算器１０２へ出力する。

一方、上述のような構成を有する情報処理装置１０に装着されるメモリ装置２０は、メモリ制御部２００と、記憶部２１０とを備えている。

メモリ制御部２００は、ホストＩ／Ｆ２０１とデコーダ２０２とメモリコアＩ／Ｆ２０３とを有し、情報処理装置１０からホストＩ／Ｆ２０１を介して入力されたコマンドを解析して、当該コマンドに応じた所定動作の実行指示を行う。

例えば、ホストＩ／Ｆ２０１を介して入力されたコマンドが、記憶部２１０からのデータの読出コマンドである場合、デコーダ２０２は、当該読出コマンドをデコードして、読出コマンドに応じた読出アドレスを出力する。当該読出アドレスは、メモリコアＩ／Ｆ２０３を介して記憶部２１０に与えられる。読出アドレスを受けた記憶部２１０は、当該読出アドレスに格納されている読出対象のデータを出力する。

［１−３．演算器の詳細構成］
ここで、演算器１０２の構成について詳述する。

演算器１０２は、消費電流の変化率を算出する変化率演算器１０２１と、算出された変化率と比較値とを比較して、比較結果を出力するサーチ比較演算器１０２２とを有している。以下では、変化率演算器１０２１およびサーチ比較演算器１０２２についてこの順序で説明する。図８は、変化率演算器１０２１の構成を示す図である。

図８に示されるように、変化率演算器１０２１は、第１レジスタＲ１と、第２レジスタＲ２と、減算器Ｇ１とを備えている。

第１レジスタＲ１は、Ａ／Ｄコンバータ１０６から上記所定の周期（「サンプリング周期」とも称する）で順次に入力される消費電流値を保持する。そして、第１レジスタＲ１は、サンプリング周期ごとに新しい消費電流値が入力される度に、保持していた消費電流値を出力する。第１レジスタＲ１から出力された消費電流値は、第２レジスタＲ２および減算器Ｇ１に入力される。

第２レジスタＲ２は、第１レジスタＲ１から消費電流値が入力される度に、保持していた消費電流値を出力する。第２レジスタＲ２から出力された消費電流値は、減算器Ｇ１に入力される。

減算器Ｇ１は、第１レジスタＲ１から入力される消費電流値と、第２レジスタＲ２から入力される消費電流値との差を算出し、消費電流の変化率を変化率データとして出力する。

次に、サーチ比較演算器１０２２について説明する。図９は、サーチ比較演算器１０２２の構成を示す図である。図１０は、サーチ比較演算器１０２２の他の構成を示す図である。

図９に示されるように、サーチ比較演算器１０２２は、シフトレジスタＳＦＲと、比較値データバッファＢＦと、ポインタ制御カウンタＣＮと、変化率データセレクタＳＬ１と、比較値データセレクタＳＬ２と、比較器ＣＭとを備えている。

シフトレジスタＳＦＲは、Ｍビットのデータを記憶可能なデータ保持手段をＮ段直列に接続して構成されている。シフトレジスタＳＦＲは、新たなデータが入力される度に、保持していたデータを次段のデータ保持手段に順次に転送させつつ、Ｎ個のデータを保持する。

当該シフトレジスタＳＦＲには、変化率演算器１０２１からサンプリング周期ごとに変化率データが入力される。シフトレジスタＳＦＲが、例えば１６個のデータ保持手段を有していた場合、シフトレジスタＳＦＲは、サンプリング周期ごとの時系列の変化率データを新しいものから順に１６個保持することになる。

比較値データバッファＢＦは、シフトレジスタＳＦＲにおけるＮ段のデータ保持手段それぞれに対応したＮ個の記憶領域を有している。当該Ｎ個の記憶領域には、比較値格納バッファ１０４に格納されていた比較データとしてのＮ個の変化率がひとつずつ記憶される。上述のように、本実施形態の比較値データは、所定の動作期間ＴＭ内で得られた１６個の変化率であるため、図９では、１６個の記憶領域を有した比較値データバッファＢＦが示されている。

ポインタ制御カウンタＣＮは、シフトレジスタＳＦＲのデータ保持手段および比較値データバッファＢＦの記憶領域を示すアドレスポインタを変更しつつ、アドレスポインタを変化率データセレクタＳＬ１および比較値データセレクタＳＬ２に出力する。

変化率データセレクタＳＬ１は、アドレスポインタによって示される、シフトレジスタＳＦＲのデータ保持手段に記憶された変化率データを比較器ＣＭに出力する。

比較値データセレクタＳＬ２は、アドレスポインタによって示される、比較値データバッファＢＦの記憶領域に記憶された比較値データを比較器ＣＭに出力する。

比較器ＣＭは、変化率データセレクタＳＬ１から入力される変化率データと、比較値データセレクタＳＬ２から入力される比較値データとを比較して、変化率データと比較値データとが一致するか否かの判定を行う。

このようなサーチ比較演算器１０２２では、１つのサンプリング周期内に、シフトレジスタＳＦＲに保持されたＮ個（ここでは、１６個）の変化率データと、比較値データバッファＢＦに格納されたＮ個の比較値データとの比較が順次に実行される。

ポインタ制御カウンタＣＮは、シフトレジスタＳＦＲおよび比較値データバッファＢＦにおいて、互いに対応する一組の記憶領域およびデータ保持手段を示すアドレスポインタを、１つのサンプリング周期内にＮ組分順次に出力する。これにより、変化率データセレクタＳＬ１および比較値データセレクタＳＬ２からは、比較値データバッファＢＦおよびシフトレジスタＳＦＲにおいて、互いに対応する一組の記憶領域およびデータ保持手段に記憶された一組のデータがＮ組分順次に出力されることになる。

このように、ポインタ制御カウンタＣＮ、変化率データセレクタＳＬ１および比較値データセレクタＳＬ２は、比較値データバッファＢＦおよびシフトレジスタＳＦＲにおいて、互いに対応する一組の記憶領域およびデータ保持手段から、一組のデータを順次に読み出すデータ出力制御手段として機能する。

そして、比較器ＣＭは、各アドレスポインタに応じて、変化率データセレクタＳＬ１によって選択された変化率データと、各アドレスポインタに応じて、比較値データセレクタＳＬ２によって選択された比較値データとを順次に比較する。すなわち、比較器ＣＭは、１つのサンプリング周期において、シフトレジスタＳＦＲに保持された１６個の変化率データそれぞれを、対応する各比較値データと比較することになる。

当該１６回の比較によって、１６個の変化率データが、対応する各比較値データ全てと一致していた場合、比較器ＣＭは、所定の変化率パターンＰＴ１が検出されたことを示す検出結果（検出フラグ）を出力する。一方、１６回の比較のうち、１回でも変化率データと対応する比較値データとが一致しなかった場合、比較器ＣＭは、所定の変化率パターンＰＴ１が検出されなかったことを示す検出結果（非検出フラグ）を出力する。なお、比較器ＣＭは、例えば、検出フラグとして「１」を出力し、非検出フラグとして「０」を出力する構成とすればよい。

このように、サーチ比較演算器１０２２は、Ｎ個の変化率を、Ｎ個の記憶領域にひとつずつ記憶する比較値データバッファＢＦと、Ｎ個の記憶領域それぞれに対応したＮ段のデータ保持手段を有し、変化率演算器１０２１によって順次に算出された変化率を、次段のデータ保持手段に順次転送しつつ保持することによって、時系列の変化率データを記憶するシフトレジスタＳＦＲと、比較値データバッファＢＦおよびシフトレジスタＳＦＲにおいて、互いに対応する一組の記憶領域およびデータ保持手段から、一組のデータを読み出すデータ出力制御手段と、データ出力制御手段によって読み出された一組のデータを比較して、当該一組のデータが一致するか否かを判断する比較器ＣＭとを有している。そして、データ出力制御手段は、Ｎ組の記憶領域およびデータ保持手段から一組ずつ順次にデータを読み出し、比較器ＣＭは、データ出力制御手段によって順次に読み出されたデータを、一組ずつ比較することによって、変化率パターンが検出されたか否かを示す検出結果を生成する。

なお、サーチ比較演算器１０２２としては、例えば、図１０に示されるような演算器１０２２ｂも採用可能である。

図１０のサーチ比較演算器１０２２ｂは、Ｍビット×ＮのシフトレジスタＳＦＲと、比較値データバッファＢＦと、Ｍビット×Ｎの比較器ＣＭｂとを有している。

当該サーチ比較演算器１０２２ｂでは、シフトレジスタＳＦＲに保持されたＮ個の変化率データと、比較値データバッファＢＦに記憶されるＮ個の比較値データとが、Ｍビット×Ｎの比較器ＣＭｂにおいて一度に比較される。

このように、複数のデータ同士を同時に比較する構成を採用すれば、容量の大きい比較器ＣＭｂが必要となり回路コストが上昇する。

これに対して、図９のサーチ比較演算器１０２２は、サーチ比較演算器１０２２に変化率データが入力されてから、次の新しい変化率データが入力されるまでのレイテンシー期間としてのサンプリング周期において、変化率データと比較値データとの比較を、Ｍビットの比較器ＣＭを用いて１つずつ行う構成である。このため、図９のサーチ比較演算器１０２２を採用すれば、図１０のサーチ比較演算器１０２２ｂを採用する場合に比べて、回路コストの上昇を抑えることが可能になる。

［１−４．動作］
次に、メモリ情報保護システム１Ａで実行される認証動作について説明する。図１１は、メモリ情報保護システム１Ａで実行される認証動作に関するフローチャートである。

図１１に示されるように、まず、ステップＳＰ１において、メモリ装置２０への電源供給が開始される。

具体的には、ＣＰＵ１０１は、電源供給の開始を指示する制御コマンド（開始制御コマンド）を電力コントローラ１１０に対して発行する。電力コントローラ１１０は、ＧＰＩＯ１０５を介して当該開始制御コマンドを取得し、開始制御コマンドに応じてメモリ装置２０への電源供給を開始する。

ステップＳＰ２では、比較値がメモリ装置２０から読み出される。

具体的には、ＣＰＵ１０１は、比較値の読出コマンドを生成し、当該読出コマンドをコマンドバッファ１０７に格納する。コマンドバッファ１０７に格納された読出コマンドは、メモリＩ／Ｆ１３０を介してメモリ装置２０に伝送される。

メモリ装置２０は、ホストＩ／Ｆ２０１を介して当該読出コマンドを取得する。デコーダ２０２は、当該読出コマンドをデコードして、比較値格納アドレスをメモリコアＩ／Ｆ２０３に出力する。記憶部２１０は、メモリコアＩ／Ｆ２０３を介して比較値格納アドレスを受け取り、当該比較値格納アドレスに格納されている比較値をメモリコアＩ／Ｆに出力する。当該比較値は、ホストＩ／Ｆ２０１を介して情報処理装置１０に伝送され、メモリＩ／Ｆ１３０を介して情報処理装置１０のデータバッファ１０８に一時的に格納される。ここで、比較値が、暗号化された状態で記憶部２１０に格納されていた場合、比較値は、復号器１０３によって復号化された後、比較値格納バッファ１０４に格納される。一方、比較値が暗号化されていなかった場合、比較値は、比較値格納バッファ１０４にそのまま格納される。

このように、メモリ情報保護システム１Ａでは、比較値がメモリ装置２０から読み出される。

次のステップＳＰ３では、メモリ装置２０への電源供給が一旦停止される。

具体的には、ＣＰＵ１０１は、電源供給の停止を指示する制御コマンド（停止制御コマンド）を電力コントローラ１１０に対して発行する。電力コントローラ１１０は、ＧＰＩＯ１０５を介して停止制御コマンドを取得し、停止制御コマンドに応じてメモリ装置２０への電源供給を停止（休止）する。

ステップＳＰ４では、ＣＰＵ１０１によって、Ａ／Ｄコンバータ１０６に対して消費電流値の取得準備が行われる。そしてさらに、ステップＳＰ４では、ＣＰＵ１０１によって、電源供給の開始を指示する開始制御コマンドが発行され、開始制御コマンドを受けた電力コントローラ１１０によって、メモリ装置２０への電源供給が再開される。

ステップＳＰ５では、メモリ装置２０で消費される消費電流値が取得される。具体的には、電流測定回路１２０は、メモリ装置２０への電源供給再開に応じて、電力コントローラ１１０からメモリ装置２０に流れる電流を測定し、測定した電流値を消費電流値として全体制御部１００のＡ／Ｄコンバータ１０６に出力する。Ａ／Ｄコンバータ１０６は、所定の周期でサンプリングした消費電流値を演算器１０２へ出力する。

ステップＳＰ６では、演算器１０２内の変化率演算器１０２１によって、消費電流の変化率が算出される。具体的には、変化率演算器１０２１は、Ａ／Ｄコンバータ１０６から順次に入力される消費電流値に基づいて、消費電流の変化率を算出する。

ステップＳＰ７では、変化率演算器１０２１によって算出された消費電流の変化率が、サーチ比較演算器１０２２のシフトレジスタＳＦＲに格納される。

ステップＳＰ８では、比較値格納バッファ１０４から比較値データが読み出され、読み出された比較値データが、サーチ比較演算器１０２２の比較値データバッファＢＦに格納される。

ステップＳＰ９では、サーチ比較演算器１０２２によって、変化率データと、対応する比較データとの比較が行われる。

ステップＳＰ１０では、ポインタ制御カウンタＣＮによって、全ての変化率データの比較が終了したか否かが判定される。全ての変化率データの比較が終了していない場合、ポインタ制御カウンタＣＮは、アドレスポインタを変更する。これにより、動作工程は、ステップＳＰ９に戻され、未終了の変化率データの比較が行われる。

一方、全ての変化率データの比較が終了した場合、動作工程は、ステップＳＰ１１に移行される。

ステップＳＰ１１では、比較器ＣＭから出力されるフラグに基づいて、ＣＰＵ１０１によって所定の変化率パターンＰＴ１が非検出であるか否かが判定される。

比較器ＣＭから出力されるフラグが検出フラグであった場合、ＣＰＵ１０１は、所定の変化率パターンＰＴ１が検出されたと判定して、認証動作を終了させる。すなわち、ＣＰＵ１０１は、装着されたメモリ装置２０を正規のものと判断して、認証動作を終了させる。メモリ装置２０が正規のものであると判定された場合、情報処理装置１０では、適切な情報処理が実行可能となる。なお、適切な情報処理とは、正規のメモリ装置２０が情報処理装置１０に装着されたときに、情報処理装置１０において、正規のメモリ装置２０に記憶された情報に基づいて実行される情報処理である。

一方、比較器ＣＭから出力されるフラグが非検出フラグであった場合、ＣＰＵ１０１は、所定の変化率パターンＰＴ１が検出されていないと判定し、動作工程をステップＳＰ１２に移行させる。

このように、ＣＰＵ１０１は、演算器１０２との協働により、装着されたメモリ装置２０が正規のものであるか否かを判定する判定手段として機能する。

ステップＳＰ１２では、ＣＰＵ１０１によって、認証動作を開始してから一定期間が経過したか否かが判定される。認証動作を開始してから一定期間が経過していないと判定された場合、動作工程は、ステップＳＰ５に戻される。以降、一定期間が経過するまで、或いは、所定の変化率パターンＰＴ１が検出されるまで、ステップＳＰ５〜ステップＳＰ１２の動作工程が繰り返し実行される。

一方、ステップＳＰ１２において、認証動作を開始してから一定期間が経過したと判定された場合、動作工程は、ステップＳＰ１３に移行される。ステップＳＰ１２は、認証動作が永続的に実行されるのを防止するための工程であり、一定期間の認証動作によって、所定の変化率パターンＰＴ１が検出されなかった場合、ＣＰＵ１０１は、装着されたメモリ装置を非正規のものと判断して、動作工程をステップＳＰ１３に移行させる。

ステップＳＰ１３では、情報処理装置１０における適切な情報処理が実行不可能となる処理が施される。詳細には、ステップＳＰ１３では、ＣＰＵ１０１によって停止制御コマンドが発行され、メモリ装置２０への電源供給が停止される。

以上のように、メモリ情報保護システム１Ａは、メモリ装置２０と、メモリ装置２０から読み出した情報を用いて、情報処理を実行する情報処理装置１０とを備えている。情報処理装置１０は、メモリ装置２０に電源を供給する電力コントローラ１１０と、情報処理装置１０からメモリ装置２０に流れる消費電流を測定する電流測定回路１２０と、消費電流の単位時間当たりの変化量を、消費電流の変化率として算出し、算出された変化率に基づいて、メモリ装置２０が正規品であるか否かを判定する判定手段とを有している。

このように、メモリ情報保護システム１Ａでは、消費電流の変化率に基づいて、メモリ装置が正規品であるか否かを判定するため、無断複製者は、正規のメモリ装置２０を複製するために、正規のメモリ装置２０の消費電流の変化率と同じ変化率を示しつつ動作するメモリ装置を複製することが必要になる。正規品と同じ消費電流の変化率で動作させるためには、半導体製造プロセス、実装デバイス、および基板のレイアウトを正規品と完全に一致させる必要があるため、メモリ情報保護システム１Ａでは、無断複製者によるメモリ装置の複製は極めて困難になる。

なお、装着されたメモリ装置による消費電流を測定し、消費電流の大きさに基づいて、メモリ装置が正規品であるか否かを判定することも考えられる。しかし、図２に示されるように、正規のメモリ装置の消費電流Ｉｓの最大値と、非正規のメモリ装置の消費電流Ｉｈの最大値とが等しい場合、正規のメモリ装置と非正規のメモリ装置とを識別することができない。

これに対して、本実施形態のように、消費電流の変化率に基づいて、装着されたメモリ装置の正当性を判定する手法では、正規のメモリ装置の消費電流Ｉｓの最大値と、非正規のメモリ装置の消費電流Ｉｈの最大値とが等しい場合でも、正規のメモリ装置と非正規のメモリ装置とを正確に識別することが可能になる。

＜２．第２実施形態＞
次に、本発明の第２実施形態について説明する。上記第２実施形態に係るメモリ情報保護システム１Ｂは、比較値が情報処理装置１０の比較値格納バッファ１０４に予め記憶されている点以外は、メモリ情報保護システム１Ａとほぼ同様の構造および機能を有しており（図６等参照）、共通する部分については同じ符号を付して説明を省略する。

上述のように、メモリ情報保護システム１Ｂの情報処理装置１０は、比較値格納バッファ１０４において、認証動作に用いる比較値を予め記憶している。

このようなメモリ情報保護システム１Ｂによれば、情報処理装置１０が当初から比較値を有しているため、メモリ装置２０から比較値を読み出す処理が不要になる。したがって、メモリ情報保護システム１Ｂでは、図１１のステップＳＰ１〜ステップＳＰ３の各工程を実行する必要がなくなり、認証動作を簡素化することができる。

＜３．変形例＞
以上、各実施の形態について説明したが、この発明は、上記に説明した内容に限定されるものではない。

上記各実施形態では、情報処理装置１０における適切な情報処理を実行不可能（実行不能）にする態様として、メモリ装置２０への電源供給を休止する態様を例示していたが、これに限定されない。

具体的には、情報処理装置１０における適切な情報処理を実行不能にする態様としては、例えば、ＣＰＵ１０１がプログラムの実行を停止することによって情報処理を中止する態様を採用することができる。また、他の態様としては、ＣＰＵ１０１が無限ループのプログラム、或いは正規のプログラムとは異なる非正規のプログラムを実行することによって、適切な情報処理の実行を不可能にする態様であってもよい。

また、上記各実施形態では、正規のメモリ装置２０に関する電流の変化率を比較値として用い、装着されたメモリ装置２０に関する電流の変化率が当該比較値に一致したときに、装着されたメモリ装置２０を正規のメモリ装置２０とするホワイトリスト方式の判定手法を採用していたが、これに限定されない。

具体的には、非正規のメモリ装置に関する電流の変化率を比較値として用い、装着されたメモリ装置２０に関する電流の変化率が当該比較値に一致したときに、装着されたメモリ装置２０を非正規のメモリ装置２０として判定するようにしてもよい。当該判定手法は、非正規のメモリ装置に関する電流の変化率を比較値として用いるので、ブラックリスト方式とも称される。

非正規のメモリ装置に関する電流の変化率を比較値として用いることによれば、市場に出回っている非正規のメモリ装置にターゲットを定めて、当該非正規のメモリ装置を用いた情報処理の実行を回避することが可能になる。

なお、非正規のメモリ装置が複数存在する場合は、複数の非正規のメモリ装置それぞれの電流の変化率を比較値として用い、装着されたメモリ装置２０に関する電流の変化率が各比較値のいずれかに一致したとき、装着されたメモリ装置２０を非正規のメモリ装置２０として判定するようにしてもよい。

また、ブラックリスト方式の判定手法を採用すると、装着されたメモリ装置２０に関する電流の変化率が比較値に一致したときに、装着されたメモリ装置２０を非正規のメモリ装置２０として判定して、以後の情報処理を実行不能にする構成となる。このため、ブラックリスト方式の判定手法を採用した場合は、認証動作を開始してから一定期間が経過したか否かを判定する工程（図１１のステップＳＰ１２）を設けても、或いは設けなくてもよい。

また、上記各実施形態では、メモリ装置２０に電源供給が開始されたタイミングで、消費電流値の取得を開始していたが、これに限定されない。

具体的には、情報処理装置１０からメモリ装置２０に対してデータの読出コマンド等の何らかのコマンド（特定コマンド）が発行されたタイミングで、消費電流値の取得を開始する態様であってもよい。なお、この場合、上記所定の動作期間ＴＭは、特定コマンド発行後の一定期間である。また、ＣＰＵ１０１からＡ／Ｄコンバータ１０６に対する、消費電流値の取得準備は、特定コマンド発行前に予め行われる。

１Ａ，１Ｂ メモリ情報保護システム
１０ 情報処理装置
２０ メモリ装置
１００ 全体制御部
１０１ ＣＰＵ
１０２ 演算器
１０２１ 変化率演算器
１０２２ サーチ比較演算器
１１０ 電力コントローラ
１２０ 電流測定回路
２００ メモリ制御部
ＢＦ 比較値データバッファ
ＣＭ 比較器
ＣＮ ポインタ制御カウンタ
ＳＬ１ 変化率データセレクタ
ＳＬ２ 比較値データセレクタ

Claims (14)

1. メモリ装置と、
   前記メモリ装置から読み出した情報を用いて、情報処理を実行する情報処理装置と、
   を備え、
   前記情報処理装置は、
   前記メモリ装置に電源を供給する電源供給手段と、
   前記情報処理装置から前記メモリ装置に流れる消費電流を測定する測定手段と、
   前記消費電流の単位時間当たりの変化量を、前記消費電流の変化率として算出し、算出された前記変化率に基づいて、前記メモリ装置が正規品であるか否かを判定する判定手段と、
   を有するメモリシステム。
2. 前記情報処理装置は、前記判定手段によって、前記メモリ装置が正規品でないと判定された場合、適切な情報処理を実行不可能にする請求項１に記載のメモリシステム。
3. 前記判定手段は、
   前記測定手段によって測定された消費電流に基づいて、前記変化率を算出する算出手段と、
   正規品に関する、所定の動作期間における消費電流の変化率パターンを示す比較値データと、前記算出手段によって順次に算出される時系列の変化率データとを比較することによって、前記変化率パターンが検出されたか否かを示す検出結果を出力する比較演算手段と、
   を有し、
   前記判定手段は、前記検出結果に基づいて、前記メモリ装置が正規品であるか否かを判定する請求項１または請求項２に記載のメモリシステム。
4. 前記変化率パターンは、前記所定の動作期間内に得られたＮ個（Ｎは２以上の整数）の変化率で示されるパターンであり、
   前記比較演算手段は、
   前記Ｎ個の変化率を、Ｎ個の記憶領域にひとつずつ記憶するバッファと、
   前記Ｎ個の記憶領域それぞれに対応したＮ段のデータ保持手段を有し、前記算出手段によって順次に算出された変化率を、次段の前記データ保持手段に順次転送しつつ保持することによって、前記時系列の変化率データを記憶するシフトレジスタと、
   前記バッファおよび前記シフトレジスタにおいて、互いに対応する一組の記憶領域およびデータ保持手段から、一組のデータを読み出すデータ出力制御手段と、
   前記データ出力制御手段によって読み出された前記一組のデータを比較して、当該一組のデータが一致するか否かを判断する比較器と、
   を有し、
   前記データ出力制御手段は、Ｎ組の記憶領域およびデータ保持手段から一組ずつ順次にデータを読み出し、
   前記比較器は、前記データ出力制御手段によって順次に読み出されたデータを、一組ずつ比較することによって、前記変化率パターンが検出されたか否かを示す検出結果を生成する請求項３に記載のメモリシステム。
5. 前記判定手段は、
   前記測定手段によって測定された消費電流に基づいて、前記変化率を算出する算出手段と、
   非正規品に関する、所定の動作期間における消費電流の変化率パターンを示す比較値データと、前記算出手段によって順次に算出される時系列の変化率データとを比較することによって、前記変化率パターンが検出されたか否かを示す検出結果を出力する比較演算手段と、
   を有し、
   前記判定手段は、前記変化率パターンが検出されたことを示す検出結果が出力された場合、前記メモリ装置が正規品でないと判定する請求項１または請求項２に記載のメモリシステム。
6. 前記所定の動作期間は、前記電源供給手段による前記メモリ装置への電源供給開始後の期間であり、
   前記測定手段は、前記電源供給手段による前記メモリ装置への電源供給開始に応じて、消費電流の測定を開始する請求項１から請求項５のいずれかに記載のメモリシステム。
7. 前記情報処理装置は、コマンドを発行するコマンド発行部をさらに有し、
   前記所定の動作期間は、前記コマンド発行部によって特定のコマンドが発行された後の期間であり、
   前記測定手段は、前記特定のコマンドの発行に応じて、消費電流の測定を開始する請求項１から請求項５のいずれかに記載のメモリシステム。
8. 前記情報処理装置は、前記判定手段によって、前記メモリ装置が正規品でないと判定された場合、前記電源供給手段による前記メモリ装置への電源供給を停止させる請求項１から請求項７のいずれかに記載のメモリシステム。
9. 前記情報処理装置は、前記判定手段によって、前記メモリ装置が正規品でないと判定された場合、前記情報処理を中止する請求項１から請求項７のいずれかに記載のメモリシステム。
10. 前記メモリ装置は、前記比較値データを予め記憶し、
    前記情報処理装置は、前記メモリ装置から前記比較値データを取得する請求項３から請求項５のいずれかに記載のメモリシステム。
11. メモリ装置に電源を供給する電源供給手段と、情報処理装置から前記メモリ装置に流れる消費電流を測定する測定手段と、前記消費電流の単位時間当たりの変化量を、前記消費電流の変化率として算出し、算出された前記変化率に基づいて、前記メモリ装置が正規品であるか否かを判定する判定手段とを含み、
    前記判定手段は、前記測定手段によって測定された消費電流に基づいて、前記変化率を算出する算出手段と、正規品に関する、所定の動作期間における消費電流の変化率パターンを示す比較値データと、前記算出手段によって順次に算出される時系列の変化率データとを比較することによって、前記変化率パターンが検出されたか否かを示す検出結果を出力する比較演算手段とを有し、
    前記判定手段は、前記検出結果に基づいて、前記メモリ装置が正規品であるか否かを判定する情報処理装置に装着されるメモリ装置であって、
    前記メモリ装置は、前記比較値データを予め記憶し、前記情報処理装置に当該比較値データを供給するメモリ装置。
12. メモリ装置から読み出した情報を用いて、情報処理を実行する情報処理装置であって、
    前記情報処理装置は、
    前記メモリ装置に電源を供給する電源供給手段と、
    前記情報処理装置から前記メモリ装置に流れる消費電流を測定する測定手段と、
    前記消費電流の単位時間当たりの変化量を、前記消費電流の変化率として算出し、算出された前記変化率に基づいて、前記メモリ装置が正規品であるか否かを判定する判定手段と、
    を有する情報処理装置。
13. メモリ装置と、情報処理を実行する情報処理装置とを含むメモリシステムの動作方法であって、
    ａ）前記メモリ装置に電源を供給する工程と、
    ｂ）前記情報処理装置から前記メモリ装置に流れる消費電流を測定する工程と、
    ｃ）前記消費電流の単位時間当たりの変化量を、前記消費電流の変化率として算出し、算出された前記変化率に基づいて、前記メモリ装置が正規品であるか否かを判定する工程と、
    を有するメモリシステムの動作方法。
14. Ｎ個（Ｎは２以上の整数）の比較データを、Ｎ個の記憶領域にひとつずつ記憶するバッファと、
    前記Ｎ個の記憶領域それぞれに対応したＮ段のデータ保持手段を有し、順次に入力される測定データを、次段の前記データ保持手段に順次転送しつつ保持することによって、時系列の測定データを記憶するシフトレジスタと、
    前記バッファおよび前記シフトレジスタにおいて、互いに対応する一組の記憶領域およびデータ保持手段から、一組のデータを読み出すデータ出力制御手段と、
    前記データ出力制御手段によって読み出された前記一組のデータを比較して、当該一組のデータが一致するか否かを判断する比較器と、
    を備え、
    前記データ出力制御手段は、Ｎ組の記憶領域およびデータ保持手段から一組ずつ順次にデータを読み出し、
    前記比較器は、前記データ出力制御手段によって順次に読み出されたデータを、一組ずつ比較することによって、前記Ｎ個の比較データによって示されるパターンが検出されたか否かを示す検出結果を生成する比較演算器。

Images