本発明にかかる実施形態の一例について説明する。
<実施形態1>
(液晶表示装置の構成)
図1は、本発明にかかる実施形態1において、液晶表示装置100の構成を示す断面図である。
本実施形態の液晶表示装置100は、図1に示すように、液晶パネル200と、バックライト300と、データ処理部400とを有する。各部について順次説明する。
液晶パネル200は、アクティブマトリクス方式であり、図1に示すように、TFTアレイ基板201と対向基板202と液晶層203とを有する。
この液晶パネル200においては、TFTアレイ基板201と対向基板202とが、互いに間隔を隔てるよう対面している。そして、そのTFTアレイ基板201と対向基板202との間に挟まれるように、液晶層203が設けられている。
そして、液晶パネル200は、図1に示すように、TFTアレイ基板201の側に位置するようにバックライト300が配置されており、TFTアレイ基板201において対向基板202に対面している面とは反対側の面に、バックライト300から出射された照明光Rが照射される。
図2は、本発明にかかる実施形態1において、液晶パネル200を示す平面図である。
液晶パネル200は、図2に示すように、画素領域PAと、周辺領域CAとを有する。
液晶パネル200において画素領域PAには、図2に示すように、複数の画素Pが面に沿って配置されている。具体的には、画素領域PAにおいては、複数の画素Pが、x方向と、x方向に垂直なy方向とのそれぞれに、マトリクス状に並ぶように配置されている。
この画素領域PAにおいては、液晶パネル200の背面側に設置されたバックライト300が出射した照明光Rを、第1の偏光板206を介して背面から受け、その背面から受けた照明光Rが透過する。そして、液晶パネル200を透過した照明光Rが第2の偏光板207を透過し、画像表示が実行される。つまり、液晶パネル200は、透過型である。
また、液晶表示装置100は、たとえば、ノーマリ・ブラック方式であり、液晶パネル200において液晶層203に電圧を加えない時に光透過率が低下して黒表示が実施され、一方で、液晶層203に電圧を加えた時に光透過率が上がり、白表示が実施されるように、第1の偏光板206と第2の偏光板207とが配置されている。たとえば、第1の偏光板206と第2の偏光板207とは、互いの透過軸がクロスニコルになるように、配置されている。
また、詳細については後述するが、本実施形態の液晶パネル200は、FFS方式であり、TFTアレイ基板201において対向基板202に対面する面の側に、画素電極(図示無し)と共通電極(図示無し)が形成されており、液晶層203においては、液晶分子が水平配向されている。このため、画素領域PAにおいては、画素電極(図示無し)と共通電極(図示無し)とが液晶層203に横電界を印加することによって、液晶層203の液晶分子の長尺方向の向きを変えて、画像が表示される。
具体的には、画素領域PAにおいては、複数の画素Pに対応するように、複数の画像スイッチング素子(図示無し)がTFTアレイ基板201に設けられている。そして、複数の画素Pに対応するように、カラーフィルタ層(図示無し)が対向基板202に設けられている。この画素領域PAにおいては、画素スイッチング素子が画素Pをスイッチング制御することによって、第1の偏光板206を介して背面において入射する照明光Rを変調する。たとえば、ポリシリコンを半導体薄膜とするTFTが、画素スイッチング素子として形成され、画素Pをスイッチング制御する。そして、その変調された照明光Rが、カラーフィルタ層によって着色され、第2の偏光板207を介して、正面側から出射し、画素領域PAにおいてカラー画像が表示される。
また、本実施形態の画素領域PAにおいては、複数の画素Pに対応するように、受光素子(図示無し)が形成されている。たとえば、フォトダイオード(図示無し)を含むように、受光素子が形成されている。そして、液晶パネル200においてバックライト300が設置された背面に対して反対側となる正面に、ユーザーの指やタッチペンなどの被検知体Fが接触または近接した際に、その被検知体Fによって反射される反射光Hを受光素子が受光し、受光データを生成するように構成されている。すなわち、対向基板202の側からTFTアレイ基板201の側へ向かう反射光Hを受光素子が受光し、光電変換することによって、受光データを生成する。
液晶パネル200において周辺領域CAは、図2に示すように、画素領域PAの周辺を囲うように位置している。この周辺領域CAにおいては、図2に示すように、表示用垂直駆動回路11と、表示用水平駆動回路12と、センサ用垂直駆動回路13と、センサ用水平駆動回路14とが、周辺回路として形成されている。たとえば、画素スイッチング素子31と同様に、ポリシリコンを半導体薄膜とするTFTが、この周辺回路を構成する周辺回路素子として形成されている。
そして、画素領域PAにおいて画素Pに対応するように設けられた複数の画素スイッチング素子を、表示用垂直駆動回路11および表示用水平駆動回路12が駆動し、画像表示を実行する。そして、これと共に、画素領域PAにおいて画素Pに対応するように設けられた複数の受光素子(図示無し)を、センサ用垂直駆動回路13とセンサ用水平駆動回路14とが駆動し、受光データを収集する。
具体的には、表示用垂直駆動回路11は、y方向において複数の画素Pに対応するように形成された画素スイッチング素子に、接続されている。そして、表示用垂直駆動回路11は、供給される制御信号に基づいて、そのy方向に並ぶ複数の画素スイッチング素子に、走査信号を、順次、供給する。ここでは、x方向に並ぶ複数の画素Pに対応して形成された複数の画素スイッチング素子のそれぞれにゲート線(図示無し)が接続され、そのゲート線が垂直方向yに並ぶ複数の画素Pに対応するように複数形成されており、表示用垂直駆動回路11は、その複数のゲート線を順次選択するように、走査信号を供給する。
表示用水平駆動回路12は、x方向において複数の画素Pに対応するように形成された
各画素スイッチング素子(図示無し)に接続されている。そして、表示用水平駆動回路1
2は、供給される制御信号に基づいて、そのx方向に並ぶ複数の画素スイッチング素子の
それぞれに、映像データ信号を順次供給する。ここでは、垂直方向yに並ぶ複数の画素P
に対応して形成された複数の画素スイッチング素子のそれぞれに信号線(図示無し)が接
続され、その信号線が水平方向xに並ぶ複数の画素Pに対応するように複数形成されてお
り、表示用水平駆動回路12は、その複数の信号線に、順次、映像データ信号を供給する
。そして、表示用垂直駆動回路11によって走査信号が供給された画素スイッチング素子
を介して、その映像データ信号が液晶層203に印加され、画像表示が実行される。
センサ用垂直駆動回路13は、y方向において複数の画素Pに対応するように形成された複数の受光素子(図示無し)に接続されている。そして、センサ用垂直駆動回路13は、供給される制御信号に基づいて、そのy方向に並ぶ複数の受光素子において、受光データを読み出す受光素子を選択するように走査信号を供給する。ここでは、x方向に並ぶ複数の受光素子のそれぞれに対応するように、ゲート線(図示無し)が設けられ、そのゲート線がy方向に並ぶ複数の受光素子に対応するように複数形成されており、センサ用垂直駆動回路13は、その複数のゲート線を順次選択するように走査信号を供給する。
センサ用水平駆動回路14は、x方向において複数の画素Pに対応するように形成された複数の受光素子(図示無し)に接続されている。そして、センサ用水平駆動回路14は、供給される制御信号に基づいて、そのy方向に並ぶ複数の受光素子から受光データを、順次、読み出す。ここでは、y方向に並ぶ複数の画素Pに対応して形成された複数の受光素子のそれぞれに、信号線(図示無し)が接続され、その信号線がx方向に並ぶ複数の画素Pに対応するように複数形成されており、センサ用水平駆動回路14は、その複数の信号線を介して受光素子から、順次、受光データを読み出す。具体的には、センサ用垂直駆動回路13によって走査信号が供給され、選択された受光素子から受光データを、順次、読み出す。
バックライト300は、図1に示すように、液晶パネル200の背面に対面しており、その液晶パネル200の背面に照明光Rを出射する。
具体的には、バックライト300は、液晶パネル200を構成するTFTアレイ基板201の側に配置されており、そのTFTアレイ基板201において対向基板202に対面している面に対して反対側の面に、照明光Rを照射する。つまり、バックライト300は、TFTアレイ基板201の側から対向基板202の側へ向かうように照明光Rを照明する。
データ処理部400は、図1に示すように、制御部401と、位置検出部402とを有する。データ処理部400は、コンピュータを含み、プログラムによってコンピュータが各部として動作するように構成されている。
データ処理部400の制御部401は、液晶パネル200とバックライト300との動作を制御するように構成されている。制御部401は、液晶パネル200に制御信号を供給することによって、液晶パネル200に複数設けられた画素スイッチング素子(図示無し)の動作を制御する。たとえば、線順次駆動を実行させる。また、制御部401は、外部から供給される駆動信号に基づいて、バックライト300に制御信号を供給することによって、バックライト300の動作を制御し、バックライト300から照明光Rを照射する。このように、制御部401は、液晶パネル200とバックライト300との動作を制御することによって、液晶パネル200の画素領域PAに画像を表示する。
このほかに、制御部401は、液晶パネル200に制御信号を供給することによって、液晶パネル200に位置センサ素子として複数設けられた受光素子(図示無し)の動作を制御し、その受光素子から受光データを収集する。たとえば、線順次駆動を実行させて、複数の受光素子から受光データを順次収集する。
データ処理部400の位置検出部402は、液晶パネル200に複数設けられた受光素子(図示無し)から収集した受光データに基づいて、液晶パネル200の正面側において、画素領域PAにユーザーの指やタッチペンなどの被検知体が接触または近接した位置を検出する。たとえば、受光データの信号強度が基準値よりも大きい座標位置を、被検知体Fが画素領域PAにおいて接触した座標位置として検出する。
(TFTアレイ基板の構成)
図3は、本発明にかかる実施形態1において、TFTアレイ基板201の要部を模式的に示す断面図である。
図3に示すように、TFTアレイ基板201は、ガラス基板201gを含む。ガラス基板201gは、光を透過する絶縁体の基板であり、ガラスにより形成されている。そして、このガラス基板201gにて対向基板202に対面する側の面には、図3に示すように、画素スイッチング素子31と、受光素子32と、周辺回路素子SKと、平坦化膜60aと、絶縁膜60bと、共通電極62aと、画素電極62bとが形成されている。
TFTアレイ基板201に設けられた各部について順次説明する。
画素スイッチング素子31は、図3に示すように、画素領域PAの表示領域TAに形成されている。
図4は、本発明にかかる実施形態1において、画素スイッチング素子31を示す断面図である。
図4に示すように、画素スイッチング素子31は、ゲート電極45と、ゲート絶縁膜46gと、半導体層48とを含み、LDD(Lightly Doped Drain)構造のボトムゲート型TFTとして形成されている。たとえば、Nチャネル型のTFTとして形成されている。
具体的には、画素スイッチング素子31において、ゲート電極45は、モリブデン(Mo),チタン(Ti)、タンタル(Ta)などの金属材料を用いて、層厚が60〜90nmになるように形成されている。ここでは、図4に示すように、ゲート電極45は、ガラス基板201gの面において、ゲート絶縁膜46gを介して、半導体層48のチャネル領域48Cに対面するように設けられている。
また、画素スイッチング素子31において、ゲート絶縁膜46gは、図4に示すように、たとえば、シリコン窒化膜46gaとシリコン酸化膜46gbとを積層して、ゲート電極45を被覆するように形成されている。ここでは、たとえば、シリコン窒化膜46gaを40nm厚、シリコン酸化膜46gbを50nm厚になるように形成する。
また、画素スイッチング素子31において、半導体層48は、たとえば、ポリシリコンで形成されている。たとえば、20〜160nm厚のポリシリコン薄膜を、半導体層48として形成する。この半導体層48においては、図4に示すように、ゲート電極45に対応するようにチャネル領域48Cが形成されると共に、そのチャネル領域48Cを挟むように一対のソース・ドレイン領域48A,48Bが形成されている。この一対のソース・ドレイン領域48A,48Bは、チャネル領域48Cを挟むように一対の低濃度不純物領域48AL,48BLが形成され、さらに、その低濃度不純物領域48AL,48BLよりも不純物の濃度が高い一対の高濃度不純物領域48AH,48BHが、その一対の低濃度不純物領域48AL,48BLを挟むように形成されている。
そして、画素スイッチング素子31において、ソース電極53とドレイン電極54とのそれぞれは、アルミニウムなどの導電材料を用いて形成されている。ここでは、図4に示すように、層間絶縁膜49が半導体層48を被覆するように設けられており、ソース電極53は、その層間絶縁膜49を貫通するコンタクトホールに導電材料が埋め込まれ、パターン加工されることで、一方のソース・ドレイン領域48Aに電気的に接続するように設けられている。そして、同様に、ドレイン電極54は、層間絶縁膜49を貫通するコンタクトホールに導電材料が埋め込まれ、パターン加工されることで、他方のソース・ドレイン領域48Bに電気的に接続するように設けられている。
受光素子32は、図3に示すように、画素領域PAのセンサ領域SAに形成されている。
図5は、本発明にかかる実施形態1において、受光素子32を示す断面図である。
図5に示すように、受光素子32は、PIN構造のフォトダイオードであり、ゲート電極43と、そのゲート電極43上に設けられたゲート絶縁膜46sと、そのゲート絶縁膜46sを介してゲート電極43に対面する半導体層47とを含む。
この受光素子32において、ゲート電極43は、たとえば、モリブデンなどの金属材料を用いて形成されており、遮光層としての機能が付加されている。ここでは、図5に示すように、ゲート電極43は、ガラス基板201gの面において、ゲート絶縁膜46sを介して、半導体層47のi層47iに対面するように設けられている。
また、受光素子32において、ゲート絶縁膜46sは、シリコン窒化膜46saとシリコン酸化膜46sbを積層して、ゲート電極43を被覆するように形成されている。ここでは、たとえば、シリコン窒化膜46saを40nm厚、シリコン酸化膜46sbを50nm厚になるように形成する。
また、受光素子32において、半導体層47は、たとえば、ポリシリコンで形成されている。たとえば、20〜160nm厚のポリシリコン薄膜を、半導体層47として形成する。そして、半導体層47は、図5に示すように、p層47pとn層47nとi層47iとを含む。ここでは、半導体層47は、p層47pとn層47nの間に、高抵抗のi層47iが介在するように設けられている。p層47pは、たとえば、ホウ素イオンなどのp型不純物がドープされている。また、i層47iは、光電変換層であって、受光面JSaを有し、その受光面JSaにおいて光を受光し、光電変換が実施される。また、n層47nは、リンイオンなどのn型不純物がドープされている。ここでは、n層47nは、リーク電流の低減化のために、n型不純物が高濃度にドープされた高濃度領域47nhと、高濃度領域47nhよりも低濃度にn型不純物がドープされた低濃度領域47nlとを有し、低濃度領域47nlが高濃度領域47nhとi層47iとの間に介在するように形成されている。
そして、受光素子32において、アノード電極51とカソード電極52とのそれぞれは、アルミニウムを用いて形成されている。ここでは、図5に示すように、層間絶縁膜49が半導体層47を被覆するように設けられており、アノード電極51は、その層間絶縁膜49を貫通するコンタクトホールに導電材料が埋め込まれ、パターン加工されることで、p層47pに電気的に接続するように設けられている。そして、同様に、カソード電極52は、層間絶縁膜49を貫通するコンタクトホールに導電材料が埋め込まれ、パターン加工されることで、n層47nに電気的に接続するように設けられている。
周辺回路素子SKは、図3に示すように、周辺領域CAに形成されている。
この周辺回路素子SKは、画素スイッチング素子31と同様に、ボトムゲート型TFTとして形成されている。たとえば、Pチャネル型のTFTとして形成されている。
平坦化膜60aは、図3に示すように、画素領域PAおよび周辺領域CAに形成されている。ここでは、平坦化膜60aは、画素スイッチング素子31と受光素子32と周辺回路素子SKとを被覆するようにガラス基板201gの面に形成されており、そのガラス基板201gの面に表面が沿うように平坦化している。たとえば、アクリル系樹脂を1〜3μm厚になるように成膜することによって、この平坦化膜60aが形成される。
絶縁膜60bは、図3に示すように、画素領域PAおよび周辺領域CAに形成されている。つまり、絶縁膜60bは、平坦化膜60aの表面において、受光素子32が設けられたセンサ領域SAに対応する領域に設けられている。また、絶縁膜60bは、平坦化膜60aの表面において、画素スイッチング素子31が形成された表示領域TAに対応する領域にて、共通電極62aを被覆するように設けられている。この絶縁膜60bは、たとえば、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜(SiOxNy)を用いて形成されいている。
共通電極62aは、画素領域PAにおいて複数の画素Pに共通する電極であり、図3に示すように、周辺領域CAに形成されず、画素領域PAの表示領域TAにおいて、平坦化膜60aの上に設けられている。共通電極62aは、いわゆる透明電極であって、たとえば、ITOを用いて形成されている。ここでは、共通電極62aは、絶縁膜60cを介して画素電極62bに対面している。本実施形態においては、共通電極62aは、画素領域PAのセンサ領域SAと、周辺領域CAとに形成されず、画素領域PAにおいて画像表示が実行される表示領域TAに形成されている。
画素電極62bは、画素スイッチング素子31に電気的に接続された電極であって、複数の画素Pに対応するように、画素領域PAにおいて、複数が設けられている。ここでは、画素電極62bは、図3に示すように、周辺領域CAに形成されず、画素領域PAの表示領域TAにおいて、共通電極62aを被覆するように形成された絶縁膜60bの上に設けられている。画素電極62bは、いわゆる透明電極であって、たとえば、ITOを用いて形成されており、画素スイッチング素子31のドレイン電極54に電気的に接続されている。そして、画素電極62bは、画素スイッチング素子31から映像信号として供給される電位によって、共通電極62aとの間において、横電界を生じさせ、液晶層203に電圧を印加する。
図6は、本発明にかかる実施形態1において、画素電極62bを示す平面図である。
本実施形態においては、液晶パネル200がFFS方式であるので、画素電極62bは、図6に示すように、TFTアレイ基板201において対向基板202に対面するxy面において、櫛歯形状に形成されている。
具体的には、図6に示すように、画素電極62bは、基幹部62bkと、枝部62beとを有する。
基幹部62bkは、図6に示すように、x方向に延在している。そして、たとえば、基幹部62bkの中央部分において、コンタクト(図示無し)が設けられ、そのコントクトによって、画素スイッチング素子31のドレイン電極に電気的に接続されている。
枝部62beは、図6に示すように、y方向に延在している。この枝部62beは、図6に示すように、x方向において、複数が間隔を隔てて並ぶように配置されており、その複数のそれぞれは、一端部が基幹部62bkに接続され、y方向において互いに平行になるように延在している。
(バックライトの構成)
図7は、本発明にかかる実施形態1において、バックライト300を模式的に示す断面図である。図8は、本発明にかかる実施形態1において、バックライト300の要部を模式的に示す斜視図である。
図7に示すように、バックライト300は、光源301と、導光板302とを有しており、液晶パネル200の画素領域PAの全面を照明するように、照明光Rを出射する。
光源301は、図7に示すように、光を照射する照射面ESを含み、この照射面ESが、導光板302において光が入射される入射面ISに対面するように配置されている。ここでは、導光板302の側面に設けられている入射面ISに、光源301の照射面ESが対面している。そして、光源301は、制御信号が制御部401から供給され、その制御信号に基づいて、発光動作を実施するように構成されている。
本実施形態においては、光源301は、図8に示すように、可視光源301aと、赤外光源301bとを有する。
可視光源301aは、たとえば、白色LEDであり、白色の可視光線を照射するように構成されている。この可視光源301aは、図8に示すように、導光板302の入射面ISに照射面ESが対面するように配置されており、その導光板302の入射面ISに照射面ESから可視光線を照射する。ここでは、可視光源301aは、複数であり、その複数が、導光板302の入射面ISに沿うように並べられて配置されている。
赤外光源301bは、たとえば、赤外線LEDであり、赤外光線を照射するように構成
されている。この赤外光源301bは、図8に示すように、導光板302の入射面ISに
照射面ESが対面するように配置されており、その導光板302の入射面ISに照射面E
Sから赤外光線を照射する。たとえば、中心波長が850nmである赤外光線を照射する
。ここでは、赤外光源301bは、たとえば、単数であり、可視光源301aが設けられ
た導光板302の入射面ISにおいて、その可視光源301aと並ぶように配置されてい
る。本実施形態においては、図8に示すように、赤外光源301bは、可視光源301a
が設けられた導光板302の入射面ISにおいて、略中央部分になるように配置されてい
る。
導光板302は、図7に示すように、入射面ISに光源301の照射面ESが対面するように設けられており、その照射面ESから照射された光が入射される。そして、導光板302は、その入射面ISに入射された光を導光する。そして、その導光した光を、入射面ISに対して直交するように設けられた出射面PS1から照明光Rとして出射する。導光板302は、液晶パネル200の背面に対面するように配置され、その液晶パネル200の背面に向かって、出射面PS1から照明光Rを出射する。この導光板302は、たとえば、アクリル樹脂など、光透過性が高い透明な材料を用いて、射出成型により形成される。
本実施形態においては、導光板302は、可視光源301aから出射された可視光線と、赤外光源301bから出射された赤外光線との両者が、入射面ISに入射され、その入射面ISから入射された可視光線と赤外光線とを導光する。そして、その導光した可視光線と赤外光線とが、出射面PS1から照明光Rとして出射される。そして、上記のように、透過型の液晶パネル200の画素領域PAにおいて画像が表示される。
導光板302は、図7に示すように、光学フィルム303と反射フィルム304とが設けられている。
光学フィルム303は、図7に示すように、導光板302において出射面PS1に対面するように設けられている。光学フィルム303は、導光板302の出射面PS1から出射される照明光Rを受け、その光学特性を変調するように構成されている。
本実施形態においては、光学フィルム303は、拡散シート303aとプリズムシート303bとを有しており、拡散シート303aとプリズムシート303bとが導光板302の側から順次配置されている。そして、拡散シート303aは、導光板302の出射面PSから出射される光を拡散し、プリズムシート303bは、その拡散された光を導光板302の出射面PSの法線方向zに沿うように集光する。このようにすることで、光学フィルム303は、導光板302から出射された光を、平面光の照明光Rとして液晶パネル200の裏面へ出射する。
反射フィルム304は、図7に示すように、導光板302において出射面PSに対して反対側に位置する面に対面するように設けられている。反射フィルム304は、導光板302において出射面PS1に対して反対側に位置する面PS2から出射される光を受けて、導光板302の出射面PS1の側へ、その光を反射する。
(動作)
上記の液晶表示装置100において、被検知体Fとして人体の指が液晶パネル200の画素領域PAに接触もしくは移動された際に、その被検知体Fから得られる受光データに基づいて、被検知体Fの位置を検出する際の動作について説明する。
図9と図10は、本発明に係る実施形態1において、被検知体Fとして人体の指が液晶パネル200の画素領域PAに接触もしくは移動された際に、その被検知体Fから得られる受光データに基づいて、被検知体Fの位置を検出する際の様子を模式的に示す図である。ここで、図9は、液晶層203への電圧の印加がオフ状態である場合を示しており、一方で、図10は、液晶層203への電圧の印加がオン状態である場合を示している。図9と図10においては、要部を記載し、その他の部分については、記載を省略している。また、図9と図10において、(a)は、断面図であり、(b)は平面図である。
液晶層203への電圧の印加がオフ状態である場合について説明する。
この場合には、図9(a),(b)に示すように、液晶パネル200の表示領域TAにおいては、液晶層203は、水平配向された液晶分子の長尺方向が、たとえば、y方向に沿っている。本実施形態においては、表示方式がノーマリ・ブラック方式になるように、各部が構成されている。このため、液晶パネル200の表示領域TAにおいては、バックライト300から照明された照明光Rにおいて、可視光線VRは、第2の偏光板207を透過しないで吸収され、黒表示が実施される。
一方で、バックライト300から照明された照明光Rにおいて、赤外光線IRは、第2の偏光板207を透過する。
これに対して、液晶パネル200のセンサ領域SAにおいては、図9(a),(b)に示すように、液晶層203は、表示領域TAの場合と同様に、水平配向された液晶分子の長尺方向が、たとえば、y方向に沿っている。このため、バックライト300から照明された照明光Rにおいても、可視光線VRは、液晶パネル200を透過しない。
一方で、バックライト300から照明された照明光Rにおいて、赤外光線IRは、センサ領域SAにて第2の偏光板207を透過する。このため、人体の指などの被検知体Fが画素領域PAに接触もしくは移動された場合には、図9(a)に示すように、その透過した赤外光線IRが、被検知体Fによって反射される。照明光Rの光路にある平坦化膜60aなどの各部材は、赤外光線IRに対する吸収係数が小さく、ほぼゼロであるので、反射光Hは、赤外光線IRを多く含んでいる。このため、その赤外光線IRを多く含む反射光Hを、液晶パネル200に設けられた受光素子32が受光する。
ここでは、受光面JSaへ向かう反射光Hを受光素子32が受光面JSaで受光し、光電変換する。そして、その光電変換によって生じた電荷による受光データが、周辺回路によって読み出される。
そして、上述したように、その読み出した受光データを用いて、位置検出部402が、液晶パネル200の正面側において画素領域PAに位置する被検知体Fの像をイメージングし、そのイメージングした画像から、被検知体Fの位置を検出する。
液晶層203への電圧の印加がオン状態である場合について説明する。
この場合には、図10(a),(b)に示すように、液晶パネル200の表示領域TAにおいては、液晶層203は、水平配向された液晶分子の長尺方向が、y方向とは異なる方向に傾く。このため、液晶パネル200の表示領域TAにおいては、バックライト300から照明された照明光Rにおいて、可視光線VRは、第2の偏光板207を透過し、白表示が実施される。また、バックライト300から照明された照明光Rにおいて、赤外光線IRについても、第2の偏光板207を透過する。
これに対して、液晶パネル200のセンサ領域SAにおいては、画素電極62bおよび共通電極62aが形成されておらず、液晶層203に電圧が印加されないため、液晶層203への電圧の印加がオフ状態である場合と同様に、液晶層203は、水平配向された液晶分子の長尺方向が、たとえば、y方向に沿っている。このため、バックライト300から照明された照明光Rにおいて、可視光線VRは、液晶パネル200を透過しない。
一方で、バックライト300から照明された照明光Rにおいて、赤外光線IRは、上記と同様に、図10に示すように、センサ領域SAにて第2の偏光板207を透過する。このため、人体の指などの被検知体Fが画素領域PAに接触もしくは移動された場合には、図10に示すように、その透過した赤外光線IRが、被検知体Fによって反射され、その反射光Hを、液晶パネル200に設けられた受光素子32が受光する。そして、受光面JSaへ向かう反射光Hを受光素子32が受光面JSaで受光し、光電変換することによって生ずる受光データが、周辺回路によって読み出される。
そして、上述したように、その受光素子32から読み出した受光データを用いて、位置検出部402が、液晶パネル200の正面側において画素領域PAに位置する被検知体Fの像をイメージングし、そのイメージングした画像から、被検知体Fの位置を検出する。
(製造方法)
上記の液晶パネル200について製造する製造方法を説明する。
図11と図12と図13とのそれぞれは、本発明にかかる実施形態1において、液晶パ
ネル200について製造する際の製造工程の要部を示す断面図である。図11と図12と
図13とにおいては、本実施形態の液晶パネル200を製造する際において、TFTアレ
イ基板201を製造する製造工程について、図11(A),図11(B),図12(C)
,図12(D),図13(E),図13(F)の順で示している。
まず、図11(A)に示すように、ガラス基板201gの表面に画素スイッチング素子31と受光素子32と周辺回路素子SKとの各半導体素子を形成する。
ここでは、上述したように、たとえば、ポリシリコンを半導体薄膜としたボトムゲート構造のTFTを、画素スイッチング素子31および周辺回路素子SKとして形成する。また、同様に、たとえば、ポリシリコンを半導体薄膜としたPIN構造のフォトダイオードを、受光素子32として形成する。本実施形態においては、各半導体素子を形成する領域を被覆するように、ポリシリコン膜を成膜した後に、各半導体素子を構成する半導体層のパターン形状に対応するように、そのポリシリコン膜をパターン加工することによって、各半導体素子について製造する。
具体的には、画素領域PAの表示領域TAに画素スイッチング素子31を形成する。また、画素領域PAのセンサ領域SAに受光素子32を形成する。また、周辺領域CAに周辺回路を構成する周辺回路素子SKを形成する。
そして、図11(A)に示すように、ガラス基板201gの表面に平坦化膜60aを形成する。
ここでは、画素領域PAおよび周辺領域CAにおいて、画素スイッチング素子31と受光素子32と周辺回路素子SKとを被覆するように、平坦化膜60aをガラス基板201gの面に形成し、そのガラス基板201gの面に沿うように表面を平坦化している。
たとえば、アクリル系樹脂を1〜3μm厚になるように成膜することによって、この平坦化膜60aを形成する。
つぎに、図11(B)に示すように、第1の透明導電膜62atを形成する。
ここでは、ITOなどの透明な導電材料を用いて、平坦化膜60aを被覆するように、この第1の透明導電膜62atを形成する。
具体的には、画素スイッチング素子31が形成された表示領域TAと、受光素子32が形成されたセンサ領域SAと、周辺回路素子SKが形成された周辺領域CAとを被覆するように、ガラス基板201gの面に形成された平坦化膜60aの表面に、第2の透明導電膜62btを形成する。
つぎに、図12(C)に示すように、共通電極62aを形成する。
ここでは、第1の透明導電膜62atをパターン加工することで、共通電極62aを形成する。
具体的には、画素スイッチング素子31が形成された表示領域TAにおいては、第1の透明導電膜62atを残し、受光素子32が形成されたセンサ領域SAと、周辺回路素子SKとが形成された周辺領域CAとにおいては、第1の透明導電膜62atを除去するように、第1の透明導電膜62atをリソグラフィ技術によってパターン加工し、ガラス基板201gの面に共通電極62aを形成する。たとえば、第1の透明導電膜62atをウェットエッチング処理し、パターン加工することによって、共通電極62aを形成する。
つぎに、図12(D)に示すように、絶縁膜60bを形成する。
ここでは、たとえば、シリコン窒化膜を、絶縁膜60bとして、共通電極62aを被覆
するように形成する。
具体的には、画素スイッチング素子31が形成された表示領域TAと、受光素子32が形成されたセンサ領域SAと、周辺回路素子SKが形成された周辺領域CAとを被覆するように、ガラス基板201gの面に絶縁膜60bを形成する。
つぎに、図13(E)に示すように、第2の透明導電膜62btを形成する。
ここでは、ITOなどの透明な導電材料を用いて、絶縁膜60bを被覆するように、第2の透明導電膜62btを形成する。
具体的には、画素スイッチング素子31が形成された表示領域TAと、受光素子32が形成されたセンサ領域SAと、周辺回路素子SKが形成された周辺領域CAとを被覆するように、ガラス基板201gの面に第2の透明導電膜62btを形成する。
つぎに、図13(F)に示すように、画素電極62bを形成する。
ここでは、第2の透明導電膜62btをリソグラフィ技術によってパターン加工することで、画素電極62bを形成する。
具体的には、ガラス基板201gの面において、画素スイッチング素子31が形成された表示領域TAに対応するように、画素電極62bを形成する。本実施形態においては、上述したように、平面構造が櫛歯状になるように、第2の透明導電膜62btをウェットエッチング処理でパターン加工することによって、画素電極62bを形成する。
そして、上記のように各部が形成されたTFTアレイ基板を、別途形成した対向基板202に貼り合わせる。ここでは、貼り合わせるに当たり、TFTアレイ基板と対向基板とにおいて対面させる面のそれぞれに、たとえば、ポリイミドで配向膜を形成した後に、その配向膜をラビング処理する。そして、TFTアレイ基板と対向基板とを、間隔を隔てて対面するように貼り合わせる。
その後、そのTFTアレイ基板と対向基板との間の間隔に液晶を注入し、液晶層を配向させて液晶パネルを形成する。そして、偏光板、バックライトなどの周辺機器を実装して液晶表示装置を完成する。
以上のように、本実施形態においては、画素領域PAにて受光素子32が設けられたセンサ領域SAにおいて、平坦化膜60aの表面に絶縁膜60bを形成するが、そのセンサ領域SAにおいて平坦化膜60aの表面に形成された絶縁膜60bを除去するドライエッチング処理については、実施をしない。
このため、ドライエッチング処理の実施によって絶縁膜60bを除去した場合には、前述したように、そのドライエッチング処理におけるプラズマによって、受光素子32にダメージが与えられ、受光素子32の光感度が劣化し、暗電流の発生が増加する不具合が発生する場合があるが、本実施形態においては、このドライエッチング処理について実施をしないため、この不具合の発生を防止できる。
図14は、本発明にかかる実施形態における受光素子の光電流−バイアス電圧特性を示す図である。一方で、図15は、本発明にかかる実施形態と異なり、図29および図30において示したように、平坦化膜60aの表面に形成された絶縁膜60bをドライエッチング処理で除去した場合における受光素子の光電流−バイアス電圧特性を示す図である。図14と図15とにおいて、横軸は、バイアス電圧Vnp(V)を示し、縦軸は、電流Inp(A)であり、光電流と暗電流とのそれぞれを示している。ここでは、一定の光量の照射下で、受光素子32のn層47nとゲート電極43への電位を同電位にし、n層47nとp層47pとの間に印加する逆方向バイアス電圧を変化させて、本特性を測定した。
図14と図15とに示すように、絶縁膜60bをドライエッチング処理で除去しない場合と、絶縁膜60bをドライエッチング処理で除去した場合とを比較すると、低バイアス電圧において得られる光電流が異なる。ここでは、本実施形態のように、絶縁膜60bをドライエッチング処理で除去しない場合は、絶縁膜60bをドライエッチング処理で除去した場合と比較して、低バイアス電圧においても、高い値の光電流が得られる。本実施形態のように絶縁膜60bをドライエッチング処理で除去しない場合においては、ドライエッチング処理におけるプラズマによって受光素子32にダメージが与えられないために、PIN接合部で欠陥準位が発生しない。よって、本実施形態においては、光照射時に欠陥準位において電子−正孔対がトラップされることがないので、上記のように好適な結果を得ることができる。
また、図14と図15とに示すように、本実施形態のように、絶縁膜60bをドライエッチング処理で除去しない場合は、絶縁膜60bをドライエッチング処理で除去した場合と比較して、暗電流の発生が少ない。上記のように、絶縁膜60bをドライエッチング処理で除去しない場合においては、ドライエッチング処理におけるプラズマによって受光素子32にダメージが与えられないために、PIN接合部で欠陥準位が発生しない。よって、本実施形態においては、逆バイアス時に、その欠陥準位を介してリーク電流が増大することがないので、上記のような好適な結果を得ることができる。
したがって、本実施形態は、受光素子32の光感度が向上し、暗電流の発生を抑制することができる。
また、本実施形態においては、有機材料の平坦化膜60a上に無機材料の絶縁膜60bを積層しているので、外部環境から水分の浸入を阻止する能力が高いため、耐湿性を向上できる。受光素子32に水分が浸入すると暗電流が増加する場合があるが、本実施形態においては、上記のように、耐湿性を向上させる効果があるので、良好な受光素子特性を実現することができる。
また、本実施形態においては、周辺回路を形成する周辺領域CAにおいて、平坦化膜60a上に、共通電極などの透明導電膜を形成していない。周辺回路上に透明導電膜が存在していると、回路の寄生容量が増大して負荷が重くなり、消費電力が増大する。しかし、上記のように、周辺領域CAにおいては、平坦化膜60a上に透明導電膜を形成していないので、この不具合の発生を防止することができる。
また、本実施形態においては、バックライト300が可視光線VRの他に、赤外光線IRを含むように、照明光Rを出射する。このため、暗い環境下、または、輝度の低い画像を表示する時においても、その赤外光線IRを、指またはスタイラスの先端にて反射させた光を検知することにより、その指またはスタイラスの位置情報を、高いS/N比で検出できる。よって、夜景のような輝度が低い画面がバックグラウンドであっても誤検知の確率が低く、グラフィカルユーザーインターフェースのデザイン自由度が増すとともに、信頼性が高いタッチパネル内蔵表示装置を実現することが可能である。
<実施形態2>
以下より、本発明にかかる実施形態2について説明する。
図16は、本発明にかかる実施形態2において、画素領域PAにて受光素子32が設けられたセンサ領域SAを示す断面図である。
本実施形態は、図16に示すように、センサ領域SAに共通電極62aが形成されている。この点を除き、本実施形態は、実施形態1と同様である。このため、重複する個所については、説明を省略する。
本実施形態においては、共通電極62aは、画素領域PAの表示領域TAの他に、図1
6に示すように、センサ領域SAにおいても形成されている。ここでは、センサ領域SA
においても、表示領域TAと同様に、共通電極62aは、絶縁膜60bと平坦化膜60a
との間に介在するように形成されている。
以上のように、本実施形態は、実施形態1と異なり、センサ領域SAに共通電極62aが形成されている。しかし、本実施形態は、実施形態1と同様に、画素領域PAにて受光素子32が設けられたセンサ領域SAにおいて、平坦化膜60aの表面に絶縁膜60bを形成するが、そのセンサ領域SAにおいて平坦化膜60aの表面に形成された絶縁膜60bを除去するドライエッチング処理については、実施をせずに、平坦化膜60aの表面に絶縁膜60bを残している。
したがって、本実施形態は、実施形態1と同様に、受光素子32の光感度が向上し、暗電流の発生を抑制することができる。
特に、ドライエッチング処理にて共通電極62aにパターン加工する際においては、上記と同様な不具合が発生する場合があるが、本実施形態においては、センサ領域SAに共通電極62aを残すので、そのドライエッチング処理によるダメージが受光素子32に与えらないため、好適である。
また、本実施形態においては、センサ領域SA上に共通電極62aを残しており、この
共通電極62aが電界シールドとして働くために、センサ上部領域に存在する配線等から
印加され得る、意図しない電界を遮蔽可能であるので、センサ性能への悪影響を防止する
ことができる。また、共通電極62aをセンサ毎に分離すれば、意図的に電界を印加させ
て光電変換層であるi層47iの空乏層を変調し、光感度を増大させることも可能になる
。
<実施形態3>
以下より、本発明にかかる実施形態3について説明する。
図17は、本発明にかかる実施形態3において、画素領域PAにて受光素子32が設けられたセンサ領域SAを示す断面図である。
本実施形態は、図17に示すように、センサ領域SAに透明導電層62Tが設けられている。この点を除き、本実施形態は、実施形態2と同様である。このため、重複する個所については、説明を省略する。
本実施形態においては、透明導電層62Tは、図17に示すように、画素領域PAの表センサ域RAにおいて、共通電極62aを被覆するように形成された絶縁膜60bの上に設けられている。透明導電層62Tは、画素電極62bと同様に、たとえば、ITOを用いて形成されている。
具体的には、実施形態1において図13(E)に示すように形成された第2の透明導電膜62btから画素電極62bを形成する際に、センサ域RAに設けられた第2の透明導電膜62btを残すように、第2の透明導電膜62btについてパターン加工をし、この透明導電層62Tを形成する。
以上のように、本実施形態は、実施形態2と異なり、センサ領域SAに透明導電層62Tが設けられている。しかし、本実施形態は、実施形態1および2と同様に、画素領域PAにて受光素子32が設けられたセンサ領域SAにおいて、平坦化膜60aの表面に絶縁膜60bを形成するが、そのセンサ領域SAにおいて平坦化膜60aの表面に形成された絶縁膜60bを除去するドライエッチング処理については、実施をせずに、平坦化膜60aの表面に絶縁膜60bを残している。
したがって、本実施形態は、実施形態1および2と同様に、受光素子32の光感度が向上し、暗電流の発生を抑制することができる。
特に、ドライエッチング処理にて画素電極62bにパターン加工する際においては、上記と同様な不具合が発生する場合があるが、本実施形態においては、センサ領域SAに透明導電層62Tを残すので、そのドライエッチング処理によるダメージが受光素子32に与えらないため、好適である。
本実施形態では、共通電極62a上に、更に透明導電層62Tを形成しているので、共通電極62aと透明導電層62Tとの間に静電容量が形成される。従って、実施形態2で記載した効果に加えて、例えば、センサの蓄積容量、または、画素電極の付加容量などのような、回路素子の一部として使用することも可能である。
<実施形態4>
以下より、本発明にかかる実施形態4について説明する。
図18は、本発明にかかる実施形態4において、画素領域PAにて画素スイッチング素子31が設けられた表示領域TAを示す断面図である。図19は、本発明にかかる実施形態4において、画素領域PAにて受光素子32が設けられたセンサ領域SAを示す断面図である。図20は、本発明にかかる実施形態4において、受光素子32を示す平面図である。図21は、本発明にかかる実施形態4において、周辺回路素子SKが設けられた周辺領域CAを示す断面図である。
本実施形態は、図18に示すように、画素スイッチング素子31の構成が実施形態1と異なる。また、本実施形態は、図19および図20に示すように、受光素子32の構成が実施形態1と異なる。また、図21に示すように、周辺回路素子SKの構成が、実施形態1と異なる。この点を除き、本実施形態は、実施形態1と同様である。このため、重複する個所については、説明を省略する。
画素スイッチング素子31は、実施形態1と異なり、ダブルゲートTFTであり、図18に示すように、第1のTFT31aと、第2のTFT31bとを有する。
画素スイッチング素子31を構成する第1のTFT31aは、図18に示すように、トップゲート構造であって、遮光層SYaと、ゲート電極45aと、ゲート絶縁膜46zaと、半導体層48aとを含む。
第1のTFT31aにおいて、遮光層SYaは、たとえば、モリブデンなどの金属材料を用いて、ガラス基板201g上に形成されており、液晶パネル200の裏面側から入射する光を遮光する。ここでは、図18に示すように、遮光層SYaは、絶縁膜46を介して、半導体層48aのチャネル領域48Caに対面するように設けられている。
また、第1のTFT31aにおいて、ゲート電極45aは、たとえば、アルミニウムなどの金属材料を用いて形成されている。ここでは、図18に示すように、ゲート電極45aは、ガラス基板201gの面において、ゲート絶縁膜46zaを介して、半導体層48aのチャネル領域48Caに対面するように設けられている。
また、第1のTFT31aにおいて、ゲート絶縁膜46zaは、図18に示すように、たとえば、シリコン酸化膜であり、半導体層48aのチャネル領域48Caとゲート電極45aとの間に介在するように形成されている。
また、第1のTFT31aにおいて、半導体層48aは、たとえば、ポリシリコンで形成されている。この半導体層48aにおいては、図18に示すように、ゲート電極45aに対応するようにチャネル領域48Caが形成されている。ここでは、シリコン窒化膜46gaとシリコン酸化膜46gbとが積層されて形成された絶縁膜46を介して、チャネル領域48Caが遮光層SYaに対面するように、形成されている。また、半導体層48aは、チャネル領域48Caを挟むように一対のソース・ドレイン領域48Aa,48Baが形成されている。この一対のソース・ドレイン領域48Aa,48Baは、チャネル領域48Caを挟むように一対の低濃度不純物領域48ALa,48BLaが形成され、さらに、その低濃度不純物領域48ALa,48BLaよりも不純物の濃度が高い一対の高濃度不純物領域48AHa,48BHaが、その一対の低濃度不純物領域48ALa,48BLaを挟むように形成されている。
そして、画素スイッチング素子31を構成する第2のTFT31bは、図18に示すように、第1のTFT31aと同様に、トップゲート構造であって、遮光層SYbと、ゲート電極45bと、ゲート絶縁膜46zbと、半導体層48bとを含む。
第2のTFT31bにおいて、遮光層SYbは、第1のTFT31aの遮光層SYaと同様に、たとえば、モリブデンなどの金属材料を用いて、ガラス基板201g上に形成されており、液晶パネル200の裏面側から入射する光を遮光する。ここでは、図18に示すように、遮光層SYbは、絶縁膜46を介して、半導体層48bのチャネル領域48Cbに対面するように設けられている。
また、第2のTFT31bにおいて、ゲート電極45bは、第1のTFT31aのゲート電極45aと同様に、たとえば、アルミニウムなどの金属材料を用いて形成されている。ここでは、図18に示すように、ゲート電極45bは、ガラス基板201gの面において、ゲート絶縁膜46zbを介して、半導体層48bのチャネル領域48Cbに対面するように設けられている。
また、第2のTFT31bにおいて、ゲート絶縁膜46zbは、第1のTFT31aのゲート絶縁膜46zaと同様に、図18に示すように、たとえば、シリコン酸化膜であり、半導体層48bのチャネル領域48Cbとゲート電極45bとの間に介在するように形成されている。
また、第2のTFT31bにおいて、半導体層48bは、第1のTFT31aの半導体層48aと同様に、たとえば、ポリシリコンで形成されている。この半導体層48bにおいては、図18に示すように、ゲート電極45bに対応するようにチャネル領域48Cbが形成されている。ここでは、シリコン窒化膜46gaとシリコン酸化膜46gbとが積層されて形成された絶縁膜46を介して、チャネル領域48Cbが遮光層SYbに対面するように、形成されている。また、半導体層48bは、そのチャネル領域48Cbを挟むように一対のソース・ドレイン領域48Ab,48Bbが形成されている。この一対のソース・ドレイン領域48Ab,48Bbは、チャネル領域48Cbを挟むように一対の低濃度不純物領域48ALb,48BLbが形成され、さらに、その低濃度不純物領域48ALb,48BLbよりも不純物の濃度が高い一対の高濃度不純物領域48AHb,48BHbが、その一対の低濃度不純物領域48ALb,48BLbを挟むように形成されている。
この画素スイッチング素子31においては、図18に示すように、第1のTFT31aの半導体層48aと、第2のTFT31bの半導体層48bとが、一体で形成されており、第1のTFT31aのソース・ドレイン領域48Baと、第2のTFT31bのソース・ドレイン領域48Abとが隣接しており、互いに電気的に接続された状態になっている。
そして、この画素スイッチング素子31においては、ソース電極53は、第1のTFT31aにおいて、第2のTFT31bに接続されたソース・ドレイン領域48Baとは異なるソース・ドレイン領域48Aaに電気的に接続するように設けられている。また、ドレイン電極54は、第2のTFT31bにおいて、第1のTFT31aに接続されたソース・ドレイン領域48Abとは異なるソース・ドレイン領域48Bbに電気的に接続するように設けられている。ここでは、ソース電極53とドレイン電極54とのそれぞれは、実施形態1と同様にして、アルミニウムなどの導電材料を用いて形成されている。
受光素子32は、図19と図20に示すように、遮光層SYと、ゲート電極43と、ゲート絶縁膜46oxと、半導体層47とを含み、実施形態1と異なり、トップゲート構造である。
この受光素子32において、遮光層SYは、たとえば、モリブデンなどの金属材料を用いて、ガラス基板201g上に形成されており、液晶パネル200の裏面側から入射する光を遮光する。ここでは、図19に示すように、遮光層SYは、絶縁膜46を介して、半導体層47のi層47iに対面するように設けられている。
受光素子32において、ゲート電極43は、たとえば、アルミニウムなどの金属材料を用いて形成されている。ここでは、図19に示すように、ゲート電極43は、半導体層47において遮光層SYが形成されている面とは反対側において、ゲート絶縁膜46oxを介して、半導体層47のi層47iに対面するように設けられている。本実施形態においては、ゲート電極43は、正面側から入射する光が遮光されずに半導体層47のi層47iの面に入射するように、半導体層47のi層47iに対面する面が、その半導体層47のi層47iの面よりも小さくなるように形成されている。つまり、ゲート電極43は、半導体層47のi層47iの面の全体を被覆せずに、一部のみを被覆するように形成されている。
また、受光素子32において、ゲート絶縁膜46oxは、たとえば、シリコン酸化膜であり、半導体層47のi層47iとゲート電極43との間に介在するように形成されている。
また、受光素子32において、半導体層47は、実施形態1と同様に、たとえば、ポリ
シリコンで形成されており、図19に示すように、p層47pとn層47nとi層47i
とを含む。ここでは、シリコン窒化膜46saとシリコン酸化膜46sbとが積層されて
形成された絶縁膜46を介して、i層47iが遮光層SYaに対面するように、半導体層
47が、形成されている。
そして、受光素子32において、アノード電極51とカソード電極52とのそれぞれは、実施形態1と同様に、アルミニウムを用いて形成されている。ここでは、図19に示すように、層間絶縁膜49が半導体層47を被覆するように設けられており、アノード電極51は、その層間絶縁膜49を貫通するコンタクトホールに導電材料が埋め込まれ、パターン加工されることで、p層47pに電気的に接続するように設けられている。そして、同様に、カソード電極52は、層間絶縁膜49を貫通するコンタクトホールに導電材料が埋め込まれ、パターン加工されることで、n層47nに電気的に接続するように設けられている。
周辺回路素子SKは、図21に示すように、たとえば、第3のTFT31cと、第4のTFT31dとを有する。
周辺回路素子SKを構成する第3のTFT31cは、図21に示すように、トップゲート構造であって、遮光層SYcと、ゲート電極45cと、ゲート絶縁膜46zcと、半導体層48cとを含み、Nチャネル型のTFTとして形成されている。
第3のTFT31cにおいて、遮光層SYcは、たとえば、モリブデンなどの金属材料を用いて、ガラス基板201gの上に形成されており、液晶パネル200の裏面側から入射する光を遮光する。ここでは、図21に示すように、遮光層SYcは、絶縁膜46を介して、半導体層48cのチャネル領域48Ccに対面するように設けられている。
また、第3のTFT31cにおいて、ゲート電極45cは、たとえば、アルミニウムなどの金属材料を用いて形成されている。ここでは、図21に示すように、ゲート電極45cは、ガラス基板201gの面において、ゲート絶縁膜46zcを介して、半導体層48cのチャネル領域48Ccに対面するように設けられている。
また、第3のTFT31cにおいて、ゲート絶縁膜46zcは、図21に示すように、たとえば、シリコン酸化膜であり、半導体層48cのチャネル領域48Ccとゲート電極45cとの間に介在するように形成されている。
また、第3のTFT31cにおいて、半導体層48cは、たとえば、ポリシリコンで形成されている。この半導体層48cにおいては、図21に示すように、ゲート電極45cに対応するようにチャネル領域48Ccが形成されている。ここでは、シリコン窒化膜46gaとシリコン酸化膜46gbとが積層されて形成された絶縁膜46を介して、チャネル領域48Ccが遮光層SYcに対面するように、形成されている。また、半導体層48cは、チャネル領域48Ccを挟むように一対のソース・ドレイン領域48Ac,48Bcが形成されている。この一対のソース・ドレイン領域48Ac,48Bcは、チャネル領域48Ccを挟むように一対の低濃度不純物領域48ALc,48BLcが形成され、さらに、その低濃度不純物領域48ALc,48BLcよりも不純物の濃度が高い一対の高濃度不純物領域48AHc,48BHcが、その一対の低濃度不純物領域48ALc,48BLcを挟むように形成されている。ここでは、半導体層48cにn型不純物をドープすることで一対のソース・ドレイン領域48Ac,48Bcを形成することによって、nチャネル型のTFTとして第3のTFT31cが形成されている。
そして、周辺回路素子SKを構成する第4のTFT31dは、図21に示すように、第3のTFT31cと同様に、トップゲート構造であって、遮光層SYdと、ゲート電極45dと、ゲート絶縁膜46zdと、半導体層48dとを含み、pチャネル型のTFTとして形成されている。
第4のTFT31dにおいて、遮光層SYdは、第3のTFT31cの遮光層SYcと同様に、たとえば、モリブデンなどの金属材料を用いて、ガラス基板201g上に形成されており、液晶パネル200の裏面側から入射する光を遮光する。ここでは、図21に示すように、遮光層SYdは、絶縁膜46を介して、半導体層48dのチャネル領域48Cdに対面するように設けられている。
また、第4のTFT31dにおいて、ゲート電極45dは、第3のTFT31cのゲート電極45cと同様に、たとえば、アルミニウムなどの金属材料を用いて形成されている。ここでは、図21に示すように、ゲート電極45dは、ガラス基板201gの面において、ゲート絶縁膜46zdを介して、半導体層48dのチャネル領域48Cdに対面するように設けられている。
また、第4のTFT31dにおいて、ゲート絶縁膜46zdは、第3のTFT31cのゲート絶縁膜46zcと同様に、図21に示すように、たとえば、シリコン酸化膜であり、半導体層48dのチャネル領域48Cdとゲート電極45dとの間に介在するように形成されている。
また、第4のTFT31dにおいて、半導体層48dは、第3のTFT31cの半導体層48cと同様に、たとえば、ポリシリコンで形成されている。この半導体層48dにおいては、図21に示すように、ゲート電極45dに対応するようにチャネル領域48Cdが形成されている。ここでは、シリコン窒化膜46gaとシリコン酸化膜46gbとが積層されて形成された絶縁膜46を介して、チャネル領域48Cdが遮光層SYdに対面するように、形成されている。また、半導体層48dは、そのチャネル領域48Cdを挟むように一対のソース・ドレイン領域48Ad,48Bdが形成されている。この一対のソース・ドレイン領域48Ad,48Bdは、チャネル領域48Cdを挟むように一対の低濃度不純物領域48ALd,48BLdが形成され、さらに、その低濃度不純物領域48ALd,48BLdよりも不純物の濃度が高い一対の高濃度不純物領域48AHd,48BHdが、その一対の低濃度不純物領域48ALd,48BLdを挟むように形成されている。ここでは、半導体層48dにp型不純物をドープすることで一対のソース・ドレイン領域48Ad,48Bdを形成することによって、pチャネル型のTFTとして第4のTFT31dが形成されている。
この周辺回路素子SKにおいては、図21に示すように、第3のTFT31cの半導体層48cと、第4のTFT31dの半導体層48dとが、一体で形成されており、第3のTFT31cのソース・ドレイン領域48Bcと、第4のTFT31dのソース・ドレイン領域48Adとが隣接しており、互いに電気的に接続された状態になっている。
そして、この周辺回路素子SKにおいては、一対の電極53c,54dのそれぞれが、第3のTFT31cと、第4のTFT31dとのそれぞれに設けられている。ここで、一方の電極53cは、第3のTFT31cにおいて、第4のTFT31dに接続されたソース・ドレイン領域48Bcとは異なるソース・ドレイン領域48Acに電気的に接続するように設けられている。また、他方の電極54dは、第4のTFT31dにおいて、第3のTFT31cに接続されたソース・ドレイン領域48Adとは異なるソース・ドレイン領域48Bdに電気的に接続するように設けられている。ここでは、一対の電極53c,54dのそれぞれは、アルミニウムなどの導電材料を用いて形成されている。
以上のように、本実施形態は、実施形態1に対して、画素スイッチング素子31と受光素子32と周辺回路素子SKとのそれぞれの構成が異なる。しかし、本実施形態は、実施形態1と同様に、画素領域PAにて受光素子32が設けられたセンサ領域SAにおいて、平坦化膜60aの表面に絶縁膜60bを形成するが、そのセンサ領域SAにおいて平坦化膜60aの表面に形成された絶縁膜60bを除去するドライエッチング処理については、実施をせずに、平坦化膜60aの表面に絶縁膜60bを残している。
したがって、本実施形態は、実施形態1と同様に、受光素子32の光感度が向上し、暗電流の発生を抑制することができる。
また、本実施形態においては、画素スイッチング素子31としてダブルゲートTFTを用いている。このため、本実施形態においては、画素スイッチング素子31において発生するリーク電流を低減することができる。
本実施形態においては、各半導体素子を形成する領域を被覆するように、ポリシリコン膜を成膜した後に、各半導体素子を構成する半導体層のパターン形状に対応するように、そのポリシリコン膜をパターン加工することによって、各半導体素子について製造している。このため、受光素子32において赤外光線IRを受光する感度を向上させるために、その受光素子32の半導体層47の層厚を厚くした場合においては、その画素スイッチング素子31の半導体層48a,48bも同様に層厚が厚くなるので、その画素スイッチング素子31においては、リーク電流の発生が顕著になる場合がある。しかし、本実施形態においては、上記のように、画素スイッチング素子31としてダブルゲートTFTを用いているため、画素スイッチング素子31において発生するリーク電流を低減できる効果を、好適に奏することができる。
<実施形態5>
以下より、本発明にかかる実施形態5について説明する。
図22は、本発明にかかる実施形態5において、液晶表示装置100の構成を示す断面図である。また、図23は、本発明にかかる実施形態5において、画素領域PAにて受光素子32が設けられたセンサ領域SAを示す断面図である。
本実施形態の液晶表示装置100においては、図22に示すように、バックライト300に対する液晶パネル200の配置が、実施形態4と異なる。また、図23に示すように、センサ領域SAに設けられた受光素子32の構成が、実施形態4と異なる。この点を除き、本実施形態は、実施形態4と同様である。このため、重複する個所に関しては、説明を省略する。
本実施形態の液晶表示装置100において、液晶パネル200は、図22に示すように、TFTアレイ基板201と対向基板202と液晶層203とを有する。
この液晶パネル200においては、実施形態4と同様に、TFTアレイ基板201と対向基板202とが、互いに間隔を隔てるよう対面している。そして、そのTFTアレイ基板201と対向基板202との間に挟まれるように、液晶層203が設けられている。
しかし、本実施形態においては、液晶パネル200は、図22に示すように、実施形態4と異なり、対向基板202の側に位置するようにバックライト300が配置されており、対向基板202においてTFTアレイ基板201に対面している面とは反対側の面に、バックライト300から出射された照明光Rが照射される。
つまり、本実施形態においては、液晶パネル200は、図22に示すように、正面側にTFTアレイ基板201が位置し、背面側に対向基板202が位置するように配置されている。
受光素子32は、図23に示すように、トップゲート構造であって、ゲート電極43と、ゲート絶縁膜46oxと、半導体層47とを含む。本実施形態においては、受光素子32は、実施形態4と異なり、遮光層SYが設けられていない。そして、実施形態4と異なり、ゲート電極43が半導体層47のi層47iの面の全体を被覆するように形成されている。ゲート絶縁膜46oxと、半導体層47とについては、実施形態4と同様にして形成されている。そして、受光素子32は、ガラス基板201gの側から入射した光を受光し、受光データを生成する。
以上のように、本実施形態は、実施形態4に対して、バックライト300に対する液晶パネル200の配置と、受光素子32の構成が異なる。しかし、本実施形態は、実施形態4と同様に、画素領域PAにて受光素子32が設けられたセンサ領域SAにおいて、平坦化膜60aの表面に絶縁膜60bを形成するが、そのセンサ領域SAにおいて平坦化膜60aの表面に形成された絶縁膜60bを除去するドライエッチング処理については、実施をせずに、平坦化膜60aの表面に絶縁膜60bを残している。
したがって、本実施形態は、実施形態4と同様に、受光素子32の光感度が向上し、暗電流の発生を抑制することができる。
本発明の実施に際しては、上記した実施の形態に限定されるものではなく、種々の変形形態を採用することができる。
たとえば、本実施形態においては、FFS方式の液晶パネルに適用する場合について説明したが、これに限定されない。たとえば、IPS方式であっても適用可能である。
また、本実施形態においては、画素スイッチング素子などの半導体素子を構成する半導体層を、ポリシリコンによって形成する場合について説明したが、これに限定されない。とえば、アモルファスシリコンなど、他の半導体材料を用いてもよい。
また、本実施形態においては、受光素子32について、PIN型のフォトダイオードを設けた場合について説明したが、これに限定されない。たとえば、i層に不純物がドーピングされたPDN構造のフォトダイオードを、受光素子32として形成しても同様な効果を奏することができる。また、半導体層の両面にゲート電極を形成し、両面ゲート構造としても良い。
また、本実施形態においては、不可視光線として赤外光線を含むように照明光を照射する場合について説明したが、これに限定されない。たとえば、不可視光線として紫外光線を含むように照明光を照射してもよい。
また、本実施形態においては、複数の画素Pに対応するように複数の受光素子32を設ける場合について示したが、これに限定されない。たとえば、複数の画素Pに対して1つの受光素子32を設けてもよく、逆に、1つの画素Pに対して複数の受光素子32を設けてもよい。
また、本実施形態の液晶表示装置100は、さまざまな電子機器の部品として適用することができる。
図24から図28は、本発明にかかる実施形態の液晶表示装置100を適用した電子機器を示す図である。
図24に示すように、テレビジョン放送を受信し表示するテレビにおいて、その受信した画像を表示画面に表示すると共に、オペレータの操作指令が入力される表示装置として液晶表示装置100を適用することができる。
また、図25に示すように、デジタルスチルカメラにおいて、その撮像画像などの画像を表示画面に表示すると共に、オペレータの操作指令が入力される表示装置として液晶表示装置100を適用することができる。
また、図26に示すように、ノート型パーソナルコンピュータにおいて、操作画像などを表示画面に表示すると共に、オペレータの操作指令が入力される表示装置として液晶表示装置100を適用することができる。
また、図27に示すように、携帯電話端末において、操作画像などを表示画面に表示すると共に、オペレータの操作指令が入力される表示装置として液晶表示装置100を適用することができる。
また、図28に示すように、ビデオカメラにおいて、操作画像などを表示画面に表示すると共に、オペレータの操作指令が入力される表示装置として液晶表示装置100を適用することができる。
なお、上記の実施形態において、液晶表示装置100は、本発明の表示装置に相当する。また、上記の実施形態において、液晶パネル200は、本発明の表示パネルに相当する。また、上記の実施形態において、TFTアレイ基板201は、本発明の第1基板に相当する。また、上記の実施形態において、対向基板202は、本発明の第2基板に相当する。また、上記の実施形態において、液晶層203は、本発明の液晶層に相当する。また、上記の実施形態において、バックライト300は、本発明の照明部に相当する。また、上記の実施形態において、位置検出部402は、本発明の位置検出部に相当する。また、上記の実施形態において、画素スイッチング素子31は、本発明の画素スイッチング素子に相当する。また、上記の実施形態において、受光素子32は、本発明の受光素子に相当する。また、上記の実施形態において、平坦化膜60aは、本発明の平坦化膜に相当する。また、上記の実施形態において、絶縁膜60bは、本発明の絶縁膜に相当する。また、上記の実施形態において、共通電極62aは、本発明の共通電極,第1電極に相当する。また、上記の実施形態において、画素電極62bは、本発明の画素電極,第2電極に相当する。また、上記の実施形態において、画素領域PAは、本発明の画素領域に相当する。また、上記の実施形態において、画素Pは、本発明の画素に相当する。また、上記の実施形態において、センサ領域SAは、本発明のセンサ領域に相当する。
本発明は、第1基板と、前記第1基板に対面する第2基板と、前記第1基板と前記第2基板との間に配置されている液晶層とを有する液晶パネルを含み、前記第1基板において前記第2基板に対面する面の側に第1および第2の電極が形成されており、当該第1および第2の電極が前記液晶層に横電界を印加することによって、画素領域において画像を表示する液晶表示装置であって、前記第2基板の側から前記第1基板の側へ前記液晶層を介在して入射する入射光を受光面で受光し、受光データを生成する受光素子と、前記画素領域において複数の画素に対応するように複数設けられる画素スイッチング素子と、前記第2基板に対面する面の側において前記受光素子及び画素スイッチング素子を被覆するように設けられた平坦化膜と、前記画素領域における前記平坦化膜上であって、前記第1および第2の電極の互いの間に設けられる絶縁膜と、前記第1の電極と同層であり、前記受光素子が設けられたセンサ領域に対応する領域に設けられる第1の透明導電膜と、を含み、
前記絶縁膜は、前記平坦化膜の表面において、前記第1の透明導電膜を被覆するように、前記受光素子が設けられたセンサ領域に対応する領域にも設けられ、前記第1の透明導電膜には、前記画素領域前記画素領域において前記複数の画素に共通する共通電極と同じ電位が印加されている。