JP2014039408A - デジタル保護リレー、デジタル保護リレー試験装置、およびデジタル保護リレー試験方法 - Google Patents

Abstract

【課題】主回路をあらかじめ停電させることなく、安全かつ容易にデジタル保護リレーの動作試験を行なう。
【解決手段】実施形態によれば、デジタル保護リレーは、主回路変成器からの電気信号を所定の電圧に降圧した電気信号に変換する補助変成器と、入力側が補助変成器の出力側に接続されるΠ型またはＴ型回路でなる検出抵抗回路と、検出抵抗回路の出力側に取り付けられ、補助変成器からの電気信号の電気量を検出するアナログ検出回路と、アナログ検出回路に接続されたＡ／Ｄ変換回路と、Ａ／Ｄ変換回路に接続されて、保護動作を実行する中央処理装置と、中央処理装置の処理によって動作して外部の遮断器を動作させるトリップ出力接点とをもち、試験装置を接続して前記試験装置からの前記アナログ検出回路への定電圧による試験用信号を前記補助変成器の出力に相当する信号として入力するための試験用端子を前記検出抵抗回路と前記アナログ検出回路との間に設ける。
【選択図】 図１

Description

本発明の実施形態は、主回路系統の異常を検出して、保護動作を行なうデジタル保護リレー、デジタル保護リレー試験装置、およびデジタル保護リレー試験方法に関する。

従来、デジタル保護リレーが正常に動作するか否かの点検である試験を行なう場合には、主回路に接続された変成器の出力が入力される端子に試験装置を接続し、保護機能の確認が行われる。

デジタル保護リレーの試験を行なうためには、デジタル保護リレーの外部である補助変成器の一次側に試験用端子を設け、主回路を停電させた状態で、試験用端子に対して数十アンペアの電流や百数十ボルトの電圧の試験用信号を印加している。

特開２００９−１７１７２３号公報

デジタル保護リレーの試験を行なうには、前述したように、デジタル保護リレーの補助変成器の一次側に設けられた試験用端子に試験用信号を印加する必要がある。また、一般的にデジタル保護リレーの試験用端子、例えばトリップ出力接点はデジタル保護リレーの盤内に設けられている。

そのため、デジタル保護リレーの試験を行なう際は、大きな電流／電圧発生が可能なリレー試験装置が必要であるとともに、デジタル保護リレーの盤扉を開けて、試験用端子と試験装置とを接続するための試験用配線を設ける必要があった。

また、デジタル保護リレーの試験を実施すると、試験中に主回路の事故が発生した場合に主回路の保護動作できなくなるため、この主回路をあらかじめ停電させてから試験を行なう必要があった。
そのため、デジタル保護リレーの試験は、休日や深夜など、主回路を停電させた際の影響が小さな時間帯に限られ、かつ、試験時間（停電時間）も最小限にする必要があった。

本発明が解決しようとする課題は、主回路をあらかじめ停電させることなく、安全かつ容易に動作試験を行なうことが可能になるデジタル保護リレー、デジタル保護リレー試験装置、およびデジタル保護リレー試験方法を提供することにある。

実施形態によれば、デジタル保護リレーは、主回路変成器からの電気信号を所定の電圧に降圧した電気信号に変換する補助変成器と、入力側が前記補助変成器の出力側に接続されるΠ型またはＴ型回路でなる検出抵抗回路と、前記検出抵抗回路の出力側に取り付けられ、前記補助変成器からの電気信号の電気量を検出するアナログ検出回路と、前記アナログ検出回路に接続されたＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路に接続されて、保護動作を実行する中央処理装置と、前記中央処理装置の処理によって動作して外部の遮断器を動作させるトリップ出力接点とをもち、試験装置を接続して前記試験装置からの前記アナログ検出回路への定電圧による試験用信号を前記補助変成器の出力に相当する信号として入力するための試験用端子を前記検出抵抗回路と前記アナログ検出回路との間に設ける。

実施形態におけるデジタル保護リレーの構成例を示すブロック図。 実施形態におけるデジタル保護リレーの外観を示す斜視図。 実施形態におけるデジタル保護リレーのポータブル試験装置の動作手順の一例を示すフローチャート。

以下、実施の形態について、図面を参照して説明する。
この実施形態では、保護対象の主回路を停電させず、主回路の保護を継続したままデジタル保護リレーの動作試験を行なうことができることを特徴としている。

図１は、実施形態におけるデジタル保護リレーの構成例を示すブロック図である。
図１に示すように、実施形態におけるデジタル保護リレーは、主回路変成器１、補助変成器２、アナログ検出回路３、Ａ／Ｄ変換回路４、ＣＰＵ（中央処理装置）５、メモリ６、表示回路７、スイッチ回路８、遮断器トリップ出力接点９、通信回路１０、および試験用接点を備える。

主回路変成器１は、主回路に接続された変成器である。補助変成器２は、主回路変成器１からの電気信号を所定の電子回路レベルの電圧に降圧した電気信号に変換する。
また、補助変成器２の出力側とアナログ検出回路３の入力側との間には、３相の各相に応じた検出抵抗回路２０ａ，２０ｂ，２０ｃが接続される。

図２は、実施形態におけるデジタル保護リレーの外観を示す斜視図である。
デジタル保護リレーの試験用接点は、リレー試験用の入力接点である補助変成器二次側入力接点１１、およびリレー試験用トリップ出力接点１２であり、図２に示すように通信回路１０の端子とともにデジタル保護リレーの盤の正面に設けられる。また、この盤の正面は開閉式のカバーで覆われている。ここで、通信回路１０、補助変成器二次側入力接点１１、およびリレー試験用トリップ出力接点１２を単数のカバーで覆い、表示回路７やスイッチ回路８は露出していても良い。カバーで覆うことによって、接点への接触を防ぐことができる。

デジタル保護リレーを用いた試験を行なわない際はカバーを閉じ、試験を行なう際は、カバーを開けて、各種試験用接点や通信回路１０の端子にポータブル試験装置１３の接続が行えるようにする。このポータブル試験装置１３は、デジタル保護リレーの動作試験のための作業員が携帯可能な試験装置である。

また、検出抵抗回路２０ａ，２０ｂ，２０ｃは、主回路からの電気信号を入力しながら、デジタル保護リレーの動作試験のための過電流などの試験用信号を、主回路からの電気信号に優先してアナログ検出回路３に入力するために設けられる。

検出抵抗回路２０ａ，２０ｂ，２０ｃはΠ型回路であり、その一次側が補助変成器２の出力側の各相に対応する端子に１対１で接続される。
検出抵抗回路２０ａ，２０ｂ，２０ｃの二次側の一方の端子は、アナログ検出回路３の入力側の各相に対応する端子に１対１で接続される。また、検出抵抗回路２０ａ，２０ｂ，２０ｃの二次側の他方の端子は、補助変成器二次側入力接点１１に接続される。

詳しくは、補助変成器２とアナログ検出回路３の間の検出抵抗回路２０ａ，２０ｂ，２０ｃであるΠ型回路における補助変成器２側の抵抗器である第１の抵抗器の一端は、Π型回路における中央の抵抗器である第２の抵抗器の一端（補助変成器２側）に接続され、第１の抵抗器の他端は補助変成器二次側入力接点１１に接続される。

また、検出抵抗回路２０ａ，２０ｂ，２０ｃであるΠ型回路におけるアナログ検出回路３側の抵抗器である第３の抵抗器の一端は第２の抵抗器の他端（アナログ検出回路３側）に接続され、第３の抵抗器の他端は補助変成器二次側入力接点１１に接続される。

このような構成として、主回路からの電気信号が第１の抵抗器に入力された状態で、アナログ検出回路３側である第３の抵抗器の一端（第２の抵抗器の他端）に、定電圧による試験用信号の入力を行なうと、主回路から第１の抵抗器に印加された電圧と、第３の抵抗器に定電圧により印加された電圧との差分を第２の抵抗器により負担することとなる。

このような構成としたことにより、本実施形態による従来技術に比した顕著な特徴として、主回路からの電気信号が検出抵抗回路２０ａ，２０ｂ，２０ｃに入力されている状態でも、試験用信号を主回路からの電気信号に優先してアナログ検出回路３に入力することができる。
また、検出抵抗回路２０ａ，２０ｂ，２０ｃは、Π型回路から変換した等価回路であるＴ型回路であってもよい。

アナログ検出回路３は、補助変成器２から検出抵抗回路２０ａ，２０ｂ，２０ｃを介して出力された電流を検出する。Ａ／Ｄ変換回路４は、アナログ検出回路３からの電流値をアナログ値からデジタル値に変換する。

ＣＰＵ５は、Ａ／Ｄ変換回路４からの電流値を処理し、保護動作を実行する。
ＣＰＵ５には、メモリ６、表示回路７、スイッチ回路８が接続されている。メモリ６は、保護動作の基準となる電流値や各種データなどをＣＰＵ５により呼び出す、または保存するために用いられる。表示回路７は、主回路の異常などを表示する。スイッチ回路８は、保護動作の実行の基準となる電流値の設定や変更などを行うための操作を受け付けるスイッチを備える。

また、ＣＰＵ５には、主回路に接続された遮断器２１を動作させるための遮断器トリップ出力接点９が接続されている。遮断器トリップ出力接点９は分岐されて試験用端子であるリレー試験用トリップ出力接点１２にも接続される。本実施形態では、遮断器トリップ出力接点９は第１のトリップ出力接点９ａ、第２のトリップ出力接点９ｂが直列接続されてなり、双方が動作して短絡された際に遮断器２１のトリップコイル（ＴＣ）が励磁されて、主回路が保護される。

また、ＣＰＵ５には通信回路１０が接続される。この通信回路１０は、保護動作の実行の基準となる電流値の変更や遮断器トリップ出力接点９の動作有無などを示す情報を外部の図示しない中央監視装置に通信できるようになっている。

本実施形態では、デジタル保護リレーの試験時に、作業員により、通信回路１０、補助変成器二次側入力接点１１、リレー試験用トリップ出力接点１２にデジタル保護リレーの試験装置であるポータブル試験装置１３を接続する。

前述したように、デジタル保護リレーの通信回路１０、補助変成器二次側入力接点１１およびリレー試験用トリップ出力接点１２は、デジタル保護リレーの盤の正面に設けられているので、作業員は、ポータブル試験装置１３をデジタル保護リレーに容易に接続する事ができる。

ポータブル試験装置１３は、試験信号発生回路１３ａを有する。この試験信号発生回路１３ａは、デジタル保護リレーの動作確認用の過電流などの試験用信号の出力機能を有する。本実施形態では、ポータブル試験装置１３にて、３相のうち試験対象の相を選択するための設定を行なうことができる。ポータブル試験装置１３は、検出抵抗回路２０ａ，２０ｂ，２０ｃのうち、この選択された相に対応する検出抵抗回路とアナログ検出回路３の入力側の端子との間に試験用信号を出力することができる。

前述したように、デジタル保護リレーの補助変成器二次側入力接点１１はアナログ検出回路３の入力側に接続されている。よって、動作試験のためにデジタル保護リレーに印加する電気信号を電子回路レベル（数Ｖ以下）の電気信号とすることができるので、ポータブル試験装置１３は、従来の試験装置と比較して大幅に小型化した装置とする事が可能となる。

さらに、ポータブル試験装置１３は、デジタル保護リレーの遮断器トリップ出力接点９からの信号の入力判定機能、およびデジタル保護リレーの通信回路１０との通信機能を備える。この通信機能については後述する。

次に、デジタル保護リレーの動作およびポータブル試験装置の機能について説明する。図３は、実施形態におけるデジタル保護リレーのポータブル試験装置の動作手順の一例を示すフローチャートである。
まず、デジタル保護リレーの動作試験を行なうにあたり、作業員により、ポータブル試験装置１３の試験信号発生回路１３ａの端子をデジタル保護リレーの補助変成器二次側入力接点１１に接続する。また、作業員により、ポータブル試験装置１３の保護リレー動作検出用の端子をデジタル保護リレーのリレー試験用トリップ出力接点１２に接続する。また、本実施形態では、デジタル保護リレーの試験時に、作業員により、ポータブル試験装置１３とデジタル保護リレーの通信回路１０とを接続する（ステップＳ１）。

デジタル保護リレーの試験時は、ポータブル試験装置１３は、このポータブル試験装置１３に対する所定の操作により、複数種類の試験条件、例えば入力信号の電流／電圧値、試験時間、出力接点など）、および３相のうち所望の試験対象の相を設定する（ステップＳ２）。
ポータブル試験装置１３は、前述した試験条件に基づいて、デジタル保護リレーの整定値を、通信回路１０を介した通信により変更する。

そして、ポータブル試験装置１３は、デジタル保護リレーのメモリ６から通信回路１０による通信によりデジタル保護リレーの現整定値を読み出し（ステップＳ３）、この現整定値に基づいて、当該保護リレーの保護動作レベルに対応した定電圧による試験用信号を試験信号発生回路１３ａから出力する（ステップＳ４）。この出力された試験用信号は、デジタル保護リレーの補助変成器二次側入力接点１１における試験対象の相に対応する接点を介してデジタル保護リレーのアナログ検出回路３に入力されて、Ａ／Ｄ変換回路４を介してＣＰＵ５へ入力される。

ＣＰＵ５は、デジタル保護リレーの現整定値に応じてデジタル保護リレーの保護処理を行なうためのトリップ出力有無を判定することで、試験対象相に対応するリレーを動作させる。
本実施形態では、デジタル保護リレーの試験時は、ＣＰＵ５は、主回路の異常を検出していない、つまり主回路系統への３相入力のうち、試験対象相以外の相の電流／電圧の入力値が、あらかじめ設定された閾値を超えていない状態で、ポータブル試験装置１３の試験信号発生回路１３ａからの試験対象相への出力値が、この相についての保護動作が正常である事を確認できる示す所定の閾値を超えている場合、つまり３相のうち試験対象相のみが動作している場合に（ステップＳ５のＹＥＳ）、第１のトリップ出力接点９ａ、第２のトリップ出力接点９ｂのうち一方、例えば、第１のトリップ出力接点９ａのみを動作（閉）させ、他方のトリップ出力接点については動作させない。
このため、遮断器２１のトリップコイルを励磁させることなく、任意の１相の保護リレーの動作試験を行なうことが可能である。

また、ポータブル試験装置１３は、デジタル保護リレーのリレー試験用トリップ出力接点１２を介してデジタル保護リレーの動作を検出する（ステップＳ６）。これにより、主回路を停電させず、かつ、主回路の保護動作を継続したままデジタル保護リレーの動作試験が行える。

また、前述した、保護リレー動作試験の対象となった任意の１相を除く、保護リレー動作試験の対象外の残り２相については、デジタル保護リレーの動作試験中も主回路変成器１からの入力をＣＰＵ５が監視する。

ＣＰＵ５は、ポータブル試験装置１３の試験信号発生回路１３ａからの試験対象相への出力値が、この相についての保護動作が正常である事を確認できる示す所定の閾値を超えているか否かに関わらず、万が一、この監視中において主回路に事故が発生し、主回路系統への３相入力のうち、試験対象相以外の相の電流／電圧の入力値が、あらかじめ設定された閾値を超えた際に（ステップＳ７のＹＥＳ）、この旨を示す信号を通信回路１０によりポータブル試験装置１３に出力して、ポータブル試験装置１３からの試験用信号の出力を停止させることで、デジタル保護リレーの動作試験を中断し（ステップＳ８）、試験中の相への入力をポータブル試験装置１３からの入力から主回路からの入力に切り替えて、複数直列のトリップ出力接点９ａ，９ｂをともに動作させて、外部にトリップ出力がなされるように保護動作を行なう（ステップＳ９）。よって、主回路を停電させず、主回路の保護を継続したままデジタル保護リレーの点検が行える。

以上のように、実施形態では、デジタル保護リレーは、保護対象となる主回路系統の電気量を検出するアナログ検出回路を備え、主回路系統の異常状態を検出し、遮断器を動作させるためのトリップ信号を出力して保護動作を行うデジタル保護リレーにおいて、デジタル保護リレーの補助変成器の二次側から電子回路レベルの試験用信号を用いて動作試験を行なうことができるので、試験装置をポータブル（小型）化することができる。

また、試験に必要な端子をデジタル保護リレーの盤の正面などに設けることにより、作業員により試験に必要な端子をデジタル保護リレーに容易に接続して動作試験が行える。なお、補助変成器２の信頼度は主回路変成器１の信頼度以上であり、万が一、補助変成器２が故障しても断線方向であるため、異常をデジタル保護リレーのＣＰＵ５で検出可能であり、主回路変成器１と同様に定期的な点検は不要である。

また、ポータブル試験装置１３は、補助変成器２の二次側の３相の電流、電圧入力のうち試験対象相にリレーの保護動作レベルに対応した電子回路レベルの小さな試験用信号を印加し、デジタル保護リレーは、相ごとに整定された出力に動作出力するので、相ごとの動作試験を行なう事ができる。

これらの各実施形態によれば、主回路をあらかじめ停電させることなく、安全かつ容易に動作試験を行なうようにすることが可能になるデジタル保護リレー、デジタル保護リレー試験装置、およびデジタル保護リレー試験方法を提供することができる。
発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…主回路変成器、２…補助変成器、３…アナログ検出回路、４…Ａ／Ｄ変換回路、５…ＣＰＵ（中央処理装置）、６…メモリ、７…表示回路、８…スイッチ回路、９…遮断器トリップ出力接点、１０…通信回路、１１…補助変成器二次側入力接点、１２…リレー試験用トリップ出力接点、１３…ポータブル試験装置、２０ａ，２０ｂ，２０ｃ…検出抵抗回路。

Claims (11)

1. 主回路変成器からの電気信号を所定の電圧に降圧した電気信号に変換する補助変成器と、
   入力側が前記補助変成器の出力側に接続されるΠ型またはＴ型回路でなる検出抵抗回路と、
   前記検出抵抗回路の出力側に取り付けられ、前記補助変成器からの電気信号の電気量を検出するアナログ検出回路と、
   前記アナログ検出回路に接続されたＡ／Ｄ変換回路と、
   前記Ａ／Ｄ変換回路に接続されて、保護動作を実行する中央処理装置と、
   前記中央処理装置の処理によって動作して外部の遮断器を動作させるトリップ出力接点とを備え、
   試験装置を接続して前記試験装置からの前記アナログ検出回路への定電圧による試験用信号を前記補助変成器の出力に相当する信号として入力するための試験用端子を前記検出抵抗回路と前記アナログ検出回路との間に設けた
   ことを特徴とするデジタル保護リレー。
2. 前記試験用端子は、
   前記アナログ検出回路の入力側の各相に対応して接続される入力接点端子、および前記トリップ出力接点から分岐されたトリップ出力接点端子を含む
   ことを特徴とする請求項１に記載のデジタル保護リレー。
3. 前記試験用端子は、盤の正面に取り付けられている
   ことを特徴とする請求項２に記載のデジタル保護リレー。
4. 前記トリップ出力接点は、複数直列に設けられており、
   前記中央処理装置は、
   前記試験用信号の入力に伴う正常な動作として、前記複数のトリップ出力接点のうち一部を動作させ、その他のトリップ出力接点については動作させない
   ことを特徴とする請求項２に記載のデジタル保護リレー。
5. 前記中央処理装置は、
   前記アナログ検出回路の出力側の３相のうち任意の１相からは前記試験用信号を入力し、前記任意の１相を除く残り２相からは前記試験用信号を入力せずに前記主回路からの信号を入力し、前記２相のいずれかからの信号の入力値のそれぞれが前記主回路の異常を示す閾値を超えた際に、前記トリップ出力接点の全てを動作させる
   ことを特徴とする請求項４に記載のデジタル保護リレー。
6. 請求項２に記載の前記デジタル保護リレーの前記入力接点端子および前記トリップ出力接点端子に接続され、前記アナログ検出回路の入力側の３相のうち任意の１相に対応する前記入力接点端子から前記試験用信号を入力し、前記試験用信号の入力に伴う前記トリップ接点の動作を前記トリップ出力接点端子を介して検出する試験を行なう
   ことを特徴とするデジタル保護リレー試験装置。
7. 前記デジタル保護リレーの整定値を検出し、所定の複数種類の試験条件に基づいて前記検出した整定値を変更し、前記変更した整定値に基づいて前記トリップ接点の動作の試験を行なう
   ことを特徴とする請求項６に記載のデジタル保護リレー試験装置。
8. 前記デジタル保護リレーの前記アナログ検出回路の出力側の３相のうち任意の１相に前記試験用信号を入力し、前記任意の１相を除く残り２相には前記試験用信号を入力せずに前記主回路からの信号を入力し、前記２相のいずれかへの信号の入力値のそれぞれが前記主回路の異常を示す閾値を超えたことを前記デジタル保護リレーにより検出した際は、前記試験用信号の入力を中断する
   ことを特徴とする請求項６に記載のデジタル保護リレー試験装置。
9. 請求項２に記載の前記デジタル保護リレーの前記入力接点端子および前記トリップ出力接点端子に接続され、前記アナログ検出回路の入力側の３相のうち任意の１相に対応する前記入力接点端子から前記試験用信号を入力し、前記試験用信号の入力に伴う前記トリップ接点の動作を前記トリップ出力接点端子を介して検出する試験を行なう
   ことを特徴とするデジタル保護リレー試験方法。
10. 前記デジタル保護リレーの整定値を検出し、所定の複数種類の試験条件に基づいて前記検出した整定値を変更し、前記変更した整定値に基づいて前記トリップ接点の動作の試験を行なう
    ことを特徴とする請求項９に記載のデジタル保護リレー試験方法。
11. 前記デジタル保護リレーの前記アナログ検出回路の出力側の３相のうち任意の１相に前記試験用信号を入力し、前記任意の１相を除く残り２相には前記試験用信号を入力せずに前記主回路からの信号を入力し、前記２相のいずれかへの信号の入力値のそれぞれが前記主回路の異常を示す閾値を超えたことを前記デジタル保護リレーにより検出した際は、前記試験用信号の入力を中断する
    ことを特徴とする請求項９に記載のデジタル保護リレー試験方法。

Images