JP2014030455A5

JP2014030455A5 -

Info

Publication number: JP2014030455A5
Application number: JP2012170673A
Authority: JP
Filing date: 2012-07-31
Publication date: 2014-07-24
Anticipated expiration: 2032-07-31

Description

本発明に係る遊技台は、マイクロプロセッサを備えた遊技台であって、前記遊技台は、ぱちんこ機またはスロットマシンであり、前記マイクロプロセッサは、ＣＰＵを少なくとも内蔵するプロセッサであり、前記マイクロプロセッサは、ＲＯＭを少なくとも内蔵するプロセッサであり、前記ＣＰＵは、第一のジャンプ命令を受け付けた場合に、第一のジャンプ先アドレスに記憶されている命令を、該第一のジャンプ命令の次に受け付ける動作を実行可能であり、前記ＣＰＵは、第二のジャンプ命令を受け付けた場合に、第二のジャンプ先アドレスに記憶されている命令を、該第二のジャンプ命令の次に受け付ける動作を実行可能であり、前記ＲＯＭは、第一の命令コードが少なくとも記憶されており、前記ＲＯＭは、第二の命令コードが少なくとも記憶されており、前記第一の命令コードは、前記第一のジャンプ命令を示す１バイトの命令コードであり、前記第二の命令コードは、前記第二のジャンプ命令を示す１バイトの命令コードであり、前記第一の命令コードは、３ビットの第一の識別情報を少なくとも含む命令コードであり、前記第二の命令コードは、３ビットの第二の識別情報を少なくとも含む命令コードであり、前記第一のジャンプ先アドレスは、前記第一の識別情報の８倍の値であり、前記第二のジャンプ先アドレスは、前記第二の識別情報の８倍の値とは異なる値であり、前記第二のジャンプ先アドレスは、３ビットで示すことが可能な最大値を１だけ超えた値の８倍の値であり、前記第二のジャンプ先アドレスは、前記第一のジャンプ先アドレスよりも大きく、前記第二の命令コードは、前記第一の命令コードよりも小さく、前記第一の命令コードの上位２ビットは、前記第二の命令コードの上位２ビットと同一の値である、ことを特徴とする遊技台である。 A gaming machine according to the present invention is a gaming machine provided with a microprocessor, wherein the gaming machine is a pachinko machine or a slot machine, and the microprocessor is a processor including at least a CPU, and the microprocessor is , A processor including at least a ROM, and when the CPU receives a first jump instruction, the CPU receives an instruction stored at a first jump destination address next to the first jump instruction. When the CPU receives the second jump instruction, the CPU can execute an operation of receiving the instruction stored in the second jump destination address next to the second jump instruction. The ROM stores at least a first instruction code, and the ROM has a small number of second instruction codes. The first instruction code is a 1-byte instruction code indicating the first jump instruction, and the second instruction code is a 1-byte instruction indicating the second jump instruction. The first instruction code is an instruction code including at least 3-bit first identification information, and the second instruction code is an instruction code including at least 3-bit second identification information. Yes, the first jump destination address is a value eight times that of the first identification information, and the second jump destination address is a value different from a value eight times that of the second identification information. The second jump destination address is eight times a value exceeding the maximum value that can be indicated by 3 bits by 1, and the second jump destination address is the first jump destination address. Larger than the address, Serial second instruction code, the first instruction smaller than the code, the upper 2 bits of the first instruction code, the a second upper two bits the same value as the instruction code, characterized in that It is a game stand.

以上説明したように、本発明の遊技台（例えば、ぱちんこ機１００）は、マイクロプロセッサ（例えば、マイクロプロセッサ３０００）を備えた遊技台であって、前記遊技台は、ぱちんこ機またはスロットマシンであり、前記マイクロプロセッサは、ＣＰＵ（例えば、ＣＰＵ３０４）を少なくとも内蔵するプロセッサであり、前記マイクロプロセッサは、ＲＯＭ（例えば、ＲＯＭ３０６）を少なくとも内蔵するプロセッサであり、前記ＣＰＵは、第一のジャンプ命令（例えば、図１３５に示す、アドレス０００８Ｈ、００１０Ｈ、００１８Ｈ、００２０Ｈ、００２８Ｈ、００３０Ｈ、００３８ＨにジャンプするＲＳＴ命令）を受け付けた場合に、第一のジャンプ先アドレス（例えば、図１３５に示すアドレス０００８Ｈ、００１０Ｈ、００１８Ｈ、００２０Ｈ、００２８Ｈ、００３０Ｈ、００３８Ｈ）に記憶されている命令を、該第一のジャンプ命令の次に受け付ける動作を実行可能であり、前記ＣＰＵは、第二のジャンプ命令（例えば、図１３５に示す、アドレス００４０ＨにジャンプするＲＳＴ命令）を受け付けた場合に、第二のジャンプ先アドレス(例えば、アドレス００４０Ｈ)に記憶されている命令を、該第二のジャンプ命令の次に受け付ける動作を実行可能であり、前記ＲＯＭは、第一の命令コード（例えば、図１３５のＲＳＴ命令の命令データ）が少なくとも記憶されており、前記ＲＯＭは、第二の命令コード（例えば、図１３５のＲＳＴ命令の命令データ）が少なくとも記憶されており、前記第一の命令コードは、前記第一のジャンプ命令を示す１バイトの命令コードであり、前記第二の命令コードは、前記第二のジャンプ命令を示す１バイトの命令コードであり、前記第一の命令コードは、３ビットの第一の識別情報（例えば、図１３５のＲＳＴ命令の命令データのビット５〜３の３ビット（太線で囲まれた部分））を少なくとも含む命令コードであり、前記第二の命令コードは、３ビットの第二の識別情報（例えば、図１３５のＲＳＴ命令の命令データのビット５〜３の３ビット（太線で囲まれた部分））を少なくとも含む命令コードであり、前記第一のジャンプ先アドレスは、前記第一の識別情報の８倍の値であり、前記第二のジャンプ先アドレスは、前記第二の識別情報の８倍の値とは異なる値であり、前記第二のジャンプ先アドレスは、３ビットで示すことが可能な最大値を１だけ超えた値の８倍の値であり、前記第二のジャンプ先アドレスは、前記第一のジャンプ先アドレスよりも大きく、前記第二の命令コードは、前記第一の命令コードよりも小さく、前記第一の命令コードの上位２ビット（例えば、図１３５のＲＳＴ命令の命令データのビット７，６（１１Ｂ））は、前記第二の命令コードの上位２ビット（例えば、図１３５のＲＳＴ命令の命令データのビット７，６（１１Ｂ））と同一の値である、ことを特徴とする遊技台である。
このような構成によれば、第一の命令コードと第二の命令コードは、少なくとも一部が同一の値のジャンプ命令（すなわち、オペコードの一部（上位２ビット）が同一であるジャンプ命令）であっても、当該ジャンプ命令に含まれる識別情報と、当該識別情報に基づくジャンプ先アドレスとの関係に不規則性を持たせることができる場合がある。このため、たとえ識別情報を把握することができたとしても、識別情報とジャンプ先アドレスの関係性が一部異なるため、ジャンプ先アドレスを特定することが極めて困難で、不正にプログラムを解析したり改造したりする不正行為を確実に防止することができる場合がある。また、ジャンプ命令によって第一、第二のジャンプアドレス以外のアドレスにジャンプすることを禁止できるため（ジャンプ先アドレスの種類を限定することができるため）、制御プログラムの実行中に予期しないアドレスにジャンプするなどの不具合を未然に防止することができ、安定した遊技制御を行うことができる場合がある。
また、前記第一の識別情報は、１から７のいずれかの値であり、前記第二の識別情報は、０であり、前記ＣＰＵは、７種類の前記第一のジャンプ命令を受け付け可能であり、前記ＣＰＵは、１種類の前記第二のジャンプ命令を受け付け可能であり、前記７種類の第一のジャンプ命令のそれぞれは、前記第一の識別情報が異なる命令であり、前記７種類の第一のジャンプ命令のそれぞれは、７種類の前記第一の命令コード（以下、「７種類の第一の命令コード」という。）のうちのいずれかの命令コードによって示される命令であり、前記第一の命令コードは、３ビットの第一のコード（図１３５のＲＳＴ命令の命令データのビット５〜３の３ビット（太線で囲まれた部分））および５ビットの第二のコード（ＲＳＴ命令の命令データのビット７〜６、２〜０の５ビット）から構成される命令コードであり、前記第一のコードは、前記第一の識別情報であり、前記第二のコードは、前記第一のコード以外の５ビットで構成されたコードであり、前記第二の命令コードは、３ビットの第三のコードおよび５ビットの第四のコードから構成される命令コードであり、前記第三のコードは、前記第二の識別情報であり、前記第四のコードは、前記第三のコード以外の５ビットで構成されたコードであり、前記７種類の第一の命令コードのそれぞれは、前記第四のコードと同じ値である前記第二のコードを含む命令コードであってもよい。
また、前記第二のジャンプ先アドレスは、前記第一の識別情報の最大値である７を１だけ超えた値である８の８倍の値である６４であってもよい。
また、前記ＣＰＵは、前記第一のジャンプ命令および前記第二のジャンプ命令とは異なるジャンプ命令（例えば、ＪＣＰＴ命令、ＪＴＴ命令、ＪＢＩＴＴ命令）を受け付けることも可能であってもよい。
また、請求項１に記載の「第一のジャンプ命令を受け付けた場合」とは、「前記ＣＰＵが前記第一の命令コードを読み込んだ場合」のことであり、請求項１に記載の「第二のジャンプ命令を受け付けた場合」とは、「前記ＣＰＵが前記第二の命令コードを読み込んだ場合」のことであってもよい。
また、主制御手段（例えば、主制御部３００）と、払出制御手段（例えば、払出制御部６００）と、を備え、前記主制御手段は、前記払出制御手段に対して少なくともコマンド信号を少なくとも送信可能であり、前記マイクロプロセッサは、前記主制御手段および前記払出制御手段のうちの少なくとも一方に設けられている、ものであってもよい。
また、前記払出制御手段は、前記主制御手段に対して少なくともコマンド信号を少なくとも送信可能であってもよい。
また、前記ＲＯＭは、前記７種類の第一の命令コードのうちの一種類以上の第一の命令コードが少なくとも記憶されている、ものであってもよい。
上記実施形態に基づく本発明は以下のように記述することもできる。
＜付記Ａ＞
＜付記Ａ１＞
ＣＰＵと、 As described above, the gaming machine (for example, pachinko machine 100) of the present invention is a gaming machine equipped with a microprocessor (for example, microprocessor 3000), and the gaming machine is a pachinko machine or a slot machine. The microprocessor is a processor containing at least a CPU (eg, CPU 304), the microprocessor is a processor containing at least a ROM (eg, ROM 306), and the CPU is configured to execute a first jump instruction (eg, 135, when receiving an address 0008H, 0010H, 0018H, 0020H, 0028H, 0030H, and 0038H (RST instruction jumping to 0038H) shown in FIG. 001 H, 0020H, 0028H, 0030H, 0038H) can be executed to receive an instruction stored next to the first jump instruction, and the CPU can execute a second jump instruction (for example, in FIG. 135). (RST instruction that jumps to address 0040H) can be executed, and the operation that receives the instruction stored in the second jump destination address (for example, address 0040H) next to the second jump instruction can be executed. The ROM stores at least a first instruction code (for example, instruction data of the RST instruction in FIG. 135), and the ROM stores a second instruction code (for example, the instruction of the RST instruction in FIG. 135). Data) is stored, and the first instruction code is a 1-byte instruction code indicating the first jump instruction The second instruction code is a 1-byte instruction code indicating the second jump instruction, and the first instruction code is 3-bit first identification information (for example, RST in FIG. 135). An instruction code including at least 3 bits (a portion surrounded by a thick line) of bits 5 to 3 of the instruction data of the instruction, and the second instruction code includes second identification information of 3 bits (for example, FIG. 135). Instruction code including at least 3 bits (parts surrounded by a thick line) of instruction data 5 to 3 of the RST instruction, and the first jump destination address is 8 times the first identification information. The second jump destination address is a value different from eight times the second identification information, and the second jump destination address is a maximum value that can be represented by 3 bits. 8 times the value that exceeds 1 The second jump destination address is larger than the first jump destination address, the second instruction code is smaller than the first instruction code, and is higher than the first instruction code. Two bits (for example, bits 7 and 6 (11B) of the instruction data of the RST instruction in FIG. 135) are upper two bits (for example, bits 7 and 6 of the instruction data of the RST instruction in FIG. 135). (11B)) is the same value as that of the game stand.
According to such a configuration, at least a part of the first instruction code and the second instruction code have the same value of jump instruction (that is, a jump instruction having the same part of the opcode (the upper 2 bits)). Even so, there may be cases where the relationship between the identification information included in the jump instruction and the jump destination address based on the identification information can be irregular. For this reason, even if the identification information can be grasped, the relationship between the identification information and the jump destination address is partially different, so it is extremely difficult to specify the jump destination address, and the program is analyzed illegally. In some cases, it is possible to reliably prevent illegal acts such as remodeling. Also, jumping to addresses other than the first and second jump addresses can be prohibited by a jump instruction (because the types of jump destination addresses can be limited), so jumping to an unexpected address during execution of the control program In some cases, it is possible to prevent a problem such as a failure and to perform stable game control.
The first identification information is any value from 1 to 7, the second identification information is 0, and the CPU can accept seven types of the first jump instructions. Yes, the CPU can accept one type of the second jump instruction, and each of the seven types of first jump instructions is a command having a different first identification information, Each of the first jump instructions is an instruction indicated by one of the seven kinds of the first instruction codes (hereinafter referred to as “seven kinds of first instruction codes”), The first instruction code includes a 3-bit first code (bits 3 to 3 of the instruction data of the RST instruction in FIG. 135 (portion surrounded by a thick line)) and a 5-bit second code (RST). Instruction data bit of instruction ~ 6, 2-0)), the first code is the first identification information, and the second code is 5 other than the first code. The second instruction code is an instruction code composed of a 3-bit third code and a 5-bit fourth code, and the third code is The fourth code is a code composed of 5 bits other than the third code, and each of the seven types of first instruction codes includes the fourth code and the fourth code. An instruction code including the second code having the same value may be used.
Further, the second jump destination address may be 64 which is a value eight times 8 which is a value exceeding 1 which is 7 which is the maximum value of the first identification information.
The CPU may be capable of accepting jump instructions (for example, a JCPT instruction, a JTT instruction, and a JBITT instruction) different from the first jump instruction and the second jump instruction.
Further, “when the first jump instruction is received” according to claim 1 is “when the CPU reads the first instruction code”, and “the first jump instruction” according to claim 1. “When a second jump instruction is received” may mean “when the CPU reads the second instruction code”.
The main control unit (for example, the main control unit 300) and the payout control unit (for example, the payout control unit 600) are provided, and the main control unit transmits at least a command signal to the payout control unit. The microprocessor may be provided in at least one of the main control means and the payout control means.
Further, the payout control means may be capable of transmitting at least a command signal to the main control means.
The ROM may store at least one or more types of first instruction codes among the seven types of first instruction codes.
The present invention based on the above embodiment can also be described as follows.
<Appendix A>
<Appendix A1>
CPU,

Claims

A gaming machine with a microprocessor ,
The game table is a pachinko machine or a slot machine,
The microprocessor is a processor including at least a CPU,
The microprocessor is a processor including at least a ROM;
When the CPU receives the first jump instruction, the CPU can execute an operation of receiving the instruction stored in the first jump destination address next to the first jump instruction;
When the CPU receives a second jump instruction, the CPU can execute an operation of receiving the instruction stored in the second jump destination address next to the second jump instruction;
The ROM stores at least a first instruction code,
The ROM stores at least a second instruction code,
The first instruction code is a 1-byte instruction code indicating the first jump instruction;
The second instruction code is a 1-byte instruction code indicating the second jump instruction;
The first instruction code is an instruction code including at least 3-bit first identification information;
The second instruction code is an instruction code including at least 3-bit second identification information;
The first jump destination address is eight times the first identification information,
The second jump destination address is a value different from eight times the second identification information,
The second jump destination address is a value that is eight times the value that exceeds the maximum value that can be indicated by 3 bits by 1,
The second jump destination address is larger than the first jump destination address,
The second instruction code is smaller than the first instruction code,
The upper 2 bits of the first instruction code have the same value as the upper 2 bits of the second instruction code.
A game stand characterized by that.

The game stand according to claim 1,
The first identification information is any value from 1 to 7,
The second identification information is 0,
The CPU is capable of accepting seven types of the first jump instruction,
The CPU can accept one type of the second jump instruction,
Each of the seven types of first jump instructions is an instruction in which the first identification information is different,
Each of the seven types of first jump instructions is an instruction indicated by any one of the seven types of first instruction codes (hereinafter referred to as “seven types of first instruction codes”). And
The first instruction code is an instruction code composed of a 3-bit first code and a 5-bit second code,
The first code is the first identification information,
The second code is a code composed of 5 bits other than the first code,
The second instruction code is an instruction code composed of a 3-bit third code and a 5-bit fourth code,
The third code is the second identification information,
The fourth code is a code composed of 5 bits other than the third code,
Each of the seven types of first instruction codes is an instruction code including the second code having the same value as the fourth code.
A game stand characterized by that.

The game stand according to claim 1 or 2,
The second jump destination address is 64, which is a value 8 times 8 that is a value that exceeds the maximum value 7 of the first identification information by 1.
A game stand characterized by that.

It is a game stand as described in any one of Claims 1 thru | or 3,
The CPU can accept a jump instruction different from the first jump instruction and the second jump instruction.
A game stand characterized by that.

It is a game stand as described in any one of Claims 1 thru | or 4 ,
The case where the first jump instruction is received according to claim 1 is a case where the CPU reads the first instruction code.
The “when the second jump instruction is received” according to claim 1 is “when the CPU reads the second instruction code”.
A game stand characterized by that.

It is a game stand as described in any one of Claim 1 thru | or 5, Comprising:
Main control means;
A payout control means,
The main control means can transmit at least a command signal to the payout control means;
The microprocessor is provided in at least one of the main control means and the payout control means,
A game stand characterized by that.

The game stand according to claim 6,
The payout control means can transmit at least a command signal to the main control means.
A game stand characterized by that.

It is a game stand as described in any one of Claim 1 thru | or 7, Comprising:
The ROM stores at least one or more types of first instruction codes among the seven types of first instruction codes.
A game stand characterized by that.