JP2014029616A - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP2014029616A
JP2014029616A JP2012170078A JP2012170078A JP2014029616A JP 2014029616 A JP2014029616 A JP 2014029616A JP 2012170078 A JP2012170078 A JP 2012170078A JP 2012170078 A JP2012170078 A JP 2012170078A JP 2014029616 A JP2014029616 A JP 2014029616A
Authority
JP
Japan
Prior art keywords
management information
block
blocks
predetermined number
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012170078A
Other languages
English (en)
Other versions
JP6118045B2 (ja
Inventor
Mitsuru Tamura
満 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MegaChips Corp
Original Assignee
MegaChips Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MegaChips Corp filed Critical MegaChips Corp
Priority to JP2012170078A priority Critical patent/JP6118045B2/ja
Publication of JP2014029616A publication Critical patent/JP2014029616A/ja
Application granted granted Critical
Publication of JP6118045B2 publication Critical patent/JP6118045B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

【課題】不良ブロックの存在や強制的な電源遮断等に起因して正常動作が阻害されるという事態を回避しつつ、管理情報を制御対象メモリに格納することが可能な半導体記憶装置を得る。
【解決手段】制御対象メモリが有する全ブロックには、メモリコントローラが制御対象メモリを管理するために必要な管理情報を格納するためのブロックとして限定的に割り当てられた、複数の第１所定数個のブロックから成る第１ブロック群Ｒ１と、第１ブロック群Ｒ１以外の第２ブロック群Ｒ２と、が含まれ、第１ブロック群Ｒ１の中からメモリコントローラによって選択された、第１所定数個未満の複数の第２所定数個のブロックの各々に、同一内容の管理情報が格納されている。
【選択図】図２

Description

本発明は、半導体記憶装置に関する。
メモリコントローラと、フラッシュメモリ等のメモリセルアレイとを備えたメモリシステムが実用化されている。ＮＡＮＤ型のフラッシュメモリ等においては、製造時に発生する先天性不良ブロックや、出荷後の通常使用によって発生する後天性不良ブロックが、ランダムに存在する。これらの不良ブロックを避けて使用する必要があるため、所定の管理情報によって不良ブロックの位置が管理される。
制御対象メモリであるメモリセルアレイ内に管理情報を格納しようとすると、格納先のブロックが先天性不良ブロックであった場合や、格納時には先天性不良ブロックではなかったがその後に後天性不良ブロックとなった場合に、管理情報の一部又は全部のデータが破壊又は喪失されてしまう可能性がある。また、管理情報を更新するために新たな管理情報を書き込んでいる最中に、ユーザの誤操作等によって強制的に電源が遮断されてしまうと、管理情報の一部又は全部のデータが破壊又は喪失されてしまう可能性がある。管理情報が破壊又は喪失されると、その後はメモリシステムの正常動作が阻害される。
そこで、背景技術に係るメモリシステムでは、制御対象メモリとは別の専用の不揮発性メモリを用意し、当該不揮発性メモリ内に管理情報を格納することによって、管理情報の破壊等が防止されている。他の方法として、メモリコントローラ内の不揮発のメモリ領域に管理情報を格納し、あるいはＤＩＰスイッチの設定によって管理情報をメモリコントローラに与えることで、管理情報の破壊等が防止されている。
なお、下記特許文献１には、コントローラとフラッシュメモリとを備えたメモリシステムが開示されている。不良ブロックのリスト等を含む管理情報は、複数の分割片に分割されて、各分割片がフラッシュメモリ内に個別に保存されている。また、コントローラ内には、ＤＲＡＭ等の揮発性メモリを用いた管理メモリが実装されている。複数の分割片がフラッシュメモリから管理メモリに読み出されることにより、管理メモリ内に管理情報が保存される。
特開２０１１−５９８６６号公報
上述したように背景技術に係るメモリシステムでは、制御対象メモリとは別の専用の不揮発性メモリ内に管理情報が格納される。従って、制御対象メモリとは別に専用の不揮発性メモリを追加する必要があるため、製造コストが増大するとともに制御が複雑化する。
本発明はかかる問題を解決するために成されたものであり、不良ブロックの存在や強制的な電源遮断等に起因して正常動作が阻害されるという事態を回避しつつ、管理情報を制御対象メモリに格納することが可能な半導体記憶装置を得ることを目的とする。
本発明の第１の態様に係る半導体記憶装置は、それぞれがデータの消去単位である複数のブロックを有する記憶部と、前記記憶部を制御する制御部と、を備え、前記記憶部が有する全ブロックには、前記制御部が前記記憶部を管理するために必要な管理情報を格納するためのブロックとして限定的に割り当てられた、複数の第１所定数個のブロックから成る第１ブロック群と、第１ブロック群以外の第２ブロック群と、が含まれ、第１ブロック群の中から前記制御部によって選択された、第１所定数個未満の複数の第２所定数個のブロックの各々に、同一内容の管理情報が格納されていることを特徴とするものである。
第１の態様に係る半導体記憶装置によれば、第１所定数個のブロックから成る第１ブロック群が、管理情報を格納するためのブロックとして限定的に割り当てられている。そして、第１ブロック群の中から制御部によって選択された、第１所定数個未満の複数の第２所定数個のブロックの各々に、同一内容の管理情報が格納されている。従って、第２所定数個のブロックに格納されている第２所定数個の第１管理情報のうちの一つが破壊又は喪失された場合であっても、制御部は、破壊又は喪失されていない残りの第１管理情報を、記憶部から取得することができる。その結果、不良ブロックの存在や強制的な電源遮断等に起因して正常動作が阻害されるという事態を回避しつつ、管理情報を制御対象メモリに格納することが可能となる。
本発明の第２の態様に係る半導体記憶装置は、第１の態様に係る半導体記憶装置において特に、管理情報は、第１管理情報と、第１管理情報よりも書き換え頻度の高い第２管理情報と、を含み、第１管理情報は第１ブロック群内に格納され、第２管理情報は第２ブロック群内に格納されることを特徴とするものである。
第２の態様に係る半導体記憶装置によれば、管理情報は、第１管理情報と、第１管理情報よりも書き換え頻度の高い第２管理情報とを含む。そして、第１管理情報は第１ブロック群内に格納され、第２管理情報は第２ブロック群内に格納される。書き換え頻度に応じて管理情報を第１管理情報と第２管理情報とに分割し、限定的に割り当てられた第１ブロック群内には、書き換え頻度の低い第１管理情報を格納することにより、第１ブロック群内ではデータの書き換えが頻繁には発生しない。その結果、第１ブロック群内における後天性不良ブロックの発生が抑制されるため、装置の信頼性を向上することが可能となる。
本発明の第３の態様に係る半導体記憶装置は、第２の態様に係る半導体記憶装置において特に、第１管理情報には、第２管理情報を格納しているブロックを示す位置情報が含まれ、第２管理情報には、不良ブロックを示す位置情報が含まれることを特徴とするものである。
第３の態様に係る半導体記憶装置によれば、第１管理情報には、第２管理情報を格納しているブロックを示す位置情報が含まれ、第２管理情報には、不良ブロックを示す位置情報が含まれる。従って、制御部は、第１管理情報を記憶部から読み出すことによって、第２管理情報を格納しているブロックを示す位置情報を取得でき、また、当該位置情報に基づいて第２管理情報を記憶部から読み出すことによって、不良ブロックを示す位置情報を取得することが可能となる。
本発明の第４の態様に係る半導体記憶装置は、第３の態様に係る半導体記憶装置において特に、第１管理情報には、第１ブロック群内の不良ブロックを示す位置情報が含まれ、第２管理情報には、第２ブロック群内の不良ブロックを示す位置情報が含まれることを特徴とするものである。
第４の態様に係る半導体記憶装置によれば、第１管理情報には、第１ブロック群内の不良ブロックを示す位置情報が含まれ、第２管理情報には、第２ブロック群内の不良ブロックを示す位置情報が含まれる。従って、第１ブロック群内で後天性不良ブロックが発生した場合には、第１管理情報のみを更新すればよく、第２管理情報の更新を省略することができる。同様に、第２ブロック群内で後天性不良ブロックが発生した場合には、第２管理情報のみを更新すればよく、第１管理情報の更新を省略することができる。
本発明の第５の態様に係る半導体記憶装置は、第２〜第４のいずれか一つの態様に係る半導体記憶装置において特に、前記制御部は、正常な第１管理情報が格納されている、３個以上かつ第１所定数個以下の第３所定数個の正常ブロックを、第１ブロック群の中から特定し、第３所定数個の正常ブロックに格納されている第３所定数個の第１管理情報の中から、多数決によって１個の妥当な第１管理情報を特定し、当該妥当な第１管理情報に含まれている位置情報に基づいて、第２ブロック群の中から第２管理情報を取得することを特徴とするものである。
第５の態様に係る半導体記憶装置によれば、制御部は、第３所定数個の正常ブロックを、第１ブロック群の中から特定する。そして、特定した第３所定数個の正常ブロックに格納されている第３所定数個の第１管理情報の中から、多数決によって１個の妥当な第１管理情報を特定する。従って、更新が繰り返されることで第１ブロック群内に複数バージョンの第１管理情報が格納されている場合であっても、妥当な第１管理情報を適切に特定することが可能となる。
本発明の第６の態様に係る半導体記憶装置は、第５の態様に係る半導体記憶装置において特に、第２ブロック群の中から選択された複数の第４所定数個のブロックの各々に、同一内容の第２管理情報が格納されており、第１管理情報には、第２管理情報を格納している第４所定数個のブロックを示す位置情報が含まれており、前記制御部は、妥当な第１管理情報に含まれている位置情報に基づいて、第４所定数個のブロックに格納されている第４所定数個の第２管理情報の中から、１個の第２管理情報を取得することを特徴とするものである。
第６の態様に係る半導体記憶装置によれば、第２ブロック群の中から選択された複数の第４所定数個のブロックの各々に、同一内容の第２管理情報が格納されている。そして、制御部は、妥当な第１管理情報に含まれている位置情報に基づいて、第４所定数個のブロックに格納されている第４所定数個の第２管理情報の中から、１個の第２管理情報を取得する。従って、第４所定数個のブロックに格納されている第４所定数個の第２管理情報のうちの一つが破壊又は喪失された場合であっても、制御部は、破壊又は喪失されていない残りの第２管理情報を、記憶部から取得することができる。その結果、不良ブロックの存在や強制的な電源遮断等に起因して正常動作が阻害されるという事態を回避しつつ、管理情報を制御対象メモリに格納することが可能となる。
本発明の第７の態様に係る半導体記憶装置は、第５の態様に係る半導体記憶装置において特に、第２ブロック群の中から選択された複数の第４所定数個のブロックに、バージョンが異なる第４所定数個の第２管理情報が格納されており、第１管理情報には、第２管理情報を格納している第４所定数個のブロックを示す位置情報が含まれており、前記制御部は、妥当な第１管理情報に含まれている位置情報に基づいて、第４所定数個のブロックに格納されている第４所定数個の第２管理情報の中から、１個の第２管理情報を取得することを特徴とするものである。
第７の態様に係る半導体記憶装置によれば、第２ブロック群の中から選択された複数の第４所定数個のブロックに、バージョンが異なる第４所定数個の第２管理情報が格納されている。そして、制御部は、妥当な第１管理情報に含まれている位置情報に基づいて、第４所定数個のブロックに格納されている第４所定数個の第２管理情報の中から、１個の第２管理情報を取得する。従って、第４所定数個のブロックに格納されている第４所定数個の第２管理情報のうちの一つが破壊又は喪失された場合であっても、制御部は、破壊又は喪失されていない残りの第２管理情報を、記憶部から取得することができる。その結果、不良ブロックの存在や強制的な電源遮断等に起因して正常動作が阻害されるという事態を回避しつつ、管理情報を制御対象メモリに格納することが可能となる。
本発明の第８の態様に係る半導体記憶装置は、第５〜第７のいずれか一つの態様に係る半導体記憶装置において特に、前記制御部は、第１ブロック群の中から、先天性不良ブロックを除外することにより、正常ブロックを特定することを特徴とするものである。
第８の態様に係る半導体記憶装置によれば、制御部は、第１ブロック群の中から先天性不良ブロックを除外することにより、正常ブロックを特定する。従って、先天性不良ブロックが正常ブロックとして特定されるという事態を回避できるため、妥当な第１管理情報を適切に特定することが可能となる。
本発明の第９の態様に係る半導体記憶装置は、第５〜第８のいずれか一つの態様に係る半導体記憶装置において特に、前記制御部は、第１ブロック群の中から、所定の無効フラグが付加された無効ブロックを除外することにより、正常ブロックを特定することを特徴とするものである。
第９の態様に係る半導体記憶装置によれば、制御部は、第１ブロック群の中から無効ブロックを除外することにより、正常ブロックを特定する。従って、無効ブロックが正常ブロックとして特定されるという事態を回避できるため、妥当な第１管理情報を適切に特定することが可能となる。
本発明の第１０の態様に係る半導体記憶装置は、第５〜第９のいずれか一つの態様に係る半導体記憶装置において特に、前記制御部は、第１ブロック群の中から、格納している第１管理情報にデータの誤りが生じている異常ブロックを除外することにより、正常ブロックを特定することを特徴とするものである。
第１０の態様に係る半導体記憶装置によれば、制御部は、第１ブロック群の中から異常ブロックを除外することにより、正常ブロックを特定する。従って、異常ブロックが正常ブロックとして特定されるという事態を回避できるため、妥当な第１管理情報を適切に特定することが可能となる。
本発明の第１１の態様に係る半導体記憶装置は、第５〜第１０のいずれか一つの態様に係る半導体記憶装置において特に、前記制御部は、第３所定数個の正常ブロックの中から３個の正常ブロックを特定し、当該３個の正常ブロックに格納されている３個の第１管理情報の中から、多数決によって１個の妥当な第１管理情報を特定することを特徴とするものである。
第１１の態様に係る半導体記憶装置によれば、第３所定数個の正常ブロックの中から３個の正常ブロックを特定し、当該３個の正常ブロックに格納されている３個の第１管理情報の中から、多数決によって１個の妥当な第１管理情報を特定する。このように、多数決を行う対象を３個の第１管理情報に限定することによって、簡易に多数決を行うことができるため、処理の所要時間を短縮することが可能となる。
本発明の第１２の態様に係る半導体記憶装置は、第１１の態様に係る半導体記憶装置において特に、前記制御部は、ある１個の正常ブロックに格納されている第１管理情報と、他の任意の２個の正常ブロックに格納されている２個の第１管理情報と、を用いて、多数決を行うことを特徴とするものである。
第１２の態様に係る半導体記憶装置によれば、制御部は、ある１個の正常ブロックに格納されている第１管理情報と、他の任意の２個の正常ブロックに格納されている２個の第１管理情報とを用いて、多数決を行う。従って、多数決を行う対象を限定するための追加の情報を第１管理情報に含める必要がないため、処理及び構成を簡略化することが可能となる。
本発明の第１３の態様に係る半導体記憶装置は、第１１の態様に係る半導体記憶装置において特に、前記制御部は、ある１個の正常ブロックに格納されている第１管理情報と、当該第１管理情報に位置情報が記述されている特定の２個のブロックに格納されている２個の第１管理情報と、を用いて、多数決を行うことを特徴とするものである。
第１３の態様に係る半導体記憶装置によれば、制御部は、ある１個の正常ブロックに格納されている第１管理情報と、当該第１管理情報に位置情報が記述されている特定の２個のブロックに格納されている２個の第１管理情報とを用いて、多数決を行う。従って、多数決を行う対象を、更新時に併せて書き込まれた同一内容の第１管理情報に限定できるため、多数決によって妥当な第１管理情報を特定できる可能性を高めることが可能となる。
本発明の第１４の態様に係る半導体記憶装置は、第１１〜第１３のいずれか一つの態様に係る半導体記憶装置において特に、前記制御部は、特定した３個の正常ブロックを対象とする多数決によっては妥当な第１管理情報を特定できない場合には、第３所定数個の正常ブロックの中から他の３個の正常ブロックを特定し、当該他の３個の正常ブロックに格納されている３個の第１管理情報の中から、多数決によって１個の妥当な第１管理情報を特定することを特徴とするものである。
第１４の態様に係る半導体記憶装置によれば、制御部は、特定した３個の正常ブロックを対象とする多数決によっては妥当な第１管理情報を特定できない場合には、他の３個の正常ブロックを特定し直して多数決を行う。これにより、妥当な第１管理情報を特定できる可能性を高めることが可能となる。
本発明の第１５の態様に係る半導体記憶装置は、第２〜第１４のいずれか一つの態様に係る半導体記憶装置において特に、前記制御部は、第１管理情報を更新する必要が生じた場合には、第１ブロック群の中で第２所定数個の空きブロックを確保し、当該第２所定数個の空きブロックの各々に、更新後の第１管理情報をそれぞれ書き込むことを特徴とするものである。
第１５の態様に係る半導体記憶装置によれば、制御部は、第１管理情報を更新する必要が生じた場合には、第１ブロック群の中で第２所定数個の空きブロックを確保し、当該第２所定数個の空きブロックの各々に、更新後の第１管理情報をそれぞれ書き込む。これにより、更新後においても、同一内容の第２所定個数の第１管理情報を、第１ブロック群に格納することが可能となる。
本発明の第１６の態様に係る半導体記憶装置は、第１５の態様に係る半導体記憶装置において特に、前記制御部は、第１管理情報の更新毎に値が異なるバージョン情報を、第１管理情報に含めて書き込むことを特徴とするものである。
第１６の態様に係る半導体記憶装置によれば、制御部は、更新毎に値が異なるバージョン情報を、第１管理情報に含めて書き込む。従って、バージョン情報を用いて多数決を行うことができ、その結果、妥当な第１管理情報を適切に特定する精度を向上することが可能となる。
本発明の第１７の態様に係る半導体記憶装置は、第１６の態様に係る半導体記憶装置において特に、前記制御部は、第１管理情報を空きブロックに書き込む際に当該空きブロックが後天性不良ブロックとなった場合には、当該第１管理情報に含めたバージョン情報の値を、以降の更新時には使用しないことを特徴とするものである。
第１７の態様に係る半導体記憶装置によれば、制御部は、第１管理情報を空きブロックに書き込む際に当該空きブロックが後天性不良ブロックとなった場合には、当該第１管理情報に含めたバージョン情報の値を、以降の更新時には使用しない。従って、バージョン情報の値を生成するためのカウンタ値が一周した場合であっても、後天性不良ブロックに格納されている第１管理情報が、多数決によって妥当な第１管理情報として誤って特定されるという事態を回避することが可能となる。
本発明の第１８の態様に係る半導体記憶装置は、第１５〜第１７のいずれか一つの態様に係る半導体記憶装置において特に、前記制御部は、第１管理情報の誤り検出符号を、第１管理情報に含めて書き込むことを特徴とするものである。
第１８の態様に係る半導体記憶装置によれば、制御部は、第１管理情報の誤り検出符号を、第１管理情報に含めて書き込む。従って、誤り検出符号を用いて多数決を行うことができ、その結果、妥当な第１管理情報を適切に特定する精度を向上することが可能となる。また、誤り検出符号を用いてデータの誤りが生じているか否かを判定することができ、その結果、第１ブロック群の中から正常ブロックを特定する際に、データの誤りが生じている異常ブロックを除外することが可能となる。
本発明の第１９の態様に係る半導体記憶装置は、第１５〜第１８のいずれか一つの態様に係る半導体記憶装置において特に、前記制御部は、第２所定数個の空きブロックの中の一の空きブロックに書き込む第１管理情報に、第２所定数個の空きブロックの中の他の空きブロックを示す位置情報を含めて書き込むことを特徴とするものである。
第１９の態様に係る半導体記憶装置によれば、制御部は、第２所定数個の空きブロックの中の一の空きブロックに書き込む第１管理情報に、第２所定数個の空きブロックの中の他の空きブロックを示す位置情報を含めて書き込む。従って、多数決を行う対象を、更新時に併せて書き込まれた同一内容の第１管理情報に限定できるため、多数決によって妥当な第１管理情報を特定できる可能性を高めることが可能となる。
本発明の第２０の態様に係る半導体記憶装置は、第１５〜第１９のいずれか一つの態様に係る半導体記憶装置において特に、前記制御部は、第１ブロック群の中から、先天性不良ブロックを除外することにより、空きブロックを確保することを特徴とするものである。
第２０の態様に係る半導体記憶装置によれば、制御部は、第１ブロック群の中から、先天性不良ブロックを除外することにより、空きブロックを確保する。従って、更新後の第１管理情報を書き込むブロックとして、先天性不良ブロックが選択されるという事態を回避することが可能となる。
本発明の第２１の態様に係る半導体記憶装置は、第１５〜第２０のいずれか一つの態様に係る半導体記憶装置において特に、前記制御部は、第１ブロック群の中から、後天性不良ブロックを除外することにより、空きブロックを確保することを特徴とするものである。
第２１の態様に係る半導体記憶装置によれば、制御部は、第１ブロック群の中から、後天性不良ブロックを除外することにより、空きブロックを確保する。従って、更新後の第１管理情報を書き込むブロックとして、後天性不良ブロックが選択されるという事態を回避することが可能となる。
本発明の第２２の態様に係る半導体記憶装置は、第１５〜第２１のいずれか一つの態様に係る半導体記憶装置において特に、前記制御部は、第１ブロック群の中から、更新前の第１管理情報が格納されている第２所定数個のブロックを除外することにより、空きブロックを確保することを特徴とするものである。
第２２の態様に係る半導体記憶装置によれば、制御部は、第１ブロック群の中から、更新前の第１管理情報が格納されている第２所定数個のブロックを除外することにより、空きブロックを確保する。従って、第１管理情報の更新処理中にユーザの誤操作等によって強制的に電源が遮断され、それによって更新後の第１管理情報が消去された場合等であっても、更新前の第１管理情報は記憶部内に残されているため、それを用いて再起動を行うことが可能となる。
本発明の第２３の態様に係る半導体記憶装置は、第１５〜第２２のいずれか一つの態様に係る半導体記憶装置において特に、前記制御部は、第２所定数個の空きブロックの中の１個の空きブロックへの第１管理情報の書き込みが完了すると、更新前の第１管理情報が格納されていた第２所定数個のブロックの中の１個のブロックに対して、所定の無効フラグを付加することを特徴とするものである。
第２３の態様に係る半導体記憶装置によれば、制御部は、１個の空きブロックへの第１管理情報の書き込みが完了すると、更新前の第１管理情報が格納されていた１個のブロックに対して、所定の無効フラグを付加する。これにより、第１管理情報が格納されているブロックとして、少なくとも第２所定数個のブロックを常に確保することが可能となる。しかも、データを消去するのではなく無効フラグを付加するため、消去に伴うメモリセルへのストレスを回避できる。その結果、第１ブロック群内における後天性不良ブロックの発生が抑制されるため、装置の信頼性を向上することが可能となる。
本発明の第２４の態様に係る半導体記憶装置は、第１５〜第２２のいずれか一つの態様に係る半導体記憶装置において特に、前記制御部は、第２所定数個の空きブロックの中の１個の空きブロックへの第１管理情報の書き込みが完了すると、更新前の第１管理情報が格納されていた第２所定数個のブロックの中の１個のブロックに対して、データの消去を行うことを特徴とするものである。
第２４の態様に係る半導体記憶装置によれば、制御部は、第２所定数個の空きブロックの中の１個の空きブロックへの第１管理情報の書き込みが完了すると、更新前の第１管理情報が格納されていた第２所定数個のブロックの中の１個のブロックに対して、データの消去を行う。これにより、第１管理情報が格納されているブロックとして、少なくとも第２所定数個のブロックを常に確保することが可能となる。
本発明の第２５の態様に係る半導体記憶装置は、第１〜第２４のいずれか一つの態様に係る半導体記憶装置において特に、先天性不良ブロックを除外した第１所定数個のブロックが、第１ブロック群として割り当てられることを特徴とするものである。
第２５の態様に係る半導体記憶装置によれば、先天性不良ブロックを除外した第１所定数個のブロックが、第１ブロック群として割り当てられる。従って、第１ブロック群を構成するブロックとして、必ず第１所定数個のブロックを確保できるため、装置の信頼性を向上することが可能となる。
本発明の第２６の態様に係る半導体記憶装置は、第２〜第２５のいずれか一つの態様に係る半導体記憶装置において特に、前記記憶部とは異なる複数の他の記憶部をさらに備え、第２管理情報は複数の第２管理情報片に分割され、第１管理情報は前記記憶部に格納され、複数の第２管理情報片は前記複数の他の記憶部に格納されることを特徴とするものである。
第２６の態様に係る半導体記憶装置によれば、第２管理情報は複数の第２管理情報片に分割される。そして、第１管理情報は記憶部に格納され、複数の第２管理情報片は複数の他の記憶部に格納される。従って、複数の第２管理情報片を複数の他の記憶部から同時に読み出すことができ、その結果、処理の所要時間を短縮することが可能となる。
本発明の第２７の態様に係る半導体記憶装置は、それぞれがデータの消去単位である複数のブロックを有する記憶部と、前記記憶部を制御する制御部と、を備え、前記記憶部が有する全ブロックには、前記制御部が前記記憶部を管理するために必要な管理情報を格納するためのブロックとして限定的に割り当てられた、複数の第１所定数個のブロックから成る第１ブロック群と、第１ブロック群以外の第２ブロック群と、が含まれ、管理情報は、第１管理情報と、第１管理情報よりも書き換え頻度の高い第２管理情報と、を含み、第１管理情報は第１ブロック群内に格納され、第２管理情報は第２ブロック群内に格納されることを特徴とするものである。
第２７の態様に係る半導体記憶装置によれば、第１所定数個のブロックから成る第１ブロック群が、管理情報を格納するためのブロックとして限定的に割り当てられている。また、管理情報は、第１管理情報と、第１管理情報よりも書き換え頻度の高い第２管理情報とを含む。そして、第１管理情報は第１ブロック群内に格納され、第２管理情報は第２ブロック群内に格納される。このように、書き換え頻度に応じて管理情報を第１管理情報と第２管理情報とに分割し、限定的に割り当てられた第１ブロック群内には、書き換え頻度の低い第１管理情報を格納することにより、第１ブロック群内ではデータの書き換えが頻繁には発生しない。その結果、第１ブロック群内における後天性不良ブロックの発生が抑制されるため、装置の信頼性を向上することが可能となる。
本発明によれば、不良ブロックの存在や強制的な電源遮断等に起因して正常動作が阻害されるという事態を回避しつつ、管理情報を制御対象メモリに格納することが可能な半導体記憶装置を得ることができる。
本発明の実施の形態１に係る半導体記憶装置の構成を簡略化して示す図である。 制御対象メモリのメモリ空間の一部を抜き出して示す図である。 使用が想定されている制御対象メモリの種類を示す図である。 第１ブロック群を示す図である。 ブロック内のページの割り当てを示す図である。 管理情報の取得処理を順に示す図である。 管理情報の取得処理を順に示す図である。 管理情報の取得処理を順に示す図である。 管理情報の取得処理を順に示す図である。 管理情報の取得処理を順に示す図である。 管理情報の取得処理を順に示す図である。 第１管理情報の更新処理を順に示す図である。 第１管理情報の更新処理を順に示す図である。 第１管理情報の更新処理を順に示す図である。 第１管理情報の更新処理を順に示す図である。 第１管理情報の更新処理を順に示す図である。 第１ブロック群の他の例を示す図である。 第１ブロック群の他の例を示す図である。 第１ブロック群を示す図である。 管理情報の取得処理を順に示す図である。 管理情報の取得処理を順に示す図である。 管理情報の取得処理を順に示す図である。 管理情報の取得処理を順に示す図である。 管理情報の取得処理を順に示す図である。 管理情報の取得処理を順に示す図である。 第１管理情報の更新処理を順に示す図である。 第１管理情報の更新処理を順に示す図である。 第１管理情報の更新処理を順に示す図である。 第１管理情報の更新処理を順に示す図である。 第１管理情報の更新処理を順に示す図である。 第１ブロック群の他の例を示す図である。 第１ブロック群の他の例を示す図である。 変形例１に係る半導体記憶装置の構成を簡略化して示す図である。 第２ブロック群の第１の例を示す図である。 第２ブロック群の第２の例を示す図である。
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、異なる図面において同一の符号を付した要素は、同一又は相応する要素を示すものとする。
＜実施の形態１＞
図１は、本発明の実施の形態１に係る半導体記憶装置１の構成を簡略化して示す図である。半導体記憶装置１は、メモリコントローラ２（制御部）と、メモリコントローラ２によって制御される制御対象メモリ３（記憶部）とを備えている。制御対象メモリ３は、不揮発性のメモリであり、例えばＮＡＮＤ型フラッシュメモリによって構成されている。
図２は、制御対象メモリ３のメモリ空間の一部を抜き出して示す図である。メモリ空間は、複数のブロックＢ１〜ＢＮに分割されている。ブロックは、データの消去の単位である。制御対象メモリ３が有する全ブロックＢ１〜ＢＮは、第１ブロック群Ｒ１と第２ブロック群Ｒ２とに分類されている。
第１ブロック群Ｒ１は、後述する第１管理情報を格納するためのブロックの集合であり、全ブロックＢ１〜ＢＮの中から限定された特定の複数個のブロックが、第１ブロック群Ｒ１として割り当てられている。本実施の形態の例では、ブロックＢ１〜Ｂ１０の合計１０個のブロックが、第１ブロック群Ｒ１として割り当てられている。
第２ブロック群Ｒ２は、第１ブロック群Ｒ１以外のブロックの集合である。第２ブロック群Ｒ２には、ユーザが使用する任意のデータが格納される。また、第２ブロック群Ｒ２には、後述する第２管理情報が格納される。
管理情報は、メモリコントローラ２が制御対象メモリ３を管理するために必要な情報であり、本実施の形態の例において、管理情報は第１管理情報と第２管理情報とに分割されている。
第１管理情報には、第２管理情報を格納しているブロックの所在を示す位置情報が含まれる。位置情報としては、例えばブロックアドレスが用いられる。
また、第１管理情報には、誤り検出符号が含まれる。誤り検出符号は、その第１管理情報にデータの誤りが生じているか否かの判定に使用される。また、誤り検出符号は、妥当な第１管理情報を特定するための多数決（詳細は後述する）に使用される。誤り検出符号としては、チェックサム、ＣＲＣ（Cyclic Redundancy Check）、又はメッセージダイジェスト等を使用することができる。本実施の形態の例では、誤り検出符号としてＣＲＣが使用される。
また、第１管理情報には、固有のＩＤ情報（本明細書において「管理情報ＩＤ」と称す）が含まれる。管理情報ＩＤは、第１管理情報のバージョンを示すものであり、第１管理情報が更新される度に管理情報ＩＤの値も更新される。本実施の形態の例では、第１管理情報が更新される度に「１」ずつインクリメントされる整数値が、管理情報ＩＤとして使用される。管理情報ＩＤは、妥当な第１管理情報を特定するための多数決（詳細は後述する）に使用される。
また、第１管理情報には、第１ブロック群Ｒ１の中に不良ブロックが存在している場合に、その不良ブロックの所在を示す位置情報が含まれる。不良ブロックには、制御対象メモリ３の製造時に発生する先天性不良ブロックと、出荷後の通常使用によって発生する後天性不良ブロックとが含まれる。
第１管理情報を更新する場合には、第１ブロック群Ｒ１のうち、更新前の第１管理情報を格納しているブロックとは異なるブロックに、更新後の第１管理情報が書き込まれる。書き込み中に該当ブロックが後天性不良ブロックとなった場合には、第１ブロック群Ｒ１内の別のブロックに、更新後の第１管理情報が書き込まれる。
第２管理情報には、第２ブロック群Ｒ２の中に不良ブロックが存在している場合に、その不良ブロックの所在を示す位置情報が含まれる。また、第２管理情報には、汎用領域の場所や制御対象メモリ３へのアクセス速度等の、メモリコントローラ２が制御対象メモリ３を管理するために必要な様々な情報が含まれる。
第２管理情報を更新する場合には、第２ブロック群Ｒ２のうち、更新前の第２管理情報を格納しているブロックと同一のブロックに、更新後の第２管理情報が上書きされる。書き込み中に該当ブロックが後天性不良ブロックとなった場合には、第２ブロック群Ｒ２内の別の任意のブロック（但し不良ブロックは除く）に、更新後の第２管理情報が書き込まれる。第１管理情報には第２管理情報を格納しているブロックの位置情報が含まれているため、第２管理情報を格納するブロックが変更された場合には、第１管理情報を更新する必要がある。
各管理情報内に含めている情報の性質上、第２管理情報は第１管理情報よりも更新頻度（書き換え頻度）が高いといえる。例えば、第２ブロック群Ｒ２の中のユーザデータ領域内で後天性不良ブロックが発生した場合には、第２管理情報は更新する必要があるが、第１管理情報の更新は不要である。第２ブロック群Ｒ２のブロック数は第１ブロック群Ｒ１のブロック数よりもはるかに大きいため、第２ブロック群Ｒ２内で後天性不良ブロックが発生する確率は、第１ブロック群Ｒ１内で後天性不良ブロックが発生する確率よりも十分に高い。従って、第１管理情報は更新せずに第２管理情報を更新するという状況は、逆の状況よりも多く発生する。
図３は、使用が想定されている制御対象メモリ３の種類を示す図である。本実施の形態では、ページサイズ、ブロックサイズ、総ブロック数、読み出しサイクル、及び先天性不良フラグの位置が異なる、複数種類（この例では４種類）のメモリの使用が想定されている。なお、各メモリには、メモリの種類を識別するための固有のＩＤ情報（本明細書において「メモリＩＤ」と称す）が付与されている。メモリＩＤには、ページサイズ及びブロックサイズの情報が含まれている。
以下、本実施の形態に係る半導体記憶装置１に関して、（１）管理情報の格納例、（２）管理情報の取得処理、（３）管理情報の更新処理を、順に説明する。
（１）管理情報の格納例
本実施の形態に係る半導体記憶装置１では、第１ブロック群Ｒ１に属する１０個のブロックＢ１〜Ｂ１０の中から選択された３個のブロックに、同一内容の第１管理情報が格納される。但し、「１０個」及び「３個」の値は一例であり、この値には限定されない。
図４は、第１ブロック群Ｒ１を示す図である。この例において、ブロックＢ１，Ｂ５は先天性不良ブロックであり、ブロックＢ２，Ｂ４は無効ブロック（詳細は後述する）である。
ブロックＢ３，Ｂ６〜Ｂ９には第１管理情報が格納されている。第１管理情報に付した丸括弧内の数字は、管理情報ＩＤ値（左側）及びＣＲＣ値（右側）を示している。説明の便宜上、第１管理情報を書き込む際のＣＲＣ値は、管理情報ＩＤ値と同一の値をとるものとする。データの誤りが生じていない正常ブロックに関しては、ＣＲＣ値と管理情報ＩＤ値とは一致し、一方、後天性不良ブロックになったこと等に起因してデータの誤りが生じている異常ブロックに関しては、ＣＲＣ値と管理情報ＩＤ値とは一致しない。この例において、ブロックＢ６に格納されている第１管理情報（２，１）に関しては、ＣＲＣ値と管理情報ＩＤ値とが一致していない。従って、ブロックＢ６は後天性不良ブロックである。
また、図４に示した例では、最新の第１管理情報は第１管理情報（４，４）である。ここで、第１管理情報（４，４）はブロックＢ８，Ｂ９の２個のブロックにしか格納されていないが、その理由は、ブロックＢ１０のデータを消去した後、第１管理情報（４，４）を書き込む前に、ユーザによって電源が強制的に遮断された状況を想定しているためである。従って、ブロックＢ１０は消去済みブロックとなっている。
また、ブロックＢ３内に表記している「ＢＡＤ」は、第１管理情報をブロックＢ３に書き込む際に、ブロックＢ３が後天性不良ブロックとなったことを表している。但し、ブロックＢ３に格納されている第１管理情報（１，１）に関しては、管理情報ＩＤ値とＣＲＣ値とが一致している。そのため、管理情報ＩＤ値とＣＲＣ値との比較によっては、ブロックＢ３が後天性不良ブロックであるとは判定できない。
なお、第１管理情報をブロックに書き込む際にそのブロックが後天性不良ブロックとなった場合には、その第１管理情報に付した管理情報ＩＤ値をメモリコントローラが保持しておき、それ以降に第１管理情報を更新する際には、その管理情報ＩＤ値を使用しないようにしても良い。これにより、サイクリックカウンタを用いて管理情報ＩＤ値を生成する場合に、後天性不良ブロックに格納されている古い第１管理情報と、それ以降に更新された新たな第１管理情報とで、管理情報ＩＤ値が偶然に一致するという事態が回避される。
図５は、ブロックＢ１〜Ｂ１０の各ブロックに関して、ブロック内のページの割り当てを示す図である。１ブロックは複数のページに分割されている。ページは、データの書き込み及び読み出しの単位である。この例では、ページＰ０は先天性不良フラグが付加されるページであり、ページＰＮは無効フラグが付加されるページであり、ページＰＭは第１管理情報が書き込まれるページである。なお、第１管理情報はブロック内の複数のページに格納されていても良い。
あるブロックが先天性不良ブロックである場合には、そのブロックのページＰ０に先天性不良フラグが付加される。先天性不良フラグが付加されるページは、図３に示したように制御対象メモリ３の種類によって異なる。
あるブロックのデータが無効である場合には、そのブロックのページＰＮに無効フラグが付加される。無効フラグが付加されるページは、制御対象メモリ３の種類によらず共通である。
（２）管理情報の取得処理
図６〜１１は、半導体記憶装置１の起動時にメモリコントローラ２が実行する管理情報の取得処理を順に示す図である。第１ブロック群Ｒ１は、図４に示した状態になっているものとする。
まず、メモリコントローラ２は、メモリＩＤを要求するリードコマンドを制御対象メモリ３に発行することにより、制御対象メモリ３からメモリＩＤを取得する。メモリＩＤにはページサイズ及びブロックサイズの情報が含まれているため、メモリＩＤを取得することにより、制御対象メモリ３内の任意のページへのアクセスが可能となる。
＜先天性不良ブロックの探索ステップ＞
次に図６を参照して、メモリコントローラ２は、第１ブロック群Ｒ１に属する全てのブロックＢ１〜Ｂ１０を対象として、先天性不良ブロックを探索する。具体的には、ブロックＢ１〜Ｂ１０の各ブロックに関して、先天性不良フラグの格納ページにアクセスすることにより、各ブロックが先天性不良ブロックであるか否かを判定する。
この時点では制御対象メモリ３の種類が判明していないため、先天性不良フラグの格納ページを一意には特定できない。従って、メモリコントローラ２は、使用が想定されている全種類のメモリに関する先天性不良フラグの格納ページに順にアクセスする。図３に示した例では、メモリコントローラ２は、第０ページの第０バイト、第０ページの第２０４８バイト、第１２８ページの第０バイト、及び第２５６ページの第８１９２バイトに順にアクセスすることにより、いずれかの格納ページに先天性不良フラグが付加されているか否かを判定する。また、その際の制御対象メモリ３へのアクセス速度は、使用が想定されている全種類のメモリを正常に動作させることが可能な最も遅い速度とする。図３に示した例では、４種類のメモリのうち最も遅い５０ｎｓの読み出しサイクルでアクセスを行う。
なお、メモリＩＤとメモリ種類とを関連付けるテーブル情報を予め作成してメモリコントローラ２内に保持しておき、メモリコントローラ２が制御対象メモリ３からメモリＩＤを取得した後に当該テーブル情報を参照することにより、メモリ種類を特定するように構成してもよい。この場合には、特定したメモリ種類に対応したアクセス速度で、特定したメモリ種類に対応した格納ページにアクセスすることにより、先天性不良フラグが付加されているか否かを判定することができる。
探索の結果、ブロックＢ１〜Ｂ１０内に先天性不良ブロックが存在している場合には、メモリコントローラ２は、そのブロックを取得対象ブロックの候補から除外する。図６に示した例では、先天性不良ブロックであるブロックＢ１，Ｂ５が候補から除外される。このステップで除外されずに残ったブロックＢ２〜Ｂ４，Ｂ６〜Ｂ１０を、本明細書において「良ブロック」と称す。
＜無効ブロックの探索ステップ＞
次に図７を参照して、メモリコントローラ２は、良ブロックＢ２〜Ｂ４，Ｂ６〜Ｂ１０を対象として、無効ブロックを探索する。具体的には、各良ブロックに関して、無効フラグの格納ページ（図５に示したページＰＮ）にアクセスすることにより、各良ブロックが無効ブロックであるか否かを判定する。
上記と同様に、制御対象メモリ３へのアクセス速度は、使用が想定されている全種類のメモリを正常に動作させることが可能な最も遅い速度とする。但し、メモリＩＤに基づいてメモリ種類を特定できる場合には、特定したメモリ種類に対応した適切なアクセス速度でアクセスすればよい。
探索の結果、良ブロック内に無効ブロックが存在している場合には、メモリコントローラ２は、そのブロックを取得対象ブロックの候補から除外する。図７に示した例では、無効ブロックであるブロックＢ２，Ｂ４が候補から除外される。このステップで除外されずに残ったブロックＢ３，Ｂ６〜Ｂ１０を、本明細書において「有効ブロック」と称す。
＜異常ブロックの探索ステップ＞
次に図８を参照して、メモリコントローラ２は、有効ブロックＢ３，Ｂ６〜Ｂ１０を対象として、データの誤りが生じているブロックを探索する。具体的には、各有効ブロックに関して、第１管理情報の格納ページ（図５に示したページＰＭ）にアクセスして第１管理情報を読み出し、読み出した第１管理情報に対してＣＲＣ演算を行う。そして、演算により求めたＣＲＣ値と、読み出した第１管理情報内に含まれているＣＲＣ値とを比較する。メモリコントローラ２は、両ＣＲＣ値が一致する場合には、そのブロックはデータの誤りが生じていないブロック（本明細書において「正常ブロック」と称す）であると判定し、一方、両ＣＲＣ値が一致しない場合には、そのブロックはデータの誤りが生じているブロック（本明細書において「異常ブロック」と称す）であると判定する。
・書き込み又は消去時に後天性不良ブロックとなった
・書き込み又は消去時に電源が強制遮断されたことにより正常に終了されなかった
・消去状態でデータが何も書き込まれていない
等の理由で両ＣＲＣ値が一致しない場合には、そのブロックは異常ブロックと判定されることとなる。
上記と同様に、制御対象メモリ３へのアクセス速度は、使用が想定されている全種類のメモリを正常に動作させることが可能な最も遅い速度とする。但し、メモリＩＤに基づいてメモリ種類を特定できる場合には、特定したメモリ種類に対応した適切なアクセス速度でアクセスすればよい。
探索の結果、有効ブロック内に異常ブロックが存在している場合には、メモリコントローラ２は、そのブロックを取得対象ブロックの候補から除外する。図８に示した例では、異常ブロックであるブロックＢ６，Ｂ１０が候補から除外される。
＜妥当な第１管理情報の特定ステップ＞
次に、メモリコントローラ２は、残った正常ブロックの中から４個の正常ブロックを任意に選択する。例えば、ブロックアドレスの小さい順に４個の正常ブロックを選択する。この例では残った正常ブロックがブロックＢ３，Ｂ７〜Ｂ９の４個であるため、全ての正常ブロックが選択される。なお、この時点で残った正常ブロックが２個以下である場合は、後述する多数決を行えないため、その制御対象メモリ３は故障であると判定する。また、この時点で残った正常ブロックが３個である場合は、後述する多数決を１回だけ行う。
次に図９を参照して、メモリコントローラ２は、選択した４個の正常ブロックＢ３，Ｂ７〜Ｂ９の中から、３個の正常ブロックを任意に選択する。この例では、ブロックアドレスの小さい順に３個の正常ブロックＢ３，Ｂ７，Ｂ８を選択する。そして、各正常ブロックＢ３，Ｂ７，Ｂ８に格納されている第１管理情報に含まれている管理情報ＩＤ値及びＣＲＣ値を相互に比較することにより、１回目の多数決を行う。メモリコントローラ２は、３個の第１管理情報のうちの２個以上で管理情報ＩＤ値及びＣＲＣ値が一致した場合には、その第１管理情報は妥当であると判定する。この例では、３個の第１管理情報の管理情報ＩＤ値及びＣＲＣ値はそれぞれ（１，１）（３，３）（４，４）であり、相互に一致しないため、妥当な第１管理情報はないと判定される。
次に図１０を参照して、メモリコントローラ２は、選択した４個の正常ブロックＢ３，Ｂ７〜Ｂ９の中から、他の３個の正常ブロックを任意に選択する。この例では、ブロックアドレスの大きい順に３個の正常ブロックＢ７〜Ｂ９を選択する。そして、各正常ブロックＢ７〜Ｂ９に格納されている第１管理情報に含まれている管理情報ＩＤ値及びＣＲＣ値を相互に比較することにより、２回目の多数決を行う。この例では、３個の第１管理情報の管理情報ＩＤ値及びＣＲＣ値はそれぞれ（３，３）（４，４）（４，４）であり、（４，４）が２個以上で一致する。従って、ブロックＢ８，Ｂ９に格納されている第１管理情報が、妥当な第１管理情報であると判定される。
なお、１回目の多数決によって妥当な第１管理情報を特定できた場合には、２回目の多数決は省略される。また、２回目の多数決によっても妥当な第１管理情報を特定できない場合には、その制御対象メモリ３は故障と判定される。但し、正常ブロックが５個以上残っている場合には、４個の正常ブロックの選択をやり直して、再び多数決を行っても良い。
＜第２管理情報の取得ステップ＞
次に図１１を参照して、メモリコントローラ２は、特定した２個以上の妥当な第１管理情報の中から、任意の１個の第１管理情報を確定する。例えば、ブロックＢ８，Ｂ９の中でブロックアドレスの最も小さいブロックＢ８を選択し、ブロックＢ８に格納されている第１管理情報（４，４）を、妥当な第１管理情報として確定する。
次に、メモリコントローラ２は、確定した妥当な第１管理情報に含まれている位置情報（第２管理情報を格納しているブロックの所在を示す位置情報）に基づいて、第２ブロック群Ｒ２の中から第２管理情報を読み出すことにより、第２管理情報を取得する。
（３）管理情報の更新処理
第２管理情報の格納ブロックが後天性不良ブロックとなった場合等には、第２管理情報の格納ブロックを、第２ブロック群Ｒ２内の他のブロックに変更する必要がある。ここで、第１管理情報には第２管理情報の格納ブロックの位置情報が含まれているため、第２管理情報の格納ブロックを変更する場合には、第１管理情報の内容も更新する必要がある。また、第１管理情報には第１ブロック群Ｒ１の不良ブロックの位置情報が含まれているため、第１ブロック群Ｒ１内で後天性不良ブロックが発生した場合等には、第１管理情報の内容を更新する必要がある。以下、第１管理情報を更新する手順について説明する。
図１２〜１６は、メモリコントローラ２が実行する第１管理情報の更新処理を順に示す図である。
図１２を参照して、現在有効な第１管理情報（つまり更新前の第１管理情報）は、ブロックＢ８，Ｂ９に格納されている第１管理情報（４，４）である。また、起動時に妥当な第１管理情報を特定するための多数決の候補となった第１管理情報は、ブロックＢ７〜Ｂ９に格納されている第１管理情報である。以下、ブロックＢ７〜Ｂ９を「多数決対象ブロック」と称す。
次に図１３を参照して、メモリコントローラ２は、第１ブロック群Ｒ１の中から、更新後の第１管理情報を格納すべき空きブロックを確保する。具体的には、ブロックＢ１〜Ｂ１０の中から、先天性不良ブロック、後天性不良ブロック、及び多数決対象ブロックを除外して、３個の空きブロックを確保する。第１管理情報には第１ブロック群Ｒ１内の不良ブロックの位置情報が含まれているため、現在有効な第１管理情報（４，４）を参照することにより、第１ブロック群Ｒ１内の先天性不良ブロック及び後天性不良ブロックを特定することができる。この例では、無効ブロックであるブロックＢ２，Ｂ４と、消去済みブロックであるブロックＢ１０とが、空きブロックとして確保される。なお、確保できる空きブロックが２個以下である場合は、その制御対象メモリ３は故障であると判定される。
次に図１４を参照して、メモリコントローラ２は、３個の空きブロックの中の任意の１個の空きブロックのデータを消去した後、更新後の第１管理情報（５，５）をそのブロックに書き込む。この例では、ブロックＢ１０のデータが消去された後に、第１管理情報（５，５）がブロックＢ１０に書き込まれる。なお、空きブロックのデータを消去する際、又は第１管理情報（５，５）を書き込む際に、該当ブロックが後天性不良ブロックとなった場合には、メモリコントローラ２は、第１管理情報に含まれている不良ブロックの位置情報を更新するとともに、空きブロックの確保処理からやり直す。
次に図１５を参照して、メモリコントローラ２は、３個の多数決対象ブロックの中の任意の１個のブロックに対して、無効フラグを付加する。この例では、ブロックＢ７に無効フラグが付加される。なお、無効フラグを付加する際に該当ブロックが後天性不良ブロックとなった場合には、メモリコントローラ２は、第１管理情報に含まれている不良ブロックの位置情報を更新するとともに、空きブロックの確保処理からやり直す。
次に図１６を参照して、メモリコントローラ２は、３個の空きブロックの中の次の空きブロックＢ２のデータを消去した後、第１管理情報（５，５）をそのブロックＢ２に書き込む。その後、３個の多数決対象ブロックの中の次のブロックＢ８に対して、無効フラグを付加する。次に、メモリコントローラ２は、３個の空きブロックの中の最後の空きブロックＢ４のデータを消去した後、第１管理情報（５，５）をそのブロックＢ４に書き込む。その後、３個の多数決対象ブロックの中の最後のブロックＢ９に対して、無効フラグを付加する。これにより、３個の空きブロックＢ２，Ｂ４，Ｂ１０に同一内容の第１管理情報（５，５）が格納される。
なお、多数決対象ブロックＢ７〜Ｂ９に無効フラグを付加する代わりに、データの消去を行っても良い。この場合、１個の空きブロックへの第１管理情報の書き込みと、１個の多数決対象ブロックに対するデータの消去とが、交互に３回繰り返されることとなる。
＜実施の形態１の具体例１＞
図１７は、第１ブロック群Ｒ１の他の例を示す図である。この例において、ブロックＢ５，Ｂ９は先天性不良ブロックであり、ブロックＢ１，Ｂ２，Ｂ１０は無効ブロックである。また、ブロックＢ４，Ｂ８は後天性不良ブロックである。但し、ブロックＢ４，Ｂ８に関しては管理情報ＩＤ値とＣＲＣ値とが一致している。また、ブロックＢ３，Ｂ６，Ｂ７には、第１管理情報（６，６）が格納されている。
図１７に示した第１ブロック群Ｒ１を対象とした管理情報の取得処理について、簡単に説明する。まず、先天性不良ブロックであるブロックＢ５，Ｂ９が除外される。次に、無効ブロックであるブロックＢ１，Ｂ２，Ｂ１０が除外される。次に、異常ブロックの探索が行われるが、この例では異常ブロックが存在しないため、異常ブロックとしてはどのブロックも除外されない。次に、４個の正常ブロックとしてブロックＢ３，Ｂ４，Ｂ６，Ｂ７が選択される。
次に、先頭３個の正常ブロックＢ３，Ｂ４，Ｂ６を対象とする１回目の多数決が行われ、その結果、ブロックＢ３，Ｂ６に格納されている第１管理情報（６，６）が妥当な第１管理情報として特定される。
次に、ブロックＢ３，Ｂ６のいずれかに格納されている第１管理情報（６，６）に基づいて、第２ブロック群Ｒ２の中から第２管理情報が読み出される。
＜実施の形態１の具体例２＞
図１８は、第１ブロック群Ｒ１の他の例を示す図である。この例において、ブロックＢ５，Ｂ９は先天性不良ブロックであり、ブロックＢ１，Ｂ２，Ｂ１０は無効ブロックである。また、ブロックＢ４，Ｂ６は後天性不良ブロックである。但し、ブロックＢ４，Ｂ６に関しては管理情報ＩＤ値とＣＲＣ値とが一致している。また、ブロックＢ３，Ｂ７，Ｂ８には、第１管理情報（７，７）が格納されている。
図１８に示した第１ブロック群Ｒ１を対象とした管理情報の取得処理について、簡単に説明する。まず、先天性不良ブロックであるブロックＢ５，Ｂ９が除外される。次に、無効ブロックであるブロックＢ１，Ｂ２，Ｂ１０が除外される。次に、異常ブロックの探索が行われるが、この例では異常ブロックが存在しないため、異常ブロックとしてはどのブロックも除外されない。次に、４個の正常ブロックとしてブロックＢ３，Ｂ４，Ｂ６，Ｂ７が選択される。
次に、先頭３個の正常ブロックＢ３，Ｂ４，Ｂ６を対象とする１回目の多数決が行われるが、多数決が成立しないため、妥当な第１管理情報はないと判定される。
次に、末尾３個の正常ブロックＢ４，Ｂ６，Ｂ７を対象とする２回目の多数決が行われるが、多数決が成立しないため、妥当な第１管理情報はないと判定される。その結果、その制御対象メモリ３は故障であると判定される。
＜実施の形態２＞
以下、本発明の実施の形態２に係る半導体記憶装置１について、上記実施の形態１との相違点を中心に説明する。
上記実施の形態１と同様に、第１管理情報には、第２管理情報の格納ブロックを示す位置情報が含まれる。また、第１管理情報には、管理情報ＩＤが含まれる。また、第１管理情報には、第１ブロック群Ｒ１内の不良ブロックを示す位置情報が含まれる。
また、本実施の形態では、上記に加えて、第１管理情報には、自身と同一内容の第１管理情報が格納された他の２個のブロックを示す位置情報（本明細書において「グループアドレス」と称す）が含まれる。
さらに、第１管理情報には、誤り検出符号が含まれる。本実施の形態の例では、グループアドレスを含めた全域のＣＲＣ値と、グループアドレスを除いた部分のＣＲＣ値とが、第１管理情報内に含められる。グループアドレスを含めた全域のＣＲＣ値は、その第１管理情報にデータの誤りが生じているか否かの判定に使用される。また、グループアドレスを除いた部分のＣＲＣ値は、妥当な第１管理情報を特定するための多数決に使用される。
以下、本実施の形態に係る半導体記憶装置１に関して、（１）管理情報の格納例、（２）管理情報の取得処理、（３）管理情報の更新処理を、順に説明する。
（１）管理情報の格納例
図１９は、第１ブロック群Ｒ１を示す図である。この例において、ブロックＢ１，Ｂ５は先天性不良ブロックであり、ブロックＢ２，Ｂ４は無効ブロックであり、ブロックＢ１０は消去済みブロックである。
ブロックＢ３，Ｂ６〜Ｂ９には第１管理情報が格納されている。第１管理情報に付した丸括弧内の数字は、管理情報ＩＤ値及びＣＲＣ値を示している。第１管理情報に付した山括弧内の数字は、グループアドレスを示している。例えば、ブロックＢ７に第１管理情報（３，３）を書き込む際に、ブロックＢ２，Ｂ４にも同一内容の第１管理情報（３，３）が書き込まれたことを意味している。
（２）管理情報の取得処理
図２０〜２５は、半導体記憶装置１の起動時にメモリコントローラ２が実行する管理情報の取得処理を順に示す図である。第１ブロック群Ｒ１は、図１９に示した状態になっているものとする。
まず、メモリコントローラ２は、メモリＩＤを要求するリードコマンドを制御対象メモリ３に発行することにより、制御対象メモリ３からメモリＩＤを取得する。
＜先天性不良ブロックの探索ステップ＞
次に図２０を参照して、メモリコントローラ２は、第１ブロック群Ｒ１に属する全てのブロックＢ１〜Ｂ１０を対象として、先天性不良ブロックを探索する。
探索の結果、ブロックＢ１〜Ｂ１０内に先天性不良ブロックが存在している場合には、メモリコントローラ２は、そのブロックを取得対象ブロックの候補から除外する。図２０に示した例では、先天性不良ブロックであるブロックＢ１，Ｂ５が候補から除外される。
＜無効ブロックの探索ステップ＞
次に図２１を参照して、メモリコントローラ２は、良ブロックＢ２〜Ｂ４，Ｂ６〜Ｂ１０を対象として、無効ブロックを探索する。
探索の結果、良ブロック内に無効ブロックが存在している場合には、メモリコントローラ２は、そのブロックを取得対象ブロックの候補から除外する。図２１に示した例では、無効ブロックであるブロックＢ２，Ｂ４が候補から除外される。
＜異常ブロックの探索ステップ＞
次に図２２を参照して、メモリコントローラ２は、有効ブロックＢ３，Ｂ６〜Ｂ１０を対象として、データの誤りが生じているブロックを探索する。具体的には、各有効ブロックに関して、第１管理情報の格納ページにアクセスして第１管理情報を読み出し、グループアドレスを含めた第１管理情報の全域に対してＣＲＣ演算を行う。そして、演算により求めた全域のＣＲＣ値と、読み出した第１管理情報内に含まれている全域のＣＲＣ値とを比較する。メモリコントローラ２は、両ＣＲＣ値が一致する場合には、そのブロックは正常ブロックであると判定し、一方、両ＣＲＣ値が一致しない場合には、そのブロックは異常ブロックであると判定する。
探索の結果、有効ブロック内に異常ブロックが存在している場合には、メモリコントローラ２は、そのブロックを取得対象ブロックの候補から除外する。図２２に示した例では、異常ブロックであるブロックＢ６，Ｂ１０が候補から除外される。
＜妥当な第１管理情報の特定ステップ＞
次に図２３を参照して、メモリコントローラ２は、残った正常ブロックＢ３，Ｂ７〜Ｂ９の中から１個の正常ブロックを任意に選択する。例えば、ブロックアドレスが最も小さい正常ブロックＢ３を選択する。そして、正常ブロックＢ３に格納されている第１管理情報に含まれているグループアドレス＜４，６＞を参照することにより、ブロックＢ３，Ｂ４，Ｂ６を対象とする多数決を行う。具体的には、各ブロックＢ３，Ｂ４，Ｂ６に格納されている第１管理情報に含まれている管理情報ＩＤ値及びＣＲＣ値（グループアドレスを除いた部分のＣＲＣ値）を相互に比較することにより、１回目の多数決を行う。この例では、ブロックＢ４，Ｂ６は正常ブロックではなく、多数決の候補から除外されるため、１回目の多数決は成立しない。
次に図２４を参照して、メモリコントローラ２は、正常ブロックＢ３，Ｂ７〜Ｂ９の中から次の正常ブロックを任意に選択する。例えば、ブロックアドレスが次に小さい正常ブロックＢ７を選択する。そして、正常ブロックＢ７に格納されている第１管理情報に含まれているグループアドレス＜２，４＞を参照することにより、ブロックＢ２，Ｂ４，Ｂ７を対象とする多数決を行う。具体的には、各ブロックＢ２，Ｂ４，Ｂ７に格納されている第１管理情報に含まれている管理情報ＩＤ値及びＣＲＣ値（グループアドレスを除いた部分のＣＲＣ値）を相互に比較することにより、２回目の多数決を行う。この例では、ブロックＢ２，Ｂ４は正常ブロックではなく、多数決の候補から除外されるため、２回目の多数決は成立しない。
次に図２５を参照して、メモリコントローラ２は、正常ブロックＢ３，Ｂ７〜Ｂ９の中から次の正常ブロックを任意に選択する。例えば、ブロックアドレスが次に小さい正常ブロックＢ８を選択する。そして、正常ブロックＢ８に格納されている第１管理情報に含まれているグループアドレス＜９，１０＞を参照することにより、ブロックＢ８〜Ｂ１０を対象とする多数決を行う。具体的には、各ブロックＢ８〜Ｂ１０に格納されている第１管理情報に含まれている管理情報ＩＤ値及びＣＲＣ値（グループアドレスを除いた部分のＣＲＣ値）を相互に比較することにより、３回目の多数決を行う。この例では、ブロックＢ１０は正常ブロックではないため多数決の候補から除外されるが、ブロックＢ８，Ｂ９に格納されている２個の第１管理情報の管理情報ＩＤ値及びＣＲＣ値はいずれも（４，４）であり、２個以上で一致する。従って、ブロックＢ８，Ｂ９に格納されている第１管理情報が、妥当な第１管理情報であると判定される。
なお、全ての正常ブロックＢ３，Ｂ７〜Ｂ９を選択しても妥当な第１管理情報を特定できない場合には、その制御対象メモリ３は故障と判定される。
＜第２管理情報の取得ステップ＞
次に、メモリコントローラ２は、特定した２個以上の妥当な第１管理情報の中から、任意の１個の第１管理情報を確定する。例えば、ブロックＢ８，Ｂ９の中でブロックアドレスの最も小さいブロックＢ８を選択し、ブロックＢ８に格納されている第１管理情報（４，４）を、妥当な第１管理情報として確定する。
次に、メモリコントローラ２は、確定した妥当な第１管理情報に含まれている位置情報に基づいて、第２ブロック群Ｒ２の中から第２管理情報を読み出すことにより、第２管理情報を取得する。
（３）管理情報の更新処理
図２６〜３０は、メモリコントローラ２が実行する第１管理情報の更新処理を順に示す図である。
図２６を参照して、現在有効な第１管理情報は、ブロックＢ８，Ｂ９に格納されている第１管理情報（４，４）である。また、起動時に妥当な第１管理情報を特定するための多数決の候補となった第１管理情報は、多数決対象ブロックＢ８〜Ｂ１０に格納されている第１管理情報である。
次に図２７を参照して、メモリコントローラ２は、第１ブロック群Ｒ１の中から空きブロックを確保する。具体的には、ブロックＢ１〜Ｂ１０の中から、先天性不良ブロック、後天性不良ブロック、及び多数決対象ブロックを除外して、３個の空きブロックを確保する。この例では、ブロックＢ２，Ｂ４，Ｂ７が、空きブロックとして確保される。
次に図２８を参照して、メモリコントローラ２は、３個の空きブロックの中の任意の１個の空きブロックのデータを消去した後、グループアドレスを含む更新後の第１管理情報をそのブロックに書き込む。この例では、ブロックＢ２のデータが消去された後に、ブロックＢ４，Ｂ７を示すグループアドレス＜４，７＞を含む第１管理情報（５，５）＜４，７＞が、ブロックＢ２に書き込まれる。
次に図２９を参照して、メモリコントローラ２は、３個の多数決対象ブロックの中の任意の１個のブロックに対して、無効フラグを付加する。この例では、ブロックＢ８に無効フラグが付加される。
次に図３０を参照して、メモリコントローラ２は、３個の空きブロックの中の次の空きブロックＢ４のデータを消去した後、グループアドレス＜２，７＞を含む第１管理情報（５，５）＜２，７＞を、そのブロックＢ４に書き込む。その後、３個の多数決対象ブロックの中の次のブロックＢ９に対して、無効フラグを付加する。次に、メモリコントローラ２は、３個の空きブロックの中の最後の空きブロックＢ７のデータを消去した後、グループアドレス＜２，４＞を含む第１管理情報（５，５）＜２，４＞を、そのブロックＢ７に書き込む。その後、３個の多数決対象ブロックの中の最後のブロックＢ１０に対して、無効フラグを付加する。これにより、３個の空きブロックＢ２，Ｂ４，Ｂ７に同一内容の第１管理情報（５，５）が格納される。
＜実施の形態２の具体例１＞
図３１は、第１ブロック群Ｒ１の他の例を示す図である。この例において、ブロックＢ５，Ｂ９は先天性不良ブロックであり、ブロックＢ１，Ｂ２，Ｂ１０は無効ブロックである。また、ブロックＢ４，Ｂ８は後天性不良ブロックである。但し、ブロックＢ４，Ｂ８に関しては管理情報ＩＤ値とＣＲＣ値とが一致している。また、ブロックＢ３には第１管理情報（６，６）＜６，７＞が格納されており、ブロックＢ６には第１管理情報（６，６）＜３，７＞が格納されており、ブロックＢ７には第１管理情報（６，６）＜３，６＞が格納されている。
図３１に示した第１ブロック群Ｒ１を対象とした管理情報の取得処理について、簡単に説明する。まず、先天性不良ブロックであるブロックＢ５，Ｂ９が除外される。次に、無効ブロックであるブロックＢ１，Ｂ２，Ｂ１０が除外される。次に、異常ブロックの探索が行われるが、この例では異常ブロックが存在しないため、異常ブロックとしてはどのブロックも除外されない。
次に、先頭の正常ブロックＢ３が選択され、その正常ブロックＢ３と、グループアドレス＜６，７＞で示された正常ブロックＢ６，Ｂ７とを対象とする多数決が行われる。その結果、ブロックＢ３，Ｂ６，Ｂ７に格納されている第１管理情報（６，６）が妥当な第１管理情報として特定される。
次に、ブロックＢ３，Ｂ６，Ｂ７のいずれかに格納されている第１管理情報（６，６）に基づいて、第２ブロック群Ｒ２の中から第２管理情報が読み出される。
＜実施の形態２の具体例２＞
図３２は、第１ブロック群Ｒ１の他の例を示す図である。この例において、ブロックＢ５，Ｂ９は先天性不良ブロックであり、ブロックＢ１，Ｂ２，Ｂ１０は無効ブロックである。また、ブロックＢ４，Ｂ６は後天性不良ブロックである。但し、ブロックＢ４，Ｂ６に関しては管理情報ＩＤ値とＣＲＣ値とが一致している。また、ブロックＢ３には第１管理情報（７，７）＜７，８＞が格納されており、ブロックＢ７には第１管理情報（７，７）＜３，８＞が格納されており、ブロックＢ８には第１管理情報（７，７）＜３，７＞が格納されている。
図３２に示した第１ブロック群Ｒ１を対象とした管理情報の取得処理について、簡単に説明する。まず、先天性不良ブロックであるブロックＢ５，Ｂ９が除外される。次に、無効ブロックであるブロックＢ１，Ｂ２，Ｂ１０が除外される。次に、異常ブロックの探索が行われるが、この例では異常ブロックが存在しないため、異常ブロックとしてはどのブロックも除外されない。
次に、先頭の正常ブロックＢ３が選択され、その正常ブロックＢ３と、グループアドレス＜７，８＞で示された正常ブロックＢ７，Ｂ８とを対象とする多数決が行われる。その結果、ブロックＢ３，Ｂ７，Ｂ８に格納されている第１管理情報（７，７）が妥当な第１管理情報として特定される。
次に、ブロックＢ３，Ｂ７，Ｂ８のいずれかに格納されている第１管理情報（７，７）に基づいて、第２ブロック群Ｒ２の中から第２管理情報が読み出される。
同様のケースである上記実施の形態１の具体例２（図１８）では、妥当な第１管理情報を特定できなかった。これに対して図３２の例では、グループアドレスに基づく多数決を行うことによって、妥当な第１管理情報の特定に成功している。
＜変形例１＞
図３３は、変形例１に係る半導体記憶装置１の構成を簡略化して示す図である。半導体記憶装置１は、メモリコントローラ２と、メモリコントローラ２によって制御される複数個の制御対象メモリ（図３３の例では４個の制御対象メモリ３Ａ〜３Ｄ）とを備えている。
このようなシステム構成においては、データサイズが大きい第２管理情報を複数に分割し、各分割片を複数の制御対象メモリに分散して格納しても良い。図３３に示した例では、第２管理情報は、３個の第２管理情報片１２１〜１２３に分割されている。第１管理情報１１は制御対象メモリ３Ａに格納され、第２管理情報片１２１は制御対象メモリ３Ｂに格納され、第２管理情報片１２２は制御対象メモリ３Ｃに格納され、第２管理情報片１２３は制御対象メモリ３Ｄに格納される。第１管理情報１１には、各第２管理情報片１２１〜１２３の所在を示す位置情報が含まれている。第２管理情報を読み出す場合には、第２管理情報片１２１〜１２３が制御対象メモリ３Ｂ〜３Ｄから並列に読み出される。
＜変形例２＞
上記実施の形態１，２では、管理情報を第１管理情報と第２管理情報とに分割する例について述べたが、管理情報を分割せず、第２管理情報の内容を第１管理情報内に含めても良い。管理情報のデータサイズが大きくなるため、第１ブロック群Ｒ１として多数のブロックを割り当てる余裕がある場合に有効である。
＜変形例３＞
上記実施の形態１，２では、管理情報を第１管理情報と第２管理情報との２つに分割する例について述べたが、３つ以上に分割しても良い。例えば３つに分割する場合には、書き換え頻度が低い情報を第１管理情報内に含め、書き換え頻度が中程度の情報を第２管理情報内に含め、書き換え頻度が高い情報を第３管理情報内に含める。第１管理情報は、割り当てられるブロック数が少ない第１ブロック群内に格納し、第２管理情報は、割り当てられるブロック数が多い第２ブロック群内に格納し、第３管理情報は、全ブロックのうち第１ブロック群及び第２ブロック群以外の第３ブロック群内（ブロック数は最も多い）に格納する。
＜変形例４＞
上記実施の形態１，２では、第１ブロック群Ｒ１として割り当てられるブロックは、ブロックＢ１〜Ｂ１０に限定されている。従って、ブロックＢ１〜Ｂ１０内に先天性不良ブロックが存在している場合には、第１ブロック群Ｒ１内で実際に使用できるブロック数は、先天性不良ブロックの数に応じて減少する。そこで、第１ブロック群を割り当てる際に先天性不良ブロックを除外してもよい。例えばブロックＢ５，Ｂ９が先天性不良ブロックである場合には、ブロックＢ１〜Ｂ４，Ｂ６〜Ｂ８，Ｂ１０〜Ｂ１２を第１ブロック群として割り当てる。
＜変形例５＞
上記実施の形態１，２では、第２ブロック群Ｒ２に１個の第２管理情報を格納する例について述べたが、第２ブロック群Ｒ２に複数個の第２管理情報を格納しても良い。
図３４は、第２ブロック群Ｒ２の第１の例を示す図である。この例では、第２ブロック群Ｒ２に属する全てのブロックの中から任意に選択された３個のブロックに、同一内容の第２管理情報が格納される。但し、「３個」の値は一例であり、この値には限定されない。
第２管理情報には、不良ブロックの所在を示す位置情報に加えて、管理情報ＩＤが含まれる。管理情報ＩＤは、第２管理情報のバージョンを示すものであり、第２管理情報が更新される度に管理情報ＩＤの値も更新される。この例では、第２管理情報が更新される度に「１」ずつインクリメントされる整数値が、管理情報ＩＤとして使用される。また、第２管理情報には、誤り検出符号が含まれる。この例では、誤り検出符号としてＣＲＣが使用される。
図３４に示した例では、第２管理情報はブロックＢ１００，Ｂ２００，Ｂ３００に格納されている。第２管理情報に付した丸括弧内の数字は、第２管理情報の管理情報ＩＤ値（左側）及びＣＲＣ値（右側）を示している。説明の便宜上、第２管理情報を書き込む際のＣＲＣ値は、第２管理情報の管理情報ＩＤ値と同一の値をとるものとする。データの誤りが生じていない正常ブロックに関しては、ＣＲＣ値と管理情報ＩＤ値とは一致し、一方、後天性不良ブロックになったこと等に起因してデータの誤りが生じている異常ブロックに関しては、ＣＲＣ値と管理情報ＩＤ値とは一致しない。
図３４には示さないが、第１管理情報には、第２管理情報を格納している３個のブロックＢ１００，Ｂ２００，Ｂ３００の所在を示す３個の位置情報が含まれている。
メモリコントローラ２は、妥当な第１管理情報を確定すると、確定した第１管理情報に含まれている３個の位置情報の中から、任意の１個の位置情報を選択する。例えば、ブロックアドレスが最も小さいブロックＢ１００を示す位置情報を選択する。
次に、メモリコントローラ２は、ブロックＢ１００から第２管理情報を読み出し、読み出した第２管理情報に対してＣＲＣ演算を行う。そして、演算により求めたＣＲＣ値と、読み出した第２管理情報内に含まれているＣＲＣ値とを比較する。メモリコントローラ２は、両ＣＲＣ値が一致する場合には、ブロックＢ１００は正常ブロックであると判定し、ブロックＢ１００から読み出した第２管理情報を妥当な第２管理情報として取得する。
一方、両ＣＲＣ値が一致しない場合には、ブロックＢ１００は異常ブロックであると判定し、３個の位置情報の中から次の位置情報を選択する。例えば、ブロックアドレスが次に小さいブロックＢ２００を示す位置情報を選択する。そして、上記と同様に、ブロックＢ２００から第２管理情報を読み出して、ブロックＢ２００が正常ブロックであるか異常ブロックであるかを判定する。
ブロックＢ２００が正常ブロックである場合には、メモリコントローラ２は、ブロックＢ２００から読み出した第２管理情報を妥当な第２管理情報として取得する。一方、ブロックＢ２００が異常ブロックである場合には、メモリコントローラ２は、３個の位置情報の中からブロックＢ３００を示す位置情報を選択する。そして、上記と同様に、ブロックＢ３００から第２管理情報を読み出して、ブロックＢ３００が正常ブロックであるか異常ブロックであるかを判定する。ブロックＢ３００が正常ブロックである場合には、メモリコントローラ２は、ブロックＢ３００から読み出した第２管理情報を妥当な第２管理情報として取得する。一方、ブロックＢ３００が異常ブロックである場合には、メモリコントローラ２は、その制御対象メモリ３は故障であると判定する。
図３５は、第２ブロック群Ｒ２の第２の例を示す図である。この例では、第２ブロック群Ｒ２に属する全てのブロックの中から任意に選択された３個のブロックに、バージョンが異なる３個の第２管理情報が格納される。但し、「３個」の値は一例であり、この値には限定されない。
図３５に示した例では、ブロックＢ１００に第２管理情報（３，３）が格納され、ブロックＢ２００に第２管理情報（４，４）が格納され、ブロックＢ３００に第２管理情報（５，５）が格納されている。
メモリコントローラ２は、妥当な第１管理情報を確定すると、確定した第１管理情報に含まれている３個の位置情報に基づいて、ブロックＢ１００，Ｂ２００，Ｂ３００から３個の第２管理情報を読み出す。そして、各第２管理情報に含まれている管理情報ＩＤ値を比較することにより、最新バージョンの第２管理情報を選択する。この例では、ブロックＢ３００から読み出した第２管理情報（５，５）が、最新バージョンの第２管理情報として選択される。
次に、メモリコントローラ２は、選択した第２管理情報に対してＣＲＣ演算を行う。そして、演算により求めたＣＲＣ値と、選択した第２管理情報内に含まれているＣＲＣ値とを比較する。メモリコントローラ２は、両ＣＲＣ値が一致する場合には、ブロックＢ３００は正常ブロックであると判定し、ブロックＢ３００から読み出した第２管理情報を妥当な第２管理情報として取得する。
一方、両ＣＲＣ値が一致しない場合には、ブロックＢ３００は異常ブロックであると判定し、読み出した３個の第２管理情報の中から、次に新しい第２管理情報を選択する。この例では、ブロックＢ２００から読み出した第２管理情報（４，４）が選択される。そして、上記と同様に、ブロックＢ２００が正常ブロックであるか異常ブロックであるかを判定する。
ブロックＢ２００が正常ブロックである場合には、メモリコントローラ２は、ブロックＢ２００から読み出した第２管理情報を妥当な第２管理情報として取得する。一方、ブロックＢ２００が異常ブロックである場合には、メモリコントローラ２は、ブロックＢ１００から読み出した第２管理情報を選択する。そして、上記と同様に、ブロックＢ１００が正常ブロックであるか異常ブロックであるかを判定する。ブロックＢ１００が正常ブロックである場合には、メモリコントローラ２は、ブロックＢ１００から読み出した第２管理情報を妥当な第２管理情報として取得する。一方、ブロックＢ１００が異常ブロックである場合には、メモリコントローラ２は、その制御対象メモリ３は故障であると判定する。
なお、以上の説明では管理情報ＩＤ値の比較を行った後にＣＲＣ値の比較を行う例について述べたが、これとは逆に、ＣＲＣ値の比較（異常ブロックの排除）を行った後に管理情報ＩＤ値の比較（最新バージョンの選択）を行っても良い。
また、図３５に示した例において第２管理情報を更新する場合には、メモリコントローラ２は、正常ブロックのうち最も古い第２管理情報（３，３）が格納されているブロックＢ１００に、最新の第２管理情報（６，６）を上書きする。
＜まとめ＞
上記実施の形態１，２に係る半導体記憶装置１によれば、１０個（第１所定数個）のブロックＢ１〜Ｂ１０から成る第１ブロック群Ｒ１が、管理情報を格納するためのブロックとして限定的に割り当てられている。そして、第１ブロック群Ｒ１の中からメモリコントローラ２によって選択された、第１所定数個未満の３個（第２所定数個）のブロックの各々に、同一内容の管理情報が格納されている。従って、第２所定数個のブロックに格納されている第２所定数個の管理情報のうちの一つが破壊又は喪失された場合であっても、メモリコントローラ２は、破壊又は喪失されていない残りの管理情報を、制御対象メモリ３から取得することができる。その結果、不良ブロックの存在や強制的な電源遮断等に起因して正常動作が阻害されるという事態を回避しつつ、管理情報を制御対象メモリ３に格納することが可能となる。
また、第２管理情報は、通常のユーザデータが格納される第２ブロック群Ｒ２内に格納される。第２ブロック群Ｒ２に関しては、後天性不良ブロックとなったブロック又はエラーが発生したブロックを代替ブロックに置き換える処理（いわゆる代替処理）、及び、読み出し時にエラーが発生したデータを訂正して訂正後のデータを再書き込みする処理（いわゆるリフレッシュ処理）等の一般的なエラー処理によって、データの信頼性が確保されている。第２管理情報を第２ブロック群Ｒ２内に格納することにより、これらのエラー処理によって第２管理情報の信頼性を確保することができる。
さらに、第２所定数個は第１所定数個未満に設定されており、上記実施の形態１，２の例では、第２所定数個は３個、第１所定数個は１０個に設定されている。従って、同一内容の３個の第１管理情報を１セットとすると、第１ブロック群Ｒ１内には３セットの第１管理情報を格納することができる。しかも、第１管理情報を更新する場合には、更新前の第１管理情報が格納されているブロックとは異なるブロックに、更新後の第１管理情報が書き込まれる。従って、第１ブロック群Ｒ１内の特定のブロックにアクセスが集中する事態を回避できる。その結果、第１ブロック群Ｒ１内における後天性不良ブロックの発生が抑制されるため、装置の信頼性を向上することが可能となる。
また、上記実施の形態１，２に係る半導体記憶装置１によれば、管理情報は、第１管理情報と、第１管理情報よりも書き換え頻度の高い第２管理情報とに分割されている。そして、第１管理情報は第１ブロック群Ｒ１内に格納され、第２管理情報は第２ブロック群Ｒ２内に格納される。書き換え頻度に応じて管理情報を第１管理情報と第２管理情報とに分割し、限定的に割り当てられた第１ブロック群Ｒ１内には、書き換え頻度の低い第１管理情報を格納することにより、第１ブロック群Ｒ１内ではデータの書き換えが頻繁には発生しない。その結果、第１ブロック群Ｒ１内における後天性不良ブロックの発生が抑制されるため、装置の信頼性を向上することが可能となる。
また、上記実施の形態１，２に係る半導体記憶装置１によれば、第１管理情報には、第２管理情報を格納しているブロックを示す位置情報が含まれ、第２管理情報には、不良ブロックを示す位置情報が含まれる。従って、メモリコントローラ２は、第１管理情報を制御対象メモリ３から読み出すことによって、第２管理情報を格納しているブロックを示す位置情報を取得でき、また、当該位置情報に基づいて第２管理情報を制御対象メモリ３から読み出すことによって、不良ブロックを示す位置情報を取得することが可能となる。
また、上記実施の形態１，２に係る半導体記憶装置１によれば、第１管理情報には、第１ブロック群Ｒ１内の不良ブロックを示す位置情報が含まれ、第２管理情報には、第２ブロック群Ｒ２内の不良ブロックを示す位置情報が含まれる。従って、第１ブロック群Ｒ１内で後天性不良ブロックが発生した場合には、第１管理情報のみを更新すればよく、第２管理情報の更新を省略することができる。同様に、第２ブロック群Ｒ２内で後天性不良ブロックが発生した場合には、第２管理情報のみを更新すればよく、第１管理情報の更新を省略することができる。
また、上記実施の形態１，２に係る半導体記憶装置１によれば、メモリコントローラ２は、３個以上かつ第１ブロック群のブロック数以下（第３所定数個）の正常ブロックを、第１ブロック群Ｒ１の中から特定する。そして、特定した第３所定数個の正常ブロックに格納されている第３所定数個の第１管理情報の中から、多数決によって１個の妥当な第１管理情報を特定する。従って、更新が繰り返されることで第１ブロック群Ｒ１内に複数バージョンの第１管理情報が格納されている場合であっても、妥当な第１管理情報を適切に特定することが可能となる。
また、上記実施の形態１，２に係る半導体記憶装置１によれば、メモリコントローラ２は、第１ブロック群Ｒ１の中から先天性不良ブロックを除外することにより、正常ブロックを特定する。従って、先天性不良ブロックが正常ブロックとして特定されるという事態を回避できるため、妥当な第１管理情報を適切に特定することが可能となる。
また、上記実施の形態１，２に係る半導体記憶装置１によれば、メモリコントローラ２は、第１ブロック群Ｒ１の中から無効ブロックを除外することにより、正常ブロックを特定する。従って、無効ブロックが正常ブロックとして特定されるという事態を回避できるため、妥当な第１管理情報を適切に特定することが可能となる。
また、上記実施の形態１，２に係る半導体記憶装置１によれば、メモリコントローラ２は、第１ブロック群Ｒ１の中から異常ブロックを除外することにより、正常ブロックを特定する。従って、異常ブロックが正常ブロックとして特定されるという事態を回避できるため、妥当な第１管理情報を適切に特定することが可能となる。
また、上記実施の形態１，２に係る半導体記憶装置１によれば、メモリコントローラ２は、第３所定数個の正常ブロックの中から３個の正常ブロックを特定し、当該３個の正常ブロックに格納されている３個の第１管理情報の中から、多数決によって１個の妥当な第１管理情報を特定する。このように、多数決を行う対象を３個の第１管理情報に限定することによって、簡易に多数決を行うことができるため、処理の所要時間を短縮することが可能となる。
また、上記実施の形態１に係る半導体記憶装置１によれば、メモリコントローラ２は、ある１個の正常ブロックに格納されている第１管理情報と、他の任意の２個の正常ブロックに格納されている２個の第１管理情報とを用いて、多数決を行う。従って、多数決を行う対象を限定するための追加の情報を第１管理情報に含める必要がないため、処理及び構成を簡略化することが可能となる。
また、上記実施の形態２に係る半導体記憶装置１によれば、メモリコントローラ２は、ある１個の正常ブロックに格納されている第１管理情報と、当該第１管理情報に位置情報が記述されている特定の２個のブロックに格納されている２個の第１管理情報とを用いて、多数決を行う。従って、多数決を行う対象を、更新時に併せて書き込まれた同一内容の第１管理情報に限定できるため、多数決によって妥当な第１管理情報を特定できる可能性を高めることが可能となる。
また、上記実施の形態１，２に係る半導体記憶装置１によれば、メモリコントローラ２は、特定した３個の正常ブロックを対象とする多数決によっては妥当な第１管理情報を特定できない場合には、他の３個の正常ブロックを特定し直して多数決を行う。これにより、妥当な第１管理情報を特定できる可能性を高めることが可能となる。
また、上記実施の形態１，２に係る半導体記憶装置１によれば、メモリコントローラ２は、第１管理情報を更新する必要が生じた場合には、第１ブロック群Ｒ１の中で第２所定数個の空きブロックを確保し、当該第２所定数個の空きブロックの各々に、更新後の第１管理情報をそれぞれ書き込む。これにより、更新後においても、同一内容の第２所定個数の第１管理情報を、第１ブロック群Ｒ１に格納することが可能となる。
また、上記実施の形態１，２に係る半導体記憶装置１によれば、メモリコントローラ２は、更新毎に値が異なるバージョン情報を、第１管理情報に含めて書き込む。従って、バージョン情報を用いて多数決を行うことができ、その結果、妥当な第１管理情報を適切に特定する精度を向上することが可能となる。
また、上記実施の形態１，２に係る半導体記憶装置１によれば、メモリコントローラ２は、第１管理情報を空きブロックに書き込む際に当該空きブロックが後天性不良ブロックとなった場合には、当該第１管理情報に含めたバージョン情報の値を、以降の更新時には使用しない。従って、バージョン情報の値を生成するためのカウンタ値が一周した場合であっても、後天性不良ブロックに格納されている第１管理情報が、多数決によって妥当な第１管理情報として誤って特定されるという事態を回避することが可能となる。
また、上記実施の形態１，２に係る半導体記憶装置１によれば、メモリコントローラ２は、第１管理情報の誤り検出符号を、第１管理情報に含めて書き込む。従って、誤り検出符号を用いて多数決を行うことができ、その結果、妥当な第１管理情報を適切に特定する精度を向上することが可能となる。また、誤り検出符号を用いてデータの誤りが生じているか否かを判定することができ、その結果、第１ブロック群の中から正常ブロックを特定する際に、データの誤りが生じている異常ブロックを除外することが可能となる。
また、上記実施の形態２に係る半導体記憶装置１によれば、メモリコントローラ２は、第２所定数個の空きブロックの中の一の空きブロックに書き込む第１管理情報に、第２所定数個の空きブロックの中の他の空きブロックを示す位置情報（グループアドレス）を含めて書き込む。従って、多数決を行う対象を、更新時に併せて書き込まれた同一内容の第１管理情報に限定できるため、多数決によって妥当な第１管理情報を特定できる可能性を高めることが可能となる。
また、上記実施の形態１，２に係る半導体記憶装置１によれば、メモリコントローラ２は、第１ブロック群Ｒ１の中から、先天性不良ブロックを除外することにより、空きブロックを確保する。従って、更新後の第１管理情報を書き込むブロックとして、先天性不良ブロックが選択されるという事態を回避することが可能となる。
また、上記実施の形態１，２に係る半導体記憶装置１によれば、メモリコントローラ２は、第１ブロック群Ｒ１の中から、後天性不良ブロックを除外することにより、空きブロックを確保する。従って、更新後の第１管理情報を書き込むブロックとして、後天性不良ブロックが選択されるという事態を回避することが可能となる。
また、上記実施の形態１，２に係る半導体記憶装置１によれば、メモリコントローラ２は、第１ブロック群Ｒ１の中から、更新前の第１管理情報が格納されている第２所定数個のブロック（多数決対象ブロック）を除外することにより、空きブロックを確保する。従って、第１管理情報の更新処理中にユーザの誤操作等によって強制的に電源が遮断され、それによって更新後の第１管理情報が消去された場合等であっても、更新前の第１管理情報は制御対象メモリ３内に残されているため、それを用いて再起動を行うことが可能となる。
また、上記実施の形態１，２に係る半導体記憶装置によれば、メモリコントローラ２は、１個の空きブロックへの第１管理情報の書き込みが完了すると、更新前の第１管理情報が格納されていた１個のブロックに対して、所定の無効フラグを付加する。これにより、第１管理情報が格納されているブロックとして、少なくとも第２所定数個のブロックを常に確保することが可能となる。しかも、データを消去するのではなく無効フラグを付加するため、消去に伴うメモリセルへのストレスを回避できる。その結果、第１ブロック群Ｒ１内における後天性不良ブロックの発生が抑制されるため、装置の信頼性を向上することが可能となる。
また、上記実施の形態１，２に係る半導体記憶装置１によれば、メモリコントローラ２は、第２所定数個の空きブロックの中の１個の空きブロックへの第１管理情報の書き込みが完了すると、更新前の第１管理情報が格納されていた第２所定数個のブロックの中の１個のブロックに対して、データの消去を行う。これにより、第１管理情報が格納されているブロックとして、少なくとも第２所定数個のブロックを常に確保することが可能となる。
また、上記変形例４に係る半導体記憶装置１によれば、先天性不良ブロックを除外した第１所定数個のブロックが、第１ブロック群Ｒ１として割り当てられる。従って、第１ブロック群を構成するブロックとして、必ず第１所定数個のブロックを確保できるため、装置の信頼性を向上することが可能となる。
また、上記変形例１に係る半導体記憶装置１によれば、第２管理情報は複数の第２管理情報片１２１〜１２３に分割される。そして、第１管理情報１１は制御対象メモリ３Ａに格納され、第２管理情報片１２１〜１２３は制御対象メモリ３Ｂ〜３Ｄにそれぞれ格納される。従って、複数の第２管理情報片１２１〜１２３を制御対象メモリ３Ｂ〜３Ｄから同時に読み出すことができ、その結果、処理の所要時間を短縮することが可能となる。
また、上記変形例５に係る半導体記憶装置１によれば、図３４に示したように、第２ブロック群Ｒ２の中から選択された３個（第４所定数個）のブロックの各々に、同一内容の第２管理情報が格納されている。そして、メモリコントローラ２は、妥当な第１管理情報に含まれている位置情報に基づいて、第４所定数個のブロックに格納されている第４所定数個の第２管理情報の中から、１個の第２管理情報を取得する。従って、第４所定数個のブロックに格納されている第４所定数個の第２管理情報のうちの一つが破壊又は喪失された場合であっても、メモリコントローラ２は、破壊又は喪失されていない残りの第２管理情報を、制御対象メモリ３から取得することができる。その結果、不良ブロックの存在や強制的な電源遮断等に起因して正常動作が阻害されるという事態を回避しつつ、管理情報を制御対象メモリ３に格納することが可能となる。
また、上記変形例５に係る半導体記憶装置１によれば、図３５に示したように、第２ブロック群Ｒ２の中から選択された３個（第４所定数個）のブロックに、バージョンが異なる第４所定数個の第２管理情報が格納されている。そして、メモリコントローラ２は、妥当な第１管理情報に含まれている位置情報に基づいて、第４所定数個のブロックに格納されている第４所定数個の第２管理情報の中から、１個の第２管理情報を取得する。従って、第４所定数個のブロックに格納されている第４所定数個の第２管理情報のうちの一つが破壊又は喪失された場合であっても、メモリコントローラ２は、破壊又は喪失されていない残りの第２管理情報を、制御対象メモリ３から取得することができる。その結果、不良ブロックの存在や強制的な電源遮断等に起因して正常動作が阻害されるという事態を回避しつつ、管理情報を制御対象メモリ３に格納することが可能となる。
また、上記実施の形態１，２に係る半導体記憶装置１によれば、第１所定数個のブロックから成る第１ブロック群Ｒ１が、管理情報を格納するためのブロックとして限定的に割り当てられている。また、管理情報は、第１管理情報と、第１管理情報よりも書き換え頻度の高い第２管理情報とを含む。そして、第１管理情報は第１ブロック群Ｒ１内に格納され、第２管理情報は第２ブロック群Ｒ２内に格納される。このように、書き換え頻度に応じて管理情報を第１管理情報と第２管理情報とに分割し、限定的に割り当てられた第１ブロック群Ｒ１内には、書き換え頻度の低い第１管理情報を格納することにより、第１ブロック群Ｒ１内ではデータの書き換えが頻繁には発生しない。その結果、第１ブロック群Ｒ１内における後天性不良ブロックの発生が抑制されるため、装置の信頼性を向上することが可能となる。
１ 半導体記憶装置
２ メモリコントローラ
３ 制御対象メモリ

Claims (27)

  1. それぞれがデータの消去単位である複数のブロックを有する記憶部と、
    前記記憶部を制御する制御部と、
    を備え、
    前記記憶部が有する全ブロックには、
    前記制御部が前記記憶部を管理するために必要な管理情報を格納するためのブロックとして限定的に割り当てられた、複数の第１所定数個のブロックから成る第１ブロック群と、
    第１ブロック群以外の第２ブロック群と、
    が含まれ、
    第１ブロック群の中から前記制御部によって選択された、第１所定数個未満の複数の第２所定数個のブロックの各々に、同一内容の管理情報が格納されている、半導体記憶装置。
  2. 管理情報は、
    第１管理情報と、
    第１管理情報よりも書き換え頻度の高い第２管理情報と、
    を含み、
    第１管理情報は第１ブロック群内に格納され、
    第２管理情報は第２ブロック群内に格納される、請求項１に記載の半導体記憶装置。
  3. 第１管理情報には、第２管理情報を格納しているブロックを示す位置情報が含まれ、
    第２管理情報には、不良ブロックを示す位置情報が含まれる、請求項２に記載の半導体記憶装置。
  4. 第１管理情報には、第１ブロック群内の不良ブロックを示す位置情報が含まれ、
    第２管理情報には、第２ブロック群内の不良ブロックを示す位置情報が含まれる、請求項３に記載の半導体記憶装置。
  5. 前記制御部は、
    正常な第１管理情報が格納されている、３個以上かつ第１所定数個以下の第３所定数個の正常ブロックを、第１ブロック群の中から特定し、
    第３所定数個の正常ブロックに格納されている第３所定数個の第１管理情報の中から、多数決によって１個の妥当な第１管理情報を特定し、
    当該妥当な第１管理情報に含まれている位置情報に基づいて、第２ブロック群の中から第２管理情報を取得する、請求項２〜４のいずれか一つに記載の半導体記憶装置。
  6. 第２ブロック群の中から選択された複数の第４所定数個のブロックの各々に、同一内容の第２管理情報が格納されており、
    第１管理情報には、第２管理情報を格納している第４所定数個のブロックを示す位置情報が含まれており、
    前記制御部は、妥当な第１管理情報に含まれている位置情報に基づいて、第４所定数個のブロックに格納されている第４所定数個の第２管理情報の中から、１個の第２管理情報を取得する、請求項５に記載の半導体記憶装置。
  7. 第２ブロック群の中から選択された複数の第４所定数個のブロックに、バージョンが異なる第４所定数個の第２管理情報が格納されており、
    第１管理情報には、第２管理情報を格納している第４所定数個のブロックを示す位置情報が含まれており、
    前記制御部は、妥当な第１管理情報に含まれている位置情報に基づいて、第４所定数個のブロックに格納されている第４所定数個の第２管理情報の中から、１個の第２管理情報を取得する、請求項５に記載の半導体記憶装置。
  8. 前記制御部は、第１ブロック群の中から、先天性不良ブロックを除外することにより、正常ブロックを特定する、請求項５〜７のいずれか一つに記載の半導体記憶装置。
  9. 前記制御部は、第１ブロック群の中から、所定の無効フラグが付加された無効ブロックを除外することにより、正常ブロックを特定する、請求項５〜８のいずれか一つに記載の半導体記憶装置。
  10. 前記制御部は、第１ブロック群の中から、格納している第１管理情報にデータの誤りが生じている異常ブロックを除外することにより、正常ブロックを特定する、請求項５〜９のいずれか一つに記載の半導体記憶装置。
  11. 前記制御部は、
    第３所定数個の正常ブロックの中から３個の正常ブロックを特定し、
    当該３個の正常ブロックに格納されている３個の第１管理情報の中から、多数決によって１個の妥当な第１管理情報を特定する、請求項５〜１０のいずれか一つに記載の半導体記憶装置。
  12. 前記制御部は、
    ある１個の正常ブロックに格納されている第１管理情報と、
    他の任意の２個の正常ブロックに格納されている２個の第１管理情報と、
    を用いて、多数決を行う、請求項１１に記載の半導体記憶装置。
  13. 前記制御部は、
    ある１個の正常ブロックに格納されている第１管理情報と、
    当該第１管理情報に位置情報が記述されている特定の２個のブロックに格納されている２個の第１管理情報と、
    を用いて、多数決を行う、請求項１１に記載の半導体記憶装置。
  14. 前記制御部は、特定した３個の正常ブロックを対象とする多数決によっては妥当な第１管理情報を特定できない場合には、
    第３所定数個の正常ブロックの中から他の３個の正常ブロックを特定し、
    当該他の３個の正常ブロックに格納されている３個の第１管理情報の中から、多数決によって１個の妥当な第１管理情報を特定する、請求項１１〜１３のいずれか一つに記載の半導体記憶装置。
  15. 前記制御部は、第１管理情報を更新する必要が生じた場合には、
    第１ブロック群の中で第２所定数個の空きブロックを確保し、
    当該第２所定数個の空きブロックの各々に、更新後の第１管理情報をそれぞれ書き込む、請求項２〜１４のいずれか一つに記載の半導体記憶装置。
  16. 前記制御部は、第１管理情報の更新毎に値が異なるバージョン情報を、第１管理情報に含めて書き込む、請求項１５に記載の半導体記憶装置。
  17. 前記制御部は、第１管理情報を空きブロックに書き込む際に当該空きブロックが後天性不良ブロックとなった場合には、当該第１管理情報に含めたバージョン情報の値を、以降の更新時には使用しない、請求項１６に記載の半導体記憶装置。
  18. 前記制御部は、第１管理情報の誤り検出符号を、第１管理情報に含めて書き込む、請求項１５〜１７のいずれか一つに記載の半導体記憶装置。
  19. 前記制御部は、第２所定数個の空きブロックの中の一の空きブロックに書き込む第１管理情報に、第２所定数個の空きブロックの中の他の空きブロックを示す位置情報を含めて書き込む、請求項１５〜１８のいずれか一つに記載の半導体記憶装置。
  20. 前記制御部は、第１ブロック群の中から、先天性不良ブロックを除外することにより、空きブロックを確保する、請求項１５〜１９のいずれか一つに記載の半導体記憶装置。
  21. 前記制御部は、第１ブロック群の中から、後天性不良ブロックを除外することにより、空きブロックを確保する、請求項１５〜２０のいずれか一つに記載の半導体記憶装置。
  22. 前記制御部は、第１ブロック群の中から、更新前の第１管理情報が格納されている第２所定数個のブロックを除外することにより、空きブロックを確保する、請求項１５〜２１のいずれか一つに記載の半導体記憶装置。
  23. 前記制御部は、第２所定数個の空きブロックの中の１個の空きブロックへの第１管理情報の書き込みが完了すると、更新前の第１管理情報が格納されていた第２所定数個のブロックの中の１個のブロックに対して、所定の無効フラグを付加する、請求項１５〜２２のいずれか一つに記載の半導体記憶装置。
  24. 前記制御部は、第２所定数個の空きブロックの中の１個の空きブロックへの第１管理情報の書き込みが完了すると、更新前の第１管理情報が格納されていた第２所定数個のブロックの中の１個のブロックに対して、データの消去を行う、請求項１５〜２２のいずれか一つに記載の半導体記憶装置。
  25. 先天性不良ブロックを除外した第１所定数個のブロックが、第１ブロック群として割り当てられる、請求項１〜２４のいずれか一つに記載の半導体記憶装置。
  26. 前記記憶部とは異なる複数の他の記憶部をさらに備え、
    第２管理情報は複数の第２管理情報片に分割され、
    第１管理情報は前記記憶部に格納され、
    複数の第２管理情報片は前記複数の他の記憶部に格納される、請求項２〜２５のいずれか一つに記載の半導体記憶装置。
  27. それぞれがデータの消去単位である複数のブロックを有する記憶部と、
    前記記憶部を制御する制御部と、
    を備え、
    前記記憶部が有する全ブロックには、
    前記制御部が前記記憶部を管理するために必要な管理情報を格納するためのブロックとして限定的に割り当てられた、複数の第１所定数個のブロックから成る第１ブロック群と、
    第１ブロック群以外の第２ブロック群と、
    が含まれ、
    管理情報は、
    第１管理情報と、
    第１管理情報よりも書き換え頻度の高い第２管理情報と、
    を含み、
    第１管理情報は第１ブロック群内に格納され、
    第２管理情報は第２ブロック群内に格納される、半導体記憶装置。
JP2012170078A 2012-07-31 2012-07-31 半導体記憶装置 Expired - Fee Related JP6118045B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012170078A JP6118045B2 (ja) 2012-07-31 2012-07-31 半導体記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012170078A JP6118045B2 (ja) 2012-07-31 2012-07-31 半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2014029616A true JP2014029616A (ja) 2014-02-13
JP6118045B2 JP6118045B2 (ja) 2017-04-19

Family

ID=50202139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012170078A Expired - Fee Related JP6118045B2 (ja) 2012-07-31 2012-07-31 半導体記憶装置

Country Status (1)

Country Link
JP (1) JP6118045B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001084002A (ja) * 1999-09-10 2001-03-30 Aisin Seiki Co Ltd 制御装置
JP2002169729A (ja) * 2000-12-04 2002-06-14 Toshiba Corp 不揮発性メモリユニットのコントローラ、同コントローラを有するメモリシステム及び不揮発性メモリユニットの制御方法
JP2005234957A (ja) * 2004-02-20 2005-09-02 Nec Electronics Corp フラッシュメモリにおけるデータアクセス制御方法、データアクセス制御プログラム
JP2006277395A (ja) * 2005-03-29 2006-10-12 Matsushita Electric Ind Co Ltd 情報処理装置及び情報処理方法
JP2008262614A (ja) * 2007-04-10 2008-10-30 Mega Chips Corp 不揮発性半導体記憶装置
WO2008139689A1 (ja) * 2007-05-10 2008-11-20 Panasonic Corporation メモリコントローラ、半導体記録装置及び書き換え回数通知方法
JP2009521049A (ja) * 2005-12-21 2009-05-28 エヌエックスピー ビー ヴィ ブロック消去可能な記憶場所を有するメモリ
JP2011059866A (ja) * 2009-09-08 2011-03-24 Toshiba Corp コントローラ、及びデータ記憶装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001084002A (ja) * 1999-09-10 2001-03-30 Aisin Seiki Co Ltd 制御装置
JP2002169729A (ja) * 2000-12-04 2002-06-14 Toshiba Corp 不揮発性メモリユニットのコントローラ、同コントローラを有するメモリシステム及び不揮発性メモリユニットの制御方法
JP2005234957A (ja) * 2004-02-20 2005-09-02 Nec Electronics Corp フラッシュメモリにおけるデータアクセス制御方法、データアクセス制御プログラム
JP2006277395A (ja) * 2005-03-29 2006-10-12 Matsushita Electric Ind Co Ltd 情報処理装置及び情報処理方法
JP2009521049A (ja) * 2005-12-21 2009-05-28 エヌエックスピー ビー ヴィ ブロック消去可能な記憶場所を有するメモリ
JP2008262614A (ja) * 2007-04-10 2008-10-30 Mega Chips Corp 不揮発性半導体記憶装置
WO2008139689A1 (ja) * 2007-05-10 2008-11-20 Panasonic Corporation メモリコントローラ、半導体記録装置及び書き換え回数通知方法
JP2011059866A (ja) * 2009-09-08 2011-03-24 Toshiba Corp コントローラ、及びデータ記憶装置

Also Published As

Publication number Publication date
JP6118045B2 (ja) 2017-04-19

Similar Documents

Publication Publication Date Title
US8694855B1 (en) Error correction code technique for improving read stress endurance
US7240178B2 (en) Non-volatile memory and non-volatile memory data rewriting method
US8713381B2 (en) Systems and methods of using dynamic data for wear leveling in solid-state devices
US8266481B2 (en) System and method of wear-leveling in flash storage
US20070083697A1 (en) Flash memory management
CN104750565B (zh) Nand坏块处理方法及nand闪存设备
US8756398B2 (en) Partitioning pages of an electronic memory
US9563553B2 (en) Data storing method and embedded system
TW201617876A (zh) 資料儲存裝置以及快閃記憶體控制方法
JP4301301B2 (ja) 不揮発性半導体記憶装置およびその管理方法
US20110283052A1 (en) Memory controller, flash memory system with memory controller, and method of controlling flash memory
CN110781026A (zh) 嵌入式设备数据存储与修复方法、装置和嵌入式设备
US20180308562A1 (en) Non-volatile memory repair circuit
JP2012248109A (ja) マルチチャネルを有するメモリ装置及び同装置におけるコンパクションのためのリードコマンド群生成方法
JP2008117299A (ja) 記憶媒体制御装置
US6646917B1 (en) Storage device managing nonvolatile memory by converting logical address to physical address of nonvolatile memory
JP2018028830A (ja) 電子制御装置およびその情報記憶方法
JP2009086738A (ja) メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
JP6118045B2 (ja) 半導体記憶装置
JP2012174106A (ja) フラッシュメモリに対してデータの読み出しおよび書き込みを行う制御装置
JP6152999B2 (ja) 半導体記憶装置
JP3646679B2 (ja) 不揮発性メモリのデータ書き換え方法
JP4952741B2 (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
JP2004145964A (ja) 半導体メモリ、半導体メモリ製造方法、メモリカードおよび半導体メモリ制御方法
US20060117134A1 (en) System and method for prolonging usage lifetime of a non-volatile memory

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170324

R150 Certificate of patent or registration of utility model

Ref document number: 6118045

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees