JP2014023002A - Sensor device and manufacturing method therefor - Google Patents

Sensor device and manufacturing method therefor Download PDF

Info

Publication number
JP2014023002A
JP2014023002A JP2012161032A JP2012161032A JP2014023002A JP 2014023002 A JP2014023002 A JP 2014023002A JP 2012161032 A JP2012161032 A JP 2012161032A JP 2012161032 A JP2012161032 A JP 2012161032A JP 2014023002 A JP2014023002 A JP 2014023002A
Authority
JP
Japan
Prior art keywords
substrate
side wall
substrate side
recess
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012161032A
Other languages
Japanese (ja)
Other versions
JP6286636B2 (en
JP2014023002A5 (en
Inventor
Shun Hosaka
俊 保坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2012161032A priority Critical patent/JP6286636B2/en
Publication of JP2014023002A publication Critical patent/JP2014023002A/en
Publication of JP2014023002A5 publication Critical patent/JP2014023002A5/ja
Application granted granted Critical
Publication of JP6286636B2 publication Critical patent/JP6286636B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To reduce the size of a semiconductor sensor, and to enhance sensor sensitivity.SOLUTION: A deep groove is formed in a thickness direction of a substrate such as a semiconductor substrate. A thin plate is stuck to upper surfaces and/or lower surfaces of substrate sidewalls (partition wall) between a plurality of adjacent grooves. When a force amount such as a pressure, an acceleration, an angular velocity and sound waves is applied to the substrate sidewalls (partition wall), the substrate sidewalls (partition wall)(equivalent to diaphragm) between the respective grooves curve, and the capacity of the groove part changes. The force amount such as a pressure, an acceleration, an angular velocity and sound waves can be detected by detecting the amount of the change. The capacity increases by making the grooves deeper, and accordingly a sensor having a small area can be produced. The amount of the change of the substrate sidewalls (partition wall) increases by making the substrate sidewalls (partition wall) thin, and accordingly the sensor sensitivity enhances.

Description

本発明は、半導体等の基板を用いたセンサの構造およびその製造方法、特に音響トランスデューサー、加速度センサ、圧力センサ等各種小型センサまたは各種小型デバイスに関するものであり、センサや各種デバイスの大きさを非常に小さくすることが可能であり、その結果従来に比較して安価で高性能な音響トランスデューサー等各種センサや各種デバイスを提供するものである。   The present invention relates to a structure of a sensor using a substrate such as a semiconductor and a manufacturing method thereof, and particularly to various small sensors or various small devices such as an acoustic transducer, an acceleration sensor, and a pressure sensor. As a result, it is possible to provide various sensors and various devices such as an acoustic transducer that is cheaper and has higher performance than conventional ones.

半導体基板を用いた圧力センサとして、シリコンウエハ等の半導体基板の一部を薄くして、その上に蓋を被せたものがある。たとえば、特許文献1において、基板内に凹部を作りその凹部をダイヤフラムで被った構造のものがある。この半導体圧力センサは、外部圧力により、ダイヤフラムが変形し、凹部内部の静電容量が変化することを利用して、圧力を検出するものである。   As a pressure sensor using a semiconductor substrate, there is one in which a part of a semiconductor substrate such as a silicon wafer is thinned and covered with a lid. For example, Patent Document 1 discloses a structure in which a recess is formed in a substrate and the recess is covered with a diaphragm. This semiconductor pressure sensor detects pressure by utilizing the fact that the diaphragm is deformed by the external pressure and the capacitance inside the recess is changed.

特許2918272Patent 2918272 特許公開2002−095093Patent Publication 2002-095093

従来の半導体基板内に空間(空洞または凹部)を作りその空間の静電容量の変化を利用した圧力センサにおいては、空間が半導体基板の横方向(平面方向)に形成するため、その空間は半導体基板の横方向(平面方向)に大きな面積を占有していた。図17は、従来の圧力センサを模式的に示した図である。図17(a)は半導体基板内のチップ1501の表面に形成された空間1502を蓋1503で覆っている。空間1502は真空状態(或いは、1気圧以下の低圧状態)になっている。空間内には基板1501上に形成された下部電極1504と蓋1503に形成された上部電極1505が対向している。下部電極1504と上部電極1505の間隔はzである。図17(b)は平面的に見た図である。蓋1503は省略している。空間の平面的な大きさは、横x、縦yの矩形となっている。1507はxおよびyで規定される圧力センサを示す。 In a conventional pressure sensor that creates a space (cavity or recess) in a semiconductor substrate and uses the change in capacitance of the space, the space is formed in the lateral direction (planar direction) of the semiconductor substrate. A large area was occupied in the lateral direction (plane direction) of the substrate. FIG. 17 is a diagram schematically showing a conventional pressure sensor. In FIG. 17A, a space 1502 formed on the surface of the chip 1501 in the semiconductor substrate is covered with a lid 1503. The space 1502 is in a vacuum state (or a low pressure state of 1 atm or less). In the space, a lower electrode 1504 formed on the substrate 1501 and an upper electrode 1505 formed on the lid 1503 face each other. The interval between the lower electrode 1504 and the upper electrode 1505 is z. FIG. 17B is a plan view. The lid 1503 is omitted. The planar size of the space is a rectangle of horizontal x and vertical y. Reference numeral 1507 denotes a pressure sensor defined by x and y.

下部電極と上部電極で構成されるこの空間の容量Cは、C=ε*ε0*S/zで示される。ここで、εは比誘電率、ε0は真空誘電率、Sは半導体基板の平面方向における面積で、S=x*yである。空間が空気の場合はεは約1である。外部から圧力Pを受けたとき、蓋は変形して下方へ曲がり、zが変化する。このzの変化により、容量Cが変化して、変化量から圧力を計算できる。変化量は大きいほど検出しやすいので、面積Sは大きいほど良い。すなわち、圧力を精密に測定するためには、面積を大きくする必要があるので、この空間の平面的サイズ、すなわちxやyを大きくする必要がある。従って、チップサイズが大きくなってしまう。ウエハ面積は限られているので、ウエハ内のチップ(圧力センサチップ)の取れ個数が少なくなる。この結果、圧力センサチップの価格も高くなってしまう。 The capacity C of this space composed of the lower electrode and the upper electrode is represented by C = ε * ε0 * S / z. Here, ε is a relative dielectric constant, ε0 is a vacuum dielectric constant, S is an area in the plane direction of the semiconductor substrate, and S = x * y. Ε is about 1 when the space is air. When pressure P is received from the outside, the lid is deformed and bent downward, and z changes. Due to this change in z, the capacitance C changes, and the pressure can be calculated from the amount of change. The larger the amount of change, the easier it is to detect, so the larger the area S, the better. That is, in order to accurately measure the pressure, it is necessary to increase the area, so it is necessary to increase the planar size of this space, that is, x and y. Therefore, the chip size is increased. Since the wafer area is limited, the number of chips (pressure sensor chips) in the wafer is reduced. As a result, the price of the pressure sensor chip is also increased.

図25は半導体基板を用いた従来のマイクロホンを示す図である。図25に示す従来のマイクロホン100はシリコン基板101内に凹部を形成してダイヤフラム102、空隙109、バックプレート103を形成し、バックプレート102に音響ホール104、下部配線105、上部配線106、下部パッド107、上部パッド108、接地用パッド110を配置している。図25から分かるように、従来のマイクロホン100のダイヤフラム102は基板面と略平行に形成されているので、マクロホン100の面積は非常に大きな面積となる。たとえば、1辺2mmの正方形程度の面積が必要となる。(特許文献2) FIG. 25 is a diagram showing a conventional microphone using a semiconductor substrate. A conventional microphone 100 shown in FIG. 25 forms a recess 102 in a silicon substrate 101 to form a diaphragm 102, a gap 109, and a back plate 103, and an acoustic hole 104, a lower wiring 105, an upper wiring 106, and a lower pad are formed in the back plate 102. 107, an upper pad 108, and a grounding pad 110 are disposed. As can be seen from FIG. 25, since the diaphragm 102 of the conventional microphone 100 is formed substantially parallel to the substrate surface, the area of the microphone 100 is very large. For example, an area of about 2 mm square is required. (Patent Document 2)

本発明は、平面的な基板(たとえば、円板状、矩形形状の板状)の厚み方向に深い溝(凹部)または貫通溝を複数作り、隣接する貫通溝によって挟まれる側壁がその両側の圧力差により変形することにより静電容量が変化することを利用した静電容量型センサに関するものである。具体的には以下のような手段を取る。 In the present invention, a plurality of deep grooves (recesses) or through grooves are formed in the thickness direction of a planar substrate (for example, a disk shape or a rectangular plate shape), and the side walls sandwiched by adjacent through grooves are pressures on both sides thereof. The present invention relates to a capacitance type sensor that utilizes a change in capacitance due to deformation due to a difference. Specifically, the following measures are taken.

(1)本発明は、上面および下面の一方の面、或いは両方の面に貫通する少なくとも2つの溝(貫通溝)空間を有する導電体基板、前記導電体基板の上面(第1面)に付着した絶縁体基板(第1面絶縁体基板)および前記導電体基板の下面(第2面)に付着した絶縁体基板(第2面絶縁体基板)から構成されることを特徴とする静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサであって、
隣接する2つの貫通溝(第1貫通溝および第2貫通溝)を横方向(導電体基板の厚さ方向に対して略直角方向)に隔てる導電体基板を一方の電極(第1基板側壁容量電極)とし、
前記第1基板側壁容量電極と前記隣接する貫通溝のうちの1つ(第1貫通溝)を挟んで対向し、前記第1基板側壁容量電極と電気的に導通しない導電体基板の側壁を他方の対向電極(第2基板側壁容量電極)とし、これらの第1基板側壁容量電極および第2基板側壁容量電極の間の第1貫通溝空間を静電容量空間とし、(第2貫通溝に音波または力量(加速度、角速度、または圧力等)を導入し)前記第1基板側壁容量電極が(当該)音波または力量(加速度、角速度、または圧力等)により振動し変位することにより前記第1貫通溝空間の静電容量が変化することを用いて音波または力量(加速度、角速度、または圧力等)を検出することを特徴とし、さらに
第1基板側壁容量電極は、その上面が第1面絶縁体基板に付着、および/またはその下面が第2面絶縁体基板に付着していること、および/または
第2基板側壁容量電極は、その上面が第1面絶縁体基板に付着、および/またはその下面が第2面絶縁体基板に付着していること、を特徴とする、静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサである。
(1) The present invention attaches to a conductor substrate having at least two groove (penetrating groove) spaces penetrating one or both of the upper surface and the lower surface, and the upper surface (first surface) of the conductor substrate. And an insulating substrate (second surface insulating substrate) attached to a lower surface (second surface) of the conductive substrate. Type microphone or force (acceleration, angular velocity, pressure, etc.) sensor,
The conductive substrate that separates two adjacent through grooves (first through groove and second through groove) in the lateral direction (substantially perpendicular to the thickness direction of the conductive substrate) is one electrode (first substrate side wall capacitance). Electrode),
The first substrate side wall capacitor electrode is opposed to one of the adjacent through grooves (first through groove), and the other side wall of the conductive substrate that is not electrically connected to the first substrate side wall capacitor electrode is the other side. Counter electrode (second substrate side wall capacitor electrode), and the first through groove space between the first substrate side wall capacitor electrode and the second substrate side wall capacitor electrode is set as a capacitance space (in the second through groove, the sound wave Alternatively, force (acceleration, angular velocity, pressure, etc.) is introduced) and the first substrate side wall capacitive electrode vibrates and displaces due to the sound wave or force (acceleration, angular velocity, pressure, etc.). It is characterized by detecting sound waves or force (acceleration, angular velocity, pressure, etc.) using a change in capacitance of space, and the upper surface of the first substrate side wall capacitor electrode is a first surface insulator substrate. Adhere to and / or The lower surface of the second substrate side wall capacitor electrode is attached to the second surface insulator substrate and / or the upper surface of the second substrate side wall capacitor electrode is adhered to the first surface insulator substrate, and / or the lower surface thereof is the second surface insulator. A capacitive microphone or a force (acceleration, angular velocity, pressure, etc.) sensor characterized by being attached to a substrate.

(2)本発明は、上面および下面の一方の面、或いは両方の面に貫通する少なくとも2つの溝(貫通溝)空間を有する主基板、前記主基板の上面(第1面)に付着した薄板基板(第1面薄板)および前記主基板の下面(第2面)に付着した薄板基板(第2面薄板)から構成されることを特徴とする静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサであって、
隣接する2つの貫通溝(第1貫通溝および第2貫通溝)を横方向(主基板の厚さ方向に対して略直角方向)に隔てる主基板側壁(第1基板側壁)上に形成した導電体膜を一方の電極(第1基板側壁容量電極)とし、
前記第1側壁容量電極と前記隣接する貫通溝のうちの1つ(第1貫通溝)を挟んで対向し、前記第1側壁容量電極と電気的に導通しない主基板側壁(第2基板側壁)上に形成した導電体膜を他方の対向電極(第2基板側壁容量電極)とし、これらの第1基板側壁容量電極および第2基板側壁容量電極の間の第1貫通溝空間を静電容量空間とし、
前記第1基板側壁容量電極が音波または力量(加速度、角速度、または圧力等)により振動し変位することにより前記第1貫通溝空間の静電容量が変化することを用いて音波または力量(加速度、角速度、または圧力等)を検出することを特徴とし、さらに
第1基板側壁容量電極は、その上面が第1面絶縁体基板に付着、および/またはその下面が第2面絶縁体基板に付着していること、および/または
第2基板側壁容量電極は、その上面が第1面絶縁体基板に付着、および/またはその下面が第2面絶縁体基板に付着していること、を特徴とする、静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサである。
(2) The present invention provides a main substrate having at least two groove (penetrating groove) spaces penetrating one or both of the upper surface and the lower surface, and a thin plate attached to the upper surface (first surface) of the main substrate. Capacitance type microphone or force quantity (acceleration, angular velocity, and the like), characterized by comprising a substrate (first surface thin plate) and a thin substrate (second surface thin plate) attached to the lower surface (second surface) of the main substrate Or pressure etc.) sensor,
Conductivity formed on the main substrate side wall (first substrate side wall) that separates two adjacent through grooves (first through groove and second through groove) in the lateral direction (substantially perpendicular to the thickness direction of the main substrate). The body film is one electrode (first substrate side wall capacitor electrode),
A main substrate side wall (second substrate side wall) that faces the first side wall capacitor electrode across one of the adjacent through grooves (first through groove) and is not electrically connected to the first side wall capacitor electrode. The conductive film formed above is used as the other counter electrode (second substrate side wall capacitor electrode), and the first through-groove space between these first substrate side wall capacitor electrode and second substrate side wall capacitor electrode is the capacitance space. age,
The first substrate side wall capacitive electrode is oscillated and displaced by sound waves or force (acceleration, angular velocity, pressure, etc.) to change the capacitance of the first through-groove space, thereby using sound waves or force (acceleration, The first substrate side wall capacitor electrode has an upper surface attached to the first surface insulator substrate and / or a lower surface attached to the second surface insulator substrate. And / or the second substrate side wall capacitor electrode has an upper surface attached to the first surface insulator substrate and / or a lower surface attached to the second surface insulator substrate. A capacitive microphone or a force (acceleration, angular velocity, pressure, etc.) sensor.

(3)本発明は、(1)または(2)に加えて、導電体基板または主基板の厚みは2.0mm以下であり、好適には1.0mm以下であり、第1面絶縁体基板または第1面薄板の厚みは1.0mm以下であり、好適には0.5mm以下であり、第2面絶縁体基板または第2面薄板の厚みは1.0mm以下であることを特徴とする。 (3) In the present invention, in addition to (1) or (2), the thickness of the conductor substrate or the main substrate is 2.0 mm or less, preferably 1.0 mm or less. Alternatively, the thickness of the first surface thin plate is 1.0 mm or less, preferably 0.5 mm or less, and the thickness of the second surface insulator substrate or the second surface thin plate is 1.0 mm or less. .

(4)本発明は、(2)または(3)に加えて、主基板は半導体基板または絶縁体基板であることを特徴とし、また第1面薄板および/または第2面薄板は絶縁体基板であることを特徴とする。 (4) In addition to (2) or (3), the present invention is characterized in that the main substrate is a semiconductor substrate or an insulator substrate, and the first surface thin plate and / or the second surface thin plate is an insulator substrate. It is characterized by being.

(5)本発明は、上記に加えて、第2貫通溝は断面が略矩形状の略角柱形状であり、第2貫通溝の4つの側面に隣接する貫通溝が4つ配置され、当該4つの貫通溝は断面が略矩形状の略角柱形状であり、当該4つの貫通溝のうちの1つが第1貫通溝であり、残りの貫通溝を第3貫通溝、第4貫通溝、および第5貫通溝とし、
第3貫通溝と第2貫通溝を隔てる導電体基板を一方の電極(第3−1基板側壁容量電極)とし、第3−1基板側壁容量電極と第3貫通溝を挟んで対向し、前記第3−1基板側壁容量電極と電気的に導通しない導電体基板の側壁を他方の対向電極(第3−2基板側壁容量電極)とし、これらの第3−1基板側壁容量電極および第3−2基板側壁容量電極の間の第3貫通溝空間を静電容量空間とし、
第4貫通溝と第2貫通溝を隔てる導電体基板を一方の電極(第4−1基板側壁容量電極)とし、第4−1基板側壁容量電極と第4貫通溝を挟んで対向し、前記第4−1基板側壁容量電極と電気的に導通しない導電体基板の側壁を他方の対向電極(第4−2基板側壁容量電極)とし、これらの第4−1基板側壁容量電極および第4−2基板側壁容量電極の間の第4貫通溝空間を静電容量空間とし、
第5貫通溝と第2貫通溝を隔てる導電体基板を一方の電極(第5−1基板側壁容量電極)とし、第5−1基板側壁容量電極と第5貫通溝を挟んで対向し、前記第5−1基板側壁容量電極と電気的に導通しない導電体基板の側壁を他方の対向電極(第5−2基板側壁容量電極)とし、これらの第5−1基板側壁容量電極および第4−2基板側壁容量電極の間の第4貫通溝空間を静電容量空間とし、
(第2貫通溝に音波または力量(加速度、角速度、または圧力等)を導入し)前記第3−1基板側壁容量電極、前記第4−1基板側壁容量電極、および前記第5−1基板側壁容量電極が(当該)音波または力量(加速度、角速度、または圧力等)により振動し変位することにより前記第3貫通溝空間、前記第4貫通溝空間、および前記第5貫通溝空間の静電容量が変化することを用いて音波または力量(加速度、角速度、または圧力等)を検出することを特徴とし、さらに
第3−1基板側壁容量電極、第4−1基板側壁容量電極、および第5−1基板側壁容量電極は、その上面が第1面絶縁体基板に付着、および/またはその下面が第2面絶縁体基板に付着していること、および/または
第3−2基板側壁容量電極、第4−2基板側壁容量電極、および第5−2基板側壁容量電極は、その上面が第1面絶縁体基板に付着、および/またはその下面が第2面絶縁体基板に付着していること、を特徴とする、静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサである。
(5) In addition to the above, in the present invention, the second through groove has a substantially rectangular column shape in cross section, and four through grooves adjacent to the four side surfaces of the second through groove are arranged. The two through grooves have a substantially rectangular column shape in cross section, and one of the four through grooves is the first through groove, and the remaining through grooves are the third through groove, the fourth through groove, and the first through groove. 5 through-grooves
The conductive substrate separating the third through-groove and the second through-groove is used as one electrode (3-1 substrate side wall capacitor electrode), and is opposed to the 3-1 substrate side wall capacitor electrode with the third through groove interposed therebetween, The side wall of the conductive substrate that is not electrically connected to the 3-1 substrate side wall capacitor electrode is used as the other counter electrode (third-2 substrate side wall capacitor electrode). The third through groove space between the two substrate side wall capacitor electrodes is defined as a capacitance space,
The conductor substrate that separates the fourth through-groove and the second through-groove is used as one electrode (4-1 substrate side wall capacitor electrode), and is opposed to the 4-1 substrate side wall capacitor electrode across the fourth through groove, The side wall of the conductor substrate that is not electrically connected to the 4-1 substrate side wall capacitor electrode is used as the other counter electrode (4-2 substrate side wall capacitor electrode). The fourth through groove space between the two substrate side wall capacitor electrodes is defined as a capacitance space,
The conductor substrate that separates the fifth through-groove and the second through-groove is used as one electrode (5-1 substrate side wall capacitor electrode), and is opposed to the 5-1 substrate side wall capacitor electrode across the fifth through groove, The side wall of the conductor substrate that is not electrically connected to the 5-1 substrate side wall capacitor electrode is used as the other counter electrode (5-2 substrate side wall capacitor electrode). The fourth through groove space between the two substrate side wall capacitor electrodes is defined as a capacitance space,
(Sound wave or force (acceleration, angular velocity, pressure, etc.) is introduced into the second through groove) The 3-1 substrate side wall capacitor electrode, the 4-1 substrate side wall capacitor electrode, and the 5-1 substrate side wall Capacitance of the third through-groove space, the fourth through-groove space, and the fifth through-groove space when the capacitive electrode is vibrated and displaced by the sound wave or force (acceleration, angular velocity, pressure, etc.). Is used to detect a sound wave or an amount of force (acceleration, angular velocity, pressure, etc.), and further, a 3-1 substrate side wall capacitive electrode, a 4-1 substrate side wall capacitive electrode, and a fifth The one-substrate side wall capacitor electrode has an upper surface attached to the first surface insulator substrate and / or a lower surface attached to the second surface insulator substrate, and / or a third to second substrate side wall capacitor electrode, 4-2 Substrate side wall capacitance electricity And the 5-2 substrate side wall capacitive electrode has an upper surface attached to the first surface insulator substrate and / or a lower surface attached to the second surface insulator substrate. Capacitive microphone or force (acceleration, angular velocity, pressure, etc.) sensor.

(6)本発明は、(5)において、第1貫通溝、第3貫通溝、第4貫通溝、および第5貫通溝は接続しており、第1基板側壁容量電極、第3−1基板側壁容量電極、第4−1基板側壁容量電極、および第5−1基板側壁容量電極は接続しており、さらに第2基板側壁容量電極、第3−2基板側壁容量電極、第4−2基板側壁容量電極、および第5−2基板側壁容量電極は接続していることを特徴とする。 (6) In the present invention, in (5), the first through groove, the third through groove, the fourth through groove, and the fifth through groove are connected, and the first substrate side wall capacitor electrode and the 3-1 substrate The sidewall capacitor electrode, the 4-1 substrate sidewall capacitor electrode, and the 5-1 substrate sidewall capacitor electrode are connected, and further the second substrate sidewall capacitor electrode, the 3-2 substrate sidewall capacitor electrode, and the 4-2 substrate. The sidewall capacitor electrode and the 5-2 substrate sidewall capacitor electrode are connected.

(7)本発明は、上記に加えて、第2貫通溝が第1絶縁体基板または第2絶縁体基板によってカバーされている場合、第1絶縁体基板および/または第2絶縁体基板に音波または力量(加速度、角速度、または圧力等)導入用の音波または力量(加速度、角速度、または圧力等)導入孔および/または音波または力量(加速度、角速度、または圧力等)抜け孔が存在することを特徴とする。 (7) In addition to the above, according to the present invention, in the case where the second through groove is covered by the first insulator substrate or the second insulator substrate, the first insulator substrate and / or the second insulator substrate is subjected to sound waves. Or, there must be a sound wave or force (such as acceleration, angular velocity, or pressure) introduction hole and / or a sound wave or force (acceleration, angular velocity, or pressure) introduction hole for introduction of force (acceleration, angular velocity, or pressure). Features.

(8)本発明は、上記に加えて、第1基板側壁の上面に付着した第1面絶縁体基板に形成したコンタクト孔を通じて第1面絶縁体基板上に形成した電極・配線と第1基板側壁とを電気的に接続し、第2基板側壁の上面に付着した第1面絶縁体基板に形成したコンタクト孔を通じて第1面絶縁体基板上に形成した電極・配線と第2基板側壁とを電気的に接続することを特徴とし、第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状はn角形形状であり、ここでnは3以上の整数とし、各側面に対応して複数の第2基板側壁を有し、前記複数の第2基板側壁同士は電気的に接続していないとともに、第2貫通溝へ音波または力量(加速度、角速度、または圧力等)を導入し、あるいは、第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状は少なくとも1部が曲線形状であり、第2基板側壁の内側断面形状は前記第1基板側壁の外側断面形状と相似形状であり、あるいは、第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状は円形形状または楕円形状であり、第2基板側壁の内側断面形状は前記第1基板側壁の外側断面形状と相似形状であることを特徴とする。 (8) In addition to the above, the present invention provides an electrode / wiring and a first substrate formed on the first surface insulator substrate through contact holes formed in the first surface insulator substrate attached to the upper surface of the first substrate side wall. The electrode / wiring formed on the first surface insulator substrate through the contact hole formed in the first surface insulator substrate attached to the upper surface of the second substrate side wall and the second substrate side wall are electrically connected to the side wall. It is electrically connected and has a through groove (second through groove) surrounded by the first substrate side wall, and the outer cross-sectional shape of the first substrate side wall is an n-square shape, where n is 3 The plurality of second substrate side walls corresponding to each side surface, and the plurality of second substrate side walls are not electrically connected to each other, and sound waves or force (acceleration, Angular velocity, pressure, etc.) or by the first substrate sidewall. It has an enclosed through groove (second through groove), and at least a part of the outer cross-sectional shape of the first substrate side wall is a curved shape, and the inner cross-sectional shape of the second substrate side wall is the outer cross section of the first substrate side wall. Or a through groove (second through groove) surrounded by the first substrate side wall, and the outer cross-sectional shape of the first substrate side wall is a circular shape or an elliptical shape. The inner cross-sectional shape of the first substrate is similar to the outer cross-sectional shape of the first substrate side wall.

(9)本発明は、第1基板側壁および第2基板側壁を囲む第3基板側壁を有し、第3基板側壁の上面は第1面絶縁体基板に付着し、第3基板側壁の下面は第2面絶縁体基板に付着し、第3基板側壁は第1基板側壁および第2基板側壁のどちらか一方または両方と電気的に接続していないとともに、第3基板側壁は静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサデバイスのチップパッケージの外側側面となり、第1面絶縁体基板は静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサデバイスのチップパッケージの上面または下面となり、第2面絶縁体基板は静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサデバイスのチップパッケージの下面または上面となっていることを特徴とする。 (9) The present invention has a third substrate sidewall that surrounds the first substrate sidewall and the second substrate sidewall, the upper surface of the third substrate sidewall is attached to the first surface insulator substrate, and the lower surface of the third substrate sidewall is The third substrate side wall adheres to the second surface insulator substrate, and the third substrate side wall is not electrically connected to one or both of the first substrate side wall and the second substrate side wall, and the third substrate side wall is a capacitive microphone. Or the force (acceleration, angular velocity, pressure, etc.) is the outer side surface of the sensor device chip package, and the first surface insulator substrate is a capacitive microphone or force (acceleration, angular velocity, pressure, etc.) sensor device chip package. The upper surface or the lower surface, and the second surface insulator substrate is the lower surface or the upper surface of the capacitive microphone or the chip package of the force sensor (acceleration, angular velocity, pressure, etc.). And wherein the are.

(10)本発明は、上面および下面に貫通する少なくとも2つの溝(貫通溝または貫通孔)空間を有する主基板、前記主基板の上面(第1面)に付着した薄板基板(第1面薄板)および前記主基板の下面(第2面)に付着した薄板基板(第2面薄板)から構成されることを特徴とする静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサであって、
隣接する2つの貫通溝(第1貫通溝および第2貫通溝)を横方向(主基板の厚さ方向に対して略直角方向)に隔てる主基板側壁(第1基板側壁)(の側面)上に形成した導電体膜を一方の電極(第1基板側壁容量電極)とし、
前記第1基板側壁容量電極と前記隣接する貫通溝のうちの1つ(第1貫通溝)を挟んで対向し、前記第1基板側壁容量電極と電気的に導通しない主基板側壁(第2基板側壁)の側面上に形成した導電体膜を他方の対向電極(第2基板側壁容量電極)とし、これらの第1基板側壁容量電極および第2基板側壁容量電極の間の第1貫通溝空間を静電容量空間とし、
前記第1基板側壁容量電極が音波または力量(加速度、角速度、または圧力等)により振動し変位することにより前記第1貫通溝空間の静電容量が変化することを用いて音波または力量(加速度、角速度、または圧力等)を検出することを特徴とし、さらに
第1基板側壁は、その上面が第1面薄板に付着、その下面が第2面薄板に付着していること、および/または
第2基板側壁は、その上面が第1面薄板に付着、その下面が第2面薄板に付着していること、
を特徴とする静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサである。
(10) The present invention provides a main substrate having at least two grooves (through grooves or through holes) penetrating the upper surface and the lower surface, and a thin plate substrate (first surface thin plate) attached to the upper surface (first surface) of the main substrate. ) And a thin plate substrate (second surface thin plate) attached to the lower surface (second surface) of the main substrate, and a capacitance type microphone or a force (acceleration, angular velocity, pressure, etc.) sensor There,
On the main substrate side wall (first substrate side wall) (side surface) that separates two adjacent through grooves (first through groove and second through groove) in the lateral direction (substantially perpendicular to the thickness direction of the main substrate) The conductive film formed on the electrode is one electrode (first substrate side wall capacitor electrode),
A main substrate side wall (second substrate) that faces the first substrate side wall capacitor electrode across one of the adjacent through grooves (first through groove) and is not electrically connected to the first substrate side wall capacitor electrode. The conductive film formed on the side surface of the side wall is used as the other counter electrode (second substrate side wall capacitor electrode), and a first through groove space between the first substrate side wall capacitor electrode and the second substrate side wall capacitor electrode is formed. Capacitance space,
The first substrate side wall capacitive electrode is oscillated and displaced by sound waves or force (acceleration, angular velocity, pressure, etc.) to change the capacitance of the first through-groove space, thereby using sound waves or force (acceleration, The first substrate side wall is attached to the first surface thin plate, the lower surface is attached to the second surface thin plate, and / or the second substrate side wall. The substrate side wall has an upper surface attached to the first surface thin plate, and a lower surface attached to the second surface thin plate,
A capacitive microphone or a force (acceleration, angular velocity, pressure, etc.) sensor.

(11)本発明は、上記に加えて、主基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であり、さらに、第1面薄板は絶縁体基板であり、および/または第2面薄板は絶縁体基板であり、さらに、主基板の厚みは2.0mm以下であり、好適には1.0mm以下であり、第1面第1面薄板の厚みは1.0mm以下であり、好適には0.5mm以下であり、第2面薄板の厚みは1.0mm以下であり、さらに、第1基板側壁の上面に付着した第1面絶縁体基板に形成したコンタクト孔を通じて第1面絶縁体基板上に形成した電極・配線と第1基板側壁とを電気的に接続し、
第2基板側壁の上面に付着した第1面絶縁体基板に形成したコンタクト孔を通じて第1面絶縁体基板上に形成した電極・配線と第2基板側壁とを電気的に接続することを特徴とする。
(11) In the present invention, in addition to the above, the main substrate is a conductor substrate, a semiconductor substrate, an insulator substrate, or a composite substrate thereof, and further, the first thin plate is an insulator substrate, and / or Alternatively, the second surface thin plate is an insulator substrate, and the thickness of the main substrate is 2.0 mm or less, preferably 1.0 mm or less, and the thickness of the first surface first surface thin plate is 1.0 mm or less. Preferably, it is 0.5 mm or less, the thickness of the second thin plate is 1.0 mm or less, and further through a contact hole formed in the first surface insulator substrate attached to the upper surface of the first substrate side wall. Electrically connecting electrodes / wirings formed on the first surface insulator substrate and the first substrate side wall;
The electrode / wiring formed on the first surface insulator substrate is electrically connected to the second substrate side wall through a contact hole formed in the first surface insulator substrate attached to the upper surface of the second substrate side wall. To do.

(12)本発明は、上記に加えて、第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状はn角形形状であり、ここでnは3以上の整数とし、各側面に対応して複数の第2基板側壁を有し、前記複数の第2基板側壁同士は電気的に接続していないとともに、第2貫通溝へ音波または力量(加速度、角速度、または圧力等)を導入することを特徴とし、あるいは、第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状は少なくとも1部が曲線形状であり、第2基板側壁の内側断面形状は前記第1基板側壁の外側断面形状と相似形状であり、あるいは、第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状は円形形状または楕円形状であり、第2基板側壁の内側断面形状は前記第1基板側壁の外側断面形状と相似形状であることを特徴とする。 (12) In addition to the above, the present invention has a through groove (second through groove) surrounded by the first substrate side wall, and the outer cross-sectional shape of the first substrate side wall is an n-square shape, where n Is an integer of 3 or more, and has a plurality of second substrate side walls corresponding to each side surface, the plurality of second substrate side walls are not electrically connected to each other, and a sound wave or force ( Acceleration, angular velocity, pressure, etc.), or has a through groove (second through groove) surrounded by the first substrate side wall, and the outer cross-sectional shape of the first substrate side wall is at least one part. Is a curved shape, and the inner cross-sectional shape of the second substrate side wall is similar to the outer cross-sectional shape of the first substrate side wall, or has a through groove (second through groove) surrounded by the first substrate side wall. The outer cross-sectional shape of the first substrate side wall is circular or elliptical. There, the inner cross-sectional shape of the second substrate sidewall is characterized by a shape similar to the outer cross-sectional shape of the first substrate sidewall.

(13)本発明は、上記に加えて、第1基板側壁および第2基板側壁を囲む第3基板側壁を有し、第3基板側壁の上面は第1面絶縁体基板に付着し、第3基板側壁の下面は第2面絶縁体基板に付着し、第3基板側壁は第1基板側壁および第2基板側壁のどちらか一方または両方と電気的に接続していないとともに、第3基板側壁は静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサデバイスのチップパッケージの外側側面となり、第1面絶縁体基板は静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサデバイスのチップパッケージの上面または下面となり、第2面絶縁体基板は静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサデバイスのチップパッケージの下面または上面となっていることを特徴とする。 (13) In addition to the above, the present invention has a third substrate side wall surrounding the first substrate side wall and the second substrate side wall, and the upper surface of the third substrate side wall adheres to the first surface insulator substrate, The lower surface of the substrate side wall is attached to the second surface insulator substrate, the third substrate side wall is not electrically connected to one or both of the first substrate side wall and the second substrate side wall, and the third substrate side wall is Capacitance microphone or force (acceleration, angular velocity, pressure, etc.) sensor device becomes the outer side surface of the chip package, and the first insulating substrate is a capacitance microphone or force (acceleration, angular velocity, pressure, etc.) sensor It becomes the upper or lower surface of the chip package of the device, and the second surface insulating substrate is a capacitive microphone or force (acceleration, angular velocity, pressure, etc.) under the chip package of the sensor device Or characterized in that it is the upper surface.

(14)本発明は、主基板の第1面(表面または上面)に開口し、第1面と反対の第2面(裏面または下面)に開口しない、少なくとも2つの隣接する凹部(第1凹部および第2凹部)を有し、前記主基板の上面(第1面)に付着した薄板基板を有する静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサであって、
隣接する2つの凹部を横方向(主基板の厚さ方向に対して略直角方向)に隔てる主基板側壁(第1基板側壁)(の側面)上に形成した導電体膜を一方の電極(第1基板側壁容量電極)とし、
前記第1基板側壁容量電極と前記隣接する凹部のうちの1つ(第1凹部)を挟んで対向し、前記第1基板側壁容量電極と電気的に導通しない主基板側壁(第2基板側壁)の側面上に形成した導電体膜を他方の対向電極(第2基板側壁容量電極)とし、これらの第1基板側壁容量電極および第2基板側壁容量電極の間の第1凹部空間を静電容量空間とし、
前記第1基板側壁容量電極が音波または力量(加速度、角速度、または圧力等)により振動し変位することにより前記第1凹部空間の静電容量が変化することを用いて音波または力量(加速度、角速度、または圧力等)を検出することを特徴とし、
さらに
第1基板側壁は、その上面が薄板基板に付着していること、および/または
第2基板側壁は、その上面が薄板基板に付着していること、
を特徴とする静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサである。
(14) The present invention provides at least two adjacent recesses (first recesses) that open on the first surface (front surface or top surface) of the main substrate and do not open on the second surface (back surface or bottom surface) opposite to the first surface. A capacitive microphone having a thin plate substrate attached to the upper surface (first surface) of the main substrate, or a force (acceleration, angular velocity, pressure, etc.) sensor,
A conductive film formed on the side wall of the main substrate (side surface of the first substrate) that separates two adjacent concave portions in the horizontal direction (substantially perpendicular to the thickness direction of the main substrate) is formed on one electrode (first side). 1 substrate side wall capacitive electrode)
A main substrate side wall (second substrate side wall) that faces the first substrate side wall capacitor electrode across one of the adjacent recesses (first recess) and is not electrically connected to the first substrate side wall capacitor electrode. The conductive film formed on the side surface of the first electrode is used as the other counter electrode (second substrate side wall capacitor electrode), and the first recess space between the first substrate side wall capacitor electrode and the second substrate side wall capacitor electrode is electrostatic capacitance. Space,
The first substrate side wall capacitive electrode vibrates and displaces due to sound waves or force (acceleration, angular velocity, pressure, etc.), and changes in the capacitance of the first recess space make use of sound waves or force (acceleration, angular velocity). , Or pressure, etc.)
Further, the upper surface of the first substrate side wall is attached to the thin plate substrate, and / or the upper surface of the second substrate side wall is attached to the thin plate substrate,
A capacitive microphone or a force (acceleration, angular velocity, pressure, etc.) sensor.

(15)本発明は、上記に加えて、主基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であり、さらに、主基板の厚みは2.0mm以下であり、好適には1.0mm以下であり、第1面第1面薄板の厚みは1.0mm以下であり、好適には0.5mm以下であり、第2面薄板の厚みは1.0mm以下であり、さらに、第1基板側壁の上面に付着した第1面絶縁体基板に形成したコンタクト孔を通じて第1面絶縁体基板上に形成した電極・配線と第1基板側壁とを電気的に接続し、
第2基板側壁の上面に付着した第1面絶縁体基板に形成したコンタクト孔を通じて第1面絶縁体基板上に形成した電極・配線と第2基板側壁とを電気的に接続することを特徴とする。
(15) In the present invention, in addition to the above, the main substrate is a conductor substrate, a semiconductor substrate, an insulator substrate, or a composite substrate thereof, and the thickness of the main substrate is 2.0 mm or less, which is preferable. Is 1.0 mm or less, the thickness of the first surface thin plate is 1.0 mm or less, preferably 0.5 mm or less, and the thickness of the second surface thin plate is 1.0 mm or less, Furthermore, the electrode / wiring formed on the first surface insulator substrate is electrically connected to the first substrate side wall through a contact hole formed in the first surface insulator substrate attached to the upper surface of the first substrate sidewall,
The electrode / wiring formed on the first surface insulator substrate is electrically connected to the second substrate side wall through a contact hole formed in the first surface insulator substrate attached to the upper surface of the second substrate side wall. To do.

(16)本発明は、上記に加えて、第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状はn角形形状であり、ここでnは3以上の整数とし、各側面に対応して複数の第2基板側壁を有し、前記複数の第2基板側壁同士は電気的に接続していないとともに、第2貫通溝へ音波または力量(加速度、角速度、または圧力等)を導入することを特徴とし、または、第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状は少なくとも1部が曲線形状であり、第2基板側壁の内側断面形状は前記第1基板側壁の外側断面形状と相似形状であることを特徴とし、または、第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状は円形形状または楕円形状であり、第2基板側壁の内側断面形状は前記第1基板側壁の外側断面形状と相似形状であることを特徴とする。 (16) In addition to the above, the present invention has a through groove (second through groove) surrounded by the first substrate side wall, and the outer cross-sectional shape of the first substrate side wall is an n-square shape, where n Is an integer of 3 or more, and has a plurality of second substrate side walls corresponding to each side surface, the plurality of second substrate side walls are not electrically connected to each other, and a sound wave or force ( Acceleration, angular velocity, pressure, etc.) or a through groove (second through groove) surrounded by the first substrate side wall, and the outer cross-sectional shape of the first substrate side wall is at least one part. Is a curved shape, and the inner cross-sectional shape of the second substrate side wall is similar to the outer cross-sectional shape of the first substrate side wall, or a through groove (second through-hole) surrounded by the first substrate side wall The outer cross-sectional shape of the first substrate side wall is circular or An elliptical shape, the inner cross-sectional shape of the second substrate sidewall is characterized by a shape similar to the outer cross-sectional shape of the first substrate sidewall.

(17)本発明は、上記に加えて、第1基板側壁および第2基板側壁を囲む第3基板側壁を有し、第3基板側壁の上面は第1面絶縁体基板に付着し、第3基板側壁の下面は第2面絶縁体基板に付着し、第3基板側壁は第1基板側壁および第2基板側壁のどちらか一方または両方と電気的に接続していないとともに、第3基板側壁は静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサデバイスのチップパッケージの外側側面となり、第1面絶縁体基板は静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサデバイスのチップパッケージの上面または下面となり、第2面絶縁体基板は静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサデバイスのチップパッケージの下面または上面となっていることを特徴とする。 (17) In addition to the above, the present invention includes a third substrate side wall surrounding the first substrate side wall and the second substrate side wall, and the upper surface of the third substrate side wall is attached to the first surface insulator substrate, The lower surface of the substrate side wall is attached to the second surface insulator substrate, the third substrate side wall is not electrically connected to one or both of the first substrate side wall and the second substrate side wall, and the third substrate side wall is Capacitance microphone or force (acceleration, angular velocity, pressure, etc.) sensor device becomes the outer side surface of the chip package, and the first insulating substrate is a capacitance microphone or force (acceleration, angular velocity, pressure, etc.) sensor It becomes the upper or lower surface of the chip package of the device, and the second surface insulating substrate is a capacitive microphone or force (acceleration, angular velocity, pressure, etc.) under the chip package of the sensor device Or characterized in that it is the upper surface.

(18)本発明は、主基板上に形成した絶縁性ポリマーの上面に開口した少なくとも2つの隣接する凹部(第1凹部および第2凹部)を有し、前記主基板の上面に付着した薄板基板を有する静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサであって、
隣接する2つの凹部を横方向(絶縁性ポリマーの厚さ方向に対して略直角方向)に隔てる絶縁性ポリマーの基板側壁(第1基板側壁)(の側面)上に形成した導電体膜を一方の電極(第1基板側壁容量電極)とし、
前記第1基板側壁容量電極と前記隣接する凹部のうちの1つ(第1凹部)を挟んで対向し、前記第1基板側壁容量電極と電気的に導通しない絶縁性ポリマーの基板側壁(第2基板側壁)の側面上に形成した導電体膜を他方の対向電極(第2基板側壁容量電極)とし、これらの第1基板側壁容量電極および第2基板側壁容量電極の間の第1凹部空間を静電容量空間とし、
前記第1基板側壁容量電極が音波または力量(加速度、角速度、または圧力等)により振動し変位することにより前記第1凹部空間の静電容量が変化することを用いて音波または力量(加速度、角速度、または圧力等)を検出することを特徴とし、
さらに
第1基板側壁は、その上面が薄板基板に付着していること、および/または
第2基板側壁は、その上面が薄板基板に付着していること、
を特徴とする静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサである。
(18) The present invention provides a thin plate substrate having at least two adjacent recesses (first recess and second recess) opened on the upper surface of an insulating polymer formed on the main substrate, and attached to the upper surface of the main substrate. A capacitive microphone or a force (acceleration, angular velocity, pressure, etc.) sensor having
A conductor film formed on the substrate side wall (side surface of the first substrate) of the insulating polymer that separates two adjacent concave portions in the lateral direction (substantially perpendicular to the thickness direction of the insulating polymer) Electrode (first substrate side wall capacitor electrode),
An insulating polymer substrate sidewall (second) that faces the first substrate sidewall capacitor electrode across one of the adjacent recesses (first recess) and is not electrically connected to the first substrate sidewall capacitor electrode. The conductive film formed on the side surface of the substrate side wall is used as the other counter electrode (second substrate side wall capacitor electrode), and the first recess space between the first substrate side wall capacitor electrode and the second substrate side wall capacitor electrode is defined as Capacitance space,
The first substrate side wall capacitive electrode vibrates and displaces due to sound waves or force (acceleration, angular velocity, pressure, etc.), and changes in the capacitance of the first recess space make use of sound waves or force (acceleration, angular velocity). , Or pressure, etc.)
Further, the upper surface of the first substrate side wall is attached to the thin plate substrate, and / or the upper surface of the second substrate side wall is attached to the thin plate substrate,
A capacitive microphone or a force (acceleration, angular velocity, pressure, etc.) sensor.

(19)本発明は、上記に加えて、主基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であり、さらに、薄板基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であり、さらに、主基板の厚みは2.0mm以下であり、好適には1.0mm以下であり、薄板基板の厚みは1.0mm以下であり、好適には0.5mm以下であることを特徴とし、さらに、絶縁性ポリマーの厚さは1.0mm以下であり、好適には0.5mm以下であることを特徴とする。 (19) In the present invention, in addition to the above, the main substrate is a conductor substrate, a semiconductor substrate, an insulator substrate, or a composite substrate thereof, and further, the thin plate substrate is a conductor substrate, a semiconductor substrate, or an insulator. A substrate or a composite substrate thereof, and the thickness of the main substrate is 2.0 mm or less, preferably 1.0 mm or less, and the thickness of the thin plate substrate is 1.0 mm or less, preferably 0. Further, the thickness of the insulating polymer is 1.0 mm or less, and preferably 0.5 mm or less.

(20)本発明は、上記に加えて、第1基板側壁の上面に付着した薄板基板に形成したコンタクト孔を通じて薄板基板上に形成した電極・配線と第1基板側壁の上面に形成した第1上面導電体膜配線と接続し、さらに前記第1上面導電体膜配線は第1基板側壁容量電極と電気的に接続し、
第2基板側壁の上面に付着した薄板基板に形成したコンタクト孔を通じて薄板基板上に形成した電極・配線と第2基板側壁の上面に形成した第2上面導電体膜配線と接続し、さらに前記第2上面導電体膜配線は第2基板側壁容量電極と電気的に接続していることを特徴とし、さらに、第1基板側壁によって囲まれた凹部(第2凹部)を有し、第1基板側壁の外側断面形状はn角形形状であり、ここでnは3以上の整数とし、各側面に対応して複数の第2基板側壁を有し、前記複数の第2基板側壁同士は電気的に接続していないとともに、第2凹部へ音波または力量(加速度、角速度、または圧力等)を導入することを特徴とし、あるいは、第1基板側壁によって囲まれた凹部(第2凹部)を有し、第1基板側壁の外側断面形状は少なくとも1部が曲線形状であり、第2基板側壁の内側断面形状は前記第1基板側壁の外側断面形状と相似形状であり、第2凹部へ音波または力量(加速度、角速度、または圧力等)を導入することを特徴とし、あるいは、第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状は円形形状または楕円形状であることを特徴とする。
(20) In addition to the above, according to the present invention, the electrodes / wirings formed on the thin plate substrate through the contact holes formed in the thin plate substrate attached to the upper surface of the first substrate side wall and the first surface formed on the upper surface of the first substrate side wall. Connected to the upper surface conductor film wiring, and the first upper surface conductor film wiring is electrically connected to the first substrate side wall capacitor electrode;
The electrode / wiring formed on the thin plate substrate and the second upper surface conductor film wiring formed on the upper surface of the second substrate side wall are connected through contact holes formed on the thin plate substrate attached to the upper surface of the second substrate side wall, and The second upper surface conductive film wiring is electrically connected to the second substrate sidewall capacitor electrode, and further has a recess (second recess) surrounded by the first substrate sidewall, The outer cross-sectional shape of this is an n-square shape, where n is an integer greater than or equal to 3, has a plurality of second substrate side walls corresponding to each side surface, and the plurality of second substrate side walls are electrically connected to each other. And is characterized by introducing sound waves or force (acceleration, angular velocity, pressure, etc.) into the second recess, or having a recess (second recess) surrounded by the first substrate side wall, The outer cross-sectional shape of one substrate side wall is at least 1 Is a curved shape, the inner cross-sectional shape of the second substrate side wall is similar to the outer cross-sectional shape of the first substrate side wall, and a sound wave or force (acceleration, angular velocity, pressure, etc.) is introduced into the second recess. Or a through groove (second through groove) surrounded by the first substrate side wall, and the outer cross-sectional shape of the first substrate side wall is a circular shape or an elliptical shape.

(21)本発明は、上記に加えて、第1基板側壁および第2基板側壁を囲む第3基板側壁を有し、第3基板側壁の上面は薄板基板に付着し、第3基板側壁は第1基板側壁および第2基板側壁のどちらか一方または両方と電気的に接続していないとともに、第3基板側壁は静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサデバイスのチップパッケージの外側側面となり、薄板基板は静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサデバイスのチップパッケージの上面または下面となっていることを特徴とし、さらに、主基板は半導体基板であり、主基板に形成された凹部(主凹部)に絶縁性ポリマーが形成されていることを特徴とし、凹部はインプリント法で形成されることを特徴とする。 (21) In addition to the above, the present invention has a third substrate side wall surrounding the first substrate side wall and the second substrate side wall, the upper surface of the third substrate side wall is attached to the thin plate substrate, and the third substrate side wall is the first side wall. The third substrate side wall is not electrically connected to one or both of the first substrate side wall and the second substrate side wall, and the third substrate side wall is a capacitive microphone or a force package (acceleration, angular velocity, pressure, etc.) sensor device chip package The thin plate substrate is the upper surface or the lower surface of the capacitive microphone or the chip package of the force sensor (acceleration, angular velocity, pressure, etc.) sensor device, and the main substrate is a semiconductor substrate. In addition, an insulating polymer is formed in a recess (main recess) formed in the main substrate, and the recess is formed by an imprint method. .

(22)本発明は、主基板上に形成した導電性ポリマーの上面に開口した少なくとも2つの隣接する凹部(第1凹部および第2凹部)を有し、前記主基板の上面に付着した薄板基板を有する静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサであって、
隣接する2つの凹部を横方向(導電性ポリマーの厚さ方向に対して略直角方向)に隔てる導電性ポリマーの基板側壁(第1基板側壁)(の側面)を一方の電極(第1基板側壁容量電極)とし、
前記第1基板側壁容量電極と前記隣接する凹部のうちの1つ(第1凹部)を挟んで対向し、前記第1基板側壁容量電極と電気的に導通しない導電性ポリマーの基板側壁(第2基板側壁)(の側面)を他方の対向電極(第2基板側壁容量電極)とし、これらの第1基板側壁容量電極および第2基板側壁容量電極の間の第1凹部空間を静電容量空間とし、
前記第1基板側壁容量電極が音波または力量(加速度、角速度、または圧力等)により振動し変位することにより前記第1凹部空間の静電容量が変化することを用いて音波または力量(加速度、角速度、または圧力等)を検出することを特徴とし、
さらに
第1基板側壁は、その上面が薄板基板に付着していること、および/または
第2基板側壁は、その上面が薄板基板に付着していること、
を特徴とする静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサである。
(22) The present invention provides a thin plate substrate having at least two adjacent concave portions (first concave portion and second concave portion) opened on the upper surface of the conductive polymer formed on the main substrate, and attached to the upper surface of the main substrate. A capacitive microphone or a force (acceleration, angular velocity, pressure, etc.) sensor having
A conductive polymer substrate side wall (first substrate side wall) (side surface thereof) separating two adjacent concave portions in the lateral direction (a direction substantially perpendicular to the thickness direction of the conductive polymer) is one electrode (first substrate side wall). Capacitive electrode)
A substrate side wall (second layer) of a conductive polymer that faces the first substrate side wall capacitor electrode across one of the adjacent recesses (first recess) and is not electrically conductive with the first substrate side wall capacitor electrode. (Side wall of the substrate) is used as the other counter electrode (second substrate side wall capacitor electrode), and the first recess space between the first substrate side wall capacitor electrode and the second substrate side wall capacitor electrode is used as the capacitance space. ,
The first substrate side wall capacitive electrode vibrates and displaces due to sound waves or force (acceleration, angular velocity, pressure, etc.), and changes in the capacitance of the first recess space make use of sound waves or force (acceleration, angular velocity). , Or pressure, etc.)
Further, the upper surface of the first substrate side wall is attached to the thin plate substrate, and / or the upper surface of the second substrate side wall is attached to the thin plate substrate,
A capacitive microphone or a force (acceleration, angular velocity, pressure, etc.) sensor.

(23)本発明は、上記に加えて、主基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であり、さらに、薄板基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であり、主基板の厚みは2.0mm以下であり、好適には1.0mm以下であり、薄板基板の厚みは1.0mm以下であり、好適には0.5mm以下であり、さらに、導電性ポリマーの厚さは1.0mm以下であり、好適には0.5mm以下であることを特徴とする。 (23) In addition to the above, in the present invention, the main substrate is a conductor substrate, a semiconductor substrate, an insulator substrate, or a composite substrate thereof, and further, the thin plate substrate is a conductor substrate, a semiconductor substrate, or an insulator. A substrate or a composite substrate thereof, the thickness of the main substrate is 2.0 mm or less, preferably 1.0 mm or less, and the thickness of the thin plate substrate is 1.0 mm or less, preferably 0.5 mm Further, the thickness of the conductive polymer is 1.0 mm or less, preferably 0.5 mm or less.

(24)本発明は、上記に加えて、第1基板側壁の上面に付着した薄板基板に形成したコンタクト孔を通じて薄板基板上に形成した電極・配線と第1基板側壁の上面と接続し、
第2基板側壁の上面に付着した薄板基板に形成したコンタクト孔を通じて薄板基板上に形成した電極・配線と第2基板側壁の上面と接続しており、さらに、第1基板側壁によって囲まれた凹部(第2凹部)を有し、第1基板側壁の外側断面形状はn角形形状であり、ここでnは3以上の整数とし、各側面に対応して複数の第2基板側壁を有し、前記複数の第2基板側壁同士は電気的に接続していないとともに、第2凹部へ音波または力量(加速度、角速度、または圧力等)を導入することを特徴とし、あるいは、第1基板側壁によって囲まれた凹部(第2凹部)を有し、第1基板側壁の外側断面形状は少なくとも1部が曲線形状であり、第2基板側壁の内側断面形状は前記第1基板側壁の外側断面形状と相似形状であり、第2凹部へ音波または力量(加速度、角速度、または圧力等)を導入することを特徴とし、第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状は円形形状または楕円形状であることを特徴とする。
(24) In addition to the above, the present invention connects the electrode / wiring formed on the thin substrate through the contact hole formed on the thin substrate attached to the upper surface of the first substrate sidewall and the upper surface of the first substrate sidewall,
The electrode / wiring formed on the thin plate substrate is connected to the upper surface of the second substrate side wall through a contact hole formed on the thin plate substrate attached to the upper surface of the second substrate side wall, and the recess is surrounded by the first substrate side wall (Second concave portion), the outer cross-sectional shape of the first substrate side wall is an n-gonal shape, where n is an integer of 3 or more, and has a plurality of second substrate side walls corresponding to each side surface, The plurality of second substrate side walls are not electrically connected to each other, and a sound wave or force (acceleration, angular velocity, pressure, etc.) is introduced into the second recess, or is surrounded by the first substrate side walls. And at least one part of the outer cross-sectional shape of the first substrate side wall is curved, and the inner cross-sectional shape of the second substrate side wall is similar to the outer cross-sectional shape of the first substrate side wall. Shape, and the sound wave or Introducing force (acceleration, angular velocity, pressure, etc.), having a through groove (second through groove) surrounded by the first substrate side wall, and the outer cross-sectional shape of the first substrate side wall is circular or It has an elliptical shape.

(25)本発明は、上記に加えて、第1基板側壁および第2基板側壁を囲む第3基板側壁を有し、第3基板側壁の上面は薄板基板に付着し、第3基板側壁は第1基板側壁および第2基板側壁のどちらか一方または両方と電気的に接続していないとともに、第3基板側壁は静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサデバイスのチップパッケージの外側側面となり、薄板基板は静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサデバイスのチップパッケージの上面または下面となっていることを特徴とし、さらに、凹部はインプリント法で形成されることを特徴とする。 (25) In addition to the above, the present invention has a third substrate side wall surrounding the first substrate side wall and the second substrate side wall, the upper surface of the third substrate side wall is attached to the thin plate substrate, and the third substrate side wall is the first side wall. The third substrate side wall is not electrically connected to one or both of the first substrate side wall and the second substrate side wall, and the third substrate side wall is a capacitive microphone or a force package (acceleration, angular velocity, pressure, etc.) sensor device chip package The thin plate substrate is the upper surface or lower surface of the capacitive microphone or the chip package of the force sensor (acceleration, angular velocity, pressure, etc.) sensor device, and the recess is imprinted It is formed.

(26)本発明は、導電体基板および低濃度基板が接合された接合基板において、前記接合基板は導電体基板側の表面に開口した少なくとも2つの隣接する凹部(第1凹部および第2凹部)を有し、
前記凹部は接合基板の表面に対して略垂直方向(表面に垂直方向に対して±10度以下、好適には±5度以下、最適には±1度以下)に形成されており、
前記凹部の底部は導電体基板および低濃度基板の接合部を超えて低濃度基板側に存在し、
前記接合基板の上面に付着した薄板基板を有する静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサであって、
隣接する2つの凹部を横方向(接合基板の厚さ方向に対して略直角方向)に隔てる接合基板側壁(第1基板側壁)(の側面)を一方の電極(第1基板側壁容量電極)とし、
前記第1基板側壁容量電極と前記隣接する凹部のうちの1つ(第1凹部)を挟んで対向し、前記第1基板側壁容量電極と電気的に導通しない接合基板側壁(第2基板側壁)(の側面)を他方の対向電極(第2基板側壁容量電極)とし、これらの第1基板側壁容量電極および第2基板側壁容量電極の間の第1凹部空間を静電容量空間とし、
前記第1基板側壁容量電極が音波または力量(加速度、角速度、または圧力等)により振動し変位することにより前記第1凹部空間の静電容量が変化することを用いて音波または力量(加速度、角速度、または圧力等)を検出することを特徴とし、
さらに、第1基板側壁は、その上面が薄板基板に付着していること、および/または
第2基板側壁は、その上面が薄板基板に付着していること、
を特徴とする静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサである。
(26) The present invention provides a bonded substrate in which a conductor substrate and a low concentration substrate are bonded, and the bonded substrate has at least two adjacent recesses (first recess and second recess) opened on the surface on the conductor substrate side. Have
The recess is formed in a direction substantially perpendicular to the surface of the bonding substrate (± 10 degrees or less, preferably ± 5 degrees or less, optimally ± 1 degree or less with respect to the direction perpendicular to the surface),
The bottom of the recess exists on the low concentration substrate side beyond the junction of the conductor substrate and the low concentration substrate,
A capacitive microphone having a thin plate attached to the upper surface of the bonding substrate or a force (acceleration, angular velocity, pressure, etc.) sensor,
A bonding substrate side wall (first substrate side wall) (side surface thereof) separating two adjacent concave portions in the lateral direction (substantially perpendicular to the thickness direction of the bonding substrate) is defined as one electrode (first substrate side wall capacitor electrode). ,
A junction substrate side wall (second substrate side wall) that faces the first substrate side wall capacitor electrode across one of the adjacent recesses (first recess) and is not electrically connected to the first substrate side wall capacitor electrode. (Side surface) is the other counter electrode (second substrate sidewall capacitor electrode), and the first recess space between the first substrate sidewall capacitor electrode and the second substrate sidewall capacitor electrode is the capacitance space,
The first substrate side wall capacitive electrode vibrates and displaces due to sound waves or force (acceleration, angular velocity, pressure, etc.), and changes in the capacitance of the first recess space make use of sound waves or force (acceleration, angular velocity). , Or pressure, etc.)
Furthermore, the upper surface of the first substrate side wall is attached to the thin plate substrate, and / or the upper surface of the second substrate side wall is attached to the thin plate substrate,
A capacitive microphone or a force (acceleration, angular velocity, pressure, etc.) sensor.

(27)本発明は、上記に加えて、前記導電体基板は高濃度シリコン半導体基板(不純物濃度が1019/cm以上)であり、前記低濃度半導体基板は低濃度シリコン半導体基板(不純物濃度が1017/cm以下)であり、高濃度シリコン半導体基板の導電体型と低濃度シリコン半導体基板の導電体型は逆であることを特徴とし、さらに、前記接合基板はエピタキシャル基板であり、低濃度シリコン半導体基板は高濃度シリコン半導体基板上にエピタキシャル成長して形成したエピ層であることを特徴とする。 (27) In the present invention, in addition to the above, the conductor substrate is a high concentration silicon semiconductor substrate (impurity concentration is 10 19 / cm 3 or more), and the low concentration semiconductor substrate is a low concentration silicon semiconductor substrate (impurity concentration). 10 17 / cm 3 or less), the conductor type of the high-concentration silicon semiconductor substrate and the conductor type of the low-concentration silicon semiconductor substrate are opposite, and the junction substrate is an epitaxial substrate, The silicon semiconductor substrate is an epitaxial layer formed by epitaxial growth on a high concentration silicon semiconductor substrate.

(28)本発明は、接合された導電体基板および低濃度基板が接合された接合基板において、導電体基板および低濃度基板の間に絶縁体膜が介在し、前記接合基板は導電体基板側の表面に開口した少なくとも2つの隣接する凹部(第1凹部および第2凹部)を有し、
前記凹部は接合基板の表面に対して略垂直方向(表面に垂直方向に対して±10度以下、好適には±5度以下、最適には±1度以下)に形成されており、
前記凹部の底部は導電体基板を超えて絶縁体膜または低濃度基板側に存在し、
前記接合基板の上面に付着した薄板基板を有する静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサであって、
隣接する2つの凹部を横方向(接合基板の厚さ方向に対して略垂直方向)に隔てる接合基板側壁(第1基板側壁)(の側面)を一方の電極(第1基板側壁容量電極)とし、
前記第1基板側壁容量電極と前記隣接する凹部のうちの1つ(第1凹部)を挟んで対向し、前記第1基板側壁容量電極と電気的に導通しない接合基板側壁(第2基板側壁)(の側面)を他方の対向電極(第2基板側壁容量電極)とし、これらの第1基板側壁容量電極および第2基板側壁容量電極の間の第1凹部空間を静電容量空間とし、
前記第1基板側壁容量電極が音波または力量(加速度、角速度、または圧力等)により振動し変位することにより前記第1凹部空間の静電容量が変化することを用いて音波または力量(加速度、角速度、または圧力等)を検出することを特徴とし、
さらに、第1基板側壁は、その上面が薄板基板に付着していること、および/または
第2基板側壁は、その上面が薄板基板に付着していること、
を特徴とする静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサである。
(28) According to the present invention, in the bonded substrate in which the bonded conductor substrate and the low concentration substrate are bonded, an insulator film is interposed between the conductive substrate and the low concentration substrate, and the bonded substrate is on the conductor substrate side. Having at least two adjacent recesses (first recess and second recess) opened on the surface of
The recess is formed in a direction substantially perpendicular to the surface of the bonding substrate (± 10 degrees or less, preferably ± 5 degrees or less, optimally ± 1 degree or less with respect to the direction perpendicular to the surface),
The bottom of the recess exists on the insulator film or low concentration substrate side beyond the conductor substrate,
A capacitive microphone having a thin plate attached to the upper surface of the bonding substrate or a force (acceleration, angular velocity, pressure, etc.) sensor,
A bonding substrate side wall (first substrate side wall) that separates two adjacent concave portions in the lateral direction (substantially perpendicular to the thickness direction of the bonding substrate) is defined as one electrode (first substrate side wall capacitor electrode). ,
A junction substrate side wall (second substrate side wall) that faces the first substrate side wall capacitor electrode across one of the adjacent recesses (first recess) and is not electrically connected to the first substrate side wall capacitor electrode. (Side surface) is the other counter electrode (second substrate sidewall capacitor electrode), and the first recess space between the first substrate sidewall capacitor electrode and the second substrate sidewall capacitor electrode is the capacitance space,
The first substrate side wall capacitive electrode vibrates and displaces due to sound waves or force (acceleration, angular velocity, pressure, etc.), and changes in the capacitance of the first recess space make use of sound waves or force (acceleration, angular velocity). , Or pressure, etc.)
Furthermore, the upper surface of the first substrate side wall is attached to the thin plate substrate, and / or the upper surface of the second substrate side wall is attached to the thin plate substrate,
A capacitive microphone or a force (acceleration, angular velocity, pressure, etc.) sensor.

(29)本発明は、上記に加えて、接合基板の厚みは2.0mm以下であり、好適には1.0mm以下であり、薄板基板の厚みは1.0mm以下であり、好適には0.5mm以下であり、さらに、導電体基板の厚さは1.0mm以下であり、好適には0.5mm以下であり、第1基板側壁の上面に付着した薄板基板に形成したコンタクト孔を通じて薄板基板上に形成した電極・配線と第1基板側壁の上面と接続し、
第2基板側壁の上面に付着した薄板基板に形成したコンタクト孔を通じて薄板基板上に形成した電極・配線と第2基板側壁の上面と接続していることを特徴とする。
(29) In addition to the above, in the present invention, the thickness of the bonding substrate is 2.0 mm or less, preferably 1.0 mm or less, and the thickness of the thin plate substrate is 1.0 mm or less, preferably 0. The thickness of the conductor substrate is 1.0 mm or less, and preferably 0.5 mm or less, and the thin plate is formed through the contact hole formed in the thin plate substrate attached to the upper surface of the first substrate side wall. Connect the electrodes and wirings formed on the substrate to the upper surface of the first substrate side wall,
The electrode / wiring formed on the thin plate substrate is connected to the upper surface of the second substrate side wall through contact holes formed in the thin plate substrate attached to the upper surface of the second substrate side wall.

(30)本発明は、上記に加えて、第1基板側壁によって囲まれた凹部(第2凹部)を有し、第1基板側壁の外側断面形状はn角形形状であり、ここでnは3以上の整数とし、各側面に対応して複数の第2基板側壁を有し、前記複数の第2基板側壁同士は電気的に接続していないとともに、第2凹部へ音波または力量(加速度、角速度、または圧力等)を導入することを特徴とし、あるいは、第1基板側壁によって囲まれた凹部(第2凹部)を有し、第1基板側壁の外側断面形状は少なくとも1部が曲線形状であり、第2基板側壁の内側断面形状は前記第1基板側壁の外側断面形状と相似形状であり、第2凹部へ音波または力量(加速度、角速度、または圧力等)を導入することを特徴とし、あるいは、第1基板側壁によって囲まれた貫通溝(第2凹部)を有し、第1基板側壁の外側断面形状は円形形状または楕円形状であることを特徴とする。
(31)本発明は、上記に加えて、第1基板側壁および第2基板側壁を囲む第3基板側壁を有し、第3基板側壁の上面は薄板基板に付着し、第3基板側壁は第1基板側壁および第2基板側壁のどちらか一方または両方と電気的に接続していないとともに、第3基板側壁は静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサデバイスのチップパッケージの外側側面となり、薄板基板は静電容量型マイクロホンまたは力量(加速度、角速度、または圧力等)センサデバイスのチップパッケージの上面または下面となっていることを特徴とする。
(30) In addition to the above, the present invention has a recess (second recess) surrounded by the first substrate side wall, and the outer cross-sectional shape of the first substrate side wall is an n-gonal shape, where n is 3 The plurality of second substrate side walls corresponding to the respective side surfaces are provided, the plurality of second substrate side walls are not electrically connected to each other, and sound waves or force (acceleration, angular velocity) are supplied to the second recess. Or a pressure or the like, or has a concave portion (second concave portion) surrounded by the first substrate side wall, and at least one part of the outer cross-sectional shape of the first substrate side wall is a curved shape. The inner cross-sectional shape of the second substrate side wall is similar to the outer cross-sectional shape of the first substrate side wall, and a sound wave or force (acceleration, angular velocity, pressure, etc.) is introduced into the second recess, or A through-groove surrounded by the first substrate side wall A second recess), the outer cross-sectional shape of the first substrate sidewall is characterized by a circular shape or an elliptical shape.
(31) In addition to the above, the present invention has a third substrate side wall surrounding the first substrate side wall and the second substrate side wall, the upper surface of the third substrate side wall is attached to the thin plate substrate, and the third substrate side wall is the first side wall. The third substrate side wall is not electrically connected to one or both of the first substrate side wall and the second substrate side wall, and the third substrate side wall is a capacitive microphone or a force package (acceleration, angular velocity, pressure, etc.) sensor device chip package The thin plate substrate is an upper surface or a lower surface of a capacitive microphone or a chip package of a force sensor (acceleration, angular velocity, pressure, etc.) sensor device.

(32)本発明は、基板の第1面(表面)から第2面(裏面)に向かい、基板面(第1面および第2面)に対して略垂直に形成された凹部または貫通孔を用いることを特徴とする電気二重層キャパシタであって、前記凹部または貫通孔の対向する2つの側面を電極(対向電極)とし、前記対向電極間の前記凹部または貫通孔内に電解質を有することを特徴とする電気二重層キャパシタであり、あるいは、基板の第1面(表面)から第2面(裏面)に向かい形成された凹部または貫通孔を用いることを特徴とする電気二重層キャパシタであって、前記凹部または貫通孔内に挿入された突状の対向電極と、挿入された前記凹部または貫通孔内において前記対向電極の間に電解質を有することを特徴とする電気二重層キャパシタであり、基板の第1面(表面)から第2面(裏面)に向かい、基板面(第1面および第2面)に対して略垂直に形成された凹部または貫通孔を用いることを特徴とする電気二重層キャパシタであって、隣接する凹部の間に形成される基板側壁と、前記凹部または貫通孔のうちの少なくとも1つの凹部において前記基板側壁と対向する他の基板側壁とを対向電極とする電気二重層キャパシタであり、前記対向する基板側壁電極間の前記凹部または貫通孔内に電解質を有することを特徴とする電気二重層キャパシタである。
(33)本発明は、圧電体基板の第1面(表面)から第2面(裏面)に向かい、基板面(第1面および第2面)に対して略垂直に形成された凹部または貫通孔を用いることを特徴とする微小発電機であって、隣接する凹部によって形成される基板側壁の両側面に形成した導電体膜・電極を2つの電極とし、前記基板側壁が変形することによって基板側壁の両側面に発生する電荷を前記導電体膜・電極で集めて発電することを特徴とし、あるいは、基板の第1面(表面)から第2面(裏面)に向かい、基板面(第1面および第2面)に対して略垂直に形成された凹部または貫通孔を用いることを特徴とする微小発電機であって、隣接する凹部によって形成される基板側壁の側面に第1導電体膜、その上に圧電体膜、その上に第2導電体膜を形成し、前記基板側壁が変形することによって前記圧電体膜の両面に発生する電荷を第1導電体膜および/または第2導電体膜で集めて発電することを特徴とし、あるいは、基板内に形成された凹部へ充填された圧電性ポリマー内に形成された凹部(ポリマー内凹部)を用いることを特徴とする微小発電機であって、隣接するポリマー内凹部によって形成されるポリマー基板側壁の両側面に形成した導電体膜・電極を2つの電極とし、前記ポリマー基板側壁が変形することによってポリマー基板側壁の両側面に発生する電荷を前記導電体膜・電極で集めて発電することを特徴とし、あるいは、基板内に形成された凹部へ充填されたポリマー内に形成された凹部(ポリマー内凹部)を用いることを特徴とする微小発電機であって、隣接するポリマー内凹部によって形成されるポリマー基板側壁の両側面に第1導電体膜、その上に圧電体膜、その上に第2導電体膜を形成し、前記ポリマー基板側壁が変形することによって前記圧電体膜の両面に発生する電荷を第1導電体膜および/または第2導電体膜で集めて発電することを特徴とする微小発電機である。
(32) The present invention provides a recess or a through-hole formed from the first surface (front surface) to the second surface (back surface) of the substrate and substantially perpendicular to the substrate surface (first surface and second surface). It is an electric double layer capacitor characterized in that two opposing side surfaces of the recess or the through hole are electrodes (counter electrodes), and an electrolyte is provided in the recess or the through hole between the counter electrodes. An electric double layer capacitor characterized by using a recess or a through hole formed from the first surface (front surface) to the second surface (back surface) of the substrate. An electric double layer capacitor comprising a protruding counter electrode inserted into the recess or the through hole and an electrolyte between the counter electrode in the inserted recess or the through hole, and a substrate The first of An electric double layer capacitor using a recess or a through-hole formed from a (front surface) to a second surface (back surface) and substantially perpendicular to a substrate surface (first surface and second surface). An electric double layer capacitor having a substrate side wall formed between adjacent recesses and another substrate side wall opposite to the substrate side wall in at least one of the recesses or through holes as a counter electrode. An electric double layer capacitor having an electrolyte in the recess or through hole between the opposing substrate side wall electrodes.
(33) According to the present invention, a recess or a through hole is formed substantially perpendicular to the substrate surface (first surface and second surface) from the first surface (front surface) to the second surface (back surface) of the piezoelectric substrate. A micro-generator using holes, wherein two electrodes are conductive film / electrodes formed on both side surfaces of a substrate side wall formed by adjacent recesses, and the substrate side wall is deformed to deform the substrate Electricity generated on both side surfaces of the side wall is collected by the conductive film / electrode to generate electric power, or the substrate surface (first surface) is directed from the first surface (front surface) to the second surface (back surface). A micro-generator using a recess or a through-hole formed substantially perpendicular to the first and second surfaces), wherein the first conductor film is formed on the side surface of the substrate side wall formed by the adjacent recess. Form a piezoelectric film on it and a second conductor film on it The electric charges generated on both surfaces of the piezoelectric film due to the deformation of the substrate side wall are collected by the first conductor film and / or the second conductor film to generate electric power, or formed in the substrate. A micro-generator using recesses (inside polymer recesses) formed in a piezoelectric polymer filled in the recesses, on both sides of a polymer substrate side wall formed by adjacent recesses in the polymer The formed conductive film / electrode is two electrodes, and the electric charges generated on both side surfaces of the polymer substrate side wall due to deformation of the polymer substrate side wall are collected by the conductive film / electrode to generate electric power, or , A micro-generator using a recess formed in a polymer filled in a recess formed in a substrate (inside polymer recess), and adjacent polymer A first conductor film is formed on both side surfaces of the polymer substrate side wall formed by the recess, a piezoelectric film is formed thereon, and a second conductor film is formed thereon, and the polymer substrate side wall is deformed to deform the piezoelectric film. The micro-generator is characterized in that the electric charges generated on both sides are collected by the first conductor film and / or the second conductor film to generate electric power.

基板の厚み方向にセンサが形成されるので、半導体基板の平面におけるマイクロホン(音響トランスデューサ)や力量センサ(加速度センサ、角速度センサ、圧力センサ等)や微小発電機などの大きさを極めて小さくできる。しかもリソグラフィー等やインプリント法のLSI技術を用いて形成できるので、極めて精密で安価なセンサを作成できる。 Since the sensor is formed in the thickness direction of the substrate, the size of a microphone (acoustic transducer), a force sensor (acceleration sensor, angular velocity sensor, pressure sensor, etc.), a micro-generator, etc. in the plane of the semiconductor substrate can be made extremely small. Moreover, since it can be formed by using LSI technology such as lithography or imprint method, an extremely precise and inexpensive sensor can be created.

図1は、本発明のマイクロホンの第1の実施形態(第1の構造)を示す図である。FIG. 1 is a diagram showing a first embodiment (first structure) of a microphone according to the present invention. 図2は、本発明のマイクロホンを平面的に見た図である。FIG. 2 is a plan view of the microphone of the present invention. 図3は、容量空間を構成する貫通孔112−4、112−5を貫通孔112−2の側面に設けた構造を示す図である。FIG. 3 is a view showing a structure in which through holes 112-4 and 112-5 constituting the capacity space are provided on the side surface of the through hole 112-2. 図4は、平面形状(基板面に平行な断面)が円形状(立体的に見れば、円柱形状)であるマイクロホンを示す図である。FIG. 4 is a diagram showing a microphone whose planar shape (cross section parallel to the substrate surface) is circular (cylindrical when viewed three-dimensionally). 図5は、矩形(正方形または長方形)形状のマイクロホンで、コンデンサを構成する電極は2つの場合を示す図である。FIG. 5 is a diagram showing a case where a microphone having a rectangular (square or rectangular) shape has two electrodes constituting a capacitor. 図6は、本発明の加速度センサを示す平面図である。FIG. 6 is a plan view showing the acceleration sensor of the present invention. 図7は、加速度による基板側壁の変形状態を示す模式図である。FIG. 7 is a schematic diagram showing a deformed state of the substrate side wall due to acceleration. 図8は、本発明の加速度センサの断面図である。FIG. 8 is a cross-sectional view of the acceleration sensor of the present invention. 図9は、中央の貫通孔211の周囲のコンデンサ用貫通孔213、214、215、216がつながった構造を有する加速度センサを示す図である。FIG. 9 is a diagram showing an acceleration sensor having a structure in which capacitor through holes 213, 214, 215, and 216 around a central through hole 211 are connected. 図10は、断面(基板面に平行な面)が円形状(立体的には円柱状となる)の貫通孔および基板側壁を有する本発明の加速度センサを示す図である。FIG. 10 is a view showing an acceleration sensor of the present invention having a through-hole and a substrate side wall having a circular cross section (surface parallel to the substrate surface) (three-dimensionally cylindrical). 図11は、断面が8角形形状である貫通孔および基板側壁を有する本発明の加速度センサを示す図である。FIG. 11 is a view showing an acceleration sensor of the present invention having a through-hole having a octagonal cross section and a substrate side wall. 図12は、本発明のマイクロホンデバイスまたは加速度センサデバイスの製造プロセスを示す図である。FIG. 12 is a diagram showing a manufacturing process of the microphone device or the acceleration sensor device of the present invention. 図13は、コンデンサの電極を形成する別の方法を示す図である。FIG. 13 is a diagram showing another method of forming the electrode of the capacitor. 図14は、円環状の構造を有する本発明のセンサにおいて、拡散層をコンデンサ電極に用いる場合の構造および製造方法を示す図である。FIG. 14 is a diagram showing a structure and a manufacturing method when a diffusion layer is used for a capacitor electrode in the sensor of the present invention having an annular structure. 図15は、本発明の電荷蓄積型センサの構造を示す図である。FIG. 15 is a diagram showing the structure of the charge storage type sensor of the present invention. 図16は、本発明のセンサのインプリントプロセスによる製造方法を示す図である。FIG. 16 is a diagram showing a method for manufacturing the sensor according to the present invention by an imprint process. 図17は、従来の圧力センサを模式的に示した図である。FIG. 17 is a diagram schematically showing a conventional pressure sensor. 図18は、本発明の加速度センサの別の実施形態を示す図である。FIG. 18 is a diagram showing another embodiment of the acceleration sensor of the present invention. 図19は、導電体基板を使用した加速度センサの別の実施形態を示す図である。FIG. 19 is a diagram showing another embodiment of an acceleration sensor using a conductive substrate. 図20は、本発明の加速度センサの別の実施形態を示す図である。FIG. 20 is a diagram showing another embodiment of the acceleration sensor of the present invention. 図21は、導電体基板を用いた本発明の力量センサを作製するプロセスの製造方法である。FIG. 21 is a manufacturing method of a process for manufacturing a force sensor of the present invention using a conductor substrate. 図22は、絶縁体基板または半導体基板を用いた本発明のセンサを形成する方法を示す図である。FIG. 22 is a diagram showing a method for forming a sensor of the present invention using an insulator substrate or a semiconductor substrate. 図23は、シリコン等の半導体基板を用いた本発明のセンサを作製する方法を示す図である。FIG. 23 is a diagram showing a method of manufacturing the sensor of the present invention using a semiconductor substrate such as silicon. 図24は、貫通孔の内側面および基板上面に拡散層を形成する別の実施形態を示す図である。FIG. 24 is a diagram showing another embodiment in which a diffusion layer is formed on the inner surface of the through hole and the upper surface of the substrate. 図25は、半導体基板を用いた従来のマイクロホンを示す図である。FIG. 25 is a diagram showing a conventional microphone using a semiconductor substrate. 図26は、本発明のセンサの別の製造方法を示す図である。FIG. 26 is a diagram showing another method for manufacturing the sensor of the present invention. 図27は、導電体基板を種基板として用いた本発明の製造方法を示す別の実施形態を示す図である。FIG. 27 is a diagram showing another embodiment showing the manufacturing method of the present invention using a conductor substrate as a seed substrate. 図28は、図1において凹部を形成した場合を示す図である。FIG. 28 is a diagram showing a case where a recess is formed in FIG. 図29は、図28と類似構造を加速度センサに適用した場合を示す図である。FIG. 29 is a diagram showing a case where a similar structure to FIG. 28 is applied to the acceleration sensor. 図30は、エピウエハを用いたセンサの製造方法を示す図である。FIG. 30 is a diagram showing a method for manufacturing a sensor using an epi-wafer. 図31は、エピウエハを用いたセンサの製造方法の別の実施形態を示す図である。FIG. 31 is a diagram showing another embodiment of a method for manufacturing a sensor using an epi-wafer. 図32は、本発明のセンサの製造方法の一実施形態を示す図である。FIG. 32 is a diagram showing an embodiment of a method for producing a sensor of the present invention. 図33は、エピウエハを用いたセンサの別の作製方法を示す図である。FIG. 33 is a diagram showing another method for manufacturing a sensor using an epi-wafer. 図34は、エピウエハを貼り合わせた基板を用いたセンサおよびその製造方法の一実施形態を示す図である。FIG. 34 is a diagram showing an embodiment of a sensor using a substrate on which an epi-wafer is bonded and a manufacturing method thereof. 図35は、導電体基板および半導体基板を接着させた複合基板を用いたセンサおよびその製造方法を示す図である。FIG. 35 is a diagram showing a sensor using a composite substrate in which a conductor substrate and a semiconductor substrate are bonded, and a manufacturing method thereof. 図36は、インプリント法を用いて作成したセンサおよびセンサの製造方法を示す図である。FIG. 36 is a diagram illustrating a sensor created using the imprint method and a method for manufacturing the sensor. 図37は、インプリントモールドを用いてセンサを作製する別の実施形態を示す図である。FIG. 37 is a diagram showing another embodiment for producing a sensor using an imprint mold. 図38は、インプリント法を用いて本発明のセンサを製造する方法を示す別の実施形態を示す図である。FIG. 38 is a diagram showing another embodiment of a method for manufacturing a sensor of the present invention using an imprint method. 図39は、絶縁性ポリマー内にインプリントモールド法により凹部を形成して、そのままモールド基板を凹部上の絶縁体基板として使用するセンサおよびその作製方法を示す図である。FIG. 39 is a diagram illustrating a sensor in which a concave portion is formed in an insulating polymer by an imprint molding method, and the mold substrate is used as an insulating substrate on the concave portion, and a manufacturing method thereof. 図40は、インプリント法を用いた本発明の圧力センサの構造およびその製造方法を示す図である。FIG. 40 is a diagram showing a structure of a pressure sensor of the present invention using an imprint method and a manufacturing method thereof. 図41は、電気二重層キャパシタの構造を示す図である。FIG. 41 is a diagram showing the structure of the electric double layer capacitor. 図42は、別の電気二重層キャパシタの構造を示す図である。FIG. 42 is a diagram showing the structure of another electric double layer capacitor. 図43は、さらに別の電気二重層キャパシタの構造を示す図である。FIG. 43 is a diagram showing the structure of still another electric double layer capacitor. 図44は、電気二重層キャパシタの構造を平面的示した一実施例である。FIG. 44 shows an example of a plan view of the structure of the electric double layer capacitor. 図45は、圧電体基板に形成した貫通孔または凹部の間に形成された基板側壁の振動によって発生する電荷を用いた発電機を示す図である。FIG. 45 is a diagram showing a generator using electric charges generated by vibration of a substrate side wall formed between a through hole or a recess formed in a piezoelectric substrate. 図46は、基板内に形成した凹部に充填した圧電体ポリマー等内に凹部を形成し、その凹部間の圧電体ポリマー基板側壁を用いて作製した微小発電器を示す図である。FIG. 46 is a view showing a micro power generator manufactured by forming recesses in a piezoelectric polymer filled in the recesses formed in the substrate and using the side walls of the piezoelectric polymer substrate between the recesses.

図1は、本発明の音響トランスデューサー(たとえば、マイクロホン、スピーカー、イアホン等、以下はマイクロホンと記載)の第1の実施形態(第1の構造)を示す図で、その構造を半導体基板111の断面図で示す。半導体基板111の第1面111−S1から第2面111−S2へ形成された凹部(図1では、貫通孔)112(112−1、112−2、112−3)の側面に絶縁膜113が形成されている。半導体基板111は、たとえばシリコン(Si)、炭素(C)、ゲルマニウム(Ge)等の単元素半導体基板、或いは、ガリウムヒ素(GaAs)、インジウムリン(InP)、窒化ガリウム(GaN)、炭化ケイ素(SiC)等の二元素半導体基板、或いは多元素半導体基板である。或いは、半導体基板ではなく、絶縁基板や導電体基板でも良い。たとえば、絶縁体基板として、ガラス、プラスチック等の高分子、セラミック、ゴム等の絶縁体基板である。絶縁体基板の場合には、絶縁膜113は形成しなくても良い場合がある。導電体基板として、たとえば、銅(Cu)、アルミニウム(Al)、鉄(Fe)、ニッケル(Ni)、チタン(Ti)、亜鉛(Zn)、各種合金(ステンレス等)、導電性ゴム、導電性プラスチックである。以下の説明では、主に半導体基板として説明する。 FIG. 1 is a diagram showing a first embodiment (first structure) of an acoustic transducer of the present invention (for example, a microphone, a speaker, an earphone, etc., hereinafter referred to as a microphone). Shown in cross section. The insulating film 113 is formed on the side surface of the recess (through hole in FIG. 1) 112 (112-1, 112-2, 112-3) formed from the first surface 111-S1 to the second surface 111-S2 of the semiconductor substrate 111. Is formed. The semiconductor substrate 111 is a single element semiconductor substrate such as silicon (Si), carbon (C), germanium (Ge), or the like, or gallium arsenide (GaAs), indium phosphide (InP), gallium nitride (GaN), silicon carbide ( A two-element semiconductor substrate such as SiC) or a multi-element semiconductor substrate. Alternatively, instead of a semiconductor substrate, an insulating substrate or a conductor substrate may be used. For example, the insulator substrate is an insulator substrate made of a polymer such as glass or plastic, ceramic, or rubber. In the case of an insulating substrate, the insulating film 113 may not be formed. For example, copper (Cu), aluminum (Al), iron (Fe), nickel (Ni), titanium (Ti), zinc (Zn), various alloys (stainless steel, etc.), conductive rubber, conductive It is plastic. In the following description, description will be made mainly on a semiconductor substrate.

凹部112は、半導体基板111の第1面111−S1および/または第2面111−S2に対し略垂直に形成されており、第1面111−S1および第2面111−S2で完全に貫通した貫通孔であっても良い。図1では貫通孔として説明する。半導体基板111の第2面111−S2側は薄板110が付着しており、貫通孔112(112−1、2、3)は半導体基板111の第2面111−S2で閉じている。この薄板110は貫通孔112を形成する前に付着しても良いし、貫通孔112を形成した後に付着しても良い。薄板110を貫通孔112を形成した後に付着する場合は、絶縁膜113を形成した後、或いはその後のプロセスで薄板110を付着させることもできる。 The recess 112 is formed substantially perpendicular to the first surface 111-S1 and / or the second surface 111-S2 of the semiconductor substrate 111, and completely penetrates the first surface 111-S1 and the second surface 111-S2. It may be a through hole. In FIG. 1, it demonstrates as a through-hole. The thin plate 110 is attached to the second surface 111-S2 side of the semiconductor substrate 111, and the through holes 112 (112-1, 2, 3) are closed by the second surface 111-S2 of the semiconductor substrate 111. The thin plate 110 may be attached before the through hole 112 is formed, or may be attached after the through hole 112 is formed. In the case where the thin plate 110 is attached after the through-hole 112 is formed, the thin plate 110 can be attached after the insulating film 113 is formed or in a subsequent process.

貫通孔112(112−1、3)の側面には導電体膜115(115−1、2、3、4)が形成される。貫通孔112−1において、導電体膜115−1および115−2は対向しており、接続していない。すなわち、紙面に垂直方向において、導電体膜115−1および115−2は接続していない。さらに貫通孔112−1以外の領域においても導電体膜115−1および115−2は接続していないので、導電体膜115−1および115−2は、貫通孔112−1において、貫通孔112−1内空間を容量成分とするコンデンサの対向電極となっている。
また、貫通孔112−3において、導電体膜115−3および115−4は対向しており、接続していない。すなわち、紙面に垂直方向において、導電体膜115−3および115−4は接続していない。さらに貫通孔112−3以外の領域においても導電体膜115−3および115−4は接続していないので、導電体膜115−3および115−4は、貫通孔112−1において、貫通孔112−1内空間を容量成分とするコンデンサの対向電極となっている。
Conductor films 115 (115-1, 2, 3, 4) are formed on the side surfaces of the through holes 112 (112-1, 3). In the through hole 112-1, the conductor films 115-1 and 115-2 face each other and are not connected. That is, the conductor films 115-1 and 115-2 are not connected in the direction perpendicular to the paper surface. Further, since the conductor films 115-1 and 115-2 are not connected in the region other than the through hole 112-1, the conductor films 115-1 and 115-2 are connected to the through hole 112 in the through hole 112-1. -1 is a counter electrode of a capacitor having the internal space as a capacitive component.
Further, in the through hole 112-3, the conductor films 115-3 and 115-4 face each other and are not connected. That is, the conductor films 115-3 and 115-4 are not connected in the direction perpendicular to the paper surface. Further, since the conductor films 115-3 and 115-4 are not connected in the region other than the through hole 112-3, the conductor films 115-3 and 115-4 are connected to the through hole 112 in the through hole 112-1. -1 is a counter electrode of a capacitor having the internal space as a capacitive component.

貫通孔112−2は外部からの音波を受信し導入する部分であり、その音波により貫通孔112−1および貫通孔112−2、並びに貫通孔112−3および貫通孔112−2によって挟まれた基板(これを基板側壁と呼ぶ)111(111−1、111−2)が振動する。いわば、これらの基板側壁111(111−1、111−2)はダイヤフラムの役割を果たす。このダイヤフラムが振動板に相当する。
導電体膜115−1および115−2の間に一定電圧Vをかけておけば、この基板側壁111(111−1)の振動によって、貫通孔112(112−1)における対向する導電体膜(コンデンサの電極ともなっているので、電極と呼ぶこともある)115−1および115−2の間の静電容量が変化する。また、導電体膜115−3および115−4の間に一定電圧Vをかけておけば、貫通孔112(112−3)における対向する導電体膜(コンデンサの電極ともなっているので、電極と呼ぶこともある)115−3および115−4の間の静電容量が変化する。この静電容量の変化量を電圧の変化へ変換することにより、音波の音圧レベルを得ることができる。
The through hole 112-2 is a part that receives and introduces sound waves from the outside, and is sandwiched between the through hole 112-1 and the through hole 112-2, and the through hole 112-3 and the through hole 112-2 by the sound wave. The substrate (referred to as a substrate side wall) 111 (111-1, 111-2) vibrates. In other words, these substrate side walls 111 (111-1, 111-2) serve as diaphragms. This diaphragm corresponds to a diaphragm.
If a constant voltage V is applied between the conductor films 115-1 and 115-2, the opposing conductor film (in the through hole 112 (112-1)) (by the vibration of the substrate side wall 111 (111-1)) ( The capacitance between 115-1 and 115-2 is changed because it is also an electrode of the capacitor (sometimes called an electrode). Also, if a constant voltage V is applied between the conductor films 115-3 and 115-4, the opposing conductor film (capacitor electrode in the through hole 112 (112-3) is also called an electrode. The capacitance between 115-3 and 115-4 may change. The sound pressure level of the sound wave can be obtained by converting the amount of change in capacitance into a change in voltage.

半導体基板111の第2面111−S2側は薄板110が付着しているが、第1面111−S1側に薄板119を付着しても良い。貫通孔112(112−1、2、3)の表面および裏面は薄板110および119でカバーされているので、本発明のマイクロホンは機械的衝撃に強く、外界の変化(耐環境性)等にも強い。図1にも示すように、音源126からの音波127を受ける貫通孔112(112−2)をカバーする薄板119には音波127を導入する音波導入孔(開口)122が一つまたは複数設けられ、音波127が効率的に貫通孔112(112−2)内に導入される。あるいは、貫通孔112(112−2)の第1面111−S1側に音波導入孔(開口)122が大きく一つだけ開けられたり、または貫通孔全体に音波導入孔(開口)122が開けられていても良い。 The thin plate 110 is attached to the second surface 111-S2 side of the semiconductor substrate 111, but the thin plate 119 may be attached to the first surface 111-S1 side. Since the front and back surfaces of the through-holes 112 (112-1, 2, 3) are covered with the thin plates 110 and 119, the microphone of the present invention is resistant to mechanical shock and is also resistant to changes in the external environment (environment resistance). strong. As shown in FIG. 1, the thin plate 119 covering the through hole 112 (112-2) that receives the sound wave 127 from the sound source 126 is provided with one or a plurality of sound wave introduction holes (openings) 122 for introducing the sound wave 127. The sound wave 127 is efficiently introduced into the through hole 112 (112-2). Alternatively, only one sonic wave introduction hole (opening) 122 is opened on the first surface 111-S1 side of the through hole 112 (112-2), or the sonic wave introduction hole (opening) 122 is opened in the entire through hole. May be.

貫通孔112(112−2)内に導入された音波が貫通孔内で留まるのを防止するために、半導体基板111の第2面111−S2側をカバーしている薄板110の貫通孔112(112−2)の部分における一部に音波抜け孔127を設けても良い。音波とは空気の振動であるから、空気振動は速やかに音波抜け孔127から抜けていく。尚、当然貫通孔112(112−2)内に導入された音波は、音波導入孔(開口)122からも抜けてゆく。従って、半導体基板111の第2面111−S2側をカバーしている薄板110の音波抜け孔127を音波導入孔とすることもでき、その場合には、半導体基板111の第2面111−S2側からの音も検知することができる。 In order to prevent the sound wave introduced into the through-hole 112 (112-2) from staying in the through-hole, the through-hole 112 (in the thin plate 110 covering the second surface 111-S2 side of the semiconductor substrate 111). A sound wave hole 127 may be provided in a part of the portion 112-2). Since sound waves are vibrations of air, air vibrations quickly escape from the sound wave holes 127. Of course, the sound wave introduced into the through-hole 112 (112-2) also escapes from the sound wave introduction hole (opening) 122. Therefore, the sound wave introduction hole 127 of the thin plate 110 covering the second surface 111-S2 side of the semiconductor substrate 111 can be used as a sound wave introduction hole. In this case, the second surface 111-S2 of the semiconductor substrate 111 is used. Sound from the side can also be detected.

音波を受けて基板側壁111(111−1、111−2)が振動し、その振動によって容量空間である112(112−1、112−2)の静電容量が変化する。このとき容量空間である貫通孔112(112−1、112−2)内にエアー等の気体が入っていて、かつ薄板110および119で貫通孔112(112−1、112−2)が密閉されていると、貫通孔112(112−1、112−2)内の圧力が変化する。この圧力変化が基板側壁111(111−1、111−2)の振動に影響を与える可能性があるので、貫通孔112(112−1、112−2)内の圧力が変化しないようにするために、貫通孔112(112−1、112−2)をカバーしている薄板110にガス抜き孔128(128−1、128−2)を空けておく。これは薄板119側にあけても良いし、両方に開けておいても良い。ただし、このガス抜き孔128(128−1、128−2)から音波が入らないようにする必要がある。ガス抜き孔128(128−1、128−2)から音波が入ると、こちらの方からも側壁111(111−1、111−2)が振動してしまうからである。尚、貫通孔112(112−1、112−2)内が真空(に近い)状態で密閉されていれば、圧力変動はない。 The substrate side wall 111 (111-1, 111-2) vibrates in response to the sound wave, and the electrostatic capacity of the capacitance space 112 (112-1, 112-2) changes due to the vibration. At this time, a gas such as air is contained in the through-hole 112 (112-1, 112-2) which is a capacity space, and the through-hole 112 (112-1, 112-2) is sealed with the thin plates 110 and 119. If it is, the pressure in the through-hole 112 (112-1, 112-2) will change. Since this pressure change may affect the vibration of the substrate side wall 111 (111-1, 111-2), in order to prevent the pressure in the through hole 112 (112-1, 112-2) from changing. In addition, the gas vent holes 128 (128-1, 128-2) are opened in the thin plate 110 covering the through holes 112 (112-1, 112-2). This may be opened on the thin plate 119 side, or may be opened on both sides. However, it is necessary to prevent sound waves from entering from the gas vent holes 128 (128-1, 128-2). This is because when sound waves enter from the gas vent holes 128 (128-1, 128-2), the side walls 111 (111-1, 111-2) also vibrate from here. In addition, if the inside of the through-hole 112 (112-1, 112-2) is sealed in a vacuum (close to) state, there is no pressure fluctuation.

貫通孔112(112−1、112−2)の電極・配線(導電体膜)115(115−1、2、3、4)上は絶縁膜117が形成され保護されている。絶縁膜113、導電体膜115、および絶縁膜117は貫通孔内だけでなく、半導体基板111の第1面111−S1(または第2面111−S2)上にも形成される。図1から分かるように、導電体膜115は貫通孔112(112−1、112−2)内でコンデンサの電極・配線となるようにパターニングされ、半導体基板111の第1面111−S1(または第2面111−S2でも良い)上まで引き出される。半導体基板111の第1面111−S1上の所定部分で、絶縁膜117はコンタクト孔123が開口され、このコンタクト孔123から電圧Vが供給される。また、薄板119においても、コンタクト孔123を電源供給部領域(電源供給開口部)121は開口される。 An insulating film 117 is formed and protected on the electrode / wiring (conductor film) 115 (115-1, 2, 3, 4) of the through hole 112 (112-1, 112-2). The insulating film 113, the conductor film 115, and the insulating film 117 are formed not only in the through hole but also on the first surface 111-S1 (or the second surface 111-S2) of the semiconductor substrate 111. As can be seen from FIG. 1, the conductor film 115 is patterned in the through holes 112 (112-1, 112-2) so as to serve as capacitor electrodes / wirings, and the first surface 111 -S 1 (or the semiconductor substrate 111) The second surface 111-S2 may be used). A contact hole 123 is opened in the insulating film 117 at a predetermined portion on the first surface 111 -S 1 of the semiconductor substrate 111, and a voltage V is supplied from the contact hole 123. Also in the thin plate 119, the contact hole 123 is opened in the power supply part region (power supply opening part) 121.

図2は、本発明のマイクロホンを平面的に見たものである。矩形状の貫通孔112(112−1、112−2、112−3)が並行に配置されている。貫通孔112−1および112−2の間に基板側壁111−1、貫通孔112−2および112−3の間に基板側壁111−2があり、これらの基板側壁111−1および111−2はダイヤフラムとなり、貫通孔112−2に導入された音波によって振動する。図1および図2から分かるように、基板側壁111−1および111−2は矩形状(長方形形状)であり、立体的に言えば直方体形状である。基板側壁111−1および111−2の厚みをa、幅をb、深さをhとすれば、基板側壁の大きさ(体積)はabhとなる。貫通孔112−1の幅をe、貫通孔112−2の幅をd、貫通孔112−3の幅をfとすると、貫通孔112−1の大きさ(体積)はbhe、貫通孔112−2の大きさ(体積)はbhd、貫通孔112−3の大きさ(体積)はbhfとなる。通常は貫通孔112−1と貫通孔112−3は同じサイズとするので、e=fとなる。貫通孔の場合には、hは基板111の厚みとほぼ等しい。凹部の場合には、hは基板111の厚みより小さい。 FIG. 2 is a plan view of the microphone of the present invention. Rectangular through holes 112 (112-1, 112-2, 112-3) are arranged in parallel. There is a substrate side wall 111-1 between the through holes 112-1 and 112-2, and a substrate side wall 111-2 between the through holes 112-2 and 112-3, and these substrate side walls 111-1 and 111-2 are It becomes a diaphragm and vibrates by the sound wave introduced into the through hole 112-2. As can be seen from FIGS. 1 and 2, the substrate side walls 111-1 and 111-2 are rectangular (rectangular), and are three-dimensionally speaking in three dimensions. If the thickness of the substrate sidewalls 111-1 and 111-2 is a, the width is b, and the depth is h, the size (volume) of the substrate sidewall is abh. When the width of the through hole 112-1 is e, the width of the through hole 112-2 is d, and the width of the through hole 112-3 is f, the size (volume) of the through hole 112-1 is bhe, and the through hole 112- The size (volume) of 2 is bhd, and the size (volume) of the through hole 112-3 is bhf. Normally, since the through hole 112-1 and the through hole 112-3 have the same size, e = f. In the case of a through hole, h is approximately equal to the thickness of the substrate 111. In the case of a recess, h is smaller than the thickness of the substrate 111.

図2では、基板111上に形成した薄膜の状態が分かるように一部の薄膜のみ示しているが、薄膜の構成は図1と同じである。容量空間となる貫通孔112−1および112−3においては、貫通孔の側面に絶縁膜113が形成され、その上に導電体膜115が形成されている。導電体膜115は必要なパターニングがなされる。貫通孔112−1において、導電体膜115−1および115−2は互いに対向する電極・配線となるので、導通していない。それら(導電体膜115−1および115−2の側面電極)の大きさ(面積)は貫通孔112−1の側面とほぼ同じであるから、bhである。導電体膜115−1および115−2の側面電極間距離はeである(厳密には、絶縁膜113および導電体膜115の厚みを考慮する必要がある)から、導電体膜115−1および115−2の側面電極間に発生する静電容量C1は、C1=ε・ε0・e/bhとなる。ここで、ε0は真空中の誘電率、εは誘電係数である。
貫通孔112−3において、導電体膜115−3および115−4は互いに対向する電極・配線となるので、導通していない。それら(導電体膜115−3および115−4の側面電極)の大きさ(面積)は貫通孔112−3の側面とほぼ同じであるから、bhである。導電体膜115−3および115−4の側面電極間距離はfである(厳密には、絶縁膜113および導電体膜115の厚みを考慮する必要がある)から、導電体膜115−3および115−4の側面電極間に発生する静電容量C2は、C1=ε・ε0・f/bhとなる。
In FIG. 2, only a part of the thin film is shown so that the state of the thin film formed on the substrate 111 can be understood, but the configuration of the thin film is the same as that in FIG. In the through holes 112-1 and 112-3 serving as the capacitor space, the insulating film 113 is formed on the side surface of the through hole, and the conductor film 115 is formed thereon. The conductor film 115 is subjected to necessary patterning. In the through-hole 112-1, the conductor films 115-1 and 115-2 are not conductive because they are electrodes / wirings facing each other. Since the size (area) of them (side electrodes of the conductor films 115-1 and 115-2) is substantially the same as the side surface of the through hole 112-1, it is bh. The distance between the side electrodes of the conductor films 115-1 and 115-2 is e (strictly, it is necessary to consider the thickness of the insulating film 113 and the conductor film 115). The capacitance C1 generated between the side electrodes 115-2 is C1 = ε · ε0 · e / bh. Here, ε0 is a dielectric constant in vacuum, and ε is a dielectric coefficient.
In the through-hole 112-3, the conductor films 115-3 and 115-4 become electrodes / wirings facing each other and are not conductive. Since the size (area) of these (side electrodes of the conductor films 115-3 and 115-4) is substantially the same as the side surface of the through hole 112-3, it is bh. Since the distance between the side electrodes of the conductor films 115-3 and 115-4 is f (strictly, it is necessary to consider the thickness of the insulating film 113 and the conductor film 115), the conductor films 115-3 and 115-4 The capacitance C2 generated between the side electrodes 115-4 is C1 = ε · ε0 · f / bh.

基板側壁111−1および111−2が振動するとe、fが変化するので、静電容量C1およびC2が変化する。この変化を検出すれば音波に対応する容量変化(これに対応する電圧変化)の信号を得ることができるから、音波に再び戻すことができる。パターニングされた導電体膜115上に絶縁膜117が形成される。図2では記載していないが、基板111上には絶縁膜113や117が形成され、導電体膜117は電極・配線引き出し用にパターニングされている。貫通孔112−2においては、導電体膜115は必要がないのでエッチング除去しておくことが望ましいが、音波を受け取る上で問題なければ残しておいても良い。従って、貫通孔112−2においては、絶縁膜113や117が積層された状態となっている。また、図2では記載していないが、貫通孔112−1、112−2、112−3の底部は、図1から分かるように薄板110が存在するが、貫通孔を形成した後に絶縁膜113等を形成するので、これらの膜を残しておいても良い。ただし、容量空間を構成する貫通孔112−1および112−3においては、導電体膜115は除去しておく必要があることは当然である。(コンデンサの電極が導通しないようにする。)
図1および図2においては、音波導入用貫通孔112−3の両側に容量空間を構成する貫通孔112−1および112−3を形成しているが、片側だけに貫通孔を形成するだけでも音波による容量変化を検出することができる。両側に貫通孔を形成することによって、片側だけの場合よりも容量変化量が約2倍になるので、検出感度を増大することができる。
When the substrate side walls 111-1 and 111-2 vibrate, e and f change, so that the capacitances C1 and C2 change. If this change is detected, a capacitance change signal corresponding to the sound wave (a voltage change corresponding thereto) can be obtained, so that it can be returned to the sound wave again. An insulating film 117 is formed on the patterned conductor film 115. Although not shown in FIG. 2, insulating films 113 and 117 are formed on the substrate 111, and the conductor film 117 is patterned for electrode / wiring extraction. In the through hole 112-2, the conductor film 115 is not necessary and is preferably removed by etching, but may be left if there is no problem in receiving the sound wave. Therefore, in the through hole 112-2, the insulating films 113 and 117 are laminated. Although not shown in FIG. 2, the thin plate 110 exists at the bottom of the through holes 112-1, 112-2, 112-3 as can be seen from FIG. Etc., these films may be left. However, it is a matter of course that the conductor film 115 needs to be removed in the through holes 112-1 and 112-3 constituting the capacitance space. (Prevent the capacitor electrode from conducting.)
In FIG. 1 and FIG. 2, the through holes 112-1 and 112-3 forming the capacity space are formed on both sides of the sound wave introducing through hole 112-3. Capacitance change due to sound waves can be detected. By forming the through-holes on both sides, the amount of change in capacitance is about twice that in the case of only one side, so that the detection sensitivity can be increased.

図3は、さらに容量空間を構成する貫通孔112−4、112−5を貫通孔112−2の側面に設けた構造を示す図である。従って、矩形形状の音波導入用貫通孔112−2の4つの側面全部に容量空間を構成する貫通孔が形成されているので、これらの貫通孔同士の間に4つの基板側壁111−1、111−2、111−3、111−4が存在する。音波導入用貫通孔112−2に導入された音波によってこれらの4つの基板側壁111−1、111−2、111−3、111−4が振動し、これに伴い貫通孔112−1、112−3、112−4、112−5における静電容量が変化するので、音波を検出することができ、しかも静電容量の変化量が増幅されているので、音波の検出感度が増大する。尚、図3では、基板111上に形成した薄膜の状態が分かるように一部の薄膜のみ示しているが、薄膜の構成は図1と同じである。
基板側壁111−3の幅をj、貫通孔112−4の幅をgとすれば、貫通孔112−4の大きさは、dhgである。基板側壁111−4の幅をk、貫通孔112−5の幅をmとすれば、貫通孔112−5の大きさは、dhmである。音波導入用貫通孔112−2の平面形状を正方形に形成し(すなわち、b=d)、それぞれの基板側壁111−1、111−2、111−3、111−4の幅を同じにすれば(すなわち、a=j=k)、基板側壁111−1、111−2、111−3、111−4の振動モードは同じとなる。(半導体基板がシリコンの単結晶基板であるとき、基板側壁111−1、111−2、111−3、111−4の各面は、基板面に垂直でありかつ互いに垂直であるから、結晶面が同系の結晶方向である。)また、貫通孔貫通孔112−1、112−3、112−4、112−5の大きさも同じくすれば(すなわち、e=f=j=m)、貫通孔貫通孔112−1、112−3、112−4、112−5におけるコンデンサの容量変化が同じとなる。このようにすることによって、静電容量の変化量が約4倍に増幅され、音波の検出感度が増大する。
FIG. 3 is a diagram showing a structure in which through holes 112-4 and 112-5 forming a capacity space are further provided on the side surface of the through-hole 112-2. Accordingly, since the through holes constituting the capacitive space are formed on all four side surfaces of the rectangular sound wave introducing through hole 112-2, the four substrate side walls 111-1 and 111 are formed between these through holes. -2, 111-3, and 111-4. These four substrate side walls 111-1, 111-2, 111-3, 111-4 vibrate by the sound wave introduced into the sound wave introducing through hole 112-2, and accordingly, the through holes 112-1, 112- Since the capacitances at 3, 112-4, and 112-5 change, sound waves can be detected, and the change amount of the capacitance is amplified, so that the detection sensitivity of the sound waves increases. In FIG. 3, only a part of the thin film is shown so that the state of the thin film formed on the substrate 111 can be seen, but the configuration of the thin film is the same as that in FIG.
If the width of the substrate side wall 111-3 is j and the width of the through hole 112-4 is g, the size of the through hole 112-4 is dhg. If the width of the substrate side wall 111-4 is k and the width of the through hole 112-5 is m, the size of the through hole 112-5 is dhm. If the plane shape of the sound wave introducing through hole 112-2 is formed in a square shape (that is, b = d) and the widths of the substrate side walls 111-1, 111-2, 111-3, 111-4 are made the same. (That is, a = j = k), the vibration modes of the substrate side walls 111-1, 111-2, 111-3, and 111-4 are the same. (When the semiconductor substrate is a single crystal substrate of silicon, each surface of the substrate sidewalls 111-1, 111-2, 111-3, 111-4 is perpendicular to the substrate surface and perpendicular to each other. And the through-hole through-holes 112-1, 112-3, 112-4, and 112-5 have the same size (ie, e = f = j = m). The capacitance changes of the capacitors in the through holes 112-1, 112-3, 112-4, and 112-5 are the same. By doing so, the amount of change in capacitance is amplified about four times, and the detection sensitivity of sound waves increases.

図4は、平面形状(基板面に平行な断面)が円形状(立体的に見れば、円柱形状)であるマイクロホンを示す図である。音波導入用の貫通孔132(132−1)は半径r1の円形状であり、その周囲に半径r2で、幅(厚み)がr2−r1の基板側壁131(131−1)が取り囲んでいる。さらに、その周囲に半径r3で、幅がr3−r2の容量空間となる貫通孔132(132−2)が取り囲んでいる。すなわち、この貫通孔132(132−2)はドーナツ形状となっている。また、貫通孔132(132−1)、基板側壁131(131−1)および貫通孔132(132−2)は同心円状となっている。図4では、絶縁膜等を記載していないが、実際には断面構造は図1と同様であり、絶縁膜や導電体膜の構成も図1〜図3と同様である。図4では、基板111上に形成した薄膜の状態が分かるように一部の薄膜のみ示しているが、薄膜の構成は図1と同じである。 FIG. 4 is a diagram showing a microphone whose planar shape (cross section parallel to the substrate surface) is circular (cylindrical when viewed three-dimensionally). The through hole 132 (132-1) for introducing a sound wave has a circular shape with a radius r1, and a substrate side wall 131 (131-1) with a radius r2 and a width (thickness) r2-r1 surrounds the periphery. Further, a through-hole 132 (132-2) serving as a capacity space having a radius r3 and a width r3-r2 is surrounded by the periphery. That is, the through hole 132 (132-2) has a donut shape. Moreover, the through-hole 132 (132-1), the board | substrate side wall 131 (131-1), and the through-hole 132 (132-2) are concentric. Although an insulating film or the like is not shown in FIG. 4, the cross-sectional structure is actually the same as that of FIG. 1, and the structures of the insulating film and the conductor film are also the same as those of FIGS. In FIG. 4, only a part of the thin film is shown so that the state of the thin film formed on the substrate 111 can be understood, but the configuration of the thin film is the same as that in FIG.

基板側壁131(131−1)の外周には導電体膜135(135−1)が積層され、また貫通孔貫通孔132(132−2)の外周にも導電体膜135(135−2)が積層されている。導電体膜135(135−1)および導電体膜135(135−2)は導通せず、距離r3−r2を有するコンデンサの電極を構成する。(実際には、導電体膜の厚みや他の絶縁膜の厚みも考慮する必要がある。)貫通孔132(132−1)に音波が導入されると、基板側壁131(131−1)は音波の振動に合わせて振動する。この基板側壁131(131−1)の振動に合わせて導電体膜135(135−1)および導電体膜135(135−2)間の静電容量が変化するので、これらの電極間に一定電圧Vを印加すれば、静電容量の変化を検出することができる。すなわち、音波信号を検出することができる。 A conductor film 135 (135-1) is laminated on the outer periphery of the substrate side wall 131 (131-1), and the conductor film 135 (135-2) is also formed on the outer periphery of the through hole through hole 132 (132-2). Are stacked. The conductor film 135 (135-1) and the conductor film 135 (135-2) do not conduct and constitute an electrode of a capacitor having a distance r3-r2. (In actuality, it is necessary to consider the thickness of the conductor film and the thickness of other insulating films.) When sound waves are introduced into the through holes 132 (132-1), the substrate sidewall 131 (131-1) Vibrates according to the vibration of the sound wave. Since the electrostatic capacitance between the conductor film 135 (135-1) and the conductor film 135 (135-2) changes in accordance with the vibration of the substrate side wall 131 (131-1), a constant voltage is applied between these electrodes. If V is applied, a change in capacitance can be detected. That is, a sound wave signal can be detected.

図4に示すような同心円形状のマイクロホンでは、コンデンサを構成する電極は2つであり、図2や図3に比較すると少なくてすみ、しかもコンデンサを構成する対向電極の面積を大きくできる(単位面積当たり)ので、マイクロホンの感度を高めることができ、非常に効率の良いマイクロホンデバイスを作製できる。図4に示す円形形状の場合には、基板面において等方的であるから、音波信号の検出には好適である。図5は矩形(正方形または長方形)形状のマイクロホンで、コンデンサを構成する電極は2つの場合を示す図である。図2や図3のように電極を分割しても良いが、図5のようにコンデンサを結合して対向電極を2つにすることによって、電極・配線を少なくすることができるとともに、全体の面積を小さくすることができ、さらに全体の静電容量を増大させることができる。従って、単位面積当たりの検出感度を増大することが可能となる。尚、図6では、基板111上に形成した薄膜の状態が分かるように一部の薄膜のみ示しているが、薄膜の構成は図1と同じである。 A concentric microphone as shown in FIG. 4 has two electrodes constituting the capacitor, which is smaller than those in FIGS. 2 and 3, and the area of the counter electrode constituting the capacitor can be increased (unit area). Therefore, the sensitivity of the microphone can be increased, and a highly efficient microphone device can be manufactured. The circular shape shown in FIG. 4 is isotropic on the substrate surface and is therefore suitable for detecting a sound wave signal. FIG. 5 is a diagram showing a case where a microphone having a rectangular (square or rectangular) shape has two electrodes constituting a capacitor. The electrodes may be divided as shown in FIG. 2 and FIG. 3, but by connecting the capacitor to two counter electrodes as shown in FIG. The area can be reduced, and the overall capacitance can be increased. Therefore, the detection sensitivity per unit area can be increased. In FIG. 6, only a part of the thin film is shown so that the state of the thin film formed on the substrate 111 can be understood, but the configuration of the thin film is the same as that of FIG.

図1〜図5から分かるように、平面形状(基板面に平行な断面)が他の形状でも良い。たとえば、三角形状、5角形以上の多角形状、あるいは楕円形状でも良い。三角形以上の多角形の場合、正多角形がそれぞれの面における振動による変形が同じまたは類似するので望ましい。図2〜図5では電極取り出し口を記載していないが、図1の断面形状に示すように、基板側壁の上面に付着した薄板にコンタクト孔をあけて、このコンタクト孔に基板側壁の上面にも積層した導電体膜を露出させて電極取り出し口とする。基板側壁上面に積層した導電体膜は基板側壁の側面に積層された導電体膜(たとえば、図4における135−1や135−2)と連続した薄膜である。また、基板側壁の側面、上面、貫通孔底部に積層した導電体膜は必要なパターニングが行なわれる。 As can be seen from FIGS. 1 to 5, the planar shape (cross section parallel to the substrate surface) may be other shapes. For example, it may be triangular, pentagonal or more polygonal, or elliptical. In the case of a polygon more than a triangle, a regular polygon is desirable because the deformation due to vibration in each face is the same or similar. Although the electrode outlet is not shown in FIGS. 2 to 5, as shown in the cross-sectional shape of FIG. 1, a contact hole is formed in the thin plate attached to the upper surface of the substrate side wall, and this contact hole is formed on the upper surface of the substrate side wall. Also, the laminated conductor film is exposed to form an electrode outlet. The conductor film laminated on the upper surface of the substrate side wall is a thin film continuous with the conductor film (for example, 135-1 and 135-2 in FIG. 4) laminated on the side surface of the substrate side wall. Further, necessary patterning is performed on the conductor film laminated on the side surface, top surface, and bottom of the through hole of the substrate side wall.

図6は、本発明の加速度センサを示す平面図である。基板面に平行な断面図または上面または下面を見た図と考えれば良い。薄膜構造は図1と同様であるが、必要な薄膜のみ示している。図6に示すように、略矩形形状(立体的には略直方体形状)の貫通孔211を中心において、直方体の4つの各側面に平行に基板側壁201(201−1、201−2、201−3、201−4)を挟んで4つの貫通孔213、214、215、216が配置されている。これらの4つの貫通孔213、214、215、216は、幅がp、長さがq、深さがsの略直方体形状の空間であり、中央の貫通孔211は長さがqの正方形で、深さがsの略直方体形状の空間である。また、基板側壁201(201−1、201−2、201−3、201−4)の幅(厚み)はtである。p、q、s、tは各貫通孔や各基板側壁で変えても良いが、その場合は各貫通孔で検出する加速度の大きさを比較するために容量変換回路を用いて換算比較回路を設ける必要があるので、各貫通孔(中央の貫通孔211を除く)や各基板側壁は同じ大きさとした方が良く、p、q、s、tは同じ値とした方が望ましい。 FIG. 6 is a plan view showing the acceleration sensor of the present invention. A cross-sectional view parallel to the substrate surface or a view of the upper surface or the lower surface may be considered. The thin film structure is the same as in FIG. 1, but only the necessary thin film is shown. As shown in FIG. 6, the substrate side wall 201 (201-1, 201-2, 201-) is parallel to each of the four side surfaces of the rectangular parallelepiped, with a substantially rectangular shape (substantially rectangular parallelepiped shape) through-hole 211 as the center. 3, 201-4), four through holes 213, 214, 215, 216 are arranged. These four through holes 213, 214, 215, and 216 are substantially rectangular parallelepiped spaces having a width of p, a length of q, and a depth of s, and the central through hole 211 is a square having a length of q. A space having a substantially rectangular parallelepiped shape with a depth of s. Further, the width (thickness) of the substrate side wall 201 (201-1, 201-2, 201-3, 201-4) is t. p, q, s, and t may be changed for each through-hole and each substrate side wall. In that case, a conversion comparison circuit is used by using a capacitance conversion circuit in order to compare the magnitude of acceleration detected by each through-hole. Since it is necessary to provide each through-hole (except for the central through-hole 211) and each substrate side wall, it is better to have the same size, and it is desirable that p, q, s, and t have the same value.

容量空間となるコンダンサ用貫通孔213において、基板側壁側面に形成された導電体膜221はコンデンサ213の一方の電極となり、これと対向する他方の電極である導電体膜222はコンダンサ用貫通孔213の他方の内側面に形成される。これらの2つの電極の間の距離はpであるから、(実際には、貫通孔213内に形成された絶縁膜や導電体膜等の厚みを考慮する必要がある。)2つの電極の間の静電容量Cは、C=ε・ε0・p/(qs)となる。 In the capacitor through hole 213 serving as a capacitor space, the conductor film 221 formed on the side wall of the substrate becomes one electrode of the capacitor 213, and the conductor film 222, which is the other electrode facing the capacitor film 213, is formed in the capacitor through hole 213. Is formed on the other inner surface of the. Since the distance between these two electrodes is p (actually, it is necessary to consider the thickness of the insulating film, conductor film, etc. formed in the through hole 213). The electrostatic capacity C of C = ε · ε0 · p / (qs).

同様に、容量空間となるコンダンサ用貫通孔214において、基板側壁側面に形成された導電体膜223はコンデンサ214の一方の電極となり、これと対向する他方の電極である導電体膜224はコンダンサ用貫通孔214の他方の内側面に形成される。これらの2つの電極の間の距離はpであるから、(実際には、貫通孔214内に形成された絶縁膜や導電体膜等の厚みを考慮する必要がある。)2つの電極の間の静電容量Cは、C=ε・ε0・p/(qs)となる。 Similarly, in the capacitor through-hole 214 serving as a capacitor space, the conductor film 223 formed on the side wall of the substrate serves as one electrode of the capacitor 214, and the conductor film 224, which is the other electrode opposite to the capacitor 214, serves as a capacitor. It is formed on the other inner surface of the through hole 214. Since the distance between these two electrodes is p (actually, it is necessary to consider the thickness of the insulating film, conductor film, etc. formed in the through-hole 214). The electrostatic capacity C of C = ε · ε0 · p / (qs).

同様に、容量空間となるコンダンサ用貫通孔215において、基板側壁側面に形成された導電体膜225はコンデンサ215の一方の電極となり、これと対向する他方の電極である導電体膜226はコンダンサ用貫通孔215の他方の内側面に形成される。これらの2つの電極の間の距離はpであるから、(実際には、貫通孔215内に形成された絶縁膜や導電体膜等の厚みを考慮する必要がある。)2つの電極の間の静電容量Cは、C=ε・ε0・p/(qs)となる。 Similarly, in the capacitor through-hole 215 serving as a capacitor space, the conductor film 225 formed on the side wall of the substrate serves as one electrode of the capacitor 215, and the conductor film 226, which is the other electrode facing the capacitor film 225, serves as a capacitor. It is formed on the other inner surface of the through hole 215. Since the distance between these two electrodes is p (actually, it is necessary to consider the thickness of the insulating film, conductor film, etc. formed in the through hole 215). The electrostatic capacity C of C = ε · ε0 · p / (qs).

同様に、容量空間となるコンダンサ用貫通孔216において、基板側壁側面に形成された導電体膜218はコンデンサ216の一方の電極となり、これと対向する他方の電極である導電体膜219はコンダンサ用貫通孔216の他方の内側面に形成される。これらの2つの電極の間の距離はpであるから、(実際には、貫通孔216内に形成された絶縁膜や導電体膜等の厚みを考慮する必要がある。)2つの電極の間の静電容量Cは、C=ε・ε0・p/(qs)となる。 Similarly, in the capacitor through-hole 216 serving as a capacitor space, the conductor film 218 formed on the side wall of the substrate becomes one electrode of the capacitor 216, and the conductor film 219, which is the other electrode facing the capacitor film 216, is used for the capacitor. It is formed on the other inner surface of the through hole 216. Since the distance between these two electrodes is p (actually, it is necessary to consider the thickness of the insulating film, conductor film, etc. formed in the through hole 216). The electrostatic capacity C of C = ε · ε0 · p / (qs).

図7は加速度による基板側壁の変形状態を示す模式図である。横方向をX、縦方向をYとし、加速度αがY方向に働くとする。基板側壁201−4にはこの加速度αによる力F(=mα、mは基板の質量)が働く。基板側壁201−4は周囲がその変形を規制されているが、その内側は規制されていないので、基板側壁201−4が貫通孔216の内部に膨らんだ湾曲形状に変形する。加速度αによる力Fは基板基板側壁201−4の側面においてY方向に均一に作用するので、基板側壁201−4の中心部付近が最も湾曲している。基板側壁201−4のX方向における変位をyとすれば、x=0、qでy=0で、x=q/2でy=y0(最大値)となる。y0はおおよそ以下の関係式で求められる。
y0=β*F*s/(Et
(Eは基板側壁(ダイヤフラム)のヤング率、βはダイヤフラムの縦横比により変化する定数)
FIG. 7 is a schematic diagram showing a deformation state of the substrate side wall due to acceleration. Assume that the horizontal direction is X, the vertical direction is Y, and the acceleration α works in the Y direction. A force F (= mα, m is the mass of the substrate) due to the acceleration α acts on the substrate side wall 201-4. The deformation of the substrate side wall 201-4 is restricted at the periphery, but the inside thereof is not restricted. Therefore, the substrate side wall 201-4 is deformed into a curved shape swelled inside the through hole 216. Since the force F caused by the acceleration α acts uniformly in the Y direction on the side surface of the substrate substrate side wall 201-4, the vicinity of the center portion of the substrate side wall 201-4 is most curved. If the displacement of the substrate side wall 201-4 in the X direction is y, x = 0, q and y = 0, and x = q / 2 and y = y0 (maximum value). y0 is approximately obtained by the following relational expression.
y0 = β * F * s 4 / (Et 3 )
(E is the Young's modulus of the substrate side wall (diaphragm), β is a constant that varies depending on the aspect ratio of the diaphragm)

従って、貫通孔216の電極218と219の間の電極間距離が変化するので、電極218と219の間の静電容量が変化する(静電容量が増加する)。逆にこの静電容量を測定して、電極間距離を求めて、加速度による力を求め加速度を計算できる。 Accordingly, since the interelectrode distance between the electrodes 218 and 219 of the through hole 216 changes, the capacitance between the electrodes 218 and 219 changes (the capacitance increases). Conversely, by measuring this capacitance, the distance between the electrodes can be obtained, the force due to the acceleration can be obtained, and the acceleration can be calculated.

基板側壁201−4と反対側の基板側壁201−2も加速度αによる力Fが働き、基板側壁201−2も基板側壁201−4と同じ方向に変形する。すなわち、基板側壁201−2は中央の貫通孔211の内部側に変形し、貫通孔214の外側へ変形する。従って、貫通孔214の電極223と224の間の電極間距離が変化するので、電極223と224の間の静電容量が変化する(静電容量が減少する)。逆にこの静電容量を測定して、電極間距離を求めて、加速度による力を求め加速度を計算できる。また、静電容量が、貫通孔214では減少し、貫通孔216では増加する場合、加速度はY方向(図7において、下側から上側)であるということも分かる。すなわち、加速度の向きも分かる。 The substrate sidewall 201-2 opposite to the substrate sidewall 201-4 is also subjected to the force F due to the acceleration α, and the substrate sidewall 201-2 is also deformed in the same direction as the substrate sidewall 201-4. That is, the substrate side wall 201-2 is deformed to the inner side of the central through hole 211 and is deformed to the outer side of the through hole 214. Accordingly, since the interelectrode distance between the electrodes 223 and 224 of the through hole 214 changes, the capacitance between the electrodes 223 and 224 changes (the capacitance decreases). Conversely, by measuring this capacitance, the distance between the electrodes can be obtained, the force due to the acceleration can be obtained, and the acceleration can be calculated. It can also be seen that when the capacitance decreases at the through-hole 214 and increases at the through-hole 216, the acceleration is in the Y direction (from the bottom to the top in FIG. 7). That is, the direction of acceleration is also known.

Y方向の加速度に対して、基板側壁201−1や201−3は変形しないので、貫通孔213や215における静電容量の変化はない。X方向の加速度に対しては、基板側壁201−1や201−3は変形するので、貫通孔213や215における静電容量の変化が起こり、X方向の加速度の大きさや向きを知ることができる。 Since the substrate side walls 201-1 and 201-3 are not deformed with respect to the acceleration in the Y direction, there is no change in capacitance in the through holes 213 and 215. Since the substrate side walls 201-1 and 201-3 are deformed with respect to the acceleration in the X direction, the capacitance of the through holes 213 and 215 changes, and the magnitude and direction of the acceleration in the X direction can be known. .

X方向やY方向に対して一定方向の角度を有する加速度に対しては、4つの基板側壁201−1、201−2、201−3、201−4のすべてが変形するので、貫通孔213、214、215、216の静電容量が変化する。隣接する貫通孔2個だけの静電容量変化を検出すれば加速度(大きさ、向き)を検出できる。たとえば、貫通孔213と214における静電容量を検出すれば良い。もう2つの貫通孔215と216における静電容量は検出精度を上げるために用いれば良い。 All of the four substrate side walls 201-1, 201-2, 201-3, 201-4 are deformed with respect to acceleration having an angle in a certain direction with respect to the X direction and the Y direction. The capacitances 214, 215, and 216 change. The acceleration (size, direction) can be detected by detecting the capacitance change of only two adjacent through holes. For example, the capacitances in the through holes 213 and 214 may be detected. The capacitances in the other two through holes 215 and 216 may be used to increase detection accuracy.

図8は、本発明の加速度センサの断面図である。薄膜構造は図1と同様であるから、一部を省略している。図8は、たとえば、図6におけるC−Dにおける断面図である。基板201の基板面の第1面201−S2および第2面201−S2に垂直な貫通孔211と隣接する貫通孔213または215を隔てる基板側壁201−1または201−3が存在し、基板側壁201−1または201−3は加速度による力によって変形する。貫通孔213には基板側壁201−1上に導電体膜221が形成されている。貫通孔213は容量空間となっており、導電体膜221はコンデンサの一方の電極となる。この導電体膜221に対向するコンデンサの他方の電極となる導電体膜222は、貫通孔213において基板側壁201−1と対向する基板211の内側面に形成されている。導電体膜222が形成された基板201−5は加速度による力では殆ど変形しない。 FIG. 8 is a cross-sectional view of the acceleration sensor of the present invention. Since the thin film structure is the same as that of FIG. 1, a part thereof is omitted. FIG. 8 is a cross-sectional view taken along the line CD in FIG. 6, for example. There is a substrate side wall 201-1 or 201-3 that separates the through hole 211 perpendicular to the first surface 201-S2 and the second surface 201-S2 of the substrate 201 and the adjacent through hole 213 or 215, and the substrate side wall 201-1 or 201-3 is deformed by a force due to acceleration. A conductor film 221 is formed in the through hole 213 on the substrate side wall 201-1. The through hole 213 is a capacity space, and the conductor film 221 is one electrode of the capacitor. The conductor film 222 which is the other electrode of the capacitor facing this conductor film 221 is formed on the inner surface of the substrate 211 facing the substrate side wall 201-1 in the through hole 213. The substrate 201-5 on which the conductor film 222 is formed is hardly deformed by a force due to acceleration.

貫通孔215は容量空間となっており、導電体膜225はコンデンサの一方の電極となる。この導電体膜225に対向するコンデンサの他方の電極となる導電体膜226は、貫通孔215において基板側壁201−3と対向する基板211の内側面に形成されている。導電体膜226が形成された基板201−7は加速度による力では殆ど変形しない。基板201の第1面201−S1上には薄板232が付着し、基板201の第2面201−S2上には薄板231が付着しており、貫通孔211、213、215をカバーしている。貫通孔211、213、215は完全に密閉していても良いし、外部との通気孔234、235、236−1、236−2を設けても良い。完全密閉の場合には、貫通孔内部を真空にしたり、あるいは空気、窒素等を充填しても良い。完全密閉の場合の方が外部環境の変化によって貫通孔内部の変化が小さい。尚、通気孔234、235、236−1、236−2は薄板231や232に形成することができる。 The through hole 215 serves as a capacity space, and the conductor film 225 serves as one electrode of the capacitor. The conductor film 226 which is the other electrode of the capacitor facing this conductor film 225 is formed on the inner surface of the substrate 211 facing the substrate side wall 201-3 in the through hole 215. The substrate 201-7 on which the conductor film 226 is formed is hardly deformed by a force due to acceleration. A thin plate 232 is attached on the first surface 201-S1 of the substrate 201, and a thin plate 231 is attached on the second surface 201-S2 of the substrate 201, covering the through holes 211, 213, and 215. . The through holes 211, 213, and 215 may be completely sealed, or vent holes 234, 235, 236-1, and 236-2 with the outside may be provided. In the case of complete sealing, the inside of the through hole may be evacuated or filled with air, nitrogen or the like. In the case of complete sealing, the change inside the through hole is smaller due to the change in the external environment. The vent holes 234, 235, 236-1 and 236-2 can be formed in the thin plates 231 and 232.

さて、基板側壁201−1、201−2、201−3、201−4は加速度による力によって変形するが、その力は基板側壁201−1、201−2、201−3、201−4の質量に依存する。(F=mα)基板側壁201−1、201−2、201−3、201−4は余り厚くできないので質量を大きくできない。そこで、貫通孔211内へ液体229を入れて、この液体にかかる加速度による力を用いて基板側壁201−1、201−2、201−3、201−4を大きく変形させることができる。すなわち、基板側壁201−1、201−2、201−3、201−4を重くしなくても大きく変形させることができる。基板側壁201−1、201−2、201−3、201−4はできるだけ薄くして変形しやすくして、加速度による力は貫通孔211に入れた液体229によって発生させる。液体は加速度によって加速度方向に配置されている基板側壁を液体に加わる加速度力で押すので、それに対応して基板側壁が変形し、この変形による貫通孔における静電容量が変化する。基板側壁は基板側壁自体に加わる加速度力に加えて液体による力が加わることになる。 Now, the substrate side walls 201-1, 201-2, 201-3, 201-4 are deformed by the force due to acceleration, and the force is the mass of the substrate side walls 201-1, 201-2, 201-3, 201-4. Depends on. (F = mα) Since the substrate side walls 201-1, 201-2, 201-3, 201-4 cannot be made too thick, the mass cannot be increased. Thus, the liquid 229 can be put into the through-hole 211, and the substrate side walls 201-1, 201-2, 201-3, 201-4 can be greatly deformed by using the force due to the acceleration applied to the liquid. That is, the substrate side walls 201-1, 201-2, 201-3, 201-4 can be greatly deformed without making them heavy. The substrate side walls 201-1, 201-2, 201-3 and 201-4 are made as thin as possible to be easily deformed, and the force due to acceleration is generated by the liquid 229 placed in the through hole 211. Since the liquid pushes the substrate side wall arranged in the acceleration direction by the acceleration by the acceleration force applied to the liquid, the substrate side wall is deformed correspondingly, and the capacitance in the through hole due to this deformation changes. The substrate side wall is subjected to a force by the liquid in addition to the acceleration force applied to the substrate side wall itself.

液体の質量は大きいほど加速度力が発生する。たとえば、水銀(Hg)は比重が約13.8であり、本発明には最適の液体である。他にポリタングステンナトリウム(比重は、約3〜5)、四臭化アセチレン(比重は、約3)等も使用できる。比重は余り大きくないが水や重油等、種々の液体を使用できる。貫通孔211の薄板232に複数の孔236−1、236−2を空けて、一方の孔236−1から入れて他方の孔236−2から出せば貫通孔211へ液体229を入れることができる。液体229を入れた後で孔236−1、236−2を塞げば、液体229が漏れる心配もない。薄板232を基板201−S1上に付着する前に液体229を貫通孔211に入れても良い。この場合は、貫通孔211の通気孔236−1、236−2を設けなくても良い。液体229は貫通孔211全体に充填しても良いし、一部だけ入れても良い。基板側壁を変形する量と加速度力の大きさに合わせて貫通孔211に入れる量を調整すれば良い。 As the mass of the liquid increases, an acceleration force is generated. For example, mercury (Hg) has a specific gravity of about 13.8 and is an optimal liquid for the present invention. In addition, sodium polytungsten (specific gravity is about 3 to 5), acetylene tetrabromide (specific gravity is about 3), etc. can be used. Although the specific gravity is not so large, various liquids such as water and heavy oil can be used. The liquid 229 can be put into the through hole 211 by opening a plurality of holes 236-1 and 236-2 in the thin plate 232 of the through hole 211 and putting it in from one hole 236-1 and exiting from the other hole 236-2. . If the holes 236-1 and 236-2 are closed after the liquid 229 is added, there is no fear that the liquid 229 leaks. The liquid 229 may be put into the through-hole 211 before the thin plate 232 is attached on the substrate 201-S1. In this case, the ventilation holes 236-1 and 236-2 of the through hole 211 may not be provided. The liquid 229 may be filled in the entire through-hole 211 or only a part thereof. What is necessary is just to adjust the amount put into the through-hole 211 according to the amount of deformation of the substrate side wall and the magnitude of the acceleration force.

図9は、中央の貫通孔211の周囲のコンデンサ用貫通孔213、214、215、216がつながった構造を有する加速度センサを示す図である。中央の矩形状の貫通孔211の周囲に基板側壁201−1、201−2、201−3、201−4が取り巻き、その周囲を容量空間となる217(貫通孔213、214、215、216がつながった容量空間を217とする)が取り囲んでいる。容量空間217の内側側面と外側側面は、矩形の各辺において距離pだけ離間している。(基板側壁の厚みはtである。)容量空間217の内側側面と外側側面には電極となる導電体膜218、221、223、225、および216、222、224、226が積層され、コンデンサを形成している。このように容量空間となる貫通孔をつなげることによって、平面的な面積を小さくすることができる。さらに、貫通孔の内側側面上の導電体膜(218、221、223、225)または貫通孔の外側側面上の導電体膜(216、222、224、226)のどちらかは接続することができるので、パターニングが必要がなく電極配線を減らすことができる。すなわち、プロセスを簡略できる。 FIG. 9 is a diagram showing an acceleration sensor having a structure in which capacitor through holes 213, 214, 215, and 216 around a central through hole 211 are connected. The substrate side walls 201-1, 201-2, 201-3, 201-4 are surrounded around the central rectangular through-hole 211, and 217 (through-holes 213, 214, 215, 216 are formed as capacity spaces around the periphery. The connected capacity space is denoted by 217). The inner side surface and the outer side surface of the capacity space 217 are separated by a distance p on each side of the rectangle. (The thickness of the substrate side wall is t.) Conductor films 218, 221, 223, and 225 and 216, 222, 224, and 226 serving as electrodes are laminated on the inner side surface and the outer side surface of the capacitor space 217, and the capacitor is formed. Forming. Thus, by connecting the through holes serving as the capacity spaces, the planar area can be reduced. Furthermore, either the conductor film (218, 221, 223, 225) on the inner side surface of the through hole or the conductor film (216, 222, 224, 226) on the outer side surface of the through hole can be connected. Therefore, patterning is not necessary and electrode wiring can be reduced. That is, the process can be simplified.

図9において、基板をシリコンウエハとし、基板面を(100)面としたとき、X方向を<01−1>方向とすれば、Y方向は<011>方向となるから、基板側壁201−1〜4は(011)面となり結晶軸が等価となっている。従って、同じ厚みであれば、同じ加速度に対して各基板側壁の変形量は同じとなるので、計算で換算することなく容易に比較することができる。尚、貫通孔217の外側は厚い基板201(201−5〜8)で囲まれているので、加速度によってこれらの基板は殆ど変化しないので、各容量空間(213、214、215、216)の静電容量変化は、基板側壁201−1〜4の変形によって起こると考えて良い。尚、図9においても絶縁膜等は記載していないが、その構造は図1等に示す場合と同様である。 In FIG. 9, when the substrate is a silicon wafer and the substrate surface is a (100) plane, if the X direction is the <01-1> direction, the Y direction is the <011> direction. ˜4 is the (011) plane and the crystal axes are equivalent. Therefore, if the thickness is the same, the deformation amount of each substrate side wall is the same for the same acceleration, so that the comparison can be easily made without conversion by calculation. Since the outside of the through-hole 217 is surrounded by thick substrates 201 (201-5 to 8), these substrates hardly change due to acceleration, so that the static capacity of each capacitance space (213, 214, 215, 216) can be reduced. It can be considered that the capacitance change is caused by the deformation of the substrate side walls 201-1 to 201-4. 9 does not show an insulating film or the like, but its structure is the same as that shown in FIG.

図10は、断面(基板面に平行な面)が円形状(立体的には円柱状となる)の貫通孔および基板側壁を有する本発明の加速度センサを示す図である。基板301内に中央に円形状(立体的には円柱状)の貫通孔311(半径r5)があり、その周りを半径r6の円形状の基板側壁301(301−2)が取り囲んでいる。さらにその周囲を半径r7の円形状の貫通孔313が取り囲んでいる。貫通孔313は基板301(301−1)で囲まれている。従って、基板側壁301(301−2)は厚みr6−r5のドーナツ形状となっている。また、貫通孔313も幅r7−r6のドーナツ形状の空洞となっている。貫通孔311、基板側壁301−2、貫通孔313は同心円状に配置されている。 FIG. 10 is a view showing an acceleration sensor of the present invention having a through-hole and a substrate side wall having a circular cross section (surface parallel to the substrate surface) (three-dimensionally cylindrical). A circular (three-dimensionally cylindrical) through-hole 311 (radius r5) is provided in the center of the substrate 301, and a circular substrate sidewall 301 (301-2) having a radius r6 surrounds the through hole 311. Further, a circular through hole 313 having a radius r7 surrounds the periphery. The through hole 313 is surrounded by the substrate 301 (301-1). Accordingly, the substrate side wall 301 (301-2) has a donut shape with a thickness of r6-r5. The through hole 313 is also a donut-shaped cavity having a width r7-r6. The through hole 311, the substrate side wall 301-2, and the through hole 313 are arranged concentrically.

容量空間となる貫通孔313の内側側面(すなわち基板側壁301(301−2)の外側面)に導電体膜315が積層され、貫通孔213の外側側面(すなわち基板301(301−1)の内側面)に導電体膜317が積層されている。(尚、薄膜構造は図1等に示す場合と同様で、絶縁膜等も積層されているが、図10では省略する。) A conductor film 315 is laminated on the inner side surface of the through hole 313 serving as a capacity space (that is, the outer surface of the substrate side wall 301 (301-2)), and the outer side surface of the through hole 213 (that is, the inner side of the substrate 301 (301-1)). A conductor film 317 is laminated on the side surface. (The thin film structure is the same as that shown in FIG. 1 and the like, and an insulating film and the like are also laminated, but are omitted in FIG. 10.)

導電体膜317は円周上でほぼ等分の長さで分割されている。たとえば、円周上で長さu1の電極と電極間距離u2でn個に分割されているとすれば、n(u1+u2)=2πr7が成り立つ。導電体膜317の1つの電極を317−1、その隣(時計の周る方向)の電極を317−2、、その隣(時計の周る方向)の電極を317−3とする。導電体膜315および導電体膜317の間でコンデンサを形成している。すなわち、電極317−1や317−2等と導電体膜315の間で容量を測定できる。加速度がないときは、これらの電極間距離wはどのコンデンサでも等しく、w=r7−r6=w0であり(実際は、導電体膜の厚みを考慮する必要がある)、どのコンデンサにおいても容量は等しい(この容量をC0とする)。今加速度を受けて基板側壁301−2が変形したとする。加速度方向が電極317−2の方向であれば、電極317−2に面している側の基板側壁301−2が変形して、電極317−2と導電体膜317との距離がw0より小さくなり、容量がC0より大きくなる。電極317−2に隣接する電極317−1や317−3における静電容量もC0より小さくなるが、電極317−2における静電容量が最も大きくなる。この静電容量の変化量から加速度の大きさを計算できる。すなわち、n個の電極317(317−1〜n)のそれぞれの静電容量を見て、容量が最も大きい箇所の電極の方向が加速度の向きであり、その容量の変化量から加速度の大きさを計算できる。 The conductor film 317 is divided into substantially equal lengths on the circumference. For example, if it is divided into n pieces by the distance u2 between the electrode having a length u1 on the circumference, n (u1 + u2) = 2πr7 holds. One electrode of the conductive film 317 is 317-1, an electrode next to it (the direction around the clock) is 317-2, and an electrode next to it (the direction around the clock) is 317-3. A capacitor is formed between the conductor film 315 and the conductor film 317. That is, the capacitance can be measured between the electrodes 317-1 and 317-2 and the conductor film 315. When there is no acceleration, the distance w between these electrodes is the same for any capacitor, and w = r7−r6 = w0 (in fact, it is necessary to consider the thickness of the conductor film), and the capacitance is the same for any capacitor. (This capacity is C0). Assume that the substrate side wall 301-2 is deformed due to the acceleration. If the acceleration direction is the direction of the electrode 317-2, the substrate side wall 301-2 facing the electrode 317-2 is deformed, and the distance between the electrode 317-2 and the conductor film 317 is smaller than w0. Therefore, the capacity becomes larger than C0. The capacitance of the electrodes 317-1 and 317-3 adjacent to the electrode 317-2 is also smaller than C0, but the capacitance of the electrode 317-2 is the largest. The magnitude of acceleration can be calculated from the amount of change in capacitance. That is, looking at the capacitance of each of the n electrodes 317 (317-1 to n), the direction of the electrode having the largest capacitance is the direction of acceleration, and the magnitude of acceleration is determined from the amount of change in the capacitance. Can be calculated.

導電体膜317の分割個数を増やすことによって加速度の向きおよび加速度の大きさをより精度良く検出することができる。貫通孔313の内側側面の導電体膜315を分割して、導電体膜317を分割せずつないでも同様に加速度の向きと大きさを測定できる。あるいは両方の導電体膜315および317を分割しても良い。さらに、貫通孔311内に液体を入れて基板側壁301−2の変形量を増大させても良い。 By increasing the number of divided conductive films 317, the direction of acceleration and the magnitude of acceleration can be detected with higher accuracy. Even if the conductor film 315 on the inner side surface of the through hole 313 is divided and the conductor film 317 is not divided, the direction and magnitude of acceleration can be measured in the same manner. Alternatively, both conductor films 315 and 317 may be divided. Furthermore, the amount of deformation of the substrate side wall 301-2 may be increased by putting a liquid in the through hole 311.

図11は断面が8角形形状である貫通孔および基板側壁を有する本発明の加速度センサを示す図である。中央の8角形形状の空洞を有する貫通孔333の周囲に8角形形状(立体的には六角柱状)の基板側壁331−2が取り囲み、さらにその周囲を、容量空間となる8角形状の空洞を有する貫通孔334が取り囲み、その周囲は厚い基板331−1が囲んでいる。基板側壁331−2は加速度による力によって変形する。基板側壁331−2の各辺(面)上には導電体膜336が形成され、一方の電極(たとえば、336−1、2)にパターニングされている。容量空間となる貫通孔334の外側側面上に歯導電体膜338が形成され、他方の電極(たとえば、338−1、2)にパターニングされている。 FIG. 11 is a view showing an acceleration sensor of the present invention having a through-hole having a octagonal cross section and a substrate side wall. An octagonal (three-dimensionally hexagonal column) substrate side wall 331-2 surrounds a through hole 333 having a central octagonal cavity, and an octagonal cavity serving as a capacity space is surrounded by the substrate sidewall 331-2. The through-hole 334 which has has, and the circumference | surroundings surround the thick board | substrate 331-1. The substrate side wall 331-2 is deformed by a force due to acceleration. A conductor film 336 is formed on each side (surface) of the substrate side wall 331-2 and patterned into one electrode (for example, 336-1, 2). A tooth conductor film 338 is formed on the outer side surface of the through-hole 334 serving as a capacity space, and is patterned on the other electrode (for example, 338-1, 2).

貫通孔334において、内側側面上の電極と外側側面上の電極との間でコンデンサが形成され静電容量を測定できる。たとえば、電極336−1とこれと対向する電極338−1で静電容量を測定できる。尚、どちらかの電極336または338はつながっていても、各領域(各辺(面)に対応する)における静電容量を測定可能である。各辺における変形を直接比較するために、8角形形状は正8角形形状が望ましい。ただし、基板が各方向に対して等方的でない場合には、加速度による力の大きさによって各辺の変形の大きさが異なるので、その相違量を補正して加速度の大きさを計算する必要がある。たとえば、基板が単結晶シリコン(シリコンウエハ)の場合において、基板面が(100)面で、基板側壁331−2の1つの辺(面)(たとえば、331−2−1)が{110}面系であるとき、隣接する面は{111}面系となりヤング率が異なるので、同じ力が加わっても変形量が異なる。従って、コンデンサの容量変化から変形量を求め、さらに変形量から力の大きさを計算するときにこの結晶方位を考慮する必要がある。 In the through hole 334, a capacitor is formed between the electrode on the inner side surface and the electrode on the outer side surface, and the capacitance can be measured. For example, the capacitance can be measured by the electrode 336-1 and the electrode 338-1 facing the electrode 336-1. Even if either electrode 336 or 338 is connected, the capacitance in each region (corresponding to each side (surface)) can be measured. In order to directly compare the deformation at each side, the octagonal shape is preferably a regular octagonal shape. However, if the substrate is not isotropic in each direction, the magnitude of the deformation on each side differs depending on the magnitude of the force due to acceleration, so it is necessary to correct the difference and calculate the magnitude of acceleration. There is. For example, when the substrate is single crystal silicon (silicon wafer), the substrate surface is the (100) surface, and one side (surface) of the substrate side wall 331-2 (for example, 331-2-1) is the {110} surface. When it is a system, the adjacent surfaces are {111} plane systems and have different Young's moduli, so that the amount of deformation differs even when the same force is applied. Accordingly, it is necessary to take this crystal orientation into consideration when obtaining the deformation amount from the capacitance change of the capacitor and further calculating the magnitude of the force from the deformation amount.

このような8角形形状である基板側壁および貫通孔を有する加速度センサを用いれば、8方向の加速度方向を正確に検出することができる。すなわち、最も変形量の大きい(静電容量が大きい)コンデンサを検出すれば(これは極めて簡単である)、その基板方向が加速度の向きとなる。さらに各コンデンサの変形量を精密に分析することにより、方向をもっと細かく検出することもできる。ただし、この加速度の向きをより正確に求めるには、さらに辺を増やしていけば良い。本発明は貫通孔333や334を形成するときのマスクを変更することによって、種々の多角形状の貫通孔および基板側壁を形成できる。正多角形の作製も容易である。たとえば、貫通孔333の外接円の半径を100μmである正100面体の1辺は約6、3μmになるので、問題なくパターニングできる。従って、360°全方位に対して、3.6°の間隔で加速度の向きを正確に検出可能である。さらに他の辺(面)の加速度量もそれぞれ比較することによって、さらに細かい方向を計算することができる。これは、図10に示す円形形状の加速度センサでも同様である。また、中央の貫通孔333に液体を入れて、基板側壁の加速度による変形量を増大することもできる。 If an acceleration sensor having a substrate side wall and a through hole having such an octagonal shape is used, eight acceleration directions can be accurately detected. That is, if a capacitor having the largest deformation amount (large capacitance) is detected (this is extremely simple), the direction of the substrate becomes the direction of acceleration. Furthermore, the direction can be detected more finely by precisely analyzing the deformation amount of each capacitor. However, in order to obtain the direction of acceleration more accurately, the number of sides may be increased. According to the present invention, various polygonal through holes and substrate side walls can be formed by changing a mask when forming the through holes 333 and 334. A regular polygon can be easily produced. For example, one side of a regular icosahedron whose radius of the circumscribed circle of the through hole 333 is 100 μm is about 6, 3 μm, so that patterning can be performed without any problem. Therefore, the direction of acceleration can be accurately detected at intervals of 3.6 ° with respect to all 360 ° directions. Furthermore, a finer direction can be calculated by comparing the acceleration amounts of the other sides (surfaces). The same applies to the circular acceleration sensor shown in FIG. In addition, the amount of deformation due to the acceleration of the substrate side wall can be increased by putting a liquid in the central through hole 333.

次に本発明のマイクロホンデバイスまたは加速度センサデバイスの製造プロセスを示す。本発明のマイクロホンデバイスおよび加速度センサデバイスの基本構造はこれまでに説明したように類似しているので、まとめて説明する。 Next, a manufacturing process of the microphone device or the acceleration sensor device of the present invention will be described. Since the basic structures of the microphone device and the acceleration sensor device of the present invention are similar as described above, they will be described together.

図12は、本発明のマイクロホンデバイスまたは加速度センサデバイスの製造プロセスを示す図である。図12(a)に示すように、基板401の第1面(表面、または主面と呼んでも良い)401−S1上に絶縁膜402を形成する。基板401は、シリコン(Si)、ゲルマニウム、炭素(或いはダイヤモンド)等の単元素半導体基板、炭化ケイ素(SiC)、ガリウムヒ素(GaAs)、窒化ガリウム(GaN)、インジウムリン(InP)等の二元素半導体基板、三元系以上の多元系半導体基板、ガラス、セラミック、(絶縁性)プラスチック、(絶縁性)コム、(絶縁性)高分子樹脂等の絶縁性基板、あるいは、金属(鉄、銅、亜鉛、チタン、タングステン、モリブデン、ニッケル、クロウム、アルミニウム、各種合金)、導電性プラスチック、導電性ゴム、導電性高分子樹脂等の導電体基板である。或いは、これらの基板を重ねた基板、たとえば貼り合わせ基板でも良い。SOI(Silicon On Insulator)基板でも良い。 FIG. 12 is a diagram showing a manufacturing process of the microphone device or the acceleration sensor device of the present invention. As shown in FIG. 12A, an insulating film 402 is formed on a first surface (also referred to as a front surface or a main surface) 401-S1 of a substrate 401. The substrate 401 is a single element semiconductor substrate such as silicon (Si), germanium, or carbon (or diamond), or two elements such as silicon carbide (SiC), gallium arsenide (GaAs), gallium nitride (GaN), or indium phosphide (InP). Insulating substrates such as semiconductor substrates, multi-component semiconductor substrates of ternary or higher, glass, ceramic, (insulating) plastic, (insulating) combs, (insulating) polymer resins, or metals (iron, copper, Zinc, titanium, tungsten, molybdenum, nickel, chromium, aluminum, various alloys), conductive plastics, conductive rubber, conductive polymer resins, and other conductive substrates. Alternatively, a substrate in which these substrates are stacked, for example, a bonded substrate may be used. An SOI (Silicon On Insulator) substrate may be used.

基板は円形状、矩形状等の形状で、円形状であれば1インチ直径以上、矩形状であれば1インチ□以上であれば実用的であるが、大きいサイズほど取れ個数(チップ)が増える。また他のデバイス、たとえばICやLSIと同じ基板であれば、基板は半導体基板となる。基板の厚みは、0.1mm〜1.0mm程度が扱いやすいが、特に限定されず、0.1mmより薄い基板でも良いし、1.0mmより厚い基板でも良い。 The substrate has a circular shape, a rectangular shape, etc. If the circular shape is 1 inch diameter or more, if the rectangular shape is 1 inch □ or more, it is practical, but the larger the number, the larger the number of chips (chips). . In addition, if the substrate is the same as that of other devices such as an IC or LSI, the substrate is a semiconductor substrate. The thickness of the substrate is easy to handle in the range of about 0.1 mm to 1.0 mm, but is not particularly limited, and may be a substrate thinner than 0.1 mm or a substrate thicker than 1.0 mm.

絶縁膜402上に感光性膜404を形成し、露光法を用いて必要な窓開けを行なう。絶縁膜402は、感光性膜404の窓開けをしやすくする目的や、この後の基板401のエッチング時のマスクとなる目的や、あるいは基板401を保護する目的であるが、絶縁膜402がなくてもこれらの目的を実現できれば形成しなくても良い。絶縁膜は、CVDやPVD等で積層するシリコン酸化膜(SiOx)、シリコン窒化膜(SiNy)、シリコン酸窒化膜(SiOxNy)等である。基板がシリコンである場合には熱酸化膜や熱窒化膜でも良い。絶縁膜402の厚みは、上記の目的によって異なるが、約0.1μm〜2μmである。もちろん、上記の目的を達成できれば、これよりも薄くても良いし、厚くても良い。尚、基板401の第2面(裏面または副面とも言う)401−S2上にも絶縁膜403を積層しても良い。特に基板401の反り防止には、第1面と同程度の絶縁膜を形成すると良い。 A photosensitive film 404 is formed on the insulating film 402 and necessary windows are opened using an exposure method. The insulating film 402 has a purpose of facilitating opening of the window of the photosensitive film 404, a purpose of becoming a mask when the substrate 401 is etched thereafter, or a purpose of protecting the substrate 401. However, the insulating film 402 is not provided. However, it may not be formed if these purposes can be realized. The insulating film is a silicon oxide film (SiOx), a silicon nitride film (SiNy), a silicon oxynitride film (SiOxNy) or the like that is laminated by CVD, PVD, or the like. When the substrate is silicon, a thermal oxide film or a thermal nitride film may be used. The thickness of the insulating film 402 is about 0.1 μm to 2 μm, although it varies depending on the purpose. Of course, it may be thinner or thicker as long as the above object can be achieved. Note that the insulating film 403 may be stacked over a second surface (also referred to as a back surface or a sub surface) 401 -S 2 of the substrate 401. In particular, in order to prevent the substrate 401 from warping, an insulating film having the same degree as that of the first surface is preferably formed.

感光性膜404は、たとえばフォトレジスト膜や感光性シートである。感光性膜404の厚みは、基板401をどの程度の深さまでエッチングするかということや、基板401のエッチング時のエッチング選択比(すなわち、基板401のエッチング速度と感光性膜404のエッチング速度の比)、エッチング速度のバラツキ等によって決定する。たとえば、基板401のエッチング量(貫通孔の深さ、あるいは凹部(貫通孔ではなく、途中で止める場合)の深さで、貫通孔の場合は基板の厚みに相当する)が400μm、基板401と感光性膜404のエッチング選択比が50、絶縁膜402の厚みが1μm、絶縁膜402と感光性膜404のエッチング選択比が10であるとき、まず絶縁膜1μmを完全にエッチングするときに感光性膜404は約0.1μmエッチングされ、基板を400μmエッチングするときに感光性膜404は約8μmエッチングされる。バラツキを10%とすれば、感光性膜404は約10μmの厚みがあれば良い。以上から、基板401と感光性膜404とのエッチング選択比を大きくすることが重要である。 The photosensitive film 404 is, for example, a photoresist film or a photosensitive sheet. The thickness of the photosensitive film 404 refers to the depth to which the substrate 401 is etched, and the etching selectivity when etching the substrate 401 (that is, the ratio of the etching rate of the substrate 401 to the etching rate of the photosensitive film 404). ), Determined by variations in etching rate, and the like. For example, the etching amount of the substrate 401 (the depth of the through-hole or the depth of the concave portion (not the through-hole but when stopped in the middle), which corresponds to the thickness of the substrate in the case of the through-hole) is 400 μm, When the etching selectivity of the photosensitive film 404 is 50, the thickness of the insulating film 402 is 1 μm, and the etching selectivity of the insulating film 402 and the photosensitive film 404 is 10, the first photosensitive film is photosensitive when the insulating film 1 μm is completely etched. The film 404 is etched by about 0.1 μm, and the photosensitive film 404 is etched by about 8 μm when the substrate is etched by 400 μm. If the variation is 10%, the photosensitive film 404 may have a thickness of about 10 μm. From the above, it is important to increase the etching selectivity between the substrate 401 and the photosensitive film 404.

感光性膜404の窓開けは、中央の貫通孔(マイクロホンデバイスでは音波導入用貫通孔)405−1およびコンデンサ用の貫通孔405−2や405−3を形成ずる領域における感光性膜を除去する。感光性膜がポジ型の場合にはこの領域には光をあてて、感光性膜を残す部分に光を当てない。感光性膜がネガ型の場合にはこの逆である。このためのマスクやレチクルを使用して露光する。光には、X線、γ線等の電磁波、紫外線、可視光等を言う。また電子線も含むものとする。感光性膜を露光後、現像液により必要な部分を残し不要な部分を除去して、感光性膜404のパターニングを行なう。感光性膜の形状は、下地のエッチングを感光性膜のパターンにできるだけ忠実に行なうために、垂直形状が望ましい。 Opening of the photosensitive film 404 removes the photosensitive film in the region where the central through hole (through hole for sound wave introduction in the microphone device) 405-1 and the through holes 405-2 and 405-3 for the capacitor are formed. . When the photosensitive film is a positive type, light is applied to this region, and light is not applied to a portion where the photosensitive film is left. The opposite is true when the photosensitive film is negative. Exposure is performed using a mask or reticle for this purpose. Light refers to electromagnetic waves such as X-rays and γ-rays, ultraviolet rays, visible light, and the like. It also includes electron beams. After the photosensitive film is exposed, the photosensitive film 404 is patterned by leaving a necessary part with a developer and removing an unnecessary part. The shape of the photosensitive film is desirably a vertical shape in order to perform etching of the base as faithfully as possible to the pattern of the photosensitive film.

次に図12(b)に示すように、感光性膜404をマスクにして窓開けされた領域405−1、2、3等における絶縁膜402のエッチングを行なう。この絶縁膜のエッチングも感光性膜404にできるだけ忠実に垂直なエッチングを行なうことが望ましい。たとえば、シリコン酸化膜(SiOx)のエッチングでは、CHF3ガスや、C2F6+H2ガス等を用いたRIE(反応性ドライエッチング)により垂直パターンに近い異方性エッチングを行なうことができる。 Next, as shown in FIG. 12B, the insulating film 402 is etched in the regions 405-1, 2, 3, etc. opened with the photosensitive film 404 as a mask. It is desirable to etch the insulating film as faithfully as possible to the photosensitive film 404 as well. For example, when etching a silicon oxide film (SiOx), anisotropic etching close to a vertical pattern can be performed by RIE (reactive dry etching) using CHF3 gas, C2F6 + H2 gas, or the like.

絶縁膜402をエッチングした後、感光性膜404の開口部405−1、2、3等において、露出した基板401をエッチングし、貫通孔406(406−1、406−2、406−3)を作製する。貫通孔406(406−1、406−2、406−3)および基板側壁401−1、401−2はできるだけ正確に形成する必要があるので、略垂直感光性膜パターンに忠実に形成することが望ましい。(サイドエッチングする場合も、サイドエッチング量ができるだけ正確にコントロールされることが望ましい。)基板が単結晶シリコンの場合(いわゆる、シリコンウエハ)、基板側壁401−1および401−2の幅w1は、約1μm〜20μm、貫通孔(または凹部)の深さは約50μm〜1000μmであるから、可能な限りサイドエッチングの少ない垂直エッチングが望ましい。 After the insulating film 402 is etched, the exposed substrate 401 is etched in the openings 405-1, 2, 3 and the like of the photosensitive film 404, and the through holes 406 (406-1, 406-2, 406-3) are formed. Make it. The through holes 406 (406-1, 406-2, 406-3) and the substrate side walls 401-1, 401-2 need to be formed as accurately as possible, and can be formed faithfully to the substantially vertical photosensitive film pattern. desirable. (In the case of side etching, it is desirable to control the amount of side etching as accurately as possible.) When the substrate is single crystal silicon (so-called silicon wafer), the width w1 of the substrate side walls 401-1 and 401-2 is: Since about 1 μm to 20 μm and the depth of the through hole (or recess) is about 50 μm to 1000 μm, vertical etching with as little side etching as possible is desirable.

このようなエッチングとしてたとえば深堀りRIE(DEEP RIE)がある。たとえば高密度プラズマを使い、低温に冷やしてエッチングする方法や、ボッシュプロセス法がある。その他種々の方法も本プロセスに採用できる。基板401をすべてエッチングして貫通孔を形成する場合、オーバーエッチングを10%程度行なうので、絶縁膜403も除去される可能性が大きい。(図12(b)では残している。)従って、貫通孔を形成する場合は、絶縁膜403も含めて完全にエッチングするプロセスが望ましい。この場合、十分なオーバーエッチングを行なうことができるので、基板401の第2面401−S2まで完全に貫通した貫通孔を形成することができる。 An example of such etching is deep RIE (DEEP RIE). For example, there are a method of etching by using high-density plasma, cooling to a low temperature, and a Bosch process method. Various other methods can also be employed in this process. When the through-hole is formed by etching all of the substrate 401, the over-etching is performed about 10%, so that the insulating film 403 is also likely to be removed. (It is left in FIG. 12B.) Therefore, when forming the through hole, a process of completely etching including the insulating film 403 is desirable. In this case, since sufficient over-etching can be performed, a through-hole that completely penetrates to the second surface 401-S2 of the substrate 401 can be formed.

貫通孔を形成する場合、基板側壁404−2や404−3はアスペクト比が大きいので、不安定になる場合もあるので、あらかじめ第2面側に薄板410を付着させておくこともできる。この薄板410は、ガラス、セラミック、プラスチック、高分子材料等の絶縁体基板が望ましいが、構造やプロセスを工夫すれば導電体基板や半導体基板でも使用できる。基板401の第2面401−S2に絶縁膜403を形成後に薄板410を付着させても良い。基板401の深堀りエッチングのときに、基板401と薄板410とのエッチング選択比を大きくする条件を用いれば、薄板410をエッチングする量を小さくすることができるので、薄板410にも貫通孔が開くこともない。 When the through holes are formed, the substrate sidewalls 404-2 and 404-3 have a large aspect ratio and may become unstable. Therefore, the thin plate 410 can be attached to the second surface side in advance. The thin plate 410 is preferably an insulating substrate made of glass, ceramic, plastic, polymer material or the like, but can also be used as a conductive substrate or a semiconductor substrate if the structure or process is devised. The thin plate 410 may be attached after the insulating film 403 is formed on the second surface 401-S2 of the substrate 401. When deep etching is performed on the substrate 401, if the conditions for increasing the etching selectivity between the substrate 401 and the thin plate 410 are used, the amount of etching the thin plate 410 can be reduced, so that a through-hole is also opened in the thin plate 410. There is nothing.

基板401に薄板410を付着させる方法として、たとえば接着剤を用いる方法、常温接合や高温融着法、あるいは静電接合など種々の付着方法を使用できる。たとえば、基板がシリコン基板の場合、薄板410としてガラス基板を用いて陽極接合方式で静電接合をすることができる。基板401をエッチングしたときに、感光性膜404がなくならないようにすることが望ましい。ただし、絶縁膜402を形成しておけば、基板401にダメッジが入ることもない。 As a method for attaching the thin plate 410 to the substrate 401, for example, various methods such as a method using an adhesive, a room temperature bonding, a high temperature fusion method, or an electrostatic bonding can be used. For example, when the substrate is a silicon substrate, electrostatic bonding can be performed by an anodic bonding method using a glass substrate as the thin plate 410. It is desirable that the photosensitive film 404 is not lost when the substrate 401 is etched. However, if the insulating film 402 is formed, the substrate 401 is not damaged.

次にアッシングや感光性膜剥離液等を用いて感光性膜404を除去する。その後、絶縁膜407を形成する。この絶縁膜は、シリコン酸化膜(SiOx)、シリコン窒化膜(SiNy)やシリコン酸窒化膜(SiOxNy)等で、CVD法やPVD法で積層する。熱酸化法を用いても良い。絶縁膜407は貫通孔406(406−1、2、3)の内部にも積層される。次に、導電体膜408を積層する。絶縁膜407は貫通孔406(406−1、2、3)の内部、基板側壁401(401−1,2)や基板401の表面を保護したり、導電体膜408と基板401との電気的接触を防止することなどを目的として積層される。絶縁膜407の膜厚は約0.1〜2.0μmである。上記の目的が達成できれば積層する必要はない。たとえば、基板401が絶縁基板であるときは、貫通孔406(406−1,2,3)を形成した後に、絶縁膜407を形成せずに導電体膜408を積層できる。導電体膜の厚みは約0.1μm〜2.0μmである。貫通孔406の内部まで積層する必要があるので、基板401の表面上はある程度厚く積層する必要がある。 Next, the photosensitive film 404 is removed using ashing, a photosensitive film peeling solution, or the like. Thereafter, an insulating film 407 is formed. This insulating film is a silicon oxide film (SiOx), a silicon nitride film (SiNy), a silicon oxynitride film (SiOxNy), or the like, and is laminated by a CVD method or a PVD method. A thermal oxidation method may be used. The insulating film 407 is also laminated inside the through hole 406 (406-1, 2, 3). Next, a conductor film 408 is stacked. The insulating film 407 protects the insides of the through holes 406 (406-1, 2, 3), the substrate side walls 401 (401-1, 2) and the surface of the substrate 401, and electrically connects the conductor film 408 and the substrate 401. Laminated for the purpose of preventing contact. The film thickness of the insulating film 407 is about 0.1 to 2.0 μm. If the above purpose can be achieved, there is no need to laminate. For example, when the substrate 401 is an insulating substrate, the conductor film 408 can be stacked without forming the insulating film 407 after forming the through holes 406 (406-1, 2, 3). The thickness of the conductor film is about 0.1 μm to 2.0 μm. Since it is necessary to laminate the inside of the through hole 406, it is necessary to laminate the surface of the substrate 401 to be thick to some extent.

導電体膜408は、アルミニウム、銅、タングステン、ニッケル、チタン、クロウム、金、銀、亜鉛、鉛、スズ等の金属や合金、あるいは窒化チタン、窒化タンタル、導電性多結晶シリコン膜、導電性アモルファスシリコン膜、導電性高分子、導電性ゴム等である。貫通孔406(406−1,2、3)の内部にも積層する必要があるので、CVDやPVD、イオンプレーテイング、メッキ等によって積層することができる。次に感光性膜409を形成し、必要な窓開けを行なう。容量空間となる貫通孔406(406−2、3)において、基板側壁401(401−1、2)側の導電体膜はコンデンサの一方の電極となり、基板側壁401(401−1、2)と対向する貫通孔406(406−2、3)を囲む基板401側の導電体膜はコンデンサの他方の電極となるので、これらの電極間を分離する必要がある。貫通孔406(406−2、3)の底部406−2B、406−3B等に形成された感光性膜409は除去する。また、基板側壁401(401−1、2)側とこれと対向する基板401をつなぐ基板401があるときは、この部分にも導電体膜膜408が積層されているので、この部分における感光性膜409を除去する。コンデンサの電極となる部分や電極を引き出すための配線部分や、その他必要な配線を形成する部分の感光性膜は残しておく。感光性膜409の厚みは約0.1μm〜3μmであるが、貫通孔底部はこれらの値よりも厚くなる場合がある。露光用の光が入る厚みがあれば良い。 The conductor film 408 is formed of a metal or alloy such as aluminum, copper, tungsten, nickel, titanium, chromium, gold, silver, zinc, lead, tin, or titanium nitride, tantalum nitride, conductive polycrystalline silicon film, conductive amorphous A silicon film, a conductive polymer, a conductive rubber, or the like. Since it is necessary to laminate also inside the through-hole 406 (406-1, 2, 3), it can laminate | stack by CVD, PVD, ion plating, plating, etc. Next, a photosensitive film 409 is formed and necessary windows are opened. In the through hole 406 (406-2, 3) serving as a capacitor space, the conductor film on the substrate side wall 401 (401-1, 2) side becomes one electrode of the capacitor, and the substrate side wall 401 (401-1, 2) and Since the conductive film on the substrate 401 side that surrounds the opposing through-holes 406 (406-2 and 3) serves as the other electrode of the capacitor, it is necessary to separate these electrodes. The photosensitive film 409 formed on the bottom portions 406-2B and 406-3B of the through holes 406 (406-2 and 3) is removed. In addition, when there is a substrate 401 that connects the substrate side wall 401 (401-1, 2) side and the substrate 401 opposite to the substrate 401, the conductive film 408 is also laminated on this portion. The film 409 is removed. The photosensitive film of the part which becomes the electrode of the capacitor, the wiring part for drawing out the electrode, and the part where other necessary wiring is formed is left. The thickness of the photosensitive film 409 is about 0.1 μm to 3 μm, but the bottom of the through hole may be thicker than these values. It only needs to have a thickness that allows exposure light to enter.

また、中央の貫通孔406−1内の導電体膜408は本デバイスでは必要がないので、残しておいても良いし、除去しても良い。中央の貫通孔406−1内の導電体膜408を残す場合には、コンデンサの特性に影響を与えないようにする。加速度センサデバイスの場合には、基板側壁401−1や401−2を重くした方が良いので、コンデンサの特性に影響を与えないように残しておいても良い。感光性膜408を貫通孔内部にパターニングできるように形成するには、たとえば電着法を用いる。あるいは、ドライフィルムを基板表面に付着させてドライフィルムを軟化させて貫通孔内部に入れることができる。あるいは感光性膜をCVD法やPVD法で積層して貫通孔内部の基板側面に形成することもできる。 Further, the conductor film 408 in the central through-hole 406-1 is not necessary in this device, so it may be left or removed. When the conductor film 408 in the central through-hole 406-1 is left, the capacitor characteristics are not affected. In the case of an acceleration sensor device, it is better to make the substrate side walls 401-1 and 401-2 heavy, so that they may be left so as not to affect the characteristics of the capacitor. In order to form the photosensitive film 408 so as to be patterned inside the through hole, for example, an electrodeposition method is used. Alternatively, the dry film can be attached to the substrate surface to soften the dry film and put into the through hole. Or a photosensitive film | membrane can also be laminated | stacked by CVD method or PVD method, and can also be formed in the board | substrate side surface inside a through-hole.

感光性膜を形成した後、必要な熱処理または環境処理を行なって感光性の感度を高めておき、その後で露光する。貫通孔底部および貫通孔側面(側面がある場合、貫通孔が周囲でつながっている場合には側面はない)の感光性膜を除去すれば良いので、たとえば感光性膜がネガ型であれば、基板側壁401−1および401−2の側に形成された感光性膜、並びに基板側壁401−1および401−2と対向する基板401の側に形成された感光性膜に光を照射する。その他感光性膜を残したい部分に光を当てる。この後現像処理を行なえば、光を照射した部分の感光性膜を残すことができる。ポジ型の場合にはこの逆である。現像処理後必要なベークを行なう。露光は斜め露光法によって行なうことができる。(図12(c))次に、パターニングされた感光性膜をベークする。 After the formation of the photosensitive film, necessary heat treatment or environmental treatment is performed to increase the sensitivity of the photosensitivity, and then exposure is performed. Since it is only necessary to remove the photosensitive film on the bottom of the through hole and the side surface of the through hole (if there is a side surface, there is no side surface if the through hole is connected around), for example, if the photosensitive film is a negative type, Light is irradiated to the photosensitive film formed on the substrate side walls 401-1 and 401-2 and the photosensitive film formed on the side of the substrate 401 facing the substrate side walls 401-1 and 401-2. Light is applied to other areas where the photosensitive film is to be left. If development processing is performed thereafter, the photosensitive film in the portion irradiated with light can be left. The opposite is true for the positive type. Bake necessary after development. The exposure can be performed by an oblique exposure method. (FIG. 12C) Next, the patterned photosensitive film is baked.

次にパターニングされた感光性膜409をマスクにして導電体膜408をエッチングする。エッチングはウエットまたはドライエッチングを行なう。図12(d)は導電体膜408をエッチングし、感光性膜409をリムーブ後の状態を示す図である。貫通孔406−2において、コンデンサの一方の電極となる408−1および他方の電極となる408−2が形成される。また、貫通孔406−3において、コンデンサの一方の電極となる408−3および他方の電極となる408−4が形成される。また、中央の貫通孔406−1内の導電体膜は除去されている。各導電体膜電極はそれぞれ必要な配線が接続されている。 Next, the conductor film 408 is etched using the patterned photosensitive film 409 as a mask. Etching is wet or dry etching. FIG. 12D shows a state after the conductive film 408 is etched and the photosensitive film 409 is removed. In the through hole 406-2, 408-1 serving as one electrode of the capacitor and 408-2 serving as the other electrode are formed. In addition, in the through hole 406-3, 408-3 serving as one electrode of the capacitor and 408-4 serving as the other electrode are formed. Further, the conductor film in the central through hole 406-1 is removed. Necessary wiring is connected to each conductor film electrode.

次に、図12(e)に示すように、導電体膜408上に絶縁膜411が積層される。この絶縁膜411は導電体膜408を保護したり、水分等が付着して分離している導電体膜の間が短絡することを防止したりする役目を果たす。絶縁膜411は、たとえばシリコン酸化膜(SiOx)、シリコン窒化膜(SiNy)、シリコン酸窒化膜(SiOxNy)等であり、CVD法やPVD法で積層する。絶縁膜411の厚みは約0.5μm〜2μmである。 Next, as illustrated in FIG. 12E, an insulating film 411 is stacked on the conductor film 408. The insulating film 411 functions to protect the conductor film 408 and prevent a short circuit between the conductor films separated by moisture or the like. The insulating film 411 is, for example, a silicon oxide film (SiOx), a silicon nitride film (SiNy), a silicon oxynitride film (SiOxNy), etc., and is laminated by a CVD method or a PVD method. The thickness of the insulating film 411 is about 0.5 μm to 2 μm.

次に、図12(f)に示すように薄板413を貫通孔406を塞ぐように基板401上に付着させる。この付着は、たとえば接着剤や常温接合等で行なう。特に基板側壁401−1および401−2はこの薄板413で上部を規制される。この結果、基板側壁401−1および401−2は周囲を規制されたダイヤフラムとなり、音波振動や加速度によってこのダイヤフラムが変形する。薄板413は絶縁体基板が望ましいが、導電体膜や半導体基板でも使用できる。絶縁基板として、たとえばガラス基板を用いれば貫通孔内も観察できる。絶縁基板の厚みは約100μm〜1000μmであり、研磨やエッチング等でさらに薄くしても良い。貼り合わせ基板を薄板413として付着した後で、貼り合わせた厚い基板を取り除いて薄い基板を残しても良い。この場合は、上記の100μmよりさらに薄くでき、約10μm程度にすることも可能である。この薄板413は貫通孔を保護する役目も果たす。 Next, as shown in FIG. 12 (f), a thin plate 413 is attached on the substrate 401 so as to close the through hole 406. This adhesion is performed by, for example, an adhesive or normal temperature bonding. In particular, the upper sides of the substrate side walls 401-1 and 401-2 are restricted by the thin plate 413. As a result, the substrate side walls 401-1 and 401-2 become diaphragms whose surroundings are restricted, and the diaphragm is deformed by sound wave vibration and acceleration. The thin plate 413 is preferably an insulating substrate, but a conductive film or a semiconductor substrate can also be used. If, for example, a glass substrate is used as the insulating substrate, the inside of the through hole can be observed. The thickness of the insulating substrate is about 100 μm to 1000 μm, and may be further reduced by polishing or etching. After the bonded substrate is attached as the thin plate 413, the bonded thick substrate may be removed to leave a thin substrate. In this case, it can be made thinner than the above 100 μm, and can be about 10 μm. The thin plate 413 also serves to protect the through hole.

薄板413において必要な部分を除去する。たとえば、貫通孔406−1上をカバーしている薄板413には通気孔415(415−1、2)をあける。これらの通気孔415は、内部の圧力が変動しないようにすることが一つの目的である。あるいはこの通気孔415を通して内部に液体を入れることもできる。通気孔415のサイズは約1μm〜10μmであるが、貫通孔406−1の大きさや最適の液体導入口サイズ、最適の音波導入口サイズ、最適の通気口サイズにすれば良い。1つの通気孔415−1から貫通孔406−1内のエアー等を抜きながら、別の通気孔415−2から液体を入れると簡単に貫通孔406−1内へ液体を入れることができる。必要な量だけ液体を入れた後、通気孔415を塞げば、その後に液体が外へ漏れることもない。また音波を貫通孔406−1内へ導入する場合にも最適の通気孔の大きさを選定すれば良い。 A necessary portion of the thin plate 413 is removed. For example, vent holes 415 (415-1, 2) are formed in the thin plate 413 covering the through hole 406-1. The purpose of these vent holes 415 is to prevent the internal pressure from fluctuating. Alternatively, liquid can be put inside through the vent hole 415. The size of the vent hole 415 is about 1 μm to 10 μm, but the size of the through hole 406-1, the optimum liquid inlet size, the optimum sound wave inlet size, and the optimum vent size may be used. Liquid can be easily put into the through-hole 406-1 by putting liquid from another vent 415-2 while removing air or the like in the through-hole 406-1 from one vent 415-1. After filling the necessary amount of liquid, if the vent hole 415 is closed, then the liquid will not leak outside. Moreover, what is necessary is just to select the optimal magnitude | size of a vent hole also when introduce | transducing a sound wave into the through-hole 406-1.

貫通孔406−2、406−3をカバーする薄板413にも通気口416(416−1、2)を空けることが望ましい。これらの通気口によって、基板側壁401−1や401−2の変形によって貫通孔406−2、3内の気圧を一定に保持することができる。通気口416(416−1,2)のサイズは約1μm〜10μmであるが、貫通孔406−2、3のサイズに合わせて適宜選択すれば良い。 It is desirable that vent holes 416 (416-1, 2) are also opened in the thin plate 413 covering the through holes 406-2, 406-3. With these vents, the atmospheric pressure in the through holes 406-2 and 3 can be kept constant by the deformation of the substrate side walls 401-1 and 401-2. The size of the vent 416 (416-1, 2) is about 1 μm to 10 μm, but may be appropriately selected according to the size of the through holes 406-2, 3.

さらに、外部への電極取り出し領域417(417−1、2)の薄板413も除去しておく。その後、絶縁膜411の必要な部分を除去して導電体膜408のコンタクト部分418(418−1、2)を形成する。このコンタクト418にさらに必要な配線を接続したり、ワイヤボンディングしたり、バンプを接続したりすることができる。薄板413の除去部分415、416、417は薄板413を付着した後、フォトリソ法を用いてパターニングして薄板413の必要な部分をエッチング(ドライまたはウエット)したり、レーザー除去したり、液体ジェット除去などによって除去できる。或いは、あらかじめ必要な部分を窓開けした薄板413を付着させても良い。あるいは、通気孔等は薄板410に設けることもできる。 Further, the thin plate 413 in the electrode extraction region 417 (417-1, 2) to the outside is also removed. Thereafter, necessary portions of the insulating film 411 are removed, and contact portions 418 (418-1, 2) of the conductor film 408 are formed. Necessary wiring can be connected to the contact 418, wire bonding, or bumps can be connected. The removed portions 415, 416, and 417 of the thin plate 413 are attached to the thin plate 413 and then patterned using a photolithographic method to etch (dry or wet) the necessary portions of the thin plate 413, remove the laser, or remove the liquid jet. It can be removed by etc. Alternatively, a thin plate 413 in which necessary windows are opened in advance may be attached. Alternatively, a vent hole or the like can be provided in the thin plate 410.

上記した本発明のデバイスのプロセスから容易に分かるように、基板401がシリコン基板等の半導体基板であるときは、ICやトランジスタ等と一緒に搭載することができる。従って、加速度検出用回路や音波検出用回路などを有するICに本発明のデバイスを直接接続することによって、簡単に加速度や音波を検出できる。しかも、上記した絶縁膜や導電体膜はICやトランジスタに用いられるものと兼用できるので、同じプロセスを採用できプロセス上の負荷も少なく、安価なセンサを作製できる。さらに、貫通孔ではなくシリコン基板内に設けた凹部にすれば、第2面401−S2に付着した薄板410も必要がなくなる。 As can be easily understood from the above-described device process of the present invention, when the substrate 401 is a semiconductor substrate such as a silicon substrate, it can be mounted together with an IC, a transistor, or the like. Therefore, acceleration and sound waves can be easily detected by directly connecting the device of the present invention to an IC having an acceleration detection circuit, a sound wave detection circuit, and the like. In addition, since the above-described insulating film and conductor film can also be used for those used in ICs and transistors, the same process can be employed, and the load on the process can be reduced, so that an inexpensive sensor can be manufactured. Furthermore, if the concave portion provided in the silicon substrate is used instead of the through hole, the thin plate 410 attached to the second surface 401-S2 is not necessary.

図13は、コンデンサの電極を形成する別の方法を示す図である。図13に示す実施例では、基板はシリコン等の半導体基板とする。図13に示すセンサの構造は、中央に矩形状(断面が正方形状、立体的には直方体形状)の貫通孔431−1、その周囲に基板側壁421−1、2,3、4を挟んで4つの貫通孔431−2、3、4、5が配置された構造を有する。基板421に貫通孔431(431−1〜5)を形成した後、基板421上に絶縁膜432を形成する。この後絶縁膜上に感光性膜433を形成し、感光性膜433を露光し現像しパターニングする。この状態を示した図が図13である。この後にパターニングされた感光性膜433をマスクにした開口された部分の絶縁膜432をエッチング除去し基板421を露出させ、さらに露出した部分から拡散層を形成するプロセスとなる。 FIG. 13 is a diagram showing another method of forming the electrode of the capacitor. In the embodiment shown in FIG. 13, the substrate is a semiconductor substrate such as silicon. The sensor structure shown in FIG. 13 has a through-hole 431-1 having a rectangular shape (a square cross section, three-dimensionally a rectangular parallelepiped shape) in the center, and substrate side walls 421-1, 2, 3, 4 sandwiched around it. It has a structure in which four through holes 431-2, 3, 4, and 5 are arranged. After the through holes 431 (431-1 to 5-1) are formed in the substrate 421, an insulating film 432 is formed on the substrate 421. Thereafter, a photosensitive film 433 is formed on the insulating film, and the photosensitive film 433 is exposed, developed, and patterned. FIG. 13 shows this state. Thereafter, the insulating film 432 in the opened portion using the patterned photosensitive film 433 as a mask is removed by etching, the substrate 421 is exposed, and a diffusion layer is formed from the exposed portion.

感光性膜433の開口部は容量空間となる貫通孔431(431−2〜5)の周りと、必要な拡散層を形成する部分である。図13は平面図(基板面に平行な上部から見た図)である。貫通孔431−5において、基板側壁421−4の側面431−5−1、これと対面する基板421の側面431−5−2、これらの側面と直交する側面431−5−3、431−5−4の4つの基板側面がある。これらの側面は絶縁膜で被覆されているが、電極となる基板側面431−5−1および431−5−2側の絶縁膜をエッチング除去するためにこの部分の感光性膜を開口する。また、残りの2つの基板側面431−5−3および431−5−4側の絶縁膜はエッチング除去しないので、感光性膜433(433−5−1、433−5−2)でカバーする。貫通孔431−5の底部431−5−5には基板421は存在しない。 The opening of the photosensitive film 433 is a portion around the through-hole 431 (431-2 to 5) serving as a capacity space and a necessary diffusion layer. FIG. 13 is a plan view (viewed from above parallel to the substrate surface). In the through hole 431-5, the side surface 431-5-1 of the substrate side wall 421-4, the side surface 431-5-2 of the substrate 421 facing this, the side surfaces 431-5-3, 431-5 orthogonal to these side surfaces. There are four substrate sides of -4. Although these side surfaces are covered with an insulating film, the photosensitive film in this portion is opened in order to etch away the insulating films on the side surfaces 431-5-1 and 431-5-2 serving as electrodes. The remaining two substrate side surfaces 431-5-3 and 431-5-4 are not removed by etching, and are therefore covered with photosensitive films 433 (433-5-1 and 433-5-2). There is no substrate 421 at the bottom 431-5-5 of the through hole 431-5.

薄板を付着させているときは薄板が存在し、その上に絶縁膜432が形成されている。薄板が絶縁体である場合には、絶縁膜432がなくなっても拡散層は形成されたとしても導電性はないので特に問題はない。薄板が半導体の場合は、薄板と基板421との間に絶縁膜を挟んでおけばコンデンサ電極が導通することはない。貫通孔ではなく凹部である場合には、基板421が半導体基板であるから、絶縁膜432がなくなり拡散層が形成されるとコンデンサの電極間が導通するので、凹部431−5の底部431−5−5上の絶縁膜432を残す必要がある。従って、凹部431−5の底部431−5−5上においても感光性膜を形成しておく。 When the thin plate is adhered, the thin plate exists and the insulating film 432 is formed thereon. In the case where the thin plate is an insulator, even if the insulating film 432 is eliminated, there is no particular problem because the diffusion layer is not conductive even if the diffusion layer is formed. When the thin plate is a semiconductor, the capacitor electrode does not conduct when an insulating film is sandwiched between the thin plate and the substrate 421. When the substrate is not a through-hole but a recess, the substrate 421 is a semiconductor substrate. Therefore, when the insulating film 432 is removed and a diffusion layer is formed, conduction between the electrodes of the capacitor is established, so the bottom 431-5 of the recess 431-5 It is necessary to leave the insulating film 432 on −5. Therefore, a photosensitive film is also formed on the bottom 431-5-5 of the recess 431-5.

基板421の表面において、基板側壁421−4における貫通孔431−5の側面側の平面421−4−1、これと対向する基板421−8における貫通孔431−5の側面側の平面421−8−1の部分を、図13に示すように開口する。また、これらと接続し配線領域となる部分435、436も感光性膜433は開口しておく。貫通孔431−2〜4においても同様である。 On the surface of the substrate 421, the flat surface 421-4-1 on the side surface side of the through hole 431-5 in the substrate side wall 421-4, and the flat surface 421-8 on the side surface side of the through hole 431-5 in the substrate 421-8 opposite thereto. The portion of -1 is opened as shown in FIG. Further, the photosensitive film 433 is also opened in the portions 435 and 436 that are connected to these and become wiring regions. The same applies to the through holes 431-2 to 431-4.

次に、感光性膜433をマスクにして、感光性膜433のない部分における絶縁膜432をエッチング除去する。この絶縁膜432のエッチングはウエットエッチングや等方性ドライエッチングで行なう。絶縁膜432がシリコン酸化膜(SiOx)の場合は、緩衝フッ酸溶液(BHF)や希釈フッ酸溶液等のウエットエッチング、あるいはCF4やC2F6ガス等を用いたプラズマエッチングを使用する。このエッチングによって、感光性膜433のない部分において、半導体基板(たとえば、シリコン基板)が露出する。 Next, using the photosensitive film 433 as a mask, the insulating film 432 in the portion where the photosensitive film 433 is not present is removed by etching. The insulating film 432 is etched by wet etching or isotropic dry etching. When the insulating film 432 is a silicon oxide film (SiOx), wet etching such as buffered hydrofluoric acid solution (BHF) or diluted hydrofluoric acid solution, or plasma etching using CF4, C2F6 gas, or the like is used. By this etching, a semiconductor substrate (for example, a silicon substrate) is exposed in a portion where the photosensitive film 433 is not present.

次に感光性膜433をリムーブして、半導体基板の導電型と逆の導電型の不純物元素を拡散する。たとえば、シリコン基板がP型の場合は、N型のリン、アンチモン、ヒ素などを拡散する。シリコン基板がN型の場合は、P型のホウ素(B)などを拡散する。これらの拡散方法として、まずプリデポを行なってから拡散用熱処理を行なう方法、不純物元素を含む絶縁膜(たとえば、PSGやBSG)を積層してから拡散熱処理を行なう方法、あるいはイオン注入してから活性および拡散熱処理を行なう方法がある。これらの不純物元素の拡散処理によって、絶縁膜432のない基板が露出している領域(イオン注入拡散法の場合は、絶縁膜432が全部またはある程度残っていても良い。)において、不純物拡散層が形成される。 Next, the photosensitive film 433 is removed, and an impurity element having a conductivity type opposite to that of the semiconductor substrate is diffused. For example, when the silicon substrate is P-type, N-type phosphorus, antimony, arsenic, etc. are diffused. When the silicon substrate is N-type, P-type boron (B) or the like is diffused. As these diffusion methods, first, after pre-deposition, a diffusion heat treatment is performed, an insulating film containing an impurity element (for example, PSG or BSG) is stacked, a diffusion heat treatment is performed, or ions are implanted and activated. And a method of performing diffusion heat treatment. In the region where the substrate without the insulating film 432 is exposed by the diffusion treatment of these impurity elements (in the case of the ion implantation diffusion method, the insulating film 432 may be left entirely or to some extent). It is formed.

この不純物拡散層の不純物濃度は、10×1019/cm3〜10×1022/cm3程度であり、抵抗率も約0.02Ωcm以下と小さくなるので、配線や電極として使用できる。この結果、導電体膜を形成しなくても、貫通孔431(431−2〜5)において、基板側壁421(421−1〜4)の側面およびこれらと対面する基板側面が電極となりコンデンサを形成できる。たとえば、貫通孔431−5において、側面領域421−4−1と421−8−1でコンデンサを形成し、拡散配線層435および436に電圧を印加すれば静電容量を測定できる。図13に示す構造では、コンデンサ電極としての導電体膜の積層は不要である。 The impurity concentration of this impurity diffusion layer is about 10 × 10 19 / cm 3 to 10 × 10 22 / cm 3 and the resistivity is as small as about 0.02 Ωcm or less, so that it can be used as a wiring or an electrode. As a result, even if no conductor film is formed, in the through holes 431 (431-2 to 5), the side surfaces of the substrate side walls 421 (421-1 to 4) and the side surfaces of the substrate facing these serve as electrodes to form capacitors. it can. For example, the capacitance can be measured by forming capacitors in the side holes 421-4-1 and 421-8-1 in the through hole 431-5 and applying a voltage to the diffusion wiring layers 435 and 436. In the structure shown in FIG. 13, it is not necessary to stack a conductor film as a capacitor electrode.

図14は、円環状の構造を有する本発明のセンサにおいて、拡散層をコンデンサ電極に用いる場合の構造および製造方法を示す図である。本センサは、中央の円形状貫通孔452−1、これを囲む基板側壁451−1、さらにそれを囲む円環状の貫通孔452−2、これを囲む厚い基板を有する。貫通孔452を形成後、絶縁膜455を形成し、さらに絶縁膜455上に感光性膜457を形成している。絶縁膜455は基板451の表面および貫通孔452内部など全面に積層している。感光性膜457は必要なパターニングをしている。 FIG. 14 is a diagram showing a structure and a manufacturing method when a diffusion layer is used for a capacitor electrode in the sensor of the present invention having an annular structure. This sensor has a central circular through-hole 452-1, a substrate side wall 451-1 surrounding the circular through-hole 452-1, an annular through-hole 452-2 surrounding it, and a thick substrate surrounding it. After the through hole 452 is formed, an insulating film 455 is formed, and a photosensitive film 457 is formed on the insulating film 455. The insulating film 455 is stacked over the entire surface such as the surface of the substrate 451 and the inside of the through hole 452. The photosensitive film 457 is subjected to necessary patterning.

基板側壁451−1は、本実施形態では感光性膜457を形成していない。(現像して除去している。)(尚、基板側壁451−1は、感光性膜457でパターニングする方法もある。)貫通孔452−2の外側を取り囲んでいる基板451−2の側面および表面上に形成された絶縁膜455において感光性膜457をパターニングしている。すなわち、この部分には電極を分割して形成する必要があるので、それに対応した感光性膜457のパターニングを行なっている。また基板451の表面においても配線等を形成するために感光性膜457のパターニングをしている。貫通孔452−2の外側の基板側面およびそれにつながる基板451−2の表面部分451−2−1、2、3、・・・において感光性膜457を除去し、これらの間に感光性膜457のパターン457−1、2、3、4、・・・を形成する。451−2−1、2,3、・・・は互いにつながらないようにする必要がある。この部分が個々のコンデンサの電極となるからである。 In the present embodiment, the photosensitive film 457 is not formed on the substrate side wall 451-1. (Developed and removed.) (There is also a method of patterning the substrate side wall 451-1 with the photosensitive film 457.) The side surface of the substrate 451-2 surrounding the outside of the through hole 452-2 and In the insulating film 455 formed on the surface, the photosensitive film 457 is patterned. That is, since it is necessary to divide and form an electrode in this part, the photosensitive film 457 corresponding to it is patterned. The photosensitive film 457 is also patterned on the surface of the substrate 451 in order to form wirings and the like. The photosensitive film 457 is removed from the side surface of the substrate outside the through-hole 452-2 and the surface portions 451-2-1, 2, 3,... Of the substrate 451-2 connected thereto, and the photosensitive film 457 is interposed therebetween. Pattern 457-1, 2, 3, 4,... 451-2, 1, 2, 3,... Must not be connected to each other. This is because this portion becomes an electrode of each capacitor.

感光性膜457をパターニングした後で、絶縁膜455をエッチング除去する。図14に示す実施形態では、基板側壁451−1に形成された絶縁膜もエッチング除去される。図14に示す場合も基板は半導体(たとえばシリコン)であり、基板451の裏面に付着した薄板はガラス基板やセラミック基板等の絶縁体であるから、貫通孔452の底部については絶縁膜455が除去されても特に問題はない。(尚、薄板を付着せずにこのプロセスを行なうこともできる。)感光性膜457がない部分における絶縁膜は除去され半導体基板が露出される。この後の不純物拡散プロセスで、これらの感光性膜457がない部分に不純物拡散層が形成される。尚、イオン注入で不純物元素を半導体基板中に導入する場合は、絶縁膜を一部または全部残しておいても良い。たとえば、451−2−1、2、3、・・・等に不純物拡散層が形成され、これらがコンデンサの一方の電極となる。またこれらの個々の電極・配線は互いに接続しないようにパターニングされている。コンデンサの他方の電極は基板側壁451−1である。多角形形状のセンサ等も同様の構造および方法で不純物拡散層を電極・配線とすることができる。 After patterning the photosensitive film 457, the insulating film 455 is removed by etching. In the embodiment shown in FIG. 14, the insulating film formed on the substrate side wall 451-1 is also removed by etching. Also in the case shown in FIG. 14, since the substrate is a semiconductor (eg, silicon) and the thin plate attached to the back surface of the substrate 451 is an insulator such as a glass substrate or a ceramic substrate, the insulating film 455 is removed at the bottom of the through hole 452. There is no particular problem. (Note that this process can also be performed without attaching a thin plate.) The insulating film in the portion where the photosensitive film 457 is not present is removed, and the semiconductor substrate is exposed. In the subsequent impurity diffusion process, an impurity diffusion layer is formed in a portion where the photosensitive film 457 is absent. Note that when the impurity element is introduced into the semiconductor substrate by ion implantation, part or all of the insulating film may be left. For example, an impurity diffusion layer is formed in 451-2-1, 2, 3,..., And these serve as one electrode of the capacitor. These individual electrodes / wirings are patterned so as not to be connected to each other. The other electrode of the capacitor is the substrate side wall 451-1. A polygonal sensor or the like can also use the impurity diffusion layer as an electrode / wiring with the same structure and method.

図15は、本発明の電荷蓄積型センサの構造を示す図である。この電荷蓄積型センサはたとえばマイクロホンに用いることができる。中央の貫通孔511(511−1)の周囲を基板側壁501(501−1、501−2)を囲んでいる。さらにその周囲を貫通孔511(511−2、511−3)が囲んでいる。その貫通孔を厚い基板501(501−3、4)が囲んでいる。貫通孔511(511−2,3)は容量空間となるコンデンサを形成し、その電極は、図13および図14に示した基板501内に形成した拡散層である。たとえば、貫通孔511(511−2)において、基板501(501−3)に形成した拡散層503(503−1)および基板側壁501(501−1)に形成した拡散層503が2つの電極となる。また、貫通孔511(511−3)において、基板501(501−4)に形成した拡散層503(503−2)および基板側壁501(501−2)に形成した拡散層503が2つの電極となる。 FIG. 15 is a diagram showing the structure of the charge storage type sensor of the present invention. This charge storage type sensor can be used for a microphone, for example. The substrate side wall 501 (501-1, 501-2) is surrounded around the central through hole 511 (511-1). Further, a through hole 511 (511-2, 511-3) surrounds the periphery. A thick substrate 501 (501-3, 4) surrounds the through hole. The through holes 511 (511-2, 3) form a capacitor serving as a capacity space, and the electrode is a diffusion layer formed in the substrate 501 shown in FIGS. For example, in the through hole 511 (511-2), the diffusion layer 503 (503-1) formed on the substrate 501 (501-3) and the diffusion layer 503 formed on the substrate side wall 501 (501-1) are two electrodes. Become. In addition, in the through hole 511 (511-3), the diffusion layer 503 (503-2) formed on the substrate 501 (501-4) and the diffusion layer 503 formed on the substrate side wall 501 (501-2) include two electrodes. Become.

拡散層503上に2層の絶縁膜513および絶縁膜515が形成されている。絶縁膜513はシリコン酸化膜(SiOx)で、絶縁膜515はシリコン窒化膜(SiNx)またはシリコン酸窒化膜(SiNyOx)である。さらにこのシリコン窒化(SiNy)膜の上にシリコン酸化膜またはシリコン酸窒化膜(SiNyOx)を積層しても良い。このように二層膜または三層膜にすることによって、これらの膜中に電荷(マイナスまたはプラス)をトラップさせて(520で示す)、コンデンサ間に印加する電圧を下げることができる。たとえば、音波による基板側壁501(501−1、2)の変化量が小さい場合には、コンデンサの容量変化が小さくなるので検出が困難であるが、電圧レベルを上げることによって微小な変化量が検出可能となる。しかし、高電圧を外部から供給することは困難であるが、誘電体膜(エレクトレット)中に電荷を蓄積しておけば外部からの高電圧供給は不要となり、1〜5V程度の低電圧で本発明のマイクロホンデバイスを動作させることができる。 Two insulating films 513 and 515 are formed on the diffusion layer 503. The insulating film 513 is a silicon oxide film (SiOx), and the insulating film 515 is a silicon nitride film (SiNx) or a silicon oxynitride film (SiNyOx). Further, a silicon oxide film or a silicon oxynitride film (SiNyOx) may be laminated on the silicon nitride (SiNy) film. By forming a two-layer film or a three-layer film in this way, charges (minus or plus) can be trapped in these films (indicated by 520), and the voltage applied between the capacitors can be lowered. For example, when the change amount of the substrate side wall 501 (501-1, 2) due to the sound wave is small, it is difficult to detect because the capacitance change of the capacitor is small. However, a minute change amount is detected by increasing the voltage level. It becomes possible. However, it is difficult to supply a high voltage from the outside. However, if charges are accumulated in the dielectric film (electret), it is not necessary to supply a high voltage from the outside. The inventive microphone device can be operated.

コンデンサ電極である拡散層503への電圧供給は、図15に示す拡散層配線を基板表面まで引き出して、絶縁膜513および515にコンタクト孔517を形成してアルミニウム膜やポリシリコン膜等の導電体膜518で接続する。この後、これまでに説明した様に、保護膜となる絶縁膜を積層して、貫通孔511上に薄板をカバーする。シリコン酸化膜やシリコン窒化膜等の誘電体膜(絶縁体膜)513や515に電荷をトラップさせる方法として、シリコン酸化膜やシリコン窒化膜等を形成後のプロセスにおいて、X線照射法やコロナ放電法等を用いる方法がある。尚、絶縁膜513をシリコン窒化膜(SiNx)やシリコン酸窒化膜(SiNyOx)とし、絶縁膜515をシリコン酸化膜(SiOx)としても電荷蓄積が可能である。これらの絶縁膜は熱酸化や熱窒化で形成することもできるし、CVD法やPVD法によって積層することもできる。これらの絶縁膜の厚みは、好適には、シリコン酸化膜(SiOx)は50nm〜1000nm、シリコン窒化膜(SiNx)やシリコン酸窒化膜(SiNyOx)は10nm〜1000nmである。 The voltage is supplied to the diffusion layer 503, which is a capacitor electrode, by pulling out the diffusion layer wiring shown in FIG. Connect with membrane 518. Thereafter, as described above, an insulating film serving as a protective film is laminated, and a thin plate is covered on the through hole 511. As a method for trapping charges in dielectric films (insulator films) 513 and 515 such as a silicon oxide film and a silicon nitride film, an X-ray irradiation method or a corona discharge is used in a process after the silicon oxide film or the silicon nitride film is formed. There is a method using a method. It is to be noted that charge storage is possible even when the insulating film 513 is a silicon nitride film (SiNx) or a silicon oxynitride film (SiNyOx) and the insulating film 515 is a silicon oxide film (SiOx). These insulating films can be formed by thermal oxidation or thermal nitridation, or can be stacked by a CVD method or a PVD method. The thicknesses of these insulating films are preferably 50 nm to 1000 nm for silicon oxide films (SiOx) and 10 nm to 1000 nm for silicon nitride films (SiNx) and silicon oxynitride films (SiNyOx).

本発明のセンサは、基板としてシリコン等の半導体基板を用いることによって、ICやトランジスタと一緒の基板に搭載することができる。また、貫通孔形成や薄板付着プロセス以外の絶縁膜や導電体膜形成プロセスはICやトランジスタ製造プロセスと同時に行なうこともできる。貫通孔形成プロセスや薄板付着プロセスもICにも兼用することもできる。従って、本発明のセンサの特性(コンデンサの容量特性)を直接ICの演算処理回路へ接続し、音波信号や加速度を算出することもできる。このことは、センサとICを別個に作製し、実装基板にそれらを搭載し、それぞれの電極をワイヤボンディング等で接続する従来の手段と比較すれば、全体のコストを大幅に低減することができる。たとえば、それぞれのチップを作製するコストを低減することができ、実装面積を大幅に縮小でき、良品の判定を2つまとめて行なうことができ歩留まりを大幅に向上することができる。 The sensor of the present invention can be mounted on a substrate together with an IC and a transistor by using a semiconductor substrate such as silicon as a substrate. Further, the insulating film and conductor film forming process other than the through hole forming process and the thin plate attaching process can be performed simultaneously with the IC and transistor manufacturing process. The through-hole forming process and the thin plate attaching process can also be used for the IC. Therefore, the characteristics of the sensor of the present invention (capacitance characteristics of the capacitor) can be directly connected to the arithmetic processing circuit of the IC to calculate a sound wave signal and acceleration. This can greatly reduce the overall cost as compared with the conventional means in which the sensor and the IC are separately manufactured, mounted on the mounting substrate, and the respective electrodes are connected by wire bonding or the like. . For example, the cost of manufacturing each chip can be reduced, the mounting area can be greatly reduced, and two good products can be determined together, and the yield can be greatly improved.

本発明のセンサは、インプリントプロセスを用いて製造することができる。図16は本発明のセンサのインプリントプロセスによる製造方法を示す図である。これまでに述べた本発明のセンサはICやトランジスタ等の能動デバイスと一緒に基板内に製造するときは、シリコン基板等の半導体基板を基板側壁として用いている。これに対して本実施形態では、半導体基板内に凹部を形成し、その凹部にポリマーを充填して、インプリント法によってポリマー内に凹部(第2凹部)を形成する。この第2凹部がこれまでに述べた加速度センサやマイクロホンデバイスの貫通孔(凹部)に相当する。 The sensor of the present invention can be manufactured using an imprint process. FIG. 16 is a diagram showing a manufacturing method of the sensor according to the present invention by an imprint process. The sensor of the present invention described so far uses a semiconductor substrate such as a silicon substrate as a substrate side wall when manufactured in a substrate together with an active device such as an IC or a transistor. In contrast, in this embodiment, a recess is formed in the semiconductor substrate, the recess is filled with a polymer, and a recess (second recess) is formed in the polymer by an imprint method. This second recess corresponds to the through hole (recess) of the acceleration sensor or microphone device described so far.

図16(a)において、半導体基板611においてIC等の能動デバイスを作製する領域をA、本発明のセンサを作製する領域をBとする。領域Bにおいて、センサを形成する領域において基板611をエッチングして薄くする。これは、本発明のセンサ領域とA領域を同じレベルにすることと、ポリマーを厚く形成しやすくすることが目的である。 In FIG. 16A, a region where an active device such as an IC is manufactured in a semiconductor substrate 611 is A, and a region where a sensor of the present invention is manufactured is B. In the region B, the substrate 611 is etched and thinned in the region where the sensor is to be formed. The purpose of this is to make the sensor region and the A region of the present invention at the same level and to easily form a thick polymer.

図16(a)に示すように基板内の圧電デバイスを形成する領域611のB内に凹部614を形成する。フォトリソ法やインプリント法を用いてレジストパターンを形成して、ウエットエッチングまたはドライエッチングで凹部614を形成する。ポリマーが凹部614内に入りやすくするために凹部に斜面616(破線で示す)を形成しても良い。たとえば基板611が(100)シリコン基板の場合において、KOH溶液でエッチングすると傾斜した斜面{(111)面}を得ることができる。あるいはフッ硝酸系エッチング液によって等方性エッチングが可能であり、またドライエッチングでも等方性エッチングが可能である。 As shown in FIG. 16A, a recess 614 is formed in B of a region 611 where a piezoelectric device is formed in the substrate. A resist pattern is formed by using a photolithography method or an imprint method, and the concave portion 614 is formed by wet etching or dry etching. An inclined surface 616 (shown by a broken line) may be formed in the concave portion so that the polymer can easily enter the concave portion 614. For example, when the substrate 611 is a (100) silicon substrate, an inclined slope {(111) plane} can be obtained by etching with a KOH solution. Alternatively, isotropic etching is possible with a hydrofluoric acid-based etching solution, and isotropic etching is also possible by dry etching.

次に図16(b)に示すようにポリマー615を塗布等して凹部614に厚く積層する。ポリマー615を塗布前に基板611上に絶縁膜を形成しても良い。この後熱処理を行ない軟化させて、図16(d)に示すようにこのポリマー615にモールド617の凸状パターン619を押しつける。ポリマー615を硬化させた後モールド617を引き抜くと、基板611内の凹部領域614内の厚く積層したポリマー615内に凹部621が形成される。{図61(e)}このように基板611に凹部(第1凹部)614を形成して、この部分に塗布されたポリマー615内に凹部(第2凹部)621を形成することにより、半導体基板611内にセンサを形成することができる。 Next, as shown in FIG. 16 (b), a polymer 615 is applied and the like is thickly laminated in the recess 614. An insulating film may be formed over the substrate 611 before the polymer 615 is applied. Thereafter, heat treatment is performed to soften, and the convex pattern 619 of the mold 617 is pressed against the polymer 615 as shown in FIG. When the mold 617 is pulled out after the polymer 615 is cured, a recess 621 is formed in the thickly laminated polymer 615 in the recess region 614 in the substrate 611. {FIG. 61 (e)} In this way, a recess (first recess) 614 is formed in the substrate 611, and a recess (second recess) 621 is formed in the polymer 615 applied to this portion, thereby providing a semiconductor substrate. A sensor can be formed in 611.

図16(b)においてポリマー塗布前に絶縁膜を形成してポリマー615との密着性等を改良しても良い。ポリマー615はシート状のポリマーを付着させて軟化させて基板611内の凹部614へポリマーを入れても良い。凹部(第1凹部)614の深さは、センサの容量空間(第2凹部)の深さまたは中央の空洞(第2凹部)の深さによって決定する。これらの第2凹部の深さをH1としたとき、第1凹部の深さH0はH1より約1〜50μm深くするのが良い。(厳密には、H1には基板表面からの厚み分が加わる。)
ポリマー615は、硬化系から分類すれば、熱可塑性樹脂、熱硬化性樹脂、または紫外線硬化性樹脂である。たとえば、フッ素樹脂フィルム、ポリエチレンフィルム、PMMA(ポリメチルメタクリレート)、ポリカーボネート、ポリスチレン、アクリル樹脂、ABS樹脂、塩化ビニル、液晶ポリマー、ポリビニルアルコール(PVA)、ポリプロピレン(PP)、ポリエチレン(PE)、N−メチルー2−ピロリドン(NMP)、アクリル樹脂(PMMA)、ポリジメチルシロクサン(PDMS)、ポリイミド樹脂、ポリ乳酸、各種ゴム(天然ゴムや合成ゴム)、あるいはポリフッ化ビニリデン(PVDF)、フッ化ビニリデン−トリフルオロエチレン(VDF/TrFE)共重合体、フッ化ビニリデンテトラフルオロエチレン(VDF−TeFE)等の強誘電性高分子、シアン化ビニリデン−酢酸ビニル共重合体、ナイロン−11等の極性高分子等の圧電性高分子など種々の高分子材料である。
In FIG. 16 (b), an insulating film may be formed before polymer application to improve the adhesion to the polymer 615 and the like. The polymer 615 may be softened by attaching a sheet-like polymer, and the polymer may be put into the recess 614 in the substrate 611. The depth of the recess (first recess) 614 is determined by the depth of the sensor capacitive space (second recess) or the depth of the central cavity (second recess). When the depth of these second recesses is H1, the depth H0 of the first recess is preferably about 1 to 50 μm deeper than H1. (Strictly speaking, the thickness from the substrate surface is added to H1.)
The polymer 615 is a thermoplastic resin, a thermosetting resin, or an ultraviolet curable resin if classified from the curing system. For example, fluororesin film, polyethylene film, PMMA (polymethyl methacrylate), polycarbonate, polystyrene, acrylic resin, ABS resin, vinyl chloride, liquid crystal polymer, polyvinyl alcohol (PVA), polypropylene (PP), polyethylene (PE), N- Methyl-2-pyrrolidone (NMP), acrylic resin (PMMA), polydimethylsiloxane (PDMS), polyimide resin, polylactic acid, various rubbers (natural rubber and synthetic rubber), or polyvinylidene fluoride (PVDF), vinylidene fluoride Ferroelectric polymers such as trifluoroethylene (VDF / TrFE) copolymer, vinylidene fluoride tetrafluoroethylene (VDF-TeFE), vinylidene cyanide-vinyl acetate copolymer, polar polymers such as nylon-11, etc. of A variety of polymeric materials such as conductive polymers.

これらの材料を溶剤等で溶解した溶液を塗布・滴下してポリマー膜層を作り、必要ならプリベーク等した後にモールドをこのポリマー膜層615に押し入れる。その後、光硬化性樹脂であれば紫外線等の光照射を行ないポリマーを硬化させたり、熱硬化性樹脂であれば硬化温度以上の熱処理でポリマーを硬化させたり、熱軟化性(熱可塑性)樹脂であれば一度軟化温度以上にしてポリマーを軟化させた後軟化温度以下に温度を下げてポリマーを硬化させたりする。あるいは、熱軟化性樹脂シートの場合は、軟化温度以上にしてポリマーを軟化した後モールドを押し入れた後軟化温度以下でポリマーを硬化させる。 A solution in which these materials are dissolved with a solvent or the like is applied and dropped to form a polymer film layer. If necessary, after prebaking or the like, the mold is pushed into the polymer film layer 615. Then, if it is a photocurable resin, it is irradiated with light such as ultraviolet rays to cure the polymer. If it is a thermosetting resin, the polymer is cured by a heat treatment at a temperature higher than the curing temperature, If there is, the polymer is softened once at the softening temperature or higher, and then the polymer is cured by lowering the temperature below the softening temperature. Alternatively, in the case of a heat-softening resin sheet, the polymer is softened at a softening temperature or higher, and then the polymer is hardened at a softening temperature or lower after the mold is pressed.

すなわち、図16(c)に示すように、凹部形成用のモールドパターン619が形成されたモールド617を基板611の凹部614に形成されたポリマー615にプレスする。たとえば、ポリマー615は熱可塑性樹脂(ガラス転移温度Tg)であり、Tgより高い温度でポリマー615内に押し込む。モールド全体617をポリマー615中に全部入れて押し込んでも良いし、少しの隙間をあけてポリマー615中に入れても良い。隙間をあける場合には、ポリマー615は硬化後体積変化するので、その体積変化を考慮して隙間の間隔を選定する。熱可塑性樹脂として、具体的にはポリカーボネート(PC)、アクリル(PMMA)、ポリ乳酸(PLA)、ポリエチレンテレフタレート(PET)、ポリスチレン(PS)、液晶ポリマー(LCP)、ポリ塩化ビニル(PVC)、ポリアセタール(PCM)、ポリプロピレン(PP)各種ゴム(天然ゴムや合成ゴム)、等が挙げられるが、これらに限定されない。ポリマー615は、フェノール樹脂、エポキシ樹脂、メラミン樹脂、ポリイミド等の熱硬化性樹脂でも良いが、一度硬化した後は熱を加えても軟化できないことに注意する必要がある。熱可塑性樹脂の場合は、何度でも軟化できるので、たとえばパターン崩れが発生しても再度軟化させてモールを押し込めば良い。 That is, as shown in FIG. 16C, a mold 617 in which a mold pattern 619 for forming a recess is formed is pressed onto a polymer 615 formed in a recess 614 of a substrate 611. For example, the polymer 615 is a thermoplastic resin (glass transition temperature Tg) and is pushed into the polymer 615 at a temperature higher than Tg. The entire mold 617 may be put into the polymer 615 and pushed in, or may be put into the polymer 615 with a slight gap. In the case of opening a gap, the volume of the polymer 615 changes after curing, and therefore the gap interval is selected in consideration of the volume change. Specific examples of thermoplastic resins include polycarbonate (PC), acrylic (PMMA), polylactic acid (PLA), polyethylene terephthalate (PET), polystyrene (PS), liquid crystal polymer (LCP), polyvinyl chloride (PVC), and polyacetal. (PCM), polypropylene (PP), various rubbers (natural rubber and synthetic rubber), and the like, but are not limited thereto. The polymer 615 may be a thermosetting resin such as a phenol resin, an epoxy resin, a melamine resin, or a polyimide, but it should be noted that once it is cured, it cannot be softened even when heat is applied. In the case of a thermoplastic resin, it can be softened any number of times. For example, even if pattern collapse occurs, it may be softened again and the molding may be pushed in.

モールド617のパターン619をポリマー615に押し込んだ後、冷却しTgより低くするとポリマー615が硬化する。その後、モールド617を引き上げると、図16(e)に示すように、ポリマー615内にモールド617のパターン619が転写され、凹部621(621−1、2、3)が形成される。モールドをポリマーに挿入前にモールド表面に離型剤を塗布等しておけばポリマーを硬化後に硬化したポリマーからモールドを分離することが容易となる。 After the pattern 619 of the mold 617 is pushed into the polymer 615, the polymer 615 is cured when cooled and lower than Tg. Thereafter, when the mold 617 is pulled up, as shown in FIG. 16E, the pattern 619 of the mold 617 is transferred into the polymer 615 to form the recesses 621 (621-1, 2, 3). If a mold release agent is applied to the mold surface before inserting the mold into the polymer, it becomes easy to separate the mold from the cured polymer after the polymer is cured.

紫外線硬化型のポリマーを用いれば常温でもポリマー615を硬化させることができる。紫外線を照射すると硬化するUVポリマー615を用いて、モールド617および619をポリマー615内に押し込んだ後で、モールド617、619を通して、および/または基板611、絶縁膜613を通してポリマー615を硬化できる波長の光を照射する。この波長の光は紫外線やγ線やX線等が多い。従って、モールド617、619や基板611、絶縁膜613はこれらの光が透過できる材料を用いる。たとえば、ガラス製や石英製である。紫外線照射によりポリマー615が硬化した後で、モールド617および619を引き抜くと、凹部621が形成される。モールド617および619にポリマー615が付着してパターン崩れが発生しないように、モールド617および619をポリマー615に入れる前にモールド617および619の表面に離型剤を塗布しても良い。あるいはモールド617および619の表面にフッ素樹脂等をコーティングしても良い。この後、さらに硬化を確実にするために熱処理を行なう場合もある。 If an ultraviolet curable polymer is used, the polymer 615 can be cured even at room temperature. A UV polymer 615 that cures when irradiated with ultraviolet light is used to push the molds 617 and 619 into the polymer 615 and then cure the polymer 615 through the molds 617 and 619 and / or through the substrate 611 and the insulating film 613. Irradiate light. The light of this wavelength is mostly ultraviolet rays, γ rays, X rays and the like. Therefore, the molds 617 and 619, the substrate 611, and the insulating film 613 are made of materials that can transmit these lights. For example, it is made of glass or quartz. After the polymer 615 is cured by ultraviolet irradiation, when the molds 617 and 619 are pulled out, the recess 621 is formed. A mold release agent may be applied to the surfaces of the molds 617 and 619 before the molds 617 and 619 are put into the polymer 615 so that the polymer 615 does not adhere to the molds 617 and 619 and pattern collapse occurs. Alternatively, the surfaces of the molds 617 and 619 may be coated with a fluororesin or the like. Thereafter, heat treatment may be performed to further ensure the curing.

この後、基板611の表面に形成されたポリマー615Sや凹部615の底部に形成されたポリマー615Bを除去しても良い。たとえば、酸素プラズマによる異方性エッチングを基板全面(ポリマー615上面から全面)で行なえば良い。全面異方性エッチングであるから、凹部底部のポリマー615Bだけでなく、ポリマー615Sもエッチングされるので、全体のポリマー615の厚みが減少するが、凹部621の形状やポリマー側壁615(615−1〜3)の形状は維持される。ただし、凹部底部のポリマー615Bを基板内全体で除去するには、オーバーエッチングが必要となる。先にポリマー615Bがエッチングされた所は、下地の絶縁膜613(絶縁膜613がない場合は基板611)が露出するが、絶縁膜613や基板611がシリコン酸化膜系であれば酸素プラズマでは殆どエッチングされないし、シリコン窒化膜系でも余りエッチングされない。一方ポリマー上面はエッチングされるので、余りオーバーエッチングを行なうと凹部深さH1が減少する。従って、オーバーエッチング量を小さくするために、酸素プラズマによるポリマーの異方性エッチング量のバラツキを小さくすると同時に凹部底部のポリマー615Bの厚みをできるだけ小さくする必要がある。モールドパターン619の深さバラツキを小さくするとともに、モールド本体617の平坦度のバラツキも小さくし、さらにモールドのプレス圧力が基板全体で均一になるようにする。モールドのプレス圧力が基板全体で均一にするには、モールドパターン619を基板全体で均一に配置しておくと良い。さらに、凹部底部のポリマー615Bがエッチングされ下地が露出し始めると、CO等の反応種が少なくなるので、その量をセンシングしてエンドポイントを決めることもできる。 Thereafter, the polymer 615S formed on the surface of the substrate 611 or the polymer 615B formed on the bottom of the recess 615 may be removed. For example, anisotropic etching using oxygen plasma may be performed on the entire surface of the substrate (the entire surface from the upper surface of the polymer 615). Since the entire surface is anisotropic etching, not only the polymer 615B at the bottom of the recess but also the polymer 615S is etched, so that the thickness of the entire polymer 615 is reduced. The shape of 3) is maintained. However, over-etching is required to remove the polymer 615B at the bottom of the recess throughout the substrate. When the polymer 615B is etched first, the underlying insulating film 613 (the substrate 611 in the absence of the insulating film 613) is exposed. It is not etched, and it is not etched much even in the silicon nitride film system. On the other hand, since the upper surface of the polymer is etched, if the over-etching is performed excessively, the recess depth H1 decreases. Therefore, in order to reduce the over-etching amount, it is necessary to reduce the variation in the anisotropic etching amount of the polymer caused by oxygen plasma and at the same time reduce the thickness of the polymer 615B at the bottom of the recess as much as possible. The variation in the depth of the mold pattern 619 is reduced, the variation in the flatness of the mold body 617 is also reduced, and the mold pressing pressure is made uniform over the entire substrate. In order to make the press pressure of the mold uniform over the entire substrate, the mold pattern 619 is preferably disposed uniformly over the entire substrate. Further, when the polymer 615B at the bottom of the concave portion is etched and the base begins to be exposed, reactive species such as CO are reduced, and the end point can be determined by sensing the amount thereof.

中央に形成された凹部621−1は、マイクロホンであれば音波導入用であり、加速度センサであれば加速度を受ける部分または液体を入れる部分である。この中央の凹部621−1を囲んでポリマー基板側壁615−1、615−2が配置される。このポリマー基板側壁615−1、615−2が音波や加速度によって変形するダイヤフラムとなる。その外側に容量空間となる凹部621−2、621−3があり、この容量空間を囲んでポリマー基板615−3、615−4が存在する。これらのポリマー基板615−3、615−4は半導体基板611に規制されているので、加速度や音波によっても殆ど変形しない。このように基板凹部(第1凹部)内に形成されたポリマー中へ形成された凹部(第2凹部)を用いた本発明のセンサは、これまでに説明した基板内に形成した貫通孔や凹部を用いた本発明のセンサと構造は同じである。尚、ポリマー内の凹部はインプリント法で形成したが、通常のフォトリソ法およびエッチング法でも形成できることは言うまでもない。 The concave portion 621-1 formed in the center is for introducing sound waves if it is a microphone, and is a portion that receives acceleration or a portion that contains liquid if it is an acceleration sensor. The polymer substrate side walls 615-1 and 615-2 are disposed so as to surround the central recess 621-1. The polymer substrate side walls 615-1 and 615-2 become diaphragms that are deformed by sound waves or acceleration. There are recesses 621-2 and 621-3 serving as capacity spaces on the outside, and polymer substrates 615-3 and 615-4 exist surrounding the capacity space. Since these polymer substrates 615-3 and 615-4 are regulated by the semiconductor substrate 611, they are hardly deformed even by acceleration or sound waves. Thus, the sensor of the present invention using the recess (second recess) formed in the polymer formed in the substrate recess (first recess) has the through holes and recesses formed in the substrate described above. The structure of the sensor of the present invention using the same is the same. In addition, although the recessed part in a polymer was formed by the imprint method, it cannot be overemphasized that it can also form with the normal photolitho method and an etching method.

この後のプロセスはこれまでに説明した本発明のセンサ製造プロセスと同様である。すなわち、図16(f)に示すように凹部621および基板上に絶縁膜623を形成する。この絶縁膜はシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜等でCVD法やPVD法で積層する。絶縁膜の厚みは約0.1μm〜1.0μmである。次に導電体膜625を積層し、所望のパターニングを行ない、電極・配線625(625−1、2、3、4)を形成する。導電体膜625は、アルミニウム、銅、鉄、亜鉛、金、白金、チタン、タングステン、モリブデン、クロウム、タンタル、鉛、スズ等の金属、またはこれらの合金、その他の各種合金、あるいは導電性ポリマー等であり、PVD法やCVD法、イオンプレーティング法、メッキ法等で形成する。絶縁膜623は導電体膜625との密着性向上や絶縁性確保の目的であるが、ポリマー615は絶縁体であるため、これらの目的が達成できれば、絶縁膜623は不要である。導電体膜の厚みは約0.1μm〜2.0μmである。導電体膜のパターニングはこれまでに説明したように、電着法や、感光性シートを用いる方法、感光性膜をCVD法やPVD法で形成する方法、あるいは通常の塗布法などで行なうことができる。 The subsequent process is the same as the sensor manufacturing process of the present invention described so far. That is, as shown in FIG. 16F, the insulating film 623 is formed over the recess 621 and the substrate. This insulating film is formed of a silicon oxide film, a silicon nitride film, a silicon oxynitride film or the like by a CVD method or a PVD method. The thickness of the insulating film is about 0.1 μm to 1.0 μm. Next, a conductor film 625 is laminated and subjected to desired patterning to form electrodes / wirings 625 (625-1, 2, 3, 4). The conductor film 625 is made of metal such as aluminum, copper, iron, zinc, gold, platinum, titanium, tungsten, molybdenum, chromium, tantalum, lead, tin, or an alloy thereof, other various alloys, or a conductive polymer. It is formed by PVD method, CVD method, ion plating method, plating method or the like. The insulating film 623 is for the purpose of improving the adhesion with the conductor film 625 and ensuring the insulating property. However, since the polymer 615 is an insulator, the insulating film 623 is unnecessary if these purposes can be achieved. The thickness of the conductor film is about 0.1 μm to 2.0 μm. As described above, the patterning of the conductor film can be performed by an electrodeposition method, a method using a photosensitive sheet, a method of forming a photosensitive film by a CVD method or a PVD method, or a normal coating method. it can.

凹部621−2において、電極・配線625−1と625−2でコンデンサを形成する。また凹部621−3において、電極・配線625−3と625−4でコンデンサを形成する。次に絶縁膜627を積層する。この絶縁膜は導電体膜625を保護するためで、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜等でCVD法やPVD法で積層する。この絶縁膜の厚みは約0.1μm〜2μmである。次に薄板629を付着させ、凹部621をカバーする。必要な開口部および通気孔631、632を形成する。あらかじめ開口部および通気孔631、632を形成した薄板629を付着しても良い。薄板の厚みは、付着前は好適には約0.05mm〜1mmであるが、付着後に研磨や貼り合わせ基板を用いた方法でもっと薄くすることもできる。 In the recess 621-2, a capacitor is formed by the electrodes / wirings 625-1 and 625-2. In the recess 621-3, a capacitor is formed by the electrodes / wirings 625-3 and 625-4. Next, an insulating film 627 is stacked. This insulating film is used to protect the conductor film 625, and is deposited by a CVD method or a PVD method using a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or the like. The insulating film has a thickness of about 0.1 μm to 2 μm. Next, a thin plate 629 is attached to cover the recess 621. Necessary openings and vent holes 631 and 632 are formed. A thin plate 629 in which openings and vent holes 631 and 632 are formed in advance may be attached. The thickness of the thin plate is preferably about 0.05 mm to 1 mm before adhesion, but can be further reduced by polishing or a method using a bonded substrate after adhesion.

基板611の表面の薄板の開口部632の領域で、必要な場合には絶縁膜627に窓開けを行ないコンタクト孔633を形成する。このコンタクト孔に再配線をしても良いし、ワイヤボンドやバンプを形成して、他のデバイスと接続することもできる。また導電体膜625は、半導体基板に作製した他のデバイス(トランジスタ、IC、抵抗等)と兼用も可能なので、本発明のセンサ電極・配線とこれらのデバイスの配線と直接接続することも可能である。 In the region of the thin plate opening 632 on the surface of the substrate 611, if necessary, a window is opened in the insulating film 627 to form a contact hole 633. Rewiring may be performed in the contact hole, or a wire bond or bump may be formed to connect to another device. The conductor film 625 can also be used with other devices (transistors, ICs, resistors, etc.) fabricated on a semiconductor substrate, so that the sensor electrode / wiring of the present invention can be directly connected to the wiring of these devices. is there.

ポリマー内に形成した本発明のコンデンサにおいて、(ポリマー)基板側壁615−1や615−2はポリマーであるから、シリコン等の半導体基板と比較するとヤング率が非常に小さい。(シリコンのヤング率約130GPa、ポリマー約0.1〜5GPa、ゴム約0.01〜0.1GPa)前述した式{y0=β*F*s/(Et)}から分かるように、基板側壁の変形量はヤング率に反比例するので、ヤング率の小さな材料を使用すれば、コンデンサ容量の変化量を大きくすることができる。あるいは同じ変化量にするためにサイズを小さくできる。たとえば、PETではヤング率が約3GPaであるから、シリコンのヤング率(約130GPa)の1/40である。 In the capacitor of the present invention formed in a polymer, the (polymer) substrate sidewalls 615-1 and 615-2 are a polymer, and therefore the Young's modulus is very small compared to a semiconductor substrate such as silicon. (Young's modulus of silicon is about 130 GPa, polymer is about 0.1 to 5 GPa, rubber is about 0.01 to 0.1 GPa) As can be seen from the above-described formula {y0 = β * F * s 4 / (Et 3 )}, the substrate Since the amount of deformation of the side wall is inversely proportional to the Young's modulus, the amount of change in the capacitor capacity can be increased by using a material having a small Young's modulus. Alternatively, the size can be reduced to achieve the same amount of change. For example, since the Young's modulus of PET is about 3 GPa, it is 1/40 of the Young's modulus of silicon (about 130 GPa).

図16に示すインプリント法を用いた本発明のセンサの製造方法は、基板内に作製した凹部内のポリマーだけでなく、基板上に作製したポリマーにも使用できることは言うまでもない。 It goes without saying that the sensor manufacturing method of the present invention using the imprint method shown in FIG. 16 can be used not only for the polymer in the recess made in the substrate but also for the polymer made on the substrate.

図18は、本発明の加速度センサの別の実施形態を示す図である。本実施形態は、基板に導電体基板を用いて、導電体基板内に貫通孔を形成し、その貫通孔を上下の絶縁体基板(薄板)でカバーするものである。導電体基板711に平行な平面図である図18(a)に示すように、導電体基板の基板側壁711(711−2)と導電体基板の基板側壁711(711−3)が平行に配置され、これらの基板側壁の間の貫通孔712(712−1)が容量空間となり、これを挟んで対向する基板側壁711(711−2)と711(711−3)が電極となり、コンデンサを形成する。 FIG. 18 is a diagram showing another embodiment of the acceleration sensor of the present invention. In this embodiment, a conductive substrate is used as a substrate, a through hole is formed in the conductive substrate, and the through hole is covered with upper and lower insulator substrates (thin plates). As shown in FIG. 18A, which is a plan view parallel to the conductor substrate 711, the substrate sidewall 711 (711-2) of the conductor substrate and the substrate sidewall 711 (711-3) of the conductor substrate are arranged in parallel. The through-holes 712 (712-1) between the substrate side walls serve as a capacitance space, and the substrate side walls 711 (711-2) and 711 (711-3) opposed to each other across the space serve as electrodes to form a capacitor. To do.

図18(b)は、図18(a)における基板側壁711(711−2)と711(711−3)に垂直な方向717の断面図を示す図である。これらの基板側壁711(711−2)と711(711−3)の下面は絶縁体基板713が付着しており、上面は絶縁体基板714が付着している。絶縁体基板714には各基板側壁711(711−2)と711(711−3)と付着している領域の一部にそれぞれコンタクト孔716、718が形成され、コンタクト孔内およびその上にそれぞれ導電体膜717、719が形成され電極・配線を形成している。(図18(a)では、コンタクト孔7、導電体膜は破線で示す。)各基板側壁711(711−2)と711(711−3)は貫通孔712を挟んでセンサパッケージ(センサPKG)の枠基板711(711−1)に囲まれている。 FIG. 18B is a view showing a cross-sectional view in a direction 717 perpendicular to the substrate side walls 711 (711-2) and 711 (711-3) in FIG. An insulating substrate 713 is attached to the lower surface of the substrate side walls 711 (711-2) and 711 (711-3), and an insulating substrate 714 is attached to the upper surface. Insulator substrate 714 has contact holes 716 and 718 formed in part of the region adhering to each of substrate side walls 711 (711-2) and 711 (711-3), and in and on the contact holes, respectively. Conductor films 717 and 719 are formed to form electrodes and wirings. (In FIG. 18A, the contact hole 7 and the conductor film are indicated by broken lines.) Each of the substrate side walls 711 (711-2) and 711 (711-3) is a sensor package (sensor PKG) across the through hole 712. Frame substrate 711 (711-1).

図18から分かるように、基板側壁711(711−2)、711(711−3)、および枠基板711(711−1)は基板711内では完全に分離していて、上下面が絶縁体基板714、713に付着した構造となっている。従って、これらの基板側壁711(711−2)、711(711−3)、および枠基板711(711−1)は電気的に接続していない。加速度を受けないとき、基板側壁711(711−2)および基板側壁711(711−3)の対向面は平行になっているので、基板側壁711(711−2)および基板側壁711(711−3)は電極間距離dがd1の平行平板型のコンデンサ電極となっている。一方の電極となる基板側壁711(711−2)はコンタクト孔716を通じて導電体膜電極・配線717と接続し、他方の電極となる基板側壁711(711−3)はコンタクト孔718を通じて導電体膜電極・配線718と接続しているから、導電体膜電極・配線717および導電体膜電極・配線718に一定電圧を印加すれば、静電容量Cを測定できる。電極間距離dがd1のときの静電容量C0は、電極面積をS0とすれば、C0=ε・ε0・S0/dとなる。(基板側壁の長さをkとすれば、S0=keである。) As can be seen from FIG. 18, the substrate side walls 711 (711-2), 711 (711-3), and the frame substrate 711 (711-1) are completely separated in the substrate 711, and the upper and lower surfaces are insulator substrates. 714 and 713 are attached. Therefore, these board | substrate side walls 711 (711-2), 711 (711-3), and the frame board | substrate 711 (711-1) are not electrically connected. When no acceleration is applied, since the opposing surfaces of the substrate side wall 711 (711-2) and the substrate side wall 711 (711-3) are parallel, the substrate side wall 711 (711-2) and the substrate side wall 711 (711-3). ) Is a parallel plate type capacitor electrode having an inter-electrode distance d of d1. The substrate side wall 711 (711-2) serving as one electrode is connected to the conductor film electrode / wiring 717 through the contact hole 716, and the substrate side wall 711 (711-3) serving as the other electrode is connected to the conductor film through the contact hole 718. Since the electrode / wiring 718 is connected, the capacitance C can be measured by applying a constant voltage to the conductor film electrode / wiring 717 and the conductor film electrode / wiring 718. The capacitance C0 when the inter-electrode distance d is d1 is C0 = ε · ε0 · S0 / d, where the electrode area is S0. (If the length of the substrate side wall is k, S0 = ke.)

基板側壁711(711−2)の側面に垂直方向(717の方向)の加速度を受けて基板側壁711(711−2)に力が加わると、基板側壁711(711−2)は上下面だけが絶縁体基板714および713に規制され(他の規制はない)、かつ、基板側壁711(711−2)の厚み(幅)n(n1)が薄い(基板厚みeに対して薄い。たとえば、基板がシリコン基板であり、e=500μmであるときは約100μm以下)ので、基板側壁711(711−2)は湾曲する。この基板側壁711(711−2)と対向する基板側壁711(711−3)の厚み(幅)m(m1)は厚い(基板厚みeに対して厚い。たとえば、基板がシリコン基板であり、e=500μmであるときは約100μm以上)ので、基板側壁711(711−2)の変形量に対して殆ど変化がない。従って、電極間距離dはd1から変化し、たとえば図18において左向きの加速度ならばd<d1となるから、コンデンサ容量が大きくなり、右向きの加速度ならばd>d1となるから、コンデンサ容量が小さくなる。(尚、基板側壁711(711−2)は湾曲しているので、dは一定ではなく、容量計算では積分して計算した値と、実測値から加速度の大きさを求める。) When a force is applied to the substrate side wall 711 (711-2) by receiving acceleration in a direction perpendicular to the side surface of the substrate side wall 711 (711-2) (direction 717), only the upper and lower surfaces of the substrate side wall 711 (711-2) are applied. Restricted by the insulating substrates 714 and 713 (there are no other restrictions), and the thickness (width) n (n1) of the substrate side wall 711 (711-2) is thin (thinner than the substrate thickness e). Is a silicon substrate, and when e = 500 μm, about 100 μm or less), the substrate side wall 711 (711-2) is curved. The thickness (width) m (m1) of the substrate sidewall 711 (711-3) facing the substrate sidewall 711 (711-2) is thick (thick with respect to the substrate thickness e. For example, the substrate is a silicon substrate, e = 100 μm or more when 500 μm), there is almost no change with respect to the deformation amount of the substrate side wall 711 (711-2). Accordingly, the inter-electrode distance d changes from d1, and for example, in FIG. 18, if the acceleration is to the left, d <d1 is satisfied, so that the capacitor capacity is large, and if the acceleration is to the right, d> d1 is satisfied. Become. (Note that since the substrate side wall 711 (711-2) is curved, d is not constant, and the capacitance is calculated by integrating and calculating the acceleration magnitude from the actual measurement value.)

導電体基板711はたとえば、不純物濃度が高いシリコン基板である。N型シリコン基板では不純物濃度が1019/cm3以上になると抵抗率が0.01Ωcm以下となるので導電体基板と考えて良い。また、P型シリコン基板では不純物濃度が2×1019/cm3以上になると抵抗率が0.01Ωcm以下となるので導電体基板と考えて良い。あるいは、他の半導体基板でも抵抗率が低いものを使用することができる。導電体基板711はあるいは、銅、アルミニウム、鉄、チタン、ニッケル、亜鉛、鉛、スズ、銀、金、タングステン、モリブデン、タンタル、コバルト等の金属や合金である。導電体基板711はあるいは、導電性ポリマー等や、グラフェンやカーボンナノチューブ等も使用できる。導電体基板でない場合でも、貫通溝を形成後、貫通溝の周りに導電体膜を積層することによって、同様の構造の圧力センサを作製できる。 The conductor substrate 711 is, for example, a silicon substrate having a high impurity concentration. In an N-type silicon substrate, when the impurity concentration is 10 19 / cm 3 or more, the resistivity becomes 0.01 Ωcm or less, so that it can be considered as a conductor substrate. In addition, when the impurity concentration is 2 × 10 19 / cm 3 or more in the P-type silicon substrate, the resistivity becomes 0.01 Ωcm or less, so that it can be considered as a conductor substrate. Alternatively, other semiconductor substrates having low resistivity can be used. Alternatively, the conductive substrate 711 is a metal or alloy such as copper, aluminum, iron, titanium, nickel, zinc, lead, tin, silver, gold, tungsten, molybdenum, tantalum, or cobalt. Alternatively, the conductive substrate 711 can be made of conductive polymer, graphene, carbon nanotube, or the like. Even when the substrate is not a conductor substrate, a pressure sensor having a similar structure can be manufactured by forming a through groove and then laminating a conductor film around the through groove.

図18に示す加速度センサでは、一方向の加速度しか検出できないが、このような構造のセンサを種々の方向へ合わせて作成すれば、種々の方向の加速度を検出できる。たとえば、基板側壁711−2および711−3のコンデンサを一組として、これらを種々の方向を有するように配置し、それら全体を枠基板711−1のような枠で囲めば、種々の方向の加速度を検出する加速度センサPKGを作製できる。尚、図18(b)に示すように通気孔721をあけておけば外界との圧力差をなくすことができる。たとえば、加速度によって内部の気圧が変化する場合があるが、これらの変化を小さくすることができる。しかし、水分等の浸入が予想される場合には、このような通気孔721をあけずに完全密閉した貫通孔空間712を作製できるので、耐環境性に優れた加速度センサPKGを実現できる。内部の気圧変化をなくすために、貫通孔空間712を真空に完全密閉すれば良い。これは、薄板713および714を基板711に付着して密閉するときに、真空中でプロセス(付着工程)を行なうことによって実現できる。 The acceleration sensor shown in FIG. 18 can detect only acceleration in one direction. However, if a sensor having such a structure is formed in various directions, acceleration in various directions can be detected. For example, if the capacitors on the substrate side walls 711-2 and 711-3 are arranged in a variety of directions as a set and surrounded by a frame such as the frame substrate 711-1, the capacitors in various directions are arranged. An acceleration sensor PKG that detects acceleration can be manufactured. Incidentally, if a vent hole 721 is formed as shown in FIG. 18B, the pressure difference from the outside can be eliminated. For example, the internal atmospheric pressure may change due to acceleration, but these changes can be reduced. However, when the intrusion of moisture or the like is expected, a completely sealed through-hole space 712 can be produced without opening such a vent hole 721, so that an acceleration sensor PKG having excellent environmental resistance can be realized. In order to eliminate the internal pressure change, the through-hole space 712 may be completely sealed in a vacuum. This can be realized by performing a process (attachment step) in a vacuum when the thin plates 713 and 714 are attached to the substrate 711 and sealed.

破線で示す715はスクライブラインであり、たとえばシリコンウエハに本発明の加速度センサPKGを多数(図18に示すパターンをつなげてゆく)作製し、このスクライブライン715に沿ってたとえばダイシングソーやダイサーでチップ化すれば良い。 Reference numeral 715 shown by a broken line denotes a scribe line. For example, a large number of acceleration sensors PKG of the present invention are connected to a silicon wafer (the pattern shown in FIG. It should be.

図19は、導電体基板を使用した加速度センサの別の実施形態を示す図である。本実施形態は、図9で説明した実施形態と類似するが、導電体基板を使用するため基板側壁上に導電体膜を形成しなくても良い。従って、図18で説明した場合と同様にプロセスが非常に簡単である。図19に示すように、中央に断面が矩形状(好適には断面形状が正方形形状)の角柱形状の貫通孔732(732−1)が存在し、その貫通孔732(732−1)の周りに相似形の基板側壁731(731−2)が囲み、さらにその周りに貫通孔732が取り囲んでいる。断面が矩形形状の基板側壁731(731−2)の4つの各面731−2(731−2−1、2、3、4)に対して、貫通孔732を挟んで、厚い基板側壁731(3、4、5、6)が配置されている。これらの基板側壁731−2(731−2−1、2、3、4)と厚い基板側壁731(3、4、5、6)は対向電極となり、貫通孔732(732−2、3、4、5)を容量空間とするコンデンサを形成する。 FIG. 19 is a diagram showing another embodiment of an acceleration sensor using a conductive substrate. Although this embodiment is similar to the embodiment described with reference to FIG. 9, since a conductor substrate is used, it is not necessary to form a conductor film on the substrate side wall. Therefore, the process is very simple as in the case described with reference to FIG. As shown in FIG. 19, a prismatic through hole 732 (732-1) having a rectangular cross section (preferably a square cross section) is present at the center, and around the through hole 732 (732-1). A substrate side wall 731 (731-2) having a similar shape is surrounded, and a through hole 732 is surrounded around the substrate side wall 731 (731-2). A thick substrate sidewall 731 (with a through hole 732 sandwiched between each of the four surfaces 731-2 (731-2-1, 2, 3, 4) of the substrate sidewall 731 (731-2) having a rectangular cross section. 3, 4, 5, 6) are arranged. These substrate side walls 731-2 (731-2-1, 2, 3, 4) and thick substrate side walls 731 (3, 4, 5, 6) serve as counter electrodes, and through holes 732 (732-2, 3, 4). 5) is formed.

基板側壁731−2(731−2−1、2、3、4)は厚み(幅)が薄いので加速度に伴う力によって変形するが、これらの基板側壁731−2(731−2−1、2、3、4)と対向する基板側壁731(731−3、5、4、6)は厚み(幅)が厚いので加速度に伴う力によって殆ど変形しないので、これらのコンデンサの容量が変化する。基板731の上下に絶縁体基板(薄板)739、738が付着しており、基板側壁731(731−3、5、4、6)上に付着した絶縁基板(薄板)739に開けられたコンタクト孔736(736−2,3等)に積層されパターニングされた導電体膜・電極・配線737(737−2,3等)と、基板側壁731−2上に付着した絶縁基板(薄板)739に開けられたコンタクト孔736(736−1)に積層されパターニングされた導電体膜・電極・配線737(737−1)との間に一定電圧を印加すれば、これらのコンデンサの個々の容量変化を測定できる。 Since the substrate side wall 731-2 (731-2-1, 2, 3, 4) has a small thickness (width), the substrate side wall 731-2 (731-2-1, 2) is deformed by a force accompanying acceleration. 3, 4) and the substrate side wall 731 (731-3, 5, 4, 6) opposed to each other have a large thickness (width) and are hardly deformed by a force accompanying acceleration, so that the capacitances of these capacitors change. Insulator substrates (thin plates) 739 and 738 are attached to the top and bottom of the substrate 731, and contact holes opened in the insulating substrate (thin plates) 739 attached on the substrate side walls 731 (731-3, 5, 4, and 6). 736 (736-2, 3 etc.) laminated and patterned conductor film / electrode / wiring 737 (737-2, 3 etc.) and insulating substrate (thin plate) 739 attached on the substrate side wall 731-2. When a constant voltage is applied between the conductive film / electrode / wiring 737 (737-1) stacked and patterned in the contact hole 736 (736-1), the individual capacitance changes of these capacitors are measured. it can.

図19に示すコンデンサは90度間隔で4つ配置されているので、これらの4つの方向は確実に加速度を検出することができる。その他の方向についても、それぞれのコンデンサの容量の大きさを比較することによって、ある程度まで正確に加速度の向きを検出することができる。その向きをさらに正確に求めるには、矩形形状よりも多角形形状としていけば良い。尚、加速度によって、厚い側壁を有する基板側壁731(731−3、4、5、6)をできるだけ変形させないようにするために、図19(a)に示すように、コンデンサ電極面積に関与しない部分をたとえば破線で示すような領域まで広げて、基板側壁と絶縁基板738および739との付着面積を増大させると良い。これらの厚い側壁を有する基板側壁731(731−3、4、5、6)の外側に貫通孔732をはさんで枠基板731(731−1)が取り囲んでいる。尚、必要な場合には、図19(b)に示すように、貫通孔に通気孔741、742を形成することもできる。(図19(b)は、図19(a)における一点鎖線735に沿った断面図である。ただし、図19(a)では、通気孔、コンタクト孔、導電体膜・電極・配線は記載していない。) Since four capacitors shown in FIG. 19 are arranged at intervals of 90 degrees, acceleration can be reliably detected in these four directions. In other directions, the direction of acceleration can be accurately detected to some extent by comparing the capacitances of the capacitors. In order to obtain the orientation more accurately, the polygonal shape may be used instead of the rectangular shape. In order to prevent the substrate side wall 731 (731-3, 4, 5, 6) having a thick side wall from being deformed as much as possible by acceleration, as shown in FIG. For example, it is preferable to increase the adhesion area between the substrate side wall and the insulating substrates 738 and 739 by expanding the region to the region shown by a broken line. The frame substrate 731 (731-1) surrounds the through hole 732 outside the substrate side wall 731 (731-3, 4, 5, 6) having these thick side walls. If necessary, vent holes 741 and 742 may be formed in the through holes as shown in FIG. (FIG. 19B is a cross-sectional view taken along the alternate long and short dash line 735 in FIG. 19A. However, in FIG. 19A, air holes, contact holes, conductor films / electrodes / wirings are not shown. Not.)

中央の貫通孔732−1に重い液体を入れることによって、前述したように、加速度の検出感度を大きくすることができる。基板側壁731−2(731−2−1、2、3、4)は全体が同電位となっているので、液体が導電性を有するものでも問題ない。液体の重さに対する力(F=mα)が基板側壁731−2(731−2−1、2、3、4)に作用するので、加速度による変形量が大きくなる。
尚、図19においては4つの厚い基板側壁を使用しているが、これらのうちの1つ、または2つ、または3つでも加速度を検出できることは当然である。
By putting a heavy liquid in the central through-hole 732-1, the acceleration detection sensitivity can be increased as described above. Since the substrate side wall 731-2 (731-2-1, 2, 3, 4) is entirely at the same potential, there is no problem even if the liquid has conductivity. Since the force (F = mα) against the weight of the liquid acts on the substrate side wall 731-2 (731-2-1, 2, 3, 4), the amount of deformation due to acceleration increases.
In FIG. 19, four thick substrate side walls are used, but it is natural that acceleration can be detected by one, two, or three of them.

図19に示す構造は、図1に類似する構造とすることによってマイクロホンデバイスにも使用することができる。すなわち、中央の貫通孔732へ音波を導入することによって、基板側壁731−2(731−2−1、2、3、4)を振動させ、その振動に伴い基板側壁731−2(731−2−1、2、3、4)と、これと対向する基板側壁731−3、5、4、6)との間のコンデンサの容量が変化する。この信号変化を測定して音波を検出することができる。すなわちマイクロホンデバイスとなる。中央の貫通孔732−1をカバーする絶縁体基板738、または739の一部または全部に音波導入用の開口部を設けて音波が貫通孔732−1に効果的に導入されるようにする。また基板側壁732の外側の貫通孔732(732−2、3、4,5、6)にも振動した空気が抜けやすいような空気抜け孔を設けることが望ましい。ただし、貫通孔732(732−2、3、4,5、6)が真空の場合には空気振動はないので、(当然だが)このような孔は必要はない。尚、マイクロホンデバイスの場合も、厚い基板側壁731(3、4、5,6)は1つでも、2つでも、3つでも良い。また、これらの基板側壁は接続していても音波検出は可能である。さらに枠基板731−1とこれらの基板側壁とは接続しても良い。また、マイクオホンデバイスでは加速度の力はかからないので、余り厚くする必要がないので、これらの基板側壁および枠基板を小さくできる。 The structure shown in FIG. 19 can also be used for a microphone device by adopting a structure similar to that shown in FIG. That is, by introducing a sound wave into the central through hole 732, the substrate side wall 731-2 (731-2-1, 2, 3, 4) is vibrated, and the substrate side wall 731-2 (731-2) is accompanied by the vibration. The capacitance of the capacitor changes between −1, 2, 3, 4) and the substrate side wall 731-3, 5, 4, 6) facing this. Sound waves can be detected by measuring this signal change. That is, it becomes a microphone device. An opening for introducing a sound wave is provided in part or all of the insulating substrate 738 or 739 covering the central through hole 732-1 so that the sound wave is effectively introduced into the through hole 732-1. In addition, it is desirable to provide an air vent hole in the through hole 732 (732-2, 3, 4, 5, 6) outside the substrate side wall 732 so that the oscillated air can easily escape. However, when the through-hole 732 (732-2, 3, 4, 5, 6) is vacuum, there is no air vibration, so (naturally) such a hole is not necessary. In the case of the microphone device, the thick substrate side wall 731 (3, 4, 5, 6) may be one, two, or three. Further, even when these substrate side walls are connected, sound wave detection is possible. Further, the frame substrate 731-1 may be connected to these substrate side walls. In addition, since the acceleration force is not applied to the microphone ohon device, it is not necessary to make it too thick, so that the substrate side wall and the frame substrate can be made small.

図20は、本発明の加速度センサの別の実施形態を示す図である。本実施形態では、中央の貫通孔は断面が円形形状の円柱形状であり、その半径はr1である。その周りを断面が半径r2の円形形状の円柱形状を有する基板側壁751(751−2)が囲んでいる。従って基板側壁751(751−2)の厚み(幅)はr2−r1である。そのまわりを断面が半径r3の円形形状の円柱形状を有する貫通孔752(752−2)が囲んでいる。この貫通孔752を内側面の断面形状が円形の円柱形状であって、幾つかに分割された厚い基板側壁751(751−3、4、5、6、7、8、9、10)が取り囲んでいる。これらの基板側壁751(751−3、4、5、6、7、8、9、10を貫通孔752が取り囲んでいて、その周りを枠基板751(751−1)が囲んでいる。図20は平面構造であるが、断面構造は図18や図19と同様である。基板751は導電体基板であり、円環状の一方の電極751−2とこれと対向する半径r3の円形状の側面電極である基板側壁751(751−3、4、5、6、7、8、9、10)とは容量空間を752−2とするコンデンサを形成している。 FIG. 20 is a diagram showing another embodiment of the acceleration sensor of the present invention. In the present embodiment, the central through hole has a cylindrical shape with a circular cross section, and its radius is r1. A substrate side wall 751 (751-2) having a circular cylindrical shape with a radius r2 in cross section surrounds the periphery. Therefore, the thickness (width) of the substrate side wall 751 (751-2) is r2-r1. A through hole 752 (752-2) having a circular cylindrical shape with a radius r3 in cross section surrounds the periphery. The through hole 752 has a cylindrical shape with a circular cross section on the inner surface, and is surrounded by a thick substrate side wall 751 (751-3, 4, 5, 6, 7, 8, 9, 10) divided into several parts. It is out. A through hole 752 surrounds these substrate side walls 751 (751-3, 4, 5, 6, 7, 8, 9, 10), and a frame substrate 751 (751-1) surrounds them. Is a planar structure, but the cross-sectional structure is the same as that of Fig. 18 and Fig. 19. The substrate 751 is a conductor substrate, and has one circular electrode 751-2 and a circular side surface with a radius r3 facing it. The substrate side wall 751 (751-3, 4, 5, 6, 7, 8, 9, 10) which is an electrode forms a capacitor having a capacitance space of 752-2.

加速度がないときは、基板側壁751−2は変形しないので、コンデンサ電極間距離はr3−r2となる。加速度を受けると円環状の基板側壁751−2が変形する。加速度方向にある基板側壁751−2の変形が大きくなるので、その変形の大きい部分と対向する厚い基板側壁751(751−3、4、5、6、7、8、9、10)のうちのどれかのコンデンサ容量が大きく変化する。この変化方向が加速度の方向であり、コンデンサ容量の変化量から加速度の大きさが分かる。ただし、これだけでは加速度の方向は、分割した基板側壁751(751−3、4、5、6、7、8、9、10)のどれかの方向であり、一定の幅がある。そこでもっと正確な方向を知るには、隣接する基板側壁電極におけるコンデンサ容量を比較して求めることができる。もっと正確に知るには、円環状の電極751−2に対向する外側の電極をもっと細かく分割すれば良い。図20では8分割している。また、前述したように、中央の貫通孔に重い液体を入れておけば、基板側壁751−2の変形量が大きくなるので、加速度に対する検出感度を高めることができる。 When there is no acceleration, the substrate side wall 751-2 is not deformed, and the distance between the capacitor electrodes is r3-r2. When the acceleration is received, the annular substrate side wall 751-2 is deformed. Since the deformation of the substrate side wall 751-2 in the acceleration direction becomes large, of the thick substrate side walls 751 (751-3, 4, 5, 6, 7, 8, 9, 10) facing the large deformation portion. The capacitance of one of the capacitors changes greatly. This direction of change is the direction of acceleration, and the magnitude of acceleration can be found from the amount of change in the capacitance of the capacitor. However, with this alone, the direction of acceleration is one of the divided substrate side walls 751 (751-3, 4, 5, 6, 7, 8, 9, 10), and has a certain width. Therefore, in order to know a more accurate direction, it is possible to obtain the capacitance by comparing the capacitance of the adjacent substrate side wall electrodes. In order to know more accurately, the outer electrode facing the annular electrode 751-2 may be divided more finely. In FIG. 20, it is divided into eight. Further, as described above, if a heavy liquid is put in the central through hole, the deformation amount of the substrate side wall 751-2 becomes large, so that the detection sensitivity to acceleration can be increased.

r1=100μm、r2=20μm、r3=150μmとして、全体のパッケージサイズ(枠基板のサイズ)を0.5mm×0.5mm×0.4mm(厚み)とすれば、約6万個の加速度センサのチップパッケージを得ることができる。
尚図20に示す構造もマイクロホンデバイスに使用できる。すなわち、円柱形状の貫通孔752−1を音波導入孔とすれば良い。外側の対向電極は分割しなくても良い。さらには枠基板と接続することもできるし、加速度による変形を考慮する必要はないので、外側の対向電極をもっと小さくできるので、枠基板の大きさ、すなわちチップPKGももっと小さくすることができる。
If r1 = 100 μm, r2 = 20 μm, r3 = 150 μm, and the overall package size (frame substrate size) is 0.5 mm × 0.5 mm × 0.4 mm (thickness), about 60,000 acceleration sensors A chip package can be obtained.
The structure shown in FIG. 20 can also be used for a microphone device. That is, the cylindrical through hole 752-1 may be a sound wave introduction hole. The outer counter electrode may not be divided. Furthermore, since it can be connected to a frame substrate and there is no need to consider deformation due to acceleration, the outer counter electrode can be made smaller, so the size of the frame substrate, that is, the chip PKG can also be made smaller.

次に導電体基板を用いた本発明の力量センサを作製するプロセスを説明する。図21は導電体基板を用いた本発明の力量センサを作製するプロセスの製造方法である。図21(a)に示すように導電体基板811は上面(第1面)811−Sおよび下面(第2面)811−Bを有する。導電体基板811の下面811−Bに絶縁体基板813を付着する。導電体基板811に直接付着できない場合(たとえば、接着剤と基板との密着性が不十分な場合)には、たとえば絶縁膜812を積層した後に絶縁体基板813を付着する。この付着方法は接着剤を用いる方法、常温接合方法、高温(融着)接合方法、あるいは静電接合(陽極接合)などがある。導電体基板811の厚みは、力量センサの特性(基板側壁の変形量)などによって決定されるが、たとえば0.1mm〜2.0mmの厚みである。絶縁膜812はシリコン酸化膜やシリコン窒化膜、シリコン酸窒化膜などである。 Next, a process for producing a force sensor of the present invention using a conductive substrate will be described. FIG. 21 shows a manufacturing method of a process for producing a force sensor of the present invention using a conductive substrate. As shown in FIG. 21A, the conductor substrate 811 has an upper surface (first surface) 811-S and a lower surface (second surface) 811-B. An insulator substrate 813 is attached to the lower surface 811 -B of the conductor substrate 811. In the case where it is not possible to adhere directly to the conductor substrate 811 (for example, when the adhesiveness between the adhesive and the substrate is insufficient), the insulator substrate 813 is attached after the insulating film 812 is laminated, for example. This adhesion method includes a method using an adhesive, a room temperature bonding method, a high temperature (fusion) bonding method, or an electrostatic bonding (anodic bonding). The thickness of the conductor substrate 811 is determined by the characteristics of the force sensor (the amount of deformation of the substrate side wall) and the like, for example, a thickness of 0.1 mm to 2.0 mm. The insulating film 812 is a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or the like.

この絶縁体基板813は貫通孔を形成したときに基板側壁を保持する役割を果たす。また貫通孔をエッチングして形成した時のエッチングストッパーとなる。次に導電体基板811の上面811−S上に貫通孔形成用の感光性膜815をパターニングする。導電体基板811上に感光性膜815を形成し、フォトリソ法によって貫通孔を形成する領域を開口する。基板側壁を形成する領域は感光性膜を残す。感光性膜815を直接導電体基板811に形成できない場合(たとえば、感光性膜815と導電体基板811との密着性が悪い場合や感光性膜815が貫通孔を形成時にエッチングされなくなるかパターン形状が悪くなる場合)、導電体基板811上に絶縁膜814を形成しても良い。感光性膜815の厚みは、貫通孔形成時の導電体基板811と感光性膜815のエッチング選択比によっても決定されるが、エッチング選択比がmの場合導電体基板811の厚みの1/m以上の厚みが必要となる。たとえば、導電体基板811の厚みが500μm、m=50の場合、感光性膜の厚み(感光性膜815をパターニング後の熱処理した後、すなわちエッチング直前の厚み)は10μm以上必要である。 The insulator substrate 813 serves to hold the substrate side wall when the through hole is formed. It also serves as an etching stopper when the through hole is formed by etching. Next, a photosensitive film 815 for forming a through hole is patterned on the upper surface 811-S of the conductor substrate 811. A photosensitive film 815 is formed on the conductor substrate 811 and a region for forming a through hole is opened by a photolithography method. The photosensitive film is left in the region where the substrate side wall is formed. When the photosensitive film 815 cannot be directly formed on the conductor substrate 811 (for example, when the adhesion between the photosensitive film 815 and the conductor substrate 811 is poor, or when the photosensitive film 815 is not etched when forming the through-hole, or the pattern shape An insulating film 814 may be formed over the conductor substrate 811. The thickness of the photosensitive film 815 is also determined by the etching selection ratio between the conductive substrate 811 and the photosensitive film 815 at the time of forming the through hole. However, when the etching selection ratio is m, the thickness of the conductive substrate 811 is 1 / m. The above thickness is required. For example, when the thickness of the conductor substrate 811 is 500 μm and m = 50, the thickness of the photosensitive film (the thickness of the photosensitive film 815 after the heat treatment after patterning, that is, the thickness immediately before etching) needs to be 10 μm or more.

感光性膜815をパターニング後熱処理して感光性膜815を硬化した後、感光性膜815のない開口部にある導電体基板811をエッチングする。このエッチングは異方性エッチングで最初の感光性膜815のパターン通りに形成することが望ましい。感光性膜815のパターンも垂直か垂直に近い形状が望ましく、導電体基板811を垂直か垂直に近い形状にエッチングする。絶縁体膜814が存在する場合は絶縁体膜814も垂直パターン形状にエッチングすることが望ましい。導電体基板811がシリコン基板(低抵抗)であるときは、ボッシュ法や誘導結合プラズマRIE法(ICP−RIE)、電子サイクロトロン共鳴RIE(ECR−RIE)法などを使用することができる。エッチング後の断面形状模式図が図21(b)である。 After the photosensitive film 815 is patterned and heat-treated to cure the photosensitive film 815, the conductor substrate 811 in the opening without the photosensitive film 815 is etched. This etching is desirably anisotropic etching and is formed according to the pattern of the first photosensitive film 815. The pattern of the photosensitive film 815 is also preferably a vertical or nearly vertical shape, and the conductor substrate 811 is etched to a vertical or nearly vertical shape. When the insulator film 814 exists, the insulator film 814 is also preferably etched into a vertical pattern shape. When the conductor substrate 811 is a silicon substrate (low resistance), a Bosch method, an inductively coupled plasma RIE method (ICP-RIE), an electron cyclotron resonance RIE (ECR-RIE) method, or the like can be used. FIG. 21B is a schematic sectional view after etching.

導電体基板811が深さ方向(基板面に垂直方向)に全部エッチングされると、絶縁体基板813が露出する。(絶縁膜812が介在する場合は、絶縁膜812が露出し、オーバーエッチングによって絶縁膜812が深さ方向に全部エッチングされると絶縁体基板813が露出する。)導電体基板811と絶縁体基板813(または絶縁膜812)は異なる材質であるから、エッチングガス等の条件を的確に選定すれば、導電体基板811と絶縁体基板813とのエッチング選択比(これをnとする)を充分大きく取れる。通常貫通孔を完全に形成(基板内の貫通孔を全部)するには、オーバーエッチングとして基板厚みの5%〜20%は必要であるから、たとえば基板厚みを500μmとすれば、25μm〜100μmの基板811がエッチングされる計算となる。n=50とすれば、オーバーエッチングによって、絶縁体基板は0.5μm〜2μmエッチングされる計算となる。絶縁体基板813の厚みは10μm〜500μm、好適には50μm〜200μmであるから、絶縁体基板に孔が開くことはない。また絶縁膜812がある場合、絶縁体膜812の厚みは0.1μm〜2μm程度であるから、絶縁体膜812は全部エッチングされる場合もある。 When the conductor substrate 811 is completely etched in the depth direction (perpendicular to the substrate surface), the insulator substrate 813 is exposed. (When the insulating film 812 is interposed, the insulating film 812 is exposed, and when the insulating film 812 is etched in the depth direction by over-etching, the insulating substrate 813 is exposed.) The conductive substrate 811 and the insulating substrate Since 813 (or the insulating film 812) is a different material, if the conditions such as the etching gas are appropriately selected, the etching selection ratio between the conductor substrate 811 and the insulator substrate 813 (this is n) is sufficiently large. I can take it. Usually, to completely form through holes (all through holes in the substrate), 5% to 20% of the substrate thickness is necessary as overetching. For example, if the substrate thickness is 500 μm, the thickness is 25 μm to 100 μm. It is calculated that the substrate 811 is etched. If n = 50, it is calculated that the insulating substrate is etched by 0.5 μm to 2 μm by over-etching. Since the thickness of the insulator substrate 813 is 10 μm to 500 μm, preferably 50 μm to 200 μm, no hole is opened in the insulator substrate. In the case where the insulating film 812 is provided, the thickness of the insulating film 812 is approximately 0.1 μm to 2 μm, and thus the insulating film 812 may be entirely etched.

この導電体基板811のエッチングによって、貫通孔816(816−1、2、3、4)は形成される。これらの貫通孔816(816−1、2、3、4)は、たとえば図19における貫通孔732(732−1、2、3)、732などに対応する。また、基板側壁811(831−1、2、3、4)は、たとえば図19における基板側壁731−2、731−3、731−5、731−1などに対応する。貫通孔816が形成された後感光性膜815をリムーブし、必要なら絶縁膜814をエッチングする。その後、図21(c)に示すように、必要な場合は導電体基板811の表面(貫通孔内の露出した基板面を含む)を保護するために絶縁膜818を積層し、絶縁体基板821を基板811の上面に付着させる。この付着方法も絶縁体基板813の付着方法と同じ方法で行なうことができる。絶縁膜818の厚みは0.1μm〜2.0μm程度である。絶縁膜814をエッチング除去し、絶縁膜818を積層せず、直接導電体基板811に絶縁体基板818を付着させても良い。たとえば、導電体基板811がシリコン基板で絶縁体基板がガラス基板であるときは、陽極接合法によって、強固に付着することができる。 Through holes 816 (816-1, 2, 3, 4) are formed by etching the conductive substrate 811. These through holes 816 (816-1, 2, 3, 4) correspond to, for example, the through holes 732 (732-1, 2, 3) and 732 in FIG. Further, the substrate side walls 811 (831-1, 2, 3, 4) correspond to, for example, the substrate side walls 731-2, 731-3, 731-5, 731-1 in FIG. After the through hole 816 is formed, the photosensitive film 815 is removed, and the insulating film 814 is etched if necessary. Thereafter, as shown in FIG. 21 (c), an insulating film 818 is laminated to protect the surface of the conductor substrate 811 (including the exposed substrate surface in the through hole), if necessary, and the insulator substrate 821 Is attached to the upper surface of the substrate 811. This attachment method can also be performed in the same manner as the attachment method of the insulator substrate 813. The thickness of the insulating film 818 is about 0.1 μm to 2.0 μm. The insulating film 814 may be removed by etching, and the insulating substrate 818 may be directly attached to the conductor substrate 811 without stacking the insulating film 818. For example, when the conductor substrate 811 is a silicon substrate and the insulator substrate is a glass substrate, it can be firmly attached by anodic bonding.

次に、図21(d)に示すように、絶縁体基板821や絶縁膜818、814にコンタクト孔823(823−1、2)を空けて、導電体基板811の上面を露出させた後、これらのコンタクト孔823に導電体膜を積層し、導電体膜・電極・配線パターン824(824−1、2)を形成する。これらの2つの導電体膜・電極・配線パターン824(824−1、2)の間で、容量空間を貫通孔816(816−2)とするコンデンサが形成される。また、貫通孔816への通気孔822(822−1、2)を絶縁体基板に開けることもできる。絶縁体基板821にコンタクト孔や通気孔を形成する方法として、フォトリソ法を用いてドライエッチングやウエットエッチングで形成する方法がある。絶縁体基板821がガラス基板である場合、ドライエッチングではCF4やC2F6等のガスを用いたプラズマエッチングがある。ウエットエッチングではHF系のエッチング液を用いてエッチングすることができる。あるいは、レーザーや高圧水流を用いて絶縁体基板に窓開けを行なう方法もある。尚、事前にコンタクト孔や通気孔を形成した絶縁体基板を付着しても良い。この方法によれば、絶縁体基板にコンタクト孔や通気孔を形成するプロセスは別工程となるので、プロセス時間を短縮できるというメリットもある。さらに通気孔825を絶縁体基板813に形成することもできる。
以上のようなプロセスで本発明の導電体基板を用いたセンサ(たとえば、加速度センサやマイクロホンデバイス)を作製できる。このプロセスは非常に短いのでプロセスコストも非常に小さくなる。
Next, as shown in FIG. 21D, contact holes 823 (823-1, 2) are opened in the insulating substrate 821 and the insulating films 818, 814, and the upper surface of the conductive substrate 811 is exposed. A conductor film is laminated in these contact holes 823 to form a conductor film / electrode / wiring pattern 824 (824-1, 2). A capacitor having a capacitance space as a through hole 816 (816-2) is formed between these two conductor films / electrodes / wiring patterns 824 (824-1, 2). In addition, vent holes 822 (822-1, 2) to the through holes 816 can be formed in the insulator substrate. As a method for forming a contact hole or a vent hole in the insulator substrate 821, there is a method of forming by dry etching or wet etching using a photolithography method. When the insulator substrate 821 is a glass substrate, dry etching includes plasma etching using a gas such as CF4 or C2F6. In wet etching, etching can be performed using an HF-based etchant. Alternatively, there is a method of opening a window on the insulator substrate using a laser or high-pressure water flow. An insulator substrate in which contact holes and vent holes are formed in advance may be attached. According to this method, the process of forming the contact hole and the vent hole in the insulator substrate is a separate process, so there is an advantage that the process time can be shortened. Further, the air hole 825 can be formed in the insulator substrate 813.
A sensor (for example, an acceleration sensor or a microphone device) using the conductor substrate of the present invention can be manufactured by the process as described above. Since this process is very short, the process cost is also very low.

図22は絶縁体基板または半導体基板を用いた本発明のセンサを形成する方法を示す図である。図21と異なるのはコンデンサ電極・配線となる導電体膜を形成するプロセスを使用することであるが、プロセスは非常に簡単である。図21と類似するプロセスが多いので詳細なプロセスの説明は省略するが、図21で説明した内容から簡単に類推できる。図22(a)に示すように、基板911の下面911−Bにサポート基板913を付着させる。必要な場合には絶縁膜912を介在させる。基板911の下面911−Sに感光性膜915を形成し、貫通孔形成用のパターニングをフォトリソ法により行なう。必要な場合には絶縁膜914を介在させる。感光性膜914は感光性シート膜(ドライフィルム)を付着したり、あるいは感光性膜を塗布した後、熱処理(プリベーク)して形成する。基板911は絶縁体基板または半導体基板である。(導電体基板でも良いが、導電体基板の場合は図21で例示した方法でプロセスできる。)絶縁体基板として、たとえば、ガラス基板、石英基板、セラミック基板、高分子樹脂基板、プラスチック基板、ゴム基板などである。半導体基板として、たとえば、シリコン基板、ゲルマニウム基板、炭素(ダイヤモンド、グラフェン、カーボンナノチューブ等を含む)基板等の単元素基板、炭化ケイ素(SiC)、シリコンゲルマニウム(SiGe)、ガリウムヒ素(GaAs)、インジウムリン(InP)、窒化ガリウム(GaN)等の二元元素基板、その他三元系以上の多元素基板等である。 FIG. 22 is a diagram showing a method of forming a sensor of the present invention using an insulator substrate or a semiconductor substrate. The difference from FIG. 21 is the use of a process for forming a conductor film to be a capacitor electrode / wiring, but the process is very simple. Since there are many processes similar to those in FIG. 21, a detailed description of the processes is omitted, but can be easily inferred from the contents described in FIG. As shown in FIG. 22A, a support substrate 913 is attached to the lower surface 911-B of the substrate 911. If necessary, an insulating film 912 is interposed. A photosensitive film 915 is formed on the lower surface 911-S of the substrate 911, and patterning for forming a through hole is performed by a photolithography method. If necessary, an insulating film 914 is interposed. The photosensitive film 914 is formed by attaching a photosensitive sheet film (dry film) or applying a photosensitive film and then heat-treating (pre-baking). The substrate 911 is an insulator substrate or a semiconductor substrate. (A conductor substrate may be used, but in the case of a conductor substrate, the process can be performed by the method illustrated in FIG. 21.) As an insulator substrate, for example, a glass substrate, a quartz substrate, a ceramic substrate, a polymer resin substrate, a plastic substrate, rubber Such as a substrate. As a semiconductor substrate, for example, a silicon substrate, a germanium substrate, a single element substrate such as a carbon (including diamond, graphene, carbon nanotube, etc.) substrate, silicon carbide (SiC), silicon germanium (SiGe), gallium arsenide (GaAs), indium Binary element substrates such as phosphorus (InP) and gallium nitride (GaN), and other ternary or higher multi-element substrates.

次に図22(b)に示すように、基板911をエッチングして貫通孔916(916−1、2、3、4)を形成する。これによって基板側壁911(911−1、2、3、4)を形成できる。次に感光性膜915をリムーブした後、図22(c)に示すように、基板911上に絶縁膜918を積層する。絶縁膜914は除去しても良いし、残しておいても良い。絶縁膜918はシリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜等であり、CVD法やPVD法、あるいは熱酸化法や熱窒化法で形成する。基板911が絶縁体基板であり、この後で形成する導電体膜との密着性が良い場合には、この絶縁膜918を形成しなくても良い。絶縁膜918の厚みは、100nm〜2000nmである。貫通孔916内にも絶縁膜が形成される。次に導電体膜919を積層する。導電体膜919は、たとえば低抵抗多結晶シリコン(PolySi)、各種シリサイド膜、各種金属膜、各種合金膜、導電性ポリマー、導電性ゴム、導電性炭素(導電性カーボンナノチューブやグラフェンを含む)であり、CVD法、PVD法、イオンプレーティング、メッキ等で形成する。導電体膜919の厚みは、100nm〜2000nmである。導電体膜919は貫通孔916の内部にも積層するが、貫通孔916の側面全体に積層されることが望ましい。 Next, as shown in FIG. 22B, the substrate 911 is etched to form through holes 916 (916-1, 2, 3, 4). Thereby, the substrate side walls 911 (911-1, 2, 3, 4) can be formed. Next, after removing the photosensitive film 915, an insulating film 918 is laminated on the substrate 911 as shown in FIG. The insulating film 914 may be removed or may be left. The insulating film 918 is a silicon oxide film, a silicon oxynitride film, a silicon nitride film, or the like, and is formed by a CVD method, a PVD method, a thermal oxidation method, or a thermal nitridation method. In the case where the substrate 911 is an insulator substrate and adhesion with a conductor film to be formed later is good, this insulating film 918 may not be formed. The thickness of the insulating film 918 is 100 nm to 2000 nm. An insulating film is also formed in the through hole 916. Next, a conductor film 919 is stacked. The conductor film 919 is made of, for example, low resistance polycrystalline silicon (PolySi), various silicide films, various metal films, various alloy films, conductive polymers, conductive rubber, conductive carbon (including conductive carbon nanotubes and graphene). Yes, by CVD, PVD, ion plating, plating, etc. The thickness of the conductor film 919 is 100 nm to 2000 nm. The conductor film 919 is also laminated inside the through hole 916, but it is desirable to be laminated on the entire side surface of the through hole 916.

導電体膜919は貫通孔916の底部932にも積層するが、この部分の導電体膜919をエッチング除去する必要がある。その方法として、図22(c)に示すように感光性膜930を形成し、貫通孔916の部分に感光性膜930が存在しないように感光性膜をパターニングする。この方法として、たとえば感光性ドライフィルム930を基板911上の導電体膜918上に付着させて、フォトリソ法によって貫通孔916の部分に感光性膜930が存在しないようにする。感光性ドライフィルム930がネガタイプの場合、感光性膜930を残す部分、すなわち基板側壁上面(基板上面)に光を照射すれば良い。感光性ドライフィルム930がポジタイプの場合は、感光性膜930を除去する部分、すなわち貫通孔上部を覆っている感光性膜930に光を照射すれば良い。ドライフィルムの場合は、貫通孔上部でも膜厚が余り厚くならず、プリベーク(感光性膜を露光する前に行なう熱処理)しても貫通孔内部に余り入っていかない。 The conductor film 919 is also stacked on the bottom portion 932 of the through hole 916, but the conductor film 919 in this portion needs to be removed by etching. As the method, a photosensitive film 930 is formed as shown in FIG. 22C, and the photosensitive film is patterned so that the photosensitive film 930 does not exist in the through hole 916 portion. As this method, for example, a photosensitive dry film 930 is attached on the conductor film 918 on the substrate 911 so that the photosensitive film 930 does not exist in the through hole 916 portion by photolithography. In the case where the photosensitive dry film 930 is a negative type, light may be irradiated to the portion where the photosensitive film 930 is left, that is, the upper surface of the substrate side wall (the upper surface of the substrate). In the case where the photosensitive dry film 930 is a positive type, light may be irradiated to a portion where the photosensitive film 930 is removed, that is, the photosensitive film 930 covering the upper portion of the through hole. In the case of a dry film, the film thickness does not become too thick even at the upper part of the through hole, and does not enter the through hole so much even if prebaked (heat treatment performed before exposing the photosensitive film).

感光性膜930が塗布膜やディップ膜の場合は、貫通孔916内部にも感光性膜が入り貫通孔916で厚くなっている。従って、ネガタイプの感光性膜(レジスト)が良く、厚みの安定している基板上面において露光するだけで良く、厚みの厚い感光性膜を有する貫通孔916内には露光する必要がないので、簡単に所望のパターンを形成できる。基板上面では導電体膜919を電極、配線としてのパターニングも必要であるから、そのためのパターンも形成する。尚、ポジタイプの感光性膜(レジスト)の場合は、貫通孔916内の厚いレジスト内にも露光する必要があるので焦点深度の大きい光を照射することによって、貫通孔内の感光性膜を除去することができる。 In the case where the photosensitive film 930 is a coating film or a dip film, the photosensitive film enters the through hole 916 and is thickened by the through hole 916. Therefore, the negative type photosensitive film (resist) is good, and it is only necessary to expose the upper surface of the substrate having a stable thickness, and it is not necessary to expose the through hole 916 having the thick photosensitive film. A desired pattern can be formed. Since the conductor film 919 needs to be patterned as an electrode and wiring on the upper surface of the substrate, a pattern for that purpose is also formed. In the case of a positive type photosensitive film (resist), it is necessary to expose the thick resist in the through hole 916, so that the photosensitive film in the through hole is removed by irradiating light with a large depth of focus. can do.

次に図22(d)に示すように、感光性膜930のエッジを垂れさせる熱処理を行なう。この熱処理によって基板側壁911(911−1、2、3、4)等の上面をカバーする感光性膜930が軟化して、感光性膜930のエッジが垂れて貫通孔916(916―1、2、3、4)の内側面側の上部に積層している導電体膜919を覆う(垂れた感光性膜931で示す)。レジストの軟化温度は、たとえば150℃〜200℃であり、この温度以上で熱処理することによって感光性膜930のエッジを垂れさせることができる。この後基板911の上面側から基板面に対して垂直に導電体膜を異方性エッチングする。たとえば、導電体膜がアルミニウムの場合、反応性イオンエッチング(RIE)装置を用いて塩tatoeba素系ガス(たとえば、Cl2やBCl3)によって垂直エッチング(異方性エッチング)できる。たとえば、導電体膜がタングステンシリサイドや低抵抗PolySiの場合、反応性イオンエッチング(RIE)装置を用いてたとえばハロゲン系ガス(たとえば、Cl2、SF6、HBr)によって垂直エッチング(異方性エッチング)できる。 Next, as shown in FIG. 22D, a heat treatment for dripping the edge of the photosensitive film 930 is performed. By this heat treatment, the photosensitive film 930 that covers the upper surface of the substrate side wall 911 (911-1, 2, 3, 4) or the like is softened, and the edge of the photosensitive film 930 hangs down to pass through holes 916 (916-1, 2). 3, 4) to cover the conductive film 919 stacked on the inner surface side (indicated by a hanging photosensitive film 931). The softening temperature of the resist is, for example, 150 ° C. to 200 ° C., and the edge of the photosensitive film 930 can be dripped by heat treatment at a temperature higher than this temperature. Thereafter, the conductive film is anisotropically etched perpendicularly to the substrate surface from the upper surface side of the substrate 911. For example, when the conductor film is aluminum, vertical etching (anisotropic etching) can be performed with a salt taeba base gas (for example, Cl 2 or BCl 3) using a reactive ion etching (RIE) apparatus. For example, when the conductor film is tungsten silicide or low resistance PolySi, vertical etching (anisotropic etching) can be performed by using a reactive ion etching (RIE) apparatus, for example, with a halogen-based gas (for example, Cl2, SF6, HBr).

この導電体膜の垂直エッチングによって、貫通孔916内の底部932に積層している導電体膜919がエッチング除去される。感光性膜930でカバーしている導電体膜の部分は当然にエッチングされない。貫通孔916の内側面に積層している導電体膜は、感光性膜で被覆されていないが、基板面に対して垂直になっているので、横方向からはエッチングされないから、エッチング後もエッチングされずに残っている。貫通孔内側面の上部に存在する導電体膜919は感光性膜がなければ当然エッチングされるが、感光性膜930のエッジ付近は垂れていて、この部分にある導電体膜919は、この垂れた感光性膜919に被覆されているので、この部分もエッチングされない。垂直方向にエッチングイオン種が貫通孔916内に突入してきても、この垂れた部分931がマスクとなり、貫通孔916の側面に被覆した導電体膜919はエッチングされない。尚、基板側壁911の上面に形成する感光性膜パターンを少し大き目に形成すれば、貫通孔916の内側面の廂領域が増えるので、貫通孔916の内側面上に積層した導電体膜919はやはりエッチングされにくくなる。この場合も感光性膜を垂れさせる熱処理を行なえば、確実に貫通孔916の内側面上部の導電体膜919を感光性膜で確実に覆うことができる。 By this vertical etching of the conductive film, the conductive film 919 stacked on the bottom 932 in the through hole 916 is removed by etching. Of course, the portion of the conductor film covered by the photosensitive film 930 is not etched. The conductor film laminated on the inner surface of the through-hole 916 is not coated with a photosensitive film, but is perpendicular to the substrate surface, so it is not etched from the lateral direction. It remains without being. If there is no photosensitive film, the conductive film 919 existing on the inner side surface of the through hole is naturally etched, but the vicinity of the edge of the photosensitive film 930 is drooping, and the conductive film 919 in this portion is dripped. Since this is covered with the photosensitive film 919, this portion is not etched either. Even if etching ion species enter the through-hole 916 in the vertical direction, the drooped portion 931 serves as a mask, and the conductor film 919 covering the side surface of the through-hole 916 is not etched. Note that if the photosensitive film pattern formed on the upper surface of the substrate side wall 911 is formed slightly larger, the wrinkle region on the inner side surface of the through hole 916 increases, so that the conductor film 919 laminated on the inner side surface of the through hole 916 has After all it becomes difficult to be etched. Also in this case, if the heat treatment for dripping the photosensitive film is performed, the conductive film 919 on the upper inner surface of the through hole 916 can be reliably covered with the photosensitive film.

導電体基板ではない場合でも平面的パターンは図18(a)、図19(a)、図20に示す形状と同じであるから、導電体膜919を積層後は、コンデンサ電極となる基板側壁(たとえば、911−1と911−3)上の導電体膜919は貫通孔916の底部のみで接続しているだけである。従って、上述した導電体膜の異方性エッチングによって貫通孔916の底部の導電体膜919は除去されるので、コンデンサ電極となる基板側壁(たとえば、911−1と911−3)上の導電体膜919は分離する。 Even if it is not a conductor substrate, the planar pattern is the same as the shape shown in FIG. 18A, FIG. 19A, and FIG. 20, so that after laminating the conductor film 919, the substrate side wall (capacitor electrode) For example, the conductor film 919 on 911-1 and 911-3) is connected only at the bottom of the through hole 916. Therefore, since the conductive film 919 at the bottom of the through hole 916 is removed by the anisotropic etching of the conductive film described above, the conductive material on the substrate side walls (for example, 911-1 and 911-3) to be the capacitor electrodes The membrane 919 separates.

この後、感光性膜930を除去して、絶縁体膜920を積層する。(絶縁膜920を形成する前に選択CVD法やメッキ法によって導電体膜を積層すれば、エッチング中に受けた導電体膜の小さな隙間を導電体膜で埋めることができ、エッチング中に導電体膜が受けたダメッジを回復することができる。(大きな隙間には選択CVDやメッキによる導電体膜は積層しないので、導通していないパターンが導通することはない。)この絶縁膜920は、SiOx、SiOxNy,SiNyであり、CVD法やPVD法で積層し、膜厚が0.1μm〜2μmであり、導電体膜919を化学的および物理的および環境的に保護する。その後、薄板921を付着させて、(図22(e))必要なコンタクト孔924(924−1、2)や導電体膜・電極・配線923(923−1、2)や通気孔922を形成する。このような構造のセンサが基板911内に多数作製されるので、ダイサー等を用いてチップ化(個片化)すれば、多数のセンサチップPKGを作製することができる。(図22(f)) Thereafter, the photosensitive film 930 is removed, and the insulator film 920 is stacked. (If a conductor film is laminated by selective CVD or plating before forming the insulating film 920, a small gap in the conductor film received during etching can be filled with the conductor film. The damage received by the film can be recovered (a conductive film formed by selective CVD or plating is not laminated in a large gap so that a non-conductive pattern does not conduct). SiOxNy, SiNy, which are laminated by CVD or PVD, have a film thickness of 0.1 μm to 2 μm, and protect the conductor film 919 chemically, physically and environmentally. Thus, (FIG. 22E) necessary contact holes 924 (924-1, 2), conductor films / electrodes / wirings 923 (923-1, 2), and vent holes 922 are formed. The sensor UNA structure is fabricated a number in the substrate 911, if chip the dicer (dicing), can be prepared a number of sensor chips PKG. (FIG. 22 (f))

このように本プロセスを用いることによって、絶縁体基板や半導体基板を用いても簡単なプロセスで本発明のセンサを作製できる。このプロセスではシリコン等の半導体基板を用いているので、ICやトランジスタと一緒のプロセスでセンサを作製することができる。 By using this process as described above, the sensor of the present invention can be manufactured by a simple process even if an insulator substrate or a semiconductor substrate is used. Since a semiconductor substrate such as silicon is used in this process, the sensor can be manufactured by a process together with an IC and a transistor.

図23は、シリコン等の半導体基板を用いた本発明のセンサを作製する方法を示す図である。以下は半導体基板がシリコン基板であるとして説明する。図23(a)に示すように、シリコン基板951の両面に拡散層952を形成する。シリコン基板がP型ウエハの場合は拡散層はN型でもP型どちらでも良く、シリコン基板がN型ウエハの場合は拡散層はP型でもN型でもどちらでも良い。拡散層952の不純物濃度は1019/cm以上であることが望ましい。拡散層952の形成方法は、たとえばイオン注入をした後に熱処理を行なう方法、あるいはプリデポして拡散熱処理を行なう方法がある。尚、裏面の拡散層952は特に必要がないので形成しなくても良い。 FIG. 23 is a diagram showing a method of manufacturing the sensor of the present invention using a semiconductor substrate such as silicon. In the following description, it is assumed that the semiconductor substrate is a silicon substrate. As shown in FIG. 23A, diffusion layers 952 are formed on both sides of the silicon substrate 951. When the silicon substrate is a P-type wafer, the diffusion layer may be either N-type or P-type, and when the silicon substrate is an N-type wafer, the diffusion layer may be either P-type or N-type. The impurity concentration of the diffusion layer 952 is desirably 10 19 / cm 3 or more. The diffusion layer 952 can be formed by, for example, a method of performing heat treatment after ion implantation or a method of performing diffusion heat treatment by pre-deposition. Note that the diffusion layer 952 on the back surface is not particularly necessary and may not be formed.

次に図23(b)に示すように、シリコン基板951の裏面にサポート基板954を付着する。必要な場合には、絶縁膜953を介在しても良い。シリコン基板951の上面に感光性膜956を形成し、貫通孔形成用の窓開けを行なう。必要な場合には、絶縁膜955を介在しても良い。感光性膜956のパターンにより貫通孔965(965−1、2、3)を形成する。貫通孔965を形成後感光性膜956をリムーブした後の断面図を図23(c)に示す。貫通孔965の上部に拡散層952が露出している。次に絶縁膜955をエッチング除去する。これによって、シリコン基板951の上面および貫通孔956の上部で拡散層952が全部露出する。この露出した状態で導電体膜957を積層する。導電体膜957は、シリコン基板の上面および貫通孔内部に積層され、シリコン基板951の上面および貫通孔956の上部に露出した拡散層952と接触する。 Next, as shown in FIG. 23B, a support substrate 954 is attached to the back surface of the silicon substrate 951. If necessary, an insulating film 953 may be interposed. A photosensitive film 956 is formed on the upper surface of the silicon substrate 951, and a window for forming a through hole is opened. If necessary, an insulating film 955 may be interposed. Through holes 965 (965-1, 2, 3) are formed by the pattern of the photosensitive film 956. FIG. 23C shows a cross-sectional view after removing the photosensitive film 956 after forming the through hole 965. A diffusion layer 952 is exposed above the through hole 965. Next, the insulating film 955 is removed by etching. As a result, the entire diffusion layer 952 is exposed on the upper surface of the silicon substrate 951 and the upper portion of the through hole 956. A conductor film 957 is laminated in this exposed state. The conductor film 957 is laminated on the upper surface of the silicon substrate and inside the through hole, and comes into contact with the diffusion layer 952 exposed on the upper surface of the silicon substrate 951 and the upper portion of the through hole 956.

次に導電体膜957を所望のパターンに形成するために感光性膜958をパターニングし、このパターン958に従って導電体膜957をエッチングする。{図23(e)}図22では、感光性膜は基板側壁の上面をカバーし、貫通孔の側面上部を覆うようにパターニングされたが、本実施形態でも同様のパターニングも採用できるが、必ずしもそのようなパターニングをしなくても良い。すなわち、シリコン基板951の上面の拡散層952の領域内でパターニングすれば良く、シビアなマスク合わせが必要である(図22では、貫通孔のエッジと感光性膜のエッジ合わせが必要である。)が、本実施形態ではシビアなマスク合わせは必要がない。感光性膜958パターンに従い導電体膜952をエッチングすると、図23(e)に示すように、シリコン基板上面で感光性膜958の存在しない領域Aでは導電体膜957がエッチングされ、拡散層952が露出する。導電体膜957のエッチングは異方性(垂直)エッチングであるから、貫通孔965の側面に積層した導電体膜957は垂直方向(シリコン基板951面に対して)には厚いので、貫通孔側面の上部C領域では導電体膜957がエッチングされずに残る。すなわち、貫通孔965の側面に露出している拡散層952に導電体膜が接触した状態になっている。また、垂直エッチングであるから、貫通孔965の底部B領域に存在する導電体膜957はエッチング除去される。 Next, in order to form the conductor film 957 in a desired pattern, the photosensitive film 958 is patterned, and the conductor film 957 is etched according to this pattern 958. {FIG. 23 (e)} In FIG. 22, the photosensitive film is patterned so as to cover the upper surface of the substrate side wall and cover the upper part of the side surface of the through-hole. Such patterning may not be performed. That is, patterning may be performed within the region of the diffusion layer 952 on the upper surface of the silicon substrate 951, and severe mask alignment is necessary (in FIG. 22, the edge of the through hole and the edge of the photosensitive film are necessary). However, severe mask alignment is not necessary in this embodiment. When the conductive film 952 is etched according to the photosensitive film 958 pattern, as shown in FIG. 23E, the conductive film 957 is etched in the region A where the photosensitive film 958 does not exist on the upper surface of the silicon substrate, and the diffusion layer 952 is formed. Exposed. Since the etching of the conductor film 957 is anisotropic (vertical) etching, the conductor film 957 laminated on the side surface of the through hole 965 is thick in the vertical direction (relative to the surface of the silicon substrate 951). In the upper C region, the conductive film 957 remains without being etched. That is, the conductor film is in contact with the diffusion layer 952 exposed on the side surface of the through hole 965. Further, since the vertical etching is performed, the conductor film 957 existing in the bottom B region of the through hole 965 is removed by etching.

この後、感光性膜958をリムーブして、熱処理を行なうことによって、導電体膜957と拡散層952とオーミックコンタクトを得ることができる。たとえば、導電体膜957がアルミニウムであるときは、約350℃〜450℃で熱処理(アロイ)を行なう。この後で、絶縁膜959を積層する。この絶縁膜959は導電体膜957や貫通孔965を保護し、さらに絶縁性を確保する。次に薄板960を付着させる。この薄板960はガラス基板等の透明基板を用いれば、光が通るのでマスク合わせしやすく、パターン異常などの品質検査が容易となる。薄板960にコンタクト孔961(961−1、2)を形成し導電体膜を積層して電極・配線962(962−1、2)を形成する。これによって、962−1および962−2が対向する2つの電極となり、貫通孔965−2を容量空間とするコンデンサを構成する。薄板960に通気孔963を形成して貫通孔965内の気圧を一定に保持できるようにしても良い。
このようにシリコン基板中に拡散層を形成することによって、簡単なプロセスで本発明のセンサを安価に作製することができる。
Thereafter, the photosensitive film 958 is removed and heat treatment is performed, so that an ohmic contact with the conductor film 957 and the diffusion layer 952 can be obtained. For example, when the conductor film 957 is aluminum, heat treatment (alloy) is performed at about 350 ° C. to 450 ° C. Thereafter, an insulating film 959 is stacked. This insulating film 959 protects the conductor film 957 and the through hole 965 and further ensures insulation. Next, a thin plate 960 is attached. If a transparent substrate such as a glass substrate is used for the thin plate 960, light passes through, so that mask alignment is easy, and quality inspection such as pattern abnormality is facilitated. Contact holes 961 (961-1, 2) are formed in the thin plate 960, and a conductor film is laminated to form electrodes / wirings 962 (962-1, 2). Thereby, 962-1 and 962-2 become two electrodes which oppose, and the capacitor | condenser which makes the through-hole 965-2 capacitive space is comprised. A ventilation hole 963 may be formed in the thin plate 960 so that the atmospheric pressure in the through hole 965 can be kept constant.
By forming the diffusion layer in the silicon substrate in this way, the sensor of the present invention can be manufactured at a low cost by a simple process.

図24は貫通孔の内側面および基板上面に拡散層を形成する別の実施形態を示す図である。これまでの説明したプロセスと重複するプロセスの説明は省略する。図24(a)はシリコン基板971の下面にサポート基板973を付着し基板971内に貫通孔974(974−1、2)を形成した状態を示している。必要な場合は絶縁膜972を介在する。貫通孔974内側面および基板上面、基板側壁971(971−1、2、3)の上面を露出させる。次に図24(b)に示すように、基板側壁の側面(貫通孔内側面)および基板上面のシリコン基板が露出した部分に拡散層975を形成する。この拡散層975は、たとえば、イオン注入法の後で拡散熱処理を行なって作製することができる。あるいは、たとえば、プリデポの後で拡散熱処理を行なって作製することができる。この拡散層はP型でもN型の高濃度領域のどちらでも良い。貫通孔974(974−1、2)の底部は絶縁膜972または絶縁体であるサポート基板973であるから、拡散層は形成されない。すなわち、隣接する基板側壁に形成された拡散層975の間では接続していないから、この後にこれらの拡散層975にコンタクト孔および電極・配線を形成しても、これらの電極・配線の間では電気的に導通しない。 FIG. 24 is a view showing another embodiment in which a diffusion layer is formed on the inner surface of the through hole and the upper surface of the substrate. A description of processes overlapping with the processes described so far will be omitted. FIG. 24A shows a state in which a support substrate 973 is attached to the lower surface of the silicon substrate 971 and through holes 974 (974-1, 2) are formed in the substrate 971. If necessary, an insulating film 972 is interposed. The inner surface of the through hole 974, the upper surface of the substrate, and the upper surfaces of the substrate side walls 971 (971-1, 2, 3) are exposed. Next, as shown in FIG. 24B, a diffusion layer 975 is formed on the side surface of the substrate side wall (the inner surface of the through hole) and the portion of the upper surface of the substrate where the silicon substrate is exposed. This diffusion layer 975 can be manufactured by performing diffusion heat treatment after ion implantation, for example. Alternatively, for example, it can be manufactured by performing diffusion heat treatment after pre-deposition. This diffusion layer may be either P-type or N-type high concentration region. Since the bottom of the through hole 974 (974-1, 2) is the insulating film 972 or the support substrate 973 which is an insulator, the diffusion layer is not formed. That is, since there is no connection between the diffusion layers 975 formed on the side walls of adjacent substrates, even if contact holes and electrodes / wirings are formed in these diffusion layers 975 after that, there is no gap between these electrodes / wirings. Not electrically conductive.

次に基板上面および貫通孔内側面および貫通孔底部に絶縁膜976を積層する。次に薄板977を基板上面に付着させる。その後コンタクト孔977を形成した後導電体膜を積層し、コンタクト孔内およびその上に電極・配線978をパターニングする。この後適度な熱処理を行なうことによって、電極・配線978と拡散層975との接続(オーミックコンタクト)を行なう。この結果、電極・配線978と貫通孔内側面の拡散層975と接続する。この結果、貫通孔974を容量空間として、貫通孔内の対向する2つの拡散層975を電極とするコンデンサが形成される。 Next, an insulating film 976 is stacked on the upper surface of the substrate, the inner side surface of the through hole, and the bottom of the through hole. Next, a thin plate 977 is attached to the upper surface of the substrate. Then, after forming a contact hole 977, a conductor film is laminated, and electrodes / wirings 978 are patterned in and on the contact hole. Thereafter, the electrode / wiring 978 and the diffusion layer 975 are connected (ohmic contact) by performing an appropriate heat treatment. As a result, the electrode / wiring 978 is connected to the diffusion layer 975 on the inner surface of the through hole. As a result, a capacitor is formed using the through hole 974 as a capacitance space and two opposing diffusion layers 975 in the through hole as electrodes.

図26は、本発明のセンサの別の製造方法を示す図である。基板にヤング率の大きい材料を使用するときには、基板側壁の厚み(基板面に対して平行な方向、すなわち幅と言った方が分かりやすい)を薄く(小さく)するほど加速度や音波に対して変形量が大きくなるので、コンデンサ容量の変化量も大きくなり、感度が増大する。たとえば、シリコン基板の場合には基板側壁の厚み(幅)は、50μm以下、場合によっては20μm以下や10μm以下となる場合もある。基板の厚みを500μm〜1000μmとすれば、貫通孔形成後の基板側壁のアウペクト比(基板側壁と基板との厚み比)は50以上となる場合もある。基板側壁を一回で形成するとこのような細長いビルディングが形成されるので、プロセス中にわずかの力で変形する可能性がある。そこで、本製造方法では、このような高アスペクト比の基板側壁を形成するときは、サポート基板(薄板、あるいは絶縁体基板)で基板側壁の上下面を押さえた状態で形成するものである。 FIG. 26 is a diagram showing another method for manufacturing the sensor of the present invention. When a material with a high Young's modulus is used for the substrate, the thickness of the substrate sidewall (direction parallel to the substrate surface, that is, the width is easier to understand) is reduced (decreased) so that it deforms with respect to acceleration and sound waves. Since the amount increases, the amount of change in the capacitor capacitance also increases, and the sensitivity increases. For example, in the case of a silicon substrate, the thickness (width) of the substrate side wall may be 50 μm or less, and in some cases, 20 μm or less or 10 μm or less. If the thickness of the substrate is 500 μm to 1000 μm, the output ratio (thickness ratio between the substrate sidewall and the substrate) of the substrate sidewall after forming the through hole may be 50 or more. Forming the substrate sidewalls in one time forms such an elongated building and can be deformed with a slight force during the process. Therefore, in the present manufacturing method, when forming such a high-aspect-ratio substrate sidewall, it is formed in a state where the upper and lower surfaces of the substrate sidewall are pressed by a support substrate (thin plate or insulator substrate).

図26(a)に示すように、基板1011の第1面に第1のサポート基板1013を付着させる。絶縁膜1012を介在しても良い。次に基板1011の第2面に感光性膜1015を形成して貫通孔形成用の窓開けを行なう。この時絶縁膜1014を介在しても良い。この貫通孔形成用の窓開けでは、細い基板側壁を形成するような感光性膜のパターンは形成しない。すなわち、結果として形成される貫通孔のうち、隣接するような貫通孔形成用のパターンは形成しない。たとえば、パターンの開口部間のスペース(ここの部分が基板側壁となる)はアスペクト比が10以上にならないようにする。たとえば、基板1011の厚みが500μmの場合は、50μm以下のスペースにならないようにする。たとえば、図19で説明したセンサでは中央の貫通孔732−1を開けて、その周りの貫通孔732−2、3,4、5はここでは開けないようにする。図18で示したセンサでは712−1を開け、712−2はここでは開けないようにする。図20で示したセンサでは752−1を開けて、その周りの752−2はここでは開けないようにする。次に感光性膜1015の開口部1016で露出した基板側壁1011を垂直エッチングし、基板1011の第2面に貫通する貫通溝(貫通孔)1017を形成する。絶縁膜1014が基板1011の第1面上に存在する場合には、この絶縁膜も異方性エッチングし、その後で基板1011を異方性エッチングする。 As shown in FIG. 26A, a first support substrate 1013 is attached to the first surface of the substrate 1011. An insulating film 1012 may be interposed. Next, a photosensitive film 1015 is formed on the second surface of the substrate 1011 to open a window for forming a through hole. At this time, an insulating film 1014 may be interposed. The opening of the through-hole forming window does not form a photosensitive film pattern that forms a thin substrate side wall. That is, among the resulting through holes, adjacent patterns for forming through holes are not formed. For example, the space between the openings of the pattern (this portion becomes the substrate side wall) should not have an aspect ratio of 10 or more. For example, when the thickness of the substrate 1011 is 500 μm, a space of 50 μm or less is avoided. For example, in the sensor described in FIG. 19, the central through hole 732-1 is opened, and the surrounding through holes 732-2, 3, 4, and 5 are not opened here. In the sensor shown in FIG. 18, 712-1 is opened, and 712-2 is not opened here. In the sensor shown in FIG. 20, 752-1 is opened, and the surrounding 752-2 is not opened here. Next, the substrate side wall 1011 exposed at the opening 1016 of the photosensitive film 1015 is vertically etched to form a through groove (through hole) 1017 penetrating the second surface of the substrate 1011. When the insulating film 1014 exists on the first surface of the substrate 1011, this insulating film is also anisotropically etched, and then the substrate 1011 is anisotropically etched.

次に感光性膜1015をリムーブした後、(主)基板1011の第1面上に第2のサポート基板1021を付着する。この付着方法はこれまでに述べた方法と同じである。第2のサポート基板1021も第1のサポート基板1013同様に絶縁体基板であることが望ましい。第2のサポート基板1021や第1のサポート基板1013が絶縁体基板以外の基板の場合には、表面に絶縁膜を積層しておく方法がある。あるいは、主基板1011が絶縁体基板である場合には、直接付着させることもできる。第2のサポート基板1021は主基板1011に直接付着させることもできる。その場合は絶縁膜1014が介在している場合にはこれを除去しておく。たとえば、主基板1011がシリコン基板である場合、第2のサポート基板1021をガラス基板(絶縁体基板)とすれば、静電接着法(陽極接合法)を用いて強固に接着することができる。この第2のサポート基板1021はセンサーパッケージの外側下面となるので、厚みは50μm以上、好適には100μm以上が望ましく、300μm以上とさらに厚くし頑丈なパッケージにすることもでき、センサパッケージを使用する環境によって選択すれば良い。場合によっては厚みを50μm以下にしても良い場合もある。 Next, after removing the photosensitive film 1015, a second support substrate 1021 is attached on the first surface of the (main) substrate 1011. This deposition method is the same as the method described so far. The second support substrate 1021 is also preferably an insulator substrate like the first support substrate 1013. In the case where the second support substrate 1021 or the first support substrate 1013 is a substrate other than an insulator substrate, an insulating film is stacked on the surface. Alternatively, when the main substrate 1011 is an insulator substrate, it can be directly attached. The second support substrate 1021 can be directly attached to the main substrate 1011. In that case, if the insulating film 1014 is interposed, it is removed. For example, when the main substrate 1011 is a silicon substrate, if the second support substrate 1021 is a glass substrate (insulator substrate), it can be firmly bonded using an electrostatic bonding method (anodic bonding method). Since this second support substrate 1021 is the outer lower surface of the sensor package, the thickness is preferably 50 μm or more, preferably 100 μm or more, and can be made to be a thicker and more robust package with 300 μm or more. Select according to the environment. In some cases, the thickness may be 50 μm or less.

次に主基板1011の第2面側に付着した第1サポート基板1013を薄くして50μm以下、好適には30μm以下、もっと好適には20μm以下、さらに好適には10μm以下の厚みとする。薄くする方法として、CMP(Chemical Mechanical Polishing)法を用いる方法、ドライエッチング法、ウエットエッチング法等がある。あるいは、薄い絶縁基板との貼り合せ基板を第1サポート基板として、貼り合わせた基板を取り外して薄い絶縁基板だけを残す方法もある。この後、図26(c)に示すように、第1サポート基板1013上に感光性膜1022を形成し、所望のパターニングを行なう。このパターニングは、隣接する貫通孔の間に挟まれる薄い厚み(幅)を有する基板側壁の第2面側から第1サポート基板1013で押さえて、(第1面側は第2サポート基板1021で押さえられている)基板側壁の変形を最小限とし、所望の厚みの基板を得ることを目的とする。 Next, the first support substrate 1013 attached to the second surface side of the main substrate 1011 is thinned to have a thickness of 50 μm or less, preferably 30 μm or less, more preferably 20 μm or less, and even more preferably 10 μm or less. As a thinning method, there are a method using a CMP (Chemical Mechanical Polishing) method, a dry etching method, a wet etching method and the like. Alternatively, there is a method in which a bonded substrate with a thin insulating substrate is used as a first support substrate, and the bonded substrate is removed to leave only the thin insulating substrate. Thereafter, as shown in FIG. 26C, a photosensitive film 1022 is formed on the first support substrate 1013, and desired patterning is performed. This patterning is performed by pressing the first support substrate 1013 from the second surface side of the substrate side wall having a thin thickness (width) sandwiched between adjacent through holes (the first surface side is pressed by the second support substrate 1021). An object of the present invention is to obtain a substrate having a desired thickness by minimizing the deformation of the substrate side wall.

薄い厚み(幅)を有する基板側壁となる領域の第2面側にパターンエッジが来るようにし、エッチング後に薄い厚み(幅)を有する基板側壁の第2面側の領域が第1サポート基板1013に付着しているようにパターニングする。たとえば、第1サポート基板1013のエッチング後のエッジ位置が点線の位置、すなわち薄い厚み(幅)を有する基板側壁となる領域の第2面側上に第1サポート基板1013のエッチング後のエッジが来るようにする。感光性膜1022の露光時のマスク合わせは、第1貫通孔1017を形成したときのパターンに合わせることによって非常に精密なマスク合わせを行なうことができる。第1サポート基板1013がガラス基板であれば、合わせ時の光線が透過するので、より正確なマスク合わせを行なうことができる。感光性膜のない窓開けされた開口部1023から第1サポート基板1013のエッチングを行なう。第1サポート基板1013がガラス基板であるときは、CF4ガスやC2F6ガスを用いたドライエッチング、HF系水溶液を用いたウエットエッチング等でエッチングする。下地がシリコン酸化膜等の絶縁膜1012がある場合は一緒にエッチングしても良い。エッチング形状は点線で示すようにエッジがテーパー状であった方がこの後に形成する絶縁膜や導電体膜のステップカバレッジが良くなるので望ましいが、これらの膜のカバレッジが良ければ(感光性膜パターンとの寸法差が少ない)垂直エッチングでも良い。(図27(c)) The pattern edge comes to the second surface side of the region that becomes the substrate side wall having a small thickness (width), and the region on the second surface side of the substrate side wall that has a thin thickness (width) after the etching becomes the first support substrate 1013. Pattern so as to adhere. For example, the edge after the etching of the first support substrate 1013 comes on the second surface side of the region where the edge position after the etching of the first support substrate 1013 is a dotted line, that is, the substrate sidewall having a small thickness (width). Like that. The mask alignment at the time of exposure of the photosensitive film 1022 can be performed with very precise mask alignment by matching with the pattern when the first through-hole 1017 is formed. If the first support substrate 1013 is a glass substrate, the light beam at the time of alignment is transmitted, so that more accurate mask alignment can be performed. The first support substrate 1013 is etched from the opening 1023 having a window without a photosensitive film. When the first support substrate 1013 is a glass substrate, etching is performed by dry etching using CF4 gas or C2F6 gas, wet etching using an HF-based aqueous solution, or the like. If the base is an insulating film 1012 such as a silicon oxide film, it may be etched together. As shown by the dotted line, it is desirable that the etching shape has a tapered edge because the step coverage of the insulating film or conductor film to be formed later is improved, but if the coverage of these films is good (photosensitive film pattern) Vertical etching may be used. (Fig. 27 (c))

第1サポート基板1013をエッチングした後に、感光性膜1022をリムーブした後、第2貫通孔を形成するために感光性膜1025を形成しフォトリソ法を用いて所望のパターニングを行なう。このときのマスク合わせも第1貫通孔1017のパターンと合わせれば、基板側壁の薄い厚み(幅)を正確にコントロールできる。第1貫通孔1017のパターンは第1サポート基板1013の下にあるので、第1サポート基板1013を透過する波長の光を用いることによってより精度の高いマスク合わせができる。また、既にパターニングした第1サポート基板1013は絶縁膜1025にカバーされる。パターニングされた感光性膜1025の開口部1026から主基板1011を垂直エッチングし貫通孔(第2貫通孔)1027を形成する。第2貫通孔1027は主基板1011の第1面側までエッチングされる。絶縁膜1012が存在する場合にはまず絶縁膜をエッチング(好適には垂直エッチング)した後に主基板1011がエッチングされる。 After the first support substrate 1013 is etched, the photosensitive film 1022 is removed, and then a photosensitive film 1025 is formed to form a second through hole, and desired patterning is performed using a photolithography method. If the mask alignment at this time is also matched with the pattern of the first through hole 1017, the thin thickness (width) of the substrate side wall can be accurately controlled. Since the pattern of the first through-hole 1017 is under the first support substrate 1013, mask alignment with higher accuracy can be performed by using light having a wavelength that transmits the first support substrate 1013. The already patterned first support substrate 1013 is covered with an insulating film 1025. The main substrate 1011 is vertically etched from the opening 1026 of the patterned photosensitive film 1025 to form a through hole (second through hole) 1027. The second through hole 1027 is etched to the first surface side of the main substrate 1011. When the insulating film 1012 exists, the main substrate 1011 is etched after the insulating film is first etched (preferably vertical etching).

第2貫通孔1027が形成されると、第1貫通孔と第2貫通孔の間の基板側壁1011(1011−1、2)の厚み(幅)は非常に薄く(3μm〜50μm)、アスペクト比が大きいが、図26(d)に示されるように、第1面側が第2サポート基板1021で、第2面側が第1サポート基板1013で規制されて(押さえられて)いるので、基板側壁1011(1011−1、2)の変形は非常に小さくなる。尚、感光性膜1022を第2貫通孔用形成用パターンと同じくして、第1サポート基板1013をエッチングし、さらに第2貫通孔1027を形成しても良い。この場合には感光性膜1025を形成しなくても良い。 When the second through hole 1027 is formed, the thickness (width) of the substrate side wall 1011 (1011-1, 2) between the first through hole and the second through hole is very thin (3 μm to 50 μm), and the aspect ratio However, as shown in FIG. 26 (d), the first surface side is regulated (pressed) by the second support substrate 1021 and the second surface side is regulated (pressed) by the first support substrate 1013. The deformation of (1011-1, 2) is very small. The photosensitive film 1022 may be formed in the same manner as the second through hole forming pattern, and the first support substrate 1013 may be etched to further form the second through hole 1027. In this case, the photosensitive film 1025 may not be formed.

次に感光性膜1025をリムーブした後、絶縁膜1031を形成する。この絶縁膜はCVD法またはPVD法で形成し、貫通孔1027の内部にも積層する。この絶縁膜1027は貫通孔内部の露出した基板1011を被覆し保護し、この後で形成する導電体膜の密着性を確保し、さらに基板と導電体膜との絶縁性を確実にする。従って、主基板1011が導電体膜や半導体基板の場合は必要であるが、主基板1011が絶縁体基板であるときは必要がない場合もある。絶縁膜1031を形成後導電体膜1032をCVD法、PVD法、イオンプレーティング法、メッキ法、あるいはこれらの組合せで形成する。 Next, after the photosensitive film 1025 is removed, an insulating film 1031 is formed. This insulating film is formed by a CVD method or a PVD method, and is also laminated inside the through hole 1027. This insulating film 1027 covers and protects the exposed substrate 1011 inside the through hole, ensures the adhesion of the conductor film to be formed later, and further ensures the insulation between the substrate and the conductor film. Therefore, it is necessary when the main substrate 1011 is a conductor film or a semiconductor substrate, but may not be necessary when the main substrate 1011 is an insulator substrate. After the insulating film 1031 is formed, the conductor film 1032 is formed by a CVD method, a PVD method, an ion plating method, a plating method, or a combination thereof.

貫通孔1027内に形成された互いに対向する導電体膜1032はコンデンサの電極となる。従って、貫通孔底部Bに形成された導電体膜1032を除去する必要がある。そのために、感光性膜1033を形成し、貫通孔1027に合わせたパターニングを行なう。すなわち貫通孔1027に形成された導電体膜1032の上部をカバーすると同時に貫通孔1027の開口部1034が形成されるようにする。感光性膜1033として感光性ドライフィルムが良い。あるいは、塗布用またはディップ用感光性膜であれば、前述したように、露光された部分が硬化し、露光されない部分が現像されるネガ型のフォトレジストが良い。また、主基板1011の第2面側で導電体膜1032を配線パターンとして使用する場合は、必要なパターニングを行ない、開口部1035を形成する。(図26(e)) The conductor films 1032 facing each other formed in the through hole 1027 serve as electrodes of the capacitor. Therefore, it is necessary to remove the conductor film 1032 formed on the bottom B of the through hole. For this purpose, a photosensitive film 1033 is formed and patterned according to the through hole 1027. That is, the upper portion of the conductor film 1032 formed in the through hole 1027 is covered, and at the same time, the opening 1034 of the through hole 1027 is formed. A photosensitive dry film is preferable as the photosensitive film 1033. Alternatively, in the case of a photosensitive film for coating or dipping, as described above, a negative photoresist in which an exposed portion is cured and an unexposed portion is developed is preferable. Further, in the case where the conductor film 1032 is used as a wiring pattern on the second surface side of the main substrate 1011, necessary patterning is performed to form the opening 1035. (FIG. 26 (e))

次に、パターニングされた感光性膜1033により導電体膜1032を異方性エッチングする。感光性膜1033が開口された1034や1035部分の導電体膜1032がエッチングされる。貫通孔1027の開口部1034から垂直に入射したエッチング種は貫通孔底部Bに積層する導電体膜1032をエッチング除去する。この結果貫通孔1027の外側側面の基板側壁の側面に積層された対向する導電体膜1032(1032−1と2、および1032−3と4)は分離される。第1サポート基板1013のエッジがテーパー化されている場合には、このエッジでの段差において絶縁膜1013や導電体膜1032のステップカバレッジが良くなる。 Next, the conductive film 1032 is anisotropically etched by the patterned photosensitive film 1033. The conductor film 1032 in the portions 1034 and 1035 where the photosensitive film 1033 is opened is etched. Etching species vertically incident from the opening 1034 of the through hole 1027 etch away the conductor film 1032 stacked on the bottom B of the through hole. As a result, the opposing conductor films 1032 (1032-1 and 2, and 1032-3 and 4) stacked on the side surface of the substrate side wall on the outer side surface of the through hole 1027 are separated. When the edge of the first support substrate 1013 is tapered, the step coverage of the insulating film 1013 and the conductor film 1032 is improved at the level difference at the edge.

次に感光性膜1033をリムーブした後、絶縁膜である保護膜1036を導電体膜1032上に積層する。次に第3のサポート基板1037をその保護膜1036上に付着させる。このとき接着剤塗布はサポート基板上の必要な部分にのみコートした後にマスク合わせしながら主基板1011上の導電体膜1032や貫通孔1032、1017に合わせながら精度良く付着させることもできる。第3サポート基板は絶縁体基板が望ましい。第3サポート基板は、センサパッケージの上面または下面の外側部材となるので、基板厚みを100μm以上とすることが望ましい。使用環境によってはもっと薄くても良い。あるいは500μm以上と厚くする必要がある場合もある。次に第3サポート基板にコンタクト孔1038を開けて、導電体膜をコンタクト孔内に積層するとともに第3サポート基板上に導電体膜電極・配線1039(1039−1、2、3,4)をパターニングする。さらに、第1貫通孔1017に対して、第3サポート基板1037および第1サポート基板1013に通気孔1043、あるいは第2サポート基板1021に通気孔1041などを形成する。また、第2貫通孔1027に対して、第3サポート基板1037に通気孔1044を形成したり、あるいは第2サポート基板1021に通気孔1042などを形成する。 Next, after removing the photosensitive film 1033, a protective film 1036 that is an insulating film is stacked over the conductor film 1032. Next, a third support substrate 1037 is attached onto the protective film 1036. At this time, the adhesive can be applied with high precision while being applied to the conductor film 1032 and the through holes 1032 and 1017 on the main substrate 1011 while applying a mask after coating only necessary portions on the support substrate. The third support substrate is preferably an insulator substrate. Since the third support substrate serves as an outer member on the upper surface or the lower surface of the sensor package, it is desirable that the substrate thickness is 100 μm or more. It may be thinner depending on the usage environment. Alternatively, it may be necessary to increase the thickness to 500 μm or more. Next, a contact hole 1038 is formed in the third support substrate, and a conductor film is stacked in the contact hole, and conductor film electrodes / wirings 1039 (1039-1, 2, 3, 4) are formed on the third support substrate. Pattern. Further, with respect to the first through hole 1017, a vent hole 1043 is formed in the third support substrate 1037 and the first support substrate 1013, or a vent hole 1041 is formed in the second support substrate 1021. In addition, with respect to the second through hole 1027, a vent hole 1044 is formed in the third support substrate 1037, or a vent hole 1042 is formed in the second support substrate 1021.

図26に基づいて説明した本発明の製造プロセスを用いることによって、プロセス中に厚み(幅)の薄い(小さい)基板側壁が変形することを確実に抑えることができ、基板側壁が変形する可能性について特別な注意をする必要がなくなる。しかもプロセスも極めて単純であるからプロセス負荷やコスト増は小さい。図26に示すプロセスは種々の基板(導電体基板、絶縁体基板、または半導体基板)に使用できるが、導電体基板であればさらにプロセスが簡単になる。 By using the manufacturing process of the present invention described with reference to FIG. 26, it is possible to reliably suppress the deformation of the substrate sidewall having a small thickness (width) during the process, and the substrate sidewall may be deformed. No need to take special care about. Moreover, since the process is very simple, the process load and cost increase are small. The process shown in FIG. 26 can be used for various substrates (a conductor substrate, an insulator substrate, or a semiconductor substrate), but the process is further simplified with a conductor substrate.

図27は、導電体基板を種基板として用いた本発明の製造方法を示す別の実施形態を示す図である。図27において、主基板1011は導電体基板であり、図27(b)に示すプロセスまでは図26(b)し示したプロセスまでと同じである。説明が同様であり、または類似している部分は説明を省略するか簡単に述べているが、図26で説明した内容を適用できる。図26(c)に示すように、第1サポート基板1013を薄くした後、感光性膜1025を形成し、フォトリソ法により第2貫通孔形成用のパターニングを行なう。この後、感光性膜1025の開口部1026に露出した第1サポート基板1013をエッチングする。このエッチングは感光性膜1025のパターンに忠実にエッチングする垂直エッチング(異方性エッチング)が望ましい。第1サポート基板1013をサイドエッチさせてテーパーエッチングすることもできるが、この場合は第1貫通孔とつながらないように注意する。またサイドエッチングした後は感光性膜1025のエッジの下側は廂になり、主基板のエッチング種が入り込む可能性がある場合には、再ベークを行ないこの廂を感光性膜で覆っても良い。 FIG. 27 is a diagram showing another embodiment showing the manufacturing method of the present invention using a conductor substrate as a seed substrate. In FIG. 27, the main substrate 1011 is a conductor substrate, and the process up to the process shown in FIG. 27B is the same as the process shown in FIG. Description of parts that are the same or similar are omitted or briefly described, but the contents described in FIG. 26 can be applied. As shown in FIG. 26C, after the first support substrate 1013 is thinned, a photosensitive film 1025 is formed, and patterning for forming a second through hole is performed by a photolithography method. Thereafter, the first support substrate 1013 exposed in the opening 1026 of the photosensitive film 1025 is etched. This etching is desirably vertical etching (anisotropic etching) that faithfully etches the pattern of the photosensitive film 1025. The first support substrate 1013 may be side-etched and taper-etched, but in this case, care is taken not to connect to the first through hole. After side etching, the lower side of the edge of the photosensitive film 1025 becomes wrinkles, and if there is a possibility that the etching species of the main substrate may enter, rebaking may be performed to cover the wrinkles with the photosensitive film. .

第1サポート基板1013の下に絶縁膜1012が介在する場合には、この絶縁膜も垂直エッチングすることが望ましい。導電体膜1011が露出した後は、導電体膜1011の垂直エッチング(異方性エッチング)を行ない、第2貫通孔1027を形成する。(図27(d))次に感光性膜1025をリムーブ(除去)した後、絶縁膜1050をCVD法やPVD法で積層する。この絶縁膜1050によって、第2貫通孔1027の内部、すなわち基板側壁の側面が保護される。また第1サポート基板上にも積層する。この絶縁体膜はシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜等であり、その膜厚は100nm〜2000nmである。尚、第2貫通孔1027はこの後第3サポート基板1051でカバーされるので、この絶縁膜1050を省略することもできる。次に第3サポート基板1051を基板1011の上面(図27(e)における)側、絶縁膜1050上(または第1サポート基板1013上)に付着させる。その後、コンタクト孔1052を形成し、導電体膜を積層して電極・配線1053(1053−1、2、3、4)を形成する。コンタクト孔の形成は、第3サポート基板1051のエッチングの他に、絶縁膜1050や1012をエッチングしたり、さらには第1サポート基板1013のエッチングも必要である。 When the insulating film 1012 is interposed under the first support substrate 1013, it is desirable that this insulating film is also vertically etched. After the conductor film 1011 is exposed, vertical etching (anisotropic etching) of the conductor film 1011 is performed to form the second through hole 1027. (FIG. 27D) Next, the photosensitive film 1025 is removed (removed), and then the insulating film 1050 is laminated by a CVD method or a PVD method. The insulating film 1050 protects the inside of the second through hole 1027, that is, the side surface of the substrate side wall. It is also laminated on the first support substrate. The insulator film is a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or the like, and has a film thickness of 100 nm to 2000 nm. Since the second through hole 1027 is covered with the third support substrate 1051 thereafter, the insulating film 1050 can be omitted. Next, the third support substrate 1051 is attached to the upper surface (in FIG. 27E) side of the substrate 1011, on the insulating film 1050 (or on the first support substrate 1013). Thereafter, contact holes 1052 are formed, and conductor films are stacked to form electrodes / wirings 1053 (1053-1, 2, 3, 4). The formation of the contact holes requires etching of the insulating films 1050 and 1012 as well as the etching of the first support substrate 1013 in addition to the etching of the third support substrate 1051.

さらに、第3サポート基板に通気孔1056や1057を形成することもできる。これらの通気孔の形成は、コンタクト孔形成と同時に作製することもできる。また第2サポート基板1021に通気孔1054を形成することもできる。尚、第3サポート基板1051のコンタクト孔や通気孔は第3サポート基板1051を基板1011の上面に付着する前に形成することもできる。前もって形成しておけばプロセス時間を短縮することができる。本プロセスでは、図26で説明したような導電体膜1032を積層する必要はなく、従ってそのパターニングも必要がないので、プロセスが非常に単純となる。すなわち、貫通孔(貫通溝)1027を形成すれば導電体基板1011(たとえば、基板側壁1011−1と1011−2、あるいは基板側壁1011−3と1011−4)は電気的に接続しないように分離される。この結果、基板側壁1011−1および1011−2は貫通孔1027(1027−1)を容量空間とするコンデンサの対向電極となり、導電体電極1053−1および1053−2に電圧を印加すればコンデンサの容量を測定できる。同様に、基板側壁1011−3および1011−4は貫通孔1027(1027−2)を容量空間とするコンデンサの対向電極となり、導電体電極1053−3および1053−4に電圧を印加すればコンデンサの容量を測定できる。 Further, vent holes 1056 and 1057 can be formed in the third support substrate. These vent holes can be formed simultaneously with the formation of the contact holes. In addition, a vent hole 1054 can be formed in the second support substrate 1021. The contact holes and vent holes of the third support substrate 1051 can also be formed before the third support substrate 1051 is attached to the upper surface of the substrate 1011. If formed in advance, the process time can be shortened. In this process, it is not necessary to stack the conductor film 1032 as described with reference to FIG. 26, and therefore, the patterning is not necessary, so that the process becomes very simple. That is, if the through hole (through groove) 1027 is formed, the conductor substrate 1011 (for example, the substrate side walls 1011-1 and 1011-2 or the substrate side walls 1011-3 and 1011-4) is separated so as not to be electrically connected. Is done. As a result, the substrate side walls 1011-1 and 1011-2 serve as counter electrodes of the capacitor having the through hole 1027 (1027-1) as a capacity space, and if a voltage is applied to the conductor electrodes 1053-1 and 1053-2, Capacitance can be measured. Similarly, the substrate side walls 1011-3 and 1011-4 serve as counter electrodes of a capacitor having a through hole 1027 (1027-2) as a capacitance space, and if a voltage is applied to the conductor electrodes 1053-3 and 1053-4, Capacitance can be measured.

図16で説明した本発明を除いて、これまでに貫通孔または貫通溝、すなわち基板面、、第1面(表面と呼んでも良い)および第2面(裏面と呼んでも良い)の両方に開口してこれらの基板面に対して垂直方向に形成された孔、または溝であり、貫通孔(貫通溝)を囲む(規定する)基板(側壁)側面が基板面に対して垂直である場合を取り扱ってきたが、これまでに記載したことは一方だけに開口した垂直凹部(以下単に凹部という)に対しても適用できる。凹部を用いた場合には、凹部の底が極端に薄くならない限り、凹部の底側に近い基板面にサポート基板(あるいは、薄板、あるいは絶縁体基板と言っても良い)を付着させる必要がないので、プロセスが簡単となる。しかも半導体基板であれば、ICやトランジスタや他の素子と一緒に同じ基板に本発明のセンサを搭載できるというメリットがある。 Except for the present invention described with reference to FIG. 16, openings have been made in through holes or through grooves, that is, on both the substrate surface, the first surface (may be referred to as the front surface), and the second surface (may be referred to as the back surface). And a hole or groove formed in a direction perpendicular to the substrate surface, and the side surface of the substrate (side wall) surrounding (defining) the through hole (through groove) is perpendicular to the substrate surface. Although it has been handled, what has been described so far is also applicable to a vertical recess (hereinafter simply referred to as a recess) that is open to only one side. When the recess is used, it is not necessary to attach a support substrate (or a thin plate or an insulator substrate) to the substrate surface near the bottom of the recess unless the bottom of the recess becomes extremely thin. So the process becomes simple. Moreover, a semiconductor substrate has the advantage that the sensor of the present invention can be mounted on the same substrate together with ICs, transistors and other elements.

図28は図1において凹部を形成した場合を示す図である。同じ膜については同じ符号を用いている。凹部116(116−1、2、3)は貫通孔(貫通溝)ではなく、凹部である。すなわち、基板111の第1面(表面)111−S1から基板111の第2面(裏面面)111−S2に向かって垂直にエッチングして形成するが、基板111の第2面(裏面面)111−S2に達しないで貫通する前に基板111の途中でエッチングをやめて、所謂凹部とする。凹部116(116−1、2、3)の下部には基板111の下部111−Bが存在する。凹部の116の深さをh、基板111の厚みをh0としたとき、h0>hである。(貫通孔の場合は、h0≦hである。)基板111が導電体膜や半導体基板の場合は、絶縁膜113を積層し凹部内部にも積層し、この上に積層する導電体膜115と基板111が導通しないようにする。基板111が絶縁体であるときは、絶縁膜113は必要がない場合がある。導電体膜115との密着性を向上させる目的などで有る場合は、絶縁膜113を積層しても良い。 FIG. 28 is a diagram showing a case where a recess is formed in FIG. The same reference numerals are used for the same films. The recess 116 (116-1, 2, 3) is not a through hole (through groove) but a recess. That is, it is formed by etching vertically from the first surface (front surface) 111-S1 of the substrate 111 toward the second surface (back surface) 111-S2 of the substrate 111, but the second surface (back surface) of the substrate 111. Etching is stopped in the middle of the substrate 111 before penetrating without reaching 111-S2, forming a so-called recess. A lower portion 111-B of the substrate 111 exists below the concave portion 116 (116-1, 2, 3). When the depth of the recess 116 is h and the thickness of the substrate 111 is h0, h0> h. (In the case of a through-hole, h0 ≦ h.) When the substrate 111 is a conductor film or a semiconductor substrate, an insulating film 113 is laminated and laminated inside the recess, and the conductor film 115 laminated thereon The substrate 111 is prevented from conducting. When the substrate 111 is an insulator, the insulating film 113 may not be necessary. For the purpose of improving the adhesion with the conductor film 115, the insulating film 113 may be stacked.

絶縁膜113を積層後導電体膜115を積層する。凹部底部領域Bにも導電体膜115が積層されるので、この部分の導電体膜115をエッチング除去する。このエッチングは凹部上部の開口部を感光性膜で窓開けした状態で導電体膜の異方性エッチングをすれば良い。尚、他の領域、すなわち基板111の第1面(表面、または上面)111−S1側の導電体膜115のパターニングも行なうことができる。この結果、凹部116−1において、凹部116−1を容量空間とし、貫通孔116−1を挟む基板側壁の側面上に形成された導電体膜・電極115−1および115−2が対向電極となるコンデンサを形成している。また、凹部116−3において、凹部116−3を容量空間とし、貫通孔116−3を挟む基板側壁の側面上に形成された導電体膜・電極115−3および115−4が対向電極となるコンデンサを形成している。 After the insulating film 113 is stacked, the conductor film 115 is stacked. Since the conductor film 115 is also laminated on the bottom area B of the recess, the conductor film 115 in this portion is removed by etching. For this etching, the conductive film may be anisotropically etched with the opening at the top of the recess opened with a photosensitive film. Note that the conductive film 115 on the other region, that is, the first surface (front surface or upper surface) 111-S1 side of the substrate 111 can also be patterned. As a result, in the concave portion 116-1, the conductive film / electrodes 115-1 and 115-2 formed on the side surface of the substrate side wall sandwiching the through hole 116-1 with the concave portion 116-1 as the capacitive space are Forming a capacitor. Further, in the concave portion 116-3, the conductive film / electrodes 115-3 and 115-4 formed on the side surface of the substrate side wall sandwiching the through hole 116-3 with the concave portion 116-3 serving as a capacitor space serve as counter electrodes. A capacitor is formed.

音波は第2凹部116−2へ導入され、凹部116−2と凹部116−1に挟まれた基板側壁111−1が振動する。また、凹部116−2と凹部116−3に挟まれた基板側壁111−2が振動する。このように凹部を形成することによって、マイクロホンを形成することができる。基板111を半導体基板とすることによって、マイクロホンをICやトランジスタなどの能動素子と一緒に作製することができ、コンデンサの容量変化を変換回路を有するICに接続することによって音波に変換することができる。 The sound wave is introduced into the second recess 116-2, and the substrate side wall 111-1 sandwiched between the recess 116-2 and the recess 116-1 vibrates. In addition, the substrate side wall 111-2 sandwiched between the recess 116-2 and the recess 116-3 vibrates. A microphone can be formed by forming a recess in this way. By using the substrate 111 as a semiconductor substrate, a microphone can be manufactured together with an active element such as an IC or a transistor, and a change in the capacitance of the capacitor can be converted into a sound wave by connecting to an IC having a conversion circuit. .

図28に示す構造は、図8の所で説明した様に、加速度センサとしても使用できる。図29は図28と類似構造を加速度センサに適用した場合を示す図である。すなわち、凹部および凹部同士に挟まれた基板側壁の変形を加速線センサとして用いた実施形態である。説明は図と同様である。すなわち、基板側壁111−1および/または111−2が加速度によって変形すると、凹部116−1および/または116−3を空間容量とするコンデンサ容量が変化するこの変化量を大きくするために中央の閉空間となっている凹部へ水銀等の重い液体118を入れる。加速度によって液体が基板側壁を押すので、基板側壁の変形量が大きくなり、コンデンサ容量の変化量も大きくなる。液体は通気口122から入れて通気口127から出すようにすれば凹部116−2内を充填させることもできるし、凹部116−2内空間のX%の容積だけ入れることもできる。Xは0〜100%の間で調整して、加速度の検出感度に合わせて決定すれば良い。 The structure shown in FIG. 28 can also be used as an acceleration sensor as described in FIG. FIG. 29 is a diagram showing a case where a structure similar to FIG. 28 is applied to an acceleration sensor. That is, in this embodiment, the concave portion and the deformation of the substrate side wall sandwiched between the concave portions are used as the acceleration line sensor. The explanation is the same as the figure. In other words, when the substrate side wall 111-1 and / or 111-2 is deformed by acceleration, the center capacitance is increased in order to increase the amount of change in the capacitance of the concave portion 116-1 and / or 116-3. A heavy liquid 118 such as mercury is put into the recessed portion that is a space. Since the liquid pushes the substrate side wall due to the acceleration, the deformation amount of the substrate side wall increases, and the change amount of the capacitor capacitance also increases. If the liquid enters from the vent 122 and exits from the vent 127, the recess 116-2 can be filled, or the volume of X% of the inner space of the recess 116-2 can be filled. X may be adjusted between 0 and 100% and determined in accordance with the acceleration detection sensitivity.

図30は、エピウエハを用いたセンサの製造方法を示す図である。このエピウエハ(エピタキシャルウエハ)1100は高濃度シリコン基板1101上に低濃度不純物層のエピ層1102を形成したウエハである。高濃度シリコン基板1101の不純物濃度は、N型またはP型の不純物元素濃度が約1019/cm以上である。また、低濃度不純物層のエピ層1102の不純物濃度は、このエピ層内に形成するデバイスの特性によるが、N型またはP型の不純物元素濃度が約1013/cm〜1017/cmである。エピウエハのサイズは、処理する装置の大きさやセンサチップやセンサを含むICチップのサイズ・取れ個数にもよるが、4インチ(直径100mmφ)以上が良い。一般には6インチ(150mmφ)、8インチ(200mmφ)、250mm(250mmφ)、300mm(300mmφ)等が使用される。高濃度シリコン基板1101の厚みは約100μm以上であり、エピ層1102の厚みは、搭載デバイスやデバイス特性やデバイス作製時のプロセスにもよるが、約5μm以上である。 FIG. 30 is a diagram showing a method for manufacturing a sensor using an epi-wafer. This epi wafer (epitaxial wafer) 1100 is a wafer in which an epi layer 1102 of a low concentration impurity layer is formed on a high concentration silicon substrate 1101. The impurity concentration of the high-concentration silicon substrate 1101 is an N-type or P-type impurity element concentration of about 10 19 / cm 3 or more. The impurity concentration of the epilayer 1102 of the low-concentration impurity layer depends on the characteristics of the device formed in the epilayer, but the N-type or P-type impurity element concentration is about 10 13 / cm 3 to 10 17 / cm 3. It is. The epi-wafer size is preferably 4 inches (diameter: 100 mmφ) or more, although it depends on the size of the processing apparatus and the size and number of IC chips including the sensor chip and sensor. Generally, 6 inches (150 mmφ), 8 inches (200 mmφ), 250 mm (250 mmφ), 300 mm (300 mmφ), and the like are used. The thickness of the high-concentration silicon substrate 1101 is about 100 μm or more, and the thickness of the epi layer 1102 is about 5 μm or more, although it depends on the mounted device, device characteristics, and device fabrication process.

このエピウエハ1100には本発明のセンサを搭載する領域1108およびICやトランジスタ等のデバイスを形成する領域(デバイス搭載領域)1107がある。感光性膜1103をパターニングしセンサ搭載領域1108となるべき部分を開口し、その開口された領域の低濃度不純物層1102を除去し、高濃度不純物層1101を露出させる。低濃度不純物層1102のエッチングは、ウエットエッチングとしてKOHやEDP(EthyleneDiamine+Pyrocatechol+水)などの異方性エッチング、フッ硝酸系(HF+NHNO3+CH3COOH(or水))などの等方性エッチングがあり、ドライエッチングとしてCF4、CHF3、C2F6等のプラズマエッチングがある。エッチング面1105は傾斜(またはテーパ化)させても良いし、垂直エッチングでも良い。テーパー化すれば配線形成時のカバレッジを改善できる。傾斜エッチングはドライまたはウエットエッチングで等方性エッチングを行なえば良い。KOH等の異方性エッチングでも基板面が(100)であるときは、エッチング面が(111)となり、傾斜角は約54.7°となる。感光性膜1103とエピウエハ1102の間にシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜を積層して、これらをマスクとしてエピ層1102をエッチングすることもできる。 The epi-wafer 1100 includes a region 1108 for mounting the sensor of the present invention and a region (device mounting region) 1107 for forming devices such as ICs and transistors. The photosensitive film 1103 is patterned to open a portion to be the sensor mounting region 1108, the low concentration impurity layer 1102 in the opened region is removed, and the high concentration impurity layer 1101 is exposed. Etching of the low-concentration impurity layer 1102 includes wet etching, anisotropic etching such as KOH and EDP (EthyleneDiamine + Pyrocatechol + water), isotropic etching such as hydrofluoric acid (HF + NHNO3 + CH3COOH (or water)), and dry etching is CF4, Plasma etching such as CHF3 and C2F6. The etching surface 1105 may be inclined (or tapered), or may be vertical etching. If taper is used, coverage during wiring formation can be improved. Inclined etching may be performed by dry or wet etching. Even in anisotropic etching such as KOH, when the substrate surface is (100), the etching surface is (111), and the tilt angle is about 54.7 °. It is also possible to stack a silicon oxide film, a silicon nitride film, and a silicon oxynitride film between the photosensitive film 1103 and the epi wafer 1102 and to etch the epi layer 1102 using these as a mask.

以上のようにしてセンサ搭載領域1108が凹部1104になり、高濃度基板1101が露出する。この後のプロセスはこれまで説明したセンサ形成プロセスと同様であるから、重複する部分の詳細説明は省略する。基本は、高濃度基板内に貫通孔および基板側壁を形成し、貫通孔および基板側壁の上面および下面に絶縁基板を付着させて貫通孔を容量空間とし、その貫通孔を挟んで対向する基板側壁を電極としたコンデンサを形成する。図30(b)に示すように、エピウエハ1100の第2面(エピ層1102のない面、高濃度基板面が露出した裏面)に絶縁基板を付着させる。必要ならシリコン酸化膜等の絶縁膜を介在しても良い。次に表面に感光性膜1111を形成し、貫通孔形成用の開口部1112をパターニングする。必要ならシリコン酸化膜等を介在しても良い。この開口部1112に露出した高濃度シリコン基板1101を垂直エッチングし、貫通孔1114(1114−1、2、3)を形成する。貫通孔1114は高濃度シリコン基板1101の第1面(表面)側から第2面(裏面)側へ完全に貫通し、貫通孔1114の底は絶縁基板1110となる。
絶縁基板1110は、ガラス、石製、セラミック、プラスチック、高分子樹脂などである。絶縁基板1110の厚みは50μm程度あれば良いが、センサの使用条件やエッチング条件などのよってもっと薄くしても良い。センサの強度を大きくするためにこれより厚くしても良い。貫通孔1114の形成により、基板側壁1101(1101−1、2、3、4)が形成される。容量空間となる1114−2を挟んで対向する基板側壁1101−1および1101−2は電気的に接続しないように分離されている。同様に、容量空間となる1114−3を挟んで対向する基板側壁1101−13よび1101−4は電気的に接続しないように分離されている。(図30(c))
As described above, the sensor mounting region 1108 becomes the recess 1104, and the high concentration substrate 1101 is exposed. Since the subsequent process is the same as the sensor formation process described so far, the detailed description of the overlapping parts is omitted. Basically, a through hole and a substrate side wall are formed in a high concentration substrate, an insulating substrate is attached to the upper surface and the lower surface of the through hole and the substrate side wall, and the through hole serves as a capacitor space. To form a capacitor. As shown in FIG. 30B, an insulating substrate is attached to the second surface of the epi wafer 1100 (the surface without the epi layer 1102 and the back surface where the high concentration substrate surface is exposed). If necessary, an insulating film such as a silicon oxide film may be interposed. Next, a photosensitive film 1111 is formed on the surface, and an opening 1112 for forming a through hole is patterned. If necessary, a silicon oxide film or the like may be interposed. The high-concentration silicon substrate 1101 exposed in the opening 1112 is vertically etched to form through holes 1114 (1114-1, 2, 3). The through hole 1114 completely penetrates from the first surface (front surface) side to the second surface (back surface) side of the high-concentration silicon substrate 1101, and the bottom of the through hole 1114 becomes the insulating substrate 1110.
The insulating substrate 1110 is made of glass, stone, ceramic, plastic, polymer resin, or the like. The thickness of the insulating substrate 1110 may be about 50 μm, but it may be made thinner depending on the use condition of the sensor and the etching condition. In order to increase the strength of the sensor, it may be thicker than this. By forming the through holes 1114, substrate side walls 1101 (1101-1, 2, 3, 4) are formed. Substrate sidewalls 1101-1 and 1101-2 that face each other with the capacitance space 1114-2 interposed therebetween are separated so as not to be electrically connected. Similarly, the substrate side walls 1101-13 and 1101-4 that face each other with the capacitor space 1114-3 interposed therebetween are separated so as not to be electrically connected. (FIG. 30 (c))

次に、感光性膜1111をリムーブし絶縁膜1116を積層し(場合によっては形成しなくても良い。)、絶縁基板1117を基板側壁1101(1101−1、2、3、4)の上面に付着させる。センサ搭載領域は凹部1104となっているので、エピウエハ1100の中で低くなっている。この領域にのみ絶縁基板1117を付着させるので、たとえばこの凹部1104内の基板側壁1101(1101−1、2、3、4)に付着させることができる大きさの絶縁基板1117を別基板にあらかじめ付着させておき、マスク合わせしてこの領域に絶縁基板1117を付着させる。この結果、ダイヤフラムとなる基板側壁1101−2、1101−3は上面が絶縁基板1117に、下面が絶縁基板1110に規制される。(図30(d))絶縁基板1110は、ガラス、石製、セラミック、プラスチック、高分子樹脂などである。絶縁基板1117の厚みは、基板に付着させた絶縁基板1117をアライメントして転写してエピウエハの凹部1104に入れるので、凹部1104の深さより少し厚くする。 Next, the photosensitive film 1111 is removed and an insulating film 1116 is laminated (may not be formed in some cases), and the insulating substrate 1117 is placed on the upper surface of the substrate side wall 1101 (1101-1, 2, 3, 4). Adhere. Since the sensor mounting area is a recess 1104, it is lower in the epi-wafer 1100. Since the insulating substrate 1117 is attached only to this region, for example, an insulating substrate 1117 of a size that can be attached to the substrate side wall 1101 (1101-1, 2, 3, 4) in the recess 1104 is attached to another substrate in advance. In addition, the insulating substrate 1117 is attached to this region by aligning the mask. As a result, the substrate side walls 1101-2 and 1101-3 serving as diaphragms are restricted to the insulating substrate 1117 on the upper surface and to the insulating substrate 1110 on the lower surface. (FIG. 30D) The insulating substrate 1110 is made of glass, stone, ceramic, plastic, polymer resin, or the like. The insulating substrate 1117 is made slightly thicker than the depth of the recess 1104 because the insulating substrate 1117 attached to the substrate is aligned, transferred, and placed in the recess 1104 of the epi-wafer.

次に、絶縁基板1117にコンタクト孔1118を開け導電体膜1119を形成し、導電体膜・電極・配線1119を形成する。この結果、電極・配線1119は導電体基板である基板側壁1101(1101−1、2、3、4)と接続する。必要なら、絶縁基板1117に開口部(通気口)1121、絶縁基板1110に開口部(通気口)1122をあけても良い。また、これらのコンタクト孔1118、開口部1121、1122は絶縁基板にあらかじめ形成しておき、その後で絶縁基板をエピウエハに付着させても良い。 Next, a contact hole 1118 is formed in the insulating substrate 1117 to form a conductor film 1119, and a conductor film / electrode / wiring 1119 is formed. As a result, the electrode / wiring 1119 is connected to the substrate side wall 1101 (1101-1, 2, 3, 4) which is a conductor substrate. If necessary, an opening (vent hole) 1121 may be formed in the insulating substrate 1117 and an opening (vent hole) 1122 may be formed in the insulating substrate 1110. The contact holes 1118 and the openings 1121 and 1122 may be formed in advance on the insulating substrate, and then the insulating substrate may be attached to the epiwafer.

以上のようにして、非常に簡単なプロセスでエピウエハ内の一部の領域にセンサを形成できる。センサ搭載領域以外のデバイス搭載領域には、ICやトランジスタ等のデバイスを形成できるので、たとえば、センサの信号を処理する回路や演算回路を1つのチップ内に入れることができる。しかも絶縁膜や導電体膜はデバイス作製時のプロセスと兼用することができるので、プロセスコストも低くすることができる。 As described above, the sensor can be formed in a partial region in the epi-wafer by a very simple process. Since devices such as ICs and transistors can be formed in the device mounting area other than the sensor mounting area, for example, a circuit for processing sensor signals and an arithmetic circuit can be included in one chip. In addition, since the insulating film and the conductor film can be used in combination with the process for manufacturing the device, the process cost can be reduced.

高エネルギー・高電流イオン注入装置を用いて、エピウエハの低濃度エピ層に高濃度領域を作製して、その部分にセンサを作製することによって、ICやトランジスタ等の能動デバイスと一緒のチップにセンサを作製できる。図31はエピウエハを用いたセンサの製造方法の別の実施形態を示す図である。高濃度基板1131と低濃度エピ(エピタキシャル)層1132を有するエピウエハ1130において、感光性膜1136を形成し、センサ搭載領域1134となるべき領域を窓開けし、デバイス搭載領域となるべき領域を感光性膜1136で覆い、ウエハ全面にイオン注入を行なう。このイオン注入1137のイオンは高濃度基板1131の導電体型と同じであることが望ましい。エピ層の全体の濃度がイオン注入後の熱処理において、1019/cm以上となるように、イオン注入の加速エネルギーおよびドーズ量を選択する。また、このイオン注入時にデバイス搭載領域1133におけるエピ層1132にはイオン注入されないように、十分な厚みを有する感光性膜を形成する。 Using a high-energy / high-current ion implantation system, a high-concentration region is produced in a low-concentration epilayer of an epi-wafer, and a sensor is produced in that portion, thereby providing a sensor on a chip together with an active device such as an IC or transistor. Can be produced. FIG. 31 is a diagram showing another embodiment of a sensor manufacturing method using an epi-wafer. In an epi-wafer 1130 having a high-concentration substrate 1131 and a low-concentration epi (epitaxial) layer 1132, a photosensitive film 1136 is formed, a region to be a sensor mounting region 1134 is opened, and a region to be a device mounting region is photosensitive. Covering with a film 1136, ion implantation is performed on the entire surface of the wafer. The ions of the ion implantation 1137 are preferably the same as the conductor type of the high concentration substrate 1131. The acceleration energy and dose of ion implantation are selected so that the total concentration of the epi layer is 10 19 / cm 3 or more in the heat treatment after ion implantation. In addition, a photosensitive film having a sufficient thickness is formed so that ions are not implanted into the epi layer 1132 in the device mounting region 1133 during this ion implantation.

イオン注入後イオン注入層の活性化および拡散の熱処理を行ない、エピ層1132に高濃度イオン注入層1141を形成する。この高濃度イオン注入層1141は高濃度基板1131と接続し、電気的に完全に導通したものとなる。尚、高濃度イオン注入層1141はプリデポ等で作製しても良い。その後、感光性膜1143をパターニングし、貫通孔形成用の窓開けを行なう。この貫通孔形成用窓開けはセンサ搭載領域に開けられる。感光性膜1143とエピウエハ1130との間にシリコン酸化膜等の絶縁膜を介在しても良い。(図31(b)) After ion implantation, activation and diffusion heat treatment of the ion implantation layer are performed, and a high concentration ion implantation layer 1141 is formed in the epi layer 1132. This high concentration ion implantation layer 1141 is connected to the high concentration substrate 1131 and becomes electrically completely conductive. Note that the high-concentration ion implantation layer 1141 may be formed by predeposition or the like. Thereafter, the photosensitive film 1143 is patterned to open a window for forming a through hole. This through-hole forming window is opened in the sensor mounting area. An insulating film such as a silicon oxide film may be interposed between the photosensitive film 1143 and the epitaxial wafer 1130. (Fig. 31 (b))

次に貫通孔1145を形成し、基板側壁1146を形成する。次に感光性膜1143をリムーブし、必要な場合に絶縁膜1147を積層し、貫通孔1145等で露出したエピウエハ1130を保護する。その後、絶縁基板1148をエピウエハ1130の上面に付着させ、コンタクト孔1149、導電体膜・電極・配線1150を形成する。この結果、導電体膜・電極・配線1150はコンタクト孔1149内の導電体膜を通してエピ層1132の高濃度層1141に接続し、さらに高濃度の基板側壁1146へ接続する。この結果、貫通孔1145を空間容量とし、それを挟んだ対向電極1146のコンデンサが作製される。本実施形態では、デバイス搭載領域1133のエピ層1132には影響を与えないので、通常のICやトランジスタ等を形成できる。(図31(c)) Next, a through hole 1145 is formed, and a substrate side wall 1146 is formed. Next, the photosensitive film 1143 is removed, and if necessary, an insulating film 1147 is laminated to protect the epitaxial wafer 1130 exposed through the through holes 1145 and the like. Thereafter, an insulating substrate 1148 is attached to the upper surface of the epi-wafer 1130 to form a contact hole 1149 and a conductor film / electrode / wiring 1150. As a result, the conductor film / electrode / wiring 1150 is connected to the high concentration layer 1141 of the epi layer 1132 through the conductor film in the contact hole 1149 and further connected to the substrate sidewall 1146 having a high concentration. As a result, a capacitor of the counter electrode 1146 is produced with the through-hole 1145 as a space capacitance and sandwiching it. In this embodiment, since the epitaxial layer 1132 in the device mounting region 1133 is not affected, a normal IC, transistor, or the like can be formed. (Fig. 31 (c))

通常のシリコン半導体基板に高濃度拡散層を形成し、そこに本発明のセンサを形成することができる。図32は本発明のセンサの製造方法の一実施形態を示す図である。1017/cm以下の不純物濃度を有する低濃度シリコンウエハ1161に感光性膜1162を形成し、センサ搭載領域となる領域1164を窓開けして、デバイス搭載領域1163を感光性膜で覆う。シリコンウエハ1161と感光性膜の間に絶縁膜を形成しても良い。高エネルギーイオン注入装置を用いて高ドーズ量のイオン注入1165を行ない、熱処理後のイオン注入層の濃度が1019/cm以上になるようにする。注入するイオンはシリコンウエハ1161の導電型と逆導電体とする。イオン注入時にデバイス搭載領域1163にはイオン注入されないように、感光性膜1162の厚みを調整する。(図32(a)) A high concentration diffusion layer is formed on a normal silicon semiconductor substrate, and the sensor of the present invention can be formed there. FIG. 32 is a diagram showing an embodiment of a method for producing a sensor of the present invention. A photosensitive film 1162 is formed on a low-concentration silicon wafer 1161 having an impurity concentration of 10 17 / cm 3 or less, a region 1164 serving as a sensor mounting region is opened, and the device mounting region 1163 is covered with the photosensitive film. An insulating film may be formed between the silicon wafer 1161 and the photosensitive film. High dose ion implantation 1165 is performed using a high energy ion implantation apparatus so that the concentration of the ion implanted layer after the heat treatment is 10 19 / cm 3 or more. The ion to be implanted is a conductor opposite to the conductivity type of the silicon wafer 1161. The thickness of the photosensitive film 1162 is adjusted so that ions are not implanted into the device mounting region 1163 during ion implantation. (Fig. 32 (a))

感光性膜1162をリムーブ後熱処理を行ないイオン注入したイオン注入層を活性化し不純物層を拡散し、イオン注入拡散層1167を形成する。このイオン注入拡散層1167の不純物濃度は1019/cm以上が好ましい。このイオン注入拡散層1167がセンサ搭載領域に相当する。次に感光性膜1168を形成し、イオン注入拡散層1167の領域内に凹部を形成するための開口部を形成する。(図32(b))感光性膜1168とシリコンウエハ1161の間に絶縁膜を形成しても良い。 After removing the photosensitive film 1162, heat treatment is performed to activate the ion-implanted ion-implanted layer and diffuse the impurity layer to form an ion-implanted diffused layer 1167. The impurity concentration of the ion implantation diffusion layer 1167 is preferably 10 19 / cm 3 or more. This ion implantation diffusion layer 1167 corresponds to the sensor mounting region. Next, a photosensitive film 1168 is formed, and an opening for forming a recess is formed in the region of the ion implantation diffusion layer 1167. (FIG. 32B) An insulating film may be formed between the photosensitive film 1168 and the silicon wafer 1161.

次に、この感光性膜1168の開口部からシリコンウエハ1161を垂直エッチングし、凹部1169(1169−1、2,3)を形成する。この凹部1169の深さh12はイオン注入拡散層1167の深さh11より深くする。すなわち、h12>h11である。(図32(c)) Next, the silicon wafer 1161 is vertically etched from the opening of the photosensitive film 1168 to form concave portions 1169 (1169-1, 2, 3). The depth h12 of the recess 1169 is made deeper than the depth h11 of the ion implantation diffusion layer 1167. That is, h12> h11. (Fig. 32 (c))

次に感光性膜1168をリムーブし、必要な場合には凹部1169に露出したシリコン基板を保護するために、絶縁膜1170を形成し、絶縁基板1171をシリコンウエハ1161のイオン注入拡散層1167の上面に付着させる。次に、絶縁基板1171にコンタクト孔1172を形成し、導電体膜1173をコンタクト孔1172内および絶縁基板1171上に積層し、導電体膜・電極・配線1173を形成する。凹部1169(1169−1、2、3)はイオン注入拡散層1167より深いので、基板側壁1167−1および1167−2は電気的に接続していない。(シリコンウエハ1161とイオン注入拡散層1167は導電型が逆である。)従って、凹部1169―2を空間容量として、対向電極となる1167−1および1167−2はコンデンサの対向電極となっている。基板側壁1167−2は下部がシリコンウエハ1161につながり、基板側壁1167−2は上面が絶縁体基板1171と付着していて、たとえば加速度がかかったり、音波が凹部1169−1に入ったりすると基板側壁1167−2が変形し、貫通孔1169−2の容量が変化する。同様に、基板側壁1167−3および1167−4は電気的に接続していない。(シリコンウエハ1161とイオン注入拡散層1167は導電型が逆である。)従って、凹部1169―3を空間容量として、対向電極となる1167−3および1167−4はコンデンサの対向電極となっている。基板側壁1167−3は下部がシリコンウエハ1161につながり、基板側壁1167−3は上面が絶縁体基板1171と付着していて、たとえば加速度がかかったり、音波が凹部1169−1に入ったりすると基板側壁1167−3が変形し、貫通孔1169−3の容量が変化する。(図32(d)) Next, the photosensitive film 1168 is removed, and if necessary, an insulating film 1170 is formed to protect the silicon substrate exposed to the recess 1169, and the insulating substrate 1171 is formed on the upper surface of the ion implantation diffusion layer 1167 of the silicon wafer 1161. Adhere to. Next, a contact hole 1172 is formed in the insulating substrate 1171, and a conductor film 1173 is laminated in the contact hole 1172 and on the insulating substrate 1171 to form a conductor film / electrode / wiring 1173. Since the recess 1169 (1169-1, 2, 3) is deeper than the ion implantation diffusion layer 1167, the substrate side walls 1167-1 and 1167-2 are not electrically connected. (The silicon wafer 1161 and the ion implantation diffusion layer 1167 have opposite conductivity types.) Accordingly, the concave portions 1169-2 are used as space capacitors, and the counter electrodes 1167-1 and 1167-2 are counter electrodes of the capacitor. . The lower side of the substrate side wall 1167-2 is connected to the silicon wafer 1161, and the upper surface of the substrate side wall 1167-2 is attached to the insulator substrate 1171. For example, when acceleration is applied or sound waves enter the recess 1169-1, the substrate side wall 1167-2 1167-2 is deformed, and the capacity of the through hole 1169-2 is changed. Similarly, the substrate side walls 1167-3 and 1167-4 are not electrically connected. (The silicon wafer 1161 and the ion implantation diffusion layer 1167 have opposite conductivity types.) Therefore, with the recess 1169-3 as the space capacitance, 1167-3 and 1167-4 serving as counter electrodes are counter electrodes of the capacitor. . The lower side of the substrate side wall 1167-3 is connected to the silicon wafer 1161, and the upper side of the substrate side wall 1167-3 is attached to the insulator substrate 1171. For example, when acceleration is applied or sound waves enter the recess 1169-1, the substrate side wall 1167-3 1167-3 is deformed, and the capacity of the through hole 1169-3 is changed. (Fig. 32 (d))

図33は、エピウエハを用いたセンサの別の作製方法を示す図である。本実施形態では、エピウエハ1200の高濃度基板側に凹部を形成する。しかも高濃度基板1201の導電タイプと低濃度層のエピ層1202の導電タイプは逆とする。(あるいは、このような逆導電体タイプのウエハを貼り合わせても良い。)エピウエハ1200の裏面の高濃度基板1201側に感光性膜1205を形成し、凹部形成用の開口部を形成する。エピウエハ1200の表面側(低濃度領域側)には絶縁膜1203を形成して、表面側を保護しても良い。また、感光性膜1205とエピウエハ1200の裏面との間にシリコン酸化膜等の絶縁膜を形成しても良い。次に感光性膜1205のパターンを元に垂直エッチングして凹部1206(1206−1、2、3、4、5)を形成する。エピウエハ1200の高濃度基板1201の厚みをh13とし、凹部の深さをh14としたとき、凹部1206の深さは高濃度基板1201の厚みより深くし、凹部の底部はエピウエハ1200の低濃度領域1202に来るようにエッチングする。すなわち、h14>h13である。ただし、凹部1206は貫通孔にならないようにエッチング量を制御する。(図33(a)) FIG. 33 is a diagram showing another method for manufacturing a sensor using an epi-wafer. In the present embodiment, a recess is formed on the high concentration substrate side of the epi-wafer 1200. In addition, the conductivity type of the high-concentration substrate 1201 and the conductivity type of the low-concentration layer epilayer 1202 are reversed. (Alternatively, such a reverse conductor type wafer may be bonded.) A photosensitive film 1205 is formed on the high-concentration substrate 1201 side of the back surface of the epi-wafer 1200 to form an opening for forming a recess. An insulating film 1203 may be formed on the surface side (low concentration region side) of the epi wafer 1200 to protect the surface side. Further, an insulating film such as a silicon oxide film may be formed between the photosensitive film 1205 and the back surface of the epi wafer 1200. Next, the recess 1206 (1206-1, 2, 3, 4, 5) is formed by vertical etching based on the pattern of the photosensitive film 1205. When the thickness of the high-concentration substrate 1201 of the epi-wafer 1200 is h13 and the depth of the recess is h14, the depth of the recess 1206 is deeper than the thickness of the high-concentration substrate 1201, and the bottom of the recess is the low-concentration region 1202 of the epi-wafer 1200. Etch to come in. That is, h14> h13. However, the etching amount is controlled so that the recess 1206 does not become a through hole. (Fig. 33 (a))

次に感光性膜1205をリムーブして、絶縁膜1208をエピウエハ1200の裏面側および凹部側に必要な場合には保護用の絶縁膜1208を積層する。次に絶縁基板1209をエピウエハ1200の裏面側に付着する。この後絶縁膜1211を形成し、導電体膜1212をコンタクト孔1212内および絶縁基板1209上に積層し、パターニングして導電体膜・電極・配線1212を形成する。この導電体膜・電極・配線1212は、高濃度基板1201の基板側壁1207(1207−1、2、3、4、5、6)は接続する。この結果、たとえば、凹部1206−2を空間容量として、凹部の対向電極1207−2および1207−3がコンデンサ電極となったコンデンサを形成する。従って、基板側壁1207−3が変形すると凹部1206−2を空間容量(コンデンサ容量)が変化する。 Next, the photosensitive film 1205 is removed, and a protective insulating film 1208 is laminated when the insulating film 1208 is required on the back side and the concave side of the epi-wafer 1200. Next, an insulating substrate 1209 is attached to the back side of the epi-wafer 1200. Thereafter, an insulating film 1211 is formed, and the conductor film 1212 is laminated in the contact hole 1212 and on the insulating substrate 1209 and patterned to form a conductor film / electrode / wiring 1212. The conductor film / electrode / wiring 1212 is connected to the substrate side wall 1207 (1207-1, 2, 3, 4, 5, 6) of the high concentration substrate 1201. As a result, a capacitor is formed in which, for example, the recess 1206-2 is used as a space capacity, and the counter electrodes 1207-2 and 1207-3 in the recess serve as capacitor electrodes. Accordingly, when the substrate side wall 1207-3 is deformed, the space capacity (capacitor capacity) of the recess 1206-2 changes.

本実施形態では、エピウエハまたは貼り合わせウエハ1200の表側の低濃度領域1202にICやトランジスタ等のデバイスを自由に作製できる。従って、センサを搭載したICチップを作製できるだけでなく、センサ搭載ICチップの大きさを大幅に小さくできる。貫通配線を使えば一方の面(表面または裏面)に電極・パッドを集めることができる。あるいは、エピウエハ1200の表面側からコンタクト孔1214を形成し、その側壁に絶縁膜1213を形成した後、導電体膜1215をコンタクト孔1214および表面側に積層し、パターニングして導電体膜・電極・配線1215を作製する。この結果、高濃度基板1201の基板側壁電極1207と接続でき、エピウエハ1200の表面側のデバイスからセンサを動かすこともできる。尚、本実施形態ではコンデンサの深さ方向の電極長さは凹部1206の深さh14ではなく、高濃度基板1201の基板厚さで決まるので、エッチングバラツキの影響を受けない。 In this embodiment, a device such as an IC or a transistor can be freely manufactured in the low concentration region 1202 on the front side of the epi wafer or the bonded wafer 1200. Accordingly, not only can an IC chip mounted with a sensor be produced, but also the size of the sensor mounted IC chip can be greatly reduced. If through wiring is used, electrodes and pads can be collected on one surface (front surface or back surface). Alternatively, a contact hole 1214 is formed from the surface side of the epi-wafer 1200, an insulating film 1213 is formed on the side wall thereof, a conductor film 1215 is laminated on the contact hole 1214 and the surface side, and patterned to form a conductor film / electrode / A wiring 1215 is produced. As a result, the substrate can be connected to the substrate side wall electrode 1207 of the high concentration substrate 1201, and the sensor can be moved from the device on the surface side of the epi-wafer 1200. In the present embodiment, the electrode length in the depth direction of the capacitor is determined not by the depth h14 of the recess 1206 but by the substrate thickness of the high-concentration substrate 1201, so that it is not affected by variations in etching.

図34はエピウエハを貼り合わせた基板を用いたセンサおよびその製造方法の一実施形態を示す図である。厚みh21の低濃度エピ層1232および厚みh22の高濃度基板1231からなるエピウエハ1230と、厚みh23の低濃度エピ層1242および厚みh24の高濃度基板1241からなるエピウエハ1240を高濃度基板1231および1241同士を貼り合わせる。(貼り合わせ面1245)高濃度基板1231および1241の導電タイプは同じタイプとし、エピ層1232および1242の導電タイプと異なるタイプとする。 FIG. 34 is a diagram showing an embodiment of a sensor using a substrate on which an epi-wafer is bonded and a manufacturing method thereof. An epiwafer 1230 comprising a low concentration epilayer 1232 having a thickness h21 and a high concentration substrate 1231 having a thickness h22, and an epiwafer 1240 comprising a low concentration epilayer 1242 having a thickness h23 and a high concentration substrate 1241 having a thickness h24 are combined with each other. Paste together. (Lamination surface 1245) The conductivity type of the high-concentration substrates 1231 and 1241 is the same type, and the conductivity type of the epi layers 1232 and 1242 is different.

この貼り合わせは、常温接合や高温接合や接着剤を用いて付着させる。接着剤を用いる場合には高濃度基板1231および1241が電気的に接続するように導電接着剤を用いる。この貼り合わせた貼り合わせ基板1249の一方のエピ層1232側の面に感光性膜1235を形成し、センサ搭載領域1233を窓開けし、デバイス搭載領域1234を感光性膜1235で被覆する。この感光性膜1235の開口部へ高エネルギーイオン注入装置を用いて高エネルギーで高ドーズ量でイオン注入1236を行ない、熱処理後にイオン注入拡散層1237の濃度が1019/cm以上となり、かつ高濃度基板1231と電気的に接続できるようにする。従って、イオン注入のイオンの導電タイプは高濃度基板1231および1241と同じ導電タイプである。貼り合わせ前またはイオン注入前にエピ層1242を保護するために絶縁膜1243を形成しても良い。同様にエピ層1232と感光性膜1235の間に絶縁膜を形成しても良い。(図34(a)) This bonding is performed using normal temperature bonding, high temperature bonding, or an adhesive. When an adhesive is used, a conductive adhesive is used so that the high concentration substrates 1231 and 1241 are electrically connected. A photosensitive film 1235 is formed on one surface of the bonded substrate 1249 on the side of the epi layer 1232, the sensor mounting area 1233 is opened, and the device mounting area 1234 is covered with the photosensitive film 1235. An ion implantation 1236 is performed at a high energy and a high dose using a high energy ion implantation apparatus into the opening of the photosensitive film 1235, and the concentration of the ion implantation diffusion layer 1237 becomes 10 19 / cm 3 or more after heat treatment, It can be electrically connected to the concentration substrate 1231. Therefore, the ion conductivity type of the ion implantation is the same as that of the high concentration substrates 1231 and 1241. An insulating film 1243 may be formed to protect the epi layer 1242 before bonding or ion implantation. Similarly, an insulating film may be formed between the epi layer 1232 and the photosensitive film 1235. (Fig. 34 (a))

感光性膜1235をリムーブした後、イオン注入層の活性化および拡散用の熱処理を行ない、イオン注入拡散層1237を形成する。このイオン注入拡散層1237は高濃度基板1231と電気的に接続する。次に感光性膜1238を形成して、センサ搭載領域1233に凹部形成用の窓開けを行なう。必要ならエピ層1232と感光性膜1238との間に絶縁膜を形成しても良い。この窓開けした部分よりエピ層1232(1237)、高濃度基板1231、高濃度基板1241を完全に垂直エッチングし、エピ層1242に達するように凹部1239(1239−1、2、3)を形成する。凹部1239はエピ層1242を貫通しないようにする。凹部の厚みをh25とすれば、h21+h22+h24+h23>h25>h21+h22+h24となる。(ただし、接着剤の厚みは無視している。) After the photosensitive film 1235 is removed, the ion implantation layer is activated and diffusion heat treatment is performed to form an ion implantation diffusion layer 1237. This ion implantation diffusion layer 1237 is electrically connected to the high concentration substrate 1231. Next, a photosensitive film 1238 is formed, and a window for forming a recess is formed in the sensor mounting region 1233. If necessary, an insulating film may be formed between the epi layer 1232 and the photosensitive film 1238. The epitaxial layer 1232 (1237), the high-concentration substrate 1231, and the high-concentration substrate 1241 are completely vertically etched from the portion where the window is opened, and the recesses 1239 (1239-1, 1, 2 and 3) are formed so as to reach the epi layer 1242. . The concave portion 1239 does not penetrate the epi layer 1242. If the thickness of the recess is h25, h21 + h22 + h24 + h23> h25> h21 + h22 + h24. (However, the thickness of the adhesive is ignored.)

この結果、貼り合わせ基板側壁1240−1および1240−2、あるいは貼り合わせ基板側壁1240−3および1240−4は電気的に接続しないようになる。そして、凹部1239−2は空間容量となり、貼り合わせ基板側壁1240−1および1240−2は対向するコンデンサ電極となる。同様に、凹部1239−3は空間容量となり、貼り合わせ基板側壁1240−3および1240−4は対向するコンデンサ電極となる。また、コンデンサの深さ方向電極の長さは、h21+h22+h24となり、凹部1239の深さh25に依存しない。この後のプロセスは、図33と同様で、絶縁体基板やコンタクト孔や電極などを形成する。このようにエピウエハの貼り合わせ基板を用いて本発明のセンサを形成でき、この場合エピウエハの低濃度エピ層1232や1242にICやトランジスタ等のデバイスを形成できるので、非常に高密度で小さなサイズのセンサ搭載IC(トランジスタ)を作製できる。尚、イオン注入を行なわずに、図30と同様にエピ層1232をエッチングして高濃度基板1231を露出させる方法でも本実施形態を使用してセンサを作製できる。 As a result, the bonded substrate sidewalls 1240-1 and 1240-2 or the bonded substrate sidewalls 1240-3 and 1240-4 are not electrically connected. Then, the recess 1239-2 becomes a space capacity, and the bonded substrate side walls 1240-1 and 1240-2 become opposing capacitor electrodes. Similarly, the concave portion 1239-3 serves as a space capacity, and the bonded substrate side walls 1240-3 and 1240-4 serve as opposing capacitor electrodes. The length of the capacitor in the depth direction of the capacitor is h21 + h22 + h24, and does not depend on the depth h25 of the recess 1239. The subsequent process is the same as in FIG. 33, and an insulator substrate, contact holes, electrodes, and the like are formed. In this manner, the sensor of the present invention can be formed using the epiwafer bonded substrate. In this case, devices such as ICs and transistors can be formed on the low-concentration epilayers 1232 and 1242 of the epiwafer. A sensor-mounted IC (transistor) can be manufactured. It should be noted that the sensor can be fabricated using this embodiment even by a method in which the epilayer 1232 is etched and the high concentration substrate 1231 is exposed as in FIG. 30 without performing ion implantation.

また、貼り合わせる基板を高濃度基板ではなく、低濃度基板を用いても凹部を作製できる。この場合、図34において、エピ層1242と高濃度基板1241からなるエピウエハ1240が低濃度基板(低濃度シリコンウエハ)と考えれば良い。h24とh23はひとまとめでか投げれば良く、低濃度シリコンウエハに到達するまで凹部を形成し、h25>h21+h22となるように凹部のエッチングを行なう。この場合もエピ層1232側にも低濃度シリコンウエハ側にもデバイスを形成できる。さらにエピウエハ1230を全部高濃度基板として、高濃度基板と低濃度基板を貼り合わせて高濃度基板側から凹部を形成し、凹部の底を低濃度基板側にすれば、本発明のセンサを高濃度基板側の面に、IC等のデバイスを低濃度基板側の面に形成することができる。低濃度シリコンウエハと高濃度基板の間に絶縁膜や絶縁体を挟んでも良い。この場合は、凹部の底を絶縁膜や絶縁体で止まるようにすれば良く、この場合低濃度シリコンウエハと高濃度基板の導電タイプは同じでも良い。(直接貼り合わせる場合は、これらの間で電気的に接続しないように異なる導電タイプとする)あるいは、凹部は低濃度領域側まで入り込んでも良い。いずれにしても凹部のコンデンサの深さ側長さは高濃度基板の厚さで決まるので、エッチングバラツキは関係しないというメリットもある。 In addition, the concave portion can be formed even when the substrate to be bonded is not a high concentration substrate but a low concentration substrate. In this case, in FIG. 34, the epi wafer 1240 composed of the epi layer 1242 and the high concentration substrate 1241 may be considered as a low concentration substrate (low concentration silicon wafer). h24 and h23 may be thrown together, forming a recess until reaching the low-concentration silicon wafer, and etching the recess so that h25> h21 + h22. In this case as well, devices can be formed on both the epi layer 1232 side and the low-concentration silicon wafer side. Further, if the epi-wafer 1230 is entirely a high-concentration substrate, the high-concentration substrate and the low-concentration substrate are bonded together to form a concave portion from the high-concentration substrate side, and the bottom of the concave portion is turned to the low-concentration substrate side, the sensor of the present invention A device such as an IC can be formed on the surface on the low concentration substrate side on the surface on the substrate side. An insulating film or an insulator may be sandwiched between the low concentration silicon wafer and the high concentration substrate. In this case, the bottom of the recess may be stopped by an insulating film or an insulator. In this case, the conductivity type of the low concentration silicon wafer and the high concentration substrate may be the same. (In the case of direct bonding, different conductive types are used so that they are not electrically connected), or the recess may enter the low concentration region side. In any case, since the length of the concave portion on the depth side of the capacitor is determined by the thickness of the high concentration substrate, there is an advantage that etching variation is not related.

図35は、導電体基板および半導体基板を接着させた複合基板を用いたセンサおよびその製造方法を示す図である。導電体基板は、たとえば高濃度のシリコン半導体基板等の導電体基板、金属や合金等の導電体基板、導電性高分子、導電性プラスチック、導電性ゴム等の導電体基板である。以下では導電体基板は高濃度シリコン半導体基板として説明する。半導体基板はシリコン、ゲルマニウム、炭素(ダイヤモンド)等の単元素半導体基板、ガリウムヒ素、炭化ケイ素、窒化ガリウム等の二元系半導体基板、それ以上の多元系半導体基板である。以下では半導体基板はシリコン半導体基板として説明する。導電体基板1251および半導体基板1252を接着した複合基板1250の導電体基板1250側に感光性膜1255を形成し、凹部形成用のパターニングを行なう。導電体基板1251および半導体基板1252の間に絶縁膜1254を介在しても良い。絶縁膜1254はシリコン酸化膜(SiOx)等で、CVDやPVD法、あるいは塗布+熱処理、あるいは酸化や窒化等で形成する。接着方法は、接着剤を用いる方法、常温接合法、静電接着法、陽極接合、拡散接合、陽極接合などがある。導電体基板1251および感光性膜1255の間に絶縁膜を介在しても良い。また、半導体基板側の表面を保護するために、絶縁膜1253を形成しても良い。(図35(a)) FIG. 35 is a diagram showing a sensor using a composite substrate in which a conductor substrate and a semiconductor substrate are bonded, and a manufacturing method thereof. The conductor substrate is, for example, a conductor substrate such as a high concentration silicon semiconductor substrate, a conductor substrate such as a metal or an alloy, a conductor substrate such as a conductive polymer, a conductive plastic, or a conductive rubber. Hereinafter, the conductor substrate is described as a high-concentration silicon semiconductor substrate. The semiconductor substrate is a single element semiconductor substrate such as silicon, germanium, or carbon (diamond), a binary semiconductor substrate such as gallium arsenide, silicon carbide, or gallium nitride, or a multi-element semiconductor substrate higher than that. Hereinafter, the semiconductor substrate will be described as a silicon semiconductor substrate. A photosensitive film 1255 is formed on the conductor substrate 1250 side of the composite substrate 1250 to which the conductor substrate 1251 and the semiconductor substrate 1252 are bonded, and patterning for forming a recess is performed. An insulating film 1254 may be interposed between the conductor substrate 1251 and the semiconductor substrate 1252. The insulating film 1254 is a silicon oxide film (SiOx) or the like, and is formed by CVD, PVD, coating + heat treatment, oxidation, nitridation, or the like. Examples of the bonding method include a method using an adhesive, a room temperature bonding method, an electrostatic bonding method, anodic bonding, diffusion bonding, and anodic bonding. An insulating film may be interposed between the conductor substrate 1251 and the photosensitive film 1255. In addition, an insulating film 1253 may be formed to protect the surface on the semiconductor substrate side. (Fig. 35 (a))

感光性膜1255の開口部パターンを元にして導電体基板1251を垂直エッチングし(破線で示す)、凹部1256(1256−1、2、3、4)を形成する。凹部の深さは基板の厚みより深くするようにエッチングする。絶縁膜1254が存在するときは、絶縁膜1254をエッチングストッパーとして用いることによって、凹部1256を所定の垂直孔とすることができる。絶縁膜1254が存在するときは、導電体基板1251の導電タイプと半導体基板1252の導電タイプは同じでも異なっていても良く、互いに導通することはない。凹部1256が絶縁膜1254を全部エッチングして半導体基板1252へ達しても絶縁膜1254が存在するので、導通することはない。(導通する危険性がある場合には、この後で凹部内側面に絶縁膜を積層すれば良い。)絶縁膜1254がなく、導電体基板1251と半導体基板1252が直接付着する場合には、導電体基板1251と半導体基板1252の導電タイプを逆にする。 Based on the opening pattern of the photosensitive film 1255, the conductor substrate 1251 is vertically etched (shown by a broken line) to form recesses 1256 (1256-1, 2, 3, 4). Etching is performed so that the depth of the recess is deeper than the thickness of the substrate. When the insulating film 1254 is present, the recess 1256 can be formed into a predetermined vertical hole by using the insulating film 1254 as an etching stopper. When the insulating film 1254 is present, the conductivity type of the conductor substrate 1251 and the conductivity type of the semiconductor substrate 1252 may be the same or different and are not electrically connected to each other. Even if the recess 1256 etches the entire insulating film 1254 and reaches the semiconductor substrate 1252, the insulating film 1254 is present, so that it does not conduct. (If there is a risk of electrical conduction, an insulating film may be laminated on the inner surface of the recess after this.) When the insulating substrate 1254 is not present and the conductive substrate 1251 and the semiconductor substrate 1252 are directly attached, the conductive film The conductivity types of the body substrate 1251 and the semiconductor substrate 1252 are reversed.

凹部1256は深さ方向について導電体基板1251を完全にエッチングした垂直パターンにすることが望ましく、絶縁膜1254または半導体基板1252の途中まで達するようにする。ただし、半導体基板1252内にデバイスを形成する場合は、そのデバイスへ影響を与えないような深さで凹部1256を形成する。凹部1256(1256−1、2、3、4)の形成によって、基板側壁1257(1257−1、2、3、、4,5)が形成される。このようにすることによって、隣接する導電体基板の基板側壁(たとえば、容量空間1256−2を挟む対向電極1257−2および1257−3が電気的に導通しないようにすることができる。 The recess 1256 is preferably a vertical pattern in which the conductor substrate 1251 is completely etched in the depth direction, and reaches the middle of the insulating film 1254 or the semiconductor substrate 1252. However, when a device is formed in the semiconductor substrate 1252, the concave portion 1256 is formed with a depth that does not affect the device. Substrate sidewalls 1257 (1257-1, 2, 3, 4, 5) are formed by forming the recesses 1256 (1256-1, 2, 3, 4). By doing so, it is possible to prevent the substrate side walls (for example, the counter electrodes 1257-2 and 1257-3 sandwiching the capacitor space 1256-2 from being electrically connected) between adjacent conductor substrates.

次に感光性膜1255をリムーブし、必要な場合には、凹部1256の内側面および導電体基板の表面を保護するために絶縁膜を形成する。その後、絶縁基板1258を導電体基板1251の表面側に付着し、基板側壁1257(1257−1、2、3、4、5)の上面を絶縁体基板1258に付着固定する。絶縁基板1258にコンタクト孔1261を形成し、コンタクト孔1261内および絶縁体基板1258上に導電体膜を積層し、導電体膜電極・配線1259(1259−1、2、3、4、5)を形成する。および/または半導体基板1252側の表面にコンタクト孔1262を導電体基板1251側まで形成し、コンタクト孔1262内および半導体基板1252の表面側に積層し、導電体膜電極・配線1264(1264−1、2、3)を形成する。 Next, the photosensitive film 1255 is removed, and if necessary, an insulating film is formed to protect the inner surface of the recess 1256 and the surface of the conductor substrate. After that, the insulating substrate 1258 is attached to the surface side of the conductor substrate 1251, and the upper surface of the substrate side wall 1257 (1257-1, 2, 3, 4, 5) is attached and fixed to the insulating substrate 1258. A contact hole 1261 is formed in the insulating substrate 1258, a conductor film is laminated in the contact hole 1261 and on the insulator substrate 1258, and conductor film electrodes / wirings 1259 (1259-1, 2, 3, 4, 5) are formed. Form. And / or contact holes 1262 are formed in the surface on the semiconductor substrate 1252 side up to the conductor substrate 1251 side, laminated in the contact holes 1262 and on the surface side of the semiconductor substrate 1252, and conductor film electrodes / wirings 1264 (1264-1, 2, 3).

コンタクト孔1262を形成したときにコンタクト孔1262内側面は半導体基板1252が露出するので、コンタクト孔1262内側面に絶縁膜1263を形成して、半導体基板1252とコンタクト孔1262内に形成した導電体膜との電気的導通を防止する。絶縁膜1263をコンタクト孔1262内側面に形成する方法として、コンタクト孔1262を形成後に絶縁膜1263を積層し、全面(コンタクト孔を含む近傍領域だけでも良い)異方性エッチングすれば、導電体基板1251上に積層した絶縁膜1263はエッチング除去されてコンタクト孔1262の内側面に絶縁膜1263が残る。その後で導電体膜を積層すれば導電体基板1251と電気的に接続する。 Since the semiconductor substrate 1252 is exposed on the inner surface of the contact hole 1262 when the contact hole 1262 is formed, an insulating film 1263 is formed on the inner surface of the contact hole 1262, and the conductor film formed in the semiconductor substrate 1252 and the contact hole 1262. To prevent electrical continuity with. As a method of forming the insulating film 1263 on the inner surface of the contact hole 1262, the insulating substrate 1263 is stacked after the contact hole 1262 is formed, and the entire surface (or only a neighboring region including the contact hole) is anisotropically etched. The insulating film 1263 stacked on the 1251 is etched away, and the insulating film 1263 remains on the inner surface of the contact hole 1262. After that, if a conductor film is stacked, it is electrically connected to the conductor substrate 1251.

絶縁体基板1258は凹部1256をカバーするが、必要な場合には凹部1256部分に開口部1265(通気孔と呼んでも良い)を設けても良い。この開口部1265はコンタクト孔1261と一緒に形成しても良い。および/または半導体基板1252側に開口部(通気孔と呼んでも良い)1266を設けても良い。この開口部1266はコンタクト孔1262と一緒に形成しても良い。 The insulating substrate 1258 covers the recess 1256, but if necessary, an opening 1265 (may be referred to as a vent) may be provided in the recess 1256. The opening 1265 may be formed together with the contact hole 1261. An opening (which may be referred to as a vent) 1266 may be provided on the semiconductor substrate 1252 side. The opening 1266 may be formed together with the contact hole 1262.

以上のようにして形成された凹部1256によって、導電体基板1251の基板側壁1257(1257−1、2、3、4、5)は電気的に接続しないように形成できる。たとえば、凹部1256−2を空間容量とし、これを挟んで対向電極1257−2と1257−3はコンデンサの対向電極となる。導電膜・電極・配線1259−2は導電体基板1251の基板側壁1257−2に接続し、導電膜・電極・配線1259−3は導電体基板1251の基板側壁1257−3に接続する。および/または半導体基板1252側の導電体膜・電極・配線1264−2は導電体基板1251の基板側壁1257−2に接続し、半導体基板1252側の導電体膜・電極・配線1264−3は導電体基板1251の基板側壁1257−3に接続する。 By the recess 1256 formed as described above, the substrate side wall 1257 (1257-1, 2, 3, 4, 5) of the conductor substrate 1251 can be formed so as not to be electrically connected. For example, the recess 1256-2 is used as a space capacity, and the counter electrodes 1257-2 and 1257-3 serve as the counter electrodes of the capacitor with the space therebetween. The conductive film / electrode / wiring 1259-2 is connected to the substrate sidewall 1257-2 of the conductor substrate 1251, and the conductive film / electrode / wiring 1259-3 is connected to the substrate sidewall 1257-3 of the conductor substrate 1251. The conductor film / electrode / wiring 1264-2 on the semiconductor substrate 1252 side is connected to the substrate side wall 1257-2 of the conductor substrate 1251, and the conductor film / electrode / wiring 1264-3 on the semiconductor substrate 1252 side is conductive. It connects to the substrate side wall 1257-3 of the body substrate 1251.

図35に示す実施形態では、半導体基板1252側にトランジスタやIC等のデバイスを形成し、その下側の導電体基板1251側に凹部を形成したセンサを作製できるので、センサを含むICを作製できるだけでなく、ICチップを小さくすることができる。複合基板1250の両側に電極を形成できるので、どちらかからでも制御できる。あるいは片方の基板面だけに電極を形成することもできる。(たとえば、電極1259−1は導電体基板1251の基板側壁1257−1を通して電極1264−1へ導通する。) In the embodiment shown in FIG. 35, a sensor in which a device such as a transistor or an IC is formed on the semiconductor substrate 1252 side and a recess is formed on the lower conductor substrate 1251 side can be manufactured. In addition, the IC chip can be made smaller. Since electrodes can be formed on both sides of the composite substrate 1250, control can be performed from either side. Alternatively, the electrodes can be formed only on one substrate surface. (For example, electrode 1259-1 is conducted to electrode 1264-1 through substrate side wall 1257-1 of conductor substrate 1251.)

図36は、インプリント法を用いて作成したセンサおよびセンサの製造方法を示す図である。半導体基板等の基板1611内に形成した深さH0の凹部1614を含む基板1611上に絶縁膜1613を形成する。トランジスタやIC等と一緒にセンサを搭載するチップを作製する場合は、基板はシリコン等の半導体基板である。凹部1614の深さH0はセンサを構成する材料やセンサの特性に依存するが、概ね10μm以上である。絶縁膜1613はシリコン酸化膜、シリコン窒化膜やシリコン酸窒化膜であり、膜厚は約100nm〜2000nmである。この絶縁膜1613は基板1611と凹部内に形成する導電性ポリマーと電気的および物理的に分離することなどを目的とする。また、導電性ポリマー内部に形成する凹部をエッチングするときのエッチングストッパーの役割も果たす。次に凹部1614内に導電性ポリマー1615を充填する。液体状やゲル状の導電性ポリマー1615を塗布法、ディップ法、スクリーン印刷法等でコーティングしたり、シート状の導電性ポリマーを基板1611に貼り付け、導電性ポリマーシートを溶融軟化して凹部内に導電性ポリマー1615を入れ込む。{図36(a)}導電性ポリマーは、たとえばポリアセチレン、ポリチオフェン、ポリアニレン、ポリピロール等など種々の導電性高分子、あるいはポリマーに金属等の導電性微粒子を混在して導電性を持たせたポリマーでも良い。あるいは導電性ゴムやゴムに金属等の導電性微粒子を混在して導電性を持たせたゴムでも良い。{図36(a)} FIG. 36 is a diagram illustrating a sensor created using the imprint method and a method for manufacturing the sensor. An insulating film 1613 is formed over a substrate 1611 including a recess 1614 having a depth H0 formed in a substrate 1611 such as a semiconductor substrate. When a chip on which a sensor is mounted together with a transistor, an IC, or the like is manufactured, the substrate is a semiconductor substrate such as silicon. The depth H0 of the recess 1614 depends on the material constituting the sensor and the characteristics of the sensor, but is approximately 10 μm or more. The insulating film 1613 is a silicon oxide film, a silicon nitride film, or a silicon oxynitride film, and has a thickness of about 100 nm to 2000 nm. This insulating film 1613 is intended to be electrically and physically separated from the substrate 1611 and the conductive polymer formed in the recess. In addition, it also serves as an etching stopper when etching the recess formed inside the conductive polymer. Next, a conductive polymer 1615 is filled into the recess 1614. Liquid or gel-like conductive polymer 1615 is coated by a coating method, dipping method, screen printing method, or the like, or a sheet-like conductive polymer is attached to substrate 1611 to melt and soften the conductive polymer sheet in the recess. Conductive polymer 1615 is placed in {FIG. 36 (a)} The conductive polymer may be various conductive polymers such as polyacetylene, polythiophene, polyanilene, polypyrrole, etc., or a polymer having conductivity by mixing conductive fine particles such as metal in the polymer. good. Or the rubber | gum which mixed electroconductive fine particles, such as a metal, in conductive rubber or rubber | gum, and gave conductivity may be used. {FIG. 36 (a)}

次に、ポリマー内にセンサ用の凹部形成用のパターン1619を形成したモールド1617を凹部1614における液状やゲル状の導電体ポリマー1615内に挿入し、熱処理やUV照射等により硬化させた後、モールド1617およびモールドパターン1619をポリマー1615から引き抜いて、ポリマー1615内に凹部1621(1621−1、2、3)を形成する。凹部1621(1621−1、2、3)の底部にはポリマー1615Bが存在するので、この状態ではポリマー基板側壁1615(1、2,3,4)はポリマー底部1615Bでつながっている。そこで、ポリマー1615を異方性エッチングしてこのポリマー1615Bを除去する。ポリマー1615と絶縁膜1613とのエッチング選択比を大きく取れば、ポリマー1615をかなりオーバーエッチングしても、また絶縁膜1613を厚くしなくても、絶縁膜1613がエッチングストッパーとなり、凹部1621の底部に絶縁膜1613(1613−B)を残すことができる。このようにして凹部1621(1621−1、2,3)が形成され、これによって、ポリマー基板側壁1615(1615−1,2,3、4)が形成され、ポリマー基板側壁1615−1および1615−2は電気的に接続していない。またポリマー基板側壁1615−2および1615−3は電気的に接続していない。(図36(b)、(c)、(d)、(e)) Next, a mold 1617 having a sensor-forming recess-forming pattern 1619 formed in the polymer is inserted into the liquid or gel-like conductive polymer 1615 in the recess 1614 and cured by heat treatment or UV irradiation. 1617 and the mold pattern 1619 are pulled out from the polymer 1615 to form recesses 1621 (1621-1, 2, 3) in the polymer 1615. Since the polymer 1615B exists at the bottom of the recess 1621 (1621-1, 2, 3), the polymer substrate side wall 1615 (1, 2, 3, 4) is connected at the polymer bottom 1615B in this state. Therefore, the polymer 1615 is anisotropically etched to remove the polymer 1615B. If the etching selection ratio between the polymer 1615 and the insulating film 1613 is large, the insulating film 1613 serves as an etching stopper even if the polymer 1615 is over-etched considerably or the insulating film 1613 is not thickened. The insulating film 1613 (1613-B) can be left. In this way, recesses 1621 (1621-1, 2, 3) are formed, whereby polymer substrate side walls 1615 (1615-1, 2, 3, 4) are formed, and polymer substrate side walls 1615-1, 1615- 2 is not electrically connected. The polymer substrate side walls 1615-2 and 1615-3 are not electrically connected. (FIGS. 36 (b), (c), (d), (e))

次に、必要な場合には、導電性ポリマー1615の表面(1615S)や凹部1621内側面を保護するために絶縁膜1622を積層する。次に絶縁基板1623を付着し、コンタクト孔1624を形成し、さらに導電体膜をコンタクト孔内および絶縁滝基板1623の表面に積層し、導電体膜・電極・配線1625(1625−1、2、3、4)を作製する。こうして、凹部1621−2を容量空間として、その両側の対向するポリマー電極基板側壁1615−1および1615−3をコンデンサ電極とするコンデンサが形成される。ポリマー電極基板側壁1615−1は凹部1621−1へ導入された音波や加速度や角速度によって変形し、凹部1621−2のコンデンサ容量が変化する。導電体膜・電極・配線1625は基板側壁(1615−1,3)に電気的に接続しているので、コンデンサ容量の変化を検出することができる。同様に、凹部1621−3を容量空間として、その両側の対向するポリマー電極基板側壁1615−2および1615−4をコンデンサ電極とするコンデンサが形成される。ポリマー電極基板側壁1615−2は凹部1621−1へ導入された音波や加速度や角速度によって変形し、凹部1621−3のコンデンサ容量が変化する。導電体膜・電極・配線1625は基板側壁(1615−2,4)に電気的に接続しているので、コンデンサ容量の変化を検出することができる。(図36(f)) Next, if necessary, an insulating film 1622 is stacked in order to protect the surface (1615S) of the conductive polymer 1615 and the inner surface of the recess 1621. Next, an insulating substrate 1623 is attached, a contact hole 1624 is formed, a conductor film is further laminated in the contact hole and on the surface of the insulating waterfall substrate 1623, and conductor films / electrodes / wirings 1625 (1625-1, 3, 4) is produced. In this way, a capacitor is formed with the concave portion 1621-2 as the capacitor space and the polymer electrode substrate side walls 1615-1 and 1615-3 facing each other on both sides thereof as capacitor electrodes. The polymer electrode substrate side wall 1615-1 is deformed by the sound wave, acceleration, or angular velocity introduced into the recess 1621-1, and the capacitor capacity of the recess 1621-2 changes. Since the conductor film / electrode / wiring 1625 is electrically connected to the substrate side wall (1615-1, 3), a change in the capacitor capacity can be detected. Similarly, a capacitor is formed using the concave portion 1621-3 as a capacitor space and the opposing polymer electrode substrate side walls 1615-2 and 1615-4 on both sides thereof as capacitor electrodes. The polymer electrode substrate side wall 1615-2 is deformed by the sound wave, acceleration or angular velocity introduced into the recess 1621-1, and the capacitor capacity of the recess 1621-3 changes. Since the conductor film / electrode / wiring 1625 is electrically connected to the substrate side wall (1615-2, 4), a change in the capacitor capacity can be detected. (FIG. 36 (f))

必要な場合(たとえば、凹部1621へ通気する場合や音波を導入する場合や、凹部内に重い液体を入れる場合)は、絶縁基板1623に開口孔1626を形成する。コンタクト孔1624や開口孔1626を同じプロセスで形成することもできるし、予めこれらを形成した絶縁基板1623をポリマー1615の表面1615Sやポリマー基板1615上面に付着しても良い。本実施形態では、基板1611の凹部1614を形成した面1611Sと反対側の面1611B側にもポリマー基板側壁へのコンタクト孔1627を形成できる。基板1611の表面1611B(この上に絶縁膜1630等が形成されている場合には、その上)に感光性膜を形成し、必要なパターンを形成し、(絶縁膜1630等をエッチングし、さらに)基板1611をエッチングし、さらに絶縁膜1613をエッチングして、ポリマー基板側壁1615へ接続するコンタクト孔1627を形成する。基板1611が半導体基板や導電体基板であるときは、コンタクト孔1627で露出した基板1611側面上に絶縁膜1628を積層する。その後、導電体膜をコンタクト孔1627内および基板1611B上(上の絶縁膜1613上)に積層し導電体膜・電極・配線1629を形成する。この結果、基板1611B側でもポリマー電極1515と接続する導電体膜・電極・配線1629を得ることができる。このことは、基板1611の両面(1611S、1611B)または片面から制御できることを意味する。必要な場合には、開口1631を基板面1611B側に備えることもできる。 When necessary (for example, when venting into the concave portion 1621, introducing a sound wave, or putting a heavy liquid into the concave portion), the opening 1626 is formed in the insulating substrate 1623. The contact hole 1624 and the opening hole 1626 can be formed by the same process, or an insulating substrate 1623 on which these are formed in advance may be attached to the surface 1615S of the polymer 1615 or the upper surface of the polymer substrate 1615. In the present embodiment, a contact hole 1627 to the side wall of the polymer substrate can also be formed on the surface 1611B side opposite to the surface 1611S on which the recess 1614 of the substrate 1611 is formed. A photosensitive film is formed on the surface 1611B (if an insulating film 1630 or the like is formed thereon) of the substrate 1611, a necessary pattern is formed, the insulating film 1630 or the like is etched, ) The substrate 1611 is etched, and the insulating film 1613 is further etched to form a contact hole 1627 connected to the polymer substrate side wall 1615. When the substrate 1611 is a semiconductor substrate or a conductor substrate, an insulating film 1628 is stacked on the side surface of the substrate 1611 exposed through the contact hole 1627. Thereafter, a conductor film is laminated in the contact hole 1627 and on the substrate 1611B (on the upper insulating film 1613) to form a conductor film / electrode / wiring 1629. As a result, a conductor film / electrode / wiring 1629 connected to the polymer electrode 1515 can be obtained also on the substrate 1611B side. This means that it can be controlled from both sides (1611S, 1611B) or one side of the substrate 1611. If necessary, the opening 1631 can be provided on the substrate surface 1611B side.

以上のようにして、基板1611の基板面に凹部(第1凹部)形成し、それに導電性ポリマーを形成し、インプリント法を用いて、その基板内凹部(第1凹部)に凹部(第2凹部)を形成し、第2凹部を容量空間とし、導電体ポリマーの基板側壁をコンデンサ電極とするコンデンサを作成でき、それを用いて、マイクロホンセンサ、加速度センサ、各速度センサ、その他のセンサ(圧力センサ)を作製できる。基板1611がシリコン等の半導体基板であれば、トランジスタやIC等のデバイスと一緒にセンサを作製できる。センサの第1凹部と同じ基板面(1611S側)にIC等のデバイスを作製する場合は、第1凹部のない領域にIC等のデバイスを作製することができる。センサの第1凹部と反対の基板面(1611B側)にIC等のデバイスを作製する場合は、第1凹部の下側の領域にもIC等のデバイスを作製することができるので、高い密度のセンサ付きICを作製できる。 As described above, a concave portion (first concave portion) is formed on the substrate surface of the substrate 1611, a conductive polymer is formed thereon, and the concave portion (second concave portion) is formed in the concave portion (first concave portion) in the substrate using the imprint method. A capacitor having a concave portion), a second concave portion as a capacitance space, and a conductive polymer substrate side wall as a capacitor electrode can be formed, and using this, a microphone sensor, an acceleration sensor, each speed sensor, and other sensors (pressure) Sensor). If the substrate 1611 is a semiconductor substrate such as silicon, a sensor can be manufactured together with a device such as a transistor or an IC. When a device such as an IC is manufactured on the same substrate surface (1611S side) as the first recess of the sensor, a device such as an IC can be manufactured in a region without the first recess. When a device such as an IC is fabricated on the substrate surface (1611B side) opposite to the first recess of the sensor, a device such as an IC can also be fabricated in the lower region of the first recess. An IC with a sensor can be manufactured.

モールドパターン1619のパターン深さをH10としたとき、ポリマー基板側壁の深さH11は、第2凹部1621の底部をエッチングする前はほぼH10と同じである(図36(d))が、(H11=H10)第2凹部1621の底部をエッチング後の第2凹部1621の深さH12は、第2凹部1621の底部の絶縁膜1613のエッチングレートがポリマー1615のエッチングレートより遅いので、H11より少し小さくなる。(H12<H11)また、コンデンサの電極の深さはポリマーの基板側壁(1615−1、2、3、4)の深さH13と同じであるが、このH13はH12より少し小さくなる。従って、第2凹部1621の底部をエッチングのバラツキやエッチング量を制御することが重要である。 When the pattern depth of the mold pattern 1619 is H10, the polymer substrate side wall depth H11 is substantially the same as H10 before etching the bottom of the second recess 1621 (FIG. 36D), = H10) The depth H12 of the second recess 1621 after etching the bottom of the second recess 1621 is slightly smaller than H11 because the etching rate of the insulating film 1613 at the bottom of the second recess 1621 is slower than the etching rate of the polymer 1615. Become. (H12 <H11) The depth of the capacitor electrode is the same as the depth H13 of the polymer substrate side wall (1615-1, 2, 3, 4), but this H13 is slightly smaller than H12. Therefore, it is important to control the etching variation and the etching amount of the bottom of the second recess 1621.

図36に示す実施形態において、基板1611内に凹部1614を形成せずに平坦な基板面に(必要なら絶縁膜を形成した上に)導電性ポリマーを形成してインプリント法で図36と同様なセンサ構造(ただし、第1凹部1614はない)を作製できる。 In the embodiment shown in FIG. 36, a conductive polymer is formed on a flat substrate surface (with an insulating film formed if necessary) without forming the recess 1614 in the substrate 1611, and the same as in FIG. A simple sensor structure (there is no first recess 1614).

図37は、インプリントモールドを用いてセンサを作製する別の実施形態を示す図である。基板1301上に絶縁性ポリマー1302を形成し、その上に導電性ポリマー1303を形成する。この製造方法として、たとえば液状の絶縁性ポリマー1302を塗布法やディップ法で作製する方法、ゲル状やペースト状の絶縁性ポリマー1302を塗布する方法、あるいはポリマーシート付着法がある。次に、液状の絶縁性ポリマー、ゲル状やペースト状の絶縁性ポリマー、あるいはポリマーシート1302の上に液状の導電性ポリマー1303を塗布法やディップ法で形成したり、あるいはゲル状やペースト状の導電性ポリマー1303を塗布したり、あるいは導電性ポリマーシート1303を付着させる。(図37(a)) FIG. 37 is a diagram showing another embodiment for producing a sensor using an imprint mold. An insulating polymer 1302 is formed over the substrate 1301, and a conductive polymer 1303 is formed thereover. As this manufacturing method, for example, there are a method of producing a liquid insulating polymer 1302 by a coating method or a dip method, a method of applying a gel-like or paste-like insulating polymer 1302, or a polymer sheet adhesion method. Next, a liquid insulating polymer, a gel-like or paste-like insulating polymer, or a liquid conductive polymer 1303 is formed on the polymer sheet 1302 by a coating method or a dipping method, or a gel-like or paste-like one is formed. A conductive polymer 1303 is applied or a conductive polymer sheet 1303 is attached. (Fig. 37 (a))

次に凹部形成用パターン1306を有するモールド1305をポリマー1303および1302に挿入する。絶縁性ポリマー1302および導電性ポリマー1303が液状や、ゲル状やペースト状であるときは、そのまま押し込むことができる。絶縁性ポリマー1302または導電性ポリマー1303のどちらかが固体状である場合は、たとえば以下のようにインプリントする。絶縁性ポリマー1302が固体状である場合、導電性ポリマー1303が液状やゲル状やペースト状の場合は、まずモールド1305および1306を導電性ポリマー1303に押し入れる。絶縁性ポリマー1302にモールドパターン1306の先端部が近づいたときに絶縁性ポリマー1302が軟化する温度以上の温度にして、軟化した絶縁性ポリマー1302へモールド1305および1306を押し入れる。その後、絶縁性ポリマー1302の軟化温度(TM1302)以下へ下げて絶縁性ポリマー1302を硬化させる。導電性ポリマー1303の軟化温度(TM1303)が絶縁性ポリマー1302の軟化温度より低い材料(TM1303<TM1302)を用いることによって、さらに温度を下げて導電性ポリマー1303を硬化させる。絶縁性ポリマー1302および導電性ポリマー1303が硬化した後、モールド1305および1306を引き抜いて、凹部1307を形成する。 Next, a mold 1305 having a recess forming pattern 1306 is inserted into the polymers 1303 and 1302. When the insulating polymer 1302 and the conductive polymer 1303 are liquid, gel, or paste, they can be pushed in as they are. When either the insulating polymer 1302 or the conductive polymer 1303 is solid, for example, imprinting is performed as follows. When the insulating polymer 1302 is solid, when the conductive polymer 1303 is liquid, gel, or paste, the molds 1305 and 1306 are first pushed into the conductive polymer 1303. The molds 1305 and 1306 are pushed into the softened insulating polymer 1302 at a temperature equal to or higher than the temperature at which the insulating polymer 1302 softens when the tip of the mold pattern 1306 approaches the insulating polymer 1302. Thereafter, the temperature is lowered below the softening temperature (TM1302) of the insulating polymer 1302, and the insulating polymer 1302 is cured. By using a material (TM1303 <TM1302) in which the softening temperature (TM1303) of the conductive polymer 1303 is lower than the softening temperature of the insulating polymer 1302, the temperature is further lowered to cure the conductive polymer 1303. After the insulating polymer 1302 and the conductive polymer 1303 are cured, the molds 1305 and 1306 are pulled out to form a recess 1307.

絶縁性ポリマー1302および導電性ポリマー1303が固体状である場合、たとえば、絶縁性ポリマー1302の軟化温度(TM1302)が導電性ポリマー1303の軟化温度(TM1303)より高い材料(TM1302>TM1303)を用いる。絶縁性ポリマー1302および導電性ポリマー1303を形成した基板1301をTM1302とTM1303との間に保持し、モールド1305および1306を導電性ポリマー1303内に挿入する。次にモールド1305および1306の先端部が絶縁性ポリマー1302に近づいたときに基板1301の温度をTM1302以上して軟化した絶縁性ポリマー1302中にモールド1305および1306を挿入する。所定位置にモールド1305および1306を押し入れたときに、基板1301の温度をTM1302とTM1303との間にして絶縁性ポリマー1302を硬化させ、次にTM1303以下にして導電性ポリマー1303を硬化させる。絶縁性ポリマー1302および導電性ポリマー1303の両方が硬化した後にモールド1305および1306を引き抜くと、ポリマー内に凹部1307が形成される。凹部1307の底部は絶縁性ポリマーとなるので、導電性ポリマーの基板側壁1303同士(たとえば、1303−1と1303−2、あるいは1303−3と1303−4)は電気的に接続しない。この後は、図36に示す方法と同様のプロセスでセンサを作製できる。(図37(a)、(b)、(c)、(d)) When the insulating polymer 1302 and the conductive polymer 1303 are solid, for example, a material (TM1302> TM1303) in which the softening temperature (TM1302) of the insulating polymer 1302 is higher than the softening temperature (TM1303) of the conductive polymer 1303 is used. The substrate 1301 on which the insulating polymer 1302 and the conductive polymer 1303 are formed is held between TM1302 and TM1303, and the molds 1305 and 1306 are inserted into the conductive polymer 1303. Next, when the tips of the molds 1305 and 1306 approach the insulating polymer 1302, the molds 1305 and 1306 are inserted into the insulating polymer 1302 which has been softened by increasing the temperature of the substrate 1301 to TM1302. When the molds 1305 and 1306 are pushed in place, the insulating polymer 1302 is cured by setting the temperature of the substrate 1301 between TM1302 and TM1303, and then the conductive polymer 1303 is cured by setting the temperature to TM1303 or lower. When the molds 1305 and 1306 are drawn after both the insulating polymer 1302 and the conductive polymer 1303 are cured, a recess 1307 is formed in the polymer. Since the bottom of the recess 1307 is an insulating polymer, the conductive polymer substrate sidewalls 1303 (for example, 1303-1 and 1303-3, or 1303-3 and 1303-4) are not electrically connected. Thereafter, the sensor can be manufactured by a process similar to the method shown in FIG. (Fig. 37 (a), (b), (c), (d))

以上のように、凹部の底部を形成するモールドパターン1306の先端部が、絶縁性ポリマーの中に入るように、絶縁性ポリマーおよび導電性ポリマーの厚みを調整する。図37に示す実施形態では、インプリントモールドして作製した凹部の底部は絶縁性ポリマー(絶縁膜)であるから、図36に示した凹部底部の導電成ポリマーのエッチング除去プロセスは不要であり、プロセスが簡単になる。しかもエッチングプロセスがないので、導電性ポリマーの厚みがコンデンサの電極の深さと同じであるから、非常に精度の良いコンデンサを形成することができる。 As described above, the thicknesses of the insulating polymer and the conductive polymer are adjusted so that the tip portion of the mold pattern 1306 that forms the bottom of the concave portion enters the insulating polymer. In the embodiment shown in FIG. 37, since the bottom of the recess produced by imprint molding is an insulating polymer (insulating film), the etching removal process of the conductive polymer at the bottom of the recess shown in FIG. 36 is unnecessary. Simplify the process. In addition, since there is no etching process, the thickness of the conductive polymer is the same as the depth of the electrode of the capacitor, so that a very accurate capacitor can be formed.

図38は、インプリント法を用いて本発明のセンサを製造する方法を示す別の実施形態を示す図である。図38では、インプリント法で用いるモールド(またはその一部)をそのままセンサの一部として使用する。絶縁性ポリマー1302および導電性ポリマーを形成した基板1301に、凹部形成用のモールドパターン1306を有するモールド1305を押し込み、凹部形成用モールドパターン1306の先端部は絶縁性ポリマー内に入り込むようにする。モールド1305は凹部形成用のモールドパターン1306を付着させ支持している基板であり、将来センサの基板側壁を支える基板である。モールド1305は絶縁基板であることがプロセス上扱いやすいが、電極間を電気的に分離するようにすれば半導体基板や導電体基板でも良い。以下はモールド1305が絶縁基板であるとして説明する。 FIG. 38 is a diagram showing another embodiment of a method for manufacturing a sensor of the present invention using an imprint method. In FIG. 38, the mold (or part thereof) used in the imprint method is used as it is as part of the sensor. A mold 1305 having a mold pattern 1306 for forming a recess is pushed into the substrate 1301 on which the insulating polymer 1302 and the conductive polymer are formed, so that the tip of the mold pattern 1306 for forming the recess enters the insulating polymer. The mold 1305 is a substrate on which a mold pattern 1306 for forming a recess is attached and supported, and is a substrate that supports the substrate side wall of the sensor in the future. Although it is easy to handle the mold 1305 as an insulating substrate in the process, a semiconductor substrate or a conductor substrate may be used as long as the electrodes are electrically separated. The following description will be made assuming that the mold 1305 is an insulating substrate.

モールドパターンを支持するモールド基板1305はセンサの一部として残すので、余り厚くできない場合には、モールド基板1305をさらに支えるモールド支持基板をモールド基板1305上に付着させても良い。こ接着剤を用いたり、静電的に付着したりして付着させるが、他の方法で付着させても良い。たとえば、モールド基板1305をフェライト等の磁性を有する絶縁基板とし、モールド支持基板側に電磁石を備えてモールド基板1305を付着させる。モールド基板1305はセンサ側に残すので、そのときは電磁石の機能をなくせば、モールド基板1305はモールド支持基板から分離できる。モールド基板1305の厚みは約10μm〜1000μmである。特性上問題なければこれよりも厚くても良いし薄くても良い。 Since the mold substrate 1305 that supports the mold pattern is left as a part of the sensor, a mold support substrate that further supports the mold substrate 1305 may be attached to the mold substrate 1305 if it cannot be made too thick. This adhesive is used or attached electrostatically, but it may be attached by other methods. For example, the mold substrate 1305 is an insulating substrate having magnetism such as ferrite, and an electromagnet is provided on the mold support substrate side to attach the mold substrate 1305. Since the mold substrate 1305 is left on the sensor side, the mold substrate 1305 can be separated from the mold support substrate if the function of the electromagnet is lost. The thickness of the mold substrate 1305 is about 10 μm to 1000 μm. If there is no problem in characteristics, it may be thicker or thinner.

モールド基板1305に凹部形成用のモールドパターン1306を形成する。このモールドパターン1306の形成方法は、たとえば以下のようにして作製することができる。軟化温度T1306を持つポリマー(樹脂)をモールド基板1305上に塗布、ディップ法、スプレー法、スクリーン印刷法で形成する。このポリマー1306は好適には熱可塑性樹脂である。次にモールドパターンを形成できるパターンを有するモールドを押しつけてインプリント法等でモールドパターン1306を形成する。適当な温度で熱処理して硬化させる。あるいはUV照射で硬化させても良い。 A mold pattern 1306 for forming a recess is formed on the mold substrate 1305. The mold pattern 1306 can be formed as follows, for example. A polymer (resin) having a softening temperature T1306 is applied on the mold substrate 1305, and formed by dipping, spraying, or screen printing. This polymer 1306 is preferably a thermoplastic resin. Next, a mold having a pattern capable of forming a mold pattern is pressed to form a mold pattern 1306 by an imprint method or the like. It is cured by heat treatment at an appropriate temperature. Alternatively, it may be cured by UV irradiation.

次に、硬化温度T1302持つ絶縁性ポリマー(樹脂)および硬化温度T1303を持つ導電性ポリマー(樹脂)をモールド基板1301上に塗布、ディップ法、スプレー法、スクリーン印刷法で形成する。これらのポリマーは好適には熱硬化性ポリマーである。モールドパターン1306を有するモールド1305をポリマー中に挿入し押しつけ、モールドパターン1306の先端部は絶縁性ポリマーになるようにする。次に温度を上げて、絶縁性ポリマー1302および導電性ポリマー1303を硬化させる。従って、好適にはT1302<T1303<T1306である。すなわち、まず、T1302とT1303との間の温度で絶縁性ポリマー1302を硬化させ、その後T1303とT1306の間の温度で導電性ポリマー1303を硬化させる。 Next, an insulating polymer (resin) having a curing temperature T1302 and a conductive polymer (resin) having a curing temperature T1303 are applied on the mold substrate 1301, and formed by dipping, spraying, or screen printing. These polymers are preferably thermosetting polymers. A mold 1305 having a mold pattern 1306 is inserted into the polymer and pressed so that the tip of the mold pattern 1306 becomes an insulating polymer. Next, the temperature is raised and the insulating polymer 1302 and the conductive polymer 1303 are cured. Therefore, T1302 <T1303 <T1306 is preferable. That is, first, the insulating polymer 1302 is cured at a temperature between T1302 and T1303, and then the conductive polymer 1303 is cured at a temperature between T1303 and T1306.

モールド基板1305のモールドパターン1306の上面の一部または全部には開口部1310が開いている。この開口部1310はプロセス上問題なければ開口した状態でも良いが、モールドパターン1306をポリマー1303および1302へ挿入するときの圧力伝達に問題等がある場合は、ポリマー(樹脂)、ゴム、金属等で充填しても良い。たとえば、モールドパターン1306と同じ材料でも良い。好適には、この材料は有る温度(T1310)以上で溶融する材料とする。T1302<T1303<T1310の関係があり、しかもT1310はT1306と近い方が良い。絶縁性ポリマー1302および導電性ポリマー1303が硬化した後、T1310かT1306のどちらか高い温度以上の温度にして、ポリマー1310および材料1306を溶融させる。(モールド基板の軟化温度はこの温度以上とする。)この溶融した材料を開口した開口1310から外側へ流出させ、凹部1307を形成する。開口からの流出が困難な場合は、外側を低圧にして吸い出すのが良い。或いは、モールドパターン1306の材料を昇華性を有する材料または沸点の低い材料(融点または軟化点より少し高い温度の沸点を有する材料)あるいは揮発性材料とし、気化させて取り出しても良い。あるいはポリマーを分解してその気体を外部へ排出しても良い。昇華性を有するポリマーとして、たとえば、メラミンや油溶性染料がある。 An opening 1310 is opened in part or all of the upper surface of the mold pattern 1306 of the mold substrate 1305. If there is no problem in the process, the opening 1310 may be open. However, if there is a problem in pressure transmission when the mold pattern 1306 is inserted into the polymers 1303 and 1302, the opening 1310 may be made of polymer (resin), rubber, metal, It may be filled. For example, the same material as the mold pattern 1306 may be used. Preferably, the material is a material that melts above a certain temperature (T1310). There is a relationship of T1302 <T1303 <T1310, and T1310 is preferably closer to T1306. After the insulating polymer 1302 and the conductive polymer 1303 are cured, the polymer 1310 and the material 1306 are melted at a temperature equal to or higher than T1310 or T1306. (The softening temperature of the mold substrate is equal to or higher than this temperature.) The melted material is allowed to flow outside through the opening 1310, thereby forming a recess 1307. If it is difficult to flow out of the opening, it is better to suck out the outside with a low pressure. Alternatively, the material of the mold pattern 1306 may be a material having a sublimation property, a material having a low boiling point (a material having a boiling point slightly higher than the melting point or softening point) or a volatile material, and may be vaporized and taken out. Alternatively, the polymer may be decomposed and the gas discharged to the outside. Examples of the polymer having sublimability include melamine and oil-soluble dyes.

次に、導電体ポリマーの基板側壁1303(1303−1、2、3)とコンタクトするコンタクト孔1311を絶縁体基板1305に設け(たとえば、絶縁体基板1305がガラス基板である場合は、感光性膜を形成しパターニングして、ドライエッチング(CF4ガス等)やウエットエッチング(フッ酸系エッチャント)で窓開けする。あるいは、モールド基板1305に1310と同じく予め備えておくこともできる。)、導電体膜をコンタクト孔1311および絶縁体基板1305上に積層し、パターニングして導電体膜・電極・配線1312(1312−1、2、3、4)を形成する。この結果、空間容量を凹部1307−2とし、これを挟む導電体ポリマーの基板側壁1303−1および1303−2を対向電極とするコンデンサが形成され、たとえば基板側壁1303−2が加速度や、凹部1307−1に導入された音波によって変形したとき、凹部1307−2の空間容量が変化しコンデンサ容量の変化を検出できる。同様に、空間容量を凹部1307−3とし、これを挟む導電体ポリマーの基板側壁1303−3および1303−4を対向電極とするコンデンサが形成され、たとえば基板側壁1303−3が加速度や、凹部1307−1に導入された音波によって変形したとき、凹部1307−3の空間容量が変化しコンデンサ容量の変化を検出できる。 Next, contact holes 1311 are formed in the insulating substrate 1305 to contact the conductive polymer substrate sidewalls 1303 (1303-1, 2, 3) (for example, when the insulating substrate 1305 is a glass substrate, a photosensitive film Then, a window is formed by dry etching (CF4 gas or the like) or wet etching (hydrofluoric acid-based etchant), or the mold substrate 1305 can be provided in advance as in 1310.), a conductor film Are stacked on the contact hole 1311 and the insulating substrate 1305 and patterned to form conductor films / electrodes / wirings 1312 (1312-1, 2, 3, 4). As a result, a capacitor is formed in which the space capacity is the recess 1307-2 and the conductive polymer substrate sidewalls 1303-1 and 1303-2 sandwiching the space capacitor are used as counter electrodes. For example, the substrate sidewall 1303-2 is accelerated and the recess 1307 is formed. When the sound wave introduced into -1 is deformed, the space capacity of the recess 1307-2 changes, and the change in the capacitor capacity can be detected. Similarly, a capacitor is formed in which the space capacity is the recess 1307-3 and the conductive polymer substrate side walls 1303-3 and 1303-4 sandwiching the space capacitor are used as counter electrodes. For example, the substrate side wall 1303-3 has acceleration or recess 1307. When it is deformed by the sound wave introduced to -1, the space capacity of the recess 1307-3 changes, and a change in the capacitor capacity can be detected.

以上のようにすれば、モールド基板1305およびモールドパターン1306を引き抜かずに凹部1307(モールドパターン1306の跡)を形成することができ、しかもモールド基板1305がそのまま絶縁体基板になるので、プロセスが簡単であり、しかも厚み(幅)の薄いポリマーの基板側壁(たとえば、1303−2や1303−3)と付着しない(既に付着している)ので、技術的にも容易である。また本実施形態は、半導体基板等に凹部を形成して、その凹部内にセンサを形成できる。従って、センサ付きICを1チップで作製できる。 In this way, the recess 1307 (the trace of the mold pattern 1306) can be formed without pulling out the mold substrate 1305 and the mold pattern 1306, and the mold substrate 1305 becomes an insulator substrate as it is, so that the process is simple. In addition, it is technically easy because it does not adhere (already adhered) to the substrate side wall (for example, 1303-2 or 1303-3) of a thin polymer (thickness). In the present embodiment, a recess can be formed in a semiconductor substrate or the like, and a sensor can be formed in the recess. Therefore, an IC with a sensor can be manufactured with one chip.

図39は、絶縁性ポリマー内にインプリントモールド法により凹部を形成して、そのままモールド基板を凹部上の絶縁体基板として使用するセンサおよびその作製方法を示す図である。まず、モールドの構造について説明する。本実施形態のモールドは、センサの基板側壁の上面に付着する絶縁基板となるモールド基板1405、センサの凹部を形成するモールドパターン1406(1406−1、2、3)を含む。モールド基板1405は絶縁体基板が望ましいが、半導体基板や導電体基板でも使用できる。厚みは、センサの厚みにもよるが、10μm〜1000μmであるが、もっと薄くても良いし、厚くても良い。ただし、半導体基板や導電体基板の場合は、対向するコンデンサ電極が電気的に分離するようにそれぞれの電極と接触する領域間に絶縁性を持つ領域を作製する。以下では、モールド基板1405は絶縁体基板として説明する。絶縁基板は、たとえばガラス基板、石英基板、セラミック基板、絶縁性プラスチック基板、各種高分子絶縁性基板、絶縁性ゴムなどである。 FIG. 39 is a diagram illustrating a sensor in which a concave portion is formed in an insulating polymer by an imprint molding method, and the mold substrate is used as an insulating substrate on the concave portion, and a manufacturing method thereof. First, the structure of the mold will be described. The mold of this embodiment includes a mold substrate 1405 that becomes an insulating substrate attached to the upper surface of the substrate side wall of the sensor, and a mold pattern 1406 (1406-1, 2, 3) that forms a recess of the sensor. The mold substrate 1405 is preferably an insulator substrate, but a semiconductor substrate or a conductor substrate can also be used. Although the thickness depends on the thickness of the sensor, it is 10 μm to 1000 μm, but it may be thinner or thicker. However, in the case of a semiconductor substrate or a conductor substrate, an insulating region is formed between regions in contact with each electrode so that the capacitor electrodes facing each other are electrically separated. Hereinafter, the mold substrate 1405 will be described as an insulator substrate. Examples of the insulating substrate include a glass substrate, a quartz substrate, a ceramic substrate, an insulating plastic substrate, various polymer insulating substrates, and insulating rubber.

このモールド基板1405にセンサ凹部形成用のモールドパターン1406を付着させる。このモールドパターン材料は、たとえば、高分子(ポリマー)、ゴムであり、液状またはゲル状のポリマー1402へインプリント可能なモールド材料であり、液状またはゲル状のポリマー1402とプロセス中及び使用中に反応しない材料であり、凹部の容積の変化(バラツキ)が小さい材料であることが望ましい。モールドパターン1406(1406−1、2、3)には、図39(a)に示すように、導電体膜1407(1407−1、2、3、4)のパターンが形成されている。凹部形成用のモールドパターン1406(1406−1、2、3)が形成されているモールド基板1405の領域の一部または全部には開口部1410が形成されており、この開口部1410には充填材料で満たされ、モールド基板1405の基板面と同じレベルで平坦になっている。この充填材料は、たとえば軟化点(または融点)T1410を有する熱可塑性ポリマーである。あるいは、融点T1410を有する金属や無機材料でも良い。 A mold pattern 1406 for forming a sensor recess is attached to the mold substrate 1405. The mold pattern material is, for example, a polymer or rubber, and is a mold material that can be imprinted into the liquid or gel polymer 1402, and reacts with the liquid or gel polymer 1402 during the process and during use. It is desirable that the material is a material that does not change, and the volume change (variation) of the concave portion is small. In the mold pattern 1406 (1406-1, 2, 3), as shown in FIG. 39A, the pattern of the conductor film 1407 (1407-1, 2, 3, 4) is formed. An opening 1410 is formed in a part or all of the region of the mold substrate 1405 where the mold pattern 1406 (1406-1, 2, 3) for forming the recesses is formed. The opening 1410 has a filling material. And is flat at the same level as the substrate surface of the mold substrate 1405. This filling material is, for example, a thermoplastic polymer having a softening point (or melting point) T1410. Alternatively, a metal or an inorganic material having a melting point T1410 may be used.

また、モールド基板1405には導電体膜1407とコンタクトするためのコンタクト孔1408(1408−1、2、3)が形成されている。このコンタクト孔1408も充填材料で満たされ、モールド基板1405の基板面と同じレベルで平坦になっている。この充填材料は、たとえば軟化点(または融点)T1408を有する熱可塑性ポリマーである。あるいは、融点T1408を有する金属や無機材料でも良い。 Further, contact holes 1408 (1408-1, 2, 3) for making contact with the conductor film 1407 are formed in the mold substrate 1405. This contact hole 1408 is also filled with a filling material, and is flat at the same level as the substrate surface of the mold substrate 1405. This filling material is, for example, a thermoplastic polymer having a softening point (or melting point) T1408. Alternatively, a metal or an inorganic material having a melting point T1408 may be used.

モールドパターン1406を構成する材料はたとえば軟化点(または融点)T1406を有する熱可塑性ポリマーである。あるいは、たとえば融点T1406を有する金属や無機材料でも良い。モールドパターン1406はモールド基板1405上に熱可塑性ポリマー1406を塗布法、ディップ法、スクリーン印刷法などで形成する。モールドパターン1406は、インプリントモールド法で形成しても良いし、スクリーン印刷法でパターニングしても良い。モールドパターン1406の深さH31は、凹部の深さによって決定される。 The material constituting the mold pattern 1406 is, for example, a thermoplastic polymer having a softening point (or melting point) T1406. Alternatively, for example, a metal or an inorganic material having a melting point T1406 may be used. The mold pattern 1406 is formed by forming a thermoplastic polymer 1406 on the mold substrate 1405 by a coating method, a dipping method, a screen printing method, or the like. The mold pattern 1406 may be formed by an imprint molding method or may be patterned by a screen printing method. The depth H31 of the mold pattern 1406 is determined by the depth of the recess.

モールドパターン1406を形成した後、モールドパターン1406上に導電体膜1407を積層する。さらに、導電体膜1407上に感光性膜を積層し、感光性膜の必要なパターニングをして導電体膜1407の必要な配線を行なう。ポリマーの基板側壁となる領域Aは幅が狭いが、加速度センサやマイクロホンでは、Aの部分(導電体膜1407−2や1407−3)では導電体膜407のパターニングは必要がないので、感光性膜がポジ型であれば露光しない部分が現像後に感光性膜が残るのでパターニングは問題ない。一方、モールド基板1405の基板面側が広いBの部分(導電体膜1407−1や1407−4)は広い領域であるから、ポジレジストの厚みが余り厚くならないので、(塗布法やディップ法の場合は少し厚くなるが、特に感光性ドライフィルムを使用するときは、厚くなることを抑えることができる。)露光を十分に行なうことができるし、焦点深度の深い露光を行なうことにより、感光性膜の十分なパターニングができ、そのパターンをもとにして導電性膜のエッチングを行なうことができる。また、図39(a)に示すように、モールドパターン1406の先端は導電体膜1407をエッチング除去する。モールドパターン1406の先端は感光性膜が薄い領域であるから、ポジ型感光性膜へ十分な露光ができ容易に感光性膜を除去できるから、モールドパターン1406の先端の導電体膜1407のエッチング除去は容易である。 After forming the mold pattern 1406, a conductor film 1407 is stacked on the mold pattern 1406. Further, a photosensitive film is stacked on the conductor film 1407, and necessary patterning of the photosensitive film is performed to perform necessary wiring of the conductor film 1407. The region A serving as the polymer substrate side wall is narrow, but in the case of an acceleration sensor or a microphone, patterning of the conductor film 407 is unnecessary in the portion A (conductor film 1407-2 or 1407-3). If the film is a positive type, there is no problem in patterning since the photosensitive film remains after development in the unexposed part. On the other hand, since the portion B of the mold substrate 1405 having a large substrate surface side (conductor films 1407-1 and 1407-4) is a wide region, the thickness of the positive resist does not become so thick (in the case of a coating method or a dip method) However, when a photosensitive dry film is used, it is possible to suppress the increase in thickness.) The photosensitive film can be sufficiently exposed and exposed with a deep focal depth. Thus, the conductive film can be sufficiently patterned, and the conductive film can be etched based on the pattern. Further, as shown in FIG. 39A, the conductive film 1407 is removed by etching at the tip of the mold pattern 1406. Since the tip of the mold pattern 1406 is a region where the photosensitive film is thin, the positive type photosensitive film can be sufficiently exposed and can be easily removed. Therefore, the conductive film 1407 at the tip of the mold pattern 1406 is removed by etching. Is easy.

モールド基板1405はセンサ側に残るので、モールド基板1405を支持してプレスで押し込むためのモールド支持基板1414にモールド基板1405をたとえば接着層1412を用いて付着させる。この接着層1412は軟化温度(融点)T1412を有する熱可塑性樹脂とする。あるいは、モールド基板1405を、磁性を有するフェライト等の絶縁基板とすれば、モールド支持基板1414に電磁石を備えて、電磁石でモールド基板1405をモールド支持基板1414に付着させることもでき、この場合は接着剤1412は非強がないので、プロセスが簡略化される。 Since the mold substrate 1405 remains on the sensor side, the mold substrate 1405 is attached to the mold support substrate 1414 for supporting and pressing the mold substrate 1405 with a press using, for example, an adhesive layer 1412. The adhesive layer 1412 is a thermoplastic resin having a softening temperature (melting point) T1412. Alternatively, if the mold substrate 1405 is an insulating substrate such as magnetic ferrite, the mold support substrate 1414 can be provided with an electromagnet, and the mold substrate 1405 can be attached to the mold support substrate 1414 with an electromagnet. Since the agent 1412 is not strong, the process is simplified.

一方、センサを形成する基板側は、基板1401上に絶縁性ポリマー1402を塗布法、ディップ法、スクリーン印刷法、ドライフィルム付着法、溶融法を用いて形成する。絶縁性ポリマー1402は熱硬化性ポリマーとし、その硬化温度をT1402とする。液状状態または軟化状態または溶融状態の絶縁性ポリマー1402にモールドパターン1406を有するモールド基板1405を押し込んでゆき、モールド基板1405とポリマー1402を接触させ、さらにモールド基板1405でポリマー1402を押圧する。ポリマー1402の温度をT1402以上に保持し(保持温度T39-1)、ポリマー1402を硬化させる。このとき、モールドパターン1406、充填材料1408、充填材料1410、接着剤1412は軟化しないようにする。すなわち、T1402<T39-1<T1406、T1408、T1410、T1412である。(図39(b)) On the other hand, on the substrate side on which the sensor is formed, the insulating polymer 1402 is formed on the substrate 1401 using a coating method, a dipping method, a screen printing method, a dry film adhesion method, or a melting method. The insulating polymer 1402 is a thermosetting polymer, and its curing temperature is T1402. A mold substrate 1405 having a mold pattern 1406 is pushed into an insulating polymer 1402 in a liquid state, a softened state, or a molten state, the mold substrate 1405 and the polymer 1402 are brought into contact with each other, and the polymer 1402 is pressed by the mold substrate 1405. The temperature of the polymer 1402 is held at T1402 or higher (holding temperature T39-1), and the polymer 1402 is cured. At this time, the mold pattern 1406, the filling material 1408, the filling material 1410, and the adhesive 1412 are not softened. That is, T1402 <T39-1 <T1406, T1408, T1410, and T1412. (Fig. 39 (b))

ポリマー1402が硬化した後、さらに温度を上げて(この温度をT39-2とする)モールドパターン1406、充填材料1408、充填材料1410、接着剤1412を軟化(または溶融)させる。すなわち、T39-2>T1406、T1408、T1410、T1412である。まず、接着剤1412を溶融させてモールド支持基板1414を取り外す。次に、溶融した充填材料1410を除去し、開口部1410から溶融したモールドパターン1406を除去する。(図39(c)の矢印で示す。)また、導電体膜1407(1407−1、2、3、4)と接続しているコンタクト孔1408(1408−1、2、3、4)を充填している材料を溶融除去する。尚、コンタクト孔1408の充填材料が導電体材料であれば、特に除去する必要がないので、溶融しなくても良い。すなわち、この場合はT1408>T39-2でも良い。この結果、凹部1416(1416−1、2、3)が形成され、導電体膜1407(1407−1、2、3、4)は凹部1416(1416−1、2、3)の内側面、すなわち絶縁性ポリマー1402の基板側壁1402(1402−1、2、3、4)の垂直な側壁側面および基板側壁1402(1402−1、2、3、4)の上面に自動的に残り、配線パターン1407(1407−1、2、3)が形成される。 After the polymer 1402 is cured, the temperature is further raised (this temperature is T39-2), and the mold pattern 1406, the filling material 1408, the filling material 1410, and the adhesive 1412 are softened (or melted). That is, T39-2> T1406, T1408, T1410, T1412. First, the adhesive 1412 is melted and the mold support substrate 1414 is removed. Next, the molten filling material 1410 is removed, and the melted mold pattern 1406 is removed from the opening 1410. (Indicated by the arrow in FIG. 39 (c)) Further, the contact hole 1408 (1408-1, 2, 3, 4) connected to the conductor film 1407 (1407-1, 2, 3, 4) is filled. The material being melted is removed. Note that if the filling material of the contact hole 1408 is a conductor material, it does not need to be removed, and thus it does not need to be melted. That is, in this case, T1408> T39-2 may be satisfied. As a result, recesses 1416 (1416-1, 2, 3) are formed, and the conductor film 1407 (1407-1, 2, 3, 4) is the inner surface of the recess 1416 (1416-1, 2, 3), that is, The insulating polymer 1402 automatically remains on the vertical side wall side of the substrate side wall 1402 (1402-1, 2, 3, 4) and the upper surface of the substrate side wall 1402 (1402-1, 2, 3, 4), and the wiring pattern 1407 (1407-1, 2, 3) is formed.

次に導電体膜を積層し、パターニングして絶縁体基板1405上に導電体膜・電極・配線1412(1412−1、2、3、4)を形成する。コンタクト孔1408内に充填した充填材料が導電体材料でないときは、この部分が開口されるので、コンタクト孔1408にも導電体膜を積層して、導電体膜配線1407と接続させることもできる。尚、導電体膜の積層は、CVD法やPVD法を用いる。導電体膜1407、1408、1412は、アルミニウム、銅、チタン、ニッケル、白金、クローム、タングステン、モリブデン、あるいはこれらの合金である。凹部1416(1416−1、2、3)内にも積層されるが、非常に薄いので、導電体膜・電極・配線1412(1412−1、2、3、4)の形成時のエッチング時に、開口部1410の感光性膜を除去して開口して開けておけば、簡単にエッチング除去できる。特に、エッチングのプロセス時に等方性エッチングプロセスを入れておけことによって凹部内に形成された導電体膜(1412)は簡単にエッチングされる。この後、凹部への開口をさらに増やしたり、あるいは開口を塞ぐプロセスを追加することもできる。(図39(d)) Next, a conductor film is laminated and patterned to form a conductor film / electrode / wiring 1412 (1412-1, 2, 3, 4) on the insulator substrate 1405. When the filling material filled in the contact hole 1408 is not a conductor material, this portion is opened. Therefore, a conductor film can also be laminated on the contact hole 1408 and connected to the conductor film wiring 1407. Note that the conductive film is stacked by a CVD method or a PVD method. The conductor films 1407, 1408, and 1412 are made of aluminum, copper, titanium, nickel, platinum, chrome, tungsten, molybdenum, or an alloy thereof. Although it is also laminated in the recess 1416 (1416-1, 2, 3), it is very thin, so during etching when forming the conductor film / electrode / wiring 1412 (1412-1, 3, 3, 4), If the photosensitive film in the opening 1410 is removed and opened, the etching can be easily removed. In particular, the conductor film (1412) formed in the recess is easily etched by putting an isotropic etching process in the etching process. After this, the opening to the recess can be further increased, or a process for closing the opening can be added. (FIG. 39 (d))

このように図39に示すセンサの構造およびプロセスによって、非常に簡単なプロセスでセンサを作製できる。しかも幅が狭い基板側壁1402(1402−2、3)はモールド基板1405で上面を固定された後に形成されているので、極めて安全なプロセスで形成される。この結果、基板側壁1402(1402−1、2、3,4)は、上面がモールド(絶縁体)基板1405で固定され、下面は絶縁性ポリマー1402で固定されている。
尚、モールド基板1405にあらかじめ開口部1410やコンタクト孔1408を形成したが、ポリマー1402を硬化させ、モールド支持基板1414を取り外してから、感光性膜を形成して感光性膜をパターニングして開口部1410やコンタクト孔1408を形成することもできる。この開口部1410を形成した後にモールドパターン1406を溶融させて除去することができる。この場合は、予め開口部1410やコンタクト孔1408を充填材料で充填する必要がなく、これらを溶融し除去する必要もない。
As described above, the sensor can be manufactured by a very simple process by the structure and process of the sensor shown in FIG. In addition, since the substrate side wall 1402 (1402-2, 3) having a narrow width is formed after the upper surface is fixed by the mold substrate 1405, it is formed by an extremely safe process. As a result, the upper surface of the substrate side wall 1402 (1402-1, 2, 3, 4) is fixed by the mold (insulator) substrate 1405, and the lower surface is fixed by the insulating polymer 1402.
The opening 1410 and the contact hole 1408 are formed in the mold substrate 1405 in advance. However, after the polymer 1402 is cured and the mold support substrate 1414 is removed, a photosensitive film is formed and the photosensitive film is patterned to form the opening. 1410 and contact holes 1408 can also be formed. After the opening 1410 is formed, the mold pattern 1406 can be melted and removed. In this case, it is not necessary to fill the opening 1410 and the contact hole 1408 with a filling material in advance, and it is not necessary to melt and remove them.

尚、モールドパターン1406の材料、充填材料1408、1410、接着剤材料1412を昇華性材料や沸点が融点に近い材料にすれば、これらの材料を気化させて除去することができるので、除去プロセスが容易となる。尚、導電体膜1407の融点はプロセス温度より高くし、プロセス中に溶融したり、変形したりしないようにすることは言うまでもない。さらに図39に示すセンサは、半導体基板に凹部を形成することによって、トランジスタやICと同じチップ内に搭載することもできる。しかもIC等を形成する面と反対の面にセンサを形成すれば、センサ搭載ICチップのサイズを小さくすることもできる。 In addition, if the material of the mold pattern 1406, the filling materials 1408 and 1410, and the adhesive material 1412 are sublimable materials or materials whose boiling points are close to the melting point, these materials can be vaporized and removed, so that the removal process can be performed. It becomes easy. Needless to say, the melting point of the conductor film 1407 is higher than the process temperature so as not to be melted or deformed during the process. Further, the sensor shown in FIG. 39 can be mounted in the same chip as the transistor or IC by forming a recess in the semiconductor substrate. In addition, if the sensor is formed on the surface opposite to the surface on which the IC or the like is formed, the size of the sensor-mounted IC chip can be reduced.

本発明のセンサはジャイロセンサ(角速度センサ)にも適用できる。角速度ωによって質量mの物体はmrωの力を受ける。たとえば、図10に示す構造のセンサに回転力(角速度ω)が加わると、各コンデンサの容量変化が異なるので、最も容量変化の大きいコンデンサから回転中心方向が分かる。回転中心が図10に示す円形の中心になければ容量変化の大きいコンデンサの位置は変化するので、時間t秒後の回転中心方向から回転中心を求めることができる。このセンサを複数配置しておけば、直ちに回転中心が分かるし、精度も高まる。また、力の大きさから角速度ωも分かる。さらに、移動速度vも分かる。電極の分割個数を増やせば、角速度ω、移動速度v、回転中心の精度も高めることができる。3次元的に複数配置(種々の方向にして配置)すれば、3次元的な角速度センサとして使用できる。 The sensor of the present invention can also be applied to a gyro sensor (angular velocity sensor). An object of mass m receives a force of mrω 2 due to the angular velocity ω. For example, when a rotational force (angular velocity ω) is applied to the sensor having the structure shown in FIG. 10, the change in capacitance of each capacitor is different, so that the rotation center direction can be determined from the capacitor having the largest capacitance change. If the rotation center is not located at the center of the circle shown in FIG. 10, the position of the capacitor having a large capacitance change changes. Therefore, the rotation center can be obtained from the rotation center direction after time t seconds. If a plurality of sensors are arranged, the center of rotation can be immediately recognized and the accuracy can be improved. Also, the angular velocity ω can be determined from the magnitude of the force. Furthermore, the moving speed v is also known. If the number of divided electrodes is increased, the accuracy of the angular velocity ω, the moving velocity v, and the rotation center can be increased. A plurality of three-dimensional arrangements (arranged in various directions) can be used as a three-dimensional angular velocity sensor.

本発明のセンサ構造は加速度センサやマイクロホンや角速度センサだけでなく、他の種々のセンサに使用できる。たとえば、本発明者は、特願2012−016017において圧力センサをはじめとした種々のセンサの発明を示してきたが、本発明も特願2012−016017に示した種々のセンサに適用できることは言うまでもない。一例として、図39に示すセンサ構造およびその製造方法を圧力センサの構造およびその製造方法に適用した例を図40に示す。 The sensor structure of the present invention can be used not only for acceleration sensors, microphones and angular velocity sensors, but also for various other sensors. For example, the present inventor has shown various sensor inventions including a pressure sensor in Japanese Patent Application No. 2012-016017, but it goes without saying that the present invention can also be applied to various sensors shown in Japanese Patent Application No. 2012-016017. . As an example, FIG. 40 shows an example in which the sensor structure and its manufacturing method shown in FIG. 39 are applied to the structure of the pressure sensor and its manufacturing method.

図40は、インプリント法を用いた本発明の圧力センサの構造およびその製造方法を示す図である。図39と類似または同じものは同じ符号を使用する。モールド基板1405はポリマー中へインプリント法を用いて凹部を形成するためのモールドパターン1406(1406−1、2、3、4)を有する。モールドパターン1406(1406−1、2、3、4)およびモールド基板1405上には導電体膜1407がパターニングされている。モールドパターン1406はインプリント法やフォトリソ法で形成する。モールドパターン1406はたとえば、軟化温度または融点T1406を有する高分子材料(ポリマー)であり、熱可塑性樹脂が望ましい。導電体膜はCVD法やPVD法やイオンプレーティング法などによって積層した多結晶シリコン膜、アモルファスシリコン膜、WSixやMoSixやTiSix等のシリサイド膜、各種金属膜、各種合金膜、導電性ナノチューブ、導電性グラフェン、導電性ポリマー等である。CVD法やPVD法やイオンプレーティング法などによる積層膜なので、モールドパターン1406の上面はもちろん、その側面や底部にも積層される。 FIG. 40 is a diagram showing a structure of a pressure sensor of the present invention using an imprint method and a manufacturing method thereof. Elements similar or identical to those in FIG. 39 use the same reference numerals. The mold substrate 1405 has a mold pattern 1406 (1406-1, 2, 3, 4) for forming a concave portion in the polymer using an imprint method. A conductor film 1407 is patterned on the mold pattern 1406 (1406-1, 2, 3, 4) and the mold substrate 1405. The mold pattern 1406 is formed by imprinting or photolithography. The mold pattern 1406 is, for example, a polymer material (polymer) having a softening temperature or a melting point T1406, and is preferably a thermoplastic resin. The conductor film is a polycrystalline silicon film, an amorphous silicon film, a silicide film such as WSix, MoSix, or TiSix laminated by CVD, PVD, or ion plating, various metal films, various alloy films, conductive nanotubes, conductive Graphene, conductive polymer, and the like. Since it is a laminated film by a CVD method, a PVD method, an ion plating method, etc., it is laminated not only on the upper surface of the mold pattern 1406 but also on the side surface and the bottom thereof.

図40(a)に示すように、容量空間となる凹部1416−2および1416−3を形成するモールドパターンの凸状パターン1406−2および1406−3上(側面および上面)に形成された導電体膜1407のうち、凸状パターン1406−2および1406−3の天井部(矢印Cで示す)の導電体膜を除去する。導電体膜の除去方法として、たとえば、ポジ型の感光性膜を塗布法やスプレー法でコーティングした後、凸状パターン1406−2および1406−3の天井部(矢印Cで示す)の感光性膜は薄いので、容易に露光でき、この部分の感光性膜を除去できる。モールドパターン1406の底部、すなわちモールド基板1405上のB部分で導電体膜をパターニングする必要があるが、この領域は他の領域(A領域)に比べて広く取れるので、感光性膜も比較的薄くなること、また精度の高いパターニングは不要なことなどから、このB部分でのパターニングも問題ない。(露光時間を十分長く取れるので、感光性膜が厚くても露光可能である。)また、感光性膜が厚くなるモールドパターンの凹部(A領域、この部分は幅の狭い基板側壁(ダイヤフラム)となる部分)は、感光性膜が厚くなるので、露光が不十分となるが、このA領域は感光性膜を除去する必要はないので、ポジ型感光性膜であれば全く問題ない。感光性膜がドライフィルムの場合には、モールドパターン1406の底部でも余り厚くならないので、感光性膜は問題なくパターニングできる。さらに電着レジスト法を用いれば、パターニングはさらに問題ない。 As shown in FIG. 40A, the conductor formed on the convex patterns 1406-2 and 1406-3 (side surface and upper surface) of the mold pattern forming the concave portions 1416-2 and 1416-3 serving as the capacity spaces. Of the film 1407, the conductor film on the ceiling (shown by arrow C) of the convex patterns 1406-2 and 1406-3 is removed. As a method for removing the conductor film, for example, a positive photosensitive film is coated by a coating method or a spray method, and then the photosensitive film on the ceiling portions (indicated by arrow C) of the convex patterns 1406-2 and 1406-3. Can be easily exposed, and the photosensitive film in this portion can be removed. It is necessary to pattern the conductor film at the bottom of the mold pattern 1406, that is, the portion B on the mold substrate 1405. Since this region can be made wider than the other region (A region), the photosensitive film is also relatively thin. In addition, since patterning with high accuracy is unnecessary, patterning at the B portion is not a problem. (Because the exposure time can be taken sufficiently long, exposure is possible even if the photosensitive film is thick.) Also, the concave part of the mold pattern (A region, this part is a narrow substrate side wall (diaphragm) and the photosensitive film is thick. Since the photosensitive film becomes thicker, the exposure becomes insufficient. However, since it is not necessary to remove the photosensitive film in the area A, there is no problem if it is a positive photosensitive film. When the photosensitive film is a dry film, the bottom of the mold pattern 1406 does not become so thick that the photosensitive film can be patterned without any problem. Furthermore, if an electrodeposition resist method is used, there is no problem in patterning.

モールド基板1405において、モールドパターン1406が形成される領域の一部または全部を開口して開口部1410を形成して、その部分に充填材料で充填しても良い。また、導電体膜1407とコンタクトするためのコンタクト孔1408(1408−1、2、3、4、5)を形成し、その部分を充填しても良い。このコンタクト孔1408の充填材料に導電体膜を使用すればそのままコンタクト孔1408での導電体膜1407との接続材料として使用できる。コンタクト孔1408をポリマー等で充填して後で除去しても良い。開口部1410やコンタクト孔1408は、モールド基板1405にレーザー照射して形成することもできるし、感光性膜を形成パターニングしてドライエッチングやウエットエッチングで開けることができる。1408や1410の充填材料をモールドパターン1406と同じ材料(たとえば、熱可塑性ポリマー)にすれば、モールドパターン1406を形成時に同時に作製でき、プロセスを簡略にできる。 In the mold substrate 1405, a part or the whole of the region where the mold pattern 1406 is formed may be opened to form the opening 1410, and the part may be filled with a filling material. Further, contact holes 1408 (1408-1, 2, 3, 4, 5) for making contact with the conductor film 1407 may be formed and filled therewith. If a conductor film is used as the filling material of the contact hole 1408, it can be used as a connection material with the conductor film 1407 in the contact hole 1408 as it is. The contact hole 1408 may be filled with a polymer or the like and removed later. The opening 1410 and the contact hole 1408 can be formed by irradiating the mold substrate 1405 with a laser, or can be formed by dry etching or wet etching after forming and patterning a photosensitive film. If the filling material 1408 or 1410 is made of the same material as the mold pattern 1406 (for example, a thermoplastic polymer), the mold pattern 1406 can be formed simultaneously with the formation, and the process can be simplified.

モールドパターン1406付きモールド基板1405だけでプレスできないときは、モールド支持基板1414に接着剤1412等でモールドパターン1406付きモールド基板1405を付着させて、モールド支持基板1414をプレス装置にセットして、基板上に形成したポリマー1402へ押し込んでも良い。前述したように磁性体であるフェライト基板をモールド基板1405として使用すれば、電磁石を用いることによって接着剤1412を使用せずにモールド基板1405を直接モールド支持基板1414に付着できる。 When pressing is not possible only with the mold substrate 1405 with the mold pattern 1406, the mold substrate 1405 with the mold pattern 1406 is attached to the mold support substrate 1414 with an adhesive 1412 or the like, and the mold support substrate 1414 is set in a press device. It may be pushed into the polymer 1402 formed in the above. As described above, when a ferrite substrate which is a magnetic material is used as the mold substrate 1405, the mold substrate 1405 can be directly attached to the mold support substrate 1414 by using an electromagnet without using the adhesive 1412.

次にモールド基板1405等を絶縁性ポリマー1402中にインプリントし、絶縁性ポリマー1402を硬化させる。(図40(b))絶縁性ポリマー1402は液状ポリマーを滴下、スプレー、スピンコート、ディップなどにより基板1401上に付着させ、この後必要な場合にはプリベークして軟化状態またはゲル状態にした後、モールドパターン1406付きモールド基板1405を絶縁性ポリマー1402中に押し込む(インプリントする)。あるいは、絶縁性ポリマーフィルムを基板1401上に付着させ、ベークして軟化または溶融させてモールドパターン1406付きモールド基板1405を絶縁性ポリマー中に押し込む(インプリントする)。絶縁性ポリマー1402は熱硬化性樹脂や光硬化性樹脂が望ましい。この絶縁性ポリマー1402の硬化温度をT1402としたとき、T1402はモールドパターン1406を構成するポリマー等の軟化温度T1406より低くなる材料を選定する。モールドパターン1406付きモールド基板1405を絶縁性ポリマー1402中に押し込んで、(モールド基板1405は絶縁性ポリマー1402と接触し、さらに押し込む(圧接する)。T1402とT1406の間の温度で絶縁性ポリマー1402を硬化させる。
絶縁性ポリマーは、たとえば、フッ素樹脂フィルム、ポリエチレンフィルム、PMMA(ポリメチルメタクリレート)、ポリカーボネート、ポリスチレン、アクリル樹脂、ABS樹脂、塩化ビニル、液晶ポリマー、ポリビニルアルコール(PVA)、ポリプロピレン(PP)、ポリエチレン(PE)、N−メチルー2−ピロリドン(NMP)、アクリル樹脂(PMMA)、ポリジメチルシロクサン(PDMS)、ポリイミド樹脂、ポリ乳酸、各種ゴム(天然ゴムや合成ゴム)、あるいはポリフッ化ビニリデン(PVDF)、フッ化ビニリデン−トリフルオロエチレン(VDF/TrFE)共重合体、フッ化ビニリデンテトラフルオロエチレン(VDF−TeFE)等の強誘電性高分子、シアン化ビニリデン−酢酸ビニル共重合体、ナイロン−11等の極性高分子等の圧電性高分子など種々の高分子材料である。
絶縁性ポリマーは、あるいは、有機または無機のシリケートガラスでも良く、この場合液状またはゲル状のシリケートガラス中へインプリントし、その後シリケートガラスを硬化(固化)させる。尚、ポリマーの場合硬化させる方法として紫外線等の電磁波を用いる方法でも良い。
Next, the mold substrate 1405 and the like are imprinted in the insulating polymer 1402 to cure the insulating polymer 1402. (FIG. 40 (b)) The insulating polymer 1402 is a liquid polymer deposited on the substrate 1401 by dropping, spraying, spin coating, dipping, etc., and then pre-baked to make it soft or gel if necessary. Then, the mold substrate 1405 with the mold pattern 1406 is pressed (imprinted) into the insulating polymer 1402. Alternatively, an insulating polymer film is attached onto the substrate 1401 and baked to be softened or melted to push the mold substrate 1405 with the mold pattern 1406 into the insulating polymer (imprint). The insulating polymer 1402 is preferably a thermosetting resin or a photocurable resin. When the curing temperature of the insulating polymer 1402 is T1402, a material that lowers the softening temperature T1406 of the polymer or the like constituting the mold pattern 1406 is selected as T1402. The mold substrate 1405 with the mold pattern 1406 is pressed into the insulating polymer 1402 (the mold substrate 1405 is in contact with the insulating polymer 1402 and further pressed (pressed). The insulating polymer 1402 is pressed at a temperature between T1402 and T1406. Harden.
Insulating polymers include, for example, fluororesin film, polyethylene film, PMMA (polymethyl methacrylate), polycarbonate, polystyrene, acrylic resin, ABS resin, vinyl chloride, liquid crystal polymer, polyvinyl alcohol (PVA), polypropylene (PP), polyethylene ( PE), N-methyl-2-pyrrolidone (NMP), acrylic resin (PMMA), polydimethylsiloxane (PDMS), polyimide resin, polylactic acid, various rubbers (natural rubber and synthetic rubber), or polyvinylidene fluoride (PVDF) , Ferroelectric polymers such as vinylidene fluoride-trifluoroethylene (VDF / TrFE) copolymer, vinylidene fluoride tetrafluoroethylene (VDF-TeFE), vinylidene cyanide-vinyl acetate copolymer, nylon-11 A variety of polymeric materials such as piezoelectric polymer such as a polar polymer.
Alternatively, the insulating polymer may be an organic or inorganic silicate glass, in which case it is imprinted into a liquid or gel silicate glass, and then the silicate glass is cured (solidified). In the case of a polymer, a method of using electromagnetic waves such as ultraviolet rays may be used as a method of curing.

絶縁性ポリマー1402が硬化した後、モールド支持基板1414を取り外す。磁性体1405の場合は、接着層1412がなく、電磁石機能をなくせば容易に分離できる。接着層1412を用いている場合は、接着層1412を熱可塑性樹脂としその軟化(溶融)温度T1412より高い温度にすれば容易にモールド支持基板1414をモールド基板1405から取り外すことができる。次にプロセス温度をT1406以上の温度に保持し、モールドパターン1406を溶融(軟化)させる。このとき開口部1410の充填材料も軟化溶融させる。溶融・軟化したポリマー1406は開口部1410から外部へ取りだす。外側を減圧状態にして吸い出せば容易にポリマー1406を取りだすことができる。導電体膜1407の融点T1407としてプロセス温度よりも高い材料を使用すれば、導電体膜1407は融けることはない。 After the insulating polymer 1402 is cured, the mold support substrate 1414 is removed. In the case of the magnetic body 1405, the adhesive layer 1412 is not provided and can be easily separated if the electromagnet function is lost. In the case where the adhesive layer 1412 is used, the mold support substrate 1414 can be easily detached from the mold substrate 1405 if the adhesive layer 1412 is made of a thermoplastic resin and has a temperature higher than its softening (melting) temperature T1412. Next, the process temperature is maintained at a temperature equal to or higher than T1406, and the mold pattern 1406 is melted (softened). At this time, the filling material of the opening 1410 is also softened and melted. The melted / softened polymer 1406 is taken out from the opening 1410. If the outside is decompressed and sucked out, the polymer 1406 can be easily taken out. If a material higher than the process temperature is used as the melting point T1407 of the conductor film 1407, the conductor film 1407 will not melt.

この結果、図40(c)に示すように、絶縁性ポリマー基板1402内に凹部1416(1416−1、2、3、4)を形成でき、これらの凹部1416によって基板側壁1402(1402−1、2、3、、4,5)が形成され、これらの基板側壁1402(1402−1、2、3、、4,5)の上面や側面(凹部1416の内側面でもある)、凹部1416の底部に導電体膜・配線1407(1407−1、2、3)が形成される。モールドパターン1406の外側面および上(底)面、モールド基板上に付着していた導電体膜・配線1407(1407−1、2、3)は、絶縁性ポリマー1402が硬化するときに、絶縁性ポリマー1402の表面(基板側壁1402−1、2、3、4、5の内側面や絶縁性ポリマー1402の上面や底面に付着し、モールドパターン1406が軟化・溶融されて外側へ取りだされた後にも残る。 As a result, as shown in FIG. 40C, recesses 1416 (1416-1, 2, 3, 4) can be formed in the insulating polymer substrate 1402, and the substrate sidewalls 1402 (1402-1, 1402-1, 1402,. 2, 3, 4, 5), and the upper and side surfaces of these substrate side walls 1402 (1402-1, 2, 3, 4, 5) (also the inner surface of the recess 1416) and the bottom of the recess 1416 The conductor film / wiring 1407 (1407-1, 2, 3) is formed. The conductor film / wiring 1407 (1407-1, 2, 3) adhering to the outer surface and upper (bottom) surface of the mold pattern 1406 and the mold substrate is insulative when the insulating polymer 1402 is cured. The surface of the polymer 1402 (after adhering to the inner surfaces of the substrate side walls 1402-1, 2, 3, 4, 5 and the top and bottom surfaces of the insulating polymer 1402 is softened and melted and taken out to the outside) Also remains.

この後、導電体膜1412をモールド基板上に積層し、所望の導電膜・電極・配線1412(1412−1、2、3、4、5)としてパターニングする。既に絶縁体基板1405にコンタクト孔1408が形成され、そのコンタクト孔1408を導電体膜で充填している場合には、この上に導電体膜1412を積層すれば良い。コンタクト孔1408内をポリマー等で充填していた場合にはポリマー等を軟化溶融して取り出せば良い。その後で導電体膜をコンタクト孔1408内に積層して、導電体膜・電極・配線1407と接続する。モールド基板1405にあらかじめ開口部1410やコンタクト孔1408を形成していない場合は、感光性膜を絶縁基板1405上に形成しパターニングして。その後、絶縁体基板1405をエッチング(ウエットまたはドライ)して開口部1410やコンタクト孔1408を形成する。 Thereafter, a conductor film 1412 is laminated on the mold substrate and patterned as a desired conductive film / electrode / wiring 1412 (1412-1, 2, 3, 4, 5). When the contact hole 1408 is already formed in the insulator substrate 1405 and the contact hole 1408 is filled with the conductor film, the conductor film 1412 may be laminated thereon. When the contact hole 1408 is filled with a polymer or the like, the polymer or the like may be softened and melted and taken out. Thereafter, a conductor film is stacked in the contact hole 1408 and connected to the conductor film / electrode / wiring 1407. When the opening 1410 and the contact hole 1408 are not formed in the mold substrate 1405 in advance, a photosensitive film is formed on the insulating substrate 1405 and patterned. After that, the insulating substrate 1405 is etched (wet or dry) to form an opening 1410 and a contact hole 1408.

以上のようにして静電容量型の圧力センサを作製することができる。絶縁性ポリマーの基板側壁1402(1402−2、3、4)はその両側を凹部1416(1416−1、2、3、4)によって挟まれたダイヤフラムとなり、これらの隣接する凹部1416の圧力差によってダイヤフラムである絶縁性ポリマーの基板側壁1402が変形する。すなわち、基板側壁1402の上面を絶縁体(モールド)基板1405で、基板側壁1402の下面を絶縁性ポリマー1402の底部(1402B)によって規制されているが、その他の部分は規制されていないので、ダイヤフラムである絶縁性ポリマーの基板側壁1402が変形する。たとえば、基板側壁1402−2は、凹部1416−1の圧力P2(開口部1410を通じて圧力P2をかけることができる)と、凹部1416−2の圧力P1(開口部1410を通じて圧力P1をかけることができる)との圧力差によって変形する。基板側壁1402−3はその両側の凹部1416(1416−2と1416−3)の圧力はP1と同じなので変形しないが、凹部1416−2の電極間距離(凹部1416−2の幅W1)が変化するので、対向する電極1407−1および1407−2で測定されるコンデンサ容量が変化するので、圧力差P2−P1を演算できる。 As described above, a capacitance-type pressure sensor can be manufactured. Insulating polymer substrate side wall 1402 (1402-2, 3, 4) becomes a diaphragm sandwiched by recesses 1416 (1416-1, 2, 3, 4) on both sides, and due to the pressure difference between these adjacent recesses 1416 The substrate side wall 1402 of the insulating polymer that is a diaphragm is deformed. That is, the upper surface of the substrate side wall 1402 is regulated by the insulator (mold) substrate 1405 and the lower surface of the substrate side wall 1402 is regulated by the bottom portion (1402B) of the insulating polymer 1402, but the other portions are not regulated. The insulating polymer substrate side wall 1402 is deformed. For example, the substrate side wall 1402-2 can apply the pressure P2 of the recess 1416-1 (the pressure P2 can be applied through the opening 1410) and the pressure P1 of the recess 1416-2 (the pressure P1 through the opening 1410). Deformation due to pressure difference with The substrate side wall 1402-3 is not deformed because the pressure in the concave portions 1416 (1416-2 and 1416-3) on both sides is the same as P1, but the distance between the electrodes of the concave portion 1416-2 (the width W1 of the concave portion 1416-2) changes. Therefore, since the capacitor capacity measured by the opposing electrodes 1407-1 and 1407-2 changes, the pressure difference P2-P1 can be calculated.

同様に、基板側壁1402−4は、凹部1416−4の圧力P2(開口部1410を通じて圧力P2をかけることができる)と、凹部1416−3の圧力P1(開口部1410を通じて圧力P1をかけることができる)との圧力差によって変形する。基板側壁1402−4はその両側の凹部1416(1416−2と1416−3)の圧力はP1と同じなので変形しないが、凹部1416−3の電極間距離(凹部1416−3の幅W2)が変化するので、対向する電極1407−3および1407−4で測定されるコンデンサ容量が変化するので、圧力差P2−P1を演算できる。 Similarly, the substrate side wall 1402-4 can apply the pressure P2 of the recess 1416-4 (the pressure P2 can be applied through the opening 1410) and the pressure P1 of the recess 1416-3 (the pressure P1 through the opening 1410). Deformation) due to the pressure difference. The substrate side wall 1402-4 is not deformed because the pressure in the concave portions 1416 (1416-2 and 1416-3) on both sides is the same as P1, but the distance between the electrodes of the concave portion 1416-3 (the width W2 of the concave portion 1416-3) changes. Therefore, since the capacitor capacity measured by the opposing electrodes 1407-3 and 1407-4 changes, the pressure difference P2-P1 can be calculated.

あるいは、凹部1416−1および1416−3を圧力P2とすれば、基板側壁1402−2と1402−3は互いに逆方向に変更する。たとえば、P1>P2のときは、基板側壁1402−2と1402−3は凹部1416−2を膨らます方向へ変形し、P1<P2のときは、基板側壁1402−2と1402−3は凹部1416−2を窪ませる方向へ変形する。従って、対向する電極1407−1および1407−2で測定されるコンデンサ容量が上記よりも大きく変化するので、圧力差P2−P1を演算でき、しかも感度が高まる。 Or if the recessed parts 1416-1 and 1416-3 are made into the pressure P2, the board | substrate side wall 1402-2 and 1402-3 will change to a mutually reverse direction. For example, when P1> P2, the substrate side walls 1402-2 and 1402-3 are deformed in the direction in which the concave portion 1416-2 is expanded, and when P1 <P2, the substrate side walls 1402-2 and 1402-3 are the concave portion 1416-. It is deformed in the direction in which 2 is depressed. Therefore, since the capacitor capacity measured by the opposing electrodes 1407-1 and 1407-2 changes more greatly than the above, the pressure difference P2-P1 can be calculated and the sensitivity is increased.

このように本発明の構造を用いれば、圧力センサにも適用できる。基板側壁に抵抗を形成すればピエゾ抵抗を用いた圧力センサも作製できる。また、図40(d)で示すP1またはP2が印加されるどちらかの開口部1410を閉じれば(開口部にたとえばガラス基板を付着させる。)P1かP2の圧力を凹部内に閉じ込めることができるので、絶対圧センサも作製できる。尚、図40に示した圧力センサは、半導体基板に凹部を形成し、その凹部に図40で説明した絶縁性ポリマーを形成すれば、その凹部内に作製することができる。これまでに明細書の中で説明した内容(構造、プロセス等)は、圧力センサにも適用できることは言うまでもない。 Thus, if the structure of this invention is used, it can be applied also to a pressure sensor. If a resistor is formed on the side wall of the substrate, a pressure sensor using a piezoresistor can be manufactured. Further, if one of the openings 1410 to which P1 or P2 shown in FIG. 40D is applied is closed (for example, a glass substrate is attached to the opening), the pressure of P1 or P2 can be confined in the recess. Therefore, an absolute pressure sensor can also be produced. Note that the pressure sensor shown in FIG. 40 can be fabricated in a recess if a recess is formed in the semiconductor substrate and the insulating polymer described in FIG. 40 is formed in the recess. Needless to say, the contents (structure, process, etc.) described so far in the specification can also be applied to the pressure sensor.

インプリントモールド法によって、ポリマー中に凹部または貫通孔(貫通溝)を形成する場合において、ポリマーに圧電性ポリマーを用いることによって、コンデンサの容量変化を検出できるだけでなく、ダイヤフラムとしての基板側壁の変形による電荷の分極による電圧変化を測定することができる。従って、これらの両方から音波や力量(加速度、角加速度、圧力)の大きさおよび向きを検出することができる。たとえば、図16において、ポリマー615は圧電性ポリマーであると考えれば良い。このとき、基板側壁615−1において、電極は片側625−2だけを形成しているが、凹部621−1側の基板側壁615−1の側面にも形成する(この電極を625−6とする)。625−2および625−6は圧電体膜である基板側壁625−2の側面に形成された電極であり、互いにつながってはいない。基板側壁625−2の変形によって圧電体膜625−2の側面に生じた電荷によって、導電体膜電極625−2および625−6の間で電位差が生じるので、その電位を検出することにより、音波や力量(加速度、角加速度、圧力)の大きさおよび向きを検出することができる。尚、基板側壁615−2においても、凹部621−1側の基板側壁615−2の側面にも形成する。このように、凹部621−2や621−3を容量空間としたコンデンサの容量変化だけでなく、圧電体膜基板側壁615−1や615−2の両側面に生じた電位差変化からも、音波や力量(加速度、角加速度、圧力)の大きさおよび向きを検出することができるので、感度や精度を高めることができる。
圧電性ポリマーは、たとえばポリフッ化ビニリデン(PVDF)、ポリアミノ酸、キラル高分子系圧電性ポリマー、強誘電性液晶など種々の圧電性ポリマーである。図36〜図40に示した図や説明、その他の明細書で示したポリマーを圧電性ポリマーとすることによって、上記のような圧電性による効果を利用して、音波や力量(加速度、角加速度、圧力)の大きさおよび向きを検出することができるので、感度や精度を高めることができる。圧電性ポリマーを用いれば、本発明のデバイスをスピーカーとして使用することもできる。
When forming recesses or through-holes (through-grooves) in a polymer by imprint molding, not only can the capacitance change of the capacitor be detected by using a piezoelectric polymer for the polymer, but also the deformation of the substrate sidewall as a diaphragm. It is possible to measure the voltage change due to the polarization of the electric charge. Therefore, it is possible to detect the magnitude and direction of sound waves and force (acceleration, angular acceleration, pressure) from both of them. For example, in FIG. 16, it may be considered that the polymer 615 is a piezoelectric polymer. At this time, in the substrate side wall 615-1, the electrode forms only one side 625-2, but is also formed on the side surface of the substrate side wall 615-1 on the recess 621-1 side (this electrode is referred to as 625-6). ). 625-2 and 625-6 are electrodes formed on the side surface of the substrate side wall 625-2 which is a piezoelectric film, and are not connected to each other. A potential difference is generated between the conductor film electrodes 625-2 and 625-6 due to the electric charge generated on the side surface of the piezoelectric film 625-2 due to the deformation of the substrate side wall 625-2. And the magnitude and direction of force (acceleration, angular acceleration, pressure) can be detected. The substrate side wall 615-2 is also formed on the side surface of the substrate side wall 615-2 on the recess 621-1 side. As described above, not only the capacitance change of the capacitor having the concave portions 621-2 and 621-3 as the capacity space, but also the potential difference between the piezoelectric film substrate side wall 615-1 and 615-2, the change in the sound wave and Since the magnitude and direction of force (acceleration, angular acceleration, pressure) can be detected, sensitivity and accuracy can be increased.
Examples of the piezoelectric polymer include various piezoelectric polymers such as polyvinylidene fluoride (PVDF), polyamino acid, chiral polymer-based piezoelectric polymer, and ferroelectric liquid crystal. By using the piezoelectric polymer as the polymer shown in the drawings, explanations, and other specifications shown in FIGS. 36 to 40, the effects of piezoelectricity as described above can be used to generate sound waves and force (acceleration, angular acceleration). ), Pressure) can be detected and the sensitivity and accuracy can be increased. If a piezoelectric polymer is used, the device of the present invention can be used as a speaker.

以上説明したように、本発明の貫通孔または凹部を基板内に形成し、これらの間に挟まれた基板側壁の変形を用いた力量センサ(加速度センサ、角速度センサ、圧力センサ等)またはマイクロホンまたはスピーカは、従来の基板面に平行に作製されたものに比較すればサイズを非常に小さくできる。だとえば、300μm×300μmのダイヤフラムが必要であれば、従来は、少なくとも0.5mm×0.5mmのチップサイズが必要であったが、ダイヤフラムを基板の厚み方向に作製する本発明の場合は、基板を平面的にみれば300μm×10μmのダイヤフラムを2つ並べ、中央の貫通孔の大きさ30μm、容量空間の貫通孔幅は20μm×2個となり、約0.4mm×0.1mmの大きさとなる。従って、基板平面の占有面積は、約1/6になる。同じ基板で作製すれば、6倍の取れ個数になるから、製造コストが約1/6になる。しかもチップサイズが小さくなるので、実装コストも下がる。面積も小さくなっているため、IC内に組み込んでもICのチップサイズは余り大きくならないから、損失コストも小さくなる。しかも、基板611としてシリコン基板等の半導体基板を用いると、同じ基板内またはチップ内に圧力センサーとそれをコントロールあるいは演算処理する機能やその他の種々の機能を持つICとを一緒に搭載することができる。さらに、従来法に比較すれば、実装面積を小さくできるので実装サイズを小型にでき、接続配線を少なくできるので、プロセスも極めて簡単になり、製造コストも大幅に低減でき、信頼性向上および歩留まり向上を実現できる。 As described above, the force sensor (acceleration sensor, angular velocity sensor, pressure sensor, etc.) or microphone using the deformation of the side wall of the substrate formed between the substrate and the through-hole or recess of the present invention is used. The size of the speaker can be made very small as compared with a speaker produced in parallel with the conventional substrate surface. For example, if a 300 μm × 300 μm diaphragm is required, conventionally, a chip size of at least 0.5 mm × 0.5 mm was required. In the case of the present invention in which the diaphragm is manufactured in the thickness direction of the substrate, When the substrate is viewed in plan, two 300 μm × 10 μm diaphragms are arranged, the size of the central through hole is 30 μm, and the through hole width of the capacity space is 20 μm × 2, which is about 0.4 mm × 0.1 mm It becomes. Accordingly, the area occupied by the substrate plane is about 1/6. If the same substrate is used, the number is 6 times, so the manufacturing cost is about 1/6. In addition, since the chip size is reduced, the mounting cost is also reduced. Since the area is also small, the chip size of the IC does not become too large even if it is incorporated in the IC, so the loss cost is also reduced. In addition, when a semiconductor substrate such as a silicon substrate is used as the substrate 611, it is possible to mount a pressure sensor and an IC having various functions on the same substrate or chip together with a function for controlling or calculating the pressure sensor. it can. Furthermore, compared to the conventional method, the mounting area can be reduced, the mounting size can be reduced, and the number of connection wirings can be reduced. This simplifies the process, greatly reduces manufacturing costs, improves reliability, and improves yield. Can be realized.

本発明は、電気二重層キャパシタにも使用できる。図41は、電気二重層キャパシタの構造を示す図である。基板2011に貫通孔または凹部2014(2014−1、2、3、4、5)を形成し、これらの間に基板側壁2011(2011−1、2、3、4、5、6)が形成される。基板2011が導電体基板の場合には、基板2011の第1面(表面)から第2面(裏面)に貫通する貫通孔として、隣接する基板側壁は導通しないようにする。基板2011が絶縁体基板の場合には、基板側壁2011(2011−1、2、3、4、5、6)の側面に導電体膜を形成し、貫通孔または凹部2014(2014−1、2、3、4、5)内で対向する側面の導電体膜は導通しないようにパターニングする。貫通孔の場合は、基板2011の両面(第1面および第2面)に薄板(絶縁基板)2012および2013を付着する。凹部の場合には、凹部が開口する面側に薄板(絶縁基板)(たとえば、2013)を付着する。貫通孔または凹部2014(2014−1、2、3、4、5)に電解液や電解質ゲルを入れるか、または固体電解質で封入する。電解液や電解質ゲルを入れる場合は、たとえば、電解液や電解質ゲルに浸漬しながら基板2011の両面(第1面および第2面)は薄板(絶縁基板)を付着する。あるいは、基板2011の両面(第1面および第2面)に薄板(絶縁基板)を付着した後、各貫通孔または凹部2014(2014−1、2、3、4、5)を覆う薄板(絶縁基板)に開口孔をあけて、その開口孔から電解液や電解質ゲルを入れ、各貫通孔または凹部2014(2014−1、2、3、4、5)が電解液で満たされた後に開口孔を塞げば、電解液や電解質ゲルが漏洩することはない。
固体電解質は、たとえば高分子(ポリマー)固体電解質である。貫通孔または凹部2014(2014−1、2、3、4、5)を形成した後、軟化したポリマーまたは溶融したポリマーを塗布やディップやディスペンスやスクリーン印刷などして貫通孔または凹部2014(2014−1、2、3、4、5)内にポリマーを充填し、熱処理してポリマーを固化する。その後基板2011の両面または片面に薄板(絶縁基板)を付着する。この結果、隣接する基板側壁は互いにコンデンサ(キャパシタ)を構成しており、電気二重層キャパシタとなる。1つおきの基板側壁を電気接続することによって、キャパシタ容量を増大することができる。たとえば、図41において、基板側壁2011−2と2011−4を接続し電極Aにまとめ、対向電極側は2011−3と2011−5を接続し電極Bにまとめる。図41に示すような電気二重層キャパシタは超小型のキャパシタを実現できる。
The present invention can also be used for an electric double layer capacitor. FIG. 41 is a diagram showing the structure of the electric double layer capacitor. Through holes or recesses 2014 (2014-1, 2, 3, 4, 5) are formed in the substrate 2011, and substrate side walls 2011 (2011-1, 2, 3, 4, 5, 6) are formed therebetween. The When the substrate 2011 is a conductor substrate, adjacent substrate sidewalls are prevented from conducting as through holes penetrating from the first surface (front surface) to the second surface (back surface) of the substrate 2011. When the substrate 2011 is an insulator substrate, a conductor film is formed on the side surface of the substrate side wall 2011 (2011-1, 2, 3, 4, 5, 6), and a through hole or a recess 2014 (2014-1, 2). The conductive films on the side surfaces facing each other in 3, 4, 5) are patterned so as not to conduct. In the case of the through hole, thin plates (insulating substrates) 2012 and 2013 are attached to both surfaces (first surface and second surface) of the substrate 2011. In the case of a recess, a thin plate (insulating substrate) (for example, 2013) is attached to the surface side where the recess opens. An electrolytic solution or an electrolyte gel is put into the through-hole or the recess 2014 (2014-1, 2, 3, 4, 5) or sealed with a solid electrolyte. In the case of putting an electrolytic solution or an electrolyte gel, for example, a thin plate (insulating substrate) adheres to both surfaces (first surface and second surface) of the substrate 2011 while being immersed in the electrolytic solution or the electrolyte gel. Alternatively, after attaching a thin plate (insulating substrate) to both surfaces (first surface and second surface) of the substrate 2011, a thin plate (insulating) covering each through hole or recess 2014 (2014-1, 2, 3, 4, 5). A hole is made in the substrate), an electrolytic solution or an electrolyte gel is put through the opening hole, and each through hole or recess 2014 (2014-1, 2, 3, 4, 5) is filled with the electrolytic solution. If the plug is closed, the electrolyte and electrolyte gel will not leak.
The solid electrolyte is, for example, a polymer (polymer) solid electrolyte. After forming the through-hole or recess 2014 (2014-1, 2, 3, 4, 5), the softened polymer or melted polymer is applied, dipped, dispensed, screen-printed, etc., and the through-hole or recess 2014 (2014- 1, 2, 3, 4, 5) are filled with a polymer and heat-treated to solidify the polymer. Thereafter, a thin plate (insulating substrate) is attached to both sides or one side of the substrate 2011. As a result, adjacent side walls of the substrate constitute a capacitor (capacitor) and become an electric double layer capacitor. Capacitance can be increased by electrically connecting every other substrate sidewall. For example, in FIG. 41, the substrate side walls 2011-2 and 2011-4 are connected to be combined with the electrode A, and the counter electrode side is connected to 2011-3 and 2011-5 to be combined with the electrode B. The electric double layer capacitor as shown in FIG. 41 can realize an ultra-small capacitor.

図42は、別の電気二重層キャパシタの構造を示す図である。図42において、シリコン基板等の半導体基板2021内に凹部2022を形成し、その凹部2022にポリマー2021を充填する。このポリマー2021内に凹部2024(2024−1、2、3)を形成し、さらに凹部2024(2024−1、2、3)の内側面に導電体膜電極2025を作成する。たとえば、凹部2024−1において、対向する内側面に導電体膜・電極2025−1−1および2025−1−2が形成される。この凹部内に電解液や電解質ゲルあるいは固体電解質2027を形成し、半導体基板2021の第1面(表面)に薄板(絶縁基板)2028を付着させて凹部2022を塞ぐ。この結果、凹部2022−1において、対向する内側面電極2025−1−1および2025−1−2と電解質2027で電気二重層キャパシタが構成される。多数の凹部2024が形成されるので、対向する電極同士を接続して電極AとBとにまとめることによって、キャパシタ容量を増大することができる。尚、ポリマー内に凹部を形成する場合は、インプリント法を用いて凹部を形成することもできる。図42に示す電気二重層キャパシタは半導体基板内に形成することができるので、電気二重層キャパシタからの放電電圧を用いて、半導体基板内に作成したICやトランジスタを動かすことができ、超小型の自立デバイス(1チップだけで動作するデバイス)を作製できる。 FIG. 42 is a diagram showing the structure of another electric double layer capacitor. In FIG. 42, a recess 2022 is formed in a semiconductor substrate 2021 such as a silicon substrate, and the recess 2022 is filled with a polymer 2021. A recess 2024 (2024-1, 2, 3) is formed in the polymer 2021, and a conductor film electrode 2025 is formed on the inner surface of the recess 2024 (2024-1, 2, 3). For example, conductor film / electrodes 2025-1-1 and 2025-1-2 are formed on the inner surfaces facing each other in the recess 2024-1. An electrolytic solution, an electrolyte gel, or a solid electrolyte 2027 is formed in the recess, and a thin plate (insulating substrate) 2028 is attached to the first surface (front surface) of the semiconductor substrate 2021 to close the recess 2022. As a result, an electric double layer capacitor is configured by the facing inner surface electrodes 2025-1-1 and 2025-1-2 and the electrolyte 2027 in the recess 2022-1. Since a large number of recesses 2024 are formed, the capacitance of the capacitor can be increased by connecting the opposing electrodes together into the electrodes A and B. In addition, when forming a recessed part in a polymer, a recessed part can also be formed using the imprint method. Since the electric double layer capacitor shown in FIG. 42 can be formed in a semiconductor substrate, an IC or a transistor formed in the semiconductor substrate can be moved using a discharge voltage from the electric double layer capacitor, and an ultra-small size can be obtained. Self-standing devices (devices that operate with only one chip) can be manufactured.

図43は、さらに別の電気二重層キャパシタの構造を示す図である。図43において、シリコン基板等の半導体基板2031内に凹部2032を形成し、凹部2032内に電解質2033を充填する。その凹部2032内に、別基板(絶縁体基板)2035に電極パターン2036(2036−1、2、3、4、5、6)を形成しておき、その別基板(絶縁体基板)2035を挿入する。半導体基板2031内には多数の凹部2032が形成されているので、それぞれの凹部に合わせてアライメントしながら、多数の電極パターン2036を形成した別基板(絶縁体基板)2035を挿入する。別基板(絶縁体基板)2035はそのまま半導体基板2031に付着させる。従って、電極パターン2036(2036−1、2、3、4、5、6)の長さは、凹部深さより短くする必要がある。電極パターン2036(2036−1、2、3、4、5、6)の先端側が自由端となり、凹部2032へ挿入時に変形する可能性がある場合は、電極パターン2036(2036−1、2、3、4、5、6)の先端側にも絶縁体基板2037を付着させても良い。その場合、電解質2033が電極パターン2036(2036−1、2、3、4、5、6)の間に入り込みにくい場合は、絶縁体基板2037に適度に開口部を設ければ良い。電解質2033が電解液や電解質ゲルでそのまま使用するときはこのまままで良いが、電解質として固体電解質を用いる場合は、電解質として高分子(ポリマー)材料を使用し、電解質2033を充填する場合には、液状にしたり溶融状態にして、別基板(絶縁体基板)2035を挿入し、その後熱処理して電解質2033を固化する。この結果、隣接する電極2036はそれらの間に電解質が入り込んだ電気二重層キャパシタを形成する。図43に示す電気二重層キャパシタは半導体基板内に形成することができるので、電気二重層キャパシタからの放電電圧を用いて、半導体基板内に作成したICやトランジスタを動かすことができ、超小型の自立デバイス(1チップだけで動作するデバイス)を作製できる。図43に示す二重層キャパシタは、基板2031として絶縁基板を使用すれば、単体の電気二重層キャパシタとして使用することもできる。 FIG. 43 is a diagram showing the structure of still another electric double layer capacitor. In FIG. 43, a recess 2032 is formed in a semiconductor substrate 2031 such as a silicon substrate, and an electrolyte 2033 is filled in the recess 2032. In the recess 2032, an electrode pattern 2036 (2036-1, 2, 3, 4, 5, 6) is formed on another substrate (insulator substrate) 2035, and the other substrate (insulator substrate) 2035 is inserted. To do. Since a large number of recesses 2032 are formed in the semiconductor substrate 2031, another substrate (insulator substrate) 2035 on which a large number of electrode patterns 2036 are formed is inserted while aligning with the respective recesses. Another substrate (insulator substrate) 2035 is attached to the semiconductor substrate 2031 as it is. Therefore, the length of the electrode pattern 2036 (2036-1, 2, 3, 4, 5, 6) needs to be shorter than the depth of the recess. If the distal end side of the electrode pattern 2036 (2036-1, 2, 3, 4, 5, 6) is a free end and may be deformed when inserted into the recess 2032, the electrode pattern 2036 (2036-1, 2, 3) 4, 5, 6), the insulator substrate 2037 may also be attached. In that case, when the electrolyte 2033 is difficult to enter between the electrode patterns 2036 (2036-1, 2, 3, 4, 5, 6), an appropriate opening may be provided in the insulator substrate 2037. When the electrolyte 2033 is used as it is in an electrolytic solution or an electrolyte gel, it may be left as it is. However, when a solid electrolyte is used as the electrolyte, a polymer (polymer) material is used as the electrolyte, and when the electrolyte 2033 is filled, the electrolyte 2033 is liquid. Then, another substrate (insulator substrate) 2035 is inserted and then heat treated to solidify the electrolyte 2033. As a result, the adjacent electrodes 2036 form an electric double layer capacitor in which an electrolyte enters between them. Since the electric double layer capacitor shown in FIG. 43 can be formed in a semiconductor substrate, an IC or a transistor formed in the semiconductor substrate can be moved using a discharge voltage from the electric double layer capacitor. Self-standing devices (devices that operate with only one chip) can be manufactured. The double layer capacitor shown in FIG. 43 can also be used as a single electric double layer capacitor if an insulating substrate is used as the substrate 2031.

電解液または電解質ゲルは、たとえば6フッ化リン酸リチウム(LiPF6)などのリチウム塩等の無機塩水系電解、硫酸、水酸化カリウム溶液、あるいは、アセトニトリル、プロピレンカーボネート、テトラフルオロアンモニウムホウ酸塩、テトラエチルアンモニウムテトラフロロボレート(Et4NBF4)、テトラメチルアンモニウムテトラフロロボレート、テトラプロピルアンモニウムテトラフロロボレート、テトラブチルアンモニウムテトラフロロボレート、トリメチルエチルアンモニウムテトラフロロボレート(Et3MeNBF4)のような4級アンモニウム塩、トリエチルメチルアンモニウムテトラフロロボレート、ジエチルジメチルアンモニウムテトラフロロボレート、N−エチル−N−メチルピロリジニウムテトラフロロボレート、N,N−テトラメチレンピロリジニウムテトラフロロボレート、1−エチル−3−メチルイミダゾリウムテトラフロロボレートのようなアンモニウムテトラフロロボレート類、テトラエチルアンモニウムパークロレート、テトラメチルアンモニウムパークロレート、テトラプロピルアンモニウムパークロレート、テトラブチルアンモニウムパークロレート、トリメチルエチルパークロレート、トリエチルメチルアンモニウムパークロレート、ジエチルジメチルアンモニウムパークロレート、N−エチル−N−メチルピロリジニウムパークロレート、N,N−テトラメチレンピロリジニウムパークロレート、1−エチル−3−メチルイミダゾリウムパークロレートのようなアンモニウム過塩素酸塩類、テトラエチルアンモニウムヘキサフロロフォスフェートのようなホスホニウム塩、テトラメチルアンモニウムヘキサフロロホスフェート、テトラプロピルアンモニウムヘキサフロロホスフェート、テトラブチルアンモニウムヘキサフロロホスフェート、トリメチルエチルヘキサフロロホスフェート、トリエチルメチルアンモニウムヘキサフロロホスフェート、ジエチルジメチルアンモニウムヘキサフロロホスフェートのようなアンモニウムヘキサフロロホスフェート類、リチウムヘキサフロロホスフェート、リチウムテトラフロロボレート等の有機電解質である。 The electrolytic solution or the electrolyte gel is, for example, an inorganic brine electrolysis such as lithium salt such as lithium hexafluorophosphate (LiPF 6 ), sulfuric acid, potassium hydroxide solution, acetonitrile, propylene carbonate, tetrafluoroammonium borate, Quaternary such as tetraethylammonium tetrafluoroborate (Et 4 NBF 4 ), tetramethylammonium tetrafluoroborate, tetrapropylammonium tetrafluoroborate, tetrabutylammonium tetrafluoroborate, trimethylethylammonium tetrafluoroborate (Et 3 MeNBF 4 ) Ammonium salt, triethylmethylammonium tetrafluoroborate, diethyldimethylammonium tetrafluoroborate, N-ethyl-N-methylpyrrolidinium tetrafluoroborate , Ammonium tetrafluoroborate such as N, N-tetramethylenepyrrolidinium tetrafluoroborate, 1-ethyl-3-methylimidazolium tetrafluoroborate, tetraethylammonium perchlorate, tetramethylammonium perchlorate, tetrapropyl Ammonium perchlorate, tetrabutylammonium perchlorate, trimethylethyl perchlorate, triethylmethylammonium perchlorate, diethyldimethylammonium perchlorate, N-ethyl-N-methylpyrrolidinium perchlorate, N, N-tetramethylenepyrrolidinium park Lorate, ammonium perchlorates such as 1-ethyl-3-methylimidazolium perchlorate, tetraethylammonium hexaf Like phosphonium salts like lophosphate, tetramethylammonium hexafluorophosphate, tetrapropylammonium hexafluorophosphate, tetrabutylammonium hexafluorophosphate, trimethylethylhexafluorophosphate, triethylmethylammonium hexafluorophosphate, diethyldimethylammonium hexafluorophosphate Organic electrolytes such as ammonium hexafluorophosphates, lithium hexafluorophosphate, and lithium tetrafluoroborate.

これらの有機電解質の溶媒は、たとえば非プロトン性有機溶媒、例えば、ジメチルカーボネート、ジエチルカーボネートのような鎖状カーボネート類、エチレンカーボネート、プロピレンカーボネートなどのような環状カーボネート類、アセトニトリル、プロピオニトリルなどのニトリル類、γ−ブチロラクトン、α−メチル−γ−ブチロラクトン、β−メチル−γ−ブチロラクトン、γ−バレロラクトン、3−メチル−γ−バレロラクトンなどのラクトン類、ジメチルスルフォキシド、ジエチルスルフォキシドなどのスルフォキシド類、ジメチルフォルムアミド、ジエチルフォルムアミドなどのアミド類、テトラヒドロフラン、ジメトキシエタンやジオキソランのような環状エーテル類、ジメチルスルホラン、スルホランであり、一種または二種以上の混合溶媒として用いることもできる。 These organic electrolyte solvents include, for example, aprotic organic solvents such as chain carbonates such as dimethyl carbonate and diethyl carbonate, cyclic carbonates such as ethylene carbonate and propylene carbonate, acetonitrile and propionitrile. Nitriles, γ-butyrolactone, α-methyl-γ-butyrolactone, lactones such as β-methyl-γ-butyrolactone, γ-valerolactone, 3-methyl-γ-valerolactone, dimethyl sulfoxide, diethyl sulfoxide Sulfoxides such as dimethylformamide, amides such as diethylformamide, cyclic ethers such as tetrahydrofuran, dimethoxyethane and dioxolane, dimethylsulfolane, sulfolane, and one or two It can also be used as a mixed solvent described above.

固体電解質は、たとえばポリエチレンオキサイド系重合体とアルカリ金属塩を複合した高分子固体電解質、ポリ酸化エチレンの架橋ネットワーク中に金属塩及び非プロトン性溶剤からなる電解液が含浸された高分子固体電解質、オキシアルキレン基を含有する(メタ)アクリレートプレポリマーから得られる重合体及び電解質からなる複合体を用いたイオン伝導性の高分子固体電解質、あるいはリン酸リチウム(LiPO)、リン酸鉄リチウム(LiFe(PO)、リン酸マンガンリチウム(LiMn(PO)、リン酸ニッケルリチウム(LiNi(PO)、リン酸クロムリチウム(LiCr(PO)などのリチウム酸化物又はリン酸塩、および硫化リンリチウム(LiPS)などの硫化リン化合物等の無機固体電解質などを用いることができる。 The solid electrolyte is, for example, a polymer solid electrolyte in which a polyethylene oxide polymer and an alkali metal salt are combined, a polymer solid electrolyte in which an electrolyte solution composed of a metal salt and an aprotic solvent is impregnated in a crosslinked network of polyethylene oxide, Ion-conducting polymer solid electrolyte, or lithium phosphate (Li x PO y ), lithium iron phosphate, using a composite comprising a polymer obtained from a (meth) acrylate prepolymer containing an oxyalkylene group and an electrolyte (Li x Fe y (PO 4 ) z), lithium manganese phosphate (Li x Mn y (PO 4 ) z), nickel phosphate lithium (Li x Ni y (PO 4 ) z), chromic lithium phosphate (Li x Cr y (PO 4) z ) lithium oxide or phosphate, such as, and phosphorus sulfide lithium ( i x PS y) can be used as the inorganic solid electrolyte such as phosphorus sulfide compounds, such as.

電極は、公知の材料を使用でき、たとえばアルミニウム、金、白金、銅、鉄、クロム、亜鉛、タングステン、モリブデン、チタン、タンタル、ニッケル等の金属、あるいはこれらの合金、金属とシリコンの化合物である各種シリサイド、炭素、カーボンナノチューブ、グラフェン、低抵抗シリコン、導電性高分子(導電性高分子は、たとえば、ポリアニリン、ポリアセチレン及びその誘導体、ポリパラフェニレン及びその誘導体、ポリピロール及びその誘導体、ポリチエニレン及びその誘導体、ポリピリジンジイル及びその誘導体、ポリイソチアナフテニレン及びその誘導体、ポリフリレン及びその誘導体、ポリセレノフェン及びその誘導体、ポリパラフェニレンビニレン、ポリチエニレンビニレン、ポリフリレンビニレン、ポリナフテニレンビニレン、ポリセレノフェンビニレン、ポリピリジンジイルビニレン等のポリアリーレンビニレン及びそれらの誘導体等)を用いることができる。 A known material can be used for the electrode, for example, a metal such as aluminum, gold, platinum, copper, iron, chromium, zinc, tungsten, molybdenum, titanium, tantalum, nickel, or an alloy thereof, a compound of metal and silicon. Various silicides, carbon, carbon nanotubes, graphene, low-resistance silicon, conductive polymer (conductive polymers are, for example, polyaniline, polyacetylene and derivatives thereof, polyparaphenylene and derivatives thereof, polypyrrole and derivatives thereof, polythienylene and derivatives thereof , Polypyridinediyl and derivatives thereof, polyisothianaphthenylene and derivatives thereof, polyfurylene and derivatives thereof, polyselenophene and derivatives thereof, polyparaphenylene vinylene, polythienylene vinylene, polyfurylene vinylene, polynaphthenile Vinylene, polyselenophene vinylene, polyarylene vinylene and derivatives thereof, such as poly pyridinediyl vinylene) can be used.

図44は、電気二重層キャパシタの構造を平面的示した一実施例である。多数の平行平板型のキャパシタをそれぞれコンタクト孔を絶縁体基板(薄板)に形成してコンタクトして接続しても良いが。図44に示すように、キャパシタを構成する対向電極2042および2043を平行にしてスパイラル状に形成しておけば。コンタクトの取りだしは、AおよびBの2箇所だけとなる。スパイラル形状の対向電極2042および2043の間には電解液、ゲル状電解質、固体電解質等の電解質があり、これらで電気二重層キャパシタを構成する。スパイラル形状であるから非常に高密度のキャパシタを作製できる。そのスパイラル形状もチップ2041に合わせて、たとえば、図44に示すような矩形形状、あるいは円形形状、楕円形状、あるいは各種の曲線形状、あるいは適当な三角形以上の多角形状にすることもできる。従来の電気二重層キャパシタのように電極層や電解質を重ねて作製する必要がなく、電極(正極と負極)間の距離はほぼ一定に形成されるので短絡する危険性もなく信頼度の高い電気二重層キャパシタが作製される。従ってセパレータを配置する必要もないのでイオンのスムーズな移動が行なわれる。電解液やゲル状電解質だけでなく固体電解質の場合にも電極の周りを隙間なく電解質が覆うので、電極の周りに効率良く電気二重層が形成される。以上説明した様に、本発明を用いれば、非常に簡単なプロセスで超小型の電気二重層キャパシタを作製できる。さらに、本発明はこのような電気二重層キャパシタと同様の構造で二次電池にも使用できる。 FIG. 44 shows an example of a plan view of the structure of the electric double layer capacitor. A large number of parallel plate capacitors may be connected by forming contact holes in an insulating substrate (thin plate). As shown in FIG. 44, the counter electrodes 2042 and 2043 constituting the capacitor may be formed in a spiral shape in parallel. There are only two contacts, A and B. Between the spiral-shaped counter electrodes 2042 and 2043, there are electrolytes such as an electrolytic solution, a gel electrolyte, and a solid electrolyte, and these constitute an electric double layer capacitor. Because of the spiral shape, a very high density capacitor can be produced. The spiral shape can also be made into a rectangular shape as shown in FIG. 44, a circular shape, an elliptical shape, various curved shapes, or a polygonal shape of an appropriate triangle or more according to the chip 2041. Unlike conventional electric double layer capacitors, there is no need to fabricate electrode layers and electrolytes, and the distance between the electrodes (positive and negative electrodes) is almost constant, so there is no risk of short circuiting and high reliability. A double layer capacitor is fabricated. Therefore, it is not necessary to arrange a separator, so that ions can be moved smoothly. In the case of a solid electrolyte as well as an electrolytic solution and a gel electrolyte, the electrolyte covers the electrode without any gap, so that an electric double layer is efficiently formed around the electrode. As described above, by using the present invention, an ultra-small electric double layer capacitor can be manufactured by a very simple process. Furthermore, the present invention can be used for a secondary battery with the same structure as such an electric double layer capacitor.

図45は、圧電体基板に形成した貫通孔または凹部の間に形成された基板側壁の振動によって発生する電荷を用いた発電機を示す図である。圧電体基板2111内に貫通孔または凹部2115(2115−1、2、3)を形成する。貫通孔または凹部2115(2115−1、2、3)同士の間に基板側壁2111(2111−2、3)が形成され、さらに基板側壁2111(2111−2、3)の側面に導電体膜・電極2116(2116−1、2、3、4)が形成されている。基板2111の第1面(表面、上面)および第2面(裏面、下面)には薄板(絶縁体基板)2112、2113が付着され、基板側壁2111(2111−2、3)の上下面はこれらの薄板(絶縁体基板)2112、2113によって規制されている。貫通孔または凹部2115(2115−1、2、3)をカバーしている薄板(絶縁体基板)2112、2113には、必要に応じて振動波等を導入・導出する開口部2114(2114−1、2、3)や開口部2118が形成されている。凹部の場合には開口側に薄板2113を付着させるが、反対側は基板があるので、必ずしも薄板2112は付着させなくても良い。振動波Waが貫通孔または凹部2115(2115−1、2、3)に入ると圧電体基板側壁2111(2111−2、3)は振動し、この振動による変形で圧電体基板側壁2111(2111−2、3)の両面(両側面)に電荷が分極する。この電荷を圧電体基板側壁2111(2111−2、3)の両面(両側面)に形成した導電体膜・電極2116(2116−1、2、3、4)で取りだし(端子A、B)、コンデンサ等に蓄えることによって、発電することができる。尚、基板2111が圧電体基板ではない基板、たとえばシリコン等の半導体基板の場合でも、基板側壁上に絶縁膜、第1導電体膜・電極、圧電体膜、第2導電体膜・電極、をこの順で積層しパターニング(必要な場合)することによって、圧電体膜が振動によってその両面(両側面)に電荷を分極するので、その電荷を第1導電体膜・電極および第2導電体膜・電極で取りだす。この結果、コンデンサ等に蓄えることによって、発電することができる。尚、振動だけでなく、加速度や角速度や風や圧力変化によっても圧電体基板や基板は振動するので、発電することができる。また、加速度や角速度の場合には、前述したように、たとえば、凹部2115−2へ重い液体を入れることによって、発電効率を高めることができる。半導体基板を用いる場合には、発電機付きICを作製できるので外部から電気供給が不要になるというメリットがあり、さらに、発電状況をICでモニタリングすることもでき、より効率的な発電を行なうことが可能となる。 FIG. 45 is a diagram showing a generator using electric charges generated by vibration of a substrate side wall formed between a through hole or a recess formed in a piezoelectric substrate. Through holes or recesses 2115 (2115-1, 2, 3) are formed in the piezoelectric substrate 2111. Substrate sidewalls 2111 (2111-2, 3) are formed between the through holes or recesses 2115 (2115-1, 2, 3), and further, a conductor film / film is formed on the side surface of the substrate sidewall 2111 (21111-2, 3). Electrodes 2116 (2116-1, 2, 3, 4) are formed. Thin plates (insulator substrates) 2112 and 2113 are attached to the first surface (front surface, upper surface) and the second surface (back surface and lower surface) of the substrate 2111, and the upper and lower surfaces of the substrate side wall 2111 (2111-2 and 3) are these. Are regulated by thin plates (insulator substrates) 2112 and 2113. The thin plate (insulator substrate) 2112 and 2113 covering the through-holes or the recesses 2115 (2115-1, 2, 3) has openings 2114 (2114-1) for introducing and deriving vibration waves and the like as necessary. 2, 3) and an opening 2118 are formed. In the case of the concave portion, the thin plate 2113 is attached to the opening side, but the thin plate 2112 is not necessarily attached because there is a substrate on the opposite side. When the vibration wave Wa enters the through-hole or the recess 2115 (2115-1, 2, 3), the piezoelectric substrate side wall 2111 (21111-2, 3) vibrates, and deformation due to this vibration causes the piezoelectric substrate side wall 2111 (2111- Charge is polarized on both sides (both sides) of (2, 3). This electric charge is taken out by the conductor film / electrodes 2116 (2116-1, 2, 3, 4) formed on both surfaces (both sides) of the piezoelectric substrate side wall 2111 (2111-2, 3) (terminals A, B), Electric power can be generated by storing in a capacitor or the like. Even when the substrate 2111 is a substrate that is not a piezoelectric substrate, for example, a semiconductor substrate such as silicon, an insulating film, a first conductor film / electrode, a piezoelectric film, and a second conductor film / electrode are formed on the substrate side wall. By laminating and patterning in this order (if necessary), the piezoelectric film polarizes charges on both surfaces (both sides) by vibration, so that the charges are converted into the first conductor film / electrode and the second conductor film.・ Take out with electrodes. As a result, power can be generated by storing in a capacitor or the like. Since the piezoelectric substrate and the substrate vibrate not only due to vibration but also due to acceleration, angular velocity, wind and pressure change, it is possible to generate electric power. In the case of acceleration or angular velocity, as described above, for example, by putting a heavy liquid into the recess 2115-2, the power generation efficiency can be increased. When using a semiconductor substrate, an IC with a generator can be manufactured, so there is a merit that electricity supply is not required from the outside. Furthermore, the power generation status can be monitored by the IC, and more efficient power generation can be performed. Is possible.

圧電体基板は、たとえば、PZT(チタン酸ジルコン酸鉛)、チタン酸バリウム、チタン酸鉛、ニオブ酸カリウム、ニオブ酸リチウム、タンタル酸リチウム、タングステン酸ナトリウム、酸化亜鉛、リチウムテトラボレート、チタン酸カルシウム、燐酸アルミニウム、石英、酒石酸カリウムナトリウム、ポリフッ化ビニリデン(PVDF)等の圧電性ポリマー、窒化アルミニウム、燐酸ガリウム、ガリウムヒ素などである。圧電体膜は、上記の材料をPVD法やCVD法で形成した膜である。圧電体基板やその他の基板の凹部や貫通孔は、フォトリソ法+エッチング法、あるいはインプリント法を用いて形成できる。たとえば、液状またはゲル状の圧電性ポリマーや、上記の圧電性材料の微粒子を含む液状またはゲル状の物質に凹部や貫通孔形成用のモールドパターンを押しつけて固化させた後モールドを離したり消滅させたりして、圧電体基板内に凹部または貫通孔パターンを形成する。その後、導電体膜を積層し必要なパターニングをした後、必要な場合には保護膜としての絶縁膜を積層し、薄板(絶縁体基板)を付着させる。 The piezoelectric substrate is, for example, PZT (lead zirconate titanate), barium titanate, lead titanate, potassium niobate, lithium niobate, lithium tantalate, sodium tungstate, zinc oxide, lithium tetraborate, calcium titanate. , Piezoelectric polymers such as aluminum phosphate, quartz, potassium sodium tartrate, polyvinylidene fluoride (PVDF), aluminum nitride, gallium phosphate, gallium arsenide, and the like. The piezoelectric film is a film in which the above material is formed by a PVD method or a CVD method. The recesses and through holes of the piezoelectric substrate and other substrates can be formed by using a photolithographic method + etching method or an imprint method. For example, a mold pattern for forming recesses or through-holes is pressed against a liquid or gel-like substance containing liquid or gel-like piezoelectric polymer or fine particles of the above-mentioned piezoelectric material and then solidified, and then the mold is released or extinguished. As a result, a recess or a through hole pattern is formed in the piezoelectric substrate. Thereafter, a conductive film is stacked and necessary patterning is performed, and then an insulating film as a protective film is stacked if necessary, and a thin plate (insulator substrate) is attached.

図46は、基板内に形成した凹部に充填した圧電体ポリマー等内に凹部を形成し、その凹部間の圧電体ポリマー基板側壁を用いて作製した微小発電器を示す図である。基板2131内に凹部2132を形成する。基板はシリコン等の半導体基板、ガラス基板等の絶縁体基板、低抵抗シリコン基板やアルミ基板等金属基板等の導電体基板である。凹部2132内に圧電体ポリマー等2133を充填する。この充填は、圧電体ポリマーの塗布、スクリーン印刷、ディップ、スプレー等で形成できる。次にフォトリソ法+エッチング法あるいはインプリント法などで基板面に垂直(略垂直)な凹部2134(2134−1、2、3)を形成する。この凹部2134(2134−1、2、3)によって、ポリマー基板側壁2135(2135−1、2、3、4)が形成される。次に導電体膜を積層し、必要なパターニングを行ない、ポリマー基板側壁2135(2135−2、3)の側面に導電体膜・電極2136(2136−1、2、3、4)を形成する。これらの導電体膜・電極2136(2136−1、2、3、4)から同じ配線パターンで導電体膜・配線を引き出す。(端子をA,Bで示す)次に、薄板2137をポリマー基板2133の上面に付着させる。尚、この間に保護膜(絶縁膜)を積層し、導電体膜・電極2136を保護することもできる。ポリマー基板側壁2135(2135−2、3)の上面にも薄板(絶縁体基板)2137が付着しているので、ポリマー基板側壁2135(2135−2、3)は上面が薄板(絶縁体基板)2137によって、ポリマー基板側壁2135(2135−2、3)の下側はポリマー基板2133(凹部2134の底部のポリマー2133を全部除去したときには、基板2131)によって規制されている。凹部2134(2134−1、2、3)上をカバーしている薄板2137において、振動波を導入し、導出することなどの目的で、開口部2138を設けても良い。振動や加速度、各速度、圧力変動などによって、圧電体ポリマー基板側壁2136(2136−2、3)が振動し、その圧電体ポリマー基板側壁2136(2136−2、3)の変形によって、その圧電体ポリマー基板側壁2136(2136−2、3)の両側面に電荷が分極するので、その電荷を導電体膜・電極2136(2136−1、2、3、4)によって取り出し(端子A,Bへ導く)、コンデンサ等へ電荷を蓄えて発電できる。凹部内に充填する材料は圧電体ポリマーとして説明したが、圧電体材料を微粒子にして結合剤と溶剤を混ぜた液状またはゲル状にして凹部を充填しても良い。インプリント法の場合はこれにモールドを挿入して凹部を形成できる。 FIG. 46 is a view showing a micro power generator manufactured by forming recesses in a piezoelectric polymer filled in the recesses formed in the substrate and using the side walls of the piezoelectric polymer substrate between the recesses. A recess 2132 is formed in the substrate 2131. The substrate is a semiconductor substrate such as silicon, an insulator substrate such as a glass substrate, or a conductor substrate such as a metal substrate such as a low resistance silicon substrate or an aluminum substrate. The recess 2132 is filled with a piezoelectric polymer 2133 or the like. This filling can be formed by applying a piezoelectric polymer, screen printing, dipping, spraying, or the like. Next, concave portions 2134 (2134-1, 2, 3) perpendicular to the substrate surface (substantially perpendicular) are formed by photolithography method + etching method or imprint method. The polymer substrate side wall 2135 (2135-1, 2, 3, 4) is formed by the recess 2134 (2134-1, 2, 3). Next, a conductive film is laminated and necessary patterning is performed to form a conductive film / electrode 2136 (2136-1, 2, 3, 4) on the side surface of the polymer substrate side wall 2135 (2135-2, 3). The conductor film / wiring is drawn out from these conductor films / electrodes 2136 (2136-1, 2, 3, 4) with the same wiring pattern. Next, a thin plate 2137 is attached to the upper surface of the polymer substrate 2133 (terminals are indicated by A and B). In addition, a protective film (insulating film) may be laminated between them to protect the conductor film / electrode 2136. Since the thin plate (insulator substrate) 2137 is also attached to the upper surface of the polymer substrate sidewall 2135 (2135-2, 3), the upper surface of the polymer substrate sidewall 2135 (2135-2, 3) is thin plate (insulator substrate) 2137. Thus, the lower side of the polymer substrate side wall 2135 (2135-2, 3) is regulated by the polymer substrate 2133 (the substrate 2131 when the polymer 2133 at the bottom of the recess 2134 is completely removed). In the thin plate 2137 covering the concave portion 2134 (2134-1, 2, 3), an opening 2138 may be provided for the purpose of introducing and deriving a vibration wave. The piezoelectric polymer substrate side wall 2136 (2136-2, 3) vibrates due to vibration, acceleration, each speed, pressure fluctuation, and the like, and the piezoelectric polymer substrate side wall 2136 (2136-2, 3) deforms to cause the piezoelectric body. Since charges are polarized on both side surfaces of the polymer substrate side wall 2136 (2136-2, 3), the charges are taken out by the conductive film / electrode 2136 (2136-1, 2, 3, 4) (guided to the terminals A and B). ), It can generate electricity by storing electric charge in a capacitor. Although the material filled in the recess has been described as a piezoelectric polymer, the recess may be filled in a liquid or gel form in which a piezoelectric material is made into fine particles and a binder and a solvent are mixed. In the case of the imprint method, a recess can be formed by inserting a mold therein.

尚、ポリマー2133が圧電体ポリマーでなくとも、上述した様に凹部2134および基板側壁2136を形成した後に、基板側壁2136上に(必要なら絶縁膜)、第1導電体膜・電極、圧電体膜、第2導電体膜・電極、をこの順で積層しパターニング(必要な場合)することによって、圧電体膜が振動によってその両面(両側面)に電荷を分極するので、その電荷を第1導電体膜・電極および第2導電体膜・電極で取りだす。この結果、コンデンサ等に蓄えることによって、発電することができる。また、図45や図46で説明した内容において、基板やポリマーが圧電体材料である場合でも、さらに上述したように圧電体膜等を積層して、両方から電荷を取り出して効率を向上することもできる。 Even if the polymer 2133 is not a piezoelectric polymer, the first conductor film / electrode, piezoelectric film is formed on the substrate side wall 2136 (insulating film if necessary) after forming the recess 2134 and the substrate side wall 2136 as described above. By stacking the second conductor film / electrode in this order and patterning (if necessary), the piezoelectric film polarizes charges on both sides (both sides) by vibration, so that the charges are transferred to the first conductive film. The body film / electrode and the second conductor film / electrode are taken out. As a result, power can be generated by storing in a capacitor or the like. 45 and 46, even when the substrate or polymer is a piezoelectric material, as described above, a piezoelectric film or the like is further stacked to extract charges from both to improve efficiency. You can also.

次に、ポリマーにインプリント法を用いて簡単に本発明の凹部パターンを形成する方法について説明する。液状またはゲル状のポリマーに凹部形成用のモールドを挿入し、熱処理を施しポリマーを固化させる。モールド材料をエッチングし、ポリマーをエッチングしない溶液またはエッチングガスを用いて、モールドをエッチングして消失させる。残った部分が凹部となる。この後、必要な薄膜形成と薄板付着を行なう。たとえば、ポリマーをポリテトラフルオロエチレン、モールド材料をガラスとして、フッ酸系溶液を用いればモールド材料だけをエッチングすることができる。また、モールドパターンに導電体膜を付着させたり、導電体膜の配線パターンを付着させておき、この導電体膜もエッチングしないがモールドをエッチングする溶液またはエッチングガスを用いれば、自動的に凹部内へ導電体膜や配線パターンを付着できる。たとえば、導電体膜を金膜とすれば良い。ここで、ポリマーの代わりに粒子状圧電体材料を結合剤および/または溶剤と混合した液状体やゲル状体を用いても良い。 Next, a method for simply forming the concave pattern of the present invention using an imprint method on a polymer will be described. A mold for forming recesses is inserted into a liquid or gel polymer, and heat treatment is performed to solidify the polymer. The mold material is etched and the mold is etched away using a solution or etching gas that does not etch the polymer. The remaining part becomes a recess. Thereafter, necessary thin film formation and thin plate adhesion are performed. For example, if the polymer is polytetrafluoroethylene, the mold material is glass, and a hydrofluoric acid solution is used, only the mold material can be etched. In addition, if a conductive film is attached to the mold pattern, or a conductive film wiring pattern is attached and the conductive film is not etched, a solution or etching gas for etching the mold is used, so that the inside of the recess is automatically A conductor film or wiring pattern can be attached to the substrate. For example, the conductor film may be a gold film. Here, instead of the polymer, a liquid material or a gel material in which a particulate piezoelectric material is mixed with a binder and / or a solvent may be used.

たとえば、基板2131の厚みは約0.1mm〜2mm、凹部2132の深さは約0.01mm〜1.5mm、ポリマー内凹部2134の深さは約0.005mm〜1.4mm、薄板の厚みは約0,05mm〜2mmであるから、非常に微小な発電機(器)が作製できる。また、基板2131をシリコン等の半導体基板とすればICやトランジスタと一緒のチップに搭載でき、電気供給がなくてもICやトランジスタを動かすことができるので、非常に小さな実装部品を作製できる。たとえば、心臓ペースメーカーに適用すれば、心臓や血液や他の臓器の振動によって発電しながらペースメーカーを動かすことができるので、患者に負担のないものを実現できる。尚、本発明では、振動波を作り出すこともできる(マイクロホンと逆の動作で)ので、ペースメーカーとしての機能を1チップに集約することが可能となり、極微小(たとえば、1mm以下)のペースメーカーを実現可能となる。以上説明した様に本発明は、簡単な構造とプロセスと材料を用いて、微小発電機を作製できる。 For example, the thickness of the substrate 2131 is about 0.1 mm to 2 mm, the depth of the recess 2132 is about 0.01 mm to 1.5 mm, the depth of the in-polymer recess 2134 is about 0.005 mm to 1.4 mm, and the thickness of the thin plate is Since it is about 0.05 mm to 2 mm, a very small generator (device) can be produced. Further, if the substrate 2131 is a semiconductor substrate such as silicon, it can be mounted on a chip together with an IC and a transistor, and the IC and the transistor can be moved without supplying electricity, so that a very small mounting component can be manufactured. For example, when applied to a cardiac pacemaker, the pacemaker can be moved while generating power by vibrations of the heart, blood, and other organs, so that a patient can be realized without burden. In the present invention, a vibration wave can also be created (with the reverse operation of the microphone), so that the functions as a pacemaker can be integrated into one chip, and an extremely small (for example, 1 mm or less) pacemaker can be realized. It becomes possible. As described above, the present invention can produce a micro-generator using a simple structure, process and material.

尚、本発明の実施形態の説明において、説明をしなかったことで、他の部分で説明していることは、互いに矛盾しない限り適用できることは言うまでもない。 In the description of the embodiment of the present invention, it is needless to say that what has been described in other parts can be applied as long as they are not contradictory because they have not been described.

本発明は、半導体圧力センサ、超小型圧力センサ、さらには加速度センサ、マイクロホンやスピーカーやイアホン等の音響トランスデューサー、インクジェットデバイス、ポンプデバイス等各種センサや各種デバイス、二次電池、燃料電池、電気二重層等の電池デバイス、微小発電機、さらにはそれらのセンサやデバイスの小型化に利用できる。   The present invention relates to semiconductor pressure sensors, micro pressure sensors, acceleration sensors, acoustic transducers such as microphones, speakers, and earphones, various sensors and devices such as ink jet devices and pump devices, secondary batteries, fuel cells, electric batteries. It can be used for downsizing of battery devices such as multilayers, micro-generators, and sensors and devices thereof.

111・・・半導体基板、112・・・凹部(貫通孔)、113・・・絶縁膜、
115・・・導電膜、119・・・薄板
111 ... Semiconductor substrate, 112 ... Recess (through hole), 113 ... Insulating film,
115: conductive film, 119: thin plate

Claims (129)

上面および下面に貫通する少なくとも2つの溝(貫通溝または貫通孔)空間を有する導電体基板、前記導電体基板の上面(第1面)に付着した絶縁体基板(第1面絶縁体基板)および前記導電体基板の下面(第2面)に付着した絶縁体基板(第2面絶縁体基板)から構成されることを特徴とする静電容量型マイクロホンであって、
隣接する2つの貫通溝(第1貫通溝および第2貫通溝)を横方向(導電体基板の厚さ方向に対して略直角方向)に隔てる導電体基板を一方の電極(第1基板側壁容量電極)とし、
前記第1基板側壁容量電極と前記隣接する貫通溝のうちの1つ(第1貫通溝)を挟んで対向し、前記第1基板側壁容量電極と電気的に導通しない導電体基板の側壁を他方の対向電極(第2基板側壁容量電極)とし、これらの第1基板側壁容量電極および第2基板側壁容量電極の間の第1貫通溝(空間)を静電容量空間とし、
前記第1基板側壁容量電極が音波により振動し変位することにより前記第1貫通溝空間の静電容量が変化することを用いて音波を検出することを特徴とし、さらに
第1基板側壁容量電極は、その上面が第1面絶縁体基板に付着、および/またはその下面が第2面絶縁体基板に付着していること、および/または
第2基板側壁容量電極は、その上面が第1面絶縁体基板に付着、および/またはその下面が第2面絶縁体基板に付着していること、を特徴とする、静電容量型マイクロホン。
A conductor substrate having at least two grooves (through grooves or through holes) penetrating the upper surface and the lower surface, an insulator substrate (first surface insulator substrate) attached to the upper surface (first surface) of the conductor substrate, and A capacitive microphone comprising an insulator substrate (second surface insulator substrate) attached to a lower surface (second surface) of the conductor substrate,
The conductive substrate that separates two adjacent through grooves (first through groove and second through groove) in the lateral direction (substantially perpendicular to the thickness direction of the conductive substrate) is one electrode (first substrate side wall capacitance). Electrode),
The first substrate side wall capacitor electrode is opposed to one of the adjacent through grooves (first through groove), and the other side wall of the conductive substrate that is not electrically connected to the first substrate side wall capacitor electrode is the other side. A counter electrode (second substrate side wall capacitor electrode), and a first through groove (space) between the first substrate side wall capacitor electrode and the second substrate side wall capacitor electrode as a capacitance space,
The first substrate side wall capacitive electrode detects the sound wave using a change in capacitance of the first through groove space when the first substrate side wall capacitive electrode is oscillated and displaced by the sound wave. The upper surface of the capacitor is attached to the first surface insulator substrate and / or the lower surface thereof is attached to the second surface insulator substrate; and / or the second substrate side wall capacitor electrode has the upper surface of the first surface insulator. A capacitance type microphone characterized by being attached to a body substrate and / or having a lower surface attached to a second surface insulator substrate.
導電体基板の厚みは2.0mm以下であり、好適には1.0mm以下であり、第1面絶縁体基板の厚みは1.0mm以下であり、好適には0.5mm以下であり、第2面絶縁体基板の厚みは1.0mm以下であることを特徴とする請求項1に記載の静電容量型マイクロホン。 The thickness of the conductor substrate is 2.0 mm or less, preferably 1.0 mm or less, and the thickness of the first surface insulator substrate is 1.0 mm or less, preferably 0.5 mm or less. The capacitive microphone according to claim 1, wherein the thickness of the two-sided insulating substrate is 1.0 mm or less. 第1基板側壁の上面に付着した第1面絶縁体基板に形成したコンタクト孔を通じて第1面絶縁体基板上に形成した電極・配線と第1基板側壁とを電気的に接続し、
第2基板側壁の上面に付着した第1面絶縁体基板に形成したコンタクト孔を通じて第1面絶縁体基板上に形成した電極・配線と第2基板側壁とを電気的に接続することを特徴とする請求項1または2に記載の静電容量型マイクロホン。
Electrically connecting the electrode / wiring formed on the first surface insulator substrate and the first substrate side wall through a contact hole formed in the first surface insulator substrate attached to the upper surface of the first substrate side wall;
The electrode / wiring formed on the first surface insulator substrate is electrically connected to the second substrate side wall through a contact hole formed in the first surface insulator substrate attached to the upper surface of the second substrate side wall. The capacitive microphone according to claim 1 or 2.
第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状はn角形形状であり、ここでnは3以上の整数とし、各側面に対応して複数の第2基板側壁を有し、前記複数の第2基板側壁同士は電気的に接続していないとともに、第2貫通溝へ音波を導入することを特徴とする請求項1〜3のいずれか1項に記載の静電容量型マイクロホン。 It has a through groove (second through groove) surrounded by the first substrate side wall, and the outer cross-sectional shape of the first substrate side wall is an n-square shape, where n is an integer of 3 or more and corresponds to each side surface. 4. A plurality of second substrate side walls, wherein the plurality of second substrate side walls are not electrically connected to each other, and a sound wave is introduced into the second through groove. The electrostatic capacity type microphone according to claim 1. 第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状は少なくとも1部が曲線形状であり、第2基板側壁の内側断面形状は前記第1基板側壁の外側断面形状と相似形状であることを特徴とする請求項1〜3のいずれか1項に記載の静電容量型マイクロホン。 There is a through groove (second through groove) surrounded by the first substrate side wall, and at least a part of the outer cross-sectional shape of the first substrate side wall is a curved shape, and the inner cross-sectional shape of the second substrate side wall is the first cross section. The electrostatic capacity type microphone according to any one of claims 1 to 3, which has a shape similar to an outer cross-sectional shape of the substrate side wall. 第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状は円形形状または楕円形状であり、第2基板側壁の内側断面形状は前記第1基板側壁の外側断面形状と相似形状であることを特徴とする請求項1〜3のいずれか1項に記載の静電容量型マイクロホン。 The first substrate side wall has a through groove (second through groove) surrounded by the first substrate side wall, the outer cross-sectional shape of the first substrate side wall is circular or elliptical, and the inner cross-sectional shape of the second substrate side wall is the first substrate The capacitive microphone according to any one of claims 1 to 3, wherein the capacitance microphone has a shape similar to an outer cross-sectional shape of the side wall. 第1基板側壁および第2基板側壁を囲む第3基板側壁を有し、第3基板側壁の上面は第1面絶縁体基板に付着し、第3基板側壁の下面は第2面絶縁体基板に付着し、第3基板側壁は第1基板側壁および第2基板側壁のどちらか一方または両方と電気的に接続していないとともに、第3基板側壁は静電容量型マイクロホンデバイスのチップパッケージの外側側面となり、第1面絶縁体基板は静電容量型マイクロホンデバイスのチップパッケージの上面または下面となり、第2面絶縁体基板は静電容量型マイクロホンデバイスのチップパッケージの下面または上面となっていることを特徴とする請求項1〜6のいずれか1項に記載の静電容量型マイクロホン。 A third substrate side wall surrounding the first substrate side wall and the second substrate side wall; an upper surface of the third substrate side wall is attached to the first surface insulator substrate; and a lower surface of the third substrate side wall is attached to the second surface insulator substrate The third substrate side wall is not electrically connected to one or both of the first substrate side wall and the second substrate side wall, and the third substrate side wall is the outer side surface of the chip package of the capacitive microphone device. The first surface insulator substrate is the upper surface or the lower surface of the chip package of the capacitive microphone device, and the second surface insulator substrate is the lower surface or the upper surface of the chip package of the capacitive microphone device. The electrostatic capacity type microphone according to claim 1, wherein the electrostatic capacity type microphone is used. 上面および下面に貫通する少なくとも2つの溝(貫通溝または貫通孔)空間を有する主基板、前記主基板の上面(第1面)に付着した薄板基板(第1面薄板)および前記主基板の下面(第2面)に付着した薄板基板(第2面薄板)から構成されることを特徴とする静電容量型マイクロホンであって、
隣接する2つの貫通溝(第1貫通溝および第2貫通溝)を横方向(主基板の厚さ方向に対して略直角方向)に隔てる主基板側壁(第1基板側壁)(の側面)上に形成した導電体膜を一方の電極(第1基板側壁容量電極)とし、
前記第1基板側壁容量電極と前記隣接する貫通溝のうちの1つ(第1貫通溝)を挟んで対向し、前記第1基板側壁容量電極と電気的に導通しない主基板側壁(第2基板側壁)の側面上に形成した導電体膜を他方の対向電極(第2基板側壁容量電極)とし、これらの第1基板側壁容量電極および第2基板側壁容量電極の間の第1貫通溝空間を静電容量空間とし、
前記第1基板側壁容量電極が音波により振動し変位することにより前記第1貫通溝空間の静電容量が変化することを用いて音波を検出することを特徴とし、さらに
第1基板側壁は、その上面が第1面薄板に付着、その下面が第2面薄板に付着していること、および/または
第2基板側壁は、その上面が第1面薄板に付着、その下面が第2面薄板に付着していること、
を特徴とする静電容量型マイクロホン。
A main substrate having at least two grooves (through grooves or through holes) penetrating the upper surface and the lower surface, a thin substrate (first surface thin plate) attached to the upper surface (first surface) of the main substrate, and a lower surface of the main substrate A capacitive microphone comprising a thin substrate (second surface thin plate) attached to (second surface),
On the main substrate side wall (first substrate side wall) (side surface) that separates two adjacent through grooves (first through groove and second through groove) in the lateral direction (substantially perpendicular to the thickness direction of the main substrate) The conductive film formed on the electrode is one electrode (first substrate side wall capacitor electrode),
A main substrate side wall (second substrate) that faces the first substrate side wall capacitor electrode across one of the adjacent through grooves (first through groove) and is not electrically connected to the first substrate side wall capacitor electrode. The conductive film formed on the side surface of the side wall is used as the other counter electrode (second substrate side wall capacitor electrode), and a first through groove space between the first substrate side wall capacitor electrode and the second substrate side wall capacitor electrode is formed. Capacitance space,
The first substrate side wall capacitive electrode detects a sound wave using a change in capacitance of the first through groove space when the first electrode side wall capacitor electrode is oscillated and displaced by the sound wave. The upper surface is attached to the first surface thin plate, the lower surface is attached to the second surface thin plate, and / or the second substrate side wall is attached to the first surface thin plate, and the lower surface is attached to the second surface thin plate. Adhering,
Capacitance type microphone characterized by
主基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であることを特徴とする請求項8に記載の静電容量型マイクロホン。 9. The capacitive microphone according to claim 8, wherein the main substrate is a conductor substrate, a semiconductor substrate, an insulator substrate, or a composite substrate thereof. 第1面薄板は絶縁体基板であり、および/または第2面薄板は絶縁体基板であることを特徴とする請求項8または9に記載の静電容量型マイクロホン。 The capacitive microphone according to claim 8 or 9, wherein the first surface thin plate is an insulator substrate and / or the second surface thin plate is an insulator substrate. 主基板の厚みは2.0mm以下であり、好適には1.0mm以下であり、第1面第1面薄板の厚みは1.0mm以下であり、好適には0.5mm以下であり、第2面薄板の厚みは1.0mm以下であることを特徴とする請求項8〜10のいずれか1項に記載の静電容量型マイクロホン。 The thickness of the main substrate is 2.0 mm or less, preferably 1.0 mm or less, and the thickness of the first surface first surface thin plate is 1.0 mm or less, preferably 0.5 mm or less. The capacitive microphone according to any one of claims 8 to 10, wherein the thickness of the two-surface thin plate is 1.0 mm or less. 第1基板側壁の上面に付着した第1面絶縁体基板に形成したコンタクト孔を通じて第1面絶縁体基板上に形成した電極・配線と第1基板側壁とを電気的に接続し、
第2基板側壁の上面に付着した第1面絶縁体基板に形成したコンタクト孔を通じて第1面絶縁体基板上に形成した電極・配線と第2基板側壁とを電気的に接続することを特徴とする請求項8〜11のいずれか1項に記載の静電容量型マイクロホン。
Electrically connecting the electrode / wiring formed on the first surface insulator substrate and the first substrate side wall through a contact hole formed in the first surface insulator substrate attached to the upper surface of the first substrate side wall;
The electrode / wiring formed on the first surface insulator substrate is electrically connected to the second substrate side wall through a contact hole formed in the first surface insulator substrate attached to the upper surface of the second substrate side wall. The capacitance type microphone according to any one of claims 8 to 11.
第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状はn角形形状であり、ここでnは3以上の整数とし、各側面に対応して複数の第2基板側壁を有し、前記複数の第2基板側壁同士は電気的に接続していないとともに、第2貫通溝へ音波を導入することを特徴とする請求項8〜12のいずれか1項に記載の静電容量型マイクロホン。 It has a through groove (second through groove) surrounded by the first substrate side wall, and the outer cross-sectional shape of the first substrate side wall is an n-square shape, where n is an integer of 3 or more and corresponds to each side surface. 13. A plurality of second substrate side walls, wherein the plurality of second substrate side walls are not electrically connected to each other, and a sound wave is introduced into the second through groove. The electrostatic capacity type microphone according to claim 1. 第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状は少なくとも1部が曲線形状であり、第2基板側壁の内側断面形状は前記第1基板側壁の外側断面形状と相似形状であることを特徴とする請求項8〜12のいずれか1項に記載の静電容量型マイクロホン。 There is a through groove (second through groove) surrounded by the first substrate side wall, and at least a part of the outer cross-sectional shape of the first substrate side wall is a curved shape, and the inner cross-sectional shape of the second substrate side wall is the first cross section. The capacitance type microphone according to any one of claims 8 to 12, which has a shape similar to an outer cross-sectional shape of a substrate side wall. 第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状は円形形状または楕円形状であり、第2基板側壁の内側断面形状は前記第1基板側壁の外側断面形状と相似形状であることを特徴とする請求項8〜12のいずれか1項に記載の静電容量型マイクロホン。 The first substrate side wall has a through groove (second through groove) surrounded by the first substrate side wall, the outer cross-sectional shape of the first substrate side wall is circular or elliptical, and the inner cross-sectional shape of the second substrate side wall is the first substrate The capacitance type microphone according to any one of claims 8 to 12, which has a shape similar to an outer cross-sectional shape of the side wall. 第1基板側壁および第2基板側壁を囲む第3基板側壁を有し、第3基板側壁の上面は第1面絶縁体基板に付着し、第3基板側壁の下面は第2面絶縁体基板に付着し、第3基板側壁は第1基板側壁および第2基板側壁のどちらか一方または両方と電気的に接続していないとともに、第3基板側壁は静電容量型マイクロホンデバイスのチップパッケージの外側側面となり、第1面絶縁体基板は静電容量型マイクロホンデバイスのチップパッケージの上面または下面となり、第2面絶縁体基板は静電容量型マイクロホンデバイスのチップパッケージの下面または上面となっていることを特徴とする請求項8〜15のいずれか1項に記載の静電容量型マイクロホン。 A third substrate side wall surrounding the first substrate side wall and the second substrate side wall; an upper surface of the third substrate side wall is attached to the first surface insulator substrate; and a lower surface of the third substrate side wall is attached to the second surface insulator substrate The third substrate side wall is not electrically connected to one or both of the first substrate side wall and the second substrate side wall, and the third substrate side wall is the outer side surface of the chip package of the capacitive microphone device. The first surface insulator substrate is the upper surface or the lower surface of the chip package of the capacitive microphone device, and the second surface insulator substrate is the lower surface or the upper surface of the chip package of the capacitive microphone device. The electrostatic capacity type microphone according to any one of claims 8 to 15. 主基板の第1面(表面または上面)に開口し、第1面と反対の第2面(裏面または下面)に開口しない、少なくとも2つの隣接する凹部(第1凹部および第2凹部)を有し、前記主基板の上面(第1面)に付着した薄板基板を有する静電容量型マイクロホンであって、
隣接する2つの凹部を横方向(主基板の厚さ方向に対して略直角方向)に隔てる主基板側壁(第1基板側壁)(の側面)上に形成した導電体膜を一方の電極(第1基板側壁容量電極)とし、
前記第1基板側壁容量電極と前記隣接する凹部のうちの1つ(第1凹部)を挟んで対向し、前記第1基板側壁容量電極と電気的に導通しない主基板側壁(第2基板側壁)の側面上に形成した導電体膜を他方の対向電極(第2基板側壁容量電極)とし、これらの第1基板側壁容量電極および第2基板側壁容量電極の間の第1凹部空間を静電容量空間とし、
前記第1基板側壁容量電極が音波により振動し変位することにより前記第1凹部空間の静電容量が変化することを用いて音波を検出することを特徴とし、
さらに
第1基板側壁は、その上面が薄板基板に付着していること、および/または
第2基板側壁は、その上面が薄板基板に付着していること、
を特徴とする静電容量型マイクロホン。
Has at least two adjacent recesses (first recess and second recess) that open on the first surface (front surface or top surface) of the main substrate and do not open on the second surface (back surface or bottom surface) opposite to the first surface. And a capacitive microphone having a thin plate substrate attached to the upper surface (first surface) of the main substrate,
A conductive film formed on the side wall of the main substrate (side surface of the first substrate) that separates two adjacent concave portions in the horizontal direction (substantially perpendicular to the thickness direction of the main substrate) is formed on one electrode (first side). 1 substrate side wall capacitive electrode)
A main substrate side wall (second substrate side wall) that faces the first substrate side wall capacitor electrode across one of the adjacent recesses (first recess) and is not electrically connected to the first substrate side wall capacitor electrode. The conductive film formed on the side surface of the first electrode is used as the other counter electrode (second substrate side wall capacitor electrode), and the first recess space between the first substrate side wall capacitor electrode and the second substrate side wall capacitor electrode is electrostatic capacitance. Space,
The first substrate side wall capacitive electrode detects a sound wave using a change in capacitance of the first recess space due to vibration and displacement caused by the sound wave,
Further, the upper surface of the first substrate side wall is attached to the thin plate substrate, and / or the upper surface of the second substrate side wall is attached to the thin plate substrate,
Capacitance type microphone characterized by
主基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であることを特徴とする請求項17に記載の静電容量型マイクロホン。 18. The capacitive microphone according to claim 17, wherein the main substrate is a conductor substrate, a semiconductor substrate, an insulator substrate, or a composite substrate thereof. 薄板基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であることを特徴とする請求項17または請求項18に記載の静電容量型マイクロホン。 The capacitive microphone according to claim 17 or 18, wherein the thin plate substrate is a conductor substrate, a semiconductor substrate, an insulator substrate, or a composite substrate thereof. 主基板の厚みは2.0mm以下であり、好適には1.0mm以下であり、第1面第1面薄板の厚みは1.0mm以下であり、好適には0.5mm以下であり、第2面薄板の厚みは1.0mm以下であることを特徴とする請求項17〜19のいずれか1項に記載の静電容量型マイクロホン。 The thickness of the main substrate is 2.0 mm or less, preferably 1.0 mm or less, and the thickness of the first surface first surface thin plate is 1.0 mm or less, preferably 0.5 mm or less. The capacitive microphone according to any one of claims 17 to 19, wherein the thickness of the two-surface thin plate is 1.0 mm or less. 第1基板側壁の上面に付着した第1面絶縁体基板に形成したコンタクト孔を通じて第1面絶縁体基板上に形成した電極・配線と第1基板側壁とを電気的に接続し、
第2基板側壁の上面に付着した第1面絶縁体基板に形成したコンタクト孔を通じて第1面絶縁体基板上に形成した電極・配線と第2基板側壁とを電気的に接続することを特徴とする請求項17〜20のいずれか1項に記載の静電容量型マイクロホン。
Electrically connecting the electrode / wiring formed on the first surface insulator substrate and the first substrate side wall through a contact hole formed in the first surface insulator substrate attached to the upper surface of the first substrate side wall;
The electrode / wiring formed on the first surface insulator substrate is electrically connected to the second substrate side wall through a contact hole formed in the first surface insulator substrate attached to the upper surface of the second substrate side wall. The capacitance type microphone according to any one of claims 17 to 20.
第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状はn角形形状であり、ここでnは3以上の整数とし、各側面に対応して複数の第2基板側壁を有し、前記複数の第2基板側壁同士は電気的に接続していないとともに、第2貫通溝へ音波を導入することを特徴とする請求項17〜21のいずれか1項に記載の静電容量型マイクロホン。 It has a through groove (second through groove) surrounded by the first substrate side wall, and the outer cross-sectional shape of the first substrate side wall is an n-square shape, where n is an integer of 3 or more and corresponds to each side surface. The plurality of second substrate sidewalls, wherein the plurality of second substrate sidewalls are not electrically connected to each other, and a sound wave is introduced into the second through groove. The electrostatic capacity type microphone according to claim 1. 第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状は少なくとも1部が曲線形状であり、第2基板側壁の内側断面形状は前記第1基板側壁の外側断面形状と相似形状であることを特徴とする請求項17〜21のいずれか1項に記載の静電容量型マイクロホン。 There is a through groove (second through groove) surrounded by the first substrate side wall, and at least a part of the outer cross-sectional shape of the first substrate side wall is a curved shape, and the inner cross-sectional shape of the second substrate side wall is the first cross section. The capacitive microphone according to any one of claims 17 to 21, wherein the capacitance microphone has a shape similar to an outer cross-sectional shape of the substrate side wall. 第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状は円形形状または楕円形状であり、第2基板側壁の内側断面形状は前記第1基板側壁の外側断面形状と相似形状であることを特徴とする請求項17〜21のいずれか1項に記載の静電容量型マイクロホン。 The first substrate side wall has a through groove (second through groove) surrounded by the first substrate side wall, the outer cross-sectional shape of the first substrate side wall is circular or elliptical, and the inner cross-sectional shape of the second substrate side wall is the first substrate The capacitive microphone according to any one of claims 17 to 21, wherein the capacitance microphone has a shape similar to an outer cross-sectional shape of the side wall. 第1基板側壁および第2基板側壁を囲む第3基板側壁を有し、第3基板側壁の上面は第1面絶縁体基板に付着し、第3基板側壁の下面は第2面絶縁体基板に付着し、第3基板側壁は第1基板側壁および第2基板側壁のどちらか一方または両方と電気的に接続していないとともに、第3基板側壁は静電容量型マイクロホンデバイスのチップパッケージの外側側面となり、第1面絶縁体基板は静電容量型マイクロホンデバイスのチップパッケージの上面または下面となり、第2面絶縁体基板は静電容量型マイクロホンデバイスのチップパッケージの下面または上面となっていることを特徴とする請求項17〜24のいずれか1項に記載の静電容量型マイクロホン。 A third substrate side wall surrounding the first substrate side wall and the second substrate side wall; an upper surface of the third substrate side wall is attached to the first surface insulator substrate; and a lower surface of the third substrate side wall is attached to the second surface insulator substrate The third substrate side wall is not electrically connected to one or both of the first substrate side wall and the second substrate side wall, and the third substrate side wall is the outer side surface of the chip package of the capacitive microphone device. The first surface insulator substrate is the upper surface or the lower surface of the chip package of the capacitive microphone device, and the second surface insulator substrate is the lower surface or the upper surface of the chip package of the capacitive microphone device. The electrostatic capacity type microphone according to any one of claims 17 to 24 characterized by things. 主基板上に形成した絶縁性ポリマーの上面に開口した少なくとも2つの隣接する凹部(第1凹部および第2凹部)を有し、前記主基板の上面に付着した薄板基板を有する静電容量型マイクロホンであって、
隣接する2つの凹部を横方向(絶縁性ポリマーの厚さ方向に対して略直角方向)に隔てる絶縁性ポリマーの基板側壁(第1基板側壁)(の側面)上に形成した導電体膜を一方の電極(第1基板側壁容量電極)とし、
前記第1基板側壁容量電極と前記隣接する凹部のうちの1つ(第1凹部)を挟んで対向し、前記第1基板側壁容量電極と電気的に導通しない絶縁性ポリマーの基板側壁(第2基板側壁)の側面上に形成した導電体膜を他方の対向電極(第2基板側壁容量電極)とし、これらの第1基板側壁容量電極および第2基板側壁容量電極の間の第1凹部空間を静電容量空間とし、
前記第1基板側壁容量電極が音波により振動し変位することにより前記第1凹部空間の静電容量が変化することを用いて音波を検出することを特徴とし、
さらに
第1基板側壁は、その上面が薄板基板に付着していること、および/または
第2基板側壁は、その上面が薄板基板に付着していること、
を特徴とする静電容量型マイクロホン。
A capacitive microphone having at least two adjacent recesses (first recess and second recess) opened on the upper surface of an insulating polymer formed on the main substrate and having a thin plate substrate attached to the upper surface of the main substrate Because
A conductor film formed on the substrate side wall (side surface of the first substrate) of the insulating polymer that separates two adjacent concave portions in the lateral direction (substantially perpendicular to the thickness direction of the insulating polymer) Electrode (first substrate side wall capacitor electrode),
An insulating polymer substrate sidewall (second) that faces the first substrate sidewall capacitor electrode across one of the adjacent recesses (first recess) and is not electrically connected to the first substrate sidewall capacitor electrode. The conductive film formed on the side surface of the substrate side wall is used as the other counter electrode (second substrate side wall capacitor electrode), and the first recess space between the first substrate side wall capacitor electrode and the second substrate side wall capacitor electrode is defined as Capacitance space,
The first substrate side wall capacitive electrode detects a sound wave using a change in capacitance of the first recess space due to vibration and displacement caused by the sound wave,
Further, the upper surface of the first substrate side wall is attached to the thin plate substrate, and / or the upper surface of the second substrate side wall is attached to the thin plate substrate,
Capacitance type microphone characterized by
主基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であることを特徴とする請求項26に記載の静電容量型マイクロホン。 27. The capacitive microphone according to claim 26, wherein the main substrate is a conductor substrate, a semiconductor substrate, an insulator substrate, or a composite substrate thereof. 薄板基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であることを特徴とする請求項26または請求項27に記載の静電容量型マイクロホン。 28. The capacitive microphone according to claim 26 or 27, wherein the thin plate substrate is a conductor substrate, a semiconductor substrate, an insulator substrate, or a composite substrate thereof. 主基板の厚みは2.0mm以下であり、好適には1.0mm以下であり、薄板基板の厚みは1.0mm以下であり、好適には0.5mm以下であることを特徴とする請求項26〜28のいずれか1項に記載の静電容量型マイクロホン。 The thickness of the main substrate is 2.0 mm or less, preferably 1.0 mm or less, and the thickness of the thin plate substrate is 1.0 mm or less, preferably 0.5 mm or less. The capacitive microphone according to any one of 26 to 28. 絶縁性ポリマーの厚さは1.0mm以下であり、好適には0.5mm以下であることを特徴とする請求項26〜29のいずれか1項に記載の静電容量型マイクロホン。 30. The capacitive microphone according to claim 26, wherein the thickness of the insulating polymer is 1.0 mm or less, preferably 0.5 mm or less. 第1基板側壁の上面に付着した薄板基板に形成したコンタクト孔を通じて薄板基板上に形成した電極・配線と第1基板側壁の上面に形成した第1上面導電体膜配線と接続し、さらに前記第1上面導電体膜配線は第1基板側壁容量電極と電気的に接続し、
第2基板側壁の上面に付着した薄板基板に形成したコンタクト孔を通じて薄板基板上に形成した電極・配線と第2基板側壁の上面に形成した第2上面導電体膜配線と接続し、さらに前記第2上面導電体膜配線は第2基板側壁容量電極と電気的に接続していることを特徴とする請求項26〜30のいずれか1項に記載の静電容量型マイクロホン。
The electrode / wiring formed on the thin plate substrate and the first upper surface conductor film wiring formed on the upper surface of the first substrate side wall are connected through contact holes formed in the thin plate substrate attached to the upper surface of the first substrate side wall, and 1 upper surface conductor film wiring is electrically connected to the first substrate side wall capacitor electrode;
The electrode / wiring formed on the thin plate substrate and the second upper surface conductor film wiring formed on the upper surface of the second substrate side wall are connected through contact holes formed on the thin plate substrate attached to the upper surface of the second substrate side wall, and The capacitive microphone according to any one of claims 26 to 30, wherein the two upper surface conductor film wirings are electrically connected to the second substrate side wall capacitor electrode.
第1基板側壁によって囲まれた凹部(第2凹部)を有し、第1基板側壁の外側断面形状はn角形形状であり、ここでnは3以上の整数とし、各側面に対応して複数の第2基板側壁を有し、前記複数の第2基板側壁同士は電気的に接続していないとともに、第2凹部へ音波を導入することを特徴とする請求項26〜31のいずれか1項に記載の静電容量型マイクロホン。 The first substrate side wall has a concave portion (second concave portion) surrounded by the first substrate side wall, and the outer cross-sectional shape of the first substrate side wall is an n-gonal shape, where n is an integer of 3 or more and a plurality of numbers corresponding to each side surface. 32. The second substrate side wall according to claim 26, wherein the plurality of second substrate side walls are not electrically connected to each other, and a sound wave is introduced into the second recess. The capacitive microphone described in 1. 第1基板側壁によって囲まれた凹部(第2凹部)を有し、第1基板側壁の外側断面形状は少なくとも1部が曲線形状であり、第2基板側壁の内側断面形状は前記第1基板側壁の外側断面形状と相似形状であり、第2凹部へ音波を導入することを特徴とする請求項26〜31のいずれか1項に記載の静電容量型マイクロホン。 The first substrate side wall has a recess (second recess) surrounded by the first substrate side wall, and at least one part of the outer cross-sectional shape of the first substrate side wall is a curved shape, and the inner cross-sectional shape of the second substrate side wall is the first substrate side wall The capacitive microphone according to any one of claims 26 to 31, wherein the capacitive microphone has a shape similar to an outer cross-sectional shape of the first sound wave and introduces a sound wave into the second recess. 第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状は円形形状または楕円形状であることを特徴とする請求項26〜31のいずれか1項に記載の静電容量型マイクロホン。 32. The method according to claim 26, further comprising a through groove (second through groove) surrounded by the first substrate side wall, wherein an outer cross-sectional shape of the first substrate side wall is a circular shape or an elliptical shape. The capacitive microphone according to the item. 第1基板側壁および第2基板側壁を囲む第3基板側壁を有し、第3基板側壁の上面は薄板基板に付着し、第3基板側壁は第1基板側壁および第2基板側壁のどちらか一方または両方と電気的に接続していないとともに、第3基板側壁は静電容量型マイクロホンデバイスのチップパッケージの外側側面となり、薄板基板は静電容量型マイクロホンデバイスのチップパッケージの上面または下面となっていることを特徴とする請求項26〜34のいずれか1項に記載の静電容量型マイクロホン。 A third substrate side wall surrounding the first substrate side wall and the second substrate side wall; an upper surface of the third substrate side wall is attached to the thin substrate; and the third substrate side wall is one of the first substrate side wall and the second substrate side wall. Alternatively, the third substrate side wall is the outer side surface of the chip package of the capacitive microphone device, and the thin board is the upper surface or the lower surface of the chip package of the capacitive microphone device. 35. The capacitive microphone according to any one of claims 26 to 34, wherein: 主基板は半導体基板であり、主基板に形成された凹部(主凹部)に絶縁性ポリマーが形成されていることを特徴とする請求項26〜35のいずれか1項に記載の静電容量型マイクロホン。 36. The electrostatic capacitance type according to claim 26, wherein the main substrate is a semiconductor substrate, and an insulating polymer is formed in a recess (main recess) formed in the main substrate. Microphone. 凹部はインプリント法で形成されることを特徴とする請求項26〜36のいずれか1項に記載の静電容量型マイクロホン。 37. The capacitive microphone according to claim 26, wherein the recess is formed by an imprint method. 主基板上に形成した導電性ポリマーの上面に開口した少なくとも2つの隣接する凹部(第1凹部および第2凹部)を有し、前記主基板の上面に付着した薄板基板を有する静電容量型マイクロホンであって、
隣接する2つの凹部を横方向(導電性ポリマーの厚さ方向に対して略直角方向)に隔てる導電性ポリマーの基板側壁(第1基板側壁)(の側面)を一方の電極(第1基板側壁容量電極)とし、
前記第1基板側壁容量電極と前記隣接する凹部のうちの1つ(第1凹部)を挟んで対向し、前記第1基板側壁容量電極と電気的に導通しない導電性ポリマーの基板側壁(第2基板側壁)(の側面)を他方の対向電極(第2基板側壁容量電極)とし、これらの第1基板側壁容量電極および第2基板側壁容量電極の間の第1凹部空間を静電容量空間とし、
前記第1基板側壁容量電極が音波により振動し変位することにより前記第1凹部空間の静電容量が変化することを用いて音波を検出することを特徴とし、
さらに
第1基板側壁は、その上面が薄板基板に付着していること、および/または
第2基板側壁は、その上面が薄板基板に付着していること、
を特徴とする静電容量型マイクロホン。
A capacitive microphone having at least two adjacent recesses (first recess and second recess) opened on an upper surface of a conductive polymer formed on a main substrate and having a thin plate substrate attached to the upper surface of the main substrate Because
A conductive polymer substrate side wall (first substrate side wall) (side surface thereof) separating two adjacent concave portions in the lateral direction (a direction substantially perpendicular to the thickness direction of the conductive polymer) is one electrode (first substrate side wall). Capacitive electrode)
A substrate side wall (second layer) of a conductive polymer that faces the first substrate side wall capacitor electrode across one of the adjacent recesses (first recess) and is not electrically conductive with the first substrate side wall capacitor electrode. (Side wall of the substrate) is used as the other counter electrode (second substrate side wall capacitor electrode), and the first recess space between the first substrate side wall capacitor electrode and the second substrate side wall capacitor electrode is used as the capacitance space. ,
The first substrate side wall capacitive electrode detects a sound wave using a change in capacitance of the first recess space due to vibration and displacement caused by the sound wave,
Further, the upper surface of the first substrate side wall is attached to the thin plate substrate, and / or the upper surface of the second substrate side wall is attached to the thin plate substrate,
Capacitance type microphone characterized by
主基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であることを特徴とする請求項38に記載の静電容量型マイクロホン。 The capacitive microphone according to claim 38, wherein the main substrate is a conductor substrate, a semiconductor substrate, an insulator substrate, or a composite substrate thereof. 薄板基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であることを特徴とする請求項38または39に記載の静電容量型マイクロホン。 40. The capacitive microphone according to claim 38 or 39, wherein the thin plate substrate is a conductor substrate, a semiconductor substrate, an insulator substrate, or a composite substrate thereof. 主基板の厚みは2.0mm以下であり、好適には1.0mm以下であり、薄板基板の厚みは1.0mm以下であり、好適には0.5mm以下であることを特徴とする請求項38〜40のいずれか1項に記載の静電容量型マイクロホン。 The thickness of the main substrate is 2.0 mm or less, preferably 1.0 mm or less, and the thickness of the thin plate substrate is 1.0 mm or less, preferably 0.5 mm or less. The capacitive microphone according to any one of 38 to 40. 導電性ポリマーの厚さは1.0mm以下であり、好適には0.5mm以下であることを特徴とする請求項38〜41のいずれか1項に記載の静電容量型マイクロホン。 The capacitive microphone according to any one of claims 38 to 41, wherein the thickness of the conductive polymer is 1.0 mm or less, preferably 0.5 mm or less. 第1基板側壁の上面に付着した薄板基板に形成したコンタクト孔を通じて薄板基板上に形成した電極・配線と第1基板側壁の上面と接続し、
第2基板側壁の上面に付着した薄板基板に形成したコンタクト孔を通じて薄板基板上に形成した電極・配線と第2基板側壁の上面と接続していることを特徴とする請求項38〜42のいずれか1項に記載の静電容量型マイクロホン。
The electrode / wiring formed on the thin plate substrate is connected to the upper surface of the first substrate side wall through the contact hole formed on the thin plate substrate attached to the upper surface of the first substrate side wall,
The electrode / wiring formed on the thin plate substrate is connected to the upper surface of the second substrate side wall through a contact hole formed in the thin plate substrate attached to the upper surface of the second substrate side wall. The electrostatic capacity type microphone according to claim 1.
第1基板側壁によって囲まれた凹部(第2凹部)を有し、第1基板側壁の外側断面形状はn角形形状であり、ここでnは3以上の整数とし、各側面に対応して複数の第2基板側壁を有し、前記複数の第2基板側壁同士は電気的に接続していないとともに、第2凹部へ音波を導入することを特徴とする請求項38〜43のいずれか1項に記載の静電容量型マイクロホン。 The first substrate side wall has a concave portion (second concave portion) surrounded by the first substrate side wall, and the outer cross-sectional shape of the first substrate side wall is an n-gonal shape, where n is an integer of 3 or more and a plurality of numbers corresponding to each side surface. 44. The second substrate side wall according to claim 38, wherein the plurality of second substrate side walls are not electrically connected to each other and a sound wave is introduced into the second recess. The capacitive microphone described in 1. 第1基板側壁によって囲まれた凹部(第2凹部)を有し、第1基板側壁の外側断面形状は少なくとも1部が曲線形状であり、第2基板側壁の内側断面形状は前記第1基板側壁の外側断面形状と相似形状であり、第2凹部へ音波を導入することを特徴とする請求項38〜43のいずれか1項に記載の静電容量型マイクロホン。 The first substrate side wall has a recess (second recess) surrounded by the first substrate side wall, and at least one part of the outer cross-sectional shape of the first substrate side wall is a curved shape, and the inner cross-sectional shape of the second substrate side wall is the first substrate side wall 44. The electrostatic capacity type microphone according to claim 38, which has a shape similar to an outer cross-sectional shape of the first sound wave and introduces a sound wave into the second recess. 第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状は円形形状または楕円形状であることを特徴とする請求項38〜43のいずれか1項に記載の静電容量型マイクロホン。 44. The method according to claim 38, further comprising a through groove (second through groove) surrounded by the first substrate side wall, wherein an outer cross-sectional shape of the first substrate side wall is a circular shape or an elliptical shape. The capacitive microphone according to the item. 第1基板側壁および第2基板側壁を囲む第3基板側壁を有し、第3基板側壁の上面は薄板基板に付着し、第3基板側壁は第1基板側壁および第2基板側壁のどちらか一方または両方と電気的に接続していないとともに、第3基板側壁は静電容量型マイクロホンデバイスのチップパッケージの外側側面となり、薄板基板は静電容量型マイクロホンデバイスのチップパッケージの上面または下面となっていることを特徴とする請求項38〜46のいずれか1項に記載の静電容量型マイクロホン。 A third substrate side wall surrounding the first substrate side wall and the second substrate side wall; an upper surface of the third substrate side wall is attached to the thin substrate; and the third substrate side wall is one of the first substrate side wall and the second substrate side wall. Alternatively, the third substrate side wall is the outer side surface of the chip package of the capacitive microphone device, and the thin board is the upper surface or the lower surface of the chip package of the capacitive microphone device. 47. The capacitive microphone according to any one of claims 38 to 46, wherein: 主基板は半導体基板であり、主基板に形成された凹部(主凹部)に絶縁性ポリマーが形成されていることを特徴とする請求項38〜47のいずれか1項に記載の静電容量型マイクロホン。 The capacitive substrate according to any one of claims 38 to 47, wherein the main substrate is a semiconductor substrate, and an insulating polymer is formed in a concave portion (main concave portion) formed in the main substrate. Microphone. 凹部はインプリント法で形成されることを特徴とする請求項38〜48のいずれか1項に記載の静電容量型マイクロホン。
49. The capacitive microphone according to claim 38, wherein the recess is formed by an imprint method.
導電体基板および低濃度基板が接合された接合基板において、前記接合基板は導電体基板側の表面に開口した少なくとも2つの隣接する凹部(第1凹部および第2凹部)を有し、
前記凹部は接合基板の表面に対して略垂直方向(表面に垂直方向に対して±10度以下、好適には±5度以下、最適には±1度以下)に形成されており、
前記凹部の底部は導電体基板および低濃度基板の接合部を超えて低濃度基板側に存在し、
前記接合基板の上面に付着した薄板基板を有する静電容量型マイクロホンであって、
隣接する2つの凹部を横方向(接合基板の厚さ方向に対して略直角方向)に隔てる接合基板側壁(第1基板側壁)(の側面)を一方の電極(第1基板側壁容量電極)とし、
前記第1基板側壁容量電極と前記隣接する凹部のうちの1つ(第1凹部)を挟んで対向し、前記第1基板側壁容量電極と電気的に導通しない接合基板側壁(第2基板側壁)(の側面)を他方の対向電極(第2基板側壁容量電極)とし、これらの第1基板側壁容量電極および第2基板側壁容量電極の間の第1凹部空間を静電容量空間とし、
前記第1基板側壁容量電極が音波により振動し変位することにより前記第1凹部空間の静電容量が変化することを用いて音波を検出することを特徴とし、
さらに
第1基板側壁は、その上面が薄板基板に付着していること、および/または
第2基板側壁は、その上面が薄板基板に付着していること、
を特徴とする静電容量型マイクロホン。
In the bonded substrate in which the conductor substrate and the low concentration substrate are bonded, the bonded substrate has at least two adjacent recesses (first recess and second recess) opened on the surface on the conductor substrate side,
The recess is formed in a direction substantially perpendicular to the surface of the bonding substrate (± 10 degrees or less, preferably ± 5 degrees or less, optimally ± 1 degree or less with respect to the direction perpendicular to the surface),
The bottom of the recess exists on the low concentration substrate side beyond the junction of the conductor substrate and the low concentration substrate,
A capacitive microphone having a thin plate attached to the upper surface of the bonding substrate,
A bonding substrate side wall (first substrate side wall) (side surface thereof) separating two adjacent concave portions in the lateral direction (substantially perpendicular to the thickness direction of the bonding substrate) is defined as one electrode (first substrate side wall capacitor electrode). ,
A junction substrate side wall (second substrate side wall) that faces the first substrate side wall capacitor electrode across one of the adjacent recesses (first recess) and is not electrically connected to the first substrate side wall capacitor electrode. (Side surface) is the other counter electrode (second substrate sidewall capacitor electrode), and the first recess space between the first substrate sidewall capacitor electrode and the second substrate sidewall capacitor electrode is the capacitance space,
The first substrate side wall capacitive electrode detects a sound wave using a change in capacitance of the first recess space due to vibration and displacement caused by the sound wave,
Further, the upper surface of the first substrate side wall is attached to the thin plate substrate, and / or the upper surface of the second substrate side wall is attached to the thin plate substrate,
Capacitance type microphone characterized by
前記導電体基板は高濃度シリコン半導体基板(不純物濃度が1019/cm以上)であり、前記低濃度半導体基板は低濃度シリコン半導体基板(不純物濃度が1017/cm以下)であり、高濃度シリコン半導体基板の導電体型と低濃度シリコン半導体基板の導電体型は逆であることを特徴とする請求項50に記載の静電容量型マイクロホン。 The conductor substrate is a high-concentration silicon semiconductor substrate (impurity concentration of 10 19 / cm 3 or more), and the low-concentration semiconductor substrate is a low-concentration silicon semiconductor substrate (impurity concentration of 10 17 / cm 3 or less). 51. The capacitive microphone according to claim 50, wherein the conductive type of the concentration silicon semiconductor substrate and the conductive type of the low concentration silicon semiconductor substrate are opposite. 前記接合基板はエピタキシャル基板であり、低濃度シリコン半導体基板は高濃度シリコン半導体基板上にエピタキシャル成長して形成したエピ層であることを特徴とする請求項51に記載の静電容量型マイクロホン。 52. The capacitive microphone according to claim 51, wherein the bonding substrate is an epitaxial substrate, and the low-concentration silicon semiconductor substrate is an epitaxial layer formed by epitaxial growth on the high-concentration silicon semiconductor substrate. 接合された導電体基板および低濃度基板が接合された接合基板において、導電体基板および低濃度基板の間に絶縁体膜が介在し、前記接合基板は導電体基板側の表面に開口した少なくとも2つの隣接する凹部(第1凹部および第2凹部)を有し、
前記凹部は接合基板の表面に対して略垂直方向(表面に垂直方向に対して±10度以下、好適には±5度以下、最適には±1度以下)に形成されており、
前記凹部の底部は導電体基板を超えて絶縁体膜または低濃度基板側に存在し、
前記接合基板の上面に付着した薄板基板を有する静電容量型マイクロホンであって、
隣接する2つの凹部を横方向(接合基板の厚さ方向に対して略垂直方向)に隔てる接合基板側壁(第1基板側壁)(の側面)を一方の電極(第1基板側壁容量電極)とし、
前記第1基板側壁容量電極と前記隣接する凹部のうちの1つ(第1凹部)を挟んで対向し、前記第1基板側壁容量電極と電気的に導通しない接合基板側壁(第2基板側壁)(の側面)を他方の対向電極(第2基板側壁容量電極)とし、これらの第1基板側壁容量電極および第2基板側壁容量電極の間の第1凹部空間を静電容量空間とし、
前記第1基板側壁容量電極が音波により振動し変位することにより前記第1凹部空間の静電容量が変化することを用いて音波を検出することを特徴とし、
さらに
第1基板側壁は、その上面が薄板基板に付着していること、および/または
第2基板側壁は、その上面が薄板基板に付着していること、
を特徴とする静電容量型マイクロホン。
In the bonded substrate in which the bonded conductive substrate and the low concentration substrate are bonded, an insulating film is interposed between the conductive substrate and the low concentration substrate, and the bonded substrate is open at least on the surface on the conductive substrate side. Two adjacent recesses (first recess and second recess),
The recess is formed in a direction substantially perpendicular to the surface of the bonding substrate (± 10 degrees or less, preferably ± 5 degrees or less, optimally ± 1 degree or less with respect to the direction perpendicular to the surface),
The bottom of the recess exists on the insulator film or low concentration substrate side beyond the conductor substrate,
A capacitive microphone having a thin plate attached to the upper surface of the bonding substrate,
A bonding substrate side wall (first substrate side wall) that separates two adjacent concave portions in the lateral direction (substantially perpendicular to the thickness direction of the bonding substrate) is defined as one electrode (first substrate side wall capacitor electrode). ,
A junction substrate side wall (second substrate side wall) that faces the first substrate side wall capacitor electrode across one of the adjacent recesses (first recess) and is not electrically connected to the first substrate side wall capacitor electrode. (Side surface) is the other counter electrode (second substrate sidewall capacitor electrode), and the first recess space between the first substrate sidewall capacitor electrode and the second substrate sidewall capacitor electrode is the capacitance space,
The first substrate side wall capacitive electrode detects a sound wave using a change in capacitance of the first recess space due to vibration and displacement caused by the sound wave,
Further, the upper surface of the first substrate side wall is attached to the thin plate substrate, and / or the upper surface of the second substrate side wall is attached to the thin plate substrate,
Capacitance type microphone characterized by
接合基板の厚みは2.0mm以下であり、好適には1.0mm以下であり、薄板基板の厚みは1.0mm以下であり、好適には0.5mm以下であることを特徴とする請求項50〜53のいずれか1項に記載の静電容量型マイクロホン。 The thickness of the bonded substrate is 2.0 mm or less, preferably 1.0 mm or less, and the thickness of the thin plate substrate is 1.0 mm or less, preferably 0.5 mm or less. The capacitive microphone according to any one of 50 to 53. 導電体基板の厚さは1.0mm以下であり、好適には0.5mm以下であることを特徴とする請求項50〜54のいずれか1項に記載の静電容量型マイクロホン。 55. The capacitive microphone according to any one of claims 50 to 54, wherein a thickness of the conductor substrate is 1.0 mm or less, preferably 0.5 mm or less. 第1基板側壁の上面に付着した薄板基板に形成したコンタクト孔を通じて薄板基板上に形成した電極・配線と第1基板側壁の上面と接続し、
第2基板側壁の上面に付着した薄板基板に形成したコンタクト孔を通じて薄板基板上に形成した電極・配線と第2基板側壁の上面と接続していることを特徴とする請求項50〜55のいずれか1項に記載の静電容量型マイクロホン。
The electrode / wiring formed on the thin plate substrate is connected to the upper surface of the first substrate side wall through the contact hole formed on the thin plate substrate attached to the upper surface of the first substrate side wall,
The electrode / wiring formed on the thin plate substrate is connected to the upper surface of the second substrate side wall through a contact hole formed on the thin plate substrate attached to the upper surface of the second substrate side wall. The electrostatic capacity type microphone according to claim 1.
第1基板側壁によって囲まれた凹部(第2凹部)を有し、第1基板側壁の外側断面形状はn角形形状であり、ここでnは3以上の整数とし、各側面に対応して複数の第2基板側壁を有し、前記複数の第2基板側壁同士は電気的に接続していないとともに、第2凹部へ音波を導入することを特徴とする請求項50〜56のいずれか1項に記載の静電容量型マイクロホン。 The first substrate side wall has a concave portion (second concave portion) surrounded by the first substrate side wall, and the outer cross-sectional shape of the first substrate side wall is an n-gonal shape, where n is an integer of 3 or more and a plurality of numbers corresponding to each side surface. 57. The second substrate side wall according to claim 50, wherein the plurality of second substrate side walls are not electrically connected to each other, and a sound wave is introduced into the second recess. The capacitive microphone described in 1. 第1基板側壁によって囲まれた凹部(第2凹部)を有し、第1基板側壁の外側断面形状は少なくとも1部が曲線形状であり、第2基板側壁の内側断面形状は前記第1基板側壁の外側断面形状と相似形状であり、第2凹部へ音波を導入することを特徴とする請求項50〜56のいずれか1項に記載の静電容量型マイクロホン。 The first substrate side wall has a recess (second recess) surrounded by the first substrate side wall, and at least one part of the outer cross-sectional shape of the first substrate side wall is a curved shape, and the inner cross-sectional shape of the second substrate side wall is the first substrate side wall 57. The capacitive microphone according to any one of claims 50 to 56, which has a shape similar to an outer cross-sectional shape of the first sound wave and introduces a sound wave into the second recess. 第1基板側壁によって囲まれた貫通溝(第2凹部)を有し、第1基板側壁の外側断面形状は円形形状または楕円形状であることを特徴とする請求項50〜56のいずれか1項に記載の静電容量型マイクロホン。 57. The method according to claim 50, further comprising a through groove (second recess) surrounded by the first substrate side wall, wherein an outer cross-sectional shape of the first substrate side wall is a circular shape or an elliptical shape. The capacitive microphone described in 1. 第1基板側壁および第2基板側壁を囲む第3基板側壁を有し、第3基板側壁の上面は薄板基板に付着し、第3基板側壁は第1基板側壁および第2基板側壁のどちらか一方または両方と電気的に接続していないとともに、第3基板側壁は静電容量型マイクロホンデバイスのチップパッケージの外側側面となり、薄板基板は静電容量型マイクロホンデバイスのチップパッケージの上面または下面となっていることを特徴とする請求項50〜59のいずれか1項に記載の静電容量型マイクロホン。 A third substrate side wall surrounding the first substrate side wall and the second substrate side wall; an upper surface of the third substrate side wall is attached to the thin substrate; and the third substrate side wall is one of the first substrate side wall and the second substrate side wall. Alternatively, the third substrate side wall is the outer side surface of the chip package of the capacitive microphone device, and the thin board is the upper surface or the lower surface of the chip package of the capacitive microphone device. 60. The capacitive microphone according to any one of claims 50 to 59, wherein: 上面および下面に貫通する少なくとも2つの溝(貫通溝または貫通孔)空間を有する導電体基板、前記導電体基板の上面(第1面)に付着した絶縁体基板(第1面絶縁体基板)および前記導電体基板の下面(第2面)に付着した絶縁体基板(第2面絶縁体基板)から構成されることを特徴とする静電容量型センサであって、
隣接する2つの貫通溝(第1貫通溝および第2貫通溝)を横方向(導電体基板の厚さ方向に対して略直角方向)に隔てる導電体基板を一方の電極(第1基板側壁容量電極)とし、
前記第1基板側壁容量電極と前記隣接する貫通溝のうちの1つ(第1貫通溝)を挟んで対向し、前記第1基板側壁容量電極と電気的に導通しない導電体基板の側壁を他方の対向電極(第2基板側壁容量電極)とし、これらの第1基板側壁容量電極および第2基板側壁容量電極の間の第1貫通溝(空間)を静電容量空間とし、
前記第1基板側壁容量電極が力量(加速度、角速度、または圧力等)により振動し変位することにより前記第1貫通溝空間の静電容量が変化することを用いて力量(加速度、角速度、または圧力等)を検出することを特徴とし、さらに
第1基板側壁容量電極は、その上面が第1面絶縁体基板に付着、および/またはその下面が第2面絶縁体基板に付着していること、および/または
第2基板側壁容量電極は、その上面が第1面絶縁体基板に付着、および/またはその下面が第2面絶縁体基板に付着していること、を特徴とする、静電容量型力量センサ。
A conductor substrate having at least two grooves (through grooves or through holes) penetrating the upper surface and the lower surface, an insulator substrate (first surface insulator substrate) attached to the upper surface (first surface) of the conductor substrate, and A capacitive sensor comprising an insulator substrate (second surface insulator substrate) attached to a lower surface (second surface) of the conductor substrate,
The conductive substrate that separates two adjacent through grooves (first through groove and second through groove) in the lateral direction (substantially perpendicular to the thickness direction of the conductive substrate) is one electrode (first substrate side wall capacitance). Electrode),
The first substrate side wall capacitor electrode is opposed to one of the adjacent through grooves (first through groove), and the other side wall of the conductive substrate that is not electrically connected to the first substrate side wall capacitor electrode is the other side. A counter electrode (second substrate side wall capacitor electrode), and a first through groove (space) between the first substrate side wall capacitor electrode and the second substrate side wall capacitor electrode as a capacitance space,
The first substrate side wall capacitive electrode vibrates and displaces by force (acceleration, angular velocity, pressure, etc.), and the capacitance (acceleration, angular velocity, or pressure) changes by changing the capacitance of the first through groove space. And the first substrate side wall capacitor electrode has an upper surface attached to the first surface insulator substrate and / or a lower surface attached to the second surface insulator substrate, And / or the second substrate side wall capacitor electrode has an upper surface attached to the first surface insulator substrate and / or a lower surface attached to the second surface insulator substrate. Mold force sensor.
導電体基板の厚みは2.0mm以下であり、好適には1.0mm以下であり、第1面絶縁体基板の厚みは1.0mm以下であり、好適には0.5mm以下であり、第2面絶縁体基板の厚みは1.0mm以下であることを特徴とする請求項61に記載の静電容量型力量センサ。 The thickness of the conductor substrate is 2.0 mm or less, preferably 1.0 mm or less, and the thickness of the first surface insulator substrate is 1.0 mm or less, preferably 0.5 mm or less. 62. A capacitive force sensor according to claim 61, wherein the thickness of the two-sided insulating substrate is 1.0 mm or less. 第1基板側壁の上面に付着した第1面絶縁体基板に形成したコンタクト孔を通じて第1面絶縁体基板上に形成した電極・配線と第1基板側壁とを電気的に接続し、
第2基板側壁の上面に付着した第1面絶縁体基板に形成したコンタクト孔を通じて第1面絶縁体基板上に形成した電極・配線と第2基板側壁とを電気的に接続することを特徴とする請求項61または62に記載の静電容量型力量センサ。
Electrically connecting the electrode / wiring formed on the first surface insulator substrate and the first substrate side wall through a contact hole formed in the first surface insulator substrate attached to the upper surface of the first substrate side wall;
The electrode / wiring formed on the first surface insulator substrate is electrically connected to the second substrate side wall through a contact hole formed in the first surface insulator substrate attached to the upper surface of the second substrate side wall. The capacitive force sensor according to claim 61 or 62.
第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状はn角形形状であり、ここでnは3以上の整数とし、各側面に対応して複数の第2基板側壁を有し、前記複数の第2基板側壁同士は電気的に接続していないとともに、第2貫通溝へ力量(加速度、角速度、または圧力等)を導入することを特徴とする請求項61〜63のいずれか1項に記載の静電容量型力量センサ。 It has a through groove (second through groove) surrounded by the first substrate side wall, and the outer cross-sectional shape of the first substrate side wall is an n-square shape, where n is an integer of 3 or more and corresponds to each side surface. A plurality of second substrate side walls, the plurality of second substrate side walls are not electrically connected to each other, and force (acceleration, angular velocity, pressure, or the like) is introduced into the second through groove. The capacitive force sensor according to any one of claims 61 to 63. 第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状は少なくとも1部が曲線形状であり、第2基板側壁の内側断面形状は前記第1基板側壁の外側断面形状と相似形状であることを特徴とする請求項61〜63のいずれか1項に記載の静電容量型力量センサ。 There is a through groove (second through groove) surrounded by the first substrate side wall, and at least a part of the outer cross-sectional shape of the first substrate side wall is a curved shape, and the inner cross-sectional shape of the second substrate side wall is the first cross section. The capacitance type force sensor according to any one of claims 61 to 63, wherein the capacitance type force sensor has a shape similar to an outer cross-sectional shape of the substrate side wall. 第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状は円形形状または楕円形状であり、第2基板側壁の内側断面形状は前記第1基板側壁の外側断面形状と相似形状であることを特徴とする請求項61〜63のいずれか1項に記載の静電容量型力量センサ。 The first substrate side wall has a through groove (second through groove) surrounded by the first substrate side wall, the outer cross-sectional shape of the first substrate side wall is circular or elliptical, and the inner cross-sectional shape of the second substrate side wall is the first substrate The capacitive force sensor according to any one of claims 61 to 63, wherein the capacitance type force sensor has a shape similar to an outer cross-sectional shape of the side wall. 第1基板側壁および第2基板側壁を囲む第3基板側壁を有し、第3基板側壁の上面は第1面絶縁体基板に付着し、第3基板側壁の下面は第2面絶縁体基板に付着し、第3基板側壁は第1基板側壁および第2基板側壁のどちらか一方または両方と電気的に接続していないとともに、第3基板側壁は静電容量型力量センサデバイスのチップパッケージの外側側面となり、第1面絶縁体基板は静電容量型力量センサデバイスのチップパッケージの上面または下面となり、第2面絶縁体基板は静電容量型力量センサデバイスのチップパッケージの下面または上面となっていることを特徴とする請求項61〜66のいずれか1項に記載の静電容量型力量センサ。 A third substrate side wall surrounding the first substrate side wall and the second substrate side wall; an upper surface of the third substrate side wall is attached to the first surface insulator substrate; and a lower surface of the third substrate side wall is attached to the second surface insulator substrate The third substrate sidewall is not electrically connected to one or both of the first substrate sidewall and the second substrate sidewall, and the third substrate sidewall is outside the chip package of the capacitive force sensor device. The first surface insulator substrate becomes the upper surface or the lower surface of the chip package of the capacitive force sensor device, and the second surface insulator substrate becomes the lower surface or the upper surface of the chip package of the capacitance force sensor device. The capacitive force sensor according to any one of claims 61 to 66, wherein: 上面および下面に貫通する少なくとも2つの溝(貫通溝または貫通孔)空間を有する主基板、前記主基板の上面(第1面)に付着した薄板基板(第1面薄板)および前記主基板の下面(第2面)に付着した薄板基板(第2面薄板)から構成されることを特徴とする静電容量型力量センサであって、
隣接する2つの貫通溝(第1貫通溝および第2貫通溝)を横方向(主基板の厚さ方向に対して略直角方向)に隔てる主基板側壁(第1基板側壁)(の側面)上に形成した導電体膜を一方の電極(第1基板側壁容量電極)とし、
前記第1基板側壁容量電極と前記隣接する貫通溝のうちの1つ(第1貫通溝)を挟んで対向し、前記第1基板側壁容量電極と電気的に導通しない主基板側壁(第2基板側壁)の側面上に形成した導電体膜を他方の対向電極(第2基板側壁容量電極)とし、これらの第1基板側壁容量電極および第2基板側壁容量電極の間の第1貫通溝空間を静電容量空間とし、
前記第1基板側壁容量電極が力量(加速度、角速度、または圧力等)により振動し変位することにより前記第1貫通溝空間の静電容量が変化することを用いて力量(加速度、角速度、または圧力等)を検出することを特徴とし、さらに
第1基板側壁は、その上面が第1面薄板に付着、その下面が第2面薄板に付着していること、および/または
第2基板側壁は、その上面が第1面薄板に付着、その下面が第2面薄板に付着していること、
を特徴とする静電容量型力量センサ。
A main substrate having at least two grooves (through grooves or through holes) penetrating the upper surface and the lower surface, a thin substrate (first surface thin plate) attached to the upper surface (first surface) of the main substrate, and a lower surface of the main substrate A capacitive force sensor comprising a thin plate substrate (second surface thin plate) attached to (second surface),
On the main substrate side wall (first substrate side wall) (side surface) that separates two adjacent through grooves (first through groove and second through groove) in the lateral direction (substantially perpendicular to the thickness direction of the main substrate) The conductive film formed on the electrode is one electrode (first substrate side wall capacitor electrode),
A main substrate side wall (second substrate) that faces the first substrate side wall capacitor electrode across one of the adjacent through grooves (first through groove) and is not electrically connected to the first substrate side wall capacitor electrode. The conductive film formed on the side surface of the side wall is used as the other counter electrode (second substrate side wall capacitor electrode), and a first through groove space between the first substrate side wall capacitor electrode and the second substrate side wall capacitor electrode is formed. Capacitance space,
The force (acceleration, angular velocity, or pressure) is determined by changing the capacitance of the first through-groove space as the first substrate side wall capacitive electrode is vibrated and displaced by force (acceleration, angular velocity, pressure, etc.). And the first substrate side wall has an upper surface attached to the first surface thin plate, a lower surface attached to the second surface thin plate, and / or the second substrate side wall, The upper surface is attached to the first surface thin plate, the lower surface is attached to the second surface thin plate,
Capacitance type force sensor characterized by.
主基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であることを特徴とする請求項68に記載の静電容量型力量センサ。 69. The capacitive force sensor according to claim 68, wherein the main substrate is a conductor substrate, a semiconductor substrate, an insulator substrate, or a composite substrate thereof. 第1面薄板は絶縁体基板であり、および/または第2面薄板は絶縁体基板であることを特徴とする請求項68または69に記載の静電容量型力量センサ。 70. The capacitive force sensor according to claim 68 or 69, wherein the first surface thin plate is an insulator substrate and / or the second surface thin plate is an insulator substrate. 主基板の厚みは2.0mm以下であり、好適には1.0mm以下であり、第1面第1面薄板の厚みは1.0mm以下であり、好適には0.5mm以下であり、第2面薄板の厚みは1.0mm以下であることを特徴とする請求項68〜70のいずれか1項に記載の静電容量型力量センサ。 The thickness of the main substrate is 2.0 mm or less, preferably 1.0 mm or less, and the thickness of the first surface first surface thin plate is 1.0 mm or less, preferably 0.5 mm or less. The capacitance type force sensor according to any one of claims 68 to 70, wherein a thickness of the two-surface thin plate is 1.0 mm or less. 第1基板側壁の上面に付着した第1面絶縁体基板に形成したコンタクト孔を通じて第1面絶縁体基板上に形成した電極・配線と第1基板側壁とを電気的に接続し、
第2基板側壁の上面に付着した第1面絶縁体基板に形成したコンタクト孔を通じて第1面絶縁体基板上に形成した電極・配線と第2基板側壁とを電気的に接続することを特徴とする請求項68〜71のいずれか1項に記載の静電容量型力量センサ。
Electrically connecting the electrode / wiring formed on the first surface insulator substrate and the first substrate side wall through a contact hole formed in the first surface insulator substrate attached to the upper surface of the first substrate side wall;
The electrode / wiring formed on the first surface insulator substrate is electrically connected to the second substrate side wall through a contact hole formed in the first surface insulator substrate attached to the upper surface of the second substrate side wall. The capacitive force sensor according to any one of claims 68 to 71.
第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状はn角形形状であり、ここでnは3以上の整数とし、各側面に対応して複数の第2基板側壁を有し、前記複数の第2基板側壁同士は電気的に接続していないとともに、第2貫通溝へ力量(加速度、角速度、または圧力等)を導入することを特徴とする請求項68〜72のいずれか1項に記載の静電容量型力量センサ。 It has a through groove (second through groove) surrounded by the first substrate side wall, and the outer cross-sectional shape of the first substrate side wall is an n-square shape, where n is an integer of 3 or more and corresponds to each side surface. A plurality of second substrate side walls, the plurality of second substrate side walls are not electrically connected to each other, and force (acceleration, angular velocity, pressure, or the like) is introduced into the second through groove. The capacitive force sensor according to any one of claims 68 to 72. 第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状は少なくとも1部が曲線形状であり、第2基板側壁の内側断面形状は前記第1基板側壁の外側断面形状と相似形状であることを特徴とする請求項68〜72のいずれか1項に記載の静電容量型力量センサ。 There is a through groove (second through groove) surrounded by the first substrate side wall, and at least a part of the outer cross-sectional shape of the first substrate side wall is a curved shape, and the inner cross-sectional shape of the second substrate side wall is the first cross section. The capacitance type force sensor according to any one of claims 68 to 72, wherein the capacitance type force sensor has a shape similar to an outer cross-sectional shape of a substrate side wall. 第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状は円形形状または楕円形状であり、第2基板側壁の内側断面形状は前記第1基板側壁の外側断面形状と相似形状であることを特徴とする請求項68〜72のいずれか1項に記載の静電容量型力量センサ。 The first substrate side wall has a through groove (second through groove) surrounded by the first substrate side wall, the outer cross-sectional shape of the first substrate side wall is circular or elliptical, and the inner cross-sectional shape of the second substrate side wall is the first substrate The capacitance type force sensor according to any one of claims 68 to 72, wherein the capacitance type force sensor has a shape similar to an outer cross-sectional shape of the side wall. 第1基板側壁および第2基板側壁を囲む第3基板側壁を有し、第3基板側壁の上面は第1面絶縁体基板に付着し、第3基板側壁の下面は第2面絶縁体基板に付着し、第3基板側壁は第1基板側壁および第2基板側壁のどちらか一方または両方と電気的に接続していないとともに、第3基板側壁は静電容量型力量センサデバイスのチップパッケージの外側側面となり、第1面絶縁体基板は静電容量型力量センサデバイスのチップパッケージの上面または下面となり、第2面絶縁体基板は静電容量型力量センサデバイスのチップパッケージの下面または上面となっていることを特徴とする請求項68〜75のいずれか1項に記載の静電容量型力量センサ。 A third substrate side wall surrounding the first substrate side wall and the second substrate side wall; an upper surface of the third substrate side wall is attached to the first surface insulator substrate; and a lower surface of the third substrate side wall is attached to the second surface insulator substrate The third substrate sidewall is not electrically connected to one or both of the first substrate sidewall and the second substrate sidewall, and the third substrate sidewall is outside the chip package of the capacitive force sensor device. The first surface insulator substrate becomes the upper surface or the lower surface of the chip package of the capacitive force sensor device, and the second surface insulator substrate becomes the lower surface or the upper surface of the chip package of the capacitance force sensor device. The capacitive force sensor according to any one of claims 68 to 75, wherein: 主基板の第1面(表面または上面)に開口し、第1面と反対の第2面(裏面または下面)に開口しない、少なくとも2つの隣接する凹部(第1凹部および第2凹部)を有し、前記主基板の上面(第1面)に付着した薄板基板を有する静電容量型力量センサであって、
隣接する2つの凹部を横方向(主基板の厚さ方向に対して略直角方向)に隔てる主基板側壁(第1基板側壁)(の側面)上に形成した導電体膜を一方の電極(第1基板側壁容量電極)とし、
前記第1基板側壁容量電極と前記隣接する凹部のうちの1つ(第1凹部)を挟んで対向し、前記第1基板側壁容量電極と電気的に導通しない主基板側壁(第2基板側壁)の側面上に形成した導電体膜を他方の対向電極(第2基板側壁容量電極)とし、これらの第1基板側壁容量電極および第2基板側壁容量電極の間の第1凹部空間を静電容量空間とし、
前記第1基板側壁容量電極が力量(加速度、角速度、または圧力等)により振動し変位することにより前記第1凹部空間の静電容量が変化することを用いて力量(加速度、角速度、または圧力等)を検出することを特徴とし、
さらに
第1基板側壁は、その上面が薄板基板に付着していること、および/または
第2基板側壁は、その上面が薄板基板に付着していること、
を特徴とする静電容量型力量センサ。
Has at least two adjacent recesses (first recess and second recess) that open on the first surface (front surface or top surface) of the main substrate and do not open on the second surface (back surface or bottom surface) opposite to the first surface. A capacitive force sensor having a thin plate attached to the upper surface (first surface) of the main substrate,
A conductive film formed on the side wall of the main substrate (side surface of the first substrate) that separates two adjacent concave portions in the horizontal direction (substantially perpendicular to the thickness direction of the main substrate) is formed on one electrode (first side). 1 substrate side wall capacitive electrode)
A main substrate side wall (second substrate side wall) that faces the first substrate side wall capacitor electrode across one of the adjacent recesses (first recess) and is not electrically connected to the first substrate side wall capacitor electrode. The conductive film formed on the side surface of the first electrode is used as the other counter electrode (second substrate side wall capacitor electrode), and the first recess space between the first substrate side wall capacitor electrode and the second substrate side wall capacitor electrode is electrostatic capacitance. Space,
The first substrate side wall capacitor electrode vibrates and displaces by force (acceleration, angular velocity, pressure, etc.), and the capacitance (acceleration, angular velocity, pressure, etc.) changes by changing the capacitance of the first recess space. )
Further, the upper surface of the first substrate side wall is attached to the thin plate substrate, and / or the upper surface of the second substrate side wall is attached to the thin plate substrate,
Capacitance type force sensor characterized by.
主基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であることを特徴とする請求項77に記載の静電容量型力量センサ。 78. The capacitive force sensor according to claim 77, wherein the main substrate is a conductor substrate, a semiconductor substrate, an insulator substrate, or a composite substrate thereof. 薄板基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であることを特徴とする請求項77または請求項78に記載の静電容量型力量センサ。 79. The capacitive force sensor according to claim 77 or 78, wherein the thin plate substrate is a conductor substrate, a semiconductor substrate, an insulator substrate, or a composite substrate thereof. 主基板の厚みは2.0mm以下であり、好適には1.0mm以下であり、第1面第1面薄板の厚みは1.0mm以下であり、好適には0.5mm以下であり、第2面薄板の厚みは1.0mm以下であることを特徴とする請求項77〜79のいずれか1項に記載の静電容量型力量センサ。 The thickness of the main substrate is 2.0 mm or less, preferably 1.0 mm or less, and the thickness of the first surface first surface thin plate is 1.0 mm or less, preferably 0.5 mm or less. The capacitance type force sensor according to any one of claims 77 to 79, wherein the thickness of the two-sided thin plate is 1.0 mm or less. 第1基板側壁の上面に付着した第1面絶縁体基板に形成したコンタクト孔を通じて第1面絶縁体基板上に形成した電極・配線と第1基板側壁とを電気的に接続し、
第2基板側壁の上面に付着した第1面絶縁体基板に形成したコンタクト孔を通じて第1面絶縁体基板上に形成した電極・配線と第2基板側壁とを電気的に接続することを特徴とする請求項77〜80のいずれか1項に記載の静電容量型力量センサ。
Electrically connecting the electrode / wiring formed on the first surface insulator substrate and the first substrate side wall through a contact hole formed in the first surface insulator substrate attached to the upper surface of the first substrate side wall;
The electrode / wiring formed on the first surface insulator substrate is electrically connected to the second substrate side wall through a contact hole formed in the first surface insulator substrate attached to the upper surface of the second substrate side wall. The capacitive force sensor according to any one of claims 77 to 80.
第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状はn角形形状であり、ここでnは3以上の整数とし、各側面に対応して複数の第2基板側壁を有し、前記複数の第2基板側壁同士は電気的に接続していないとともに、第2貫通溝へ力量(加速度、角速度、または圧力等)を導入することを特徴とする請求項77〜81のいずれか1項に記載の静電容量型力量センサ。 It has a through groove (second through groove) surrounded by the first substrate side wall, and the outer cross-sectional shape of the first substrate side wall is an n-square shape, where n is an integer of 3 or more and corresponds to each side surface. A plurality of second substrate side walls, the plurality of second substrate side walls are not electrically connected to each other, and force (acceleration, angular velocity, pressure, or the like) is introduced into the second through groove. The capacitive force sensor according to any one of claims 77 to 81. 第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状は少なくとも1部が曲線形状であり、第2基板側壁の内側断面形状は前記第1基板側壁の外側断面形状と相似形状であることを特徴とする請求項77〜81のいずれか1項に記載の静電容量型力量センサ。 There is a through groove (second through groove) surrounded by the first substrate side wall, and at least a part of the outer cross-sectional shape of the first substrate side wall is a curved shape, and the inner cross-sectional shape of the second substrate side wall is the first cross section. The capacitance type force sensor according to any one of claims 77 to 81, wherein the capacitance type force sensor has a shape similar to an outer cross-sectional shape of a substrate side wall. 第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状は円形形状または楕円形状であり、第2基板側壁の内側断面形状は前記第1基板側壁の外側断面形状と相似形状であることを特徴とする請求項77〜81のいずれか1項に記載の静電容量型力量センサ。 The first substrate side wall has a through groove (second through groove) surrounded by the first substrate side wall, the outer cross-sectional shape of the first substrate side wall is circular or elliptical, and the inner cross-sectional shape of the second substrate side wall is the first substrate The capacitance type force sensor according to any one of claims 77 to 81, wherein the capacitance type force sensor is similar to an outer cross-sectional shape of the side wall. 第1基板側壁および第2基板側壁を囲む第3基板側壁を有し、第3基板側壁の上面は第1面絶縁体基板に付着し、第3基板側壁の下面は第2面絶縁体基板に付着し、第3基板側壁は第1基板側壁および第2基板側壁のどちらか一方または両方と電気的に接続していないとともに、第3基板側壁は静電容量型力量センサデバイスのチップパッケージの外側側面となり、第1面絶縁体基板は静電容量型力量センサデバイスのチップパッケージの上面または下面となり、第2面絶縁体基板は静電容量型力量センサデバイスのチップパッケージの下面または上面となっていることを特徴とする請求項77〜84のいずれか1項に記載の静電容量型力量センサ。 A third substrate side wall surrounding the first substrate side wall and the second substrate side wall; an upper surface of the third substrate side wall is attached to the first surface insulator substrate; and a lower surface of the third substrate side wall is attached to the second surface insulator substrate The third substrate sidewall is not electrically connected to one or both of the first substrate sidewall and the second substrate sidewall, and the third substrate sidewall is outside the chip package of the capacitive force sensor device. The first surface insulator substrate becomes the upper surface or the lower surface of the chip package of the capacitive force sensor device, and the second surface insulator substrate becomes the lower surface or the upper surface of the chip package of the capacitance force sensor device. 85. The capacitive force sensor according to any one of claims 77 to 84, wherein: 主基板上に形成した絶縁性ポリマーの上面に開口した少なくとも2つの隣接する凹部(第1凹部および第2凹部)を有し、前記主基板の上面に付着した薄板基板を有する静電容量型力量センサであって、
隣接する2つの凹部を横方向(絶縁性ポリマーの厚さ方向に対して略直角方向)に隔てる絶縁性ポリマーの基板側壁(第1基板側壁)(の側面)上に形成した導電体膜を一方の電極(第1基板側壁容量電極)とし、
前記第1基板側壁容量電極と前記隣接する凹部のうちの1つ(第1凹部)を挟んで対向し、前記第1基板側壁容量電極と電気的に導通しない絶縁性ポリマーの基板側壁(第2基板側壁)の側面上に形成した導電体膜を他方の対向電極(第2基板側壁容量電極)とし、これらの第1基板側壁容量電極および第2基板側壁容量電極の間の第1凹部空間を静電容量空間とし、
前記第1基板側壁容量電極が力量(加速度、角速度、または圧力等)により振動し変位することにより前記第1凹部空間の静電容量が変化することを用いて力量(加速度、角速度、または圧力等)を検出することを特徴とし、
さらに
第1基板側壁は、その上面が薄板基板に付着していること、および/または
第2基板側壁は、その上面が薄板基板に付着していること、
を特徴とする静電容量型力量センサ。
Capacitance type competence having at least two adjacent concave portions (first concave portion and second concave portion) opened on the upper surface of the insulating polymer formed on the main substrate and having a thin plate substrate attached to the upper surface of the main substrate. A sensor,
A conductor film formed on the substrate side wall (side surface of the first substrate) of the insulating polymer that separates two adjacent concave portions in the lateral direction (substantially perpendicular to the thickness direction of the insulating polymer) Electrode (first substrate side wall capacitor electrode),
An insulating polymer substrate sidewall (second) that faces the first substrate sidewall capacitor electrode across one of the adjacent recesses (first recess) and is not electrically connected to the first substrate sidewall capacitor electrode. The conductive film formed on the side surface of the substrate side wall is used as the other counter electrode (second substrate side wall capacitor electrode), and the first recess space between the first substrate side wall capacitor electrode and the second substrate side wall capacitor electrode is defined as Capacitance space,
The first substrate side wall capacitor electrode vibrates and displaces by force (acceleration, angular velocity, pressure, etc.), and the capacitance (acceleration, angular velocity, pressure, etc.) changes by changing the capacitance of the first recess space. )
Further, the upper surface of the first substrate side wall is attached to the thin plate substrate, and / or the upper surface of the second substrate side wall is attached to the thin plate substrate,
Capacitance type force sensor characterized by.
主基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であることを特徴とする請求項86に記載の静電容量型力量センサ。 87. The capacitive force sensor according to claim 86, wherein the main substrate is a conductor substrate, a semiconductor substrate, an insulator substrate, or a composite substrate thereof. 薄板基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であることを特徴とする請求項86または請求項87に記載の静電容量型力量センサ。 88. The capacitive force sensor according to claim 86 or 87, wherein the thin plate substrate is a conductor substrate, a semiconductor substrate, an insulator substrate, or a composite substrate thereof. 主基板の厚みは2.0mm以下であり、好適には1.0mm以下であり、薄板基板の厚みは1.0mm以下であり、好適には0.5mm以下であることを特徴とする請求項86〜88のいずれか1項に記載の静電容量型力量センサ。 The thickness of the main substrate is 2.0 mm or less, preferably 1.0 mm or less, and the thickness of the thin plate substrate is 1.0 mm or less, preferably 0.5 mm or less. The capacitive force sensor according to any one of 86 to 88. 絶縁性ポリマーの厚さは1.0mm以下であり、好適には0.5mm以下であることを特徴とする請求項86〜89のいずれか1項に記載の静電容量型力量センサ。 The capacitive force sensor according to any one of claims 86 to 89, wherein the thickness of the insulating polymer is 1.0 mm or less, preferably 0.5 mm or less. 第1基板側壁の上面に付着した薄板基板に形成したコンタクト孔を通じて薄板基板上に形成した電極・配線と第1基板側壁の上面に形成した第1上面導電体膜配線と接続し、さらに前記第1上面導電体膜配線は第1基板側壁容量電極と電気的に接続し、
第2基板側壁の上面に付着した薄板基板に形成したコンタクト孔を通じて薄板基板上に形成した電極・配線と第2基板側壁の上面に形成した第2上面導電体膜配線と接続し、さらに前記第2上面導電体膜配線は第2基板側壁容量電極と電気的に接続していることを特徴とする請求項86〜90のいずれか1項に記載の静電容量型力量センサ。
The electrode / wiring formed on the thin plate substrate and the first upper surface conductor film wiring formed on the upper surface of the first substrate side wall are connected through contact holes formed in the thin plate substrate attached to the upper surface of the first substrate side wall, and 1 upper surface conductor film wiring is electrically connected to the first substrate side wall capacitor electrode;
The electrode / wiring formed on the thin plate substrate and the second upper surface conductor film wiring formed on the upper surface of the second substrate side wall are connected through contact holes formed on the thin plate substrate attached to the upper surface of the second substrate side wall, and The capacitance type force sensor according to any one of claims 86 to 90, wherein the two upper surface conductor film wirings are electrically connected to the second substrate side wall capacitor electrode.
第1基板側壁によって囲まれた凹部(第2凹部)を有し、第1基板側壁の外側断面形状はn角形形状であり、ここでnは3以上の整数とし、各側面に対応して複数の第2基板側壁を有し、前記複数の第2基板側壁同士は電気的に接続していないとともに、第2凹部へ力量(加速度、角速度、または圧力等)を導入することを特徴とする請求項86〜91のいずれか1項に記載の静電容量型力量センサ。 The first substrate side wall has a concave portion (second concave portion) surrounded by the first substrate side wall, and the outer cross-sectional shape of the first substrate side wall is an n-gonal shape, where n is an integer of 3 or more and a plurality of numbers corresponding to each side surface. And a plurality of second substrate side walls are not electrically connected to each other, and force (acceleration, angular velocity, pressure, or the like) is introduced into the second recess. 92. The capacitive force sensor according to any one of items 86 to 91. 第1基板側壁によって囲まれた凹部(第2凹部)を有し、第1基板側壁の外側断面形状は少なくとも1部が曲線形状であり、第2基板側壁の内側断面形状は前記第1基板側壁の外側断面形状と相似形状であり、第2凹部へ力量(加速度、角速度、または圧力等)を導入することを特徴とする請求項86〜91のいずれか1項に記載の静電容量型力量センサ。 The first substrate side wall has a recess (second recess) surrounded by the first substrate side wall, and at least one part of the outer cross-sectional shape of the first substrate side wall is a curved shape, and the inner cross-sectional shape of the second substrate side wall is the first substrate side wall 92. The electrostatic capacity type force quantity according to any one of claims 86 to 91, wherein a force quantity (acceleration, angular velocity, pressure, or the like) is introduced into the second recess. Sensor. 第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状は円形形状または楕円形状であることを特徴とする請求項86〜91のいずれか1項に記載の静電容量型力量センサ。 92. The method according to claim 86, further comprising: a through groove (second through groove) surrounded by the first substrate side wall, wherein the outer cross-sectional shape of the first substrate side wall is a circular shape or an elliptical shape. The capacitive force sensor according to the item. 第1基板側壁および第2基板側壁を囲む第3基板側壁を有し、第3基板側壁の上面は薄板基板に付着し、第3基板側壁は第1基板側壁および第2基板側壁のどちらか一方または両方と電気的に接続していないとともに、第3基板側壁は静電容量型力量センサデバイスのチップパッケージの外側側面となり、薄板基板は静電容量型力量センサデバイスのチップパッケージの上面または下面となっていることを特徴とする請求項86〜94のいずれか1項に記載の静電容量型力量センサ。 A third substrate side wall surrounding the first substrate side wall and the second substrate side wall; an upper surface of the third substrate side wall is attached to the thin substrate; and the third substrate side wall is one of the first substrate side wall and the second substrate side wall. Alternatively, the side wall of the third substrate is the outer side surface of the chip package of the capacitive force sensor device, and the thin board is connected to the upper surface or the lower surface of the chip package of the capacitive force sensor device. 95. The capacitive force sensor according to any one of claims 86 to 94, wherein: 主基板は半導体基板であり、主基板に形成された凹部(主凹部)に絶縁性ポリマーが形成されていることを特徴とする請求項86〜95のいずれか1項に記載の静電容量型力量センサ。 96. The capacitive type according to claim 86, wherein the main substrate is a semiconductor substrate, and an insulating polymer is formed in a recess (main recess) formed in the main substrate. Force sensor. 凹部はインプリント法で形成されることを特徴とする請求項86〜96のいずれか1項に記載の静電容量型力量センサ。 97. The capacitive force sensor according to any one of claims 86 to 96, wherein the recess is formed by an imprint method. 主基板上に形成した導電性ポリマーの上面に開口した少なくとも2つの隣接する凹部(第1凹部および第2凹部)を有し、前記主基板の上面に付着した薄板基板を有する静電容量型力量センサであって、
隣接する2つの凹部を横方向(導電性ポリマーの厚さ方向に対して略直角方向)に隔てる導電性ポリマーの基板側壁(第1基板側壁)(の側面)を一方の電極(第1基板側壁容量電極)とし、
前記第1基板側壁容量電極と前記隣接する凹部のうちの1つ(第1凹部)を挟んで対向し、前記第1基板側壁容量電極と電気的に導通しない導電性ポリマーの基板側壁(第2基板側壁)(の側面)を他方の対向電極(第2基板側壁容量電極)とし、これらの第1基板側壁容量電極および第2基板側壁容量電極の間の第1凹部空間を静電容量空間とし、
前記第1基板側壁容量電極が力量(加速度、角速度、または圧力等)により振動し変位することにより前記第1凹部空間の静電容量が変化することを用いて力量(加速度、角速度、または圧力等)を検出することを特徴とし、
さらに
第1基板側壁は、その上面が薄板基板に付着していること、および/または
第2基板側壁は、その上面が薄板基板に付着していること、
を特徴とする静電容量型力量センサ。
Capacitance type competence having at least two adjacent recesses (first recess and second recess) opened on the upper surface of the conductive polymer formed on the main substrate, and having a thin plate substrate attached to the upper surface of the main substrate A sensor,
A conductive polymer substrate side wall (first substrate side wall) (side surface thereof) separating two adjacent concave portions in the lateral direction (a direction substantially perpendicular to the thickness direction of the conductive polymer) is one electrode (first substrate side wall). Capacitive electrode)
A substrate side wall (second layer) of a conductive polymer that faces the first substrate side wall capacitor electrode across one of the adjacent recesses (first recess) and is not electrically conductive with the first substrate side wall capacitor electrode. (Side wall of the substrate) is used as the other counter electrode (second substrate side wall capacitor electrode), and the first recess space between the first substrate side wall capacitor electrode and the second substrate side wall capacitor electrode is used as the capacitance space. ,
The first substrate side wall capacitor electrode vibrates and displaces by force (acceleration, angular velocity, pressure, etc.), and the capacitance (acceleration, angular velocity, pressure, etc.) changes by changing the capacitance of the first recess space. )
Further, the upper surface of the first substrate side wall is attached to the thin plate substrate, and / or the upper surface of the second substrate side wall is attached to the thin plate substrate,
Capacitance type force sensor characterized by.
主基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であることを特徴とする請求項98に記載の静電容量型力量センサ。 99. The capacitive force sensor according to claim 98, wherein the main substrate is a conductor substrate, a semiconductor substrate, an insulator substrate, or a composite substrate thereof. 薄板基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であることを特徴とする請求項98または99に記載の静電容量型力量センサ。 99. The capacitive force sensor according to claim 98 or 99, wherein the thin plate substrate is a conductor substrate, a semiconductor substrate, an insulator substrate, or a composite substrate thereof. 主基板の厚みは2.0mm以下であり、好適には1.0mm以下であり、薄板基板の厚みは1.0mm以下であり、好適には0.5mm以下であることを特徴とする請求項98〜100のいずれか1項に記載の静電容量型力量センサ。 The thickness of the main substrate is 2.0 mm or less, preferably 1.0 mm or less, and the thickness of the thin plate substrate is 1.0 mm or less, preferably 0.5 mm or less. The capacitive force sensor according to any one of 98 to 100. 導電性ポリマーの厚さは1.0mm以下であり、好適には0.5mm以下であることを特徴とする請求項98〜101のいずれか1項に記載の静電容量型力量センサ。 The capacitive force sensor according to any one of claims 98 to 101, wherein the thickness of the conductive polymer is 1.0 mm or less, preferably 0.5 mm or less. 第1基板側壁の上面に付着した薄板基板に形成したコンタクト孔を通じて薄板基板上に形成した電極・配線と第1基板側壁の上面と接続し、
第2基板側壁の上面に付着した薄板基板に形成したコンタクト孔を通じて薄板基板上に形成した電極・配線と第2基板側壁の上面と接続していることを特徴とする請求項98〜102のいずれか1項に記載の静電容量型力量センサ。
The electrode / wiring formed on the thin plate substrate is connected to the upper surface of the first substrate side wall through the contact hole formed on the thin plate substrate attached to the upper surface of the first substrate side wall,
The electrode / wiring formed on the thin plate substrate is connected to the upper surface of the second substrate side wall through a contact hole formed on the thin plate substrate attached to the upper surface of the second substrate side wall. The electrostatic capacity type force sensor according to claim 1.
第1基板側壁によって囲まれた凹部(第2凹部)を有し、第1基板側壁の外側断面形状はn角形形状であり、ここでnは3以上の整数とし、各側面に対応して複数の第2基板側壁を有し、前記複数の第2基板側壁同士は電気的に接続していないとともに、第2凹部へ力量(加速度、角速度、または圧力等)を導入することを特徴とする請求項98〜103のいずれか1項に記載の静電容量型力量センサ。 The first substrate side wall has a concave portion (second concave portion) surrounded by the first substrate side wall, and the outer cross-sectional shape of the first substrate side wall is an n-gonal shape, where n is an integer of 3 or more and a plurality of numbers corresponding to each side surface. And a plurality of second substrate side walls are not electrically connected to each other, and force (acceleration, angular velocity, pressure, or the like) is introduced into the second recess. The capacitive force sensor according to any one of Items 98 to 103. 第1基板側壁によって囲まれた凹部(第2凹部)を有し、第1基板側壁の外側断面形状は少なくとも1部が曲線形状であり、第2基板側壁の内側断面形状は前記第1基板側壁の外側断面形状と相似形状であり、第2凹部へ力量(加速度、角速度、または圧力等)を導入することを特徴とする請求項98〜103のいずれか1項に記載の静電容量型力量センサ。 The first substrate side wall has a recess (second recess) surrounded by the first substrate side wall, and at least one part of the outer cross-sectional shape of the first substrate side wall is a curved shape, and the inner cross-sectional shape of the second substrate side wall is the first substrate side wall The capacitance-type force quantity according to any one of claims 98 to 103, wherein a shape (similar to an outer cross-sectional shape) is introduced and force (acceleration, angular velocity, pressure, or the like) is introduced into the second recess. Sensor. 第1基板側壁によって囲まれた貫通溝(第2貫通溝)を有し、第1基板側壁の外側断面形状は円形形状または楕円形状であることを特徴とする請求項98〜103のいずれか1項に記載の静電容量型力量センサ。 104. The method according to claim 98, further comprising a through groove (second through groove) surrounded by the first substrate side wall, wherein the outer cross-sectional shape of the first substrate side wall is circular or elliptical. The capacitive force sensor according to the item. 第1基板側壁および第2基板側壁を囲む第3基板側壁を有し、第3基板側壁の上面は薄板基板に付着し、第3基板側壁は第1基板側壁および第2基板側壁のどちらか一方または両方と電気的に接続していないとともに、第3基板側壁は静電容量型力量センサデバイスのチップパッケージの外側側面となり、薄板基板は静電容量型力量センサデバイスのチップパッケージの上面または下面となっていることを特徴とする請求項98〜106のいずれか1項に記載の静電容量型力量センサ。 A third substrate side wall surrounding the first substrate side wall and the second substrate side wall; an upper surface of the third substrate side wall is attached to the thin substrate; and the third substrate side wall is one of the first substrate side wall and the second substrate side wall. Alternatively, the side wall of the third substrate is the outer side surface of the chip package of the capacitive force sensor device, and the thin board is connected to the upper surface or the lower surface of the chip package of the capacitive force sensor device. The capacitive force sensor according to any one of claims 98 to 106, wherein: 主基板は半導体基板であり、主基板に形成された凹部(主凹部)に絶縁性ポリマーが形成されていることを特徴とする請求項98〜107のいずれか1項に記載の静電容量型力量センサ。 The capacitive substrate according to any one of claims 98 to 107, wherein the main substrate is a semiconductor substrate, and an insulating polymer is formed in a recess (main recess) formed in the main substrate. Force sensor. 凹部はインプリント法で形成されることを特徴とする請求項98〜108のいずれか1項に記載の静電容量型力量センサ。 The capacitive force sensor according to any one of claims 98 to 108, wherein the recess is formed by an imprint method. 導電体基板および低濃度基板が接合された接合基板において、前記接合基板は導電体基板側の表面に開口した少なくとも2つの隣接する凹部(第1凹部および第2凹部)を有し、
前記凹部は接合基板の表面に対して略垂直方向(表面に垂直方向に対して±10度以下、好適には±5度以下、最適には±1度以下)に形成されており、
前記凹部の底部は導電体基板および低濃度基板の接合部を超えて低濃度基板側に存在し、
前記接合基板の上面に付着した薄板基板を有する静電容量型力量センサであって、
隣接する2つの凹部を横方向(接合基板の厚さ方向に対して略直角方向)に隔てる接合基板側壁(第1基板側壁)(の側面)を一方の電極(第1基板側壁容量電極)とし、
前記第1基板側壁容量電極と前記隣接する凹部のうちの1つ(第1凹部)を挟んで対向し、前記第1基板側壁容量電極と電気的に導通しない接合基板側壁(第2基板側壁)(の側面)を他方の対向電極(第2基板側壁容量電極)とし、これらの第1基板側壁容量電極および第2基板側壁容量電極の間の第1凹部空間を静電容量空間とし、
前記第1基板側壁容量電極が力量(加速度、角速度、または圧力等)により振動し変位することにより前記第1凹部空間の静電容量が変化することを用いて力量(加速度、角速度、または圧力等)を検出することを特徴とし、
さらに
第1基板側壁は、その上面が薄板基板に付着していること、および/または
第2基板側壁は、その上面が薄板基板に付着していること、
を特徴とする静電容量型力量センサ。
In the bonded substrate in which the conductor substrate and the low concentration substrate are bonded, the bonded substrate has at least two adjacent recesses (first recess and second recess) opened on the surface on the conductor substrate side,
The recess is formed in a direction substantially perpendicular to the surface of the bonding substrate (± 10 degrees or less, preferably ± 5 degrees or less, optimally ± 1 degree or less with respect to the direction perpendicular to the surface),
The bottom of the recess exists on the low concentration substrate side beyond the junction of the conductor substrate and the low concentration substrate,
A capacitive force sensor having a thin substrate attached to the upper surface of the bonding substrate,
A bonding substrate side wall (first substrate side wall) (side surface thereof) separating two adjacent concave portions in the lateral direction (substantially perpendicular to the thickness direction of the bonding substrate) is defined as one electrode (first substrate side wall capacitor electrode). ,
A junction substrate side wall (second substrate side wall) that faces the first substrate side wall capacitor electrode across one of the adjacent recesses (first recess) and is not electrically connected to the first substrate side wall capacitor electrode. (Side surface) is the other counter electrode (second substrate sidewall capacitor electrode), and the first recess space between the first substrate sidewall capacitor electrode and the second substrate sidewall capacitor electrode is the capacitance space,
The first substrate side wall capacitor electrode vibrates and displaces by force (acceleration, angular velocity, pressure, etc.), and the capacitance (acceleration, angular velocity, pressure, etc.) changes by changing the capacitance of the first recess space. )
Further, the upper surface of the first substrate side wall is attached to the thin plate substrate, and / or the upper surface of the second substrate side wall is attached to the thin plate substrate,
Capacitance type force sensor characterized by.
前記導電体基板は高濃度シリコン半導体基板(不純物濃度が1019/cm以上)であり、前記低濃度半導体基板は低濃度シリコン半導体基板(不純物濃度が1017/cm以下)であり、高濃度シリコン半導体基板の導電体型と低濃度シリコン半導体基板の導電体型は逆であることを特徴とする請求項110に記載の静電容量型力量センサ。 The conductor substrate is a high-concentration silicon semiconductor substrate (impurity concentration of 10 19 / cm 3 or more), and the low-concentration semiconductor substrate is a low-concentration silicon semiconductor substrate (impurity concentration of 10 17 / cm 3 or less). 111. The capacitive force sensor according to claim 110, wherein the conductive type of the concentration silicon semiconductor substrate is opposite to the conductive type of the low concentration silicon semiconductor substrate. 前記接合基板はエピタキシャル基板であり、低濃度シリコン半導体基板は高濃度シリコン半導体基板上にエピタキシャル成長して形成したエピ層であることを特徴とする請求項111に記載の静電容量型力量センサ。 The capacitive force sensor according to claim 111, wherein the bonding substrate is an epitaxial substrate, and the low-concentration silicon semiconductor substrate is an epitaxial layer formed by epitaxial growth on the high-concentration silicon semiconductor substrate. 接合された導電体基板および低濃度基板が接合された接合基板において、導電体基板および低濃度基板の間に絶縁体膜が介在し、前記接合基板は導電体基板側の表面に開口した少なくとも2つの隣接する凹部(第1凹部および第2凹部)を有し、
前記凹部は接合基板の表面に対して略垂直方向(表面に垂直方向に対して±10度以下、好適には±5度以下、最適には±1度以下)に形成されており、
前記凹部の底部は導電体基板を超えて絶縁体膜または低濃度基板側に存在し、
前記接合基板の上面に付着した薄板基板を有する静電容量型力量センサであって、
隣接する2つの凹部を横方向(接合基板の厚さ方向に対して略垂直方向)に隔てる接合基板側壁(第1基板側壁)(の側面)を一方の電極(第1基板側壁容量電極)とし、
前記第1基板側壁容量電極と前記隣接する凹部のうちの1つ(第1凹部)を挟んで対向し、前記第1基板側壁容量電極と電気的に導通しない接合基板側壁(第2基板側壁)(の側面)を他方の対向電極(第2基板側壁容量電極)とし、これらの第1基板側壁容量電極および第2基板側壁容量電極の間の第1凹部空間を静電容量空間とし、
前記第1基板側壁容量電極が力量(加速度、角速度、または圧力等)により振動し変位することにより前記第1凹部空間の静電容量が変化することを用いて力量(加速度、角速度、または圧力等)を検出することを特徴とし、
さらに
第1基板側壁は、その上面が薄板基板に付着していること、および/または
第2基板側壁は、その上面が薄板基板に付着していること、
を特徴とする静電容量型力量センサ。
In the bonded substrate in which the bonded conductive substrate and the low concentration substrate are bonded, an insulating film is interposed between the conductive substrate and the low concentration substrate, and the bonded substrate is open at least on the surface on the conductive substrate side. Two adjacent recesses (first recess and second recess),
The recess is formed in a direction substantially perpendicular to the surface of the bonding substrate (± 10 degrees or less, preferably ± 5 degrees or less, optimally ± 1 degree or less with respect to the direction perpendicular to the surface),
The bottom of the recess exists on the insulator film or low concentration substrate side beyond the conductor substrate,
A capacitive force sensor having a thin substrate attached to the upper surface of the bonding substrate,
A bonding substrate side wall (first substrate side wall) that separates two adjacent concave portions in the lateral direction (substantially perpendicular to the thickness direction of the bonding substrate) is defined as one electrode (first substrate side wall capacitor electrode). ,
A junction substrate side wall (second substrate side wall) that faces the first substrate side wall capacitor electrode across one of the adjacent recesses (first recess) and is not electrically connected to the first substrate side wall capacitor electrode. (Side surface) is the other counter electrode (second substrate sidewall capacitor electrode), and the first recess space between the first substrate sidewall capacitor electrode and the second substrate sidewall capacitor electrode is the capacitance space,
The first substrate side wall capacitor electrode vibrates and displaces by force (acceleration, angular velocity, pressure, etc.), and the capacitance (acceleration, angular velocity, pressure, etc.) changes by changing the capacitance of the first recess space. )
Further, the upper surface of the first substrate side wall is attached to the thin plate substrate, and / or the upper surface of the second substrate side wall is attached to the thin plate substrate,
Capacitance type force sensor characterized by.
接合基板の厚みは2.0mm以下であり、好適には1.0mm以下であり、薄板基板の厚みは1.0mm以下であり、好適には0.5mm以下であることを特徴とする請求項110〜113のいずれか1項に記載の静電容量型力量センサ。 The thickness of the bonded substrate is 2.0 mm or less, preferably 1.0 mm or less, and the thickness of the thin plate substrate is 1.0 mm or less, preferably 0.5 mm or less. 110. The capacitive force sensor according to any one of 110 to 113. 導電体基板の厚さは1.0mm以下であり、好適には0.5mm以下であることを特徴とする請求項110〜114のいずれか1項に記載の静電容量型力量センサ。 The capacitive force sensor according to any one of claims 110 to 114, wherein a thickness of the conductor substrate is 1.0 mm or less, and preferably 0.5 mm or less. 第1基板側壁の上面に付着した薄板基板に形成したコンタクト孔を通じて薄板基板上に形成した電極・配線と第1基板側壁の上面と接続し、
第2基板側壁の上面に付着した薄板基板に形成したコンタクト孔を通じて薄板基板上に形成した電極・配線と第2基板側壁の上面と接続していることを特徴とする請求項110〜115のいずれか1項に記載の静電容量型力量センサ。
The electrode / wiring formed on the thin plate substrate is connected to the upper surface of the first substrate side wall through the contact hole formed on the thin plate substrate attached to the upper surface of the first substrate side wall,
The electrode / wiring formed on the thin plate substrate and the upper surface of the second substrate side wall are connected to each other through a contact hole formed in the thin plate substrate attached to the upper surface of the second substrate side wall. The electrostatic capacity type force sensor according to claim 1.
第1基板側壁によって囲まれた凹部(第2凹部)を有し、第1基板側壁の外側断面形状はn角形形状であり、ここでnは3以上の整数とし、各側面に対応して複数の第2基板側壁を有し、前記複数の第2基板側壁同士は電気的に接続していないとともに、第2凹部へ力量(加速度、角速度、または圧力等)を導入することを特徴とする請求項110〜116のいずれか1項に記載の静電容量型力量センサ。 The first substrate side wall has a concave portion (second concave portion) surrounded by the first substrate side wall, and the outer cross-sectional shape of the first substrate side wall is an n-gonal shape, where n is an integer of 3 or more and a plurality of numbers corresponding to each side surface. And a plurality of second substrate side walls are not electrically connected to each other, and force (acceleration, angular velocity, pressure, or the like) is introduced into the second recess. Item 110. The capacitive force sensor according to any one of Items 110 to 116. 第1基板側壁によって囲まれた凹部(第2凹部)を有し、第1基板側壁の外側断面形状は少なくとも1部が曲線形状であり、第2基板側壁の内側断面形状は前記第1基板側壁の外側断面形状と相似形状であり、第2凹部へ力量(加速度、角速度、または圧力等)を導入することを特徴とする請求項110〜116のいずれか1項に記載の静電容量型力量センサ。 The first substrate side wall has a recess (second recess) surrounded by the first substrate side wall, and at least one part of the outer cross-sectional shape of the first substrate side wall is a curved shape, and the inner cross-sectional shape of the second substrate side wall is the first substrate side wall The capacitance-type force quantity according to any one of claims 110 to 116, wherein the shape is similar to the outer cross-sectional shape of the first shape, and a force quantity (acceleration, angular velocity, pressure, or the like) is introduced into the second recess. Sensor. 第1基板側壁によって囲まれた貫通溝(第2凹部)を有し、第1基板側壁の外側断面形状は円形形状または楕円形状であることを特徴とする請求項110〜116のいずれか1項に記載の静電容量型力量センサ。 The through-groove (second recess) surrounded by the first substrate side wall, and the outer cross-sectional shape of the first substrate side wall is circular or elliptical. The capacitive force sensor according to 1. 第1基板側壁および第2基板側壁を囲む第3基板側壁を有し、第3基板側壁の上面は薄板基板に付着し、第3基板側壁は第1基板側壁および第2基板側壁のどちらか一方または両方と電気的に接続していないとともに、第3基板側壁は静電容量型力量センサデバイスのチップパッケージの外側側面となり、薄板基板は静電容量型力量センサデバイスのチップパッケージの上面または下面となっていることを特徴とする請求項110〜119のいずれか1項に記載の静電容量型力量センサ。 A third substrate side wall surrounding the first substrate side wall and the second substrate side wall; an upper surface of the third substrate side wall is attached to the thin substrate; and the third substrate side wall is one of the first substrate side wall and the second substrate side wall. Alternatively, the side wall of the third substrate is the outer side surface of the chip package of the capacitive force sensor device, and the thin board is connected to the upper surface or the lower surface of the chip package of the capacitive force sensor device. 120. The capacitive force sensor according to any one of claims 110 to 119, wherein: 力量センサは、加速度センサ、角速度センサ、または圧力センサであることを特徴とする請求項61〜119のいずれか1項に記載の静電容量型力量センサ。
120. The capacitive force sensor according to any one of claims 61 to 119, wherein the force sensor is an acceleration sensor, an angular velocity sensor, or a pressure sensor.
基板の第1面(表面)から第2面(裏面)に向かい、基板面(第1面および第2面)に対して略垂直に形成された凹部または貫通孔を用いることを特徴とする電気二重層キャパシタであって、前記凹部または貫通孔の対向する2つの側面を電極(対向電極)とし、前記対向電極間の前記凹部または貫通孔内に電解質を有することを特徴とする電気二重層キャパシタ。 A recess or a through-hole formed from a first surface (front surface) to a second surface (back surface) of the substrate and substantially perpendicular to the substrate surfaces (first surface and second surface) is used. An electric double layer capacitor, wherein two opposing side surfaces of the recess or the through hole are electrodes (counter electrodes), and an electrolyte is provided in the recess or the through hole between the counter electrodes. . 基板の第1面(表面)から第2面(裏面)に向かい、基板面(第1面および第2面)に対して略垂直に形成された凹部または貫通孔を用いることを特徴とする電気二重層キャパシタであって、隣接する凹部の間に形成される基板側壁と、前記凹部または貫通孔のうちの少なくとも1つの凹部において前記基板側壁と対向する他の基板側壁とを対向電極とする電気二重層キャパシタであり、前記対向する基板側壁電極間の前記凹部または貫通孔内に電解質を有することを特徴とする電気二重層キャパシタ。 A recess or a through-hole formed from a first surface (front surface) to a second surface (back surface) of the substrate and substantially perpendicular to the substrate surfaces (first surface and second surface) is used. An electric double-layer capacitor having a substrate sidewall formed between adjacent recesses and another substrate sidewall facing the substrate sidewall in at least one of the recesses or through-holes as a counter electrode. An electric double layer capacitor, being a double layer capacitor, having an electrolyte in the recess or through hole between the opposing substrate side wall electrodes. 基板の第1面(表面)から第2面(裏面)に向かい形成された凹部または貫通孔を用いることを特徴とする電気二重層キャパシタであって、前記凹部または貫通孔内に挿入された突状の対向電極と、挿入された前記凹部または貫通孔内において前記対向電極の間に電解質を有することを特徴とする電気二重層キャパシタ。 An electric double layer capacitor using a recess or a through hole formed from a first surface (front surface) to a second surface (back surface) of a substrate, wherein the protrusion is inserted into the recess or the through hole. An electric double layer capacitor having an electrolyte between the counter electrode and the counter electrode in the inserted recess or through-hole. 前記電解質は電解液、ゲル状電解質、または固体電解質であることを特徴とする請求項122〜124のいずれか1項に記載の電気二重層キャパシタ。 The electric double layer capacitor according to any one of claims 122 to 124, wherein the electrolyte is an electrolytic solution, a gel electrolyte, or a solid electrolyte. 圧電体基板の第1面(表面)から第2面(裏面)に向かい、基板面(第1面および第2面)に対して略垂直に形成された凹部または貫通孔を用いることを特徴とする微小発電機であって、隣接する凹部によって形成される基板側壁の両側面に形成した導電体膜・電極を2つの電極とし、前記基板側壁が変形することによって基板側壁の両側面に発生する電荷を前記導電体膜・電極で集めて発電することを特徴とする微小発電機。 Using a recess or a through hole formed from the first surface (front surface) of the piezoelectric substrate to the second surface (back surface) and substantially perpendicular to the substrate surface (first surface and second surface). This is a micro-generator that is formed on both side surfaces of a substrate side wall by deforming the substrate side wall using two conductive film / electrodes formed on both side surfaces of the substrate side wall formed by adjacent recesses. A micro-generator that collects electric charges by the conductor film / electrode and generates electric power. 基板の第1面(表面)から第2面(裏面)に向かい、基板面(第1面および第2面)に対して略垂直に形成された凹部または貫通孔を用いることを特徴とする微小発電機であって、隣接する凹部によって形成される基板側壁の側面に第1導電体膜、その上に圧電体膜、その上に第2導電体膜を形成し、前記基板側壁が変形することによって前記圧電体膜の両面に発生する電荷を第1導電体膜および/または第2導電体膜で集めて発電することを特徴とする微小発電機。 Using a recess or a through-hole formed from the first surface (front surface) to the second surface (back surface) of the substrate and substantially perpendicular to the substrate surfaces (first surface and second surface). A generator, in which a first conductor film is formed on a side surface of a substrate side wall formed by adjacent recesses, a piezoelectric film is formed thereon, and a second conductor film is formed thereon, and the substrate side wall is deformed. To generate electric power by collecting charges generated on both surfaces of the piezoelectric film by the first conductor film and / or the second conductor film. 基板内に形成された凹部へ充填された圧電性ポリマー内に形成された凹部(ポリマー内凹部)を用いることを特徴とする微小発電機であって、隣接するポリマー内凹部によって形成されるポリマー基板側壁の両側面に形成した導電体膜・電極を2つの電極とし、前記ポリマー基板側壁が変形することによってポリマー基板側壁の両側面に発生する電荷を前記導電体膜・電極で集めて発電することを特徴とする微小発電機。 A micro-generator using a recess (inner polymer recess) formed in a piezoelectric polymer filled in a recess formed in a substrate, wherein the polymer substrate is formed by an adjacent in-polymer recess Conductor films / electrodes formed on both side surfaces of the side wall are used as two electrodes, and electric charges generated on both side surfaces of the polymer substrate side wall due to deformation of the polymer substrate side wall are collected by the conductor film / electrode to generate electric power. A micro-generator characterized by 基板内に形成された凹部へ充填されたポリマー内に形成された凹部(ポリマー内凹部)を用いることを特徴とする微小発電機であって、隣接するポリマー内凹部によって形成されるポリマー基板側壁の両側面に第1導電体膜、その上に圧電体膜、その上に第2導電体膜を形成し、前記ポリマー基板側壁が変形することによって前記圧電体膜の両面に発生する電荷を第1導電体膜および/または第2導電体膜で集めて発電することを特徴とする微小発電機。
A micro-generator using a recess (intra-polymer recess) formed in a polymer filled in a recess formed in a substrate, wherein the side wall of the polymer substrate formed by the adjacent in-polymer recess A first conductive film is formed on both side surfaces, a piezoelectric film is formed on the first conductive film, and a second conductive film is formed on the first conductive film. A micro-generator characterized in that power is collected by a conductor film and / or a second conductor film.
JP2012161032A 2012-07-19 2012-07-19 Sensor device and manufacturing method thereof Expired - Fee Related JP6286636B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012161032A JP6286636B2 (en) 2012-07-19 2012-07-19 Sensor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012161032A JP6286636B2 (en) 2012-07-19 2012-07-19 Sensor device and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017213349A Division JP6708597B2 (en) 2017-11-03 2017-11-03 Sensor device and manufacturing method thereof

Publications (3)

Publication Number Publication Date
JP2014023002A true JP2014023002A (en) 2014-02-03
JP2014023002A5 JP2014023002A5 (en) 2015-11-05
JP6286636B2 JP6286636B2 (en) 2018-03-07

Family

ID=50197429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012161032A Expired - Fee Related JP6286636B2 (en) 2012-07-19 2012-07-19 Sensor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6286636B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015157059A1 (en) * 2014-04-10 2015-10-15 Knowles Electronics, Llc Dual diaphragm and dual back plate acoustic apparatus
CN105635867A (en) * 2016-02-26 2016-06-01 钰太芯微电子科技(上海)有限公司 Ultrathin microphone
CN113647118A (en) * 2019-03-28 2021-11-12 住友理工株式会社 Electrostatic transducer and electrostatic transducer unit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6708597B2 (en) * 2017-11-03 2020-06-10 俊 保坂 Sensor device and manufacturing method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002031148A (en) * 2000-07-14 2002-01-31 Nsk Ltd Rolling bearing device
JP2005183443A (en) * 2003-12-16 2005-07-07 Hitachi Zosen Corp Printed circuit board comprising capacitor
JP2010175482A (en) * 2009-01-30 2010-08-12 Rohm Co Ltd Mems sensor
JP2011004598A (en) * 2010-09-03 2011-01-06 Seiko Epson Corp Piezoelectric generator and electronic apparatus using piezoelectric generator
JP2011238714A (en) * 2010-05-07 2011-11-24 Japan Science & Technology Agency Method of manufacturing functional device, thin-film transistor, and piezoelectric inkjet head
JP2011249673A (en) * 2010-05-28 2011-12-08 National Institute Of Advanced Industrial & Technology Electric double layer capacitor
JP2012124471A (en) * 2010-11-19 2012-06-28 Semiconductor Energy Lab Co Ltd Electric double layer capacitor, lithium ion capacitor, and charging device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002031148A (en) * 2000-07-14 2002-01-31 Nsk Ltd Rolling bearing device
JP2005183443A (en) * 2003-12-16 2005-07-07 Hitachi Zosen Corp Printed circuit board comprising capacitor
JP2010175482A (en) * 2009-01-30 2010-08-12 Rohm Co Ltd Mems sensor
JP2011238714A (en) * 2010-05-07 2011-11-24 Japan Science & Technology Agency Method of manufacturing functional device, thin-film transistor, and piezoelectric inkjet head
JP2011249673A (en) * 2010-05-28 2011-12-08 National Institute Of Advanced Industrial & Technology Electric double layer capacitor
JP2011004598A (en) * 2010-09-03 2011-01-06 Seiko Epson Corp Piezoelectric generator and electronic apparatus using piezoelectric generator
JP2012124471A (en) * 2010-11-19 2012-06-28 Semiconductor Energy Lab Co Ltd Electric double layer capacitor, lithium ion capacitor, and charging device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015157059A1 (en) * 2014-04-10 2015-10-15 Knowles Electronics, Llc Dual diaphragm and dual back plate acoustic apparatus
CN105635867A (en) * 2016-02-26 2016-06-01 钰太芯微电子科技(上海)有限公司 Ultrathin microphone
CN113647118A (en) * 2019-03-28 2021-11-12 住友理工株式会社 Electrostatic transducer and electrostatic transducer unit
CN113647118B (en) * 2019-03-28 2024-03-08 住友理工株式会社 Electrostatic transducer and electrostatic transducer unit

Also Published As

Publication number Publication date
JP6286636B2 (en) 2018-03-07

Similar Documents

Publication Publication Date Title
JP6432722B2 (en) Semiconductor sensor device and manufacturing method thereof
JP5504298B2 (en) Vibration power generation element and manufacturing method thereof
TWI305473B (en) Capacitive vibration sensor, microphone, acoustic transducer, and manufacturing method thereof
Durou et al. Wafer-level fabrication process for fully encapsulated micro-supercapacitors with high specific energy
JP6286636B2 (en) Sensor device and manufacturing method thereof
JP6404214B2 (en) Non-aqueous secondary battery and manufacturing method thereof
US7851967B2 (en) Electrostatic induction generator
WO2013115270A1 (en) Semiconductor sensor/device and method for producing same
US10598632B1 (en) Layered structure and method for fabricating same
CN103379392B (en) Condenser type sonac chip and preparation method thereof
CN104578892A (en) Integrated frictional generator and vibration sensor
US11316164B2 (en) Microbattery with through-silicon via electrodes
CN110798788B (en) MEMS structure and forming method thereof
JP6708597B2 (en) Sensor device and manufacturing method thereof
JP2020171007A (en) Sensor device and manufacturing method therefor
JP2018073958A (en) Cantilever piezoelectric element, sensor and vibration element using piezoelectric element, and manufacturing method of piezoelectric element
JP2015211988A (en) Mems structure, electronic apparatus and movable body
Vyas On-chip electrochemical capacitors and piezoelectric energy harvesters for self-powering sensor nodes
Crovetto et al. MEMS fabricated energy harvesting device with 2D resonant structure
Zhang et al. Fabrication of capacitive micromachined ultrasonic transducers with through-glass-via interconnects
HS Alrashdan et al. Process development of piezoelectric micro power generator for implantable biomedical devices
KR20120119167A (en) Method of manufacturing inertial sensor
CN210609703U (en) MEMS structure
JP2004096543A (en) Acoustic detection mechanism
TWI535084B (en) Thin film fabrication of rubber material with piezoelectric characteristics

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150719

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160524

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171103

R150 Certificate of patent or registration of utility model

Ref document number: 6286636

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees