JP2014018871A - Process monitor element, and method for manufacturing mems element - Google Patents

Process monitor element, and method for manufacturing mems element Download PDF

Info

Publication number
JP2014018871A
JP2014018871A JP2012156273A JP2012156273A JP2014018871A JP 2014018871 A JP2014018871 A JP 2014018871A JP 2012156273 A JP2012156273 A JP 2012156273A JP 2012156273 A JP2012156273 A JP 2012156273A JP 2014018871 A JP2014018871 A JP 2014018871A
Authority
JP
Japan
Prior art keywords
monitor
etching
layer
sacrificial layer
mems
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2012156273A
Other languages
Japanese (ja)
Inventor
Shogo Inaba
正吾 稲葉
Akira Sato
彰 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2012156273A priority Critical patent/JP2014018871A/en
Publication of JP2014018871A publication Critical patent/JP2014018871A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Micromachines (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a process monitor element in which a gauge for monitoring degrees of release etching in a MEMS element manufacturing process does not become a particle to stably monitor a degree of release etching.SOLUTION: A process monitor element 100 is one in a MEMS element manufacturing process for forming a plurality of MEMS elements having MEMS vibrators to be formed by performing release etching to a sacrifice layer on a principal plane of a wafer substrate 1, and comprises: a monitor sacrifice layer 30 which is distributed on the principal plane of the wafer substrate 1 and is composed of the sacrifice layer; a resist layer 31 laminated on the monitor sacrifice layer 30; an etching hole 32 which is formed in the resist layer 31 to expose the monitor sacrifice layer 30; and a gauge 40 by which a position of an etching interface 30a of the monitor sacrifice layer 30 etched by etching liquid to be introduced from the etching hole 32 is relatively watched from the principal plane side of the wafer substrate 1.

Description

本発明は、プロセスモニター素子、およびMEMS素子の製造方法に関する。   The present invention relates to a process monitor element and a method for manufacturing a MEMS element.

一般に、微細加工技術を利用して形成されたMEMS(Micro Electro Mechanical System)デバイスと呼ばれる機械的に可動な構造体を備えた電気機械系構造体、例えば、振動子、フィルター、センサー、モーターなどが知られている。
MEMSデバイスの製造方法の一例を説明すると、例えば、振動子の場合には、まず、シリコンなどのウェハー基板上に、絶縁層を介して固定電極と、一部が犠牲層上に形成された可動電極とを形成し、さらに固定電極および可動電極の上に配線を含む配線積層部を形成する。次に、配線積層部および犠牲層の一部をエッチングにより除去して片持ち梁あるいは両持ち梁構造の可動電極をリリースすることによって、機械的に可動な状態の可動電極を形成する。
MEMSデバイスの中でも、このような振動子の場合、共振周波数などの基本特性には、可動電極やその支持部の寸法精度が大きく係わるため、エッチングの仕上がり確認は、重要な品質管理要素であった。例えば、エッチング不足の場合には、所定の特性が得られず、過度にエッチングされた場合には、配線積層部までエッチングされてしまうことによる信頼性低下などにつながった。
これに対し、例えば、特許文献1に記載されているように、エッチングの度合いを定量的に視認確認できる複数のモニター指を備えたモニター素子が提案されている。これは、ウェハー基板上にMEMS素子とモニター素子とを混在配設し、モニター素子に設けられたモニター指をエッチング量の目盛として、モニター指とエッチングの境界面の位置を目視あるいは顕微鏡等で視認することで、MEMS構造体のリリースエッチング範囲を確認することができるようにした技術である。
Generally, an electromechanical structure including a mechanically movable structure called a MEMS (Micro Electro Mechanical System) device formed by utilizing microfabrication technology, such as a vibrator, a filter, a sensor, and a motor. Are known.
An example of a method for manufacturing a MEMS device will be described. For example, in the case of a vibrator, first, a fixed electrode and a movable part partially formed on a sacrificial layer are formed on a wafer substrate such as silicon via an insulating layer. An electrode is formed, and a wiring laminated portion including wiring is formed on the fixed electrode and the movable electrode. Next, a part of the wiring laminated portion and the sacrificial layer is removed by etching, and the movable electrode having a cantilever or a double-supported beam structure is released, thereby forming a movable electrode in a mechanically movable state.
Among such MEMS devices, in the case of such a vibrator, the basic characteristics such as the resonance frequency greatly depend on the dimensional accuracy of the movable electrode and its support part, and therefore the etching finish confirmation is an important quality control element. . For example, when the etching is insufficient, the predetermined characteristics cannot be obtained, and when the etching is excessive, the reliability is reduced due to the etching up to the wiring laminated portion.
On the other hand, for example, as described in Patent Document 1, a monitor element including a plurality of monitor fingers that can visually confirm the degree of etching quantitatively has been proposed. This is because the MEMS element and the monitor element are mixedly arranged on the wafer substrate, and the monitor finger provided on the monitor element is used as the etching amount scale, and the position of the boundary surface between the monitor finger and the etching is visually confirmed with a microscope or the like. By doing this, the release etching range of the MEMS structure can be confirmed.

特開2007−83341号公報JP 2007-83341 A

しかしながら、特許文献1に記載のモニター素子では、エッチングの度合いを視認するためのモニター指が実際にエッチングされるため、モニター指の破片がパーティクルとして汚染源になってしまう場合があるという課題があった。具体的には、片持ち梁状態にリリースされたモニター指が、引き続く洗浄工程などで遊離しやすく、破片となって脱落し、飛散した場合にパーティクルになってしまうという問題であった。   However, the monitor element described in Patent Document 1 has a problem in that a monitor finger for visually recognizing the degree of etching is actually etched, so that a piece of the monitor finger may become a contamination source as particles. . Specifically, the monitor finger released in a cantilever state is easily released in a subsequent cleaning process or the like, and becomes a particle when it falls off as a fragment and scatters.

本発明は、上述の課題を解決するためになされたものであり、以下の適用例または形態として実現することが可能である。   The present invention has been made to solve the above-described problems, and can be implemented as the following application examples or forms.

[適用例1]本適用例に係るプロセスモニター素子は、犠牲層をエッチングすることにより形成されるMEMS構造体を有する複数のMEMS素子をウェハー基板の主面に形成するMEMS素子製造プロセスにおけるプロセスモニター素子であって、前記ウェハー基板の主面に配設され、モニター犠牲層から成る前記犠牲層と、前記モニター犠牲層に積層されたレジスト層と、前記レジスト層に形成され、前記モニター犠牲層を露出するエッチングホールと、前記エッチングホールから導入されるエッチング液によってエッチングされた前記モニター犠牲層のエッチング界面の位置を前記ウェハー基板の主面側から相対視できるゲージと、を備えることを特徴とする。   Application Example 1 A process monitor element according to this application example is a process monitor in a MEMS element manufacturing process in which a plurality of MEMS elements having a MEMS structure formed by etching a sacrificial layer are formed on the main surface of a wafer substrate. An element, the sacrificial layer disposed on the main surface of the wafer substrate, made of a monitor sacrificial layer, a resist layer laminated on the monitor sacrificial layer, and formed on the resist layer. An exposed etching hole; and a gauge capable of viewing the position of the etching interface of the monitor sacrificial layer etched by the etching solution introduced from the etching hole relative to the main surface side of the wafer substrate. .

本適用例のプロセスモニター素子によれば、エッチングされたモニター犠牲層のエッチング界面の位置を、ウェハー基板の主面側から相対視できるゲージを備えているため、MEMS構造体を形成するためのエッチング(リリースエッチング)の度合いを視認することができる。
具体的に説明すると、モニター犠牲層に積層されたレジスト層にエッチング液を導入するエッチングホールを設け(つまり、本適用例のプロセスモニター素子を準備し)、MEMS構造体を形成するためのリリースエッチングと同時に、エッチングホールから導入されるエッチング液により、モニター犠牲層のエッチングを行なう。エッチングホールによる露出部を基点としたモニター犠牲層のエッチングの進行度合いは、レジスト層を透過して、エッチング時間に対応して徐々に広がるモニター犠牲層のエッチング界面として視認することができる。このエッチング界面の位置を、プロセスモニター素子に備えるゲージにより相対視することで、同時に進行したMEMS構造体を形成するためのリリースエッチングの進行度合いを確認することが可能となる。また、モニター犠牲層のエッチングの進行度合いと、MEMS構造体を形成するためのリリースエッチングの進行度合いとが1対1ではない場合、つまりそれぞれのエッチングのスピードが異なる場合には、予めそのスピード比率を評価しておくことで、相対的に正確なMEMS構造体に対するリリースエッチングの進行度合いを求めることができる。
その結果、所定のMEMS構造体を形成するためのエッチング寸法精度の管理をより簡便に精度良く行なうことができる。
According to the process monitor element of the present application example, since the gauge that can be viewed from the main surface side of the wafer substrate is provided with the gauge that allows the position of the etched monitor sacrificial layer to be viewed from the main surface side, the etching is performed to form the MEMS structure. The degree of (release etching) can be visually recognized.
More specifically, an etching hole for introducing an etchant is provided in the resist layer laminated on the monitor sacrificial layer (that is, the process monitor element of this application example is prepared), and release etching for forming the MEMS structure. At the same time, the monitor sacrificial layer is etched with an etchant introduced from the etching hole. The progress of the etching of the monitor sacrificial layer based on the exposed portion by the etching hole can be visually recognized as an etching interface of the monitor sacrificial layer that penetrates the resist layer and gradually spreads in accordance with the etching time. By comparing the position of the etching interface with a gauge provided in the process monitor element, it becomes possible to confirm the progress of release etching for forming the MEMS structure that has proceeded at the same time. In addition, when the progress of the etching of the monitor sacrificial layer and the progress of the release etching for forming the MEMS structure are not 1: 1, that is, when the etching speed is different, the speed ratio is previously set. By evaluating the above, it is possible to determine the degree of progress of release etching for a relatively accurate MEMS structure.
As a result, the management of the etching dimensional accuracy for forming the predetermined MEMS structure can be performed more easily and accurately.

[適用例2]上記適用例に係るプロセスモニター素子において、前記ゲージは、前記エッチング液によって少なくとも所定の時間内にエッチングされる前記モニター犠牲層の領域の外周部に形成されていることを特徴とする。   Application Example 2 In the process monitor element according to the application example, the gauge is formed on an outer peripheral portion of the region of the monitor sacrificial layer that is etched by the etchant at least within a predetermined time. To do.

本適用例によれば、ゲージは、エッチング液によって少なくとも所定の時間内にエッチングされるモニター犠牲層の領域の外周部に、つまり被エッチング領域に含まれない位置に形成されているため、ゲージは、所定の時間内において、エッチングによる影響を受けることが無い。従って、MEMS構造体を形成するためのリリースエッチングが、充分に所定時間内で終了する方法において、ゲージはエッチングによる影響を受けることないため、リリースエッチングの進行度合いを安定して視認することができる。また、ゲージはエッチングによる影響を受けないため、パーティクルなどの原因になることが無い。   According to this application example, the gauge is formed at the outer peripheral portion of the region of the monitor sacrificial layer that is etched at least within a predetermined time by the etching solution, that is, at a position not included in the region to be etched. In the predetermined time, it is not affected by etching. Therefore, in the method in which the release etching for forming the MEMS structure is sufficiently completed within a predetermined time, the gauge is not affected by the etching, and thus the progress degree of the release etching can be visually recognized stably. . Also, since the gauge is not affected by etching, it does not cause particles.

[適用例3]上記適用例に係るプロセスモニター素子において、前記ゲージは、前記MEMS素子が備える電気配線層をパターニングする工程において形成される目盛りパターンであることを特徴とする。   Application Example 3 In the process monitor element according to the application example described above, the gauge is a scale pattern formed in a step of patterning an electric wiring layer included in the MEMS element.

本適用例によれば、ゲージは、MEMS素子が備える電気配線層をパターニングする工程において形成される目盛りパターンであるため、新たに、ゲージとしての目盛りパターンを形成するための工程を設ける必要が無い。例えば、フォトリソグラフィーにより、MEMS素子の電気配線層を金属パターンで形成する場合に、同時に金属パターンによる目盛りが形成されるため、工程を簡略化することができる。   According to this application example, the gauge is a scale pattern formed in the step of patterning the electric wiring layer included in the MEMS element, and therefore it is not necessary to newly provide a step for forming a scale pattern as a gauge. . For example, when the electric wiring layer of the MEMS element is formed with a metal pattern by photolithography, the scale can be simultaneously formed with the metal pattern, so that the process can be simplified.

[適用例4]上記適用例に係るプロセスモニター素子において、前記ゲージは、前記MEMS構造体を形成する基部層をパターニングする工程において形成される目盛りパターンであることを特徴とする。   Application Example 4 In the process monitor element according to the application example described above, the gauge is a scale pattern formed in a step of patterning a base layer forming the MEMS structure.

本適用例によれば、ゲージは、MEMS構造体を形成する基部層をパターニングする工程において形成される目盛りパターンであるため、新たに、ゲージとしての目盛りパターンを形成するための工程を設ける必要が無い。例えば、フォトリソグラフィーにより、MEMS素子の基部層としての例えば振動子をポリシリコンで形成する場合に、同時にポリシリコンパターンによる目盛りが形成されるため、工程を簡略化することができる。   According to this application example, since the gauge is a scale pattern formed in the step of patterning the base layer forming the MEMS structure, it is necessary to newly provide a step for forming a scale pattern as a gauge. No. For example, when a vibrator as a base layer of a MEMS element is formed of polysilicon by photolithography, for example, a scale by a polysilicon pattern is formed at the same time, so that the process can be simplified.

[適用例5]上記適用例に係るプロセスモニター素子において、前記モニター犠牲層は、前記ウェハー基板の主面において、隣に配設される前記MEMS素子を隔てるように前記モニター犠牲層に画設された壁部を有し、前記壁部に対する前記エッチング液によるエッチングレートが、前記犠牲層に対する前記エッチング液によるエッチングレートより小さいことを特徴とする。   Application Example 5 In the process monitor element according to the application example, the monitor sacrificial layer is provided on the monitor sacrificial layer so as to separate the adjacent MEMS element on the main surface of the wafer substrate. The etching rate of the etching solution with respect to the wall portion is lower than the etching rate of the etching solution with respect to the sacrificial layer.

本適用例によれば、モニター犠牲層は、ウェハー基板の主面において、隣に配設されるMEMS素子を隔てるようにモニター犠牲層に画設された壁部を有し、壁部は、エッチング液によるエッチングレートが、犠牲層を構成する材料に対するエッチングレートより小さい材料で形成されている。そのため、例えば、所定の時間以上にエッチングを行なった場合であっても、壁部でのエッチングの進行が抑えられるため、隣に配設されるMEMS素子に与える影響を低減することができる。具体的には、壁部をエッチングストッパーとして構成した場合に、所定の時間を上回るエッチングを行なった場合であっても、壁部を越えて隣接するMEMS素子にエッチングの影響が及ぶことが抑制されるため、プロセスモニター素子が隣接するMEMS素子へ与える影響を抑えることができる。   According to this application example, the monitor sacrificial layer has a wall portion provided in the monitor sacrificial layer so as to separate the adjacent MEMS element on the main surface of the wafer substrate, and the wall portion is etched. The etching rate by the liquid is made of a material smaller than the etching rate for the material constituting the sacrificial layer. Therefore, for example, even when the etching is performed for a predetermined time or longer, the progress of the etching at the wall portion can be suppressed, so that the influence on the adjacent MEMS element can be reduced. Specifically, when the wall portion is configured as an etching stopper, the etching effect on the MEMS element adjacent to the wall portion is suppressed even when the etching is performed for a predetermined time. Therefore, the influence of the process monitor element on the adjacent MEMS element can be suppressed.

[適用例6]上記適用例に係るプロセスモニター素子において、前記モニター犠牲層に画設された前記壁部は、前記MEMS構造体をリリースエッチングにより形成するための前記犠牲層に画設された壁部と同じ構成で形成されることを特徴とする。   Application Example 6 In the process monitor element according to the application example described above, the wall portion provided in the monitor sacrificial layer includes a wall provided in the sacrificial layer for forming the MEMS structure by release etching. It is formed by the same structure as a part.

本適用例によれば、モニター犠牲層に画設された壁部は、MEMS構造体をリリースエッチングにより形成するための犠牲層に画設された壁部と同じ構成で形成されることが好ましい。同じ構成とすることにより、同時に形成することができるため、新たに、プロセスモニター素子の壁部を形成するための工程を設ける必要が無い。   According to this application example, the wall portion provided in the monitor sacrificial layer is preferably formed in the same configuration as the wall portion provided in the sacrificial layer for forming the MEMS structure by release etching. Since the same structure can be used at the same time, there is no need to newly provide a process for forming the wall portion of the process monitor element.

[適用例7]上記適用例に係るプロセスモニター素子において、前記エッチング液によって少なくとも所定の時間内にエッチングされる前記モニター犠牲層の領域が、前記MEMS素子が備える電気配線層と電気的に接続される導電層に積層して形成されていることを特徴とする。   Application Example 7 In the process monitor element according to the application example described above, a region of the monitor sacrificial layer that is etched by the etchant at least within a predetermined time is electrically connected to an electrical wiring layer included in the MEMS element. It is characterized by being laminated on a conductive layer.

本適用例によれば、少なくとも所定の時間内にエッチングされるモニター犠牲層の領域が、MEMS素子が備える電気配線層と電気的に接続される導電層に積層して形成されている。そのため、例えば、エッチング処理を行った後に、レジスト層を剥離し、エッチングされたモニター犠牲層の領域を含めて金属パターンを積層させるなどすることで、MEMS素子が備える電気配線層と電気的に接続される電極パッド部を構成することができる。換言すると、MEMS素子が備える電極パッド部を上述したプロセスモニター素子として構成することができる。   According to this application example, the region of the monitor sacrificial layer that is etched at least within a predetermined time is formed by being stacked on the conductive layer that is electrically connected to the electric wiring layer included in the MEMS element. Therefore, for example, after the etching process is performed, the resist layer is peeled off, and the metal pattern including the etched monitor sacrificial layer is laminated, thereby electrically connecting to the electric wiring layer provided in the MEMS element. An electrode pad portion to be formed can be configured. In other words, the electrode pad portion included in the MEMS element can be configured as the process monitor element described above.

[適用例8]上記適用例に係るプロセスモニター素子において、前記エッチング液によって少なくとも所定の時間内にエッチングされる前記モニター犠牲層の領域が、外部電気回路と電気的に接続し得る導電層に積層される絶縁層に積層して形成されていることを特徴とする。   Application Example 8 In the process monitor element according to the application example described above, the region of the monitor sacrificial layer etched at least within a predetermined time by the etchant is stacked on a conductive layer that can be electrically connected to an external electric circuit. It is characterized by being formed by being laminated on an insulating layer.

本適用例によれば、少なくとも所定の時間内にエッチングされるモニター犠牲層の領域が、外部電気回路と電気的に接続し得る導電層に積層される絶縁層に積層して形成されている。そのため、例えば、エッチング処理を行った後に、レジスト層を剥離し、エッチングされたモニター犠牲層の領域を含めて金属パターンを積層させるなどすることで、外部電気回路と電気的に接続し得る導電層との間に絶縁層を有する容量構造体(コンデンサー)を形成することができる。換言すると、コンデンサーを形成する部分を上述したプロセスモニター素子として構成することができる。   According to this application example, the region of the monitor sacrificial layer that is etched at least within a predetermined time is formed by being laminated on the insulating layer that is laminated on the conductive layer that can be electrically connected to the external electric circuit. Therefore, for example, after performing the etching process, the resist layer is peeled off, and a metal pattern including the etched monitor sacrificial layer is laminated to form a conductive layer that can be electrically connected to an external electric circuit. A capacitor structure (capacitor) having an insulating layer therebetween can be formed. In other words, the part forming the capacitor can be configured as the process monitor element described above.

[適用例9]上記適用例に係るプロセスモニター素子において、前記壁部は、導電性材料を含み構成され、前記ウェハー基板を平面視したときに、前記モニター犠牲層を取り囲む一部に電気的に絶縁された絶縁部を備えて前記モニター犠牲層を取り囲むように連続して形成され、前記絶縁部に当接する前記壁部の一方の端部は、外部電気回路と電気的に接続し得る端子に電気的に接続され、前記絶縁部に当接する前記壁部の他方の端部は、前記エッチング液によって少なくとも所定の時間内にエッチングされる前記モニター犠牲層の領域が積層される導電層と電気的に接続されていることを特徴とする。   Application Example 9 In the process monitor element according to the application example described above, the wall portion is configured to include a conductive material, and when the wafer substrate is viewed in plan, the wall portion is electrically connected to a portion surrounding the monitor sacrificial layer. One end portion of the wall portion that is provided continuously with the insulating portion so as to surround the monitor sacrificial layer and that contacts the insulating portion is a terminal that can be electrically connected to an external electric circuit. The other end of the wall portion that is electrically connected and abuts against the insulating portion is electrically connected to a conductive layer on which the region of the monitor sacrificial layer that is etched within the predetermined time by the etchant is stacked. It is characterized by being connected to.

本適用例によれば、壁部は、導電性材料を含み構成され、ウェハー基板を平面視したときに、モニター犠牲層を取り囲む一部に電気的に絶縁された絶縁部を備えてモニター犠牲層を取り囲むように連続して形成され、絶縁部に当接する壁部の一方の端部は、外部電気回路と電気的に接続し得る端子に電気的に接続され、絶縁部に当接する壁部の他方の端部は、エッチング液によって少なくとも所定の時間内にエッチングされるモニター犠牲層の領域が積層される導電層と電気的に接続されている。そのため、例えば、エッチング処理を行った後に、レジスト層を剥離し、エッチングされたモニター犠牲層の領域を含めて金属パターンを積層させるなどすることで、エッチングされずに残ったモニター犠牲層を取り囲むように周回するコイル構造体を形成することができる。換言すると、コイル構造体を形成する部分を上述したプロセスモニター素子として構成することができる。   According to this application example, the wall portion is configured to include a conductive material, and when the wafer substrate is viewed in plan, the wall portion includes an insulating portion that is electrically insulated in a part surrounding the monitor sacrificial layer. One end of the wall portion that is continuously formed so as to surround the insulating portion and is in contact with the insulating portion is electrically connected to a terminal that can be electrically connected to the external electric circuit, and the wall portion that is in contact with the insulating portion is The other end is electrically connected to a conductive layer on which a region of the monitor sacrificial layer that is etched by the etchant at least within a predetermined time is stacked. Therefore, for example, after performing the etching process, the resist layer is peeled off, and a metal pattern including the etched monitor sacrificial layer region is laminated so as to surround the remaining monitor sacrificial layer without being etched. It is possible to form a coil structure that wraps around. In other words, the part forming the coil structure can be configured as the process monitor element described above.

[適用例10]上記適用例に係るプロセスモニター素子において、前記エッチング液によって少なくとも所定の時間内にエッチングされる前記モニター犠牲層の領域に、前記エッチングによりリリースされる複数の異なる長さを有する片持ち梁構造のビームが形成されていることを特徴とする。   Application Example 10 In the process monitor element according to the application example described above, pieces having a plurality of different lengths released by the etching in the region of the monitor sacrificial layer etched at least within a predetermined time by the etchant. A beam having a cantilever structure is formed.

本適用例によれば、少なくとも所定の時間内にエッチングされるモニター犠牲層の領域に、エッチングによりリリースされる複数の異なる長さを有する片持ち梁構造のビームが形成されている。このように構成することで、例えば、MEMS素子が、MEMS構造体として、プロセスモニター素子に形成される片持ち梁構造のビームと同様の構成の片持ち梁構造のビームを備える場合などにおいて、モニター犠牲層のエッチングの進行度合いと、MEMS構造体を形成するためのリリースエッチングの進行度合いとをより近似させることができる。そのため、より精度の高いエッチング寸法精度の管理を行なうことができる。
また、複数の異なる長さを有する片持ち梁構造のビームを形成することで、リリースエッチングに引き続く洗浄、乾燥工程におけるビームのスティッキングの評価などを行なうことができる。換言すると、ビームのスティッキングの評価などを行なう部分を上述したプロセスモニター素子として構成することができる。
According to this application example, a cantilever beam having a plurality of different lengths released by etching is formed in the region of the monitor sacrificial layer etched at least within a predetermined time. With this configuration, for example, when the MEMS element includes a cantilever beam having the same configuration as the cantilever beam formed on the process monitor element as the MEMS structure, the monitor is used. The progress of the sacrificial layer etching and the progress of the release etching for forming the MEMS structure can be more approximated. Therefore, it is possible to manage the etching dimensional accuracy with higher accuracy.
In addition, by forming a plurality of cantilever beams having different lengths, it is possible to perform cleaning subsequent to release etching, evaluation of beam sticking in a drying process, and the like. In other words, the part for evaluating the sticking of the beam can be configured as the process monitor element described above.

[適用例11]本適用例に係るMEMS素子の製造方法は、上記適用例に係るプロセスモニター素子を形成する工程と、前記モニター犠牲層を含み、前記犠牲層をエッチングする工程と、前記モニター犠牲層がエッチングされて形成されたエッチング界面の位置を、前記ゲージと相対視することで、前記MEMS構造体のリリース範囲を確認する工程と、を含むことを特徴とする。   Application Example 11 A method for manufacturing a MEMS device according to this application example includes a step of forming a process monitor element according to the application example, a step of etching the sacrificial layer including the monitor sacrificial layer, and the sacrificial monitor And confirming a release range of the MEMS structure by viewing a position of an etching interface formed by etching a layer relative to the gauge.

本適用例によれば、MEMS素子の製造工程において、上記適用例に係るプロセスモニター素子を活用することにより、MEMS構造体を形成するためのリリースエッチングの度合いをリリースエッチングの工程に後に視認することができる。
具体的に説明すると、モニター犠牲層に積層されたレジスト層にエッチング液を導入するエッチングホールを設け(つまり、本適用例のプロセスモニター素子を準備し)、MEMS構造体を形成するためのリリースエッチングと同時に、エッチングホールから導入されるエッチング液により、モニター犠牲層のエッチングを行なう。エッチングホールによる露出部を基点としたモニター犠牲層のエッチングの進行度合いは、レジスト層を透過して、エッチング時間に対応して徐々に広がるモニター犠牲層のエッチング界面として視認することができる。このエッチング界面の位置を、プロセスモニター素子に備えるゲージにより相対視することで、同時に進行するMEMS構造体を形成するためのリリースエッチングの進行度合いを確認することが可能となる。また、モニター犠牲層のエッチングの進行度合いと、MEMS構造体を形成するためのリリースエッチングの進行度合いとが1対1ではない場合、つまりそれぞれのエッチングのスピードが異なる場合には、予めそのスピード比率を評価しておくことで、相対的に正確なリリースエッチングの進行度合いを求めることができる。
その結果、所定のMEMS構造体を形成するためのエッチング寸法精度の管理をより簡便に精度良く行なうことができる。
According to this application example, in the manufacturing process of the MEMS element, by utilizing the process monitor element according to the application example, the degree of release etching for forming the MEMS structure is visually recognized later in the release etching process. Can do.
More specifically, an etching hole for introducing an etchant is provided in the resist layer laminated on the monitor sacrificial layer (that is, the process monitor element of this application example is prepared), and release etching for forming the MEMS structure. At the same time, the monitor sacrificial layer is etched with an etchant introduced from the etching hole. The progress of the etching of the monitor sacrificial layer based on the exposed portion by the etching hole can be visually recognized as an etching interface of the monitor sacrificial layer that penetrates the resist layer and gradually spreads in accordance with the etching time. By comparing the position of the etching interface with a gauge provided in the process monitor element, it is possible to confirm the progress of release etching for forming a MEMS structure that proceeds at the same time. In addition, when the progress of the etching of the monitor sacrificial layer and the progress of the release etching for forming the MEMS structure are not 1: 1, that is, when the etching speed is different, the speed ratio is previously set. By evaluating the above, it is possible to obtain a relatively accurate progress degree of release etching.
As a result, the management of the etching dimensional accuracy for forming the predetermined MEMS structure can be performed more easily and accurately.

(a)実施形態1に係るプロセスモニター素子の配設状態の例を示す平面図、(b)MEMS素子およびプロセスモニター素子を示す断面図。(A) The top view which shows the example of the arrangement | positioning state of the process monitor element which concerns on Embodiment 1, (b) Sectional drawing which shows a MEMS element and a process monitor element. (a),(b)プロセスモニター素子の平面図および断面図。(A), (b) The top view and sectional drawing of a process monitor element. (a)リリースエッチングが完了した状態を示す断面図、(b)ウェハー基板の形態における完成状態を示す断面図。(A) Sectional drawing which shows the state which completed release etching, (b) Sectional drawing which shows the completion state in the form of a wafer substrate. (a)〜(f)実施形態1に係るプロセスモニター素子を用いたMEMS素子の製造方法を示す工程図。(A)-(f) Process drawing which shows the manufacturing method of the MEMS element using the process monitor element which concerns on Embodiment 1. FIG. (g)〜(j)実施形態1に係るプロセスモニター素子を用いたMEMS素子の製造方法を示す工程図。(G)-(j) Process drawing which shows the manufacturing method of the MEMS element using the process monitor element which concerns on Embodiment 1. FIG. (a),(b)実施形態2に係るプロセスモニター素子の平面図および断面図。(A), (b) The top view and sectional drawing of the process monitor element which concern on Embodiment 2. FIG. (a),(b)変形例1,2に係るプロセスモニター素子を示す断面図。(A), (b) Sectional drawing which shows the process monitor element concerning the modifications 1 and 2. FIG. (a),(b)変形例3に係るプロセスモニター素子を示す平面図および断面図。(A), (b) The top view and sectional drawing which show the process monitor element concerning the modification 3. (a)変形例4に係るプロセスモニター素子を示す平面図、(b)プロセスモニター素子が備えるビームスティッキングモニターの平面図および断面図。(A) The top view which shows the process monitor element which concerns on the modification 4, (b) The top view and sectional drawing of the beam sticking monitor with which a process monitor element is provided.

以下に本発明を具体化した実施形態について、図面を参照して説明する。以下は、本発明の一実施形態であって、本発明を限定するものではない。なお、以下の各図においては、説明を分かりやすくするため、実際とは異なる尺度で記載している場合がある。   DESCRIPTION OF EMBODIMENTS Embodiments embodying the present invention will be described below with reference to the drawings. The following is one embodiment of the present invention and does not limit the present invention. In the following drawings, the scale may be different from the actual scale for easy understanding.

(実施形態1)
まず、実施形態1に係るプロセスモニター素子について説明する。
図1(a)は、実施形態1に係るウェハー基板の主面に形成するMEMS素子およびプロセスモニター素子の配設状態の例を示す平面図である。
図1(a)において、MEMS素子2は、ウェハー基板1の主面に縦横に配列され、プロセスモニター素子100は、同じウェハー基板1の主面にMEMS素子2の間に分散配設されている。なお、プロセスモニター素子100が分散配設されるレイアウトやプロセスモニター素子100の数は、これに限定されるものではなく、MEMS素子2を製造するプロセスのウェハー基板1における面内バラツキを考慮して適宜設定することが好ましい。
(Embodiment 1)
First, the process monitor element according to the first embodiment will be described.
FIG. 1A is a plan view showing an example of an arrangement state of MEMS elements and process monitor elements formed on the main surface of the wafer substrate according to the first embodiment.
In FIG. 1A, the MEMS elements 2 are arranged vertically and horizontally on the main surface of the wafer substrate 1, and the process monitor elements 100 are distributed between the MEMS elements 2 on the main surface of the same wafer substrate 1. . The layout in which the process monitor elements 100 are distributed and the number of the process monitor elements 100 are not limited to this, and in-plane variations in the wafer substrate 1 of the process for manufacturing the MEMS element 2 are taken into consideration. It is preferable to set appropriately.

図1(b)は、MEMS素子2およびプロセスモニター素子100を示す断面図である。本図は、図1(a)における、例えばA部のような並びの部分の断面図であり、MEMS素子2のMEMS構造体を形成する前段階、つまり犠牲層をリリースエッチングする前段階の断面図を示している。また、MEMS構造体の例として、MEMS振動子3を示している。
ウェハー基板1は、シリコン基板であり、MEMS振動子3は、ウェハー基板1に積層された第一酸化膜13、窒化膜14の上部に形成されている。
なお、ここでは、ウェハー基板1の主面に順に第一酸化膜13および窒化膜14が積層される方向を上方向として説明している。
FIG. 1B is a cross-sectional view showing the MEMS element 2 and the process monitor element 100. This figure is a cross-sectional view of a portion of the arrangement such as part A in FIG. 1A, for example, a cross-section before the MEMS structure of the MEMS element 2 is formed, that is, before the sacrificial layer is release-etched. The figure is shown. A MEMS vibrator 3 is shown as an example of the MEMS structure.
The wafer substrate 1 is a silicon substrate, and the MEMS vibrator 3 is formed on the first oxide film 13 and the nitride film 14 stacked on the wafer substrate 1.
Here, the direction in which the first oxide film 13 and the nitride film 14 are sequentially laminated on the main surface of the wafer substrate 1 is described as an upward direction.

MEMS振動子3は、下部電極11と可動部を有する上部電極12とを備えている。下部電極11および上部電極12は、好適例として導電性のポリシリコンで構成されている。下部電極11と上部電極12との間には、第二酸化膜15が形成されている。MEMS振動子3には、第三酸化膜16、第四酸化膜17が積層されている。第二〜第四酸化膜15〜17は、MEMS構造体を形成するための犠牲層であり、これらをリリースエッチングにより除去することで、可動部を有するMEMS構造体が形成される。具体的には、第二〜第四酸化膜15〜17が除去されることで、上部電極12が下部電極11から遊離した片持ち構造の可動電極構造が形成される。   The MEMS vibrator 3 includes a lower electrode 11 and an upper electrode 12 having a movable part. The lower electrode 11 and the upper electrode 12 are preferably made of conductive polysilicon. Between the lower electrode 11 and the upper electrode 12, a second dioxide film 15 is formed. A third oxide film 16 and a fourth oxide film 17 are stacked on the MEMS vibrator 3. The 2nd-4th oxide films 15-17 are sacrificial layers for forming a MEMS structure, and the MEMS structure which has a movable part is formed by removing these by release etching. Specifically, by removing the second to fourth oxide films 15 to 17, a movable electrode structure having a cantilever structure in which the upper electrode 12 is separated from the lower electrode 11 is formed.

第三酸化膜16および第四酸化膜17で形成される犠牲層は、隣に配設されるMEMS素子2、またはプロセスモニター素子100を隔てるようにその周囲に画設された壁部20を有している。
壁部20は、上部電極12を形成する半導体層21b、および第一配線層22、第二配線層23などから構成される。半導体層21bは上述したように好適例として導電性のポリシリコンで構成されており、第一配線層22、第二配線層23は好適例としてアルミニウムを用いて構成されている。なお、配線材料としては、これらに限定するものではなく、半導体プロセスで使用される材料が活用できる。
壁部20の最上部を構成する第二配線層23は、MEMS素子2における犠牲層を構成する第四酸化膜17を覆うように形成されている。第二配線層23には、犠牲層をリリースエッチングするためのエッチング液を導入する複数のリリースホール24が設けられており、リリースホール24において、第四酸化膜17が露出している。
壁部20の上部には、保護膜としての第五酸化膜25が積層されている。
The sacrificial layer formed of the third oxide film 16 and the fourth oxide film 17 has a wall portion 20 provided around the MEMS element 2 or the process monitor element 100 disposed adjacent to the sacrificial layer. doing.
The wall portion 20 includes a semiconductor layer 21b that forms the upper electrode 12, a first wiring layer 22, a second wiring layer 23, and the like. As described above, the semiconductor layer 21b is made of conductive polysilicon as a preferred example, and the first wiring layer 22 and the second wiring layer 23 are made of aluminum as a preferred example. Note that the wiring material is not limited to these, and materials used in the semiconductor process can be utilized.
The second wiring layer 23 constituting the uppermost portion of the wall portion 20 is formed so as to cover the fourth oxide film 17 constituting the sacrificial layer in the MEMS element 2. The second wiring layer 23 is provided with a plurality of release holes 24 for introducing an etchant for release etching the sacrificial layer, and the fourth oxide film 17 is exposed in the release holes 24.
A fifth oxide film 25 as a protective film is laminated on the upper portion of the wall portion 20.

なお、下部電極11や上部電極12と外部電気回路とを電気的に接続する電気配線層は、半導体層21b、第一配線層22、第二配線層23などにより形成されているが、図示を省略している。また、外部電気回路は、半導体回路としてMEMS素子2と一体に構成することができる。つまり、上部電極12を構成する半導体層21bはもとより、第一〜第五酸化膜13,15〜17,25は、層間膜や保護膜などの絶縁膜として、また第一配線層22、第二配線層23は回路配線層として半導体回路を一体に形成する材料とすることができる。換言すると、MEMS素子2は、半導体回路の製造工程において形成することができる。
特に半導体で形成する可動電極を有するMEMS振動子の場合には、水晶などの振動子に比較して半導体プロセスに容易に組み入れることができる。
The electrical wiring layer that electrically connects the lower electrode 11 or the upper electrode 12 and the external electrical circuit is formed by the semiconductor layer 21b, the first wiring layer 22, the second wiring layer 23, and the like. Omitted. Further, the external electric circuit can be configured integrally with the MEMS element 2 as a semiconductor circuit. That is, the first to fifth oxide films 13, 15 to 17, 25 as well as the semiconductor layer 21b constituting the upper electrode 12 are used as insulating films such as an interlayer film and a protective film, as well as the first wiring layer 22 and the second wiring layer 22. The wiring layer 23 can be made of a material for integrally forming a semiconductor circuit as a circuit wiring layer. In other words, the MEMS element 2 can be formed in a semiconductor circuit manufacturing process.
In particular, in the case of a MEMS vibrator having a movable electrode formed of a semiconductor, it can be easily incorporated into a semiconductor process as compared with a vibrator such as a crystal.

プロセスモニター素子100は、MEMS素子2を製造するプロセスにおけるプロセスモニター素子であって、モニター犠牲層30、レジスト層31、エッチングホール32、ゲージ40などを備えている。特に、プロセスモニター素子100は、MEMS素子2の製造における犠牲層のリリースエッチング工程のエッチング進行度合いをモニターすることができる。   The process monitor element 100 is a process monitor element in the process of manufacturing the MEMS element 2 and includes a monitor sacrificial layer 30, a resist layer 31, an etching hole 32, a gauge 40, and the like. In particular, the process monitor element 100 can monitor the progress of the etching in the release etching process of the sacrificial layer in the production of the MEMS element 2.

モニター犠牲層30は、第三酸化膜16および第四酸化膜17から構成される。プロセスモニター素子100はMEMS振動子3を有さないため、モニター犠牲層30は、窒化膜14に積層されている。
モニター犠牲層30は、第三酸化膜16、第四酸化膜17で形成されるMEMS素子2の犠牲層と同様に、隣に配設されるMEMS素子2を隔てるようにその周囲に画設された壁部20を有している。
壁部20の構成は、最上部を構成する第二配線層23によるパターンを除き、MEMS素子2の場合と同様である。MEMS素子2の場合、第二配線層23は、MEMS素子2における犠牲層を構成する第四酸化膜17を覆うように形成されているが、プロセスモニター素子100では、モニター犠牲層30を覆っていない。また、壁部20の最上部において、第二配線層23によるパターニングによって、ゲージ40が形成されている。ゲージ40については、後述する。
The monitor sacrificial layer 30 includes the third oxide film 16 and the fourth oxide film 17. Since the process monitor element 100 does not have the MEMS vibrator 3, the monitor sacrificial layer 30 is laminated on the nitride film 14.
Similar to the sacrificial layer of the MEMS element 2 formed of the third oxide film 16 and the fourth oxide film 17, the monitor sacrificial layer 30 is provided around the periphery so as to separate the adjacent MEMS element 2. Wall 20.
The configuration of the wall portion 20 is the same as that of the MEMS element 2 except for the pattern formed by the second wiring layer 23 constituting the uppermost portion. In the case of the MEMS element 2, the second wiring layer 23 is formed so as to cover the fourth oxide film 17 constituting the sacrifice layer in the MEMS element 2, but in the process monitor element 100, the monitor sacrifice layer 30 is covered. Absent. Further, a gauge 40 is formed by patterning with the second wiring layer 23 at the uppermost portion of the wall portion 20. The gauge 40 will be described later.

壁部20の上部には、保護膜としての第五酸化膜25が、隣に配設されるMEMS素子2の第五酸化膜25と連続するように積層されている。
モニター犠牲層30および第五酸化膜25には、レジスト層31が積層されている。レジスト層31には、モニター犠牲層30をエッチングするためのエッチング液を導入するエッチングホール32が設けられており、エッチングホール32において、モニター犠牲層30(第四酸化膜17)が露出している。エッチングホール32は、モニター犠牲層30を平面視した際に、モニター犠牲層30の略中心に形成されている。また、第五酸化膜25およびレジスト層31は、透明であり、透過してその下層が視認できる構成となっている。従って、ウェハー基板1を平面視した際に、第五酸化膜25およびレジスト層31の下層に配置されているゲージ40を視認することができる。
なお、図1(b)に示すように、レジスト層31は、MEMS素子2の領域に及んで積層されているが、リリースホール24が設けられている第二配線層23の領域には積層されていない。
A fifth oxide film 25 as a protective film is laminated on the upper portion of the wall portion 20 so as to be continuous with the fifth oxide film 25 of the MEMS element 2 disposed adjacent thereto.
A resist layer 31 is laminated on the monitor sacrificial layer 30 and the fifth oxide film 25. The resist layer 31 is provided with an etching hole 32 for introducing an etchant for etching the monitor sacrificial layer 30, and the monitor sacrificial layer 30 (fourth oxide film 17) is exposed in the etching hole 32. . The etching hole 32 is formed at substantially the center of the monitor sacrificial layer 30 when the monitor sacrificial layer 30 is viewed in plan. Further, the fifth oxide film 25 and the resist layer 31 are transparent, and have a structure in which the lower layer can be visually recognized through. Therefore, when the wafer substrate 1 is viewed in plan, the gauge 40 disposed under the fifth oxide film 25 and the resist layer 31 can be visually recognized.
As shown in FIG. 1B, the resist layer 31 is stacked over the region of the MEMS element 2, but is stacked in the region of the second wiring layer 23 in which the release hole 24 is provided. Not.

以上に説明した図1(b)に示す状態において、犠牲層のリリースエッチングを行なう。具体的には、ウェハー基板1をエッチング液に晒し、犠牲層としての第二〜第四酸化膜15〜17をリリースエッチングすることで、MEMS構造体としてのMEMS振動子3を形成する。同時に、プロセスモニター素子100では、エッチングホール32を介してモニター犠牲層30がエッチングされる。
エッチング液には、好適例としてバッファードフッ酸を使用している。壁部20に対するバッファードフッ酸によるエッチングレートは、犠牲層を構成する第三酸化膜16、第四酸化膜17に対するエッチングレートより極めて小さいため、壁部20はエッチングストッパーとして機能している。
In the state shown in FIG. 1B described above, release etching of the sacrificial layer is performed. Specifically, the MEMS vibrator 3 as a MEMS structure is formed by exposing the wafer substrate 1 to an etching solution and performing release etching of the second to fourth oxide films 15 to 17 as sacrificial layers. At the same time, in the process monitor element 100, the monitor sacrificial layer 30 is etched through the etching hole 32.
As an etching solution, buffered hydrofluoric acid is used as a preferred example. Since the etching rate by the buffered hydrofluoric acid with respect to the wall part 20 is extremely smaller than the etching rates with respect to the third oxide film 16 and the fourth oxide film 17 constituting the sacrificial layer, the wall part 20 functions as an etching stopper.

この状態において、MEMS素子2の領域での第二〜第四酸化膜15〜17のリリースエッチングの進行度合いは、第二配線層23が第四酸化膜17を覆うように形成されているため、容易に視認することができない。一方、プロセスモニター素子100では、レジスト層31が透明であるため、エッチングホール32を介してモニター犠牲層30がエッチングされた様子を視認することができる。   In this state, the degree of progress of release etching of the second to fourth oxide films 15 to 17 in the region of the MEMS element 2 is formed so that the second wiring layer 23 covers the fourth oxide film 17. It cannot be easily seen. On the other hand, in the process monitor element 100, since the resist layer 31 is transparent, it can be visually observed that the monitor sacrificial layer 30 is etched through the etching hole 32.

図2(a)は、ウェハー基板1を平面視する方向から見たプロセスモニター素子100の平面図、図2(b)は、図2(a)のB―B断面図である。なお、図2(a)において、ゲージ40を含む第二配線層23は、レジスト層31および第五酸化膜25の下層に位置するが、透過して視認できるため、および分かりやすくするために実線で示している。
図2(a),(b)において、モニター犠牲層30は、エッチングホール32を中心にエッチングが進行した様子を示している。
図2(a),(b)を参照し、ゲージ40について以下に説明する。
FIG. 2A is a plan view of the process monitor element 100 viewed from the direction in which the wafer substrate 1 is viewed in plan, and FIG. 2B is a cross-sectional view taken along the line BB in FIG. In FIG. 2 (a), the second wiring layer 23 including the gauge 40 is located below the resist layer 31 and the fifth oxide film 25, but is visible through the line and is a solid line for easy understanding. Is shown.
2A and 2B, the monitor sacrificial layer 30 shows a state in which etching has progressed with an etching hole 32 as a center.
With reference to FIG. 2 (a), (b), the gauge 40 is demonstrated below.

ゲージ40は、エッチングされたモニター犠牲層30のエッチング界面30aの位置をウェハー基板1の主面側から相対視できる目盛りから成るゲージであり、図2(a)に示すように、等間隔のピッチLを有する目盛りパターンとして形成されている。図2(a)では、円形に広がるエッチング界面30aの最大幅(直径WxあるいはWy)が約5Lに達している様子を示している。
壁部20は、プロセスモニター素子100の外周部に矩形枠状に形成されており、ゲージ40は、壁部20の最上層において、第二配線層23により形成されている。また、壁部20およびゲージ40は、エッチングホール32から充分離れた位置に形成されている。具体的には、ゲージ40は、MEMS構造体(MEMS振動子3)形成における所定のリリースエッチング時間(例えば最大許容エッチング時間)のリリースエッチングを行った場合であっても、エッチング界面30aがゲージ40の領域まで進行しない位置に形成されている。
The gauge 40 is a gauge having a graduation in which the position of the etched interface 30a of the etched monitor sacrificial layer 30 can be viewed relative to the main surface side of the wafer substrate 1, and as shown in FIG. A scale pattern having L is formed. FIG. 2A shows a state in which the maximum width (diameter Wx or Wy) of the etching interface 30a spreading in a circle reaches about 5L.
The wall portion 20 is formed in a rectangular frame shape on the outer peripheral portion of the process monitor element 100, and the gauge 40 is formed by the second wiring layer 23 in the uppermost layer of the wall portion 20. Further, the wall portion 20 and the gauge 40 are formed at positions sufficiently away from the etching hole 32. Specifically, the gauge 40 has the etching interface 30a at the gauge 40 even when release etching is performed for a predetermined release etching time (for example, the maximum allowable etching time) in forming the MEMS structure (MEMS vibrator 3). It is formed at a position where it does not travel to the region.

なお、ゲージ40の目盛りパターンは、図2(a)に示すパターンに限定するものではなく、エッチングの進行度合いを示すエッチング界面30aの位置が定量的に視認できるパターンであれば良い。また、ゲージ40は、定量的に視認できなくとも、例えば、許容上限,下限との比較ができるパターン、いわゆるコンパレータであっても良い。
また、壁部20およびゲージ40は、プロセスモニター素子100の外周部に矩形枠状に形成されていると説明したが、上述したように、エッチングホール32から充分離れた位置に形成されていれば良く、例えば円形枠状に形成されていても良い。
Note that the scale pattern of the gauge 40 is not limited to the pattern shown in FIG. 2A, and may be any pattern that can quantitatively visually recognize the position of the etching interface 30 a indicating the degree of progress of etching. The gauge 40 may be, for example, a pattern that can be compared with an allowable upper limit and a lower limit, that is, a so-called comparator, even if the gauge 40 cannot be visually recognized quantitatively.
The wall 20 and the gauge 40 have been described as being formed in a rectangular frame shape on the outer periphery of the process monitor element 100. However, as described above, if the wall 20 and the gauge 40 are formed at positions sufficiently away from the etching hole 32, as shown in FIG. For example, it may be formed in a circular frame shape.

図3(a)は、リリースエッチングが完了した状態を示す断面図である。
MEMS素子2の領域の犠牲層は、エッチング液を導入するリリースホール24が複数設けられているため、すべての犠牲層が除去されているのに対し、プロセスモニター素子100のモニター犠牲層30は、ある程度エッチングが進行したところで止まっており、エッチングの進行度合いが視認できる状態にエッチング界面30aが残されている状態を示している。
リリースホール24の数、およびリリースホール24やエッチングホール32の大きさは、MEMS素子2の領域の犠牲層のリリースエッチングの進行度合いと、プロセスモニター素子100におけるモニター犠牲層30のエッチング度合いとの関係、つまり視認によるモニターができるエッチング界面30aの位置との関係を考慮して適宜設定することが好ましい。
FIG. 3A is a cross-sectional view showing a state where release etching is completed.
The sacrificial layer in the region of the MEMS element 2 is provided with a plurality of release holes 24 for introducing an etching solution, so that all the sacrificial layers are removed, whereas the monitor sacrificial layer 30 of the process monitor element 100 is It shows a state where the etching interface 30a is left in a state where the etching is stopped to some extent and the progress of the etching is visible.
The number of release holes 24 and the sizes of the release holes 24 and the etching holes 32 are related to the degree of progress of release etching of the sacrificial layer in the region of the MEMS element 2 and the degree of etching of the monitor sacrificial layer 30 in the process monitor element 100. In other words, it is preferable to set appropriately considering the relationship with the position of the etching interface 30a that can be monitored by visual recognition.

図3(b)は、ウェハー基板1の形態における完成状態を示す断面図である。
リリースエッチング終了後、レジスト層31を剥離して洗浄した後に封止層50を積層している。封止層50には、好適例としてアルミニウムを用いているがこれに限定するものではなく、その他の金属層であっても良い。
封止層50により、MEMS素子2の領域ではリリースホール24が封止され、犠牲層がリリースエッチング除去された空間は密閉状態に維持される。
また、プロセスモニター素子100の領域においては、封止層50により、残されたモニター犠牲層30が覆われる。プロセスモニター素子100の領域における封止層50の表面は、図3(b)に示すように、残されたモニター犠牲層30の凹凸を反映して形成されるため、エッチング界面30aの位置を凹凸として視認することができる。
FIG. 3B is a cross-sectional view showing a completed state in the form of the wafer substrate 1.
After the release etching is finished, the sealing layer 50 is laminated after the resist layer 31 is peeled off and washed. Although aluminum is used for the sealing layer 50 as a suitable example, it is not limited to this, and other metal layers may be used.
The release layer 24 is sealed in the region of the MEMS element 2 by the sealing layer 50, and the space where the sacrifice layer is removed by release etching is maintained in a sealed state.
Further, the remaining monitor sacrificial layer 30 is covered with the sealing layer 50 in the region of the process monitor element 100. The surface of the sealing layer 50 in the region of the process monitor element 100 is formed to reflect the unevenness of the remaining monitor sacrificial layer 30 as shown in FIG. Can be visually recognized.

次に、実施形態1に係るプロセスモニター素子を用いたMEMS素子の製造方法について説明する。
図4(a)〜(f)および図5(g)〜(j)は、プロセスモニター素子100を用いたMEMS素子2の製造方法を順に示す工程図である。
Next, a method for manufacturing a MEMS element using the process monitor element according to the first embodiment will be described.
4A to 4F and FIGS. 5G to 5J are process diagrams sequentially illustrating a method for manufacturing the MEMS element 2 using the process monitor element 100. FIG.

図4(a):ウェハー基板1を準備し、主面に第一酸化膜13を積層する。第一酸化膜13は、好適例として、半導体プロセスの素子分離層として一般的なLOCOS(Local Oxidation of Silicon)酸化膜で形成しているが、半導体プロセスの世代によって、例えば、STI(Shallow Trench Isolation)法による酸化膜であっても良い。
次に窒化膜14を積層する。窒化膜14は、エッチング液としてのバッファードフッ酸に対して耐性があり、エッチングストッパーとして機能する。
次に、窒化膜14の上に半導体層21aを積層する。半導体層21aは、下部電極11を構成するポリシリコン層であり、積層後にイオン注入をして所定の導電性を持たせる。
FIG. 4A: A wafer substrate 1 is prepared, and a first oxide film 13 is laminated on the main surface. As a preferred example, the first oxide film 13 is formed of a LOCOS (Local Oxidation of Silicon) oxide film, which is a general element isolation layer in a semiconductor process. However, depending on the generation of the semiconductor process, for example, STI (Shallow Trench Isolation) is used. ) Oxide film may be used.
Next, a nitride film 14 is laminated. The nitride film 14 is resistant to buffered hydrofluoric acid as an etchant and functions as an etching stopper.
Next, the semiconductor layer 21 a is stacked on the nitride film 14. The semiconductor layer 21a is a polysilicon layer that constitutes the lower electrode 11, and is ion-implanted after stacking to give predetermined conductivity.

図4(b):半導体層21aをフォトリソグラフィーによりパターニングして下部電極11を形成した後に熱酸化して第二酸化膜15を形成する。熱酸化による酸化膜の形成は、選択的にポリシリコン層に対して行なわれる。この第二酸化膜15は、犠牲層として上部電極12とのギャップを形成する。   FIG. 4B: The semiconductor layer 21 a is patterned by photolithography to form the lower electrode 11, and then thermally oxidized to form the second dioxide film 15. Formation of the oxide film by thermal oxidation is selectively performed on the polysilicon layer. This first dioxide film 15 forms a gap with the upper electrode 12 as a sacrificial layer.

図4(c):半導体層21bを積層する。半導体層21bは、上部電極12および壁部20の最下層を構成するポリシリコン層である。半導体層21bをフォトリソグラフィーによりパターニングして上部電極12および壁部20の最下層を形成する。上部電極12を構成する半導体層21bには、積層後にイオン注入をして所定の導電性を持たせる。   FIG. 4C: the semiconductor layer 21b is stacked. The semiconductor layer 21 b is a polysilicon layer constituting the lowermost layer of the upper electrode 12 and the wall portion 20. The semiconductor layer 21b is patterned by photolithography to form the lowermost layer of the upper electrode 12 and the wall portion 20. The semiconductor layer 21b constituting the upper electrode 12 is ion-implanted after stacking to have a predetermined conductivity.

図4(d):犠牲層(モニター犠牲層30を含む)を構成する第三酸化膜16を積層する。第三酸化膜16は、半導体プロセスでは、層間膜(IMD(Inter Metal Dielectric))として形成され、好適例としてTEOS(Tetraethoxysilane)を用いて平坦化している。半導体プロセスの世代によっては、CMP(Chemical Mechanical Polishing)などによる平坦化を行なっても良い。   FIG. 4D: the third oxide film 16 constituting the sacrificial layer (including the monitor sacrificial layer 30) is stacked. In the semiconductor process, the third oxide film 16 is formed as an interlayer film (IMD (Inter Metal Dielectric)), and is planarized using TEOS (Tetraethoxysilane) as a suitable example. Depending on the generation of the semiconductor process, planarization by CMP (Chemical Mechanical Polishing) or the like may be performed.

図4(e):第一配線層22の積層に先立ち、第一配線層22と半導体層21bとを電気的に接続させるための露出部(穴)をフォトリソグラフィーにより第三酸化膜16に形成する。次に第一配線層22を積層し、フォトリソグラフィーによりパターニングする。第一配線層22には、好適例としてアルミニウムをスパッタリングにより積層している。
なお、図4(e)では、電気回路の図示を省略しているため、第一配線層22は、壁部20を構成する第二層部分のみに図示している。
FIG. 4E: Before the first wiring layer 22 is stacked, an exposed portion (hole) for electrically connecting the first wiring layer 22 and the semiconductor layer 21b is formed in the third oxide film 16 by photolithography. To do. Next, the first wiring layer 22 is laminated and patterned by photolithography. As a suitable example, aluminum is laminated on the first wiring layer 22 by sputtering.
In FIG. 4E, since the illustration of the electric circuit is omitted, the first wiring layer 22 is shown only in the second layer portion constituting the wall portion 20.

図4(f):犠牲層(モニター犠牲層30を含む)を構成する二番目の層として、第四酸化膜17を積層する。第四酸化膜17は、半導体プロセスでは、層間膜(ILD(Inter Layer Dielectrics))として形成され、好適例としてTEOSを用いて平坦化している。半導体プロセスの世代によっては、CMPなどによる平坦化を行なっても良い。
次に、第二配線層23の積層に先立ち、第一配線層22と第二配線層23とを電気的に接続させるための露出部(穴)をフォトリソグラフィーにより第四酸化膜17に形成する。次に第二配線層23を積層し、フォトリソグラフィーによりパターニングする。第二配線層23は、壁部20の最上層を構成すると共に、MEMS素子2の犠牲層をリリースエッチングするためのリリースホール24を備えて犠牲層(第四酸化膜17)を覆う。また、プロセスモニター素子100においては、パターニングにより、ゲージ40が形成される。
なお、第二配線層23には、好適例としてアルミニウムをスパッタリングにより積層している。
FIG. 4F: The fourth oxide film 17 is stacked as the second layer constituting the sacrificial layer (including the monitor sacrificial layer 30). In the semiconductor process, the fourth oxide film 17 is formed as an interlayer film (ILD (Inter Layer Dielectrics)), and is planarized using TEOS as a preferred example. Depending on the generation of the semiconductor process, planarization by CMP or the like may be performed.
Next, prior to the lamination of the second wiring layer 23, an exposed portion (hole) for electrically connecting the first wiring layer 22 and the second wiring layer 23 is formed in the fourth oxide film 17 by photolithography. . Next, the second wiring layer 23 is laminated and patterned by photolithography. The second wiring layer 23 constitutes the uppermost layer of the wall 20 and includes a release hole 24 for release etching the sacrificial layer of the MEMS element 2 and covers the sacrificial layer (fourth oxide film 17). In the process monitor element 100, the gauge 40 is formed by patterning.
Note that aluminum is laminated on the second wiring layer 23 as a preferred example by sputtering.

図5(g):保護膜としての第五酸化膜25を積層し、リリースホール24およびモニター犠牲層30がエッチングされる部分が露出するように開口部を設けてフォトリソグラフィーによりパターニングする。第五酸化膜25は、半導体プロセスで一般的な保護膜(例えばSiO2膜やSiNの2層膜)であれば良く、ポリイミド膜などであっても良い。 FIG. 5G: A fifth oxide film 25 as a protective film is laminated, and an opening is provided so that the portions where the release hole 24 and the monitor sacrificial layer 30 are etched are exposed and patterned by photolithography. The fifth oxide film 25 may be a protective film common in a semiconductor process (for example, a SiO 2 film or a SiN two-layer film), and may be a polyimide film or the like.

図5(h):レジスト層31を積層し、リリースホール24が露出する開口部およびエッチングホール32が形成されるようにフォトリソグラフィーによりパターニングする。
この状態において、リリースエッチング工程のエッチング進行度合いをモニターするためのプロセスモニター素子100が準備される。
FIG. 5H: A resist layer 31 is stacked and patterned by photolithography so that an opening where the release hole 24 is exposed and an etching hole 32 are formed.
In this state, a process monitor element 100 for monitoring the progress of etching in the release etching process is prepared.

図5(i):ウェハー基板1をエッチング液に晒し、犠牲層としての第二〜第四酸化膜15〜17をリリースエッチングすることで、MEMS構造体としてのMEMS振動子3を形成する。同時に、プロセスモニター素子100では、エッチングホール32を介してモニター犠牲層30がエッチングされる。エッチング界面30aの位置とゲージ40とをウェハー基板1の主面側から相対視することでエッチング進行度合いを確認する。確認の結果に応じ、処理を進める。例えば、リリースエッチングが不足していると判断される場合には、リリースエッチングをさらに行なう。   FIG. 5 (i): The MEMS vibrator 3 as a MEMS structure is formed by exposing the wafer substrate 1 to an etching solution and performing release etching of the second to fourth oxide films 15 to 17 as sacrificial layers. At the same time, in the process monitor element 100, the monitor sacrificial layer 30 is etched through the etching hole 32. The progress of etching is confirmed by viewing the position of the etching interface 30a and the gauge 40 from the main surface side of the wafer substrate 1 relative to each other. The process proceeds according to the result of the confirmation. For example, if it is determined that release etching is insufficient, release etching is further performed.

図5(j):リリースエッチング終了後、レジスト層31を剥離して洗浄した後に封止層50を積層し、MEMS素子2およびプロセスモニター素子100が封止されるようにフォトリソグラフィーによりパターニングする。封止層50には、好適例としてアルミニウムを用いているがこれに限定するものではなく、その他の金属層であっても良い。
封止層50により、MEMS素子2の領域ではリリースホール24が封止され、犠牲層がリリースエッチング除去された空間は密閉状態に維持される。
FIG. 5 (j): After the release etching is completed, the resist layer 31 is peeled off and washed, and then the sealing layer 50 is stacked and patterned by photolithography so that the MEMS element 2 and the process monitor element 100 are sealed. Although aluminum is used for the sealing layer 50 as a suitable example, it is not limited to this, and other metal layers may be used.
The release layer 24 is sealed in the region of the MEMS element 2 by the sealing layer 50, and the space where the sacrifice layer is removed by release etching is maintained in a sealed state.

以上述べたように、本実施形態によるプロセスモニター素子、およびMEMS素子の製造方法によれば、以下の効果を得ることができる。
エッチングされたモニター犠牲層30のエッチング界面30aの位置を、ウェハー基板1の主面側から相対視できるゲージ40を備えているため、MEMS振動子3を形成するためのリリースエッチングの度合いを視認することができる。
具体的に説明すると、モニター犠牲層30に積層されたレジスト層31にエッチング液を導入するエッチングホール32を設け(つまり、プロセスモニター素子100を準備し)、MEMS振動子3を形成するためのリリースエッチングと同時に、エッチングホール32から導入されるエッチング液により、モニター犠牲層30のエッチングを行なう。エッチングホール32による露出部を基点としたモニター犠牲層30のエッチングの進行度合いは、レジスト層31を透過して、エッチング時間に対応して徐々に広がるモニター犠牲層30のエッチング界面30aとして視認することができる。このエッチング界面30aの位置を、プロセスモニター素子100に備えるゲージ40により相対視することで、同時に進行したMEMS振動子3を形成するためのリリースエッチングの進行度合いを確認することが可能となる。また、モニター犠牲層30のエッチングの進行度合いと、MEMS振動子3を形成するためのリリースエッチングの進行度合いとが1対1ではない場合、つまりそれぞれのエッチングのスピードが異なる場合には、予めそのスピード比率を評価しておくことで、相対的に正確なMEMS振動子3に対するリリースエッチングの進行度合いを求めることができる。
その結果、所定のMEMS振動子3を形成するためのエッチング寸法精度の管理をより簡便に精度良く行なうことができる。
As described above, according to the process monitor element and the MEMS element manufacturing method of the present embodiment, the following effects can be obtained.
Since the gauge 40 is provided so that the position of the etched interface 30a of the etched monitor sacrificial layer 30 can be viewed from the main surface side of the wafer substrate 1, the degree of release etching for forming the MEMS vibrator 3 is visually confirmed. be able to.
More specifically, an etching hole 32 for introducing an etching solution is provided in the resist layer 31 laminated on the monitor sacrificial layer 30 (that is, the process monitor element 100 is prepared), and a release for forming the MEMS vibrator 3 is provided. Simultaneously with the etching, the monitor sacrificial layer 30 is etched by the etching solution introduced from the etching hole 32. The degree of progress of the etching of the monitor sacrificial layer 30 based on the exposed portion of the etching hole 32 is visually recognized as an etching interface 30a of the monitor sacrificial layer 30 that passes through the resist layer 31 and gradually spreads in accordance with the etching time. Can do. By comparing the position of the etching interface 30a with a gauge 40 provided in the process monitor element 100, it is possible to check the progress of release etching for forming the MEMS vibrator 3 that has progressed simultaneously. In addition, when the progress of the etching of the monitor sacrificial layer 30 and the progress of the release etching for forming the MEMS vibrator 3 are not 1: 1, that is, when the respective etching speeds are different, By evaluating the speed ratio, it is possible to obtain a relatively accurate progress degree of release etching with respect to the MEMS vibrator 3.
As a result, the etching dimensional accuracy for forming the predetermined MEMS vibrator 3 can be managed more easily and accurately.

また、ゲージ40は、エッチング液によって少なくとも所定の時間内にエッチングされるモニター犠牲層30の領域の外周部に、つまり被エッチング領域に含まれない位置に形成されているため、ゲージ40は、所定の時間内において、エッチングによる影響を受けることが無い。従って、MEMS振動子3を形成するためのリリースエッチングが、充分に所定時間内で終了する方法において、ゲージ40はエッチングによる影響を受けることないため、リリースエッチングの進行度合いを安定して視認することができる。また、ゲージ40はエッチングによる影響を受けないため、パーティクルなどの原因になることが無い。   Further, since the gauge 40 is formed at the outer peripheral portion of the region of the monitor sacrificial layer 30 that is etched at least within a predetermined time by the etching solution, that is, at a position not included in the region to be etched, the gauge 40 is predetermined. In this time, it is not affected by etching. Therefore, in the method in which the release etching for forming the MEMS vibrator 3 is sufficiently completed within a predetermined time, the gauge 40 is not affected by the etching, and thus the progress of the release etching can be visually confirmed stably. Can do. Further, since the gauge 40 is not affected by etching, it does not cause particles or the like.

また、ゲージ40は、MEMS素子2が備える電気配線層としての第二配線層23をパターニングする工程において形成される目盛りパターンであるため、新たに、ゲージ40としての目盛りパターンを形成するための工程を設ける必要が無い。例えば、フォトリソグラフィーにより、MEMS素子2の第二配線層23を金属パターンで形成する場合に、同時に金属パターンによる目盛りが形成されるため、工程を簡略化することができる。   Moreover, since the gauge 40 is a scale pattern formed in the process of patterning the second wiring layer 23 as an electric wiring layer included in the MEMS element 2, a process for forming a new scale pattern as the gauge 40. There is no need to provide. For example, when the second wiring layer 23 of the MEMS element 2 is formed with a metal pattern by photolithography, a scale with the metal pattern is simultaneously formed, so that the process can be simplified.

また、モニター犠牲層30は、ウェハー基板1の主面において、隣に配設されるMEMS素子2を隔てるようにモニター犠牲層30に画設された壁部20を有し、壁部20は、エッチング液によるエッチングレートが、犠牲層を構成する第三酸化膜16、第四酸化膜17に対するエッチングレートより小さい材料で形成されている。そのため、例えば、所定の時間以上にエッチングを行なった場合であっても、壁部20でのエッチングの進行が抑えられるため、隣に配設されるMEMS素子2に与える影響を低減することができる。具体的には、壁部20をエッチングストッパーとして構成した場合に、所定の時間を上回るエッチングを行なった場合であっても、壁部20を越えて隣接するMEMS素子2にエッチングの影響が及ぶことが抑制されるため、プロセスモニター素子100が隣接するMEMS素子2へ与える影響を抑えることができる。   The monitor sacrificial layer 30 has a wall portion 20 provided on the monitor sacrificial layer 30 so as to separate the adjacent MEMS element 2 on the main surface of the wafer substrate 1. The etching rate by the etchant is made of a material smaller than the etching rate for the third oxide film 16 and the fourth oxide film 17 constituting the sacrificial layer. Therefore, for example, even when the etching is performed for a predetermined time or longer, the progress of the etching at the wall portion 20 is suppressed, so that the influence on the adjacent MEMS element 2 can be reduced. . Specifically, when the wall portion 20 is configured as an etching stopper, even if the etching exceeds a predetermined time, the adjacent MEMS element 2 beyond the wall portion 20 is affected by etching. Therefore, the influence of the process monitor element 100 on the adjacent MEMS element 2 can be suppressed.

また、モニター犠牲層30に画設された壁部20は、MEMS振動子3をリリースエッチングにより形成するための犠牲層に画設された壁部20と同じ構成で形成されるため、新たに、プロセスモニター素子100の壁部20を形成するための工程を設ける必要が無い。   In addition, the wall 20 provided in the monitor sacrificial layer 30 is formed in the same configuration as the wall 20 provided in the sacrificial layer for forming the MEMS vibrator 3 by release etching. There is no need to provide a process for forming the wall portion 20 of the process monitor element 100.

また、プロセスモニター素子100の領域においては、封止層50により、残されたモニター犠牲層30が覆われる。プロセスモニター素子100の領域における封止層50の表面は、残されたモニター犠牲層30の凹凸を反映して形成されるため、エッチング界面30aの位置を凹凸として視認することができる。つまり、リリースエッチング工程の直後だけでなく、MEMS素子2が完成した後であっても、同じウェハー基板1で製造されたプロセスモニター素子100を確認することで、該当するMEMS素子2のリリースエッチングの状態を推定することができる。   Further, the remaining monitor sacrificial layer 30 is covered with the sealing layer 50 in the region of the process monitor element 100. Since the surface of the sealing layer 50 in the region of the process monitor element 100 is formed reflecting the unevenness of the remaining monitor sacrificial layer 30, the position of the etching interface 30a can be visually recognized as unevenness. That is, not only immediately after the release etching step but also after the MEMS element 2 is completed, by confirming the process monitor element 100 manufactured on the same wafer substrate 1, the release etching of the corresponding MEMS element 2 can be performed. The state can be estimated.

なお、上記の説明では、ゲージ40は、第二配線層23によるパターニングによって形成しているとして説明したが、必ずしも第二配線層23に形成しなくとも良い。例えば、保護膜としての第五酸化膜25にハーフエッチングなどで目盛りを刻む方法などであっても良いし、第五酸化膜25にポリイミド層などを積層し、目盛りをパターニングする方法であっても良い。また、モニター犠牲層30を透過して充分に視認できる場合には、より下層の第一配線層22や、半導体層21a、21bなどによるパターニングによって形成しても良い。   In the above description, the gauge 40 is described as being formed by patterning using the second wiring layer 23, but it is not always necessary to form the gauge 40 in the second wiring layer 23. For example, the fifth oxide film 25 as a protective film may be graduated by half-etching or the like, or may be a method in which a polyimide layer is laminated on the fifth oxide film 25 and the scale is patterned. good. Further, when the monitor sacrificial layer 30 can be permeated sufficiently, it may be formed by patterning with the lower first wiring layer 22 or the semiconductor layers 21a and 21b.

(実施形態2)
次に、実施形態2に係るプロセスモニター素子について説明する。なお、説明にあたり、上述した実施形態と同一の構成部位については、同一の符号を使用し、重複する説明は省略する。
図6(a)は、実施形態2に係るプロセスモニター素子101を示す平面図、図6(b)は、図6(a)のC―C断面図である。
実施形態1では、図2(a),(b)に示すように、壁部20およびゲージ40は、エッチングホール32から充分離れた位置に形成されており、エッチングホール32は、モニター犠牲層30を平面視した際に、モニター犠牲層30の略中心に形成されているとして説明したが、この構成に限定するものではない。図6(b)に示すように、エッチングホール32に近い壁部20aがエッチングストッパーとして充分機能し、隣接するMEMS素子2にエッチングによる影響が無いと考えられる場合には、エッチングホール32を、壁部20aから離れた位置に形成しなくとも良い。
(Embodiment 2)
Next, the process monitor element according to the second embodiment will be described. In the description, the same components as those in the above-described embodiment are denoted by the same reference numerals, and redundant description is omitted.
6A is a plan view showing the process monitor element 101 according to the second embodiment, and FIG. 6B is a cross-sectional view taken along the line CC in FIG. 6A.
In the first embodiment, as shown in FIGS. 2A and 2B, the wall 20 and the gauge 40 are formed at positions sufficiently away from the etching hole 32, and the etching hole 32 is formed in the monitor sacrificial layer 30. Is described as being formed at substantially the center of the monitor sacrificial layer 30 in a plan view, but is not limited to this configuration. As shown in FIG. 6B, when the wall portion 20a close to the etching hole 32 functions sufficiently as an etching stopper and it is considered that the adjacent MEMS element 2 is not affected by etching, the etching hole 32 is set to the wall. It is not necessary to form it in the position away from the part 20a.

プロセスモニター素子101は、平面視において矩形枠状に形成された壁部20vを備え、壁部20vは、交差する2辺の壁部20aと、壁部20aに対向し交差する2辺の壁部20bとから構成されている。
壁部20bは、壁部20と同じ構成であり、最上層にゲージ40を備えている。
壁部20aは、最上層にゲージ40を備えておらず、また、そのためゲージ40を覆う第五酸化膜25がモニター犠牲層30に積層する部分が無い。従って、過度のエッチングを行なった場合であっても、第五酸化膜25を通して隣接するMEMS素子2に対してエッチングによる影響を与えることが無く、壁部20aがエッチングストッパーとして充分機能する。従って、エッチングホール32を、交差する2辺の壁部20aの角付近に形成することができ、また、エッチングホール32を中心にエッチングが進行する様子、つまりエッチング界面30aの位置を壁部20bが備えるゲージ40によって相対視することができる。その他の構成において、プロセスモニター素子101は、プロセスモニター素子100と同様である。
The process monitor element 101 includes a wall portion 20v formed in a rectangular frame shape in plan view. The wall portion 20v includes two intersecting wall portions 20a and two wall portions facing and intersecting the wall portion 20a. 20b.
The wall part 20b is the same structure as the wall part 20, and is equipped with the gauge 40 in the uppermost layer.
The wall portion 20 a does not include the gauge 40 on the uppermost layer, and therefore, there is no portion where the fifth oxide film 25 covering the gauge 40 is laminated on the monitor sacrificial layer 30. Therefore, even when excessive etching is performed, the MEMS element 2 adjacent through the fifth oxide film 25 is not affected by etching, and the wall portion 20a functions sufficiently as an etching stopper. Therefore, the etching hole 32 can be formed in the vicinity of the corner of the wall portion 20a on the two intersecting sides, and the state in which the etching progresses around the etching hole 32, that is, the position of the etching interface 30a is determined by the wall portion 20b. Relative viewing can be performed by the gauge 40 provided. In other configurations, the process monitor element 101 is the same as the process monitor element 100.

以上述べたように、実施形態2に係るプロセスモニター素子101によれば、実施形態1による効果に加えて、以下の効果を得ることができる。
エッチングホール32を、周囲のすべての壁部20から離れた位置に形成しなくとも良いため、プロセスモニター素子をより小さく構成することができる。その結果、ウェハー基板1に配設するプロセスモニター素子が占有する面積を少なくすることができるため、より多くのMEMS素子を形成することができる。
As described above, according to the process monitor element 101 according to the second embodiment, in addition to the effects of the first embodiment, the following effects can be obtained.
Since it is not necessary to form the etching holes 32 at positions away from all the surrounding wall portions 20, the process monitor element can be made smaller. As a result, the area occupied by the process monitor elements disposed on the wafer substrate 1 can be reduced, so that more MEMS elements can be formed.

なお、本発明は、上述した実施形態に限定されず、上述した実施形態に種々の変更や改良などを加えることが可能である。変形例を以下に述べる。ここで、上述した実施形態と同一の構成部位については、同一の符号を使用し、重複する説明は省略している。   Note that the present invention is not limited to the above-described embodiment, and various modifications and improvements can be added to the above-described embodiment. A modification will be described below. Here, the same components as those in the above-described embodiment are denoted by the same reference numerals, and redundant description is omitted.

(変形例1)
図7(a)は、変形例1に係るプロセスモニター素子102を示す断面図である。
プロセスモニター素子102は、エッチング液によって少なくとも所定の時間内にエッチングされるモニター犠牲層30の領域が、隣接するMEMS素子2が備える電気配線層と電気的に接続される導電層に積層して形成されていることを特徴としている。以下に、プロセスモニター素子102の構成を具体的に説明する。
(Modification 1)
FIG. 7A is a cross-sectional view showing a process monitor element 102 according to the first modification.
The process monitor element 102 is formed by laminating a region of the monitor sacrificial layer 30 that is etched within at least a predetermined time by an etching solution on a conductive layer that is electrically connected to an electric wiring layer included in the adjacent MEMS element 2. It is characterized by being. The configuration of the process monitor element 102 will be specifically described below.

まず、図7(a)に示すように、ウェハー基板1に第一酸化膜13、窒化膜14を積層した後、モニター犠牲層30(第三酸化膜16、第四酸化膜17)を積層する前に、導電層51を積層しておく。導電層51は、半導体層21b(あるいは半導体層21a)をパターニングすることにより形成する。導電層51が積層される範囲は、エッチング液によって少なくとも所定の時間内にモニター犠牲層30がエッチングされ、モニター犠牲層30の下地層が露出する範囲、および隣接するMEMS素子2との間を隔てる壁部20が形成される範囲が含まれる連続する範囲であれば良い。
また、隣接するMEMS素子2との間を隔てる壁部20を構成する第一配線層22は、隣接するMEMS素子2が備える電気配線層と電気的に接続されるパターニングがされている。
First, as shown in FIG. 7A, after the first oxide film 13 and the nitride film 14 are laminated on the wafer substrate 1, the monitor sacrificial layer 30 (the third oxide film 16 and the fourth oxide film 17) is laminated. Before, the conductive layer 51 is laminated. The conductive layer 51 is formed by patterning the semiconductor layer 21b (or the semiconductor layer 21a). The range in which the conductive layer 51 is stacked is separated from the adjacent MEMS element 2 by the range where the monitor sacrificial layer 30 is etched by the etchant at least within a predetermined time and the underlying layer of the monitor sacrificial layer 30 is exposed. What is necessary is just a continuous range including the range in which the wall part 20 is formed.
Further, the first wiring layer 22 constituting the wall portion 20 that separates the adjacent MEMS element 2 is patterned to be electrically connected to the electric wiring layer provided in the adjacent MEMS element 2.

次に、リリースエッチング終了後、プロセスモニター素子100と同様に、レジスト層31を剥離して洗浄し、封止層50を積層する。封止層50の一部は、モニター犠牲層30がエッチングされて露出する下地層の部分に積層される。つまり、封止層50を構成する金属層の一部は、下地層としての導電層51に積層され、また、導電層51は、隣接するMEMS素子2が備える電気配線層と電気的に接続される第一配線層22により形成されているため、封止層50は、隣接するMEMS素子2が備える電気配線層と電気的に接続される。次に、封止層50をフォトリソグラフィーによりパターニングし、隣接するMEMS素子2に積層されている封止層50との間を隔てるように境界領域(平面視したときに、プロセスモニター素子102の周囲を取り囲む領域)の封止層50を除去し、プロセスモニター素子102に積層される部分の封止層50を電極パッド55として形成する。   Next, after the release etching is completed, the resist layer 31 is peeled off and washed in the same manner as the process monitor element 100, and the sealing layer 50 is laminated. A part of the sealing layer 50 is laminated on the portion of the base layer exposed by etching the monitor sacrificial layer 30. That is, a part of the metal layer constituting the sealing layer 50 is laminated on the conductive layer 51 as a base layer, and the conductive layer 51 is electrically connected to the electric wiring layer provided in the adjacent MEMS element 2. Since the first wiring layer 22 is formed, the sealing layer 50 is electrically connected to the electric wiring layer provided in the adjacent MEMS element 2. Next, the sealing layer 50 is patterned by photolithography, and a boundary region (in the plan view, around the process monitor element 102 so as to be separated from the sealing layer 50 stacked on the adjacent MEMS element 2). The sealing layer 50 in a region surrounding the sealing layer 50 is removed, and a portion of the sealing layer 50 stacked on the process monitor element 102 is formed as the electrode pad 55.

本変形例によれば、上述したように電極パッド55を形成することにより、封止層50は、MEMS素子2が備える電気配線層と電気的に接続される電極パッド部として構成することができる。換言すると、MEMS素子2が備えるべき電極パッド部を、製造工程において、上述した実施形態の機能および効果を備えるプロセスモニター素子として構成し利用することができる。   According to this modification, by forming the electrode pad 55 as described above, the sealing layer 50 can be configured as an electrode pad portion that is electrically connected to the electric wiring layer included in the MEMS element 2. . In other words, the electrode pad portion to be included in the MEMS element 2 can be configured and used as a process monitor element having the functions and effects of the above-described embodiment in the manufacturing process.

(変形例2)
図7(b)は、変形例2に係るプロセスモニター素子103を示す断面図である。
プロセスモニター素子103は、エッチング液によって少なくとも所定の時間内にエッチングされるモニター犠牲層30の領域が、外部電気回路と電気的に接続し得る導電層に積層される絶縁層に積層して形成されていることを特徴としている。以下に、プロセスモニター素子103の構成を具体的に説明する。
(Modification 2)
FIG. 7B is a cross-sectional view showing a process monitor element 103 according to the second modification.
The process monitor element 103 is formed by laminating an area of the monitor sacrificial layer 30 that is etched within at least a predetermined time by an etching solution on an insulating layer that is laminated on a conductive layer that can be electrically connected to an external electric circuit. It is characterized by having. The configuration of the process monitor element 103 will be specifically described below.

プロセスモニター素子103は、プロセスモニター部103aと付加電極部103bとから構成される。
プロセスモニター部103aは、第一酸化膜13の下層に、導電層52を備えている点を除き、他は、プロセスモニター素子100と同じ構成である。
付加電極部103bは、プロセスモニター部103aに隣接し、導電層52と外部電気回路とを電気的に接続するための電極パッド56を形成している部分である。
The process monitor element 103 includes a process monitor unit 103a and an additional electrode unit 103b.
The process monitor unit 103 a has the same configuration as the process monitor element 100 except that the conductive layer 52 is provided below the first oxide film 13.
The additional electrode portion 103b is a portion which is adjacent to the process monitor portion 103a and forms an electrode pad 56 for electrically connecting the conductive layer 52 and an external electric circuit.

まず、図7(b)に示すように、第一酸化膜13、窒化膜14を積層する前に、ウェハー基板1の主面に導電層52を形成しておく。導電層52は、ウェハー基板1の主面の所定の領域に、半導体にドーピングされる不純物(ドーパント)を拡散させるなどして形成する。導電層52が形成される所定の領域とは、平面視したときに、エッチング液によって少なくとも所定の時間内にモニター犠牲層30がエッチングされモニター犠牲層30の下地層が露出する範囲に重なる範囲、および付加電極部103bが備える電極パッド56に重なる範囲を含み連続した領域である。   First, as shown in FIG. 7B, a conductive layer 52 is formed on the main surface of the wafer substrate 1 before the first oxide film 13 and the nitride film 14 are stacked. The conductive layer 52 is formed in a predetermined region of the main surface of the wafer substrate 1 by diffusing an impurity (dopant) doped in the semiconductor. The predetermined region where the conductive layer 52 is formed is a range that overlaps a range where the monitor sacrificial layer 30 is etched by the etchant at least within a predetermined time and the underlying layer of the monitor sacrificial layer 30 is exposed when viewed in plan. And a continuous region including a range overlapping the electrode pad 56 included in the additional electrode portion 103b.

付加電極部103bは、フォトリソグラフィーによるパターニングを繰り返して、導電層52と保護膜(第五酸化膜25)の開口部に積層させた封止層50との間を、第一配線層22、および第二配線層23などで電気的に接続し、付加電極部103bに積層された封止層50を電極パッド56として独立させるようにパターニングすることにより形成する。
また、プロセスモニター部103aに積層されている封止層50をフォトリソグラフィーによりパターニングし、隣接するMEMS素子2に積層されている封止層50との間を隔てるように境界領域(平面視したときに、プロセスモニター素子103の周囲を取り囲む領域)の封止層50を除去し、プロセスモニター部103aに積層される部分の封止層50を電極パッド55として形成する。
The additional electrode portion 103b repeats patterning by photolithography, and the first wiring layer 22 between the conductive layer 52 and the sealing layer 50 stacked in the opening of the protective film (the fifth oxide film 25), and The second wiring layer 23 and the like are electrically connected, and the sealing layer 50 stacked on the additional electrode portion 103 b is patterned so as to be independent as the electrode pad 56.
Further, the sealing layer 50 stacked on the process monitor unit 103a is patterned by photolithography, and the boundary region (when viewed in plan view) is separated from the sealing layer 50 stacked on the adjacent MEMS element 2 In addition, the sealing layer 50 in a region surrounding the periphery of the process monitor element 103 is removed, and a portion of the sealing layer 50 stacked on the process monitor unit 103 a is formed as the electrode pad 55.

本変形例によれば、少なくとも所定の時間内にエッチングされるモニター犠牲層30の領域が、電極パッド56を介して外部電気回路と電気的に接続し得る導電層52に積層される絶縁層(第一酸化膜13、窒化膜14)に積層して形成されている。そのため、図7(b)に示すように、エッチング処理を行った後に、レジスト層31を剥離し、エッチングされたモニター犠牲層30の領域を含めて封止層50(金属パターン)を積層させ、電極パッド55と付加電極部103bを形成することにより、電極パッド55と、導電層52との間に絶縁層を有する容量構造体(コンデンサー)53を形成することができる。換言すると、コンデンサー53を形成する部分を、製造工程において、上述したプロセスモニター素子として構成し利用することができる。   According to this modification, the region of the monitor sacrificial layer 30 etched at least within a predetermined time is laminated on the conductive layer 52 that can be electrically connected to the external electric circuit via the electrode pad 56 ( The first oxide film 13 and the nitride film 14) are stacked. Therefore, as shown in FIG. 7B, after performing the etching process, the resist layer 31 is peeled off, and the sealing layer 50 (metal pattern) including the region of the etched monitor sacrificial layer 30 is laminated, By forming the electrode pad 55 and the additional electrode portion 103b, a capacitor structure (capacitor) 53 having an insulating layer between the electrode pad 55 and the conductive layer 52 can be formed. In other words, the portion where the capacitor 53 is formed can be configured and used as the process monitor element described above in the manufacturing process.

(変形例3)
図8(a)は、変形例3に係るプロセスモニター素子104を示す平面図、図8(b)は、そのB―B断面図である。
プロセスモニター素子104は、壁部20を構成する導電性部材が、モニター犠牲層30の周囲を周回するように囲みコイル構造体を形成していることを特徴としている。以下に、プロセスモニター素子104の構成を具体的に説明する。
(Modification 3)
FIG. 8A is a plan view showing a process monitor element 104 according to Modification 3, and FIG. 8B is a cross-sectional view taken along the line BB.
The process monitor element 104 is characterized in that a conductive member constituting the wall portion 20 forms a surrounding coil structure so as to circulate around the monitor sacrificial layer 30. The configuration of the process monitor element 104 will be specifically described below.

壁部20は、上述したように、半導体層21b、第一配線層22、第二配線層23など導電性材料から構成されており、図8(a)に破線矢印で示すように、平面視したときに、プロセスモニター素子104の矩形枠状の外周部を周回するように連続して形成されている。但し、一つのコーナー部では、電気的に絶縁された絶縁部60を有している。つまり、一つのコーナー部では、壁部20は切断されており、切断して分かれた二つの端部(C1,C2)の間が絶縁部60で絶縁された構成となっている。絶縁部60は、第三酸化膜16、第四酸化膜17および第五酸化膜25によって形成されている。絶縁部60に当接する壁部20の一方の端部C1は、外部電気回路と電気的に接続し得る端子に電気的に接続され、絶縁部60に当接する壁部20の他方の端部C2は、エッチング液によって少なくとも所定の時間内にエッチングされるモニター犠牲層30の領域が積層される導電層57と電気的に接続される。   As described above, the wall portion 20 is made of a conductive material such as the semiconductor layer 21b, the first wiring layer 22, and the second wiring layer 23. As shown by a broken line arrow in FIG. In this case, the process monitor element 104 is continuously formed so as to go around the outer periphery of the rectangular frame shape. However, one corner portion has an insulating portion 60 that is electrically insulated. That is, at one corner portion, the wall portion 20 is cut, and the two end portions (C1, C2) separated by cutting are insulated by the insulating portion 60. The insulating part 60 is formed by the third oxide film 16, the fourth oxide film 17 and the fifth oxide film 25. One end portion C1 of the wall portion 20 that abuts the insulating portion 60 is electrically connected to a terminal that can be electrically connected to an external electric circuit, and the other end portion C2 of the wall portion 20 that abuts the insulating portion 60. Is electrically connected to the conductive layer 57 on which the region of the monitor sacrificial layer 30 to be etched by the etchant at least within a predetermined time is stacked.

より具体的に説明すると、まず、図8(b)に示すように、ウェハー基板1の主面に第一酸化膜13、窒化膜14を積層し、次に導電層57を形成する。導電層57は、窒化膜14に積層した半導体層21bをフォトリソグラフィーによりパターニングして所定の領域部分に残すことによって形成する。導電層57が形成される所定の領域とは、平面視したときに、エッチング液によって少なくとも所定の時間内にモニター犠牲層30がエッチングされモニター犠牲層30の下地層が露出する範囲に重なる領域(図8(a)において領域57aの部分)、および領域57aと壁部20の他方の端部C2を構成する第一配線層22とを接続する領域57bの領域である。
壁部20の一方の端部C1は、外部電気回路と電気的に接続し得る端子に電気的に接続されるように第一配線層22(あるいは第二配線層23)をパターニングする(図8(a))。外部回路との接続は、付加電極部103bのように、接続するために設けた電極パッドに接続することによって行なっても良い。
また、プロセスモニター素子104に積層されている封止層50は、上述した変形例と同様に、電極パッド55として形成する。
More specifically, first, as shown in FIG. 8B, the first oxide film 13 and the nitride film 14 are laminated on the main surface of the wafer substrate 1, and then the conductive layer 57 is formed. The conductive layer 57 is formed by patterning the semiconductor layer 21b stacked on the nitride film 14 by photolithography and leaving it in a predetermined region portion. The predetermined region where the conductive layer 57 is formed is a region that overlaps a range where the monitor sacrificial layer 30 is etched by the etchant at least within a predetermined time and the underlying layer of the monitor sacrificial layer 30 is exposed when viewed in plan. This is a region 57b that connects the region 57a and the first wiring layer 22 that constitutes the other end C2 of the wall portion 20).
The first wiring layer 22 (or the second wiring layer 23) is patterned so that one end C1 of the wall 20 is electrically connected to a terminal that can be electrically connected to an external electric circuit (FIG. 8). (A)). Connection to an external circuit may be performed by connecting to an electrode pad provided for connection as in the additional electrode portion 103b.
Further, the sealing layer 50 laminated on the process monitor element 104 is formed as an electrode pad 55 as in the above-described modification.

本変形例によれば、壁部20は、導電性材料を含み構成され、ウェハー基板1を平面視したときに、モニター犠牲層30を取り囲む一部に電気的に絶縁された絶縁部60を備えてモニター犠牲層30を取り囲むように連続して形成されている。絶縁部60に当接する壁部20の一方の端部C1は、外部電気回路と電気的に接続し得る端子に電気的に接続され、絶縁部60に当接する壁部20の他方の端部C2は、エッチング液によって少なくとも所定の時間内にエッチングされるモニター犠牲層30の領域が積層される導電層57と電気的に接続されている。そのため、エッチング処理を行った後に、レジスト層31を剥離し、エッチングされたモニター犠牲層30の領域を含めて封止層50(金属パターン)を積層させるなどすることで、エッチングされずに残ったモニター犠牲層30を取り囲むように周回するコイル構造体を形成することができる。換言すると、コイル構造体を形成する部分を、製造工程において、上述したプロセスモニター素子として構成し利用することができる。   According to this modification, the wall portion 20 is configured to include a conductive material, and includes an insulating portion 60 that is electrically insulated in a part surrounding the monitor sacrificial layer 30 when the wafer substrate 1 is viewed in plan. The monitor sacrificial layer 30 is continuously formed so as to surround it. One end portion C1 of the wall portion 20 that abuts the insulating portion 60 is electrically connected to a terminal that can be electrically connected to an external electric circuit, and the other end portion C2 of the wall portion 20 that abuts the insulating portion 60. Is electrically connected to the conductive layer 57 in which the region of the monitor sacrificial layer 30 to be etched at least within a predetermined time by the etching solution is laminated. Therefore, after the etching process, the resist layer 31 is peeled off, and the sealing layer 50 (metal pattern) including the etched region of the monitor sacrificial layer 30 is laminated to remain unetched. A coil structure that wraps around the monitor sacrificial layer 30 can be formed. In other words, the part forming the coil structure can be configured and used as the process monitor element described above in the manufacturing process.

(変形例4)
図9(a)は、変形例4に係るプロセスモニター素子105を示す平面図である。
プロセスモニター素子105は、エッチング液によって少なくとも所定の時間内にエッチングされるモニター犠牲層30の領域に、ビームスティッキングモニター70が形成されていることを特徴とする。ビームスティッキングモニター70を備えている点を除き、プロセスモニター素子105は、プロセスモニター素子100と同じである。以下に、プロセスモニター素子105の構成を具体的に説明する。
(Modification 4)
FIG. 9A is a plan view showing a process monitor element 105 according to the fourth modification.
The process monitor element 105 is characterized in that a beam sticking monitor 70 is formed in the region of the monitor sacrificial layer 30 that is etched by an etchant at least within a predetermined time. The process monitor element 105 is the same as the process monitor element 100 except that a beam sticking monitor 70 is provided. The configuration of the process monitor element 105 will be specifically described below.

図9(b)は、プロセスモニター素子105が備えるビームスティッキングモニター70の平面図および断面図である。
ビームスティッキングモニター70は、図9(b)に示すような、エッチングによりリリースされる複数の異なる長さを有する片持ち梁構造のビーム71などから構成されたスティッキングを評価するプロセスモニター構造体である。スティッキングとは、犠牲層をエッチング除去したときに、ビームなどの微細な構造体が基板や他の構造体に付着してしまう現象である。ビームスティッキングモニター70は、窒化膜14の上部に積層される半導体層21aおよび半導体層21bにより、MEMS振動子3と同様に下部電極と上部電極の構造を形成する。上部電極は、スティッキングの評価を行なうために複数の異なる長さを有する片持ち梁構造のビーム71などから構成されている。これら複数のビーム71の寸法仕様は、評価内容により適宜設定する。なお、片持ち梁構造のビーム71が実際にリリースエッチングされるため、洗浄工程などでビーム71が破片となって脱落し、パーティクルとならないように考慮することが好ましい。
FIG. 9B is a plan view and a cross-sectional view of the beam sticking monitor 70 provided in the process monitor element 105.
The beam sticking monitor 70 is a process monitor structure for evaluating sticking composed of a plurality of cantilevered beams 71 having different lengths released by etching as shown in FIG. 9B. . Sticking is a phenomenon in which a fine structure such as a beam adheres to a substrate or another structure when the sacrificial layer is removed by etching. The beam sticking monitor 70 forms a structure of a lower electrode and an upper electrode by the semiconductor layer 21 a and the semiconductor layer 21 b stacked on the nitride film 14 in the same manner as the MEMS vibrator 3. The upper electrode is composed of a beam 71 having a cantilever structure having a plurality of different lengths in order to evaluate sticking. The dimension specifications of the plurality of beams 71 are appropriately set depending on the evaluation contents. Since the beam 71 having a cantilever structure is actually release-etched, it is preferable to consider so that the beam 71 is broken as a fragment in a cleaning process or the like and does not become particles.

本変形例によれば、例えば、MEMS素子2が、MEMS振動子3として、プロセスモニター素子105に形成される片持ち梁構造のビーム71と同様の構成の片持ち梁構造のビームを備える場合などにおいて、モニター犠牲層30のエッチングの進行度合いと、MEMS振動子3を形成するためのリリースエッチングの進行度合いとをより近似させることができる。そのため、より精度の高いエッチング寸法精度の管理を行なうことができる。
また、複数の異なる長さを有する片持ち梁構造のビーム71を形成することで、リリースエッチングに引き続く洗浄、乾燥工程におけるビームのスティッキングの評価などを行なうことができる。換言すると、ビームのスティッキングの評価などを行なう部分を、製造工程において、上述したプロセスモニター素子として構成し利用することができる。
According to this modification, for example, the MEMS element 2 includes a cantilever beam having the same configuration as the cantilever beam 71 formed in the process monitor element 105 as the MEMS vibrator 3. In FIG. 5, the progress of the etching of the monitor sacrificial layer 30 and the progress of the release etching for forming the MEMS vibrator 3 can be more approximated. Therefore, it is possible to manage the etching dimensional accuracy with higher accuracy.
In addition, by forming a plurality of cantilevered beams 71 having different lengths, it is possible to perform cleaning subsequent to release etching, evaluation of beam sticking in a drying process, and the like. In other words, the portion for evaluating the sticking of the beam can be configured and used as the process monitor element described above in the manufacturing process.

1…ウェハー基板、2…MEMS素子、3…MEMS振動子、11…下部電極、12…上部電極、13…第一酸化膜、15〜17…第二酸〜第四酸化膜、14…窒化膜、20…壁部、21a,21b…半導体層、22…第一配線層、23…第二配線層、24…リリースホール、25…第五酸化膜、30…モニター犠牲層、30a…エッチング界面、31…レジスト層、32…エッチングホール、40…ゲージ、50…封止層、51,52,57…導電層、53…コンデンサー、55,56…電極パッド、60…絶縁部、70…ビームスティッキングモニター、100〜105…プロセスモニター素子、103a…プロセスモニター部、103b…付加電極部。   DESCRIPTION OF SYMBOLS 1 ... Wafer substrate, 2 ... MEMS element, 3 ... MEMS vibrator, 11 ... Lower electrode, 12 ... Upper electrode, 13 ... 1st oxide film, 15-17 ... 2nd acid-4th oxide film, 14 ... Nitride film 20 ... walls, 21a, 21b ... semiconductor layer, 22 ... first wiring layer, 23 ... second wiring layer, 24 ... release hole, 25 ... fifth oxide film, 30 ... monitor sacrificial layer, 30a ... etching interface, DESCRIPTION OF SYMBOLS 31 ... Resist layer, 32 ... Etching hole, 40 ... Gauge, 50 ... Sealing layer, 51, 52, 57 ... Conductive layer, 53 ... Capacitor, 55, 56 ... Electrode pad, 60 ... Insulating part, 70 ... Beam sticking monitor , 100 to 105, process monitor elements, 103a, process monitor units, 103b, additional electrode units.

Claims (11)

犠牲層をエッチングすることにより形成されるMEMS構造体を有する複数のMEMS素子をウェハー基板の主面に形成するMEMS素子製造プロセスにおけるプロセスモニター素子であって、
前記ウェハー基板の主面に配設され、
モニター犠牲層から成る前記犠牲層と、
前記モニター犠牲層に積層されたレジスト層と、
前記レジスト層に形成され、前記モニター犠牲層を露出するエッチングホールと、
前記エッチングホールから導入されるエッチング液によってエッチングされた前記モニター犠牲層のエッチング界面の位置を前記ウェハー基板の主面側から相対視できるゲージと、を備えることを特徴とするプロセスモニター素子。
A process monitor element in a MEMS element manufacturing process for forming a plurality of MEMS elements having a MEMS structure formed by etching a sacrificial layer on a main surface of a wafer substrate,
Disposed on the main surface of the wafer substrate;
Said sacrificial layer comprising a monitor sacrificial layer;
A resist layer laminated on the monitor sacrificial layer;
An etching hole formed in the resist layer and exposing the monitor sacrificial layer;
A process monitor element, comprising: a gauge capable of viewing the position of the etching interface of the monitor sacrificial layer etched by the etchant introduced from the etching hole relative to the main surface side of the wafer substrate.
前記ゲージは、前記エッチング液によって少なくとも所定の時間内にエッチングされる前記モニター犠牲層の領域の外周部に形成されていることを特徴とする請求項1に記載のプロセスモニター素子。   The process monitor element according to claim 1, wherein the gauge is formed on an outer peripheral portion of the region of the monitor sacrificial layer that is etched by the etchant at least within a predetermined time. 前記ゲージは、前記MEMS素子が備える電気配線層をパターニングする工程において形成される目盛りパターンであることを特徴とする請求項1または請求項2に記載のプロセスモニター素子。   The process monitor element according to claim 1, wherein the gauge is a scale pattern formed in a step of patterning an electric wiring layer included in the MEMS element. 前記ゲージは、前記MEMS構造体を形成する基部層をパターニングする工程において形成される目盛りパターンであることを特徴とする請求項1または請求項2に記載のプロセスモニター素子。   3. The process monitor element according to claim 1, wherein the gauge is a scale pattern formed in a step of patterning a base layer forming the MEMS structure. 4. 前記モニター犠牲層は、前記ウェハー基板の主面において、隣に配設される前記MEMS素子を隔てるように前記モニター犠牲層に画設された壁部を有し、
前記壁部に対する前記エッチング液によるエッチングレートが、前記犠牲層に対する前記エッチング液によるエッチングレートより小さいことを特徴とする請求項1ないし請求項4のいずれか一項に記載のプロセスモニター素子。
The monitor sacrificial layer has a wall portion provided in the monitor sacrificial layer so as to separate the adjacent MEMS element on the main surface of the wafer substrate,
5. The process monitor element according to claim 1, wherein an etching rate of the etching solution with respect to the wall portion is smaller than an etching rate of the etching solution with respect to the sacrificial layer.
前記モニター犠牲層に画設された前記壁部は、前記MEMS構造体をリリースエッチングにより形成するための前記犠牲層に画設された壁部と同じ構成で形成されることを特徴とする請求項5に記載のプロセスモニター素子。   The wall portion provided in the monitor sacrificial layer is formed in the same configuration as a wall portion provided in the sacrificial layer for forming the MEMS structure by release etching. 5. The process monitor element according to 5. 前記エッチング液によって少なくとも所定の時間内にエッチングされる前記モニター犠牲層の領域が、前記MEMS素子が備える電気配線層と電気的に接続される導電層に積層して形成されていることを特徴とする請求項1ないし請求項6のいずれか一項に記載のプロセスモニター素子。   The region of the monitor sacrificial layer etched at least within a predetermined time by the etchant is formed by being laminated on a conductive layer electrically connected to an electric wiring layer included in the MEMS element. The process monitor element according to any one of claims 1 to 6. 前記エッチング液によって少なくとも所定の時間内にエッチングされる前記モニター犠牲層の領域が、外部電気回路と電気的に接続し得る導電層に積層される絶縁層に積層して形成されていることを特徴とする請求項1ないし請求項6のいずれか一項に記載のプロセスモニター素子。   The region of the monitor sacrificial layer etched at least within a predetermined time by the etchant is formed by being stacked on an insulating layer stacked on a conductive layer that can be electrically connected to an external electric circuit. The process monitor element according to any one of claims 1 to 6. 前記壁部は、導電性材料を含み構成され、前記ウェハー基板を平面視したときに、前記モニター犠牲層を取り囲む一部に電気的に絶縁された絶縁部を備えて前記モニター犠牲層を取り囲むように連続して形成され、
前記絶縁部に当接する前記壁部の一方の端部は、外部電気回路と電気的に接続し得る端子に電気的に接続され、
前記絶縁部に当接する前記壁部の他方の端部は、前記エッチング液によって少なくとも所定の時間内にエッチングされる前記モニター犠牲層の領域が積層される導電層と電気的に接続されていることを特徴とする請求項5または請求項6に記載のプロセスモニター素子。
The wall portion is configured to include a conductive material, and when the wafer substrate is viewed in plan, the wall portion includes an insulating portion that is electrically insulated in a portion surrounding the monitor sacrificial layer so as to surround the monitor sacrificial layer. Formed continuously,
One end of the wall portion in contact with the insulating portion is electrically connected to a terminal that can be electrically connected to an external electric circuit;
The other end of the wall portion in contact with the insulating portion is electrically connected to a conductive layer on which the region of the monitor sacrificial layer etched by the etchant at least within a predetermined time is stacked. The process monitor element according to claim 5, wherein:
前記エッチング液によって少なくとも所定の時間内にエッチングされる前記モニター犠牲層の領域に、前記エッチングによりリリースされる複数の異なる長さを有する片持ち梁構造のビームが形成されていることを特徴とする請求項1ないし請求項6のいずれか一項に記載のプロセスモニター素子。   A plurality of cantilever beam beams having different lengths released by the etching are formed in the region of the monitor sacrificial layer etched by the etchant at least within a predetermined time. The process monitor element according to any one of claims 1 to 6. 請求項1ないし請求項10のいずれか一項に記載のプロセスモニター素子を形成する工程と、
前記モニター犠牲層を含み、前記犠牲層をエッチングする工程と、
前記モニター犠牲層がエッチングされて形成されたエッチング界面の位置を、前記ゲージと相対視することで、前記MEMS構造体のリリース範囲を確認する工程と、を含むことを特徴とするMEMS素子の製造方法。
Forming a process monitor element according to any one of claims 1 to 10,
Etching the sacrificial layer, including the monitor sacrificial layer;
A step of confirming a release range of the MEMS structure by viewing a position of an etching interface formed by etching the monitor sacrificial layer relative to the gauge, and manufacturing a MEMS element Method.
JP2012156273A 2012-07-12 2012-07-12 Process monitor element, and method for manufacturing mems element Withdrawn JP2014018871A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012156273A JP2014018871A (en) 2012-07-12 2012-07-12 Process monitor element, and method for manufacturing mems element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012156273A JP2014018871A (en) 2012-07-12 2012-07-12 Process monitor element, and method for manufacturing mems element

Publications (1)

Publication Number Publication Date
JP2014018871A true JP2014018871A (en) 2014-02-03

Family

ID=50194350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012156273A Withdrawn JP2014018871A (en) 2012-07-12 2012-07-12 Process monitor element, and method for manufacturing mems element

Country Status (1)

Country Link
JP (1) JP2014018871A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106744650A (en) * 2016-12-26 2017-05-31 苏州工业园区纳米产业技术研究院有限公司 MEMS release length detection structures and preparation method thereof
CN109802649A (en) * 2018-12-29 2019-05-24 开元通信技术(厦门)有限公司 A method of monitoring air-gap type bulk acoustic wave resonator cavity discharges process

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6446934A (en) * 1987-08-17 1989-02-21 Mitsubishi Electric Corp Detection of quantity of etched surface of solid
JPH0562868A (en) * 1991-08-29 1993-03-12 Nissan Motor Co Ltd Substrate provided with etching monitor
JP2007083341A (en) * 2005-09-22 2007-04-05 Seiko Epson Corp Manufacturing method for mems element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6446934A (en) * 1987-08-17 1989-02-21 Mitsubishi Electric Corp Detection of quantity of etched surface of solid
JPH0562868A (en) * 1991-08-29 1993-03-12 Nissan Motor Co Ltd Substrate provided with etching monitor
JP2007083341A (en) * 2005-09-22 2007-04-05 Seiko Epson Corp Manufacturing method for mems element

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106744650A (en) * 2016-12-26 2017-05-31 苏州工业园区纳米产业技术研究院有限公司 MEMS release length detection structures and preparation method thereof
CN109802649A (en) * 2018-12-29 2019-05-24 开元通信技术(厦门)有限公司 A method of monitoring air-gap type bulk acoustic wave resonator cavity discharges process
CN109802649B (en) * 2018-12-29 2023-04-11 开元通信技术(厦门)有限公司 Method for monitoring cavity release process of air-gap type bulk acoustic wave resonator

Similar Documents

Publication Publication Date Title
JP5331678B2 (en) Capacitive microelectromechanical sensor with single crystal silicon electrode
CN102198924A (en) Electronic device
CN102034791B (en) Conductor integrated circuit device and manufacture method thereof
JP5417851B2 (en) MEMS device and manufacturing method thereof
TW201802969A (en) Chip package and manufacturing method thereof
JP2009295733A (en) Semiconductor apparatus and method of manufacturing the same
US8193640B2 (en) MEMS and a protection structure thereof
JP2001210645A (en) Semiconductor device and its manufacturing method
JP2014018871A (en) Process monitor element, and method for manufacturing mems element
JP4943008B2 (en) Method for forming semiconductor device
JP2014042954A5 (en)
JP6331551B2 (en) MEMS device
JP4276176B2 (en) Manufacturing method of semiconductor device
JP5261926B2 (en) Semiconductor device and manufacturing method thereof
EP2584598B1 (en) Method of producing a semiconductor device comprising a through-substrate via and a capping layer and corresponding semiconductor device
JP2009164171A (en) Semiconductor device and method of manufacturing semiconductor device
JP2008010961A (en) Sound response device
JP2019155544A (en) Mems element and manufacturing method thereof
JP2015182188A (en) Mems device and manufacturing method of the same
JP2019054143A (en) Connection structure and method for manufacturing the same, and sensor
JP3129284B2 (en) Method for manufacturing semiconductor integrated circuit device
JP2009078315A (en) Sealing structure and its manufacturing method
TW201837977A (en) Semiconductor device and critical dimension defining method thereof
CN101993031B (en) Protection structure and semiconductor structure of contact pad
US8163583B2 (en) Manufacturing method of micro electronic mechanical system structure

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150108

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20160502