JP2014014055A - 電圧制御発振器 - Google Patents

Abstract

【課題】ＰＬＬを構成する電圧制御発振器において、安定した発振出力が得られる技術を提供すること。
【解決手段】ＰＬＬの他の構成要素から周波数制御用の制御電圧が供給される端子部と、発振ループを構成する回路部と、前記端子部と前記回路部とを接続する信号路に介設され、前記回路部と前記他の構成要素との結合を疎にするための第１のインダクタと、前記端子部と前記第１のインダクタとの接続点とアースとの間に設けられ、発振周波数を含む帯域の高周波をアースに落とすためのコンデンサと、前記信号路における前記第１のインダクタと前記コンデンサとの接続点と前記端子部との間に介設され、端子部から前記回路部を見た通過特性の極の減衰量を大きくして、前記回路部と前記他の構成要素との結合を疎にするための第２のインダクタと、を備えるように装置を構成する。
【選択図】図２

Description

本発明はＰＬＬを構成する電圧制御発振器に関する。

移動体通信や地上ディジタル放送などの基地局では、セシウム周波数標準発振器、ルビジウム周波数標準発振器などから得られる標準信号を分配して使用している。分配された標準信号は例えばＰＬＬ（Phase Locked Loop）回路の位相比較のリファレンス信号として使用され、このＰＬＬ回路から例えば必要とされる周波数の基準信号が得られる。

前記ＰＬＬ回路は、例えば図５に示すコルピッツ型発振回路により構成された電圧制御発振器（ＶＣＯ；Voltage Controlled Oscillator）１００を備えている。この図５に示すＶＣＯ１００は、例えば７．５ＧＨｚ付近の高周波信号を出力する。図中Ｔ２は、ＶＣＯ１００の発振周波数を制御する端子を表す。この 端子部Ｔ２に前記ＰＬＬ回路を構成するループフィルタ１６が接続され、このループフィルタ１６からの制御電圧Ｖcontが印加される。図中２は共振部である。前記 端子部Ｔ２に印加される制御電圧に従って、共振部２に含まれるバリキャップダイオード２１、２２の静電容量が変化して共振周波数が変更され、当該共振部２の後段の帰還部３に接続される出力端子部Ｔ３から比較的広帯域の発振周波数を取り出すことができる。

ところで、上記のようにＶＣＯ１００の発振周波数がＧＨｚ帯域と、比較的高いために高周波により前記ループフィルタ１６と前記共振部２との間に高周波による結合が起こることが懸念される。この結合が大きい場合には、ＶＣＯ１００は当該ループフィルタ１６の特性の影響を受けることになってしまう。具体的には発振周波数変動、位相雑音変動などの特性劣化が見られる。つまり、発振周波数が所望の値とはならなかったり、位相雑音が増加するなどの特性の劣化が起こる場合がある。また、前記制御電圧Ｖcontを変化させたときにＶＣＯ１００からの出力周波数が所望の変化具合にならない場合があり、詳しくは後述の評価試験で示すが制御電圧対周波数特性（以下、ＶＦ（Voltage vs Frequency）感度とする）にリップルが発生する場合がある。

また、共振部２の各バリキャップダイオード２１、２２が所定の静電容量値であるときにループフィルタ１６の影響が抑えられていても、前記制御電圧が変更されて前記静電容量値が変更されると、ループフィルタ１６の影響が現れる場合がある。即ち、ＶＣＯ１００の周波数帯域が広いほど上記の不具合が起こりやすくなる。

このループフィルタ１６との結合を低減するために、図５中のインダクタ４１及びコンデンサ４３が設けられている。インダクタ４１は端子部Ｔ２と共振部２との間に設けられる。コンデンサ４３は、インダクタ４１と端子部Ｔ２との間から分岐し、接地される分岐路に設けられる。コンデンサ４３はＶＣＯ１００の発振周波数を含めた帯域で低インピーダンスになるような値であり、インダクタ４１は発振周波数を含めた帯域で高インピーダンスになるような値とされる。これによって、ループフィルタ１６から、共振部２よりもコンデンサ４３の接地が見えやすくなるのでループフィルタ１６とＶＣＯ１００とが疎結合になり、共振部２への影響が抑えられる。

ところで、ＶＣＯ１００から例えば７．５ＧＨｚの信号を出力させるものとする。図６（ａ）はＶＣＯ１００の端子部Ｔ２、インダクタ４１及びコンデンサ４３のみを取り出して互いに接続したものであり、回路部１０１とする。この回路部１０１において、端子部Ｔ２と、インダクタ４１の端子部Ｔ２とは反対側に設定される測定点Ａとの間の通過特性を測定した。この測定点Ａは、前記ＶＣＯ１００において端子部Ｔ２とトランジスタ３０のベースとを接続する信号路Ｐ１における点であり、ＶＣＯ１００のバリキャップダイオード２２が接続される点である。図６（ｂ）は測定結果を示すグラフであり、グラフ中の横軸は周波数（単位：ＭＨｚ）、縦軸は通過特性（単位：ｄＢ）を夫々示している。通過特性の値が小さいほど高周波はこの端子部Ｔ２と測定点Ａとの間を通過し難く、前記ループフィルタ１６との間が疎結合になっていると判断することができる。グラフ中の減衰のピーク（極）Ｃは、インダクタ４１の自己共振周波数を利用して形成されており、この極ＣがＶＣＯ１００とループフィルタ１６との結合を小さくしている。図６（ｂ）のグラフで例えば７.５ＧＨｚ（７５００ＭＨｚ）の周波数の通過特性を見ると、その値は−３８．２ｄＢである。

図７（ａ）に示すように前記回路部１０１に共振部２及びコンデンサ５１を接続し、前記端子部Ｔ２と前記信号路Ｐ１において共振部２及びコンデンサ５１の後段側の測定点Ｂとの間の通過特性を測定した。前記図６（ｂ）のグラフと同様に図７（ｂ）に、端子部Ｔ２と測定点Ｂとの間の通過特性を示すグラフを示している。図６（ｂ）のグラフにおいて見られた極Ｃが低周波数側に移動して極Ｄとなり、７.５ＧＨｚの周波数の通過特性は−２９．６ｄＢとなっている。このように共振部２を接続することにより、インダクタ４１及びコンデンサ４３の周波数特性は当該共振部２の影響を受けてしまい、前記結合を防ぐ効果が低下してしまう。

従って、端子部Ｔ２と共振部２とをさらに大きく疎結合にする手法が求められる。ここで、図７に示すように極Ｄは７.５ＧＨｚよりも低周波数側にある。従って、この極Ｄが７.５ＧＨｚに位置するように高周波側にシフトさせることで、ループフィルタ１６と共振部２とを疎結合にすることが考えられる。しかし、そうなると本来のインダクタ４１の目的に反することが問題になる。具体的に説明すると、そのように極Ｄの周波数を上げるためには、インダクタ４１のインダクタンスを低下させなければならないが、そうすると当該インダクタ４１のインピーダンスを発振周波数を含めた帯域で高インピーダンスになるような値にすることに反してしまう。即ち、インダクタ４１のインピーダンスを低くし、共振部２に及ぼす影響が大きくなってしまうことになり、前記インダクタンスによっては所望の周波数以外の周波数で発振するなど、上記の不具合が発生してしまうおそれがある。つまり、インダクタ４１のインピーダンス、インダクタンスを小さくすることはＶＣＯ１００の特性の劣化を招くおそれがある。

特許文献１には、発振回路の前段側にバイアス回路が接続されたＶＣＯについて記載され、前記バイアス回路は、外部と発振回路とを直列に接続する２つのインピーダンス素子と、前記インピーダンス素子間と接地間に設けられる容量素子８とにより構成されている。そして、発振回路側インピーダンス素子の遮断周波数をｆ１、外部側インピーダンス素子の遮断周波数をｆ２とすると、発振回路側から見たときに容量素子のインピーダンスが小さく見えるようにｆ１＞ｆ２とし、これによって発振回路中の可変容量ダイオードの直流電圧を抑え、制御電圧に対する出力周波数の応答性を向上させることが記載されている。

しかし、このように遮断周波数が設定されるということは、外部側インピーダンス素子のインピーダンス値よりも発振回路側インピーダンス素子のインピーダンス値は低いことになる。また、このＶＣＯの発振周波数は例えば１０ＭＨｚであることが記載されており、そして前記各インピーダンス素子は、例えば抵抗であってもよいと記載されている。ＶＣＯからＧＨｚ帯域の高周波を出力する場合、そのように抵抗を用いると高周波は当該抵抗のカットオフ周波数を超えるのでインピーダンス素子としての十分な機能は果たせない。このことからも特許文献１の発振器はＧＨｚ帯域の周波数を出力することが想定されていないことが分かる。つまり、引用文献１の技術は本発明とは回路素子の構成も異なるし、出力周波数の帯域も異なるし、インピーダンス素子を設ける目的も本発明とは異なる。

特開平７-２６３９５７号公報（段落００１１、００１７）

本発明は、このような事情の下になされたものであり、その目的はＰＬＬを構成する電圧制御発振器において、安定した発振出力が得られる技術を提供することである。

本発明の電圧制御発振器は、ＰＬＬを構成する構成要素である電圧制御発振器において、
ＰＬＬの他の構成要素から周波数制御用の制御電圧が供給される制御電圧用の端子部と、
前記制御電圧に応じた共振周波数で発振する発振ループを構成する回路部と、
前記制御電圧用の端子部と前記回路部とを接続する信号路に介設され、前記回路部と前記他の構成要素との結合を疎にするために高インピーダンスとされる第１のインダクタと、
前記制御電圧用の端子部と前記第１のインダクタとの接続点と、アースとの間に設けられ、発振周波数を含む帯域の高周波をアースに落とすために低インピーダンスとされるコンデンサと、
前記信号路における前記第１のインダクタと前記コンデンサとの接続点と、制御電圧用の端子部との間に介設され、制御電圧用の端子から前記回路部を見た通過特性の極の減衰量を大きくして、前記回路部と前記他の構成要素との結合を疎にするための第２のインダクタと、を備え、
前記第２のインダクタのインピーダンスは前記第１のインダクタのインピーダンスよりも小さいことを特徴とする。
前記電圧制御発振器の出力発振周波数は、例えば５ＧＨｚ以上である。

本発明によれば、発振ループを形成する回路部とＰＬＬの構成要素との結合を疎にするための第１のインダクタと、高周波をアースに落とすためのコンデンサと、制御電圧用の端子部と回路部とを接続する信号路における前記第１のインダクタと前記コンデンサとの接続点と前記端子部との間に介設され、前記端子部から前記回路部を見た通過特性の極の減衰量を大きくして、前記回路部と前記他の構成要素との結合を疎にすると共にそのインピーダンスが第１のインダクタのインピーダンスよりも小さい第２のインダクタと、を備えている。これによって、外部と共振部との高周波結合を抑え、電圧制御発振器を安定して発振させることができる。

本発明の電圧制御発振器を含むＰＬＬ回路のブロック図である。 前記電圧制御発振器の回路図である。 前記電圧制御発振器を構成する回路部の構成と当該回路部の減衰特性を示すグラフ図である 前記電圧制御発振器と従来の電圧制御発振器の制御電圧に対する出力電圧の変化を示すためのグラフ図である。 従来の電圧制御発振器の回路図である。 前記電圧制御発振器を構成する回路部の構成と当該回路部の減衰特性を示すグラフ図である 前記電圧制御発振器を構成する回路部の構成と当該回路部の減衰特性を示すグラフ図である

図１は、本発明のコルピッツ型発振回路を用いた電圧制御発振器（ＶＣＯ）１が組み込まれたＰＬＬ回路１１のブロック図である。ＰＬＬ回路１１は、参照クロック１２と、ＶＣＯ１の出力信号を分周回路１３で分周した信号との位相差を位相比較器１４で比較し、その位相差に応じた信号をチャージポンプ１５から得て、その出力を、ループフィルタ１６を介して前記ＶＣＯ１に供給する。こうしてＰＬＬ制御を行って精度の高い信号生成を行っている。

ＶＣＯ１について図２の回路図を参照しながら説明する。このＶＣＯ１は５ＧＨｚ以上の周波数を出力する。例えば７．５ＧＨｚを中心周波数とする帯域の周波数を出力し、帯域幅はこの中心周波数に対して例えば１０％以上となるように構成されている。

ＶＣＯ１は主に共振部２、帰還部３及び結合抑制部４により構成されている。図中Ｔ１はＶＣＯ１の電源電圧Ｖｃｃが印加される端子である。Ｔ２はループフィルタ１６からの出力電圧が制御電圧Ｖcontとして印加される制御電圧用の端子である。Ｔ３はＶＣＯ１の発振信号の出力端子である。

帰還部３を構成するトランジスタ３０のベースと前記制御電圧用の 端子部Ｔ２とを結ぶ信号路をＰ１として示している。この信号路Ｐ１にて、端子部Ｔ２側から帰還部３側に向けて結合抑制部４、共振部２、直流カット用のコンデンサ５１が設けられている。

前記共振部２は、バリキャップダイオード２１、２２、コンデンサ２３、２４、インダクタ２５、２６により構成されており、バリキャップダイオードを２つ用いることで発振回路の可変周波数を広帯域にしている。共振部２におけるバリキャップダイオード２１、２２及びコンデンサ２３、２４の静電容量と、インダクタ２５、２６のインダクタンスとは、当該共振部２における共振周波数の決定因子の一つとされる。前記端子部Ｔ２に印加する制御電圧が変化することにより、前記バリキャップダイオード２１、２２の静電容量が変化する結果、この共振周波数を調整され、ＶＣＯ１の発振出力が制御される。

次に帰還部３とその周囲の構成について説明する。帰還部３は、前記トランジスタ３０、抵抗（抵抗素子）３１、３２、コンデンサ３３、３４により構成される。電源電圧用の 端子部Ｔ１と接地との間にはコンデンサ５２が設けられている。また端子部Ｔ１は、インダクタ５３を介して前記トランジスタ３０のコレクタに接続されると共に、抵抗（抵抗素子）３１を介してトランジスタ３０のベースに接続されている。当該ベースは、抵抗３２を介して接地されているため、抵抗３１、３２の抵抗値を調整することによりトランジスタ３０のバイアス電圧を設定することができる。トランジスタ３０のエミッタは、コンデンサ３３を介してトランジスタ３０のベースに接続され、またコンデンサ３４を介して接地されている。これらのコンデンサ３３、３４は分圧用コンデンサを形成しており、これらの静電容量を調整することにより、発振信号の増幅率を調整することができる。また当該エミッタは、前記出力 端子部Ｔ３に接続されており、抵抗５４を介して接地されている。ＶＣＯ１において、このような構成により、共振部２及び帰還部３からなる発振ループが形成される。

続いて結合抑制部４について説明する。この結合抑制部４は、ループフィルタ１６が発振回路側に与える影響を抑えるために設けられており、第１のインダクタ４１、第２のインダクタ４２及びコンデンサ４３を備える。ＶＣＯ１は、前記第２のインダクタ４２が設けられる点で背景技術の項目で説明したＶＣＯ１００と異なっている。

インダクタ４１、４２は前記信号路Ｐ１に介挿されて互いに直列に設けられており、第１のインダクタ４１は共振部２側に、第２のインダクタ４２は端子部Ｔ２側に夫々配置されている。インダクタ４１、４２の中間にて信号路Ｐ１は分岐し、その端部がアースに接続される分岐路Ｐ２が形成されており、コンデンサ４３はこの分岐路Ｐ２に介挿されて設けられている。

コンデンサ４３はＶＣＯ１の発振周波数を含む帯域で低インピーダンスになるように静電容量が設定される。それによって、発振周波数を含む帯域の高周波がアースに落とされる。第１のインダクタ４１は発振周波数を含めた帯域で高インピーダンスになるようにインダクタンスが設定される。そして、第２のインダクタ４２のインダクタンスは、結合抑制部４に共振部２が接続された状態で、ＶＣＯ１とループフィルタ１６とが疎結合になるように設定される。つまりＶＣＯ１の発振周波数において、上記の図６、図７で説明した通過特性の極が近づくようなインダクタンスに設定される。そしてループフィルタ１６からの出力を、コンデンサ４３を介してアースに落とすために、第１のインダクタ４１のインピーダンスよりも、第２のインダクタ４２のインピーダンスは低く設定される。

このＶＣＯ１の動作について説明すると、ループフィルタ１６から端子部Ｔ２に制御電圧Ｖcontが印加される。直流電圧であるＶcontはインダクタ４２、４１を通じて共振部２のバリキャップダイオード２１、２２に印加され、これらバリキャップダイオード２１、２２は共振部２が所望の共振周波数になるような容量値に調整される。このとき、第１のインダクタ４１が比較的高いインピーダンスに設定され、コンデンサ４３はＶＣＯ１の発振周波数を含めた帯域で低インピーダンスにすることでループフィルタ１６とＶＣＯ１との結合はある程度疎になっているが、さらに第２のインダクタ４２を加え疎結合にすることでループフィルタ１６が共振部２に与える影響を抑えることができ、純粋な共振部２の共振周波数でＶＣＯ１は発振することができ、発振周波数が変動することを防ぐことができる。ループフィルタ１６が共振部２に影響していると、発振周波数が変動し、結果としてＶＦ感度のリップルや位相雑音の劣化が見られる。

また、図７に示されるように第１のインダクタ４１によりできる極はコンデンサ４３、共振部２の影響により一般的に低い周波数へ移動するため、第２のインダクタ４２は第１のインダクタ４１よりも小さなインダクタンス値、すなわち小さなインピーダンス値にすることが必要となる。言い換えると第１のインダクタ４１はＶＣＯ１の発振周波数以下のインピーダンスを高くし、第２のインダクタ４２はＶＣＯ１の発振周波数を中心としたインピーダンスを高くする動作となる。

このように第２のインダクタ４２を設けることで、第１のインダクタ４１のインピーダンスを比較的高くして、ループフィルタ１６とＶＣＯ１との結合を抑えながら、後述の評価試験でも示すように発振周波数の減衰特性を調整することができる。その結果として、共振部２がループフィルタ１６からの影響を受けることが抑えられ、ＶＣＯ１から安定した発振出力が得られる。つまり、制御電圧Ｖcontが変化したときにＶＣＯ１の発振出力も前記制御電圧に従って変化し、当該発振出力が所望の出力値からずれることが抑えられる。

さらにインダクタ４１、４２について説明すると、理想の状態ではインピーダンスはＺ＝２πｆＬで決まるため、第１のインダクタ４１のインダクタ値（Ｌ値）を大きくするほどインピーダンスが大きくなり、それによって背景技術の項目で説明した極Ｄの減衰量が大きくなり、ループフィルタ１６の影響をより抑えることができるが、現実的にはインダクタには自己共振周波数があるため単純にＬ値を大きくすることができないし、図７で示したように極が低域にあるときにＬ値を大きくすると極はさらに低域へ移動するため逆効果になる。

従って、図７で示したように共振部２の影響を含めて形成される極ＤがＶＣＯ１の発振周波数に近くなるようにすることが、ループフィルタ１６とＶＣＯ１とを疎結合にするために効果的である。しかし、背景技術の項目で説明したように第１のインダクタ４１のＬ値を小さくすると、当該インダクタ４１のインピーダンスは低くなるため、ループフィルタ１６の影響を受けやすくなり、共振部２の周波数にも影響してしまう。そこでＶＣＯ１においては、第１のインダクタ４１は当該インダクタ４１の自己共振周波数を超えない範囲で極力大きなＬ値を持つようにして共振部２の周波数への影響を小さくする。その上で極を調整する、つまり極をＶＣＯ１の発振周波数に近づける機能は第２のインダクタ４２に担わせて、更にループフィルタ４１と共振部２とを疎結合にする。

（評価試験１）
図３（ａ）は、端子部Ｔ２、共振部２及びコンデンサ５１に上記の結合抑制部４が、上記のＶＣＯ１と同様に互いに接続された回路である。つまり、背景技術の項目で示した図７（ａ）の回路とは、第２のインダクタ４２が追加されている点で異なっている。図３（ａ）の回路において、当該回路の端子部Ｔ２と、信号路Ｐ１のコンデンサ５１の後段側の測定点Ｂとの間の通過特性を測定した。図３（ｂ）のグラフは、その測定結果を背景技術の項目で説明した各グラフと同様に示したものである。このグラフを見ると、７．５ＧＨｚ付近に極Ｅが現れており、７．５ＧＨｚにおける通過特性は−３８．４ｄＢとなっている。図７（ａ）のグラフでは７．５ＧＨｚにおける通過特性は、−２９．６ｄＢであるため、インダクタ４２を追加したことにより、通過特性が向上したことが示された。

（評価試験２）
上記の実施形態のＶＣＯ１と背景技術の項目で説明したＶＣＯ１００とについて、端子部Ｔ２に印加する制御電圧Ｖを変化させ、各制御電圧印加時に出力される周波数をこの制御電圧Ｖcontで割ったＶＦ感度（ＭＨｚ／Ｖ）を算出した。図４はこの制御電圧Ｖcont、ＶＦ感度を夫々横軸、縦軸に設定したグラフである。点線のグラフでＶＣＯ１００の特性を、実線のグラフでＶＣＯ１の特性を夫々示している。ＶＣＯ１００は、制御電圧が４Ｖ付近になると電圧感度が急に高くなっており、いわゆるリップルが発生している。従って発振周波数の制御が難しい。しかしＶＣＯ１においては、制御電圧を変化させたときに電圧感度がなだらかに変化し、リップルは発生していない。従って発振周波数の制御が容易になるので、本発明の効果が示された。

ところで、ＰＬＬ回路１１において、位相比較の手法としては分周回路１３からのパルスと参照クロック１２との位相差を求めることに限られない。例えば特開2006-258787号に記載されているようにＶＣＯ１の周波数に応じた周波数で回転する回転ベクトルと、設定周波数で回転する回転ベクトルとの速度差をループフィルタ１６に入力する手法であってもよい。また、上記の例では結合抑制部４の後段はコルピッツ型発振回路として構成されているがコルピッツ型発振回路には限られず、発振ループを構成するものであればよく、例えばピアース型発振回路として構成されていてもよい。

１ 電圧制御発振器（ＶＣＯ）
１６ ループフィルタ
２ 共振部
３ 帰還部
４ 結合抑制部
４１ 第１のインダクタ
４２ 第２のインダクタ
４３ コンデンサ
Ｐ１ 信号路
Ｔ２ 制御電圧用端子部

Claims (2)

1. ＰＬＬを構成する構成要素である電圧制御発振器において、
   ＰＬＬの他の構成要素から周波数制御用の制御電圧が供給される制御電圧用の端子部と、
   前記制御電圧に応じた共振周波数で発振する発振ループを構成する回路部と、
   前記制御電圧用の端子部と前記回路部とを接続する信号路に介設され、前記回路部と前記他の構成要素との結合を疎にするために高インピーダンスとされる第１のインダクタと、
   前記制御電圧用の端子部と前記第１のインダクタとの接続点と、アースとの間に設けられ、発振周波数を含む帯域の高周波をアースに落とすために低インピーダンスとされるコンデンサと、
   前記信号路における前記第１のインダクタと前記コンデンサとの接続点と、前記制御電圧用の端子部との間に介設され、制御電圧用の端子部から前記回路部を見た通過特性の極の減衰量を大きくして、前記回路部と前記他の構成要素との結合を疎にするための第２のインダクタと、を備え、
   前記第２のインダクタのインピーダンスは前記第１のインダクタのインピーダンスよりも小さいことを特徴とする電圧制御発振器。
2. 出力発振周波数が５ＧＨｚ以上であることを特徴とする請求項１記載の電圧制御発振器。

Images