JP2014011433A - Electronic circuit - Google Patents

Electronic circuit Download PDF

Info

Publication number
JP2014011433A
JP2014011433A JP2012149430A JP2012149430A JP2014011433A JP 2014011433 A JP2014011433 A JP 2014011433A JP 2012149430 A JP2012149430 A JP 2012149430A JP 2012149430 A JP2012149430 A JP 2012149430A JP 2014011433 A JP2014011433 A JP 2014011433A
Authority
JP
Japan
Prior art keywords
input terminal
circuit
external input
electrostatic protection
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012149430A
Other languages
Japanese (ja)
Inventor
Shinichiro Okura
慎一郎 大倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012149430A priority Critical patent/JP2014011433A/en
Publication of JP2014011433A publication Critical patent/JP2014011433A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To prevent a leakage current from flowing to the external input terminal side from an internal circuit.SOLUTION: An internal circuit 8 includes a differential amplifier circuit 11. The differential amplifier circuit 11 is constituted of an operational amplifier 9 including a negative feedback circuit 10. An external input terminal 2 is connected with the inverted input terminal of the operational amplifier 9. First and second electrostatic protective elements 5, 6 are connected in series between the external input terminal 2 and the ground. A reference voltage source 3 applies a bias voltage Vref to the joint P of the first and second electrostatic protective elements 5, 6, and the non-inverted input terminal of the operational amplifier 9. Since the bias voltage Vref is also applied to the external input terminal 2 connected with the non-inverted input terminal of the operational amplifier 9 by imaginary short circuit, both ends of the first electrostatic protective element 5 have the same potential.

Description

本発明は、静電気に対する保護機能を備えた電子回路に関する。   The present invention relates to an electronic circuit having a protection function against static electricity.

外部入力端子から内部回路に信号を入力する電子回路において、外部入力端子に印加される静電気から内部回路を保護する静電気保護素子を備えたものが知られている(例えば、特許文献1参照)。この静電気保護素子は、例えば外部入力端子とグランド等の定電位部位との間に接続されるが、高温動作時等に静電気保護素子を通じてリーク電流が流れると共に、このリーク電流によって内部回路の動作異常等を引き起こすことがある。このため、特許文献1に記載された電子回路ではリーク電流キャンセル回路を備え、このリーク電流キャンセル回路によってリーク電流に等しい電流を静電気保護素子に供給し、リーク電流をキャンセルしている。   2. Description of the Related Art An electronic circuit that inputs a signal from an external input terminal to an internal circuit is known that includes an electrostatic protection element that protects the internal circuit from static electricity applied to the external input terminal (see, for example, Patent Document 1). This electrostatic protection element is connected, for example, between an external input terminal and a constant potential portion such as a ground. However, a leakage current flows through the electrostatic protection element during high temperature operation, etc., and this leakage current causes abnormal operation of the internal circuit. May cause etc. For this reason, the electronic circuit described in Patent Document 1 includes a leakage current cancellation circuit, and a current equal to the leakage current is supplied to the electrostatic protection element by the leakage current cancellation circuit to cancel the leakage current.

特開2009−170589号公報JP 2009-170589 A

ところで、特許文献1に記載されたリーク電流キャンセル回路は、リーク電流に等しい電流を流すために、例えばカレントミラー回路のような折返し構造の回路によって構成されているため、回路が複雑化する傾向がある。これに加え、折返し構造の回路を採用するため、リーク電流に等しい電流を高精度に生成するのが難しく、リーク電流の影響が残り易いという問題がある。   By the way, since the leak current cancel circuit described in Patent Document 1 is configured by a folded structure circuit such as a current mirror circuit in order to flow a current equal to the leak current, the circuit tends to be complicated. is there. In addition, since a circuit having a folded structure is employed, it is difficult to generate a current equal to the leakage current with high accuracy, and the influence of the leakage current tends to remain.

本発明は前述の問題に鑑みなされたものであり、本発明の目的は、内部回路から外部入力端子側にリーク電流が流れるのを防止することができる電子回路を提供することにある。   The present invention has been made in view of the above problems, and an object of the present invention is to provide an electronic circuit capable of preventing leakage current from flowing from an internal circuit to the external input terminal side.

上記課題を解決するために、請求項1の発明による電子回路は、バイアス電圧が印加された外部入力端子と、該外部入力端子に接続された内部回路と、前記外部入力端子と定電圧部位との間に直列接続された第1および第2の静電気保護素子とを備え、前記内部回路は、前記外部入力端子と前記第1および第2の静電気保護素子の接続点とに同電位のバイアス電圧を印加する同電位印加回路と、前記外部入力端子から入力された信号を処理する機能回路とを備える構成としている。   In order to solve the above problem, an electronic circuit according to the invention of claim 1 includes an external input terminal to which a bias voltage is applied, an internal circuit connected to the external input terminal, the external input terminal and a constant voltage portion. First and second electrostatic protection elements connected in series between each other, and the internal circuit has a bias voltage of the same potential at the connection point between the external input terminal and the first and second electrostatic protection elements. And a functional circuit for processing a signal input from the external input terminal.

請求項2の発明では、前記内部回路は、演算増幅器に負帰還回路を設けた差動増幅回路を備え、前記同電位印加回路は、前記演算増幅器の非反転入力端子と前記第1および第2の静電気保護素子の接続点とに前記バイアス電圧を印加し、前記演算増幅器の反転入力端子に前記外部入力端子を接続することによって、前記第1の静電気保護素子の両端に同電位の前記バイアス電圧を印加し、前記機能回路は、前記外部入力端子から入力された信号を前記差動増幅回路によって差動増幅する構成としている。   According to a second aspect of the invention, the internal circuit includes a differential amplifier circuit in which a negative feedback circuit is provided in an operational amplifier, and the equipotential application circuit includes the non-inverting input terminal of the operational amplifier and the first and second amplifiers. By applying the bias voltage to the connection point of the electrostatic protection element and connecting the external input terminal to the inverting input terminal of the operational amplifier, the bias voltage having the same potential is applied to both ends of the first electrostatic protection element. The functional circuit is configured to differentially amplify the signal input from the external input terminal by the differential amplifier circuit.

請求項1の発明によれば、同電位印加回路によって外部入力端子と第1および第2の静電気保護素子の接続点とに同電位のバイアス電圧を印加するから、外部入力端子に接続された第1の静電気保護素子の両端電圧は等しくなる。これにより、内部回路から外部入力端子側にリーク電流が流れることがなく、外部入力端子の電位が安定する。この結果、内部回路におけるリーク電流の影響を排除することができ、内部回路の動作を安定させることができる。   According to the first aspect of the present invention, the bias voltage having the same potential is applied to the connection point between the external input terminal and the first and second electrostatic protection elements by the same potential application circuit. The voltage across the electrostatic protection element 1 is equal. Thereby, a leak current does not flow from the internal circuit to the external input terminal side, and the potential of the external input terminal is stabilized. As a result, the influence of the leakage current in the internal circuit can be eliminated, and the operation of the internal circuit can be stabilized.

請求項2の発明によれば、内部回路は演算増幅器に負帰還回路を設けた差動増幅回路を備える構成としたから、演算増幅器の非反転入力端子と第1および第2の静電気保護素子の接続点とにバイアス電圧を印加し、演算増幅器の反転入力端子に外部入力端子を接続することによって、同電位印加回路を構成することができる。即ち、イマジナリーショートによって演算増幅器の反転入力端子と非反転入力端子とが同電位になるから、外部入力端子に接続された第1の静電気保護素子は、その両端に同電位のバイアス電圧が印加される。このため、内部回路から外部入力端子側にリーク電流が流れることがなく、外部入力端子の電位を安定させることができる。   According to the invention of claim 2, since the internal circuit is configured to include the differential amplifier circuit in which the operational amplifier is provided with the negative feedback circuit, the non-inverting input terminal of the operational amplifier and the first and second electrostatic protection elements By applying a bias voltage to the connection point and connecting an external input terminal to the inverting input terminal of the operational amplifier, the same potential application circuit can be configured. That is, since the inverting input terminal and the non-inverting input terminal of the operational amplifier are set to the same potential due to an imaginary short, the first electrostatic protection element connected to the external input terminal is applied with a bias voltage of the same potential at both ends. Is done. For this reason, a leak current does not flow from the internal circuit to the external input terminal side, and the potential of the external input terminal can be stabilized.

また、機能回路は、差動増幅回路によって外部入力端子から入力された信号を差動増幅する。このため、演算増幅器を同電位印加回路と機能回路との両方に兼用させることができ、別個の回路で構成したものに比べて、回路構成を簡略化することができる。   The functional circuit differentially amplifies the signal input from the external input terminal by the differential amplifier circuit. For this reason, the operational amplifier can be used both as the same potential application circuit and the functional circuit, and the circuit configuration can be simplified as compared with the case where the operational amplifier is configured as a separate circuit.

本発明の実施の形態による電子回路を示す回路図である。It is a circuit diagram which shows the electronic circuit by embodiment of this invention. 第1の変形例による電子回路を示す回路図である。It is a circuit diagram which shows the electronic circuit by a 1st modification. 第2の変形例による電子回路を示す回路図である。It is a circuit diagram which shows the electronic circuit by the 2nd modification. 第3の変形例による電子回路を示す回路図である。It is a circuit diagram which shows the electronic circuit by the 3rd modification.

以下、本発明の実施の形態による電子回路について、図面を参照しつつ詳細に説明する。   Hereinafter, an electronic circuit according to an embodiment of the present invention will be described in detail with reference to the drawings.

図1に、第1の実施の形態による電子回路1を示す。電子回路1は、外部入力端子2、基準電圧源3、静電気保護素子5,6、内部回路8等を備える。   FIG. 1 shows an electronic circuit 1 according to the first embodiment. The electronic circuit 1 includes an external input terminal 2, a reference voltage source 3, electrostatic protection elements 5 and 6, an internal circuit 8, and the like.

基準電圧源3は、バイアス電圧Vrefを出力する。この基準電圧源3は、例えば演算増幅器4によるボルテージフォロアを備える。演算増幅器4の反転入力端子と出力端子とが接続されると共に、演算増幅器4の非反転入力端子にはバイアス電圧Vrefが印加される。   The reference voltage source 3 outputs a bias voltage Vref. The reference voltage source 3 includes a voltage follower by an operational amplifier 4, for example. An inverting input terminal and an output terminal of the operational amplifier 4 are connected, and a bias voltage Vref is applied to the non-inverting input terminal of the operational amplifier 4.

第1の静電気保護素子5と第2の静電気保護素子6とは、互いに直列接続され、外部入力端子2と定電圧部位としてのグランド(GND)との間に設けられる。このとき、第1の静電気保護素子5の一端は外部入力端子2に接続され、第1の静電気保護素子5の他端は第2の静電気保護素子6の一端に接続され、第2の静電気保護素子6の他端はグランドに接続される。   The first electrostatic protection element 5 and the second electrostatic protection element 6 are connected in series to each other and provided between the external input terminal 2 and a ground (GND) as a constant voltage part. At this time, one end of the first electrostatic protection element 5 is connected to the external input terminal 2, and the other end of the first electrostatic protection element 5 is connected to one end of the second electrostatic protection element 6. The other end of the element 6 is connected to the ground.

また、第1の静電気保護素子5と第2の静電気保護素子6との接続点Pは、演算増幅器4の出力端子に接続される。これにより、接続点Pには、バイアス電圧Vrefが印加される。   The connection point P between the first electrostatic protection element 5 and the second electrostatic protection element 6 is connected to the output terminal of the operational amplifier 4. As a result, the bias voltage Vref is applied to the connection point P.

第1の静電気保護素子5は、例えばn型のMOSFET7を用いて構成され、ドレインDが外部入力端子2に接続され、ソースSが接続点Pに接続され、ゲートGが抵抗Rを介してソースSに接続され、バックゲートBがグランドに接続される。   The first electrostatic protection element 5 is configured using, for example, an n-type MOSFET 7, the drain D is connected to the external input terminal 2, the source S is connected to the connection point P, and the gate G is connected to the source via the resistor R. The back gate B is connected to the ground.

第2の静電気保護素子6も、第1の静電気保護素子5とほぼ同様に構成される。このため、第2の静電気保護素子6のMOSFET7も、ゲートGが抵抗Rを介してソースSに接続され、バックゲートBがグランドに接続される。また、第2の静電気保護素子6のMOSFET7は、ドレインDが接続点Pに接続され、ソースSがグランドに接続される。   The second electrostatic protection element 6 is configured in substantially the same manner as the first electrostatic protection element 5. For this reason, also in the MOSFET 7 of the second electrostatic protection element 6, the gate G is connected to the source S via the resistor R, and the back gate B is connected to the ground. Further, the MOSFET 7 of the second electrostatic protection element 6 has a drain D connected to the connection point P and a source S connected to the ground.

内部回路8は、高インピーダンスの入力端子を有し、この入力端子に外部入力端子2が接続される。外部入力端子2から信号Sinが入力されると、内部回路8は、信号Sinに対して各種の信号処理を行う。   The internal circuit 8 has a high impedance input terminal, and the external input terminal 2 is connected to this input terminal. When the signal Sin is input from the external input terminal 2, the internal circuit 8 performs various signal processing on the signal Sin.

具体的には、内部回路8は、演算増幅器9に負帰還回路10を設けた差動増幅回路11を備える。演算増幅器9の反転入力端子には外部入力端子2が接続され、演算増幅器9の非反転入力端子には基準電圧源3のバイアス電圧Vrefが印加される。このとき、差動増幅回路11は、外部入力端子2から入力された信号Sinを差動増幅する機能回路12を構成する。   Specifically, the internal circuit 8 includes a differential amplifier circuit 11 in which an operational amplifier 9 is provided with a negative feedback circuit 10. The external input terminal 2 is connected to the inverting input terminal of the operational amplifier 9, and the bias voltage Vref of the reference voltage source 3 is applied to the non-inverting input terminal of the operational amplifier 9. At this time, the differential amplifier circuit 11 constitutes a functional circuit 12 that differentially amplifies the signal Sin input from the external input terminal 2.

また、イマジナリーショートによって演算増幅器9の反転入力端子と非反転入力端子とが同電位のバイアス電圧Vrefになる。このため、演算増幅器9の反転入力端子に接続された外部入力端子2にも、バイアス電圧Vrefが印加される。一方、基準電圧源3によって第1の静電気保護素子5と第2の静電気保護素子6との接続点Pにはバイアス電圧Vrefが印加される。従って、差動増幅回路11および基準電圧源3は、外部入力端子2と第1および第2の静電気保護素子5,6の接続点Pとに同電位のバイアス電圧Vrefを印加する同電位印加回路13を構成する。この同電位印加回路13は、第1の静電気保護素子5の両端となるMOSFET7のソースSとドレインDに同電位のバイアス電圧Vrefを印加する。   Further, the inverting input terminal and the non-inverting input terminal of the operational amplifier 9 become the bias voltage Vref having the same potential due to the imaginary short. For this reason, the bias voltage Vref is also applied to the external input terminal 2 connected to the inverting input terminal of the operational amplifier 9. On the other hand, a bias voltage Vref is applied to the connection point P between the first electrostatic protection element 5 and the second electrostatic protection element 6 by the reference voltage source 3. Therefore, the differential amplifier circuit 11 and the reference voltage source 3 have the same potential application circuit that applies the bias voltage Vref having the same potential to the external input terminal 2 and the connection point P between the first and second electrostatic protection elements 5 and 6. 13 is configured. The equipotential application circuit 13 applies a bias voltage Vref having the same potential to the source S and drain D of the MOSFET 7 which is both ends of the first electrostatic protection element 5.

本実施の形態による電子回路1は上述のように構成されるものであり、外部入力端子2から信号Sinが入力されると、内部回路8は、差動増幅回路11によって信号Sinを差動増幅し、増幅した信号Soutを出力する。   The electronic circuit 1 according to the present embodiment is configured as described above. When the signal Sin is input from the external input terminal 2, the internal circuit 8 differentially amplifies the signal Sin by the differential amplifier circuit 11. The amplified signal Sout is output.

また、静電気放電(ESD)によって外部入力端子2に過大なサージ電圧が印加されると、静電気保護素子5,6はサージ電圧による電流をグランドに流し、内部回路8を保護する。   In addition, when an excessive surge voltage is applied to the external input terminal 2 due to electrostatic discharge (ESD), the electrostatic protection elements 5 and 6 pass a current caused by the surge voltage to the ground to protect the internal circuit 8.

然るに、本実施の形態では、同電位印加回路13によって外部入力端子2と第1および第2の静電気保護素子5,6の接続点Pとに同電位のバイアス電圧Vrefを印加するから、外部入力端子2に接続された第1の静電気保護素子5の両端電圧は等しくなる。これにより、内部回路8から外部入力端子2側にリーク電流が流れることがなく、外部入力端子2の電位が安定する。この結果、内部回路8におけるリーク電流の影響を排除することができ、内部回路8の動作を安定させることができる。   However, in the present embodiment, the same potential application circuit 13 applies the bias voltage Vref having the same potential to the external input terminal 2 and the connection point P between the first and second electrostatic protection elements 5 and 6. The voltage across the first electrostatic protection element 5 connected to the terminal 2 becomes equal. Thereby, no leak current flows from the internal circuit 8 to the external input terminal 2 side, and the potential of the external input terminal 2 is stabilized. As a result, the influence of the leakage current in the internal circuit 8 can be eliminated, and the operation of the internal circuit 8 can be stabilized.

また、内部回路8は演算増幅器9に負帰還回路10を設けた差動増幅回路11を備える構成としたから、演算増幅器9の非反転入力端子と第1および第2の静電気保護素子5,6の接続点Pとにバイアス電圧Vrefを印加し、演算増幅器9の反転入力端子に外部入力端子2を接続することによって、同電位印加回路13を構成することができる。即ち、イマジナリーショートによって演算増幅器9の反転入力端子と非反転入力端子とが同電位になるから、外部入力端子2に接続された第1の静電気保護素子5は、その両端に同電位のバイアス電圧Vrefを印加することができる。   Since the internal circuit 8 includes the differential amplifier circuit 11 provided with the negative feedback circuit 10 in the operational amplifier 9, the non-inverting input terminal of the operational amplifier 9 and the first and second electrostatic protection elements 5, 6 By applying a bias voltage Vref to the connection point P and connecting the external input terminal 2 to the inverting input terminal of the operational amplifier 9, the same potential application circuit 13 can be configured. That is, because the imaginary short causes the inverting input terminal and the non-inverting input terminal of the operational amplifier 9 to have the same potential, the first electrostatic protection element 5 connected to the external input terminal 2 has a bias having the same potential at both ends. A voltage Vref can be applied.

また、機能回路12は、差動増幅回路11によって外部入力端子2から入力された信号Sinを差動増幅する。このため、演算増幅器9を同電位印加回路13と機能回路12との両方に兼用させることができ、別個の回路で構成したものに比べて、回路構成を簡略化することができる。   The functional circuit 12 differentially amplifies the signal Sin input from the external input terminal 2 by the differential amplifier circuit 11. For this reason, the operational amplifier 9 can be used both as the same potential application circuit 13 and the functional circuit 12, and the circuit configuration can be simplified as compared with a configuration including separate circuits.

なお、前記実施の形態では、第1の静電気保護素子5はn型のMOSFET7を用いて構成した場合を例に挙げて説明した。しかし、本発明はこれに限らず、例えば図2に示す第1の変形例による電子回路21のように、第1および第2の静電気保護素子22,23はp型のMOSFET24を用いて構成してもよい。この場合、第1の静電気保護素子22は、ドレインDが外部入力端子2に接続され、ソースSが接続点Pに接続され、ゲートGが抵抗Rを介してドレインDに接続されると共に、バックゲートBにバイアス電圧Vrefが印加される。第1の静電気保護素子22では、MOSFET24のゲートGは抵抗Rを介してソースSに接続してもよい。   In the above embodiment, the case where the first electrostatic protection element 5 is configured using the n-type MOSFET 7 has been described as an example. However, the present invention is not limited to this. For example, like the electronic circuit 21 according to the first modification shown in FIG. May be. In this case, the first electrostatic protection element 22 has a drain D connected to the external input terminal 2, a source S connected to the connection point P, a gate G connected to the drain D via the resistor R, and a back surface. A bias voltage Vref is applied to the gate B. In the first electrostatic protection element 22, the gate G of the MOSFET 24 may be connected to the source S via the resistor R.

一方、第2の静電気保護素子23は、リーク電流を抑制するために、ゲートGが抵抗Rを介してドレインDに接続され、バックゲートBにバイアス電圧Vrefが印加される。また、第2の静電気保護素子23のMOSFET24は、ドレインDが接続点Pに接続され、ソースSがグランドに接続される。   On the other hand, in the second electrostatic protection element 23, the gate G is connected to the drain D through the resistor R and the bias voltage Vref is applied to the back gate B in order to suppress the leakage current. In the MOSFET 24 of the second electrostatic protection element 23, the drain D is connected to the connection point P, and the source S is connected to the ground.

さらに、図3に示す第2の変形例による電子回路31のように、第1および第2の静電気保護素子32,33はダイオード34を用いて構成してもよい。この場合、第1の静電気保護素子32のダイオード34は、カソードが外部入力端子2に接続され、アノードが接続点Pに接続される。また、第2の静電気保護素子33のダイオード34は、カソードが接続点Pに接続され、アノードがグランドに接続される。   Further, as in the electronic circuit 31 according to the second modification shown in FIG. 3, the first and second electrostatic protection elements 32 and 33 may be configured using a diode 34. In this case, the diode 34 of the first electrostatic protection element 32 has a cathode connected to the external input terminal 2 and an anode connected to the connection point P. The diode 34 of the second electrostatic protection element 33 has a cathode connected to the connection point P and an anode connected to the ground.

第1の静電気保護素子5,22,32は相互に交換することができ、第2の静電気保護素子6,23,33は相互に交換することができる。また、第1の静電気保護素子5,22,32および第2の静電気保護素子6,23,33は、前述したものに限らず、例えば各種のトランジスタ、抵抗等のような他の素子を用いて構成してもよい。   The first electrostatic protection elements 5, 22, and 32 can be exchanged with each other, and the second electrostatic protection elements 6, 23, and 33 can be exchanged with each other. The first electrostatic protection elements 5, 22, 32 and the second electrostatic protection elements 6, 23, 33 are not limited to those described above, and other elements such as various transistors and resistors are used. It may be configured.

前記実施の形態では、内部回路8の差動増幅回路11は機能回路12と同電位印加回路13とに兼用する構成とした。しかし、本発明はこれに限らず、例えば図4に示す第3の変形例による電子回路41のように、内部回路42は機能回路43と同電位印加回路44とを別個に備える構成としてもよい。この場合、機能回路43は、高インピーダンスの入力端子が外部入力端子2に接続され、外部入力端子2から入力される信号Sinに対して各種の信号処理を行う。また、同電位印加回路44は、基準電圧源45を含んで構成され、バイアス電圧Vrefを第1および第2の静電気保護素子5,6の接続点Pに印加すると共に、プルアップ抵抗45Aを介して外部入力端子2にバイアス電圧Vrefを印加する。   In the above-described embodiment, the differential amplifier circuit 11 of the internal circuit 8 is configured to serve both as the functional circuit 12 and the same potential application circuit 13. However, the present invention is not limited to this, and the internal circuit 42 may include a functional circuit 43 and a potential applying circuit 44 separately, such as an electronic circuit 41 according to a third modification shown in FIG. . In this case, the functional circuit 43 has a high impedance input terminal connected to the external input terminal 2, and performs various signal processing on the signal Sin input from the external input terminal 2. The equipotential application circuit 44 includes a reference voltage source 45, applies a bias voltage Vref to the connection point P of the first and second electrostatic protection elements 5 and 6, and via a pull-up resistor 45A. The bias voltage Vref is applied to the external input terminal 2.

なお、バイアス電圧Vrefはグランドよりも高圧な電圧に限らず、低圧が電圧でもよい。この場合、プルアップ抵抗43Aに代えてプルダウン抵抗を用いるものである。   Note that the bias voltage Vref is not limited to a voltage higher than the ground, but may be a low voltage. In this case, a pull-down resistor is used instead of the pull-up resistor 43A.

また、前記実施の形態では、定電圧部位としてグランドを用いた場合を例に挙げて説明したが、グランドに限らず、一定の直流電圧が印加された部位であればよい。   In the above-described embodiment, the case where the ground is used as the constant voltage portion has been described as an example. However, the present invention is not limited to the ground, and may be a portion to which a constant DC voltage is applied.

さらに、本発明は半導体基板に一体化して形成した半導体回路からなる電子回路に適用してもよく、互いに独立した別個の電子部品を組み合わせた電子回路に適用してもよい。   Furthermore, the present invention may be applied to an electronic circuit composed of a semiconductor circuit formed integrally with a semiconductor substrate, or may be applied to an electronic circuit in which separate electronic components independent from each other are combined.

1,21,31,41 電子回路
2 外部入力端子
3,45 基準電圧源
5,22,32 第1の静電気保護素子
6,23,33 第2の静電気保護素子
8,42 内部回路
9 演算増幅器
10 負帰還回路
11 差動増幅回路
12,43 機能回路
13,44 同電位印加回路
1, 2, 31, 41 Electronic circuit 2 External input terminal 3, 45 Reference voltage source 5, 22, 32 First electrostatic protection element 6, 23, 33 Second electrostatic protection element 8, 42 Internal circuit 9 Operational amplifier 10 Negative feedback circuit 11 Differential amplifier circuit 12, 43 Functional circuit 13, 44 Equipotential application circuit

Claims (2)

バイアス電圧が印加された外部入力端子と、
該外部入力端子に接続された内部回路と、
前記外部入力端子と定電圧部位との間に直列接続された第1および第2の静電気保護素子とを備え、
前記内部回路は、前記外部入力端子と前記第1および第2の静電気保護素子の接続点とに同電位のバイアス電圧を印加する同電位印加回路と、前記外部入力端子から入力された信号を処理する機能回路とを備える構成とした電子回路。
An external input terminal to which a bias voltage is applied;
An internal circuit connected to the external input terminal;
Comprising first and second electrostatic protection elements connected in series between the external input terminal and a constant voltage portion;
The internal circuit processes a signal input from the external input terminal, and an equipotential application circuit that applies a bias voltage of the same potential to the connection point of the external input terminal and the first and second electrostatic protection elements. And an electronic circuit having a functional circuit.
前記内部回路は、演算増幅器に負帰還回路を設けた差動増幅回路を備え、
前記同電位印加回路は、前記演算増幅器の非反転入力端子と前記第1および第2の静電気保護素子の接続点とに前記バイアス電圧を印加し、前記演算増幅器の反転入力端子に前記外部入力端子を接続することによって、前記第1の静電気保護素子の両端に同電位の前記バイアス電圧を印加し、
前記機能回路は、前記外部入力端子から入力された信号を前記差動増幅回路によって差動増幅する構成としてなる請求項1に記載の電子回路。
The internal circuit includes a differential amplifier circuit provided with a negative feedback circuit in an operational amplifier,
The equipotential application circuit applies the bias voltage to a non-inverting input terminal of the operational amplifier and a connection point of the first and second electrostatic protection elements, and the external input terminal is connected to the inverting input terminal of the operational amplifier. By applying the bias voltage of the same potential to both ends of the first electrostatic protection element,
The electronic circuit according to claim 1, wherein the functional circuit is configured to differentially amplify a signal input from the external input terminal by the differential amplifier circuit.
JP2012149430A 2012-07-03 2012-07-03 Electronic circuit Pending JP2014011433A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012149430A JP2014011433A (en) 2012-07-03 2012-07-03 Electronic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012149430A JP2014011433A (en) 2012-07-03 2012-07-03 Electronic circuit

Publications (1)

Publication Number Publication Date
JP2014011433A true JP2014011433A (en) 2014-01-20

Family

ID=50107816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012149430A Pending JP2014011433A (en) 2012-07-03 2012-07-03 Electronic circuit

Country Status (1)

Country Link
JP (1) JP2014011433A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017096886A (en) * 2015-11-27 2017-06-01 シチズンファインデバイス株式会社 Piezoelectric sensor
JP2018078466A (en) * 2016-11-10 2018-05-17 株式会社豊田中央研究所 Differential amplifier
JP2018191163A (en) * 2017-05-09 2018-11-29 新日本無線株式会社 Semiconductor device
JP2019186725A (en) * 2018-04-09 2019-10-24 株式会社豊田中央研究所 Differential amplification circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017096886A (en) * 2015-11-27 2017-06-01 シチズンファインデバイス株式会社 Piezoelectric sensor
JP2018078466A (en) * 2016-11-10 2018-05-17 株式会社豊田中央研究所 Differential amplifier
JP2018191163A (en) * 2017-05-09 2018-11-29 新日本無線株式会社 Semiconductor device
JP2019186725A (en) * 2018-04-09 2019-10-24 株式会社豊田中央研究所 Differential amplification circuit

Similar Documents

Publication Publication Date Title
WO2011132240A1 (en) Amplification device for capacitor microphone
JP5930252B2 (en) Pseudo resistance circuit and charge detection circuit
JP2014011433A (en) Electronic circuit
TW201530285A (en) Low-offset bandgap circuit and corrector
US10582309B2 (en) MEMS transducer amplifiers
US9419571B2 (en) Precision, high voltage, low power differential input stage with static and dynamic gate protection
JP7297479B2 (en) semiconductor equipment
TWI358894B (en)
US20090278612A1 (en) Oscillator gain circuit and method
JP4421849B2 (en) Input protection circuit
JP6634282B2 (en) Semiconductor device
TWI497255B (en) Bandgap reference voltage circuit and electronic device
JP5154324B2 (en) Operational amplifier
US10504860B2 (en) Semiconductor device
JP5970241B2 (en) Capacitive load bias circuit
US10116271B2 (en) Current-to-voltage converter, amplifier input stage and corresponding amplifier
JP5322758B2 (en) Output circuit
JP2021141443A (en) Semiconductor integrated circuit device and current detection circuit
JP6538532B2 (en) Piezoelectric sensor
JP5248432B2 (en) Operational amplifier
JP2010016052A (en) Current supply circuit, and voltage comparison circuit
JP6712537B2 (en) Differential amplifier
JP5075716B2 (en) Semiconductor integrated circuit device
WO2020174580A1 (en) Directional coupler and semiconductor chip
KR101481780B1 (en) Differential Voltage Amplifier