KR101481780B1 - Differential Voltage Amplifier - Google Patents

Differential Voltage Amplifier Download PDF

Info

Publication number
KR101481780B1
KR101481780B1 KR20130100506A KR20130100506A KR101481780B1 KR 101481780 B1 KR101481780 B1 KR 101481780B1 KR 20130100506 A KR20130100506 A KR 20130100506A KR 20130100506 A KR20130100506 A KR 20130100506A KR 101481780 B1 KR101481780 B1 KR 101481780B1
Authority
KR
South Korea
Prior art keywords
voltage
transistor
low
voltage transistor
drain terminal
Prior art date
Application number
KR20130100506A
Other languages
Korean (ko)
Inventor
양병도
오재문
Original Assignee
충북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충북대학교 산학협력단 filed Critical 충북대학교 산학협력단
Priority to KR20130100506A priority Critical patent/KR101481780B1/en
Application granted granted Critical
Publication of KR101481780B1 publication Critical patent/KR101481780B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183Long tailed pairs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45022One or more added resistors to the amplifying transistors in the differential amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45026One or more current sources are added to the amplifying transistors in the differential amplifier

Abstract

The present invention relates to a differential voltage amplifier. A part required for high accurate operation comprises a low voltage transistor so that a high voltage different is not applied. A part to which a high voltage different is applied comprises a high voltage transistor to stand a high voltage, thereby obtaining high accurate detection performance and durability against a high voltage.

Description

차동입력 전압 증폭기{Differential Voltage Amplifier}[0001] The present invention relates to a differential voltage amplifier

본 발명은 차동입력 전압 증폭기에 관한 것으로, 더욱 상세하게는 높은 직류 전압에 대한 내부 소자의 손상을 방지함과 아울러 높은 직류 전압에서 발생하는 작은 전압차를 고정밀 증폭하는 차동입력 전압 증폭기에 관한 것이다.
The present invention relates to a differential input voltage amplifier, and more particularly, to a differential input voltage amplifier that prevents damage to an internal device with respect to a high DC voltage and accurately amplifies a small voltage difference occurring at a high DC voltage.

고전압이 인가되는 집적회로(IC)는 높은 전압을 견디는 트랜지스터를 사용하여 제조된다.An integrated circuit (IC) to which a high voltage is applied is fabricated using a transistor that withstands high voltage.

하지만, 고전압 전원을 입력받기 위해 모든 트랜지스터를 고전압 트랜지스터로 사용할 경우, 고전압 트랜지스터의 높은 문턱 전압(VTH)으로 인해 차동입력 전압 증폭기의 성능에 부족한 문제점이 발생한다. 또한, 더 넓은 면적을 차지하는 문제점도 있다.However, when all the transistors are used as high-voltage transistors to receive a high-voltage power supply, the high threshold voltage (V TH ) of the high-voltage transistor causes a problem of insufficient performance of the differential input voltage amplifier. There is also a problem of occupying a wider area.

따라서, 문턱 전압이 낮은 저전압 트랜지스터를 사용하여 증폭기의 정밀도를 높여야 하는데, 이 저전압 트랜지스터가 고정밀한 성능을 만족시킬 수는 있으나, 저전압 트랜지스터만으로 회로를 구성할 수 없다.Therefore, the precision of the amplifier must be increased by using a low-voltage transistor having a low threshold voltage. Although this low-voltage transistor can satisfy high-precision performance, a circuit can not be constituted only by a low-voltage transistor.

이와 같이, 어플리케이션에 대응하여 사용되는 전원 전압이 높을 경우, 고전압에서 발생하는 미소 전압차를 증폭하기 위한 고정밀 차동입력 전압 증폭기가 필요하다. 이때, 고정밀 차동입력 전압 증폭기는 고정밀로 동작하는 것과 아울러 높은 전압에 견딜 수 있어야 한다.
As described above, when the power supply voltage used in correspondence with the application is high, a high-precision differential input voltage amplifier for amplifying a minute voltage difference generated at a high voltage is needed. At this time, the high-precision differential input voltage amplifier must be able to withstand high voltage as well as operate with high precision.

대한민국 등록특허공보 제10-0154600호(공고일 1998.12.15.)Korean Registered Patent No. 10-0154600 (Published on Dec. 15, 1998)

따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 증폭기의 동작을 담당하는 부분을 저전압 트랜지스터로 구성하여 고정밀 차동입력 전압 증폭이 가능하도록 하고, 높은 전압이 인가되는 부분을 고전압 트랜지스터로 구성하여 고전압에 견딜 수 있도록 하는 차동입력 전압 증폭기를 제공하는데 있다.
SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide a low-voltage transistor for amplifying a high-precision differential input voltage, A high-voltage transistor, and a high-voltage transistor.

상기와 같은 목적을 달성하기 위한 본 발명의 차동입력 전압 증폭기는, 제1전압 입력단에 일단이 접속된 제1저항; 상기 제1저항의 타단에 소스단자가 접속된 제1저전압 트랜지스터; 상기 제1저전압 트랜지스터의 드레인단자에 드레인단자가 접속되고 소스단자에 정전류원이 접속된 제1고전압 트랜지스터; 제2전압 입력단에 일단이 접속된 제2저항; 상기 제2저항의 타단에 소스단자가 접속된 제2저전압 트랜지스터; 상기 제2저전압 트랜지스터의 드레인단자에 드레인단자가 접속되고 소스단자에 정전류원이 접속된 제2고전압 트랜지스터; 상기 제1저항의 타단에 드레인단자가 접속된 제3고전압 트랜지스터; 상기 제3고전압 트랜지스터의 소스단자에 드레인단자가 접속되고 상기 제1고전압 트랜지스터의 소스단자에 게이트단자가 접속된 트랜지스터(MN1); 및 상기 트랜지스터(MN1)의 소스단자에 출력단인 일단이 접속되고 타단은 접지된 제3저항을 포함하는 것이 바람직하다.According to an aspect of the present invention, there is provided a differential input voltage amplifier including: a first resistor having one end connected to a first voltage input terminal; A first low-voltage transistor having a source terminal connected to the other end of the first resistor; A first high voltage transistor having a drain terminal connected to a drain terminal of the first low voltage transistor and a constant current source connected to a source terminal; A second resistor whose one end is connected to the second voltage input terminal; A second low-voltage transistor having a source terminal connected to the other end of the second resistor; A second high voltage transistor having a drain terminal connected to the drain terminal of the second low voltage transistor and a constant current source connected to the source terminal; A third high voltage transistor having a drain terminal connected to the other end of the first resistor; A transistor M N1 having a drain terminal connected to the source terminal of the third high voltage transistor and a gate terminal connected to the source terminal of the first high voltage transistor; And a third resistor having one end connected to the source terminal of the transistor M N1 as an output terminal and the other end grounded.

상기 제1저전압 트랜지스터의 드레인단자에 소스단자가 접속되고 상기 제1고전압 트랜지스터의 드레인단자에 드레인단자가 접속된 제3저전압 트랜지스터와, 상기 제2저전압 트랜지스터의 드레인단자에 소스단자가 접속되고 상기 제2고전압 트랜지스터의 드레인단자에 드레인단자가 접속된 제4저전압 트랜지스터를 더 포함하는 것이 바람직하다.A third low-voltage transistor having a source terminal connected to the drain terminal of the first low-voltage transistor and a drain terminal connected to the drain terminal of the first high-voltage transistor, and a source terminal connected to the drain terminal of the second low- And a fourth low-voltage transistor having a drain terminal connected to the drain terminal of the second high-voltage transistor.

상기 제1고전압 트랜지스터 내지 상기 제3고전압 트랜지스터의 게이트단자에는 기준전압(VDD)이 인가되는 것이 바람직하다.And a reference voltage (V DD ) is applied to gate terminals of the first high voltage transistor to the third high voltage transistor.

상기 제1저전압 트랜지스터 내지 상기 제4저전압 트랜지스터, 상기 트랜지스터(MN1), 상기 제1저항 내지 상기 제3저항은 캐스코드로 구성되는 것이 바람직하다.
The first low-voltage transistor to the fourth low-voltage transistor, the transistor M N1 , and the first resistor to the third resistor may be cascade-connected.

상술한 바와 같이, 본 발명에 의한 차동입력 전압 증폭기에 따르면, 고정밀한 감지 성능을 가질 뿐 아니라, 고전압에 대한 내구성을 동시에 만족시킬 수 있다.
As described above, according to the differential input voltage amplifier according to the present invention, not only high precision sensing performance but also high durability against high voltage can be satisfied at the same time.

도 1은 본 발명의 차동 전압 증폭 개념도이다.
도 2는 본 발명의 일실시예에 의한 차동입력 전압 증폭기의 회로도이다.
1 is a conceptual diagram of differential voltage amplification according to the present invention.
2 is a circuit diagram of a differential input voltage amplifier according to an embodiment of the present invention.

이하, 본 발명의 차동입력 전압 증폭기에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, a differential input voltage amplifier according to the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 고전압 전원에서 내부 트랜지스터의 손상을 방지한 고정밀 차동입력 전압 증폭기 회로를 개시한다. 집적화 된 칩(Integrated chip : IC)은 고전압의 전원을 입력받는 경우가 있는데, 이때 전체 회로의 동작을 제어할 수 있는 전압 또는 전류 감지가 필요하다. 이 같은 상황에 적합한 해결책으로서 본 발명에서는 칩 내부 트랜지스터를 보호하는 동시에 고정밀 차동입력 전압 증폭이 가능한 회로를 개시한다.
The present invention discloses a high precision differential input voltage amplifier circuit that prevents damage to an internal transistor in a high voltage power supply. An integrated chip (IC) may receive a high voltage power source, which requires voltage or current sensing to control the operation of the entire circuit. As a suitable solution to such a situation, the present invention discloses a circuit capable of amplifying a high-precision differential input voltage while protecting an in-chip transistor.

도 1은 본 발명의 차동 전압 증폭 개념도로서, 높은 직류 전압에 발생하는 전압차를 감지하기 위해 고정밀 차동입력 전압 증폭기가 사용된 예시회로이다.FIG. 1 is a conceptual diagram of differential voltage amplification according to the present invention, which is an example circuit in which a high-precision differential input voltage amplifier is used to detect a voltage difference occurring at a high DC voltage.

도 1을 참조하면, 차동입력 전압 증폭기의 두 입력(VIN_P, VIN_N) 차이인 VIN이 입력되면, VIN 전압은 측정 저항(RS)에 흐르는 전류(IS)와 측정 저항(RS)의 곱한 크기를 갖는다. 차동입력 전압 증폭기에서는 VIN 전압을 증폭하여 Vout 전압을 출력한다. 측정 저항 RS에 인가되는 전압인 VIN은 그 전압이 작고, 전류 변화에 따른 전압 변동 폭도 작다. 따라서 고정밀한 차동입력 전압 증폭기로 증폭해야 하며, 동시에 VIN의 직류 전압이 높아 질 수 있기 때문에 고전압에 대한 내구성도 만족해야 한다.
1, when V IN, which is the difference between the two inputs V IN_P and V IN_N of the differential input voltage amplifier is input, the V IN voltage is proportional to the current I S flowing through the measuring resistor R S and the measuring resistance R S ). ≪ / RTI > The differential input voltage amplifier amplifies the V IN voltage and outputs the V out voltage. V IN, which is the voltage applied to the measuring resistor R S , has a small voltage, and the voltage fluctuation width corresponding to the current change is also small. Therefore, it is necessary to amplify with a high-precision differential input voltage amplifier. At the same time, since the DC voltage of V IN can be increased, the durability against high voltage must be satisfied.

도 2는 본 발명의 일실시예에 의한 차동입력 전압 증폭기의 회로도로서, 고전압 전원에서 작은 전압차를 증폭하는 차동입력 전압 증폭기 회로이다.2 is a circuit diagram of a differential input voltage amplifier according to an embodiment of the present invention, which is a differential input voltage amplifier circuit for amplifying a small voltage difference in a high voltage power supply.

도 2를 참조하면, 제1전압 입력단(VIN_P)에 일단이 접속된 제1저항(R1)과, 제1저항(R1)의 타단에 소스단자가 접속된 제1저전압 트랜지스터(MP1)와, 제1저전압 트랜지스터(MP1)의 드레인단자에 드레인단자가 접속되고 소스단자에 정전류원이 접속된 제1고전압 트랜지스터(MHV1)와, 제2전압 입력단(VIN_N)에 일단이 접속된 제2저항(R2)과, 제2저항(R2)의 타단에 소스단자가 접속된 제2저전압 트랜지스터(MP2)와, 제2저전압 트랜지스터(MP2)의 드레인단자에 드레인단자가 접속되고 소스단자에 정전류원이 접속된 제2고전압 트랜지스터(MHV2)와, 제1저항(R1)의 타단에 드레인단자가 접속된 제3고전압 트랜지스터(MHV3)와, 제3고전압 트랜지스터(MHV3)의 소스단자에 드레인단자가 접속되고 제1고전압 트랜지스터(MHV1)의 소스단자에 게이트단자가 접속된 트랜지스터(MN1)와, 트랜지스터(MN1)의 소스단자에 출력단인 일단이 접속되고 타단은 접지된 제3저항(R3)을 포함한다.2, a first resistor R 1 having one end connected to a first voltage input terminal V IN_P and a second low voltage transistor M P1 having a source terminal connected to the other end of the first resistor R 1 A first high voltage transistor M HV1 having a drain terminal connected to the drain terminal of the first low voltage transistor M P1 and a constant current source connected to the source terminal of the first high voltage transistor M P1 , a second resistor (R 2), a second and a resistance (R 2) with a source terminal connected to the other end of second low voltage transistor (M P2) of the second low voltage transistor drain terminal to the drain terminal of the (M P2) A third high voltage transistor M HV3 having a drain terminal connected to the other end of the first resistor R 1 and a second high voltage transistor M HV2 connected to the source of the third high voltage transistor M HV2 , M HV3 ) and a gate terminal is connected to the source terminal of the first high voltage transistor (M HV1 ) Master and one end is connected the output terminal to the source terminal of the (M N1), the transistors (M N1) and the other end comprises a grounded third resistor (R 3).

여기에, 제1저전압 트랜지스터(MP1)의 드레인단자에 소스단자가 접속되고 제1고전압 트랜지스터(MHV1)의 드레인단자에 드레인단자가 접속된 제3저전압 트랜지스터(MP3)와, 제2저전압 트랜지스터(MP2)의 드레인단자에 소스단자가 접속되고 제2고전압 트랜지스터(MHV2)의 드레인단자에 드레인단자가 접속된 제4저전압 트랜지스터(MP4)를 더 포함할 수 있다.Here, the first low voltage transistor and the source terminal connected to the drain terminal of the (M P1) a first high voltage transistor third low voltage transistor with a drain terminal connected to the drain terminal of the (M HV1) (M P3) , the second low voltage And a fourth low voltage transistor M P4 having a source terminal connected to the drain terminal of the transistor M P2 and a drain terminal connected to the drain terminal of the second high voltage transistor M HV2 .

그리고, 제1고전압 트랜지스터(MHV1) 내지 제3고전압 트랜지스터(MHV3)의 게이트단자에는 기준전압(VDD)이 인가된다.A reference voltage (V DD ) is applied to the gate terminals of the first high voltage transistor (M HV1 ) to the third high voltage transistor (M HV3 ).

한편, 제1저전압 트랜지스터(MP1) 내지 제4저전압 트랜지스터(MP4), 트랜지스터(MN1), 제1저항(R1) 내지 제3저항(R3)은 캐스코드로 구성되어 있다.On the other hand, the first to fourth low voltage transistors M P1 to M P4 , the transistor M N1 , and the first to third resistors R 1 to R 3 are formed of a cascode.

그리고, 제1저전압 트랜지스터(MP1) 내지 제4저전압 트랜지스터(MP4)는 PMOS를 이용하고, 제1고전압 트랜지스터(MHV1) 내지 제3고전압 트랜지스터(MHV3)는 NMOS를 이용한다.
The PMOS is used for the first to fourth low voltage transistors M P1 to M P4 and the NMOS is used for the first to third high voltage transistors M HV1 to M HV3 .

이와 같이 구성된 차동입력 전압 증폭기의 이득은 도 2의 회로에서 유도 가능하다. 제1저항(R1)과 제2저항(R2)는 같은 크기이고, I1과 I2의 전류는 Ibias 전류로 같은 크기이다. 증폭기의 궤환 구성으로 인해 VS1 노드와 VS2 노드의 전압은 같고, 이는 아래와 같은 전제 식으로 표현 할 수 있다.
The gain of the differential input voltage amplifier thus configured is derivable from the circuit of FIG. The first resistor R 1 and the second resistor R 2 are the same size, and the currents of I 1 and I 2 are the same as the I bias current. Due to the feedback configuration of the amplifier, the voltages of V S1 node and V S2 node are the same, which can be expressed by the following equation.

Figure 112013076946673-pat00001

Figure 112013076946673-pat00001

이 때, 제1저항(R1)에는 I1과 I3의 전류가 흐르고, 제2저항(R2)에는 I2의 전류가 흘러 아래 식과 같이 유도된다.
At this time, the first resistor (R 1) there flows a current of I 1 and I 3, the second resistor (R 2) has the following expression is derived as a current I 2 flows.

Figure 112013076946673-pat00002

Figure 112013076946673-pat00002

증폭기의 입력 전압 VIN은 V1과 V2의 식으로 아래와 같이 표현 할 수 있다.
The input voltage V IN of the amplifier can be expressed as V 1 and V 2 as follows.

Figure 112013076946673-pat00003

Figure 112013076946673-pat00003

결론적으로 Vout에 인가되는 전압은 아래 식과 같이 유도 될 수 있다.
Consequently, the voltage applied to V out can be derived as follows.

Figure 112013076946673-pat00004

Figure 112013076946673-pat00004

증폭기 입력 전압차 VIN은 저항 R1과 R3의 비로 결정되어 증폭된 Vout 전압을 얻을 수 있다.
The amplifier input voltage difference V IN is determined by the ratio of the resistances R 1 and R 3 to obtain the amplified V out voltage.

상기한 바와 같이, 도 2에서 입력 직류 전압 VIN은 제1,2저항(R1, R2)과 제1,2,3,4저전압 트랜지스터(MP1~MP4)를 지나 제1,2,3고전압 트랜지스터(MHV1~MHV3)로 연결하고, 트랜지스터(MN1)로 피드백 궤환을 구성하여 증폭기가 구성된다. 전압 증폭기에 있어서 증폭기 동작을 하는 부분은 캐스코드(Cascode)로 구성되는 제1,2,3,4저전압 트랜지스터(MP1~MP4)와 트랜지스터(MN1), 그리고 제1,2,3저항(R1~R3)이다.2, the input DC voltage V IN passes through the first and second resistors R 1 and R 2 and the first , second , third , and fourth low voltage transistors M P1 to M P4 , , 3 high voltage transistors (M HV1 to M HV3 ), and the feedback is fed back to the transistor (M N1 ) to constitute an amplifier. In the voltage amplifier, the part that performs the amplifier operation includes first, second, third, and fourth low voltage transistors M P1 to M P4 , a transistor M N1 , (R 1 to R 3 ).

제1,2,3고전압 트랜지스터(MHV1~MHV3)에 비해, 문턱전압(VTH)가 낮아 매칭성능이 좋은 제1,2,3,4저전압 트랜지스터(MP1~MP4)를 실제 증폭에 중요한 부분에 사용한다. 높은 입력 직류 전압이 인가 될 경우 발생하는 큰 전압은 제1,2,3고전압 트랜지스터(MHV1~MHV3)에서 견뎌주도록 게이트단자에 기준전압(VDD)을 인가함으로써, 바이어스 회로와 트랜지스터(MN1)에 기준전압(VDD) 이상의 전압이 인가되지 않도록 하고 있다.The first, second, and third low voltage transistors M P1 to M P4 having a lower threshold voltage (V TH ) and having better matching performance than the first, second, and third high voltage transistors (M HV1 to M HV3 ) It is used for important part in. A large voltage generated when a high input DC voltage is applied is applied to a gate terminal by applying a reference voltage V DD to the first, second and third high voltage transistors M HV1 to M HV3 , N1 are not applied with a voltage higher than the reference voltage V DD .

따라서 높은 문턱전압(VTH)을 갖는 제1,2,3고전압 트랜지스터(MHV1~MHV3)는 증폭기의 동작에는 영향을 주지 않으면서 높은 전압만 견뎌 줄 수 있도록 배치하고, 다른 부분은 고정밀 차동입력 전압 증폭이 가능하도록 제1,2,3,4저전압 트랜지스터(MP1~MP4)를 사용한다.
Accordingly, the first, second and third high voltage transistors M HV1 to M HV3 having a high threshold voltage V TH are arranged so as to be able to withstand a high voltage without affecting the operation of the amplifier, The first, second, third and fourth low voltage transistors M P1 to M P4 are used so that the input voltage can be amplified.

이상에서 몇 가지 실시예를 들어 본 발명을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것이 아니고 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the invention.

R : 저항
M : 트랜지스터
R: Resistance
M: transistor

Claims (5)

삭제delete 제1전압 입력단에 일단이 접속된 제1저항;
상기 제1저항의 타단에 소스단자가 접속된 제1저전압 트랜지스터;
상기 제1저전압 트랜지스터의 드레인단자에 드레인단자가 접속되고 소스단자에 정전류원이 접속된 제1고전압 트랜지스터;
제2전압 입력단에 일단이 접속된 제2저항;
상기 제2저항의 타단에 소스단자가 접속된 제2저전압 트랜지스터;
상기 제2저전압 트랜지스터의 드레인단자에 드레인단자가 접속되고 소스단자에 정전류원이 접속된 제2고전압 트랜지스터;
상기 제1저항의 타단에 드레인단자가 접속된 제3고전압 트랜지스터;
상기 제3고전압 트랜지스터의 소스단자에 드레인단자가 접속되고 상기 제1고전압 트랜지스터의 소스단자에 게이트단자가 접속된 트랜지스터(MN1); 및
상기 트랜지스터(MN1)의 소스단자에 출력단인 일단이 접속되고 타단은 접지된 제3저항을 포함하는 차동입력 전압 증폭기.
A first resistor whose one end is connected to the first voltage input terminal;
A first low-voltage transistor having a source terminal connected to the other end of the first resistor;
A first high voltage transistor having a drain terminal connected to a drain terminal of the first low voltage transistor and a constant current source connected to a source terminal;
A second resistor whose one end is connected to the second voltage input terminal;
A second low-voltage transistor having a source terminal connected to the other end of the second resistor;
A second high voltage transistor having a drain terminal connected to the drain terminal of the second low voltage transistor and a constant current source connected to the source terminal;
A third high voltage transistor having a drain terminal connected to the other end of the first resistor;
A transistor M N1 having a drain terminal connected to the source terminal of the third high voltage transistor and a gate terminal connected to the source terminal of the first high voltage transistor; And
And a third resistor whose one end is connected to the source terminal of the transistor (M N1 ) and the other end is grounded.
제2항에 있어서,
상기 제1저전압 트랜지스터의 드레인단자에 소스단자가 접속되고 상기 제1고전압 트랜지스터의 드레인단자에 드레인단자가 접속된 제3저전압 트랜지스터와, 상기 제2저전압 트랜지스터의 드레인단자에 소스단자가 접속되고 상기 제2고전압 트랜지스터의 드레인단자에 드레인단자가 접속된 제4저전압 트랜지스터를 더 포함하는 차동입력 전압 증폭기.
3. The method of claim 2,
A third low-voltage transistor having a source terminal connected to the drain terminal of the first low-voltage transistor and a drain terminal connected to the drain terminal of the first high-voltage transistor, and a source terminal connected to the drain terminal of the second low- And a fourth low-voltage transistor having a drain terminal connected to the drain terminal of the second high-voltage transistor.
제3항에 있어서,
상기 제1고전압 트랜지스터 내지 상기 제3고전압 트랜지스터의 게이트단자에는 기준전압(VDD)이 인가되는 차동입력 전압 증폭기.
The method of claim 3,
And a reference voltage (V DD ) is applied to gate terminals of the first high-voltage transistor to the third high-voltage transistor.
제3항 또는 제4항에 있어서,
상기 제1저전압 트랜지스터 내지 상기 제4저전압 트랜지스터, 상기 트랜지스터(MN1), 상기 제1저항 내지 상기 제3저항은 캐스코드로 구성되는 차동입력 전압 증폭기.
The method according to claim 3 or 4,
Wherein the first low-voltage transistor to the fourth low-voltage transistor, the transistor (M N1 ), and the first resistor to the third resistor are cascade-connected.
KR20130100506A 2013-08-23 2013-08-23 Differential Voltage Amplifier KR101481780B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130100506A KR101481780B1 (en) 2013-08-23 2013-08-23 Differential Voltage Amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130100506A KR101481780B1 (en) 2013-08-23 2013-08-23 Differential Voltage Amplifier

Publications (1)

Publication Number Publication Date
KR101481780B1 true KR101481780B1 (en) 2015-01-13

Family

ID=52588825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130100506A KR101481780B1 (en) 2013-08-23 2013-08-23 Differential Voltage Amplifier

Country Status (1)

Country Link
KR (1) KR101481780B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846454A (en) * 1994-04-29 1996-02-16 Sgs Thomson Microelectron Sa Amplifier with differential input and output
KR20000009114A (en) * 1998-07-21 2000-02-15 김영환 Differential amplifier
KR100790977B1 (en) 2006-01-13 2008-01-03 삼성전자주식회사 Output buffer circuit with improved output deviation and source driver circuit for flat panel display having the same
JP2009531013A (en) 2006-03-23 2009-08-27 エヌエックスピー ビー ヴィ Converter with differential input pairs coupled in parallel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846454A (en) * 1994-04-29 1996-02-16 Sgs Thomson Microelectron Sa Amplifier with differential input and output
KR20000009114A (en) * 1998-07-21 2000-02-15 김영환 Differential amplifier
KR100790977B1 (en) 2006-01-13 2008-01-03 삼성전자주식회사 Output buffer circuit with improved output deviation and source driver circuit for flat panel display having the same
JP2009531013A (en) 2006-03-23 2009-08-27 エヌエックスピー ビー ヴィ Converter with differential input pairs coupled in parallel

Similar Documents

Publication Publication Date Title
US9438175B2 (en) Cascode amplifier
US6492845B1 (en) Low voltage current sense amplifier circuit
KR101939843B1 (en) Voltage regulator
EP2966460B1 (en) Current sampling circuit and method
US10067518B2 (en) Band-gap reference circuit
CN105486912A (en) High precision rapid over-current detection circuit for low dropout regulator
US9709603B2 (en) Current sensing system and method
JP5690469B2 (en) Differential amplifier, reference voltage generation circuit, differential amplification method, and reference voltage generation method
JP2010268350A (en) Termination resistance adjusting circuit
JP5250501B2 (en) Temperature detection circuit
KR101053254B1 (en) Current conveyor circuit
US7821245B2 (en) Voltage transformation circuit
US20160195890A1 (en) Constant-current circuit and sensor device having this
US20090302895A1 (en) Constant output common mode voltage of a pre-amplifier circuit
US8207778B2 (en) Physical quantity sensor
US8901966B2 (en) Sensor circuit
KR101481780B1 (en) Differential Voltage Amplifier
JP2007040771A (en) Semiconductor device for noise measurement
KR20150123716A (en) Power supply voltage monitoring circuit, and electronic circuit including the power supply voltage monitoring circuit
ITMI972485A1 (en) CURRENT DETECTION CIRCUIT WITH HIGH INPUT IMPEDANCE
JPH1174742A (en) Operational amplifier
JP2017083310A (en) Semiconductor device and method for inspecting the semiconductor device
US11050390B2 (en) Amplifier circuit
JP2018045534A (en) Semiconductor circuit
JP4586708B2 (en) Differential amplifier

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 4