JP2014007618A - Wireless communication device - Google Patents
Wireless communication device Download PDFInfo
- Publication number
- JP2014007618A JP2014007618A JP2012142606A JP2012142606A JP2014007618A JP 2014007618 A JP2014007618 A JP 2014007618A JP 2012142606 A JP2012142606 A JP 2012142606A JP 2012142606 A JP2012142606 A JP 2012142606A JP 2014007618 A JP2014007618 A JP 2014007618A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- conversion unit
- frequency conversion
- test signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y02B60/50—
Landscapes
- Amplifiers (AREA)
Abstract
Description
本発明は、無線通信システムに用いられる無線通信装置に関するものである。 The present invention relates to a wireless communication device used in a wireless communication system.
無線通信システムに用いられている無線通信装置において、装置の小型化、軽量化、低コスト化の要求に応えるものとして、例えばダイレクトコンバージョン方式が知られている。このようなダイレクトコンバージョン方式の無線通信装置では、受信した高周波(RF:Radio Frequency)信号と、RF信号と同じ周波数を持つローカル発信器信号とをミクサ回路によりミキシングし、直接ベースバンドに周波数変換して元信号を復調する。 As a wireless communication device used in a wireless communication system, for example, a direct conversion method is known as a device that meets the demands for downsizing, weight reduction, and cost reduction of the device. In such a direct conversion wireless communication apparatus, a received radio frequency (RF) signal and a local oscillator signal having the same frequency as the RF signal are mixed by a mixer circuit and directly converted into a baseband frequency. To demodulate the original signal.
ダイレクトコンバージョン方式の無線通信装置においては、受信時において、ミクサ回路で生じる2次ひずみが、ミクサ回路の出力における希望波帯域である直流(DC:Direct Current)成分の帯域に混入し、受信品質を劣化させてしまうという問題があった。 In a direct-conversion wireless communication apparatus, during reception, secondary distortion generated in the mixer circuit is mixed into a direct current (DC) component band, which is a desired wave band in the output of the mixer circuit, and reception quality is reduced. There was a problem of deteriorating.
このような問題に対し、例えば特許文献1では、無線通信装置内で発生させた2波の高周波信号を試験信号としてミクサ回路に入力し、ミクサ回路の出力に含まれる2次ひずみ出力レベルを検出し、検出した出力レベルに応じてミクサ回路のバイアス制御を行うことによって2次ひずみを軽減させている。
For example, in
しかしながら、このような従来の無線通信装置においては、2波の高周波信号を発生させるために、発信器やミクサ回路を有する信号発生回路を別途設けることが必要であり、装置全体として回路規模が増大し、消費電力が高くなるという課題があった。 However, in such a conventional wireless communication apparatus, it is necessary to separately provide a signal generation circuit having a transmitter and a mixer circuit in order to generate two high-frequency signals, which increases the circuit scale of the entire apparatus. However, there has been a problem that power consumption becomes high.
本発明は、上記のような課題を解決するためになされたものであって、小さい回路規模で低消費電力化を図ることのできる無線通信装置を提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a wireless communication apparatus that can achieve low power consumption with a small circuit scale.
本発明に係る無線通信装置は、入力される高周波信号と同じ周波数のローカル信号を生成するローカル信号生成部と、入力される前記高周波信号に前記ローカル信号を乗算してベースバンド信号に変換する周波数変換部と、前記高周波信号が前記周波数変換部に入力されない期間に、試験用の直流信号である試験信号を生成し前記周波数変換部に入力する試験信号生成部と、入力された前記試験信号に対する前記周波数変換部からの出力信号に含まれる直流成分のレベルを検出する検出部と、前記検出部で検出された前記直流成分のレベルに基づき前記周波数変換部のパラメータを制御する制御部とを備えることを特徴とする。 A wireless communication device according to the present invention includes a local signal generation unit that generates a local signal having the same frequency as an input high-frequency signal, and a frequency at which the input high-frequency signal is multiplied by the local signal and converted to a baseband signal A test signal generation unit that generates a test signal that is a DC signal for testing and inputs the test signal to the frequency conversion unit in a period in which the high-frequency signal is not input to the frequency conversion unit, and the input to the test signal A detection unit that detects a level of a DC component included in an output signal from the frequency conversion unit; and a control unit that controls a parameter of the frequency conversion unit based on the level of the DC component detected by the detection unit. It is characterized by that.
本発明の無線通信装置によれば、直流信号を試験信号として用いるので、試験信号を発生させるための回路規模を小さくでき、また低消費電力化が可能となる。 According to the wireless communication apparatus of the present invention, since the DC signal is used as the test signal, the circuit scale for generating the test signal can be reduced, and the power consumption can be reduced.
実施の形態1.
以下図面を用いて本発明の実施の形態1を説明する。図1は実施の形態1に係る無線通信装置の構成を示す図である。図2は実施の形態1に係る2次ひずみ補正処理のフローチャートである。図3は実施の形態1に係るギルバートセル型のミクサ回路の回路図である。図4は実施の形態1に係るDCテスト信号発生部の回路図である。図5は実施の形態1に係る無線通信装置の他の構成を示す図である。図6は実施の形態1に係る無線通信装置の他の構成を示す図である。
無線通信装置は、入力端子101と、混合器102と、ローカル発信器103と、ミクサ回路(周波数変換部)104と、検出部105と、制御部106と、DCテスト信号発生部(試験信号生成部)107と、出力端子110を備える。
The wireless communication apparatus includes an
入力端子101には、図1には図示しないアンテナで受信された高周波信号であるRF信号108が入力される。
An
混合器102は、入力端子101、DCテスト信号発生部107、及びミクサ回路104と接続され、入力端子101からRF信号108が入力されると、RF信号108をミクサ回路104に出力する。
The
ローカル発振器103は、ミクサ回路104に接続され、RF信号108と同じ周波数を持つローカル信号109を生成しミクサ回路104に出力する。なお、ローカル信号109の周波数はRF信号108の周波数と全くの同一である必要はなく、多少ずれていてもよい。
The
ミクサ回路104は、混合器102、ローカル発振器103、出力端子110、検出部105、及び信号処理部106と接続される。ミクサ回路104は、混合器102を介して入力端子101からRF信号108が入力されると、RF信号108をローカル信号109を用いて周波数変換(ダウンコンバージョン)しベースバンド信号を出力する。つまり、ミクサ回路104は、RF信号108にローカル信号109を乗算してベースバンド信号に周波数変換する。
The
また、ミクサ回路104は、混合器102を介してDCテスト信号発生部107からDC電流(又はDC電圧)としての直流信号であるDCテスト信号111が入力されると、ローカル信号109を用いて周波数変換しテスト出力信号を出力する。このDCテスト信号111は、ミクサ回路104で試験的に2次ひずみを発生させるための試験用の試験信号である。
Further, when the
また、ミクサ回路104は、入力端子101からRF信号108の入力がなく、DCテスト信号発生部107からのDCテスト信号の入力がない場合、すなわちローカル信号109のみが入力されている場合、電圧値であるDCオフセットを出力する。なお、ミクサ回路104は、DC成分以外の周波数成分については除去してから出力するものとしてよいし、ミクサ回路104の後段にLPF(Low Pass Filter)を設けて除去することとしてもよい。
The
検出部105は、ミクサ回路104、信号処理部106、及び出力端子110と接続され、例えばADC(Analog Digital Converter)により実現される。検出部105は、ミクサ回路104から出力されるDCオフセットを検出し、検出した値を制御部106に出力する。また、検出部105は、ミクサ回路104から出力されるテスト出力信号に含まれる2次ひずみ、つまり、DC成分のレベル値を検出し、検出した値を制御部106に出力する。
The
制御部106は、検出部105、ミクサ回路104、及び検出部105と接続され、例えばデジタル回路等により実現される。制御部106は、検出部105からDCオフセット値が入力されると、DCテスト信号発生部107を起動するよう指示する。制御部106は、検出部105からテスト出力信号に含まれるDC成分のレベル値が入力されると、ミクサ回路104のパラメータを制御して2次ひずみ量を調整、つまり、2次ひずみ補正処理を行う。また、制御部106は、2次ひずみ補正処理が終了すると、DCテスト信号発生部107を停止するよう指示する。2次ひずみ補正処理についての詳細は後述する。
The
DCテスト信号発生部107は、信号処理部106、混合器102と接続され、DC電流又はDC電圧を発生(生成)する。DCテスト信号発生部107は、信号処理部106から起動指示があると、DC電流又はDC電圧を、DCテスト信号111として、混合器102を介してミクサ回路104に入力する。
The DC
次に、図1及び図2を用いて本発明の実施の形態1の動作について説明する。 Next, the operation of the first embodiment of the present invention will be described with reference to FIGS.
まず、無線通信装置が外部から所望の信号を受信している場合の処理について説明する。この場合、入力端子101からRF信号108がミクサ回路104に入力され、ミクサ回路104は上記のようにダウンコンバージョンし、ベースバンド信号を出力端子110から出力する。この際、検出部105、信号処理部106、及びDCテスト信号発生部107は動作しない。
First, processing when the wireless communication apparatus receives a desired signal from the outside will be described. In this case, the
次に、2次ひずみ補正処理の動作について説明する。2次ひずみ補正処理は、無線通信装置が、外部から所望の信号を受信していない期間に行われる。そのため、2次ひずみ補正処理が行われる間は、ミクサ回路104にはRF信号108は入力されない。なお、2次ひずみ補正処理の期間中であっても、ローカル信号109はミクサ回路104に入力される。ミクサ回路104にRF信号108及びDCテスト信号111が入力されず、ローカル信号109が入力される場合は、ミクサ回路104はDCオフセットを出力する(ステップS1)。検出部105は、DCオフセットを検出し、その値を制御部106に出力する。
Next, the operation of the secondary distortion correction process will be described. The secondary distortion correction process is performed during a period when the wireless communication apparatus does not receive a desired signal from the outside. Therefore, the
制御部106は、DCオフセットの値を基準値Vrefとして記憶する(ステップS2)。また、制御部106は、DCテスト信号発生部107を起動するよう指示する(ステップS3)。
The
制御部106から起動指示を受けたDCテスト信号発生部107は、DCテスト信号111を生成し、混合器102を介してミクサ回路104に入力する(ステップS4)。
The DC
ミクサ回路104は、DCテスト信号発生部107からDCテスト信号111が入力されると、周波数変換処理を行い、テスト出力信号を出力する。検出部105は、テスト出力信号に含まれる2次ひずみを検出し、制御部106に出力する(ステップS5)。つまり、検出部105は、テスト出力信号のDC成分のレベル値を取り込み、検出した値制御部106に出力する。この際、検出部105は、テスト出力信号のDC成分のレベル値のみ取り込めばよいので、検出部105の前段又は後段にバンドパスフィルタを設ける必要はなく、回路規模を小さくするとともに消費電力を低減することができる。
When the
制御部106は、テスト出力信号のDC成分のレベル値が入力されると、カウントを1に設定し(ステップS6)、ミクサ回路104のパラメータを制御する。ここで、パラメータ制御の方法として、例えばミクサ回路104のトランジスタペアの各トランジスタのバイアス電圧を変化させてもよいし、ミクサ回路104のローカル信号入力の位相差、振幅差をパラメータとしてその値を変化させてもよい。また、負荷抵抗をパラメータとしてその値を変化させてもよい。また、これらを組み合わせてその値を変化させてもよい。すなわち制御部106は、このようなミクサ回路104のパラメータの値を変化させることによって2次ひずみを最小化する。以下、ミクサ回路104のパラメータ制御として、ミクサ回路104のバイアス電圧を変化させる方法を例にとって説明する。なお、詳細な説明は後述するが、図3に示すミクサ回路104において、NMOS(negative channel Metal Oxide Semiconductor)対(309a及び309b、309c及び309d)への電圧がバイアス電圧、抵抗307a、307bが負荷抵抗、差動ローカル入力端子311がローカル信号の入力箇所にそれぞれ相当する。
When the level value of the DC component of the test output signal is input, the
制御部106は、ミクサ回路104のバイアス電圧を初期値X0から所定値X1ずらす。検出部105は、その際のミクサ回路104からの出力であるテスト出力信号のDC成分のレベル値であるVim2(X1)を取り込み、制御部106に出力する(ステップS7)。
The
制御部106は、ステップS2で記憶していたVref値とVim2(X1)値との絶対値の差を計算する(ステップS8)。次に、制御部106は、計算したVim2(X1)が最小値であれば、値X1を最小値であるXminとして記憶する(ステップS9)。ここでは1回目のループであるので制御部106はX1をXminとして記憶することとするが、予め設定した初期値をXminとしておいてもよい。
The
制御部106は、カウント値が全試行回数Nに達していなければ(ステップS10−No)、カウントを更新し(ステップS11)、バイアス電圧をX0から所定値X2ずらしてステップS7からステップS9の動作を繰り返す。ステップS9において、Vref値とVim2(X2)値との絶対値の差が、Vref値とVim2(X1)値との絶対値の差よりも小さければ、制御部106は、X2をXminとしてその値を更新する。
If the count value has not reached the total number of trials N (step S10-No), the
この場合、ミクサ回路104のバイアス電圧を初期値X0からX2ずらした方が、X1ずらしたときよりも2次ひずみのDC成分が小さいと言える。なお、ステップS2においてVrefを最初に取り込むのは、ミクサ回路104の2次ひずみに含まれるDC成分と、ミクサ回路104がもともと有するDCオフセットとを区別するためである。
In this case, it can be said that the DC component of the secondary distortion is smaller when the bias voltage of the
このようなステップS7からステップS11までの処理を繰り返し、カウント値が全試行回数Nに達すると(ステップS10−Yes)、制御部106は、ミクサ回路104のバイアス電圧を、初期値X0からXminずらしたまま固定(設定)する(ステップS12)。それから、制御部106は、DCテスト信号発生部107を停止するよう指示し、ミクサ回路104にはDCテスト信号107が入力されなくなる(ステップS13)。以上により2次ひずみ補正処理を終了する。
When the processing from step S7 to step S11 is repeated and the count value reaches the total number of trials N (step S10-Yes), the
なお、ここではミクサ回路104のバイアス電圧を変化させる方法として、上記のステップS6からステップS12までの処理を説明したが、この処理に限定されるものではない。例えば、制御部106が、VrefとVim2(Xi)との絶対値の差に基づきXminの値を更新していくのではなく、N回試行したそれぞれのXiを全て記憶しておき、その内VrefとVim2(Xi)との絶対値の差が最も小さいXiを選択するというようにしてもよい。
In addition, although the process from said step S6 to step S12 was demonstrated as a method of changing the bias voltage of the
また、制御部106は、目的値との差に基づきバイアス電圧の変化量を決定するよう制御するようにしてもよい。例えば、あるステップ(i=c)においてバイアス電圧を正の方向に変化させ、VrefとVim2(Xc)との絶対値の差が大きくなった場合に、次のステップ(i=c+1)において、バイアス電圧を負の方向に大きく変化させる、といったような制御を行ってもよい。こうすることにより、VrefとVim2との絶対値の差が最小値に収束するのを速めることが可能となる。
Further, the
次に、図3及び図4を用いて回路レベルでの動作について説明する。 Next, the operation at the circuit level will be described with reference to FIGS.
図3に示すミクサ回路104は、いわゆるギルバートセル型のミクサ回路である。図3において、RF信号は、差動入力端子312に入力され、NMOS308a、308bを有する擬似差動対314と、NMOS309a、309b、309c、309dを有するスイッチ段313と、負荷抵抗307a、307bとを介して、差動出力端子310からベースバンド信号を出力する。
The
ローカル信号は、差動ローカル入力端子311から入力され、バッファ301a、301bと、容量302a、302bと、抵抗303a、303bとを介してスイッチ段313を駆動する。なお、抵抗303a、303bにはDC電圧源304、305が接続され、負荷抵抗307a、307bには電源端子306が接続される。
The local signal is input from the differential
2次ひずみ補正処理の一例として、上記したように、制御部106がミクサ回路104のバイアス電圧を制御する方法を説明したが、具体的には、図3には図示しない制御部106が、まずDC電圧源304に指示を与える。すると、DC電圧源304の電圧が、スイッチ段313におけるNMOS対(309aと309b、及び309cと309d)のゲートバイアスに電位差を発生させる。つまり、DC電圧源304は、スイッチ段313に意図的に差動ミスマッチを加えることに相当する。
As an example of the secondary distortion correction processing, the method in which the
ゲートバイアスの電位差を発生させることにより、NMOS309をON/OFFするゲート電位の閾値がずれる。その結果、NMOS対(309aと309b、及び309cと309d)のON/OFFのタイミングが相補にずれ、デューティー比が調整される。
By generating the gate bias potential difference, the threshold value of the gate potential for turning on / off the
このように、意図的に差動ミスマッチを加えてデューティー比を調整することにより、ミクサ回路104の2次ひずみ量を調整する。
In this way, the secondary distortion amount of the
図4において、RF信号108が入力される差動入力端子405とミクサ回路402との間には、抵抗403a及び403bと、可変電流源404と、DC電圧源407とを有するDCテスト信号発生部408が接続される。
In FIG. 4, a DC test signal generator having resistors 403 a and 403 b, a variable
2次ひずみ補正処理期間中は、ミクサ回路402には、差動入力端子405からRF信号は入力されず、DCテスト信号発生部408の可変電流源404によりDCテスト信号が入力される。ミクサ回路402は、入力されたDCテスト信号と、ローカル発振器401から入力されるローカル信号とをミキシングして、差動出力端子406にテスト出力信号を出力する。
During the secondary distortion correction processing period, the RF signal is not input from the
以上のように、本発明の実施の形態1によれば、ミクサ回路104で2次ひずみを試験的に発生させるための試験用の信号として、直流信号であるDCテスト信号111を用いているので、DCテスト信号を発生させるために簡易なDCテスト信号発生部107を設けるだけでよく、無線通信装置全体としての回路規模を小さくでき、消費電力を低くすることができる。
As described above, according to the first embodiment of the present invention, the
また、ミクサ回路104に入力されるDCテスト信号111は直流信号であるので、ミクサ回路104のテスト出力信号に含まれるDC成分を2次ひずみとして検出すればよく、検出部105として高精度な検出器が必要なくなるとともに特定周波数を取り込むためのバンドパスフィルタも必要なくなるので、回路規模を小さくすることができるとともに低消費電力化が可能となる。
Further, since the
なお、これまで無線通信装置として図1に示す構成を例に説明したが、図5に示すように、ミクサ回路104の後段に設けられ、信号の高周波成分を除去するローパスフィルタ112と、ローパスフィルタ112の後段に設けられ、入力された信号の出力レベルを一定にする可変利得増幅器113とを備えた構成であってもよい。こうすることにより、ミクサ回路104のテスト出力信号に含まれるDC成分を含む低周波帯域以外の帯域の成分を除去又は減衰できるので、検出部105が、入力された信号に含まれるDC成分のレベル値を精度高く検出することが可能となる。なお、図5に示す無線通信装置の構成のうち、図1に示す構成に相当する部分には図1と同一符号を付してその説明を省略する。
1 has been described by way of example of the configuration shown in FIG. 1 as a wireless communication device, but as shown in FIG. 5, a low-
なお、図6に示すように、ローパスフィルタ112及び可変利得増幅器113に加え、可変利得増幅器113の後段に設けられアナログ信号からデジタル信号に変換するADC114と、ADC114の後段に設けられ復調処理を行う復調部115とを備えた構成であってもよい。なお、図6に示す無線通信装置の構成のうち、図1又は図5に示す構成に相当する部分には図1又は図5と同一符号を付してその説明を省略する。
As shown in FIG. 6, in addition to the low-
なお、これまで説明した無線通信装置の2次ひずみ補正処理は、低IF(Intermediate Frequency)方式の無線通信装置にも適用することが可能である。妨害波帯域幅が広帯域な環境においては2次ひずみが希望波帯域に漏れ込む可能性は高く、特に帯域幅もMHzオーダーと広いLTE(Long Term Evolution)等においては有効である。 Note that the second-order distortion correction processing of the wireless communication device described so far can also be applied to a low-IF (Intermediate Frequency) wireless communication device. In an environment where the interference wave bandwidth is wide, there is a high possibility that the second-order distortion leaks into the desired wave bandwidth. This is particularly effective in LTE (Long Term Evolution) having a wide bandwidth of the order of MHz.
実施の形態2.
以下図面を用いて本発明の実施の形態2について説明する。図7は実施の形態2に係るパッシブ型のミクサ回路とDCテスト信号発生部の回路図である。
The second embodiment of the present invention will be described below with reference to the drawings. FIG. 7 is a circuit diagram of a passive mixer circuit and a DC test signal generator according to the second embodiment.
実施の形態2の無線通信装置は、図1、図5、又は図6におけるミクサ回路104を、図7に示すパッシブ型ミクサ回路としている点において実施の形態1と異なる。なお、無線通信装置のうちミクサ回路104以外の構成については実施の形態1と同様であるので図1と同一の符号を付してその説明を省略する。
The wireless communication apparatus according to the second embodiment is different from the first embodiment in that the
RF信号は、差動入力端子701から入力され、トランスコンダクタンス段712により電圧/電流変換され、容量704aにより不要なDC成分が除去又は減衰される。パッシブ型ミクサ回路においては、トランスコンダクタンス段712にて発生した2次ひずみのDC成分が、容量704aにより除去されるので、無線通信装置全体としての2次ひずみ性能を向上させることができる。
The RF signal is input from the
ローカル信号は差動ローカル入力端子703より入力され、容量704bを介してスイッチ段709を駆動する。スイッチ段709により周波数変換された信号は、抵抗710a、710b、及び差動オペアンプ711を有するトランスインピーダンス段713により電流/電圧変換され、差動出力端子702より出力される。
The local signal is input from the differential
DCテスト信号発生部714は、抵抗705c、705dと、可変電流源706と、DC電圧源708aとを有し、DCテスト信号を、可変電流源706より、容量704aとスイッチ段709との間に直接供給する。このようにすることにより、DCテスト信号が容量704aにより除去されず、かつ、上述したような高い2次ひずみ性能を実現することが可能となる。
The DC test
スイッチ段709には、抵抗705b、可変電流源707、抵抗705a、DC電圧源708が接続されており、図7に図示しない制御部106が可変電流源707を動作させることにより、スイッチ段709内のトランジスタペアの各トランジスタのバイアス電圧を変化させ、2次ひずみ量を調整する。なお、上述したように、ミクサ回路104のローカル信号入力の位相差、振幅差をパラメータとしてその値を変化させてもよいし、負荷抵抗をパラメータとしてその値を変化させてもよい。また、これらを組み合わせてその値を変化させてもよい。
A resistor 705b, a variable
以上のように、本発明の実施の形態2によれば、ミクサ回路104で2次ひずみを試験的に発生させるための試験用の信号として、直流信号であるDCテスト信号を用いているので、DCテスト信号を発生させるために簡易なDCテスト信号発生部714を設けるだけでよく、無線通信装置全体としての回路規模を小さくでき、消費電力を低くすることができる。
As described above, according to the second embodiment of the present invention, a DC test signal that is a direct current signal is used as a test signal for generating secondary distortion on a trial basis in
また、ミクサ回路104に入力されるDCテスト信号は直流信号であるので、ミクサ回路104のテスト出力信号に含まれるDC成分を2次ひずみとして検出すればよく、検出部105として高精度な検出器が必要なくなるとともに特定周波数を取り込むためのバンドパスフィルタも必要なくなるので、回路規模を小さくすることができるとともに低消費電力化が可能となる。
Further, since the DC test signal input to the
また、ミクサ回路104のトランスコンダクタンス段712にて発生した2次ひずみのDC成分が、トランスコンダクダタンス段712の後段に設けられた容量704aにより除去されるので、無線通信装置全体としての2次ひずみ性能を向上させることができる。また、スイッチ段709のトランジスタのバイアス電流がないためフリッカー雑音の影響を少なくすることができる。
Further, since the DC component of the second order distortion generated in the
101 入力端子、102 混合器、103 ローカル発振器、104 ミクサ回路、105 検出部、106 DCテスト信号発生部、108 RF信号、109 ローカル信号、110 出力端子、111 DCテスト信号、112 ローパスフィルタ、113 可変利得増幅器、114 ADC、115 復調部、301a〜301b バッファ回路、302a〜302b 容量、303a〜303b 抵抗、304 DC電圧源、305 DC電圧源、306 電源端子、307a〜307b 抵抗、308a〜308b NMOS、309a〜309d NMOS、310 差動出力端子、311 差動ローカル入力端子、312 差動入力端子、313 スイッチ段、314 擬似差動対、401 容量、402 ミクサ回路、403a〜403b 抵抗、404 可変電流源、405 差動入力端子、406 差動出力端子、407 DC電圧源、408 DCテスト信号発生部、701 差動入力端子、702 差動出力端子、703 差動ローカル入力端子、704a〜704b 容量、705a〜705d 抵抗、706 可変電流源、707 可変電流源、708a〜708b DC電圧源、709 スイッチ段、710a〜b 抵抗、711 差動オペアンプ、712 トランスコンダクタンス段、713 トランスインピーダンス段、714 DCテスト信号発生部
101 input terminal, 102 mixer, 103 local oscillator, 104 mixer circuit, 105 detector, 106 DC test signal generator, 108 RF signal, 109 local signal, 110 output terminal, 111 DC test signal, 112 low-pass filter, 113 variable Gain amplifier, 114 ADC, 115 demodulator, 301a-301b buffer circuit, 302a-302b capacity, 303a-303b resistance, 304 DC voltage source, 305 DC voltage source, 306 power supply terminal, 307a-307b resistance, 308a-308b NMOS, 309a to 309d NMOS, 310 differential output terminal, 311 differential local input terminal, 312 differential input terminal, 313 switch stage, 314 pseudo differential pair, 401 capacitance, 402 mixer circuit, 403a to
Claims (6)
入力される前記高周波信号に前記ローカル信号を乗算してベースバンド信号に変換する周波数変換部と、
前記高周波信号が前記周波数変換部に入力されない期間に、試験用の直流信号である試験信号を生成し前記周波数変換部に入力する試験信号生成部と、
入力された前記試験信号に対する前記周波数変換部からの出力信号に含まれる直流成分のレベルを検出する検出部と、
前記検出部で検出された前記直流成分のレベルに基づき前記周波数変換部のパラメータを制御する制御部とを備えることを特徴とする無線通信装置。 A local signal generator that generates a local signal having the same frequency as the input high-frequency signal;
A frequency converter that multiplies the input high-frequency signal by the local signal to convert it to a baseband signal;
A test signal generation unit that generates a test signal that is a DC signal for testing and inputs the test signal to the frequency conversion unit in a period in which the high-frequency signal is not input to the frequency conversion unit;
A detection unit that detects a level of a DC component included in an output signal from the frequency conversion unit with respect to the input test signal;
A wireless communication apparatus comprising: a control unit that controls a parameter of the frequency conversion unit based on a level of the DC component detected by the detection unit.
前記制御部は、前記直流オフセットと前記直流成分のレベルとの絶対値の差を小さくするよう前記パラメータを制御することを特徴とする請求項1に記載の無線通信装置。 The detection unit detects a DC offset output from the frequency conversion unit when the high-frequency signal and the test signal are not input to the frequency conversion unit,
The radio communication apparatus according to claim 1, wherein the control unit controls the parameter so as to reduce a difference in absolute value between the DC offset and the level of the DC component.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012142606A JP5853881B2 (en) | 2012-06-26 | 2012-06-26 | Wireless communication device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012142606A JP5853881B2 (en) | 2012-06-26 | 2012-06-26 | Wireless communication device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014007618A true JP2014007618A (en) | 2014-01-16 |
JP5853881B2 JP5853881B2 (en) | 2016-02-09 |
Family
ID=50104977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012142606A Active JP5853881B2 (en) | 2012-06-26 | 2012-06-26 | Wireless communication device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5853881B2 (en) |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07202961A (en) * | 1993-12-29 | 1995-08-04 | Toshiba Corp | Transmitter |
JPH088775A (en) * | 1994-06-20 | 1996-01-12 | Toshiba Corp | Radio equipment |
JPH09284160A (en) * | 1996-04-11 | 1997-10-31 | Toshiba Corp | Frequency conversion circuit |
JP2004531126A (en) * | 2001-03-30 | 2004-10-07 | スカイワークス ソリューションズ,インコーポレイテッド | Interference reduction for direct conversion receivers |
JP2005110080A (en) * | 2003-10-01 | 2005-04-21 | Renesas Technology Corp | Semiconductor integrated circuit for communication and radio communication system |
JP2005295517A (en) * | 2004-03-08 | 2005-10-20 | Matsushita Electric Ind Co Ltd | Mixer circuit and receiver circuit using the same |
JP2006314029A (en) * | 2005-05-09 | 2006-11-16 | Renesas Technology Corp | Semiconductor integrated circuit device for radio communication |
JP2007516624A (en) * | 2003-07-25 | 2007-06-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Offset correction for downconversion mixer |
JP2009510841A (en) * | 2005-09-26 | 2009-03-12 | サイプレス セミコンダクター コーポレイション | Apparatus and method for calibrating mixer offset |
JP2009518984A (en) * | 2005-12-12 | 2009-05-07 | シリフィック ワイヤレス コーポレーション | System for reducing second-order intermodulation products from differential circuits |
US20090239495A1 (en) * | 2008-03-19 | 2009-09-24 | Skyworks Solutions, Inc. | Dc-compensated ip2 calibration for wcdma receiver |
US20090323864A1 (en) * | 2008-06-30 | 2009-12-31 | Telefonaktiebolaget Lm Ericsson (Publ) | Single ended multiband feedback linearized rf amplifier and mixer with dc-offset and im2 suppression feedback loop |
JP2010278896A (en) * | 2009-05-29 | 2010-12-09 | Sony Corp | Demodulator and communication apparatus |
JP2010539810A (en) * | 2007-09-14 | 2010-12-16 | クゥアルコム・インコーポレイテッド | Offset correction for passive mixers |
-
2012
- 2012-06-26 JP JP2012142606A patent/JP5853881B2/en active Active
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07202961A (en) * | 1993-12-29 | 1995-08-04 | Toshiba Corp | Transmitter |
JPH088775A (en) * | 1994-06-20 | 1996-01-12 | Toshiba Corp | Radio equipment |
JPH09284160A (en) * | 1996-04-11 | 1997-10-31 | Toshiba Corp | Frequency conversion circuit |
JP2004531126A (en) * | 2001-03-30 | 2004-10-07 | スカイワークス ソリューションズ,インコーポレイテッド | Interference reduction for direct conversion receivers |
JP2007516624A (en) * | 2003-07-25 | 2007-06-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Offset correction for downconversion mixer |
JP2005110080A (en) * | 2003-10-01 | 2005-04-21 | Renesas Technology Corp | Semiconductor integrated circuit for communication and radio communication system |
JP2005295517A (en) * | 2004-03-08 | 2005-10-20 | Matsushita Electric Ind Co Ltd | Mixer circuit and receiver circuit using the same |
JP2006314029A (en) * | 2005-05-09 | 2006-11-16 | Renesas Technology Corp | Semiconductor integrated circuit device for radio communication |
JP2009510841A (en) * | 2005-09-26 | 2009-03-12 | サイプレス セミコンダクター コーポレイション | Apparatus and method for calibrating mixer offset |
JP2009518984A (en) * | 2005-12-12 | 2009-05-07 | シリフィック ワイヤレス コーポレーション | System for reducing second-order intermodulation products from differential circuits |
JP2010539810A (en) * | 2007-09-14 | 2010-12-16 | クゥアルコム・インコーポレイテッド | Offset correction for passive mixers |
US20090239495A1 (en) * | 2008-03-19 | 2009-09-24 | Skyworks Solutions, Inc. | Dc-compensated ip2 calibration for wcdma receiver |
US20090323864A1 (en) * | 2008-06-30 | 2009-12-31 | Telefonaktiebolaget Lm Ericsson (Publ) | Single ended multiband feedback linearized rf amplifier and mixer with dc-offset and im2 suppression feedback loop |
JP2010278896A (en) * | 2009-05-29 | 2010-12-09 | Sony Corp | Demodulator and communication apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP5853881B2 (en) | 2016-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4593430B2 (en) | Receiving machine | |
US20090310711A1 (en) | Transmitter and receiver capable of reducing in-phase/quadrature-phase (I/Q) mismatch and an adjusting method thereof | |
US20060088136A1 (en) | Complex filter circuit and receiver circuit | |
US8391818B2 (en) | Second-order distortion correcting receiver and second-order distortion correcting method | |
US11662424B2 (en) | Radar apparatus and leakage correction method | |
US9391578B2 (en) | Low intermediate frequency receiver | |
US7787853B2 (en) | Method and device for the reduction of the DC component of a signal transposed into baseband, in particular in a receiver of the direct conversion type | |
US8213892B2 (en) | FM-AM demodulator and control method therefor | |
CN106850088B (en) | Radio frequency receiver and digital auxiliary correction method thereof | |
JP2019057878A (en) | Carrier leak compensation method in orthogonal modulator | |
JPWO2007052717A1 (en) | Image suppression receiver | |
US20120002768A1 (en) | Distortion-correcting receiver and distortion correction method | |
JP5429191B2 (en) | Reception device, image signal attenuation method, and mismatch compensation method | |
JP5853881B2 (en) | Wireless communication device | |
JP2004023508A (en) | Automatic gain control circuit | |
JP3964346B2 (en) | FM signal receiver and radio communication apparatus using the same | |
TWI423597B (en) | Method for compensating for gain ripple and group delay characteristics of filter and receiving circuit embodying the same | |
JP4123166B2 (en) | Automatic gain control circuit | |
JP4222368B2 (en) | Signal processing apparatus and direct conversion receiving apparatus | |
JP2006511144A (en) | Mixer system with amplitude correction, in-phase correction and phase correction | |
JP2009005088A (en) | Receiver | |
JP2010193402A (en) | Radio unit | |
JP2015076778A (en) | Semiconductor device | |
JP2010147975A (en) | High-frequency receiver | |
JP2009194614A (en) | Receiver, and electronic equipment using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20140327 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140930 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151016 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151123 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5853881 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |