JP2014007618A - Wireless communication device - Google Patents

Wireless communication device Download PDF

Info

Publication number
JP2014007618A
JP2014007618A JP2012142606A JP2012142606A JP2014007618A JP 2014007618 A JP2014007618 A JP 2014007618A JP 2012142606 A JP2012142606 A JP 2012142606A JP 2012142606 A JP2012142606 A JP 2012142606A JP 2014007618 A JP2014007618 A JP 2014007618A
Authority
JP
Japan
Prior art keywords
signal
frequency
conversion unit
frequency conversion
test signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012142606A
Other languages
Japanese (ja)
Other versions
JP5853881B2 (en
Inventor
Takanobu Fujiwara
孝信 藤原
Eiji Taniguchi
英司 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012142606A priority Critical patent/JP5853881B2/en
Publication of JP2014007618A publication Critical patent/JP2014007618A/en
Application granted granted Critical
Publication of JP5853881B2 publication Critical patent/JP5853881B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y02B60/50

Landscapes

  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve such a problem of a wireless communication device that when a two-wave high frequency signal is generated, as a test signal, and inputted to a mixer circuit, and then secondary torsion is corrected by adjusting the parameters of the mixer circuit, circuit scale for generating the test signal increases thus increasing power consumption.SOLUTION: During a period when a high frequency signal 108 is not inputted to a frequency conversion unit 104, a DC test signal generation unit 107 generates a DC test signal 111, i.e., a DC signal for test, being inputted to the frequency conversion unit. The level of a DC component contained in an output signal from the frequency conversion unit 104, for the DC test signal 111 thus inputted, is detected in a detection unit 105. A control unit 106 controls the parameters of the frequency conversion unit 104 based on the level of a DC component thus detected.

Description

本発明は、無線通信システムに用いられる無線通信装置に関するものである。   The present invention relates to a wireless communication device used in a wireless communication system.

無線通信システムに用いられている無線通信装置において、装置の小型化、軽量化、低コスト化の要求に応えるものとして、例えばダイレクトコンバージョン方式が知られている。このようなダイレクトコンバージョン方式の無線通信装置では、受信した高周波(RF:Radio Frequency)信号と、RF信号と同じ周波数を持つローカル発信器信号とをミクサ回路によりミキシングし、直接ベースバンドに周波数変換して元信号を復調する。   As a wireless communication device used in a wireless communication system, for example, a direct conversion method is known as a device that meets the demands for downsizing, weight reduction, and cost reduction of the device. In such a direct conversion wireless communication apparatus, a received radio frequency (RF) signal and a local oscillator signal having the same frequency as the RF signal are mixed by a mixer circuit and directly converted into a baseband frequency. To demodulate the original signal.

ダイレクトコンバージョン方式の無線通信装置においては、受信時において、ミクサ回路で生じる2次ひずみが、ミクサ回路の出力における希望波帯域である直流(DC:Direct Current)成分の帯域に混入し、受信品質を劣化させてしまうという問題があった。   In a direct-conversion wireless communication apparatus, during reception, secondary distortion generated in the mixer circuit is mixed into a direct current (DC) component band, which is a desired wave band in the output of the mixer circuit, and reception quality is reduced. There was a problem of deteriorating.

このような問題に対し、例えば特許文献1では、無線通信装置内で発生させた2波の高周波信号を試験信号としてミクサ回路に入力し、ミクサ回路の出力に含まれる2次ひずみ出力レベルを検出し、検出した出力レベルに応じてミクサ回路のバイアス制御を行うことによって2次ひずみを軽減させている。   For example, in Patent Document 1, two high-frequency signals generated in a wireless communication apparatus are input to a mixer circuit as a test signal to detect a secondary distortion output level included in the mixer circuit output. The secondary distortion is reduced by controlling the bias of the mixer circuit according to the detected output level.

特許第3672590号Japanese Patent No. 3672590

しかしながら、このような従来の無線通信装置においては、2波の高周波信号を発生させるために、発信器やミクサ回路を有する信号発生回路を別途設けることが必要であり、装置全体として回路規模が増大し、消費電力が高くなるという課題があった。   However, in such a conventional wireless communication apparatus, it is necessary to separately provide a signal generation circuit having a transmitter and a mixer circuit in order to generate two high-frequency signals, which increases the circuit scale of the entire apparatus. However, there has been a problem that power consumption becomes high.

本発明は、上記のような課題を解決するためになされたものであって、小さい回路規模で低消費電力化を図ることのできる無線通信装置を提供することを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a wireless communication apparatus that can achieve low power consumption with a small circuit scale.

本発明に係る無線通信装置は、入力される高周波信号と同じ周波数のローカル信号を生成するローカル信号生成部と、入力される前記高周波信号に前記ローカル信号を乗算してベースバンド信号に変換する周波数変換部と、前記高周波信号が前記周波数変換部に入力されない期間に、試験用の直流信号である試験信号を生成し前記周波数変換部に入力する試験信号生成部と、入力された前記試験信号に対する前記周波数変換部からの出力信号に含まれる直流成分のレベルを検出する検出部と、前記検出部で検出された前記直流成分のレベルに基づき前記周波数変換部のパラメータを制御する制御部とを備えることを特徴とする。   A wireless communication device according to the present invention includes a local signal generation unit that generates a local signal having the same frequency as an input high-frequency signal, and a frequency at which the input high-frequency signal is multiplied by the local signal and converted to a baseband signal A test signal generation unit that generates a test signal that is a DC signal for testing and inputs the test signal to the frequency conversion unit in a period in which the high-frequency signal is not input to the frequency conversion unit, and the input to the test signal A detection unit that detects a level of a DC component included in an output signal from the frequency conversion unit; and a control unit that controls a parameter of the frequency conversion unit based on the level of the DC component detected by the detection unit. It is characterized by that.

本発明の無線通信装置によれば、直流信号を試験信号として用いるので、試験信号を発生させるための回路規模を小さくでき、また低消費電力化が可能となる。   According to the wireless communication apparatus of the present invention, since the DC signal is used as the test signal, the circuit scale for generating the test signal can be reduced, and the power consumption can be reduced.

実施の形態1に係る無線通信装置の構成を示す図。1 is a diagram illustrating a configuration of a wireless communication device according to Embodiment 1. FIG. 実施の形態1に係る2次ひずみ補正処理のフローチャート。5 is a flowchart of secondary distortion correction processing according to the first embodiment. 実施の形態1に係るギルバートセル型のミクサ回路の回路図。FIG. 2 is a circuit diagram of a Gilbert cell mixer circuit according to the first embodiment. 実施の形態1に係るDCテスト信号発生部の回路図。FIG. 3 is a circuit diagram of a DC test signal generator according to the first embodiment. 実施の形態1に係る無線通信装置の他の構成を示す図。FIG. 6 shows another configuration of the wireless communication apparatus according to the first embodiment. 実施の形態1に係る無線通信装置の他の構成を示す図。FIG. 6 shows another configuration of the wireless communication apparatus according to the first embodiment. 実施の形態2に係るパッシブ型のミクサ回路とDCテスト信号発生部の回路図。FIG. 6 is a circuit diagram of a passive mixer circuit and a DC test signal generator according to the second embodiment.

実施の形態1.
以下図面を用いて本発明の実施の形態1を説明する。図1は実施の形態1に係る無線通信装置の構成を示す図である。図2は実施の形態1に係る2次ひずみ補正処理のフローチャートである。図3は実施の形態1に係るギルバートセル型のミクサ回路の回路図である。図4は実施の形態1に係るDCテスト信号発生部の回路図である。図5は実施の形態1に係る無線通信装置の他の構成を示す図である。図6は実施の形態1に係る無線通信装置の他の構成を示す図である。
Embodiment 1 FIG.
Embodiment 1 of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram illustrating a configuration of a wireless communication apparatus according to the first embodiment. FIG. 2 is a flowchart of the secondary distortion correction process according to the first embodiment. FIG. 3 is a circuit diagram of a Gilbert cell mixer circuit according to the first embodiment. FIG. 4 is a circuit diagram of the DC test signal generator according to the first embodiment. FIG. 5 is a diagram illustrating another configuration of the wireless communication apparatus according to the first embodiment. FIG. 6 is a diagram illustrating another configuration of the wireless communication apparatus according to the first embodiment.

無線通信装置は、入力端子101と、混合器102と、ローカル発信器103と、ミクサ回路(周波数変換部)104と、検出部105と、制御部106と、DCテスト信号発生部(試験信号生成部)107と、出力端子110を備える。   The wireless communication apparatus includes an input terminal 101, a mixer 102, a local transmitter 103, a mixer circuit (frequency converter) 104, a detector 105, a controller 106, and a DC test signal generator (test signal generator). Part) 107 and an output terminal 110.

入力端子101には、図1には図示しないアンテナで受信された高周波信号であるRF信号108が入力される。   An RF signal 108 that is a high-frequency signal received by an antenna (not shown in FIG. 1) is input to the input terminal 101.

混合器102は、入力端子101、DCテスト信号発生部107、及びミクサ回路104と接続され、入力端子101からRF信号108が入力されると、RF信号108をミクサ回路104に出力する。   The mixer 102 is connected to the input terminal 101, the DC test signal generator 107, and the mixer circuit 104. When the RF signal 108 is input from the input terminal 101, the mixer 102 outputs the RF signal 108 to the mixer circuit 104.

ローカル発振器103は、ミクサ回路104に接続され、RF信号108と同じ周波数を持つローカル信号109を生成しミクサ回路104に出力する。なお、ローカル信号109の周波数はRF信号108の周波数と全くの同一である必要はなく、多少ずれていてもよい。   The local oscillator 103 is connected to the mixer circuit 104, generates a local signal 109 having the same frequency as the RF signal 108, and outputs the local signal 109 to the mixer circuit 104. Note that the frequency of the local signal 109 does not have to be exactly the same as the frequency of the RF signal 108 and may be slightly different.

ミクサ回路104は、混合器102、ローカル発振器103、出力端子110、検出部105、及び信号処理部106と接続される。ミクサ回路104は、混合器102を介して入力端子101からRF信号108が入力されると、RF信号108をローカル信号109を用いて周波数変換(ダウンコンバージョン)しベースバンド信号を出力する。つまり、ミクサ回路104は、RF信号108にローカル信号109を乗算してベースバンド信号に周波数変換する。   The mixer circuit 104 is connected to the mixer 102, the local oscillator 103, the output terminal 110, the detection unit 105, and the signal processing unit 106. When the RF signal 108 is input from the input terminal 101 via the mixer 102, the mixer circuit 104 performs frequency conversion (down conversion) on the RF signal 108 using the local signal 109 and outputs a baseband signal. That is, the mixer circuit 104 multiplies the RF signal 108 by the local signal 109 and converts the frequency into a baseband signal.

また、ミクサ回路104は、混合器102を介してDCテスト信号発生部107からDC電流(又はDC電圧)としての直流信号であるDCテスト信号111が入力されると、ローカル信号109を用いて周波数変換しテスト出力信号を出力する。このDCテスト信号111は、ミクサ回路104で試験的に2次ひずみを発生させるための試験用の試験信号である。   Further, when the DC test signal 111 which is a DC signal as a DC current (or DC voltage) is input from the DC test signal generation unit 107 via the mixer 102, the mixer circuit 104 uses the local signal 109 to generate a frequency. Convert and output test output signal. The DC test signal 111 is a test signal for testing to cause the mixer circuit 104 to generate secondary distortion on a trial basis.

また、ミクサ回路104は、入力端子101からRF信号108の入力がなく、DCテスト信号発生部107からのDCテスト信号の入力がない場合、すなわちローカル信号109のみが入力されている場合、電圧値であるDCオフセットを出力する。なお、ミクサ回路104は、DC成分以外の周波数成分については除去してから出力するものとしてよいし、ミクサ回路104の後段にLPF(Low Pass Filter)を設けて除去することとしてもよい。   The mixer circuit 104 has a voltage value when the RF signal 108 is not input from the input terminal 101 and the DC test signal is not input from the DC test signal generator 107, that is, when only the local signal 109 is input. Is output as a DC offset. The mixer circuit 104 may remove and output frequency components other than DC components, or may be removed by providing an LPF (Low Pass Filter) at the subsequent stage of the mixer circuit 104.

検出部105は、ミクサ回路104、信号処理部106、及び出力端子110と接続され、例えばADC(Analog Digital Converter)により実現される。検出部105は、ミクサ回路104から出力されるDCオフセットを検出し、検出した値を制御部106に出力する。また、検出部105は、ミクサ回路104から出力されるテスト出力信号に含まれる2次ひずみ、つまり、DC成分のレベル値を検出し、検出した値を制御部106に出力する。   The detection unit 105 is connected to the mixer circuit 104, the signal processing unit 106, and the output terminal 110, and is realized by, for example, an ADC (Analog Digital Converter). The detection unit 105 detects the DC offset output from the mixer circuit 104 and outputs the detected value to the control unit 106. Further, the detection unit 105 detects the secondary distortion included in the test output signal output from the mixer circuit 104, that is, the level value of the DC component, and outputs the detected value to the control unit 106.

制御部106は、検出部105、ミクサ回路104、及び検出部105と接続され、例えばデジタル回路等により実現される。制御部106は、検出部105からDCオフセット値が入力されると、DCテスト信号発生部107を起動するよう指示する。制御部106は、検出部105からテスト出力信号に含まれるDC成分のレベル値が入力されると、ミクサ回路104のパラメータを制御して2次ひずみ量を調整、つまり、2次ひずみ補正処理を行う。また、制御部106は、2次ひずみ補正処理が終了すると、DCテスト信号発生部107を停止するよう指示する。2次ひずみ補正処理についての詳細は後述する。   The control unit 106 is connected to the detection unit 105, the mixer circuit 104, and the detection unit 105, and is realized by, for example, a digital circuit. When the DC offset value is input from the detection unit 105, the control unit 106 instructs the DC test signal generation unit 107 to be activated. When the level value of the DC component included in the test output signal is input from the detection unit 105, the control unit 106 controls the parameters of the mixer circuit 104 to adjust the secondary distortion amount, that is, performs the secondary distortion correction process. Do. In addition, when the secondary distortion correction process is completed, the control unit 106 instructs the DC test signal generation unit 107 to stop. Details of the secondary distortion correction processing will be described later.

DCテスト信号発生部107は、信号処理部106、混合器102と接続され、DC電流又はDC電圧を発生(生成)する。DCテスト信号発生部107は、信号処理部106から起動指示があると、DC電流又はDC電圧を、DCテスト信号111として、混合器102を介してミクサ回路104に入力する。   The DC test signal generator 107 is connected to the signal processor 106 and the mixer 102 and generates (generates) a DC current or a DC voltage. When a start instruction is issued from the signal processing unit 106, the DC test signal generation unit 107 inputs a DC current or a DC voltage as a DC test signal 111 to the mixer circuit 104 via the mixer 102.

次に、図1及び図2を用いて本発明の実施の形態1の動作について説明する。   Next, the operation of the first embodiment of the present invention will be described with reference to FIGS.

まず、無線通信装置が外部から所望の信号を受信している場合の処理について説明する。この場合、入力端子101からRF信号108がミクサ回路104に入力され、ミクサ回路104は上記のようにダウンコンバージョンし、ベースバンド信号を出力端子110から出力する。この際、検出部105、信号処理部106、及びDCテスト信号発生部107は動作しない。   First, processing when the wireless communication apparatus receives a desired signal from the outside will be described. In this case, the RF signal 108 is input from the input terminal 101 to the mixer circuit 104, and the mixer circuit 104 down-converts as described above, and outputs a baseband signal from the output terminal 110. At this time, the detection unit 105, the signal processing unit 106, and the DC test signal generation unit 107 do not operate.

次に、2次ひずみ補正処理の動作について説明する。2次ひずみ補正処理は、無線通信装置が、外部から所望の信号を受信していない期間に行われる。そのため、2次ひずみ補正処理が行われる間は、ミクサ回路104にはRF信号108は入力されない。なお、2次ひずみ補正処理の期間中であっても、ローカル信号109はミクサ回路104に入力される。ミクサ回路104にRF信号108及びDCテスト信号111が入力されず、ローカル信号109が入力される場合は、ミクサ回路104はDCオフセットを出力する(ステップS1)。検出部105は、DCオフセットを検出し、その値を制御部106に出力する。   Next, the operation of the secondary distortion correction process will be described. The secondary distortion correction process is performed during a period when the wireless communication apparatus does not receive a desired signal from the outside. Therefore, the RF signal 108 is not input to the mixer circuit 104 during the secondary distortion correction process. Note that the local signal 109 is input to the mixer circuit 104 even during the secondary distortion correction process. When the RF signal 108 and the DC test signal 111 are not input to the mixer circuit 104 and the local signal 109 is input, the mixer circuit 104 outputs a DC offset (step S1). The detection unit 105 detects the DC offset and outputs the value to the control unit 106.

制御部106は、DCオフセットの値を基準値Vrefとして記憶する(ステップS2)。また、制御部106は、DCテスト信号発生部107を起動するよう指示する(ステップS3)。   The control unit 106 stores the DC offset value as the reference value Vref (step S2). In addition, the control unit 106 instructs to activate the DC test signal generation unit 107 (step S3).

制御部106から起動指示を受けたDCテスト信号発生部107は、DCテスト信号111を生成し、混合器102を介してミクサ回路104に入力する(ステップS4)。   The DC test signal generator 107 that has received the activation instruction from the controller 106 generates a DC test signal 111 and inputs it to the mixer circuit 104 via the mixer 102 (step S4).

ミクサ回路104は、DCテスト信号発生部107からDCテスト信号111が入力されると、周波数変換処理を行い、テスト出力信号を出力する。検出部105は、テスト出力信号に含まれる2次ひずみを検出し、制御部106に出力する(ステップS5)。つまり、検出部105は、テスト出力信号のDC成分のレベル値を取り込み、検出した値制御部106に出力する。この際、検出部105は、テスト出力信号のDC成分のレベル値のみ取り込めばよいので、検出部105の前段又は後段にバンドパスフィルタを設ける必要はなく、回路規模を小さくするとともに消費電力を低減することができる。   When the DC test signal 111 is input from the DC test signal generator 107, the mixer circuit 104 performs frequency conversion processing and outputs a test output signal. The detection unit 105 detects the secondary distortion included in the test output signal and outputs it to the control unit 106 (step S5). That is, the detection unit 105 takes in the DC component level value of the test output signal and outputs it to the detected value control unit 106. At this time, since the detection unit 105 only needs to capture the level value of the DC component of the test output signal, there is no need to provide a bandpass filter in the previous stage or subsequent stage of the detection unit 105, reducing the circuit scale and reducing power consumption. can do.

制御部106は、テスト出力信号のDC成分のレベル値が入力されると、カウントを1に設定し(ステップS6)、ミクサ回路104のパラメータを制御する。ここで、パラメータ制御の方法として、例えばミクサ回路104のトランジスタペアの各トランジスタのバイアス電圧を変化させてもよいし、ミクサ回路104のローカル信号入力の位相差、振幅差をパラメータとしてその値を変化させてもよい。また、負荷抵抗をパラメータとしてその値を変化させてもよい。また、これらを組み合わせてその値を変化させてもよい。すなわち制御部106は、このようなミクサ回路104のパラメータの値を変化させることによって2次ひずみを最小化する。以下、ミクサ回路104のパラメータ制御として、ミクサ回路104のバイアス電圧を変化させる方法を例にとって説明する。なお、詳細な説明は後述するが、図3に示すミクサ回路104において、NMOS(negative channel Metal Oxide Semiconductor)対(309a及び309b、309c及び309d)への電圧がバイアス電圧、抵抗307a、307bが負荷抵抗、差動ローカル入力端子311がローカル信号の入力箇所にそれぞれ相当する。   When the level value of the DC component of the test output signal is input, the control unit 106 sets the count to 1 (step S6) and controls the parameters of the mixer circuit 104. Here, as a parameter control method, for example, the bias voltage of each transistor of the transistor pair of the mixer circuit 104 may be changed, or the value is changed using the phase difference and amplitude difference of the local signal input of the mixer circuit 104 as parameters. You may let them. Further, the value may be changed using the load resistance as a parameter. Moreover, you may change the value combining these. That is, the control unit 106 minimizes the secondary distortion by changing the parameter values of the mixer circuit 104. Hereinafter, as a parameter control of the mixer circuit 104, a method of changing the bias voltage of the mixer circuit 104 will be described as an example. Although detailed description will be given later, in the mixer circuit 104 shown in FIG. 3, the voltage to the NMOS (negative channel metal oxide semiconductor) pair (309a and 309b, 309c and 309d) is a bias voltage, and the resistors 307a and 307b are loaded. The resistor and the differential local input terminal 311 correspond to local signal input locations.

制御部106は、ミクサ回路104のバイアス電圧を初期値X0から所定値X1ずらす。検出部105は、その際のミクサ回路104からの出力であるテスト出力信号のDC成分のレベル値であるVim2(X1)を取り込み、制御部106に出力する(ステップS7)。   The control unit 106 shifts the bias voltage of the mixer circuit 104 from the initial value X0 by a predetermined value X1. The detection unit 105 takes in Vim2 (X1) which is the level value of the DC component of the test output signal, which is the output from the mixer circuit 104 at that time, and outputs it to the control unit 106 (step S7).

制御部106は、ステップS2で記憶していたVref値とVim2(X1)値との絶対値の差を計算する(ステップS8)。次に、制御部106は、計算したVim2(X1)が最小値であれば、値X1を最小値であるXminとして記憶する(ステップS9)。ここでは1回目のループであるので制御部106はX1をXminとして記憶することとするが、予め設定した初期値をXminとしておいてもよい。   The control unit 106 calculates the difference between the absolute values of the Vref value stored in step S2 and the Vim2 (X1) value (step S8). Next, if the calculated Vim2 (X1) is the minimum value, the control unit 106 stores the value X1 as the minimum value Xmin (step S9). Here, since it is the first loop, the control unit 106 stores X1 as Xmin, but a preset initial value may be set as Xmin.

制御部106は、カウント値が全試行回数Nに達していなければ(ステップS10−No)、カウントを更新し(ステップS11)、バイアス電圧をX0から所定値X2ずらしてステップS7からステップS9の動作を繰り返す。ステップS9において、Vref値とVim2(X2)値との絶対値の差が、Vref値とVim2(X1)値との絶対値の差よりも小さければ、制御部106は、X2をXminとしてその値を更新する。   If the count value has not reached the total number of trials N (step S10-No), the control unit 106 updates the count (step S11), shifts the bias voltage from X0 by a predetermined value X2, and operates from step S7 to step S9. repeat. If the absolute value difference between the Vref value and the Vim2 (X2) value is smaller than the absolute value difference between the Vref value and the Vim2 (X1) value in step S9, the control unit 106 sets X2 as Xmin. Update.

この場合、ミクサ回路104のバイアス電圧を初期値X0からX2ずらした方が、X1ずらしたときよりも2次ひずみのDC成分が小さいと言える。なお、ステップS2においてVrefを最初に取り込むのは、ミクサ回路104の2次ひずみに含まれるDC成分と、ミクサ回路104がもともと有するDCオフセットとを区別するためである。   In this case, it can be said that the DC component of the secondary distortion is smaller when the bias voltage of the mixer circuit 104 is shifted by X2 from the initial value X0 than when the bias voltage is shifted by X1. Note that Vref is first captured in step S2 in order to distinguish between the DC component included in the secondary distortion of the mixer circuit 104 and the DC offset that the mixer circuit 104 originally has.

このようなステップS7からステップS11までの処理を繰り返し、カウント値が全試行回数Nに達すると(ステップS10−Yes)、制御部106は、ミクサ回路104のバイアス電圧を、初期値X0からXminずらしたまま固定(設定)する(ステップS12)。それから、制御部106は、DCテスト信号発生部107を停止するよう指示し、ミクサ回路104にはDCテスト信号107が入力されなくなる(ステップS13)。以上により2次ひずみ補正処理を終了する。   When the processing from step S7 to step S11 is repeated and the count value reaches the total number of trials N (step S10-Yes), the control unit 106 shifts the bias voltage of the mixer circuit 104 by Xmin from the initial value X0. It is fixed (set) as it is (step S12). Then, the control unit 106 instructs to stop the DC test signal generation unit 107, and the DC test signal 107 is not input to the mixer circuit 104 (step S13). Thus, the secondary distortion correction process is completed.

なお、ここではミクサ回路104のバイアス電圧を変化させる方法として、上記のステップS6からステップS12までの処理を説明したが、この処理に限定されるものではない。例えば、制御部106が、VrefとVim2(Xi)との絶対値の差に基づきXminの値を更新していくのではなく、N回試行したそれぞれのXiを全て記憶しておき、その内VrefとVim2(Xi)との絶対値の差が最も小さいXiを選択するというようにしてもよい。   In addition, although the process from said step S6 to step S12 was demonstrated as a method of changing the bias voltage of the mixer circuit 104 here, it is not limited to this process. For example, the control unit 106 does not update the value of Xmin based on the difference between the absolute values of Vref and Vim2 (Xi), but stores all Xi tried N times, of which Vref Xi that has the smallest difference in absolute value between Vim2 and Vim2 (Xi) may be selected.

また、制御部106は、目的値との差に基づきバイアス電圧の変化量を決定するよう制御するようにしてもよい。例えば、あるステップ(i=c)においてバイアス電圧を正の方向に変化させ、VrefとVim2(Xc)との絶対値の差が大きくなった場合に、次のステップ(i=c+1)において、バイアス電圧を負の方向に大きく変化させる、といったような制御を行ってもよい。こうすることにより、VrefとVim2との絶対値の差が最小値に収束するのを速めることが可能となる。   Further, the control unit 106 may perform control so as to determine the amount of change in the bias voltage based on the difference from the target value. For example, when the bias voltage is changed in the positive direction in a certain step (i = c) and the difference between the absolute values of Vref and Vim2 (Xc) becomes large, the bias is applied in the next step (i = c + 1). Control such as greatly changing the voltage in the negative direction may be performed. By doing so, it becomes possible to speed up the convergence of the absolute value difference between Vref and Vim2 to the minimum value.

次に、図3及び図4を用いて回路レベルでの動作について説明する。   Next, the operation at the circuit level will be described with reference to FIGS.

図3に示すミクサ回路104は、いわゆるギルバートセル型のミクサ回路である。図3において、RF信号は、差動入力端子312に入力され、NMOS308a、308bを有する擬似差動対314と、NMOS309a、309b、309c、309dを有するスイッチ段313と、負荷抵抗307a、307bとを介して、差動出力端子310からベースバンド信号を出力する。   The mixer circuit 104 shown in FIG. 3 is a so-called Gilbert cell type mixer circuit. In FIG. 3, an RF signal is input to a differential input terminal 312, and includes a pseudo differential pair 314 having NMOSs 308a and 308b, a switch stage 313 having NMOSs 309a, 309b, 309c, and 309d, and load resistors 307a and 307b. The baseband signal is output from the differential output terminal 310.

ローカル信号は、差動ローカル入力端子311から入力され、バッファ301a、301bと、容量302a、302bと、抵抗303a、303bとを介してスイッチ段313を駆動する。なお、抵抗303a、303bにはDC電圧源304、305が接続され、負荷抵抗307a、307bには電源端子306が接続される。   The local signal is input from the differential local input terminal 311 and drives the switch stage 313 via the buffers 301a and 301b, the capacitors 302a and 302b, and the resistors 303a and 303b. Note that DC voltage sources 304 and 305 are connected to the resistors 303a and 303b, and a power supply terminal 306 is connected to the load resistors 307a and 307b.

2次ひずみ補正処理の一例として、上記したように、制御部106がミクサ回路104のバイアス電圧を制御する方法を説明したが、具体的には、図3には図示しない制御部106が、まずDC電圧源304に指示を与える。すると、DC電圧源304の電圧が、スイッチ段313におけるNMOS対(309aと309b、及び309cと309d)のゲートバイアスに電位差を発生させる。つまり、DC電圧源304は、スイッチ段313に意図的に差動ミスマッチを加えることに相当する。   As an example of the secondary distortion correction processing, the method in which the control unit 106 controls the bias voltage of the mixer circuit 104 has been described as described above. Specifically, the control unit 106 (not shown in FIG. 3) An instruction is given to the DC voltage source 304. Then, the voltage of the DC voltage source 304 generates a potential difference in the gate bias of the NMOS pair (309a and 309b and 309c and 309d) in the switch stage 313. That is, the DC voltage source 304 corresponds to intentionally adding a differential mismatch to the switch stage 313.

ゲートバイアスの電位差を発生させることにより、NMOS309をON/OFFするゲート電位の閾値がずれる。その結果、NMOS対(309aと309b、及び309cと309d)のON/OFFのタイミングが相補にずれ、デューティー比が調整される。   By generating the gate bias potential difference, the threshold value of the gate potential for turning on / off the NMOS 309 is shifted. As a result, the ON / OFF timings of the NMOS pairs (309a and 309b and 309c and 309d) are offset in a complementary manner, and the duty ratio is adjusted.

このように、意図的に差動ミスマッチを加えてデューティー比を調整することにより、ミクサ回路104の2次ひずみ量を調整する。   In this way, the secondary distortion amount of the mixer circuit 104 is adjusted by intentionally adding a differential mismatch and adjusting the duty ratio.

図4において、RF信号108が入力される差動入力端子405とミクサ回路402との間には、抵抗403a及び403bと、可変電流源404と、DC電圧源407とを有するDCテスト信号発生部408が接続される。   In FIG. 4, a DC test signal generator having resistors 403 a and 403 b, a variable current source 404, and a DC voltage source 407 is provided between the differential input terminal 405 to which the RF signal 108 is input and the mixer circuit 402. 408 is connected.

2次ひずみ補正処理期間中は、ミクサ回路402には、差動入力端子405からRF信号は入力されず、DCテスト信号発生部408の可変電流源404によりDCテスト信号が入力される。ミクサ回路402は、入力されたDCテスト信号と、ローカル発振器401から入力されるローカル信号とをミキシングして、差動出力端子406にテスト出力信号を出力する。   During the secondary distortion correction processing period, the RF signal is not input from the differential input terminal 405 to the mixer circuit 402, and the DC test signal is input from the variable current source 404 of the DC test signal generator 408. The mixer circuit 402 mixes the input DC test signal and the local signal input from the local oscillator 401 and outputs a test output signal to the differential output terminal 406.

以上のように、本発明の実施の形態1によれば、ミクサ回路104で2次ひずみを試験的に発生させるための試験用の信号として、直流信号であるDCテスト信号111を用いているので、DCテスト信号を発生させるために簡易なDCテスト信号発生部107を設けるだけでよく、無線通信装置全体としての回路規模を小さくでき、消費電力を低くすることができる。   As described above, according to the first embodiment of the present invention, the DC test signal 111 that is a direct current signal is used as a test signal for causing the mixer circuit 104 to experimentally generate the secondary distortion. In order to generate a DC test signal, it is only necessary to provide a simple DC test signal generation unit 107, the circuit scale of the entire wireless communication apparatus can be reduced, and power consumption can be reduced.

また、ミクサ回路104に入力されるDCテスト信号111は直流信号であるので、ミクサ回路104のテスト出力信号に含まれるDC成分を2次ひずみとして検出すればよく、検出部105として高精度な検出器が必要なくなるとともに特定周波数を取り込むためのバンドパスフィルタも必要なくなるので、回路規模を小さくすることができるとともに低消費電力化が可能となる。   Further, since the DC test signal 111 input to the mixer circuit 104 is a direct current signal, the DC component included in the test output signal of the mixer circuit 104 may be detected as a secondary distortion, and the detection unit 105 can be detected with high accuracy. This eliminates the need for a device and eliminates the need for a band-pass filter for capturing a specific frequency, so that the circuit scale can be reduced and power consumption can be reduced.

なお、これまで無線通信装置として図1に示す構成を例に説明したが、図5に示すように、ミクサ回路104の後段に設けられ、信号の高周波成分を除去するローパスフィルタ112と、ローパスフィルタ112の後段に設けられ、入力された信号の出力レベルを一定にする可変利得増幅器113とを備えた構成であってもよい。こうすることにより、ミクサ回路104のテスト出力信号に含まれるDC成分を含む低周波帯域以外の帯域の成分を除去又は減衰できるので、検出部105が、入力された信号に含まれるDC成分のレベル値を精度高く検出することが可能となる。なお、図5に示す無線通信装置の構成のうち、図1に示す構成に相当する部分には図1と同一符号を付してその説明を省略する。   1 has been described by way of example of the configuration shown in FIG. 1 as a wireless communication device, but as shown in FIG. 5, a low-pass filter 112 provided at a subsequent stage of the mixer circuit 104 and removes high-frequency components of a signal, and a low-pass filter 112 may be configured to include a variable gain amplifier 113 that is provided at the subsequent stage of 112 and that makes the output level of the input signal constant. By doing so, components in the band other than the low frequency band including the DC component included in the test output signal of the mixer circuit 104 can be removed or attenuated, so that the detection unit 105 can detect the level of the DC component included in the input signal. The value can be detected with high accuracy. Note that, in the configuration of the wireless communication apparatus illustrated in FIG. 5, portions corresponding to the configuration illustrated in FIG. 1 are denoted by the same reference numerals as those in FIG.

なお、図6に示すように、ローパスフィルタ112及び可変利得増幅器113に加え、可変利得増幅器113の後段に設けられアナログ信号からデジタル信号に変換するADC114と、ADC114の後段に設けられ復調処理を行う復調部115とを備えた構成であってもよい。なお、図6に示す無線通信装置の構成のうち、図1又は図5に示す構成に相当する部分には図1又は図5と同一符号を付してその説明を省略する。   As shown in FIG. 6, in addition to the low-pass filter 112 and the variable gain amplifier 113, an ADC 114 provided after the variable gain amplifier 113 for converting an analog signal into a digital signal and a demodulation process provided after the ADC 114 are performed. The structure provided with the demodulation part 115 may be sufficient. Note that, in the configuration of the wireless communication apparatus illustrated in FIG. 6, portions corresponding to the configuration illustrated in FIG. 1 or FIG. 5 are denoted by the same reference numerals as those in FIG.

なお、これまで説明した無線通信装置の2次ひずみ補正処理は、低IF(Intermediate Frequency)方式の無線通信装置にも適用することが可能である。妨害波帯域幅が広帯域な環境においては2次ひずみが希望波帯域に漏れ込む可能性は高く、特に帯域幅もMHzオーダーと広いLTE(Long Term Evolution)等においては有効である。   Note that the second-order distortion correction processing of the wireless communication device described so far can also be applied to a low-IF (Intermediate Frequency) wireless communication device. In an environment where the interference wave bandwidth is wide, there is a high possibility that the second-order distortion leaks into the desired wave bandwidth. This is particularly effective in LTE (Long Term Evolution) having a wide bandwidth of the order of MHz.

実施の形態2.
以下図面を用いて本発明の実施の形態2について説明する。図7は実施の形態2に係るパッシブ型のミクサ回路とDCテスト信号発生部の回路図である。
Embodiment 2. FIG.
The second embodiment of the present invention will be described below with reference to the drawings. FIG. 7 is a circuit diagram of a passive mixer circuit and a DC test signal generator according to the second embodiment.

実施の形態2の無線通信装置は、図1、図5、又は図6におけるミクサ回路104を、図7に示すパッシブ型ミクサ回路としている点において実施の形態1と異なる。なお、無線通信装置のうちミクサ回路104以外の構成については実施の形態1と同様であるので図1と同一の符号を付してその説明を省略する。   The wireless communication apparatus according to the second embodiment is different from the first embodiment in that the mixer circuit 104 in FIG. 1, FIG. 5, or FIG. 6 is a passive mixer circuit shown in FIG. Since the configuration of the wireless communication device other than the mixer circuit 104 is the same as that of the first embodiment, the same reference numerals as those in FIG.

RF信号は、差動入力端子701から入力され、トランスコンダクタンス段712により電圧/電流変換され、容量704aにより不要なDC成分が除去又は減衰される。パッシブ型ミクサ回路においては、トランスコンダクタンス段712にて発生した2次ひずみのDC成分が、容量704aにより除去されるので、無線通信装置全体としての2次ひずみ性能を向上させることができる。   The RF signal is input from the differential input terminal 701, is subjected to voltage / current conversion by the transconductance stage 712, and unnecessary DC components are removed or attenuated by the capacitor 704a. In the passive mixer circuit, the secondary distortion DC component generated in the transconductance stage 712 is removed by the capacitor 704a, so that the secondary distortion performance of the entire wireless communication apparatus can be improved.

ローカル信号は差動ローカル入力端子703より入力され、容量704bを介してスイッチ段709を駆動する。スイッチ段709により周波数変換された信号は、抵抗710a、710b、及び差動オペアンプ711を有するトランスインピーダンス段713により電流/電圧変換され、差動出力端子702より出力される。   The local signal is input from the differential local input terminal 703 and drives the switch stage 709 via the capacitor 704b. The signal frequency-converted by the switch stage 709 is subjected to current / voltage conversion by a transimpedance stage 713 having resistors 710 a and 710 b and a differential operational amplifier 711, and is output from a differential output terminal 702.

DCテスト信号発生部714は、抵抗705c、705dと、可変電流源706と、DC電圧源708aとを有し、DCテスト信号を、可変電流源706より、容量704aとスイッチ段709との間に直接供給する。このようにすることにより、DCテスト信号が容量704aにより除去されず、かつ、上述したような高い2次ひずみ性能を実現することが可能となる。   The DC test signal generation unit 714 includes resistors 705c and 705d, a variable current source 706, and a DC voltage source 708a. The DC test signal is transmitted between the capacitor 704a and the switch stage 709 from the variable current source 706. Supply directly. By doing so, the DC test signal is not removed by the capacitor 704a, and high secondary distortion performance as described above can be realized.

スイッチ段709には、抵抗705b、可変電流源707、抵抗705a、DC電圧源708が接続されており、図7に図示しない制御部106が可変電流源707を動作させることにより、スイッチ段709内のトランジスタペアの各トランジスタのバイアス電圧を変化させ、2次ひずみ量を調整する。なお、上述したように、ミクサ回路104のローカル信号入力の位相差、振幅差をパラメータとしてその値を変化させてもよいし、負荷抵抗をパラメータとしてその値を変化させてもよい。また、これらを組み合わせてその値を変化させてもよい。   A resistor 705b, a variable current source 707, a resistor 705a, and a DC voltage source 708 are connected to the switch stage 709, and the control unit 106 not shown in FIG. The amount of secondary distortion is adjusted by changing the bias voltage of each transistor of the transistor pair. As described above, the value may be changed using the phase difference and amplitude difference of the local signal input of the mixer circuit 104 as parameters, or the value may be changed using the load resistance as a parameter. Moreover, you may change the value combining these.

以上のように、本発明の実施の形態2によれば、ミクサ回路104で2次ひずみを試験的に発生させるための試験用の信号として、直流信号であるDCテスト信号を用いているので、DCテスト信号を発生させるために簡易なDCテスト信号発生部714を設けるだけでよく、無線通信装置全体としての回路規模を小さくでき、消費電力を低くすることができる。   As described above, according to the second embodiment of the present invention, a DC test signal that is a direct current signal is used as a test signal for generating secondary distortion on a trial basis in mixer circuit 104. In order to generate the DC test signal, it is only necessary to provide a simple DC test signal generation unit 714, and the circuit scale of the entire wireless communication apparatus can be reduced, and the power consumption can be reduced.

また、ミクサ回路104に入力されるDCテスト信号は直流信号であるので、ミクサ回路104のテスト出力信号に含まれるDC成分を2次ひずみとして検出すればよく、検出部105として高精度な検出器が必要なくなるとともに特定周波数を取り込むためのバンドパスフィルタも必要なくなるので、回路規模を小さくすることができるとともに低消費電力化が可能となる。   Further, since the DC test signal input to the mixer circuit 104 is a DC signal, the DC component included in the test output signal of the mixer circuit 104 may be detected as a secondary distortion. And a band-pass filter for taking in a specific frequency is not necessary, so that the circuit scale can be reduced and the power consumption can be reduced.

また、ミクサ回路104のトランスコンダクタンス段712にて発生した2次ひずみのDC成分が、トランスコンダクダタンス段712の後段に設けられた容量704aにより除去されるので、無線通信装置全体としての2次ひずみ性能を向上させることができる。また、スイッチ段709のトランジスタのバイアス電流がないためフリッカー雑音の影響を少なくすることができる。   Further, since the DC component of the second order distortion generated in the transconductance stage 712 of the mixer circuit 104 is removed by the capacitor 704a provided in the subsequent stage of the transconductance stage 712, the second order as the entire wireless communication apparatus. Strain performance can be improved. Further, since there is no bias current of the transistor of the switch stage 709, the influence of flicker noise can be reduced.

101 入力端子、102 混合器、103 ローカル発振器、104 ミクサ回路、105 検出部、106 DCテスト信号発生部、108 RF信号、109 ローカル信号、110 出力端子、111 DCテスト信号、112 ローパスフィルタ、113 可変利得増幅器、114 ADC、115 復調部、301a〜301b バッファ回路、302a〜302b 容量、303a〜303b 抵抗、304 DC電圧源、305 DC電圧源、306 電源端子、307a〜307b 抵抗、308a〜308b NMOS、309a〜309d NMOS、310 差動出力端子、311 差動ローカル入力端子、312 差動入力端子、313 スイッチ段、314 擬似差動対、401 容量、402 ミクサ回路、403a〜403b 抵抗、404 可変電流源、405 差動入力端子、406 差動出力端子、407 DC電圧源、408 DCテスト信号発生部、701 差動入力端子、702 差動出力端子、703 差動ローカル入力端子、704a〜704b 容量、705a〜705d 抵抗、706 可変電流源、707 可変電流源、708a〜708b DC電圧源、709 スイッチ段、710a〜b 抵抗、711 差動オペアンプ、712 トランスコンダクタンス段、713 トランスインピーダンス段、714 DCテスト信号発生部   101 input terminal, 102 mixer, 103 local oscillator, 104 mixer circuit, 105 detector, 106 DC test signal generator, 108 RF signal, 109 local signal, 110 output terminal, 111 DC test signal, 112 low-pass filter, 113 variable Gain amplifier, 114 ADC, 115 demodulator, 301a-301b buffer circuit, 302a-302b capacity, 303a-303b resistance, 304 DC voltage source, 305 DC voltage source, 306 power supply terminal, 307a-307b resistance, 308a-308b NMOS, 309a to 309d NMOS, 310 differential output terminal, 311 differential local input terminal, 312 differential input terminal, 313 switch stage, 314 pseudo differential pair, 401 capacitance, 402 mixer circuit, 403a to 403b 404, variable current source, 405 differential input terminal, 406 differential output terminal, 407 DC voltage source, 408 DC test signal generator, 701 differential input terminal, 702 differential output terminal, 703 differential local input terminal, 704a to 704b capacitance, 705a to 705d resistance, 706 variable current source, 707 variable current source, 708a to 708b DC voltage source, 709 switch stage, 710a to b resistance, 711 differential operational amplifier, 712 transconductance stage, 713 transimpedance stage 714 DC test signal generator

Claims (6)

入力される高周波信号と同じ周波数のローカル信号を生成するローカル信号生成部と、
入力される前記高周波信号に前記ローカル信号を乗算してベースバンド信号に変換する周波数変換部と、
前記高周波信号が前記周波数変換部に入力されない期間に、試験用の直流信号である試験信号を生成し前記周波数変換部に入力する試験信号生成部と、
入力された前記試験信号に対する前記周波数変換部からの出力信号に含まれる直流成分のレベルを検出する検出部と、
前記検出部で検出された前記直流成分のレベルに基づき前記周波数変換部のパラメータを制御する制御部とを備えることを特徴とする無線通信装置。
A local signal generator that generates a local signal having the same frequency as the input high-frequency signal;
A frequency converter that multiplies the input high-frequency signal by the local signal to convert it to a baseband signal;
A test signal generation unit that generates a test signal that is a DC signal for testing and inputs the test signal to the frequency conversion unit in a period in which the high-frequency signal is not input to the frequency conversion unit;
A detection unit that detects a level of a DC component included in an output signal from the frequency conversion unit with respect to the input test signal;
A wireless communication apparatus comprising: a control unit that controls a parameter of the frequency conversion unit based on a level of the DC component detected by the detection unit.
前記検出部は、前記周波数変換部に前記高周波信号及び前記試験信号が入力されない場合に前記周波数変換部から出力される直流オフセットを検出し、
前記制御部は、前記直流オフセットと前記直流成分のレベルとの絶対値の差を小さくするよう前記パラメータを制御することを特徴とする請求項1に記載の無線通信装置。
The detection unit detects a DC offset output from the frequency conversion unit when the high-frequency signal and the test signal are not input to the frequency conversion unit,
The radio communication apparatus according to claim 1, wherein the control unit controls the parameter so as to reduce a difference in absolute value between the DC offset and the level of the DC component.
前記制御部は、前記周波数変換部のパラメータの制御として、前記周波数変換部のバイアス電圧を制御することを特徴とする請求項1又は2に記載の無線通信装置。   The wireless communication apparatus according to claim 1, wherein the control unit controls a bias voltage of the frequency conversion unit as control of a parameter of the frequency conversion unit. 前記周波数変換部は、前記試験信号が入力される前段に、信号の直流成分を減衰させるフィルタが設けられたパッシブ型のミクサ回路であることを特徴とする請求項1乃至3のいずれかに記載の無線通信装置。   The frequency converter is a passive mixer circuit in which a filter for attenuating a direct current component of a signal is provided before the test signal is input. Wireless communication device. 前記周波数変換部は、ギルバートセル型のミクサ回路であることを特徴とする請求項1乃至3のいずれかに記載の無線通信装置。   The radio communication apparatus according to claim 1, wherein the frequency conversion unit is a Gilbert cell type mixer circuit. 前記周波数変換部の後段に設けられ、前記周波数変換部からの前記出力信号のうち少なくとも直流成分を含む低周波帯域を通過させるローパスフィルタを備えたことを特徴とする請求項1乃至5のいずれかに記載の無線通信装置。   6. A low-pass filter provided at a subsequent stage of the frequency conversion unit and passing a low frequency band including at least a direct current component in the output signal from the frequency conversion unit. A wireless communication device according to 1.
JP2012142606A 2012-06-26 2012-06-26 Wireless communication device Active JP5853881B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012142606A JP5853881B2 (en) 2012-06-26 2012-06-26 Wireless communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012142606A JP5853881B2 (en) 2012-06-26 2012-06-26 Wireless communication device

Publications (2)

Publication Number Publication Date
JP2014007618A true JP2014007618A (en) 2014-01-16
JP5853881B2 JP5853881B2 (en) 2016-02-09

Family

ID=50104977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012142606A Active JP5853881B2 (en) 2012-06-26 2012-06-26 Wireless communication device

Country Status (1)

Country Link
JP (1) JP5853881B2 (en)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202961A (en) * 1993-12-29 1995-08-04 Toshiba Corp Transmitter
JPH088775A (en) * 1994-06-20 1996-01-12 Toshiba Corp Radio equipment
JPH09284160A (en) * 1996-04-11 1997-10-31 Toshiba Corp Frequency conversion circuit
JP2004531126A (en) * 2001-03-30 2004-10-07 スカイワークス ソリューションズ,インコーポレイテッド Interference reduction for direct conversion receivers
JP2005110080A (en) * 2003-10-01 2005-04-21 Renesas Technology Corp Semiconductor integrated circuit for communication and radio communication system
JP2005295517A (en) * 2004-03-08 2005-10-20 Matsushita Electric Ind Co Ltd Mixer circuit and receiver circuit using the same
JP2006314029A (en) * 2005-05-09 2006-11-16 Renesas Technology Corp Semiconductor integrated circuit device for radio communication
JP2007516624A (en) * 2003-07-25 2007-06-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Offset correction for downconversion mixer
JP2009510841A (en) * 2005-09-26 2009-03-12 サイプレス セミコンダクター コーポレイション Apparatus and method for calibrating mixer offset
JP2009518984A (en) * 2005-12-12 2009-05-07 シリフィック ワイヤレス コーポレーション System for reducing second-order intermodulation products from differential circuits
US20090239495A1 (en) * 2008-03-19 2009-09-24 Skyworks Solutions, Inc. Dc-compensated ip2 calibration for wcdma receiver
US20090323864A1 (en) * 2008-06-30 2009-12-31 Telefonaktiebolaget Lm Ericsson (Publ) Single ended multiband feedback linearized rf amplifier and mixer with dc-offset and im2 suppression feedback loop
JP2010278896A (en) * 2009-05-29 2010-12-09 Sony Corp Demodulator and communication apparatus
JP2010539810A (en) * 2007-09-14 2010-12-16 クゥアルコム・インコーポレイテッド Offset correction for passive mixers

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202961A (en) * 1993-12-29 1995-08-04 Toshiba Corp Transmitter
JPH088775A (en) * 1994-06-20 1996-01-12 Toshiba Corp Radio equipment
JPH09284160A (en) * 1996-04-11 1997-10-31 Toshiba Corp Frequency conversion circuit
JP2004531126A (en) * 2001-03-30 2004-10-07 スカイワークス ソリューションズ,インコーポレイテッド Interference reduction for direct conversion receivers
JP2007516624A (en) * 2003-07-25 2007-06-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Offset correction for downconversion mixer
JP2005110080A (en) * 2003-10-01 2005-04-21 Renesas Technology Corp Semiconductor integrated circuit for communication and radio communication system
JP2005295517A (en) * 2004-03-08 2005-10-20 Matsushita Electric Ind Co Ltd Mixer circuit and receiver circuit using the same
JP2006314029A (en) * 2005-05-09 2006-11-16 Renesas Technology Corp Semiconductor integrated circuit device for radio communication
JP2009510841A (en) * 2005-09-26 2009-03-12 サイプレス セミコンダクター コーポレイション Apparatus and method for calibrating mixer offset
JP2009518984A (en) * 2005-12-12 2009-05-07 シリフィック ワイヤレス コーポレーション System for reducing second-order intermodulation products from differential circuits
JP2010539810A (en) * 2007-09-14 2010-12-16 クゥアルコム・インコーポレイテッド Offset correction for passive mixers
US20090239495A1 (en) * 2008-03-19 2009-09-24 Skyworks Solutions, Inc. Dc-compensated ip2 calibration for wcdma receiver
US20090323864A1 (en) * 2008-06-30 2009-12-31 Telefonaktiebolaget Lm Ericsson (Publ) Single ended multiband feedback linearized rf amplifier and mixer with dc-offset and im2 suppression feedback loop
JP2010278896A (en) * 2009-05-29 2010-12-09 Sony Corp Demodulator and communication apparatus

Also Published As

Publication number Publication date
JP5853881B2 (en) 2016-02-09

Similar Documents

Publication Publication Date Title
JP4593430B2 (en) Receiving machine
US10594522B2 (en) Method and system for impairment shifting
US20060088136A1 (en) Complex filter circuit and receiver circuit
US8391818B2 (en) Second-order distortion correcting receiver and second-order distortion correcting method
US11662424B2 (en) Radar apparatus and leakage correction method
US9391578B2 (en) Low intermediate frequency receiver
US8213892B2 (en) FM-AM demodulator and control method therefor
CN106850088B (en) Radio frequency receiver and digital auxiliary correction method thereof
JP2019057878A (en) Carrier leak compensation method in orthogonal modulator
JPWO2007052717A1 (en) Image suppression receiver
US20120002768A1 (en) Distortion-correcting receiver and distortion correction method
JP5429191B2 (en) Reception device, image signal attenuation method, and mismatch compensation method
JP5853881B2 (en) Wireless communication device
JP3964346B2 (en) FM signal receiver and radio communication apparatus using the same
TWI423597B (en) Method for compensating for gain ripple and group delay characteristics of filter and receiving circuit embodying the same
JP4123166B2 (en) Automatic gain control circuit
JP4222368B2 (en) Signal processing apparatus and direct conversion receiving apparatus
JP2006511144A (en) Mixer system with amplitude correction, in-phase correction and phase correction
JP2009005088A (en) Receiver
JP2010193402A (en) Radio unit
JP2015076778A (en) Semiconductor device
JP2010147975A (en) High-frequency receiver
JP2015046831A (en) Radio communication apparatus
JP2009194614A (en) Receiver, and electronic equipment using the same
EP2916463A1 (en) Radio receiver and method for operating a radio receiver

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20140327

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151123

R151 Written notification of patent or utility model registration

Ref document number: 5853881

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250