JP2014006401A - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP2014006401A JP2014006401A JP2012142423A JP2012142423A JP2014006401A JP 2014006401 A JP2014006401 A JP 2014006401A JP 2012142423 A JP2012142423 A JP 2012142423A JP 2012142423 A JP2012142423 A JP 2012142423A JP 2014006401 A JP2014006401 A JP 2014006401A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- scan
- drive
- display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007689 inspection Methods 0.000 claims abstract description 53
- 230000002093 peripheral effect Effects 0.000 claims abstract description 32
- 239000011159 matrix material Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 3
- 230000006866 deterioration Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 25
- 239000011295 pitch Substances 0.000 description 20
- 238000012360 testing method Methods 0.000 description 13
- 208000035405 autosomal recessive with axonal neuropathy spinocerebellar ataxia Diseases 0.000 description 9
- 239000000523 sample Substances 0.000 description 9
- 238000012546 transfer Methods 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 6
- 239000000470 constituent Substances 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 208000033361 autosomal recessive with axonal neuropathy 2 spinocerebellar ataxia Diseases 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Abstract
Description
本発明は、行列状に配置された複数の表示画素を有する表示領域と、当該表示領域の少なくとも1辺に沿って設けられた周辺領域とを有する表示装置に関する。 The present invention relates to a display device having a display area having a plurality of display pixels arranged in a matrix and a peripheral area provided along at least one side of the display area.
アクティブマトリクス型の液晶ディスプレイや有機ELディスプレイの表示画素における画素回路には、アモルファスシリコンを材料とする画素選択用の薄膜トランジスタ(Thin Film Transistor:TFT)が使用される。この画素選択用TFTを駆動するため、上記ディスプレイの周縁領域にはドライバ回路(駆動回路とも言う)が配置されている。このドライバ回路は、選択用TFTをオンオフさせる駆動パルスを出力するための論理デバイスで構成されている。 In a pixel circuit in a display pixel of an active matrix liquid crystal display or an organic EL display, a thin film transistor (TFT) for pixel selection using amorphous silicon as a material is used. In order to drive the pixel selection TFT, a driver circuit (also referred to as a drive circuit) is disposed in the peripheral area of the display. This driver circuit is composed of a logic device for outputting a drive pulse for turning on and off the selection TFT.
この選択用TFTは、複数の走査線と複数の信号線との交点に配置されている。ドライバ回路は、走査線を通じて選択した画素行の選択用TFTをオン状態とすることにより、信号線からデータ信号を各画素に書き込み、または、画素発光させる。ここで、選択画素行に対し、画素行ごとに選択信号を出力するドライバ回路として、例えばシフトレジスタが挙げられる。 This selection TFT is arranged at the intersection of a plurality of scanning lines and a plurality of signal lines. The driver circuit writes a data signal from the signal line to each pixel or causes the pixel to emit light by turning on the selection TFT of the pixel row selected through the scanning line. Here, as a driver circuit that outputs a selection signal for each pixel row with respect to the selected pixel row, for example, a shift register can be cited.
特許文献1には、表示領域の半分の画素行を駆動するためのドライバ回路と、当該表示画素の他の半分の画素行を駆動するためのドライバ回路とを有する走査駆動部を備える有機電界発光表示装置の構成が開示されている。
図10は、特許文献1に記載された有機電界発光表示装置の構成を示すブロック図である。
FIG. 10 is a block diagram showing the configuration of the organic light emitting display device described in
同図に示す有機電界発光表示装置700は、表示領域の半分の行に属する表示画素を駆動するための第1走査駆動回路701と、当該表示領域の他の半分の行に属する表示画素を駆動するための第2走査駆動回路702と、第1走査駆動回路701と第2走査駆動回路702とを電気的に接続または遮断するスイッチ部703とからなる走査駆動部710を備える。この有機電界発光表示装置700の一態様において、第1走査駆動回路701及び第2走査駆動回路702は同時にスタートパルスを受信し、第1走査駆動回路701及び第2走査駆動回路702は、走査信号を並列に出力する。
An organic
これにより、特許文献1に記載された有機電界発光表示装置700は、ブラック映像で構成された第2フレームが表現される時間が短くなる。
As a result, the organic
特許文献1に開示されたような走査駆動部が複数の走査駆動回路に分割された表示装置を実現する際には、走査駆動回路以外の例えばスイッチといった回路要素を設けることが必要である。
When realizing a display device in which the scan driving unit disclosed in
しかしながら、実際には、必要領域を基板上に確保し、走査駆動回路以外の回路要素を分割境界上に配置することは困難である。特に配置すべき回路規模の増大や、パネルの狭額縁化、高精細化に対応する場合は、より困難なものになる。 However, in practice, it is difficult to secure a necessary area on the substrate and arrange circuit elements other than the scanning drive circuit on the division boundary. In particular, it becomes more difficult to cope with an increase in circuit scale to be arranged, narrowing of the frame of the panel, and high definition.
そこで、本発明の目的は、かかる問題に鑑みてなされたものであって、画質の劣化を抑制し、実装時に、走査駆動回路以外の回路要素を配置可能な表示装置を提供することにある。 Accordingly, an object of the present invention is to provide a display device that can suppress degradation of image quality and can arrange circuit elements other than the scan drive circuit at the time of mounting.
上記の課題を解決するために、本発明の一態様に係る表示装置は、行列状に配置された複数の表示画素を有する表示領域と、前記表示領域の少なくとも1辺に沿って設けられた周辺領域とを有する表示装置であって、前記複数の表示画素は、複数の表示画素行を一つの駆動ブロックとする複数の駆動ブロックを構成し、前記表示装置は、一の駆動ブロックを走査駆動する第1の走査駆動回路と、前記一の駆動ブロックに隣接する他の一の駆動ブロックを走査駆動する第2の走査駆動回路と、前記一の駆動ブロックの行ごとに設けられた第1接続配線と、前記他の一の駆動ブロックの行ごとに設けられた第2接続配線と、前記第1の走査駆動回路及び前記第2の走査駆動回路の少なくとも一方に電気的に接続された回路要素とを備え、前記第1の走査駆動回路及び前記第2の走査駆動回路のそれぞれは、対応する駆動ブロックの行に1対1に対応して設けられた、多段接続された複数の単位回路を有し、前記複数の単位回路のそれぞれは、同一行に属する前記第1又は第2接続配線と接続され、前記表示領域における複数の表示画素の列方向のピッチと、前記第1の走査駆動回路が有する前記複数の単位回路の前記列方向のピッチと、前記第2の走査駆動回路が有する前記複数の単位回路との前記列方向のピッチとは、実質的に同一であり、前記第1の走査駆動回路、前記回路要素及び前記第2の走査駆動回路は、前記周辺領域のうち前記表示領域の同一辺に沿う領域に、この順に並んで配置され、前記第1接続配線の長さと前記第2接続配線の長さとは、実質的に同一である。 In order to solve the above problems, a display device according to one embodiment of the present invention includes a display region including a plurality of display pixels arranged in a matrix, and a periphery provided along at least one side of the display region The plurality of display pixels constitute a plurality of drive blocks having a plurality of display pixel rows as one drive block, and the display device scans and drives one drive block. A first scan drive circuit; a second scan drive circuit for scanning and driving another drive block adjacent to the one drive block; and a first connection wiring provided for each row of the one drive block A second connection wiring provided for each row of the other drive block, and a circuit element electrically connected to at least one of the first scan drive circuit and the second scan drive circuit Comprising the first Each of the scan drive circuit and the second scan drive circuit has a plurality of unit circuits connected in a one-to-one correspondence to the corresponding drive block row, and the plurality of unit circuits. Are connected to the first or second connection wiring belonging to the same row, the pitch in the column direction of the plurality of display pixels in the display region, and the plurality of unit circuits included in the first scan driving circuit. The pitch in the column direction and the pitch in the column direction of the plurality of unit circuits included in the second scan drive circuit are substantially the same, and the first scan drive circuit, the circuit element, and The second scanning drive circuit is arranged in this order in a region along the same side of the display region in the peripheral region, and the length of the first connection wiring and the length of the second connection wiring are: Substantially the same.
本発明によれば、画質の劣化を抑制し、実装時に、走査駆動回路以外の回路要素を配置可能な表示装置を提供できる。 According to the present invention, it is possible to provide a display device that can suppress degradation of image quality and can arrange circuit elements other than the scanning drive circuit during mounting.
(本発明の基礎となった知見)
本発明者は、「背景技術」の欄において記載した走査駆動部が複数の走査駆動回路に分割された表示装置に関し、以下の問題が生じることを見出した。
(Knowledge that became the basis of the present invention)
The present inventor has found that the following problems occur with respect to a display device in which the scan driving unit described in the “Background Art” section is divided into a plurality of scan driving circuits.
図11は、一般的な表示装置の構成を示すブロック図である。なお、同図に示す各構成要素(複数の発光画素801を含む表示領域810、制御回路820、走査駆動回路830、信号線駆動回路840及び検査用パッド850)の配置レイアウトは、表示領域810を上から見た場合の配置を模したものである。
FIG. 11 is a block diagram illustrating a configuration of a general display device. Note that the layout of each component shown in the figure (a
制御回路820は、走査駆動回路830から出力される走査信号のタイミングと、信号線駆動回路840から出力される信号電圧を出力するタイミングとを制御する。
The
発光画素801は、表示領域810にマトリクス(行列)状に配置され、信号線駆動回路840から与えられる信号電圧に応じて発光する。この発光のタイミングは、走査駆動回路830から与えられる走査信号により制御される。
The
走査駆動回路830は、多段接続(カスケード接続とも言う)された複数の単位回路を有する。この各単位回路は、表示領域の各行と1対1に対応して設けられており、対応する行と同一行に配置されている。これにより、走査駆動回路830は、マトリクス状に配置された発光画素801を行順次に走査する。
The
信号線駆動回路840は、制御回路820の制御に応じて発光画素801の輝度に対応する信号電圧を出力する。
The signal
検査用パッド850は、走査駆動回路830に電気的に接続された金属パッドである。検査時には、当該検査用パッド850にプローブを当接することにより、走査駆動回路830を転送された波形をモニタすることができる。言い換えると、多段接続された複数の単位回路により転送された波形をモニタできる。これにより、走査駆動回路830の動作が適切か否かを検査することができる。
The
このように構成された表示装置800は、マトリクス状に配置された発光画素801が行順次に走査されることで発光する。
The
ところで、近年、表示領域の大型化が進むにつれ、複数の発光画素行を一つの駆動ブロックとする複数の駆動ブロックを有する表示装置が考えられている。しかしながら、複数の駆動ブロックを有する表示装置に、上述したような検査用パッドを設けようとすると、次のような課題が生じる。 By the way, in recent years, as the display area becomes larger, a display device having a plurality of drive blocks in which a plurality of light emitting pixel rows are used as one drive block is considered. However, when the above-described inspection pad is provided in a display device having a plurality of drive blocks, the following problem occurs.
図12は、課題を説明するための、複数の駆動ブロックを有する表示装置の構成を示すブロック図である。なお、同図に示す各構成要素の配置レイアウトは、表示領域910を上から見た場合の配置を模したものである。
FIG. 12 is a block diagram illustrating a configuration of a display device having a plurality of drive blocks for explaining the problem. Note that the arrangement layout of each component shown in the figure is a simulation of the arrangement when the
同図に示す表示装置900は、図11に示した表示装置800と比較して、表示領域910がブロック駆動する点が大きく異なる。具体的には、表示領域910の半分の行に属する発光画素911Aで構成された第1駆動ブロック912Aと、表示領域910の他の半分の行に属する発光画素911Bで構成された第2駆動ブロック912Bとが、互いに独立に制御されることにより、ブロック駆動を実現している。
The
図11を用いて説明したような表示領域の各行と走査駆動回路の単位回路とが同一行となるようなレイアウトを表示装置900に適用した場合、検査用パッド923A及び923Bの配置領域を確保するために、第1走査駆動回路922Aと第2走査駆動回路922Bとの間を十分に空ける必要がある。これにより、第1走査駆動回路922Aにより駆動される第1駆動ブロック912Aと、第2走査駆動回路922Bにより駆動される第2駆動ブロック912Bとの間に、発光画素が配置されない領域ができてしまう。言い換えると、表示領域910において、マトリクス状に配置された発光画素911A及び911Bの列方向のピッチを同一とすることができない。なお、発光画素911A及び911Bの列方向とは、第1走査駆動回路922A及び第2走査駆動回路922Bの転送方向と同一である。
When the layout in which each row of the display area and the unit circuit of the scanning drive circuit are the same row as described with reference to FIG. 11 is applied to the
つまり、ブロック駆動ではない表示装置800では、検査用パッド850を配置しても表示領域810における発光画素801の配置レイアウトには影響はない。しかしながら、ブロック駆動する表示装置900では、検査用パッド923A及び923Bを配置することにより、表示領域910の発光画素911A及び911Bの配置レイアウトが均一ではなくなり、画質の劣化をもたらす。
That is, in the
逆に、複数の駆動ブロックを有し、かつ、複数の発光画素の列方向のピッチが同一であるような表示領域をブロック駆動する表示装置を実現する場合、検査用パッドを配置する領域を確保することができない。 Conversely, when realizing a display device that has a plurality of drive blocks and block-drives a display region in which the pitches of the plurality of light emitting pixels are the same in the column direction, a region for arranging the inspection pads is secured. Can not do it.
図13は、課題を説明するための、複数の駆動ブロックを有する他の表示装置の構成の一部を拡大して示すブロック図である。なお、同図に示す各構成要素の配置レイアウトは、複数の発光画素を含む表示領域を上から見た場合の配置を模したものである。 FIG. 13 is an enlarged block diagram illustrating a part of the configuration of another display device having a plurality of drive blocks for explaining the problem. In addition, the arrangement layout of each component shown in the figure simulates the arrangement when a display area including a plurality of light emitting pixels is viewed from above.
同図に示す表示装置は、列方向に同一のピッチでマトリクス状に配置された複数の発光画素981と、複数の発光画素の各行と同一行に配置された複数の単位回路982を有する第1走査駆動回路922A及び第2走査駆動回路922Bを備える。この第1走査駆動回路922Aは第1駆動ブロックを駆動し、第2走査駆動回路922Bは第2駆動ブロックを駆動する。
The display device shown in the figure includes a plurality of
しかしながら、図11を用いて説明したような表示領域の各行と走査駆動回路の単位回路とが同一行となるようなレイアウトを表示領域における発光画素981の列方向のピッチが一定の表示装置に適用した場合、図13から明らかなように、第1走査駆動回路922Aの最後の行に位置する単位回路982と、第2走査駆動回路922Bの最初の行に位置する単位回路982との間の領域Xに、検査用パッドなどを配置する領域を確保することは困難である。
However, the layout in which each row of the display region and the unit circuit of the scanning drive circuit as described with reference to FIG. 11 are in the same row is applied to a display device in which the pitch in the column direction of the
つまり、走査駆動回路に接続された回路要素(例えば検査用パッド)を有する表示装置の構成を、ブロック駆動する表示装置に適用した場合、新たに回路要素を配置することが困難である。 That is, when the configuration of a display device having a circuit element (for example, an inspection pad) connected to a scan driving circuit is applied to a display device that is block-driven, it is difficult to newly arrange a circuit element.
ところで、図13に示すような、列方向に同一のピッチでマトリクス状に配置された複数の発光画素981が第1駆動ブロックと第2駆動ブロックとを構成するような構成を有する表示装置であっても、第1走査駆動回路922Aが有する単位回路982の並び軸と、第2走査駆動回路922Bが有する単位回路982の並び軸とが異なるように配置することで、検査用パッド923A及び923Bを配置する領域を確保する構成が考えられる。例えば、第1駆動ブロックから第1走査駆動回路922Aまでの距離と比較して、第2駆動ブロックから第2走査駆動回路922Bまでの距離が長くなるように配置するような構成である。
Meanwhile, as shown in FIG. 13, the display device has a configuration in which a plurality of
しかしながら、このような構成とした場合、第1走査駆動回路922Aの各単位回路982に接続された走査線925Aと、第2走査駆動回路922Bの各単位回路982に接続された走査線925Bとの長さが異なってしまう。言い換えると、第1駆動ブロックを駆動するための走査線925Aと、第2駆動ブロックを駆動するための走査線925Bとの長さが異なってしまう。
However, in such a configuration, the
これにより、走査線925Aに起因する配線抵抗及び寄生容量と、走査線925Aより長い走査線925Bに起因する配線抵抗及び寄生容量とが異なってしまう。つまり、走査線925A及び925Bの配線抵抗のバラつき及び寄生容量のバラつきが大きくなる。その結果、複数の発光画素981を均一に駆動することができず、画質が劣化してしまう。
As a result, the wiring resistance and parasitic capacitance caused by the
以上のように、ブロック駆動する表示装置では、画質の劣化を抑制し、かつ、走査駆動回路以外の回路要素を配置することが困難である。 As described above, in a display device that performs block driving, it is difficult to suppress deterioration in image quality and to arrange circuit elements other than the scanning driving circuit.
このような問題を解決するために、本発明の一態様に係る表示装置は、行列状に配置された複数の表示画素を有する表示領域と、前記表示領域の少なくとも1辺に沿って設けられた周辺領域とを有する表示装置であって、前記複数の表示画素は、複数の表示画素行を一つの駆動ブロックとする複数の駆動ブロックを構成し、前記表示装置は、一の駆動ブロックを走査駆動する第1の走査駆動回路と、前記一の駆動ブロックに隣接する他の一の駆動ブロックを走査駆動する第2の走査駆動回路と、前記一の駆動ブロックの行ごとに設けられた第1接続配線と、前記他の一の駆動ブロックの行ごとに設けられた第2接続配線と、前記第1の走査駆動回路及び前記第2の走査駆動回路の少なくとも一方に電気的に接続された回路要素とを備え、前記第1の走査駆動回路及び前記第2の走査駆動回路のそれぞれは、対応する駆動ブロックの行に1対1に対応して設けられた、多段接続された複数の単位回路を有し、前記複数の単位回路のそれぞれは、同一行に属する前記第1又は第2接続配線と接続され、前記表示領域における複数の表示画素の列方向のピッチと、前記第1の走査駆動回路が有する前記複数の単位回路の前記列方向のピッチと、前記第2の走査駆動回路が有する前記複数の単位回路との前記列方向のピッチとは、実質的に同一であり、前記第1の走査駆動回路、前記回路要素及び前記第2の走査駆動回路は、前記周辺領域のうち前記表示領域の同一辺に沿う領域に、この順に並んで配置され、前記第1接続配線の長さと前記第2接続配線の長さとは、実質的に同一である。 In order to solve such a problem, a display device according to one embodiment of the present invention is provided along a display region having a plurality of display pixels arranged in a matrix and at least one side of the display region. The display device includes a peripheral region, wherein the plurality of display pixels constitute a plurality of drive blocks having a plurality of display pixel rows as one drive block, and the display device scans and drives one drive block. A first scan drive circuit that performs scanning, a second scan drive circuit that scans and drives another drive block adjacent to the one drive block, and a first connection provided for each row of the one drive block A circuit element electrically connected to at least one of the wiring, the second connection wiring provided for each row of the other driving block, and the first scanning driving circuit and the second scanning driving circuit And comprising Each of the one scan driving circuit and the second scan driving circuit has a plurality of unit circuits connected in a one-to-one manner in a corresponding drive block row, and the plurality of unit circuits. Each of the unit circuits is connected to the first or second connection wiring belonging to the same row, the pitch in the column direction of the plurality of display pixels in the display region, and the plurality of units included in the first scan driving circuit. The pitch in the column direction of the circuit and the pitch in the column direction of the plurality of unit circuits included in the second scan drive circuit are substantially the same, and the first scan drive circuit and the circuit The elements and the second scanning drive circuit are arranged in this order in a region along the same side of the display region in the peripheral region, and the length of the first connection wiring and the length of the second connection wiring Are substantially identical.
これにより、走査駆動回路に接続された回路要素を、周辺領域に配置することができる。 Thereby, the circuit elements connected to the scanning drive circuit can be arranged in the peripheral region.
さらに、第1接続配線と第2接続配線との長さを実質的に同一にしていることにより、第1接続配線及び第2接続配線の配線長のバラつきに起因する配線抵抗のバラつき及び寄生容量のバラつきを低減できる。よって、第1の走査駆動回路及び第2走査駆動回路は、一の駆動ブロックを構成する複数の表示画素行と、他の一の駆動ブロックを構成する複数の表示画素行とを均一に駆動できる。その結果、表示装置は、画質の劣化を抑制できる。 Further, since the lengths of the first connection wiring and the second connection wiring are substantially the same, variations in wiring resistance due to variations in the wiring lengths of the first connection wiring and the second connection wiring and parasitic capacitances are caused. Can be reduced. Therefore, the first scan drive circuit and the second scan drive circuit can uniformly drive a plurality of display pixel rows constituting one drive block and a plurality of display pixel rows constituting another drive block. . As a result, the display device can suppress deterioration in image quality.
このように、本発明の一態様に係る表示装置は、画質の劣化を抑制し、かつ、回路要素の配置を可能とする。 As described above, the display device according to one embodiment of the present invention can suppress deterioration in image quality and can arrange circuit elements.
さらに、第1の走査駆動回路、回路要素及び第2の走査駆動回路がこの順に並んで配置されていることにより、回路要素が第1及び第2の走査駆動回路と並んでいない配置と比較して、狭額縁化できる。 Further, since the first scan drive circuit, the circuit element, and the second scan drive circuit are arranged in this order, the circuit elements are compared with the arrangement in which the circuit elements are not arranged in the first and second scan drive circuits. The frame can be narrowed.
また、本発明の一態様に係る表示装置において、前記第1の走査駆動回路が有する複数の単位回路のそれぞれは、対応する表示画素行から見て第1方向に、前記回路要素に対応する所定量だけずれて配置され、前記第2の走査駆動回路が有する複数の単位回路のそれぞれは、対応する表示画素行から見て前記第1方向と反対の第2方向に、前記所定量だけずれて配置されてもよい。 In the display device according to one embodiment of the present invention, each of the plurality of unit circuits included in the first scan driver circuit corresponds to the circuit element in the first direction as viewed from the corresponding display pixel row. Each of the plurality of unit circuits included in the second scanning drive circuit is shifted by a predetermined amount in the second direction opposite to the first direction when viewed from the corresponding display pixel row. It may be arranged.
これにより、容易に、第1接続配線の長さと第2接続配線の長さとを実質的に同一にできる。具体的には、第1の走査駆動回路が有する各単位回路と当該単位回路が対応する表示画素行とのずれ量と、第2の走査駆動回路が有する各単位回路と当該単位回路が対応する表示画素行とのずれ量とが同一である。これにより、第1の走査駆動回路が有する複数の単位回路の並び軸と第2の走査駆動回路が有する複数の単位回路の並び軸とを一致させることにより、第1接続配線の長さと第2接続配線の長さとを実質的に同一とすることができる。 Thereby, the length of the 1st connection wiring and the length of the 2nd connection wiring can be made substantially the same easily. Specifically, the shift amount between each unit circuit included in the first scan driving circuit and the display pixel row corresponding to the unit circuit corresponds to each unit circuit included in the second scan driving circuit and the unit circuit. The amount of deviation from the display pixel row is the same. As a result, the length of the first connection wiring and the second length are adjusted by matching the arrangement axis of the plurality of unit circuits included in the first scan drive circuit with the arrangement axis of the plurality of unit circuits included in the second scan drive circuit. The length of the connection wiring can be made substantially the same.
また、本発明の一態様に係る表示装置において、前記第1接続配線の少なくとも一部、及び、前記第2接続配線の少なくとも一部は、前記周辺領域において、前記複数の表示画素の行方向に対して非平行でもよい。 In the display device according to one embodiment of the present invention, at least part of the first connection wiring and at least part of the second connection wiring are in the row direction of the plurality of display pixels in the peripheral region. It may be non-parallel.
また、本発明の一態様に係る表示装置において、前記一の駆動ブロックは半数の表示画素行から構成され、前記他の一の駆動ブロックは他の半数の表示画素行から構成されてもよい。 In the display device according to one embodiment of the present invention, the one drive block may include half of the display pixel rows, and the other drive block may include the other half of the display pixel rows.
また、本発明の一態様に係る表示装置において、前記第1の走査駆動回路及び前記第2の走査駆動回路は、前記複数の表示画素と同一プロセスによって形成されてもよい。 In the display device according to one embodiment of the present invention, the first scan driver circuit and the second scan driver circuit may be formed by the same process as the plurality of display pixels.
つまり、本発明の一態様に係る表示装置はドライバ内蔵型である。 That is, the display device according to one embodiment of the present invention is a driver built-in type.
また、本発明の一態様に係る表示装置において、前記回路要素は、前記第1の走査駆動回路または前記第2の走査駆動回路を検査する際に用いられる検査用パッドであってもよい。 In the display device according to one embodiment of the present invention, the circuit element may be an inspection pad used when inspecting the first scan driving circuit or the second scan driving circuit.
これにより、検査時には、検査用パッドにプローブを当接して信号を確認することにより、第1走査駆動回路及び第2走査駆動回路が正常に動作しているか否かを検査できる。例えば、検査用パッドが、第1及び第2の走査駆動回路が有する多段接続された単位回路の最終段に電気的に接続されている場合、検査時に確認した信号が所望の信号となっていれば、第1及び第2走査駆動回路が正常に動作していると判断できる。 Thus, at the time of inspection, it is possible to inspect whether or not the first scanning drive circuit and the second scanning drive circuit are operating normally by contacting the probe with the inspection pad and checking the signal. For example, when the test pad is electrically connected to the final stage of the multistage connected unit circuits of the first and second scan drive circuits, the signal confirmed at the time of the test can be a desired signal. Thus, it can be determined that the first and second scanning drive circuits are operating normally.
また、本発明の一態様に係る表示装置において、前記第1及び第2の走査駆動回路は、前記第1及び第2接続配線を介して、前記一の駆動ブロック及び前記他の一の駆動ブロックを駆動する走査駆動信号を供給し、前記回路要素は、前記第1の走査駆動回路及び前記第2の走査駆動回路の前記少なくとも一方に、前記走査駆動信号の供給をスタートさせるタイミングを制御するための信号であるスタートパルスを入力するためのスタートパルス入力線であってもよい。 In the display device according to one embodiment of the present invention, the first and second scan driving circuits include the one drive block and the other one drive block via the first and second connection wirings. And the circuit element controls timing for starting supply of the scan drive signal to at least one of the first scan drive circuit and the second scan drive circuit. It may be a start pulse input line for inputting a start pulse which is a signal.
これにより、第1駆動ブロックの駆動タイミングと、第2駆動ブロックの駆動タイミングとを独立に設定できる。よって、大画面に適した駆動タイミングで、第1駆動ブロックと第2駆動ブロックとを駆動させることが可能になる。 Thereby, the drive timing of the first drive block and the drive timing of the second drive block can be set independently. Therefore, it is possible to drive the first drive block and the second drive block at a drive timing suitable for a large screen.
以下、本発明の実施の形態に係る表示装置について、図面を参照しながら説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態等は、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。 Hereinafter, display devices according to embodiments of the present invention will be described with reference to the drawings. Each of the embodiments described below shows a preferred specific example of the present invention. The numerical values, shapes, materials, constituent elements, arrangement positions and connecting forms of the constituent elements shown in the following embodiments are merely examples, and are not intended to limit the present invention. In addition, among the constituent elements in the following embodiments, constituent elements that are not described in the independent claims indicating the highest concept are described as optional constituent elements.
(実施の形態1)
図1は、本発明の実施の形態1に係る表示装置の構成を示すブロック図である。
(Embodiment 1)
FIG. 1 is a block diagram showing a configuration of a display device according to
同図に示す表示装置100は、表示領域110と、表示領域110の周縁に沿って設けられた周辺領域120と有する。また、表示装置100は、複数の発光画素111A及び111Bと、制御回路121A及び121Bと、第1走査駆動回路122Aと、第2走査駆動回路122Bと、検査用パッド123A及び123Bと、信号線駆動回路124A及び124Bと、走査線125A及び125Bと、信号線126A及び126Bとを備える。
The
ここで、複数の発光画素111A及び111Bは表示領域110に配置され、制御回路121A及び121Bと、第1走査駆動回路122Aと、第2走査駆動回路122Bと、検査用パッド123A及び123Bと、信号線駆動回路124A及び124Bとは、周辺領域120に配置され、走査線125A及び125Bと、信号線126A及び126Bとは表示領域110及び周辺領域120に連続的に配置されている。
Here, the plurality of
次に、各構成要素について詳細に説明する。 Next, each component will be described in detail.
複数の発光画素111A及び111Bは本発明の表示画素の一例であって、2m行n列の行列状に配置され、隣接する複数の発光画素行を一つの駆動ブロックとする複数の駆動ブロックを構成する。具体的には、第1〜m行に位置するm行の発光画素111Aは第1駆動ブロック112Aを構成し、第(m+1)〜2m行に位置するm行の発光画素111Bは第2駆動ブロック112Bを構成する。発光画素111Aは、走査線125A及び信号線126Aに接続され、信号線駆動回路124Aから信号線126Aを介して供給される信号電圧に応じた電圧で発光する。一方、発光画素111Bは、走査線125B及び信号線126Bに接続され、信号線駆動回路124Bから信号線126Bを介して供給される信号電圧に応じた電圧で発光する。これら発光画素111A及び111Bの発光のタイミングは、第1走査駆動回路122A及び第2走査駆動回路122Bから走査線125A及び125Bを介して供給される走査駆動信号により制御される。
The plurality of
制御回路121Aは、第1駆動ブロック112Aに対応して設けられ、第1走査駆動回路122Aから出力される走査駆動信号の出力タイミングを制御する。一方、制御回路121Bは、第2駆動ブロック112Bに対応して設けられ、第2走査駆動回路122Bから出力される走査駆動信号の出力タイミングを制御する。また、制御回路121Aは信号線駆動回路124Aから出力される信号電圧を制御し、一方、制御回路121Bは信号線駆動回路124Bから出力される信号電圧を制御する。
The
第1走査駆動回路122Aは、第1駆動ブロック112Aに対応して設けられ、制御回路121Aの制御に応じて、走査線125Aを介して第1駆動ブロック112Aが有する各発光画素111Aへ走査駆動信号を供給する。一方、第2走査駆動回路122Bは、第2駆動ブロック112Bに対応して設けられ、制御回路121Bの制御に応じて、走査線125Bを介して第2駆動ブロック112Bが有する各発光画素111Bへ走査駆動信号を供給する。
The first
また、この第1走査駆動回路122A及び第2走査駆動回路122Bは、発光画素111A及び111Bと同一のプロセスによって形成されている。つまり、表示装置100は、ドライバ内蔵型の表示装置である。なお、第1走査駆動回路122A及び第2走査駆動回路122Bの詳細な構成については後述する。
Further, the first
検査用パッド123A及び123Bのそれぞれは、本発明の回路要素の一例であって、第1走査駆動回路122A及び第2走査駆動回路122Bを検査する際に用いられる。具体的には、検査用パッド123Aは第1走査駆動回路122Aに電気的に接続され、検査用パッド123Bは第2走査駆動回路122Bに電気的に接続されている。これにより、検査時には、検査用パッド123Aにプローブを当接して信号を確認することにより、制御回路121Aから第1走査駆動回路122Aへ入力された入力信号が第1走査駆動回路122A内で正しく伝えられているか否かを検査できる。つまり、第1走査駆動回路122Aが正常に動作しているか否かを検査できる。同様に、検査時に、検査用パッド123Bにプローブを当接して信号を確認することにより、第2走査駆動回路122Bが正常に動作しているか否かを検査できる。
Each of the
信号線駆動回路124Aは、第1駆動ブロック112Aに対応して設けられ、制御回路121Aの制御に応じて、信号線126Aを介して第1駆動ブロック112Aが有する発光画素111Aへ信号電圧を供給する。一方、信号線駆動回路124Bは、第2駆動ブロック112Bに対応して設けられ、制御回路121Aの制御に応じて、信号線126Bを介して第2駆動ブロック112Bが有する発光画素111Bへ信号電圧を供給する。
The signal
走査線125Aは、本発明の第1接続配線の一例であって、第1駆動ブロック112Aの行ごとに設けられ、第1走査駆動回路122Aから第1駆動ブロック112Aへ走査駆動信号を供給する。一方、走査線125Bは、本発明の第2接続配線の一例であって、第2駆動ブロック112Bの行ごとに設けられ、第2走査駆動回路122Bから第2駆動ブロック112Bへ走査駆動信号を供給する。ここで、走査線125A及び125Bは、第1及び第2走査駆動回路122A及び122Bから表示領域110における各発光画素111A及び111Bまで連続的に形成されているが、このうち、走査線125Aの少なくとも一部、及び、走査線125Bの少なくとも一部は、周辺領域120において、表示領域110の行方向に対して非平行である。
The
また、走査線125Aの長さと、走査線125Bの長さとは、実質的に同一である。これにより、行ごとの走査線125A及び走査線125Bの配線長のバラつきを実質的に0にすることができ、その結果、配線長のバラつきに起因する配線抵抗のバラつき及び寄生容量のバラつきを抑制することができる。よって、第1走査駆動回路122A及び第2走査駆動回路122Bは、第1駆動ブロック112Aが有するm行の発光画素111Aと、第2駆動ブロック112Bが有するm行の発光画素111Bとを均一に駆動走査できる。その結果、表示装置100は、表示領域110の画質の劣化を低減できる。
In addition, the length of the
信号線126Aは、第1駆動ブロック112Aの列ごとに設けられ、信号線駆動回路124Aから第1駆動ブロック112Aへ信号電圧を供給する。一方、信号線126Bは、第2駆動ブロック112Bの列ごとに設けられ、信号線駆動回路124Bから第2駆動ブロック112Bへ信号電圧を供給する。
The
以上のように構成された表示装置100は、第1駆動ブロック112Aと第2駆動ブロック112Bとが、互いに異なる走査駆動回路である第1走査駆動回路122Aと第2走査駆動回路122Bとにより、独立して駆動される。つまり、本実施の形態に係る表示装置100はブロック駆動により発光する。
In the
次に、第1走査駆動回路122A及び第2走査駆動回路122Bの具体的な構成について説明する。
Next, specific configurations of the first
図2は、第1走査駆動回路122Aの具体的な構成を示すブロック図である。なお、同図には、第1走査駆動回路122Aの周辺回路であるクロック信号発生器132も描かれている。このクロック信号発生器132は図1では特に図示していないが、他の構成要素とは独立していてもよいし、例えば、制御回路121Aといった他の構成要素に組み込まれていてもよい。
FIG. 2 is a block diagram showing a specific configuration of the first
同図に示すように、第1走査駆動回路122Aは、第1駆動ブロック112Aに対応して設けられ、第1駆動ブロック112Aの各行に対応して設けられた、多段接続されたm個の単位回路131Aを備える。これらm個の単位回路131Aのそれぞれは、同一行に対応する走査線125Aと接続されている。つまり、第1駆動ブロック112Aの第k行(kは1≦k≦m)の発光画素111Aは、対応する走査線125Aを介して、第1駆動ブロック112Aの第k行に対応する単位回路131Aと接続されている。
As shown in the figure, the first
第1行に対応する単位回路131Aは、クロック信号発生器132から出力されたクロック信号CLKと、制御回路121Aから出力された入力信号IN1とが所定のタイミングで入力されることにより、入力信号IN1に対して半クロック周期分遅れ、入力信号IN1のオン電圧出力期間(以後、出力期間と記す)と同じ出力期間を有する走査駆動信号SCAN1を出力する。また、第2行に対応する単位回路131Aは、第1行に対応する走査駆動信号SCAN1を入力信号として動作する。つまり、クロック信号CLKと、走査駆動信号SCAN1と同じ信号である入力信号IN2とが所定のタイミングで入力されることにより、走査駆動信号SCAN1に対して半クロック周期分遅れ、入力信号IN1の出力期間と同じ出力期間を有する走査駆動信号SCAN2を出力する。したがって、第k行に対応する単位回路131Aは、クロック信号CLKと、走査駆動信号SCAN(k−1)と同じ信号である入力信号INkとが所定のタイミングで入力されることにより、走査駆動信号SCAN(k−1)に対して半クロック周期分遅れ、入力信号IN1の出力期間と同じ出力期間を有する走査駆動信号SCANkを出力する。なお、入力信号IN1は、走査駆動信号SCAN1〜SCANmの供給をスタートさせるタイミングを制御するためのスタートパルス信号に相当する。
The
ここで、第1走査駆動回路122Aでは、第m行に対応する単位回路131Aは、さらに、走査駆動信号SCANmを検査用パッド123Aへ出力する。これにより、検査時に、検査用パッド123Aへプローブを当接して走査駆動信号SCANmを確認することにより、第1走査駆動回路122Aが正常に動作しているか否かを確認することができる。例えばクロック周期をTとした場合、検査用パッド123Aへプローブを当接することにより得られた信号が、入力信号IN1に対して(m×T)/2だけ遅れ、かつ、入力信号IN1の出力期間と同じ出力期間を有する場合に、第1走査駆動回路122Aが正常に動作していると確認できる。
Here, in the first
一方、第2走査駆動回路122Bについてもほぼ同様の構成を有するが、走査駆動回路内の信号の転送方向が異なる。
On the other hand, the second
図3Aは第1走査駆動回路122Aの転送方向を示す模式図であり、図3Bは第2走査駆動回路122Bの転送方向を示す模式図である。ここで、第2走査駆動回路122Bは、第2駆動ブロック112Bの各行に対応して設けられた、多段接続されたm個の単位回路131Bを備える。
3A is a schematic diagram showing the transfer direction of the first
図3Aに示すように、第1走査駆動回路122Aは、第1行の単位回路131Aに入力された入力信号IN1が多段接続された単位回路131Aにより順次転送される。これに対し、図3Bに示すように、第2走査駆動回路122Bは、第m行の単位回路131Bに入力された入力信号が多段接続された単位回路131Bにより順次転送される。
As shown in FIG. 3A, in the first
つまり、第(m+1)〜2m行に位置するm行の発光画素111Bで構成された第2駆動ブロック112Bの第k行に対応する単位回路131Bは、クロック信号CLKと、走査駆動信号SCAN(m+k+1)と同じ信号であるIN(m+k)とが所定のタイミングで入力されることにより、走査駆動信号SCAN(m+k+1)に対して半クロック周期分遅れ、入力信号IN(2m)の出力期間と同じ出力期間を有する走査駆動信号SCAN(m+k)を出力する。なお、入力信号IN(2m)は、走査駆動信号SCAN(m+1)〜SCAN(2m)の供給をスタートさせるタイミングを制御するためのスタートパルス信号に相当する。
That is, the
ここで、第2駆動ブロック112Bの第1行に対応する単位回路131Bは、さらに、走査駆動信号SCAN(m+1)を検査用パッド123Bへ出力する。これにより、検査時に、検査用パッド123Bへプローブを当接して走査駆動信号SCAN(m+1)を確認することにより、第2走査駆動回路122Bが正常に動作しているか否かを確認することができる。例えばクロック周期をTとした場合、検査用パッド123Bへプローブを当接することにより得られた信号が、入力信号IN(2m)に対して(m×T)/2だけ遅れ、かつ、入力信号IN(2m)の出力期間と同じ出力期間を有する場合に、第2走査駆動回路122Bが正常に動作していると確認できる。
Here, the
次に、走査線125A及び125Bと、第1走査駆動回路122A及び第2走査駆動回路122Bと、第1駆動ブロック112A及び第2駆動ブロック112Bとについて、レイアウトに着目しながら述べる。
Next, the
図4は図1の一部を拡大した模式図であり、図5は図1の一部を拡大したレイアウト図である。なお、図4に示す第1走査駆動回路122Aは、図1に示す2つの第1走査駆動回路122Aのうち、表示領域110に対して右側に配置されている第1走査駆動回路122Aに相当する。同様に、図4に示す第2走査駆動回路122Bは、図1に示す2つの第2走査駆動回路122Bのうち、表示領域110に対して右側に配置されている第2走査駆動回路122Bに相当する。
4 is a schematic diagram enlarging a part of FIG. 1, and FIG. 5 is a layout diagram enlarging a part of FIG. Note that the first
ここで、図5に示すように、表示領域110における複数の発光画素111A及び111Bの列方向のピッチp1と、第1走査駆動回路122Aが有する複数の単位回路131Aの列方向のピッチp2と、第2走査駆動回路122Bが有する複数の単位回路131Bの列方向のピッチp3とは、次式を満たす。
Here, as shown in FIG. 5, the pitch p1 in the column direction of the plurality of
p1=p2=p3 p1 = p2 = p3
なお、これらは完全に同一でなくても実質的に同一であればよく、実質的に同一であるとは、好ましくは誤差が5パーセント以内であり、さらに好ましくは1パーセント以内である。 In addition, even if these are not completely the same, it is sufficient that they are substantially the same. The fact that they are substantially the same is preferably within 5 percent, more preferably within 1 percent.
また、第1走査駆動回路122Aが有する複数の単位回路131Aのそれぞれは、対応する発光画素行から見て第1方向に、検査用パッド123A及び123Bに対応する所定量だけずれて配置され、第2走査駆動回路122Bが有する複数の単位回路131Bのそれぞれは、対応する発光画素行から見て第2方向に、検査用パッド123A及び123Bに対応する所定量だけずれて配置されている。ここで、検査用パッド123A及び123Bに対応する所定量とは、例えば、検査用パッド123A及び123Bの列方向の長さの半分に相当する。
In addition, each of the plurality of
具体的には、第1走査駆動回路122Aは、第1駆動ブロック112Aよりも上方向へずれて配置されている。言い換えると、第1駆動ブロック112Aの第k行に対応する単位回路131Aは、第(k−1)行側へずれた位置に配置されている。一方、第2走査駆動回路122Bは、第2駆動ブロック112Bよりも下方向へずれて配置されている。言い換えると、第2駆動ブロック112Bの第k行に対応する単位回路131Bは、第(k+1)行側へずれた位置に配置されている。
Specifically, the first
ここで、第1駆動ブロック112Aの第k行に対応する単位回路131Aが同一行の発光画素111Aに対して上方向へずれた量をシフト量d1、第2駆動ブロック112Bの第k行に対応する単位回路131Bが同一行の発光画素111Bに対して下方向へずれた量をシフト量d2とすると、シフト量d1とシフト量d2とは次式を満たす。
Here, the amount by which the
d1=d2 d1 = d2
なお、これらは完全に同一でなくても実質的に同一であればよく、実質的に同一であるとは、好ましくは誤差が5パーセント以内であり、さらに好ましくは1パーセント以内である。 In addition, even if these are not completely the same, it is sufficient that they are substantially the same. The fact that they are substantially the same is preferably within 5 percent, more preferably within 1 percent.
これにより、容易に、走査線125Aの長さと、走査線125Bの長さとを実質的に同一にできる。具体的には、図5に示すように、第1走査駆動回路122Aが有する複数の単位回路131Aの並び軸と、第2走査駆動回路122Bが有する複数の単位回路131Bの並び軸とを一致させ、かつ、各走査線125A及び125Bを表示領域110の行方向に平行及び垂直に最短距離で配線することにより、走査線125Aの長さと、走査線125Bの長さと実質的に同一にできる。
Thereby, the length of the
以上のように、実施の形態1に係る表示装置100は、第1走査駆動回路122A及び第2走査駆動回路122Bに電気的に接続された検査用パッド123A及び123Bを備え、第1走査駆動回路122A及び第2走査駆動回路122Bのそれぞれは、対応する駆動ブロックの行に1対1に対応して設けられた、多段接続された複数の単位回路131A及び131Bを有し、複数の単位回路131A及び131Bのそれぞれは、同一行に属する走査線125A又は走査線125Bと接続され、表示領域110における複数の発光画素111A及び111Bの列方向のピッチと、第1走査駆動回路122Aが有する複数の単位回路131Aの列方向のピッチと、第2走査駆動回路122Bが有する複数の単位回路131Bとの列方向のピッチとは、実質的に同一であり、第1走査駆動回路122Aと、検査用パッド123A及び123Bと、第2走査駆動回路122Bとは、周辺領域120のうち表示領域110の同一辺に沿う領域に、この順に並んで配置され、走査線125Aの長さと走査線125Bの長さとは、実質的に同一である。特定的には、全ての走査線125Aの長さと、全ての走査線125Bの長さとは、実質的に同一であり、表示領域110における複数の発光画素111A及び111Bの列方向のピッチと、第1走査駆動回路122Aが有する複数の単位回路131Aの列方向のピッチと、第2走査駆動回路122Bが有する複数の単位回路131Bとの列方向のピッチとは、実質的に同一である。
As described above, the
これにより、本実施の形態に係る表示装置100は、第1及び第2走査駆動回路122A及び122Bに接続された検査用パッド123A及び123Bを、周辺領域120に配置することができる。
Accordingly, the
さらに、走査線125Aと走査線125Bとの長さを実質的に同一にしていることにより、走査線125A及び125Bの配線長のバラつきに起因する配線抵抗のバラつき及び寄生容量のバラつきを低減できる。よって、第1走査駆動回路122A及び第2走査駆動回路122Bは、第1駆動ブロック112Aを構成する複数の発光画素行と、第2駆動ブロック112Bを構成する複数の発光画素行とを均一に駆動できる。つまり、表示領域110を均一に駆動できる。その結果、実施の形態1に係る表示装置100は、画質の劣化を抑制できる。
Further, by making the lengths of the
このように、本実施の形態に係る表示装置100は、画質の劣化を抑制し、かつ、検査用パッド123A及び123Bの配置を可能とする。
As described above, the
さらに、第1走査駆動回路122Aと、検査用パッド123A及び123Bと、第2走査駆動回路122Bとがこの順に並んで配置されていることにより、検査用パッド123A及び123Bが第1走査駆動回路122A及び第2走査駆動回路122Bと並んでいないような配置と比較して、狭額縁化できる。
Further, the first
また、本実施の形態に係る表示装置100では、第1走査駆動回路122Aが第1駆動ブロック112Aを第1行から第m行へ順に走査し、第2走査駆動回路122Bが第2駆動ブロック112Bを第m行から第1行へ順に走査する。その結果、第1駆動ブロック112Aの第m行の発光画素111Aと、第2駆動ブロック112Bの第1行の発光画素111Bとは、同時に駆動される。つまり、第1走査駆動回路122Aは第1行から第m行の発光画素行へ順に走査し、第2走査駆動回路122Bは第2m行から第(m+1)行の発光画素行へ順に走査するので、第m行の発光画素行と第(m+1)行の発光画素行とは同時に駆動される。
In the
これにより、表示領域110に表示される画像において、第1駆動ブロック112Aと第2駆動ブロック112Bとの境界が目立たず、画質が向上する。
Thereby, in the image displayed in the
(実施の形態2)
本実施の形態に係る表示装置は、実施の形態1に係る表示装置100とほぼ同じであるが、走査線が表示領域の行方向と平行に配置されている点が異なる。以下、本実施の形態について、図面を参照しながら説明する。
(Embodiment 2)
The display device according to the present embodiment is substantially the same as the
図6は、本実施の形態に係る表示装置の構成を示すブロック図である。なお、図6は、本実施の形態に係る表示装置のレイアウトを模式的に示している。 FIG. 6 is a block diagram illustrating a configuration of the display device according to the present embodiment. FIG. 6 schematically shows the layout of the display device according to this embodiment.
同図に示す表示装置200は、図1に示す表示装置100と比較して、走査線125A及び125Bと、第1駆動ブロック112A及び第2駆動ブロック112Bとに代わり、走査線225A及び225Bと、第1駆動ブロック212A及び第2駆動ブロック212Bを備える。
Compared with the
走査線225A及び225Bは、実施の形態1における走査線125A及び125Bと比較して、表示領域110の行方向に対して平行に配置されている点が異なる。つまり、実施の形態1では、走査線125Aの一部及び走査線125Bの一部は、周辺領域120において表示領域110の行方向に対して非平行に配置されていたが、本実施の形態では、走査線225A及び225Bは、周辺領域120において表示領域110の行方向に対して平行に配置されている。
第1駆動ブロック212Aは、実施の形態1における第1駆動ブロック112Aと比較してほぼ同じであるが、同一行の発光画素111Aと走査線225Aとの位置関係が異なる。同様に、第2駆動ブロック212Bは、実施の形態1における第2駆動ブロック112Bと比較してほぼ同じであるが、同一行の発光画素111Bと走査線225Bとの位置関係が異なる。
The
具体的には、第1駆動ブロック212Aの第k行の発光画素111Aは、周辺領域120において表示領域110の行方向に対して平行に配置された走査線225Aを介して、第1駆動ブロック212Aの第k行に対応する単位回路131Aと接続される。同様に、第2駆動ブロック212Bの第k行の発光画素111Bは、周辺領域120において表示領域110の行方向に対して平行に配置された走査線225Bを介して、第2駆動ブロック212Bの第k行に対応する単位回路131Bと接続される。
Specifically, the
以上のように、本実施の形態に係る表示装置200は、実施の形態1に係る表示装置100と比較して、走査線225A及び225Bが表示領域110の行方向に対して平行に配置されている。
As described above, the
これにより、本実施の形態に係る表示装置200は、実施の形態1に係る表示装置100と比較して、設計時及び実装時に、走査線225Aの長さと走査線225Bの長さとを容易に等しくできる。
Thereby, in the
以上、本発明の表示装置について、実施の形態に基づいて説明してきたが、本発明に係る表示装置は、上記実施の形態に限定されるものではない。実施の形態1及び2における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態1及び2に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例も本発明に含まれる。 Although the display device of the present invention has been described based on the embodiment, the display device according to the present invention is not limited to the above embodiment. Other embodiments realized by combining arbitrary components in the first and second embodiments, and various modifications conceivable by those skilled in the art without departing from the gist of the present invention to the first and second embodiments. Modifications obtained in this way are also included in the present invention.
例えば、上記各実施の形態では、検査用パッド123A及び123Bは第1走査駆動回路122A及び第2走査駆動回路122Bよりも周縁側には配置されなかったが、検査用パッド123A及び123Bの一部の領域は第1走査駆動回路122A及び第2走査駆動回路122Bよりも周縁側には配置されてもよい。
For example, in the above-described embodiments, the
図7は、検査用パッドの一部が第1走査駆動回路122A及び第2走査駆動回路122Bよりも周縁側に設けられている表示装置の構成を示すブロック図である。
FIG. 7 is a block diagram illustrating a configuration of a display device in which a part of the inspection pad is provided on the peripheral side of the first
同図に示す、第1走査駆動回路122Aに接続された検査用パッド323A及び第2走査駆動回路122Bに接続された検査用パッド323Bは、実施の形態1に係る表示装置100が備える検査用パッド123A及び123Bと比較して、さらに、表示装置300の周縁側に配置されている。これにより、表示装置300は、表示装置100と比較して、より大きな検査用パッド323A及び323Bを実装することができる。その結果、表示装置300の検査時に、プローブと検査用パッドとの位置合わせが容易となる。
The
また、上記各実施の形態では、表示装置は2つの駆動ブロックを有したが、駆動ブロックの数は2つに限らず、例えば3つでもよい。 In each of the above embodiments, the display device has two drive blocks. However, the number of drive blocks is not limited to two, and may be three, for example.
図8は、3つの駆動ブロックを有する表示装置の構成を示すブロック図である。 FIG. 8 is a block diagram showing a configuration of a display device having three drive blocks.
同図に示す表示装置400は、図1に示す表示装置100と比較して、さらに、第3駆動ブロック412と、制御回路421と、制御回路421の制御に応じて第3駆動ブロック412を駆動するための第3走査駆動回路422と、第3走査駆動回路422に電気的に接続された検査用パッド423と、第3走査駆動回路422から第3駆動ブロック412へ走査駆動信号を供給するための走査線425とを備える。
Compared with the
ここで、第1走査駆動回路122A、検査用パッド123A、検査用パッド123B、第2走査駆動回路122B、第3走査駆動回路422及び検査用パッド423は、周辺領域120に、この順に並んで配置されている。さらに、走査線425は、周辺領域120において、表示領域110の行方向に対して非平行である。
Here, the first
これにより、表示装置400は表示装置100と比較して、さらに大画面化できる。
As a result, the
また、上記各実施の形態では、第1走査駆動回路122A及び第2走査駆動回路122Bが多段接続された単位回路131A及び131Bを有していたが、さらに、信号線駆動回路124A及び124Bが多段接続された単位回路を有してもよい。
In each of the above embodiments, the
また、上記各実施の形態では、第1走査駆動回路122A及び第2走査駆動回路122Bは表示領域110の列方向に沿って配置されていたが、行方向に沿って配置されていてもよい。つまり、表示領域110が有する発光画素111A及び111Bの行と列とを入れ替えて、さらに、信号線駆動回路124A及び124Bを表示領域110の列方向に沿って配置し、第1走査駆動回路122A、検査用パッド123A、検査用パッド123B及び第2走査駆動回路122Bを表示領域の行方向に沿って配置してもよい。
Further, in each of the above embodiments, the first
また、第1走査駆動回路122Aと第2走査駆動回路122Bとの間に配置される回路要素は、検査用パッドに限らない。例えば、回路要素は、第1走査駆動回路122A及び第2走査駆動回路122Bに、走査駆動信号の供給をスタートさせるタイミングを制御するための信号であるスタートパルスを入力するためのスタートパルス入力線であってもよい。これにより、第1駆動ブロック112Aの駆動タイミングと第2駆動ブロック112Bの駆動タイミングとを独立に設定できる。よって、大画面に適した駆動タイミングで、第1駆動ブロック112Aと第2駆動ブロック112Bとを駆動させることが可能となる。
Further, the circuit element disposed between the first
また、第1走査駆動回路122Aと第2走査駆動回路122Bとの間には、検査用パッドとスタートパルス入力線とが両方配置されていてもよい。
Further, both the inspection pad and the start pulse input line may be arranged between the first
また、上記各実施の形態では、周辺領域120は表示領域110の周縁に沿って設けられていたが、表示領域110を囲んでいなくても、表示領域110の少なくとも一辺に沿って設けられていればよい。
In each of the above embodiments, the
また、上記各実施の形態では、表示領域110の両端から走査駆動信号を供給するために、各駆動ブロックの両端に走査駆動回路を設けていたが、走査駆動回路は各駆動ブロックの一端のみに設けられていてもよい。走査駆動回路が各駆動ブロックの一端のみに設けられている場合、それに伴い検査用パッド及び制御回路も1つずつとしてもよい。
In each of the above embodiments, the scanning drive circuit is provided at both ends of each drive block in order to supply the scanning drive signal from both ends of the
また、第1走査回路122Aと第2走査回路122Bの転送方向は限定されるわけではなく、上記各実施の回路形態の他、例えば第1行の発光画素と第m+1行の発光画素が同時に駆動される転送方向でもよい。
In addition, the transfer direction of the
また、例えば、本発明に係る表示装置は、図9に記載されたような薄型フラットTVに内蔵される。本発明に係る表示装置が内蔵されることにより、実装時に、走査駆動回路に接続された回路要素を配置可能な薄型フラットTVが実現される。 Also, for example, the display device according to the present invention is built in a thin flat TV as shown in FIG. By incorporating the display device according to the present invention, a thin flat TV in which circuit elements connected to the scan driving circuit can be arranged at the time of mounting is realized.
本発明の表示装置は、大画面が要望される、薄型テレビ、パーソナルコンピュータのディスプレイなどの技術分野に有用である。 The display device of the present invention is useful in technical fields such as flat-screen televisions and personal computer displays, which require a large screen.
100、200、300、400、800、900 表示装置
110、810、910 表示領域
111A、111B、801、911A、911B、981 発光画素
112A、212A、912A 第1駆動ブロック
112B、212B、912B 第2駆動ブロック
120 周辺領域
121A、121B、421、820 制御回路
122A、701、922A 第1走査駆動回路
122B、702、922B 第2走査駆動回路
123A、123B、323A、323B、423、850、923A、923B 検査用パッド
124A、124B、840 信号線駆動回路
125A、125B、225A、225B、425、925A、925B 走査線
126A、126B 信号線
131A、131B、982 単位回路
132 クロック信号発生器
412 第3駆動ブロック
422 第3走査駆動回路
703 スイッチ部
830 走査駆動回路
700 有機電界発光表示装置
710 走査駆動部
100, 200, 300, 400, 800, 900
Claims (7)
前記複数の表示画素は、複数の表示画素行を一つの駆動ブロックとする複数の駆動ブロックを構成し、
前記表示装置は、
一の駆動ブロックを走査駆動する第1の走査駆動回路と、
前記一の駆動ブロックに隣接する他の一の駆動ブロックを走査駆動する第2の走査駆動回路と、
前記一の駆動ブロックの行ごとに設けられた第1接続配線と、
前記他の一の駆動ブロックの行ごとに設けられた第2接続配線と、
前記第1の走査駆動回路及び前記第2の走査駆動回路の少なくとも一方に電気的に接続された回路要素とを備え、
前記第1の走査駆動回路及び前記第2の走査駆動回路のそれぞれは、対応する駆動ブロックの行に1対1に対応して設けられた、多段接続された複数の単位回路を有し、
前記複数の単位回路のそれぞれは、同一行に属する前記第1又は第2接続配線と接続され、
前記表示領域における複数の表示画素の列方向のピッチと、前記第1の走査駆動回路が有する前記複数の単位回路の前記列方向のピッチと、前記第2の走査駆動回路が有する前記複数の単位回路との前記列方向のピッチとは、実質的に同一であり、
前記第1の走査駆動回路、前記回路要素及び前記第2の走査駆動回路は、前記周辺領域のうち前記表示領域の同一辺に沿う領域に、この順に並んで配置され、
前記第1接続配線の長さと前記第2接続配線の長さとは、実質的に同一である
表示装置。 A display device having a display area having a plurality of display pixels arranged in a matrix and a peripheral area provided along at least one side of the display area,
The plurality of display pixels constitute a plurality of drive blocks having a plurality of display pixel rows as one drive block,
The display device
A first scan driving circuit for scanning and driving one drive block;
A second scan driving circuit that scan-drives another drive block adjacent to the one drive block;
A first connection wiring provided for each row of the one drive block;
A second connection wiring provided for each row of the other one drive block;
A circuit element electrically connected to at least one of the first scan drive circuit and the second scan drive circuit,
Each of the first scan drive circuit and the second scan drive circuit includes a plurality of unit circuits connected in a one-to-one correspondence to the corresponding drive block row, and connected in multiple stages.
Each of the plurality of unit circuits is connected to the first or second connection wiring belonging to the same row,
The pitch in the column direction of the plurality of display pixels in the display region, the pitch in the column direction of the plurality of unit circuits included in the first scan drive circuit, and the plurality of units included in the second scan drive circuit. The pitch in the column direction with the circuit is substantially the same,
The first scan drive circuit, the circuit element, and the second scan drive circuit are arranged in this order in a region along the same side of the display region in the peripheral region,
The length of the first connection wiring and the length of the second connection wiring are substantially the same.
前記第2の走査駆動回路が有する複数の単位回路のそれぞれは、対応する表示画素行から見て前記第1方向と反対の第2方向に、前記所定量だけずれて配置されている
請求項1記載の表示装置。 Each of the plurality of unit circuits included in the first scan driving circuit is arranged with a predetermined amount corresponding to the circuit element in the first direction as viewed from the corresponding display pixel row,
2. Each of the plurality of unit circuits included in the second scan driving circuit is arranged so as to be shifted by the predetermined amount in a second direction opposite to the first direction when viewed from a corresponding display pixel row. The display device described.
請求項1又は2記載の表示装置。 The at least part of the first connection wiring and at least part of the second connection wiring are non-parallel to the row direction of the plurality of display pixels in the peripheral region. Display device.
請求項1〜3のいずれか1項に記載の表示装置。 4. The display device according to claim 1, wherein the one drive block includes half of the display pixel rows, and the other one drive block includes other half of the display pixel rows. .
請求項1〜4のいずれか1項に記載の表示装置。 The display device according to claim 1, wherein the first scan driving circuit and the second scan driving circuit are formed by the same process as the plurality of display pixels.
請求項1〜5のいずれか1項に記載の表示装置。 The display device according to claim 1, wherein the circuit element is an inspection pad used when inspecting the first scan driving circuit or the second scan driving circuit.
前記回路要素は、前記第1の走査駆動回路及び前記第2の走査駆動回路の前記少なくとも一方に、前記走査駆動信号の供給をスタートさせるタイミングを制御するための信号であるスタートパルスを入力するためのスタートパルス入力線である
請求項1〜5のいずれか1項に記載の表示装置。 The first and second scan drive circuits supply scan drive signals for driving the one drive block and the other drive block via the first and second connection wirings,
The circuit element inputs a start pulse, which is a signal for controlling the timing for starting the supply of the scan drive signal, to the at least one of the first scan drive circuit and the second scan drive circuit. The display device according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012142423A JP6085876B2 (en) | 2012-06-25 | 2012-06-25 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012142423A JP6085876B2 (en) | 2012-06-25 | 2012-06-25 | Display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014006401A true JP2014006401A (en) | 2014-01-16 |
JP6085876B2 JP6085876B2 (en) | 2017-03-01 |
Family
ID=50104166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012142423A Active JP6085876B2 (en) | 2012-06-25 | 2012-06-25 | Display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6085876B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0843852A (en) * | 1994-07-27 | 1996-02-16 | Fujitsu Ltd | Liquid crystal display device |
JP2003177680A (en) * | 2001-12-12 | 2003-06-27 | Sanyo Electric Co Ltd | Display device |
JP2003330389A (en) * | 2002-05-16 | 2003-11-19 | Hitachi Displays Ltd | Picture display device |
WO2007026446A1 (en) * | 2005-08-30 | 2007-03-08 | Sharp Kabushiki Kaisha | Device substrate and liquid crystal panel |
-
2012
- 2012-06-25 JP JP2012142423A patent/JP6085876B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0843852A (en) * | 1994-07-27 | 1996-02-16 | Fujitsu Ltd | Liquid crystal display device |
JP2003177680A (en) * | 2001-12-12 | 2003-06-27 | Sanyo Electric Co Ltd | Display device |
JP2003330389A (en) * | 2002-05-16 | 2003-11-19 | Hitachi Displays Ltd | Picture display device |
WO2007026446A1 (en) * | 2005-08-30 | 2007-03-08 | Sharp Kabushiki Kaisha | Device substrate and liquid crystal panel |
Also Published As
Publication number | Publication date |
---|---|
JP6085876B2 (en) | 2017-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101015312B1 (en) | Organic light emitting display device and mother substrate thereof | |
US10354582B2 (en) | Display device with demultiplexer circuit | |
US9495932B2 (en) | Display device | |
KR101064466B1 (en) | Organic Light Emitting Display Device | |
US8217923B2 (en) | Data driver for display device, test method and probe card for data driver | |
TWI433104B (en) | Testing circuit of dual gate cell panel and color display function for dual gate cell panel | |
JP5238230B2 (en) | Driver and display device | |
US20080284758A1 (en) | Liquid crystal display and method of driving the same | |
KR20100005302A (en) | Gate driving circuit unit for liquid crystal display device | |
JP2008122965A (en) | Liquid crystal display device and method for manufacturing the same | |
WO2015125199A1 (en) | Display device and method for driving same | |
JP2011059380A (en) | Display device and drive circuit used therefor | |
JP5323608B2 (en) | Liquid crystal display | |
JP4511218B2 (en) | Display panel driving method, driver, and display panel driving program | |
JP6085876B2 (en) | Display device | |
US10199002B2 (en) | Electrooptical device, electronic apparatus, and method for driving electrooptical device | |
JP2008170978A (en) | Display device and its driving method | |
CN109427295B (en) | Display device | |
US10109231B2 (en) | Electrooptical device, method for controlling electrooptical device, and electronic apparatus | |
KR20110025539A (en) | Liquid crystal display device and manufacturing method and lighting inspection method thereof | |
JP2010271351A (en) | Electro-optical device and electronic equipment | |
US20180033390A1 (en) | Electrooptical device, electronic apparatus, and method for driving electrooptical device | |
KR20150034373A (en) | Light testing apparatus and method | |
JP2007256814A (en) | Matrix display panel | |
JP2004012634A (en) | Driving circuit of electro-optical apparatus, electro-optical apparatus, electronic appliance, and method for driving electro-optical apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150219 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150622 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151020 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6085876 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S803 | Written request for registration of cancellation of provisional registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316803 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |