JP2013535870A5 - - Google Patents

Description

付加的には、フレーム中の外部ヘッダ内の送信元アドレスフィールドは、フレームがゲートウェイより下にあるローカルスイッチのうちの１つによってカプセル化されている場合でさえ、ゲートウェイのプロキシまたは代表アドレスになることがある。外部ヘッダの送信元アドレスフィールド中のゲートウェイのプロキシまたは代表アドレスを使用することは、ゲートウェイのアドレスに一致する送信元アドレスをもつローカルスイッチのうちの１つからフレームを受信するゲートウェイによる混乱を防止し、ローカルスイッチおよびローカルノードのアドレスがリモート・ゲートウェイ・スイッチおよびコアスイッチから見えないようにすることがある。ゲートウェイより下にあるローカルスイッチは、ゲートウェイからカプセル化解除されたデータフレームを受信し、ローカルスイッチのＦＤＢに基づいてゲートウェイからローカルノードにカプセル化解除されたデータフレームを転送することがある。ゲートウェイの転送アドレステーブルは、ゲートウェイより下にあるローカルスイッチに接続されたローカルノード、リモートゲートウェイ、およびコアスイッチのためのローカルＦＤＢまたはＦＩＢを備えることがある。ＦＤＢまたはＦＩＢは、リモートゲートウェイより下にあるリモートノードのためのエントリを備えないことがある。コアスイッチ内のＦＤＢは、ゲートウェイおよびリモートゲートウェイを含むゲートウェイのためのエントリだけを備えることがある。

Claims (19)

1. 仮想スイッチを含む装置であって、
   前記装置がアップストリーム方向において動作しているときに、前記仮想スイッチは、第１の仮想マシンから、前記第１の仮想マシンが第２の仮想マシンへ送信した出力フレームを受信し、前記出力フレームに第１のヘッダを付加することにより前記出力フレームをカプセル化し、前記第１のヘッダを含む前記出力フレームをエッジスイッチに送信するように構成されており、
   前記装置がダウンストリーム方向において動作しているときに、前記仮想スイッチは、前記エッジスイッチから、前記第２の仮想マシンが前記第１の仮想マシンへ送信したフレームであって、入力フレームからヘッダを除去することにより前記エッジスイッチによりカプセル化解除されたフレームを受信し、前記ヘッダが除かれたフレームを前記第１の仮想マシンに転送するようにさらに構成されている、
   装置。
2. 前記アップストリーム方向において、前記エッジスイッチは、前記仮想スイッチから前記出力フレームを受信し、前記第１のヘッダを処理することにより前記出力フレームの第２のヘッダを取得し、前記第２のヘッダを含むフレームをネットワークコアを介して前記第２の仮想マシンに転送する、請求項１に記載の装置。
3. 前記第２のヘッダ内の送信元アドレスフィールドは、プロキシまたは代表アドレスである、請求項２に記載の装置。
4. 前記仮想スイッチは、カプセル化解除された入力フレームを、前記仮想スイッチの転送データベース（ＦＤＢ）に基づいて前記第１の仮想マシンへ転送するように構成された、請求項１に記載の装置。
5. 前記エッジスイッチの転送テーブルは、前記エッジスイッチより下にある仮想スイッチに接続されたローカル仮想マシン、リモートエッジスイッチおよびコアスイッチのための前記エッジスイッチの転送データベース（ＦＤＢ）または転送情報ベース（ＦＩＢ）を備え、前記エッジスイッチのＦＤＢまたはＦＩＢは、前記リモートエッジスイッチより下にあるリモート仮想マシンのためのエントリを備えることがなく、前記コアスイッチ内の転送データベース（ＦＤＢ）は、前記エッジスイッチおよび前記リモートエッジスイッチを含むエッジスイッチのためのエントリだけを備える、請求項１に記載の装置。
6. 前記仮想スイッチ内のＦＤＢまたは転送情報ベース（ＦＩＢ）は、リモートエッジスイッチおよび前記リモートエッジスイッチより下にあるリモート仮想マシンのためのエントリを備えない、請求項５に記載の装置。
7. 前記エッジスイッチの前記ＦＤＢは、前記ローカル仮想マシンのエントリを備える、請求項６に記載の装置。
8. 前記仮想スイッチは、前記第１の仮想マシンからのアドレス解決・プロトコル（ＡＲＰ）／ネイバー・ディスカバリ（ＮＤ）要求を取り扱うために構成されているＡＲＰプロキシを備える、請求項１に記載の装置。
9. 前記出力フレームは、米国電気電子学会（ＩＥＥＥ）８０２．１ａｈ規格に準拠するメディア・アクセス・コントロール（ＭＡＣ）−ｉｎ−ＭＡＣを使用してカプセル化され、前記第１のヘッダは、前記出力フレームのターゲット宛先にマッピングされたターゲットロケーションのＭＡＣアドレスを備える、請求項１に記載の装置。
10. 前記出力フレームは、トランスペアレント・インターコネクト・オブ・ロッツ・オブ・リンク（ＴＲＩＬＬ）を使用してカプセル化され、前記第１のヘッダは、前記出力フレームのターゲット宛先アドレスにマッピングされたターゲットロケーションのための１６ビットのニックネームを備える、請求項１に記載の装置。
11. 前記出力フレームは、インターネット・プロトコル（ＩＰ）ｉｎ−ＩＰを使用してカプセル化され、前記第１のヘッダは、前記出力フレームのターゲット宛先アドレスにマッピングされたターゲットロケーションのＩＰアドレスを備える、請求項１に記載の装置。
12. エッジスイッチを含む装置であって、
    前記装置がアップストリーム方向において動作しているときに、前記エッジスイッチは、仮想スイッチから、第１の仮想マシンが第２の仮想マシンへ送信した出力フレームであって、第１のヘッダを付加することにより前記仮想スイッチによりカプセル化された出力フレームを受信し、前記第１のヘッダを処理することにより前記出力フレームの第２のヘッダを取得し、前記第２のヘッダを含む前記出力フレームをネットワークコアを介して第２の仮想マシンに送信するように構成されており、
    前記装置がダウンストリーム方向において動作しているときに、前記エッジスイッチは、前記ネットワークコアから、前記第２の仮想マシンが前記第１の仮想マシンへ送信した入力フレームを受信し、前記入力フレームからヘッダを除去することにより前記入力フレームをカプセル化解除し、前記入力フレームを前記仮想スイッチに転送するようにさらに構成されている、
    装置。
13. 前記ダウンストリーム方向において、前記仮想スイッチは、前記ヘッダが除かれた前記入力フレームを前記第１の仮想マシンに転送する、請求項１２に記載の装置。
14. 前記第２のヘッダ内の送信元アドレスフィールドは、プロキシまたは代表アドレスである、請求項１２に記載の装置。
15. 前記エッジスイッチの転送テーブルは、前記エッジスイッチより下にある仮想スイッチに接続されたローカル仮想マシン、リモートエッジスイッチおよびコアスイッチのための前記エッジスイッチの転送データベース（ＦＤＢ）または転送情報ベース（ＦＩＢ）を備え、前記エッジスイッチのＦＤＢまたはＦＩＢは、前記リモートエッジスイッチより下にあるリモート仮想マシンのためのエントリを備えることがなく、前記コアスイッチ内の転送データベース（ＦＤＢ)は、前記エッジスイッチおよび前記リモートエッジスイッチを含むエッジスイッチのためのエントリだけを備える、請求項１２に記載の装置。
16. 前記エッジスイッチの前記ＦＤＢは、前記ローカル仮想マシンのためのエントリを備える、請求項１５に記載の装置。
17. 前記出力フレームは、米国電気電子学会（ＩＥＥＥ）８０２．１ａｈ規格に準拠するメディア・アクセス・コントロール（ＭＡＣ）−ｉｎ−ＭＡＣを使用してカプセル化され、前記第１のヘッダは、前記出力フレームのターゲット宛先にマッピングされたターゲットロケーションのＭＡＣアドレスを備える、請求項１２に記載の装置。
18. 前記出力フレームは、トランスペアレント・インターコネクト・オブ・ロッツ・オブ・リンク（ＴＲＩＬＬ）を使用してカプセル化され、前記第１のヘッダは、前記出力フレームのターゲット宛先アドレスにマッピングされたターゲットロケーションのための１６ビットのニックネームを備える、請求項１２に記載の装置。
19. 前記出力フレームは、インターネット・プロトコル（ＩＰ）ｉｎ−ＩＰを使用してカプセル化され、前記第１のヘッダは、前記出力フレームのターゲット宛先アドレスにマッピングされたターゲットロケーションのＩＰアドレスを備える、請求項１２に記載の装置。