JP2013535707A - 干渉ディスプレイデバイスの電荷中性電極の作動及び較正 - Google Patents

Abstract

本開示は、干渉デバイスの可動電極上の電荷を作動、帯電及び較正するためのシステム、方法、及びデバイスを提供する。干渉デバイス（１０００）は、第一の電極（１００２）と、ギャップによって第一の電極から離隔された第二の電極（１０１０）と、少なくとも一つの電気コンタクト（２１３２）と、第一の電極と第二の電極との間に配置された電荷中性の可動性の第三の電極（１００６）とを含む。第三の電極は、第一の電極及び第二の電極にわたって帯電作動電を印加してギャップ内に電場を生成することによって、帯電可能である。電場の下で、電気的に中性な第三の電極（１００６）は、第一の電極に向けて第一の位置から電気コンタクト（２１３２）と接触する第二の位置に移動することができる。電気コンタクトと接触すると、第三の電極が第二の位置にある際に第三の電極上の電荷を変更することができる。

Description

本開示は、“ＥＬＥＣＴＲＯＳＴＡＴＩＣ ＡＣＴＵＡＴＩＯＮ ＡＮＤ ＣＡＬＩＢＲＡＴＩＯＮ ＯＦ ＣＨＡＲＧＥ ＮＥＵＴＲＡＬ ＥＬＥＣＴＲＯＤＥ”との名称で２０１０年８月１７日に出願されその譲受人に譲受された米国仮出願第６１／３７４５３９号の優先権を主張する。先行出願の開示は、本開示の一部と見なされて、参照として組み込まれる。

本開示は、電気機械システムの電極の作動に関する。

電気機械システム（ＥＭＳ，ｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ ｓｙｓｔｅｍ）は、電気的及び機械的素子、アクチュエータ、トランスデューサ、センサ、光学部品（例えばミラー）及び電気機器を有するデバイスを含む。電気機械システムは、多様なスケールで製造可能であり、マイクロスケールやナノスケールが挙げられるがこれらに限定されるものではない。例えば、マイクロ電気機械システム（ＭＥＭＳ，ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ ｓｙｓｔｅｍ）デバイスは、略１マイクロメートルから数百マイクロメートル又はそれ以上に及ぶサイズを有する構造を含み得る。ナノ電気機械システム（ＮＥＭＳ，ｎａｎｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ ｓｙｓｔｅｍ）デバイスは、１マイクロメートル以下のサイズ（例えば、数百ナノメートル以下のサイズ）を有する構造を含み得る。電気機械素子は、堆積、エッチング、リソグラフィ、並びに／又は、基板及び／若しくは堆積物質層の一部をエッチング除去する微細機械加工プロセス、又は電気的及び電気機械デバイスを形成するために層を追加する微細機械加工プロセスを用いて形成され得る。

電気機械システムデバイスの一種は、干渉変調器（ＩＭＯＤ，ｉｎｔｅｒｆｅｒｏｍｅｔｒｉｃ ｍｏｄｕｌａｔｏｒ）と称される。本願において、干渉変調器又は干渉光変調器との用語は、光学干渉原理を用いて光を選択的に吸収及び／又は反射するデバイスのことを称する。一部実施形態において、干渉変調器は、一対の導電性プレートを含み得て、その一方又は双方が、全体的又は部分的に、透明及び／又は反射性であり得て、適切な電気信号の印加に対して相対的に動くことができる。一実施形態では、一方のプレートが、基板上に堆積させた静止層を含み得て、他方のプレートが、空隙によって静止層から離隔された反射膜を含み得る。他方に対する一方のプレートの位置が、干渉変調器に入射する光の光学干渉を変化させることができる。干渉変調器デバイスは多様な応用を有し、特に表示性能を有する製品に対して、既存の製品を改良し、新規製品を開発するのに使用されることが想定される。

一部の干渉変調器は、緩和状態と作動状態という二つの状態を有する双安定性ディスプレイ素子を含む。対照的に、アナログ干渉変調器は、或る範囲の色を反射することができる。例えば、アナログ干渉変調器の一実施形態では、単一の干渉変調器が、赤色、緑色、青色、黒色、及び白色を反射することができる。一部実施形態では、アナログ干渉変調器は所定の波長範囲内のあらゆる色を反射することができる。

米国特許第７９９０６０４号明細書

本願のシステム、方法及びデバイスは各々、複数の革新的側面を有するが、それらが単独で、本明細書で開示される所望の属性に関与するものではない。

本開示で説明される主題の革新的な一側面は、ディスプレイ素子を含む光を変調するためのデバイスにおいて実現可能である。ディスプレイ素子は、第一の電極と、ギャップによって第一の電極から離隔された第二の電極とを含む。また、ディスプレイ素子は、第一の電極と第二の電極との間に配置された可動性の第三の電極と、少なくとも一つの電気コンタクトとを含む。第一の電極及び第二の電極は、電圧が第一の電極及び第二の電極にわたり印加されると、可動性の第三の電極が電気的に絶縁されていて電荷中性である際に、可動性の第三の電極をそれらの間で移動させることができる電場を生成するように構成される。第三の電極は、電気的に絶縁された第一の位置と、電気的に接続された第二の位置と、電気的に絶縁された第三の位置との間でギャップ内を移動するように構成される。第三の電極は、電気的に接続された第二の位置において少なくとも一つの電気コンタクトと電気的に導通する。電気コンタクトは、第三の電極が電気的に接続された第二の位置にある際に、第三電極上の電荷を変更するように構成される。また、第三の電極は、第三の電極上の電荷が変更された後に、第三の位置に移動するように構成される。

他の実施形態は、ディスプレイ素子を含む光を変調するためのデバイスである。本デバイスは、不均一な電場を生成するための手段を含む。また、本デバイスは、それらの間にギャップを形成している第一の電極と第二の電極との間に配置された可動電極も含み、その可動電極は、電気的に絶縁された第一の位置と、第二の位置と、電気的に絶縁された第三の位置との間でギャップ内を移動するように構成される。また、本デバイスは、可動電極が第二の位置にある際に、可動電極上の電荷を変更するための手段を含む。

更に他の実施形態は、光を変調するためのデバイスを作動させる方法を含む。本方法は、第一の電極及び第二の電極にわたって帯電作動電圧を印加して、第一の電極と第二の電極との間のギャップ内に電場を生成して、ギャップ内に位置する電気的に絶縁された電荷中性の第三の電極を第一の電極に向けて第一の位置から第二の位置に移動させるステップを含む。また、本方法は、第三の電極が第二の位置にある際に、第三の電極を電気コンタクトに電気的に接続するステップも含む。更に、本方法は、第三の電極が第二の位置にある際に、第三の電極の機械的復元力が第三の電極上の電場の電気力を超えるまで、第三の電極上の電荷を変更するステップを含む。

他の実施形態は、ディスプレイ内のアナログ干渉変調器を較正する方法である。本方法は、第一の電極及び第二の電極にわたって較正電圧を印加して、第一の電極と第二の電極との間のギャップ内に電場を生成して、ギャップ内に位置する第三の電極を第一の電極に向けて電気的に絶縁された第一の位置から電気的に接続された第二の位置に移動させるステップを含み、第三の電極が機械的復元力を受ける。更に、本方法は、第一の電極に電気的に接続された一つ以上の導電性ポストに第三の電極を電気的に接続して、第三の電極が第二の位置にある際に、第三の電極の機械的復元力が第三の電極の電場力を超えて、第三の電極が電気的に絶縁された第三の位置に移動するまで、第三の電極上の電荷を変更するステップを含み、その第三の位置は、第二の位置よりも第一の電極から離れている。一部実施形態では、第一の電極は、上部電極と、上部電極に対して横方向に整列された相補電極とを含み、また、本方法は、相補電極を上部電極に電気的に接続して複合電極を形成するステップも含む。そして、較正電圧を複合電極及び第二の電極にわたって印加することができる。

更に他の実施形態は、ディスプレイ素子を含む光を変調するためのデバイスである。ディスプレイ素子は、第一の電極と、ギャップによって第一の電極から離隔された第二の電極とを含み、第一の電極及び第二の電極は、作動プロセス中に第一の電極及び第二の電極にわたって作動電圧が印加される際に、それらの間に不均一な電場を生成するように構成される。更に、ディスプレイ素子は、第一の電極に対して横方向に整列された相補電極を含み、その相補電極は、作動プロセス中に第一の電極から電気的に絶縁されていて、較正プロセス中に第一の電極に電気的に接続されて複合電極を形成するように構成されていて、複合電極及び第二の電極は、較正プロセス中に較正電圧が複合電極及び第二の電極にわたって印加される際に、それらの間に均一な電場を生成するように構成される。また、ディスプレイ素子は、相補電極上に配置された少なくとも一つの電気コンタクトと、第一の電極と第二の電極との間に配置された可動性の第三の電極も含み、その第三の電極は、電気的に絶縁された第一の位置と、少なくとも一つの電気コンタクトと電気的に導通した第二の位置と、電気的に絶縁された第三の位置との間でギャップ内を移動するように構成される。電気コンタクトは、第三の電極が第二の位置にある際に、第三の電極上の電荷を変更するように構成され、第三の電極は、第三の電極上の電荷が変更された後に、第三の位置に移動するように構成される。

更に他の実施形態は、ディスプレイ素子を含む光を変調するためのデバイスを含む。ディスプレイ素子は、不均一な電場を生成するための手段と、均一な電場を生成するための手段とを含む。更に、ディスプレイ素子は、それらの間にギャップを形成している第一の電極と第二の電極との間に配置された可動電極を含み、その可動電極が電気的に絶縁された第一の位置と、第二の位置と、電気的に絶縁された第三の位置との間でギャップ内を移動するように構成される。また、ディスプレイ素子は、可動電極が第二の位置にある際に、可動電極上の電荷を変更するための手段も含む。一部実施形態では、不均一な電場を生成するための手段は、第一の電極及び第二の電極を含む。第一の電極と第二の電極は異なる表面積を有する。一部実施形態では、均一な電場を生成するための手段は、第一の電極及び第二の電極を含み、第一の電極が、相補電極に電気的に接続された上部電極を含み、相補電極は上部電極に対して横方向に整列される。

本明細書で開示される主題の一以上の実施形態の詳細が、添付図面及び以下の説明に与えられる。他の特徴、側面、及び利点は、明細書、図面及び特許請求の範囲から明らかになるものである。図面の相対的寸法は縮尺通りではない点に留意されたい。

干渉変調器（ＩＭＯＤ）ディスプレイデバイスの一組の画素における二つの隣接画素を示す等角図の例を示す。 ３×３の干渉変調器ディスプレイを含む電気デバイスを示すシステムブロック図の例を示す。 図１の干渉変調器についての可動反射層の位置対印加電圧を示す図の例を示す。 多様な共通電圧及びセグメント電圧が印加される際の干渉変調器の多様な状態を示す表の例を示す。 図２の３×３の干渉変調器ディスプレイにおけるディスプレイデータのフレームを示す図の例を示す。 図５Ａに示されるディスプレイデータのフレームを書き込むのに使用可能な共通信号及びセグメント信号に対するタイミング図の例を示す。 図１の干渉変調器ディスプレイの部分的断面図の例を示す。 干渉変調器の多様な実施形態の断面図の例を示す。 干渉変調器の多様な実施形態の断面図の例を示す。 干渉変調器の多様な実施形態の断面図の例を示す。 干渉変調器の多様な実施形態の断面図の例を示す。 干渉変調器に対する製造プロセスを示す流れ図の例を示す。 干渉変調器の製造方法における多様な段階の断面概略図の例を示す。 干渉変調器の製造方法における多様な段階の断面概略図の例を示す。 干渉変調器の製造方法における多様な段階の断面概略図の例を示す。 干渉変調器の製造方法における多様な段階の断面概略図の例を示す。 干渉変調器の製造方法における多様な段階の断面概略図の例を示す。 アナログ干渉変調器の電荷中性電極を作動及び較正するための一方法を示すフローチャートの例を示す。 三層又は三電極設計を有する干渉変調器の断面図の例を示す。 制御回路を備えた他のアナログ干渉変調器の断面図の例を示す。 干渉変調器の電極に電荷を印加する電荷ポンプ回路の概略図の例を示す。 二つの帯電した電極の間で移動することができる中間電極を含むアナログ干渉変調器の斜視図の例を示す。 図１２に示されるアナログ干渉変調器の等価回路の例を示す。 図１２のアナログ干渉変調器の中間電極に作用する正味上向きの電気力が上部電極と中間電極との間の距離でどのように変化するのかを示すグラフの例を示す。 二つの帯電した電極の間で移動することができる中間電極を含むアナログ干渉変調器の断面概略図の例を示す。 複合電極が形成された後の図１５Ａのアナログ干渉変調器の例を示す。 図１５Ａに示されるアナログ干渉変調器を等価回路として特徴付ける概略図の例を示す。 図１２及び図１５Ａのアナログ干渉変調器の中間電極に作用する正味上向きの力の大きさを示すグラフの例を示す。 図１５Ａに示される相補電極及び上部電極の平面図の例を示す。 他の電極構成の平面図の例を示す。 更に他の電極構成の平面図の例を示す。 二つの帯電した電極の間で移動することができる中間電極を含む更に他のアナログ干渉変調器の断面図の例を示す。 図２１のアナログ干渉変調器の中間電極上に電荷を与えるための一方法を示すフローチャートの例を示す。 第二の位置にある中間電極を示す図２１のアナログ干渉変調器の断面図の例を示す。 二つの帯電した電極の間で移動することができる中間電極を含む更なるアナログ干渉変調器の断面概略図の例を示す。 第二の位置にある中間電極を示す図２４のアナログ干渉変調器の断面概略図の例を示す。 較正可能な中間電極を含むアナログ干渉変調器の断面概略図の例を示す。 第一の位置にある中間電極を示す図２６のアナログ干渉変調器の断面概略図の例を示す。 中間電極が第二の電極に向けて作動した後の図２６のアナログ干渉変調器の断面概略図の例を示す。 第二の位置にある中間電極を示す図２６のアナログ干渉変調器の断面概略図の例を示す。 第三の位置にある中間電極を示す図２６のアナログ干渉変調器の断面概略図の例を示す。 図２６のアナログ干渉変調器の中間電極上の電荷を較正するための一方法を示すフローチャートの例を示す。 較正プロセス中の第二の位置にある中間電極を示す図２６のアナログ干渉変調器の断面概略図の例を示す。 較正プロセス後の第三の位置にある中間電極を示す図２６のアナログ干渉変調器の断面概略図の例を示す。 中間電極を支持するばねの剛性に関係している較正された電荷を備えた中間電極を有するアナログ干渉変調器の断面概略図の例を示す。 較正可能な中間電極を含む更に他のアナログ干渉変調器の断面概略図の例を示す。 第一の位置にある中間電極を示す図３４のアナログ干渉変調器の断面概略図の例を示す。 中間電極が第二の位置に向けて作動した後の図３４のアナログ干渉変調器の断面概略図の例を示す。 第二の位置にある中間電極を示す図３４のアナログ干渉変調器の断面概略図の例を示す。 第三の位置にある中間電極を示す図３４のアナログ干渉変調器の断面概略図の例を示す。 図３４のアナログ干渉変調器の中間電極上の電荷を較正する一方法を示すフローチャートの例を示す。 較正プロセス中に第二の位置にある中間電極を示す図３４のアナログ干渉変調器の断面概略図の例を示す。 較正プロセス後に第三の位置にある中間電極を示す図３４のアナログ干渉変調器の断面概略図の例を示す。 複数の干渉変調器を含むディスプレイデバイスを示すシステムブロック図の例を示す。 複数の干渉変調器を含むディスプレイデバイスを示すシステムブロック図の例を示す。

多様な図面における同様の参照番号及び符号は、同様の要素を示す。

以下の詳細な説明は、革新的側面を説明する目的で特定の実施形態に向けられたものである。しかしながら、本明細書の教示は多様な方法において適用可能である。説明される実施形態は、動的なもの（例えばビデオ）又は静的なもの（例えば静止画）であり且つ文字、グラフィック又は写真である画像を表示するように構成されたあらゆるデバイスにおいて実施可能である。特に、実施形態は、多様な電子デバイスにおいて実施され又はこれらに付随し得ることが想定され、そのような電子デバイスとして、携帯電話、マルチメディアインターネット可能携帯電話、携帯テレビ受信機、ワイヤレスデバイス、スマートフォン、ブルートゥース（登録商標）デバイス、ＰＤＡ（ｐｅｒｓｏｎａｌ ｄａｔａ ａｓｓｉｓｔａｎｔ）、ワイヤレス電子メール受信機、携帯型コンピュータ、ネットブック、ノートブック、スマートブック、タブレット、プリンタ、コピー機、スキャナ、ファクシミリデバイス、ＧＰＳ受信機／ナビゲータ、カメラ、ＭＰ３プレーヤ、カムコーダ、ゲームコンソール、腕時計、置時計、計算機、テレビモニタ、フラットパネルディスプレイ、電子読書デバイス（例えばｅ‐リーダ）、コンピュータモニタ、オートディスプレイ（例えばオドメータ等）、コックピット制御部及び／又はディスプレイ、カメラ後方ディスプレイ（例えば、車両の背面カメラのディスプレイ）、電子写真、電子掲示板又は標識、プロジェクタ、建造物、電子レンジ、冷蔵庫、ステレオシステム、カセットレコーダ又はプレーヤ、ＤＶＤプレーヤ、ＣＤプレーヤ、ＶＣＲ、ラジオ、携帯型メモリチップ、洗濯機、乾燥機、洗濯乾燥機、パーキングメータ、パッケージング（例えば、電気機械システム（ＥＭＳ）応用、ＭＥＭＳ応用及び非ＭＥＭＳ応用）、審美的構造物（例えば、宝石上の画像表示）、及び多様な電気機械システムデバイスが挙げられるがこれらに限定されるものではない。また、本明細書の教示は、非ディスプレイ応用においても用いることができ、そうした応用として、電子スイッチングデバイス、無線周波数フィルタ、センサ、加速度計、ジャイロスコープ、動作感知デバイス、磁力計、家庭用電子機器の慣性部品、家庭用電子機器の部品、バラクタ、液晶デバイス、電気泳動デバイス、ドライブスキーム、製造プロエス、電子試験設備が挙げられるがこれらに限定されるものではない。従って、本教示は、単に図面に示された実施形態に限定されるものではなく、当業者に明示的である多様な適用性を有するものである。

アナログ干渉変調器の可動電極を作動、帯電、及び較正する方法及びデバイスが本明細書で説明される。例えば、二つの帯電した電極間のギャップ内に配置された電荷中性の電気的に絶縁された電極（“中間電極”）を作動させて、電荷中性電極を作動させて帯電した電極のうち一方に向けて移動させる多様な方法及びデバイスが提供される。一実施形態では、電圧Ｖが帯電した電極にわたって印加される際に、少なくとも二つの帯電した電極が、電気的に絶縁された電荷中性の中間電極を移動させることができる電場をそれらの間に生成するように構成される。このような実施形態では、異なる寸法及び／又は表面積を有する少なくとも二つの帯電した電極が存在し得る。中間電極を、このような電極の間に配置することができる。他の実施形態では、電荷中性の電気的に絶縁された中間電極を、異なる表面積を有する帯電した電極間に電場を印加することによって、作動させ、ここで、相補電極が帯電した電極のうち一方に対して横方向に整列されている。

また、アナログ干渉変調器の可動電極上に電荷を与える方法及びデバイスも本明細書で説明される。例えば、多様な方法及びデバイスは、帯電した電極に向けて作動又は移動した後に電荷中性の電気的に絶縁された中間電極に電荷を与えることができる。一実施形態では、中間電極が帯電した電極に向けて移動して、帯電した電極上の導電性ポストと直接電気的に接触した際に、電荷が中間電極上に印加される。中間電極に作用する逆向きの機械的ばね力が中間電極に作用する電気力を超えるまで、中間電極は正味の電荷を発達させる。そして、中間電極は帯電した電極から離れて移動して、電気的接触を断ち、中間電極上に印加された電荷を電気的に絶縁する。他の実施形態では、中間電極が帯電した電極に向けて移動してその帯電した電極に対して横方向に整列された相補電極上の導電性ポストと電気的に接触した際に、中間電極が誘導帯電され、ここで、その相補電極は、帯電した電極から電気的に絶縁されて接地されている。

アナログ干渉変調器の可動電極に与えられた電荷を較正する方法及びデバイスも本明細書で説明される。“スイッチ”構成を用いた一実施形態では、一つ以上のスイッチを閉じて、相補電極及び帯電した電極を電気的に接続して、複合電極を形成する。較正電圧を複合電圧と対向する帯電した電極との間に印加して、帯電した中間電極を複合電極に向けて移動させて、例えば複合電極上の少なくとも一つの導電構造体（例えば導電性ポスト）に電気的に接続することによって、その電荷を変更する。一実施形態では、中間電極に作用する逆向きの機械的ばね力が中間電極に作用する電気力を超えるまで、電気コンタクトが、中間電極上の電荷を変更する。そして、中間電極は複合電極から離れて移動して、電気的接触を断ち、中間電極上に残った電荷を電気的に絶縁する。リリースの際に、中間電極上の電荷量は、中間電極に作用する機械的ばね力に関係している。中間電極を保持して機械的ばね力を提供する構造体は例えば、多様な構成のばねであり得て、又は中間電極自体の構造が電極の変形に対抗する。開示の明確性のため、このような力が電極物質自体によって提供されてようとも、中間電極に接続された構造体によって提供されようとも、中間電極に機械的ばね力を与える構造体のことを本願において“ばね”と指称する。

他の構成は、可動電極上に印加された電荷を較正するのに“スイッチ無し”の構成を用いる。較正電圧を、異なる表面積を有する二つの帯電した電極間に印加する。帯電した中間電極は、小さい方の表面積を有する帯電した電極に向けて移動して、その帯電した電極に電気的に接続された導電性ポストに電気的に接触する。中間電極に作用する逆向きの機械的ばね力が中間電極に作用する機械力を超えるまで、電気コンタクトが、中間電極上の電荷を変更する。そして、中間電極が帯電した電極からはなれて移動して、電気的接触を断ち、中間電極上に残った電荷を電気的に絶縁する。リリースの際に、中間電極上の電荷量は、中間電極を保持するばねの剛性に関係している。

本開示で説明される主題の特定の実施形態は、以下の考えられる利点の一つ以上を実現するように実施可能である。三端子電気機械デバイス（例えば干渉変調器）は、二つの電極（例えば上部電極及び下部電極）間のギャップ内に配置された可動性の中間電極を含むことができる。本明細書で説明されるデバイス及び方法の実施形態は、正味ゼロの電荷を有する電気的に絶縁された中間電極を移動させて、中間電極を上部（又は下部）電極に接触させることができる。中間電極は、この接触を介して帯電可能であり、典型的な三端子デバイスに関する欠点を解消する。上部（又は下部）電極に接触すると中間電極を帯電させるデバイス及び方法が開示される。電荷が中間電極に与えられると、中間電極は接触していた電極からリリースされて、電極上の電荷を絶縁する。そして、中間電極上の電荷を、中間電極に作用する機械的ばね力を考慮するように較正することができる。例えば、図３１〜図３３及び図３９〜図４１を参照して、中間電極上に印加された電荷を較正する方法及びシステムが説明される。所望の電荷量で三端子デバイスのアレイにわたる各中間電極を較正することは、全てのデバイスにわたって同じ電圧が印加された際に、全ての中間電極を同じ位置に移動させることを可能にする。較正後において、アレイ内の複数の較正された変調器が動作可能状態になる。また、本明細書で説明される作動プロセス、帯電プロセス、及び較正プロセスを有用であれば繰り返して、デバイスの寿命における中間電極からの電荷の漏れ率の変動を考慮するように調整することができる。

説明される実施形態を適用することができる適切なＥＭＳデバイス又はＭＥＭＳデバイスの一例は、反射ディスプレイデバイスである。反射ディスプレイデバイスは、光学干渉原理を用いて入射光を選択的に吸収及び／又は反射する干渉変調器（ＩＭＯＤ）を組み込むことができる。ＩＭＯＤは、吸収体、その吸収体に対して相対的に可動する反射体、吸収体と反射体との間に画定される光学共鳴キャビティを含み得る。反射体は、二つ以上の異なる位置に移動可能であり、光学共鳴キャビティのサイズを変化させることによって干渉変調器の反射率に影響を与えることができる。ＩＭＯＤの反射スペクトルは、多様な色を発生させるように可視波長にわたってシフト可能であるかなり広範なスペクトル帯を形成することができる。スペクトル帯の位置は、光学共鳴キャビティの厚さを変化させることによって、つまり反射体の位置を変化させることによって、調整可能である。

図１は、干渉変調器（ＩＭＯＤ）ディスプレイデバイスの一組の画素における二つの隣接画素を示す等角図の例を示す。ＩＭＯＤディスプレイデバイスは、一つ以上の干渉ＭＥＭＳディスプレイ素子を含む。こうしたデバイスにおいて、ＭＥＭＳディスプレイ素子の画素は、明状態又は暗状態のいずれかとなり得る。明（“緩和”、“開”、“オン”）状態においえ、ディスプレイ素子は、入射可視光の大部分を例えば使用者に向けて反射する。逆に、暗（“作動”、“閉”、“オフ”）状態では、ディスプレイ画素は僅かな入射可視光しか反射しない。一部実施形態では、オン状態及びオフ状態の光反射特性が逆になり得る。ＭＥＭＳ画素は、白黒に加えて、カラーディスプレイを可能にするように特定の波長において主に反射するように構成可能である。

ＩＭＯＤディスプレイデバイスは、ＩＭＯＤの行／列アレイを含み得る。各ＩＭＯＤは空隙（光学ギャップ又はキャビティとも称される）を形成するように互いに可変且つ制御可能な距離に配置された一対の反射層、つまり可動反射層及び固定部分反射層を含み得る。可動反射層は、少なくとも二つの位置の間を移動し得る。第一の位置、つまり緩和位置では、可動反射層は、固定部分反射層から比較的大きな距離に配置され得る。第二の位置、つまり作動位置では、可動反射層は、部分反射層により近づいて配置され得る。二つの層から反射される入射光は、可動反射層の位置に応じて、強め合って又は弱め合って干渉して、各画素に対して全体的な反射状態又は非反射状態のいずれかを形成することができる。一部実施形態では、ＩＭＯＤは、非作動時において反射性状態であり、可視スペクトル内の光を反射し得て、また、非作動時において暗状態であり、可視範囲内の光を吸収し及び／又は光弱め合って干渉し得る。しかしながら、他の一部実施形態では、ＩＭＯＤは、非作動状態において暗状態であり、作動状態において反射状態となり得る。一部実施形態では、印加電圧の導入が画素を駆動させて状態を変化させることができる。他の一部実施形態では、印加電荷が画素を駆動させて状態を変化させることができる。

図１の画素アレイの図示されている部分は、二つの隣接干渉変調器１２を含む。（図示されるような）左側のＩＭＯＤ１２では、可動反射層１４が、光学積層体１６（部分反射層を含む）から所定の距離の緩和位置にあるものとして示されている。左側のＩＭＯＤ１２にわたって印加された電圧Ｖ０は、可動反射層１４の作動を生じさせるには不十分である。右側のＩＭＯＤ１２では、可動反射層１４が、光学積層体１６の近くの又はこれに隣接した作動位置にあるものとして示されている。右側のＩＭＯＤ１２にわたって印加された電圧Ｖｂｉａｓは、可動反射層１４を作動位置に維持するのに十分である。

図１では、画素１２の反射性は、画素１２に入射する光を示す矢印１３及び左側１２の画素から反射する光１５で一般的に示されている。詳細には図示されていないが、画素１２に入射する光１３の大部分は、透明基板２０を透過して光学積層体１６に向かうことを当業者は理解されたい。光学積層体１６に入射する光の一部は、光学積層体１６の部分反射層を透過し、一部は反射されて戻されて透明基板２０を介する。光学積層体１６を透過する光１３の一部は、可動反射層１４において反射されて、透明基板２０に向けて（また、これを介するように）戻される。光学積層体１６の部分反射層から反射された光と、可動反射層１４から反射された光との間の干渉（強め合う又は弱め合う）が、画素１２から反射される光１５の波長を決める。

光学積層体１６は、単一の層又は複数の層を含み得る。その層は、電極層と、部分反射及び部分透過層と、透明誘電体層のうちひとつ以上を含み得る。一部実施形態では、光学積層体１６は導電性であり、部分透明且つ部分反射性であり、例えば透明基板２０上に上記層のうち一つ以上を堆積させることによって製造可能である。電極層は、多様な物質製、例えば多様な金属（例えばインジウム錫酸化物（ＩＴＯ，ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ））製であり得る。部分反射層は、例えば、多様な金属（例えばクロム（Ｃｒ））、半導体、誘電体等の部分反射性である多様な物質製であり得る。部分反射層は、一層以上の物質層で形成可能であり、その各層は、単一の物質又は複数物質の組み合わせで形成可能である。一部実施形態では、光学積層体１６は、光学吸収体及び電気導体の両方として機能する金属又は半導体の単一の半透明な厚さを有し得る一方、他のより導電性の層又は部分（例えば光学積層体１６の部分、又はＩＭＯＤの他の構造の部分）が、ＩＭＯＤ画素間に信号をバス伝送するのに役立つ。また、光学積層体１６は、一つ以上の導電層又は導電性／光吸収性層を覆う一つ以上の絶縁層又は誘電体層も含み得る。

一部実施形態では、光学積層体１６の層は、平行なストリップにパターニングされ得て、後述のようなディスプレイデバイスの行電極を形成し得る。当業者に理解されるように、“パターニング”との用語は本願において、マスキング及びエッチングプロセスを称するものとして用いられる。一部実施形態では、例えばアルミニウム（Ａｌ）等の高導電性反射物質が、可動反射層１４用に使用され得て、それらのストリップがディスプレイデバイスの列電極を形成し得る。可動反射層１４は、堆積金属層（一層又は複数層）の一組の平行ストリップ（光学積層体１６の行電極と直交する）として形成可能であり、ポスト１８の頂部に堆積させた列と、ポスト１８間に堆積された介在犠牲物質とを形成する。犠牲物質がエッチング除去されると、可動反射層１４と光学積層体１６との間に画定されたギャップ１９又は光学キャビティが形成され得る。一部実施形態では、ポスト１８間の間隔は略１〜１０００μｍであり、ギャップ１９が１００００オングストローム（Å）以下となり得る。

一部実施形態では、ＩＭＯＤの各画素は本質的に、作動状態であろうと緩和状態であろうと、固定反射層及び可動反射層によって形成されたキャパシタである。電圧が印加されないと、図１の左側の画素１２に示されるように、可動反射層１４は、機械的に緩和された状態のままであり、可動反射層１４と光学積層体１６との間にギャップ１９を有する。しかしながら、電位差（電圧）が選択された行及び列のうち少なくとも一つに印加されると、対応する画素における行電極及び列電極の交点に形成されたキャパシタが帯電して、静電力が電極を互いに引き寄せる。印加電圧が閾値を超えると、可動反射層１４が変形して、光学積層体の近くに又はその逆方向に動くことができる。光学積層体１６内部の誘電体層（図示せず）は、短絡を防止して、図１の右側の作動画素１２に示されるように、層１４と１６との間の離隔距離を制御することができる。挙動は、印加電位差の極性に関係なく同じである。アレイ中の一組の画素を、場合によって“行”又は“列”と称することができるが、当業者は、一方の方向を“行”と称し、他方の方向を“列”と称することが任意のものであると理解するものである。言い換えると、向きによっては、行が列と見なされて、列が行と見なされる。更に、ディスプレイ画素は、直交する行及び列において均等に配置可能であり（“アレイ”）、又は、例えば互いに特定の位置的なずれを有する非線形な構成で配置され得る（“モザイク”）。“アレイ”及び“モザイク”との用語は、いずれの構成でも称され得る。従って、ディスプレイが“アレイ”又は“モザイク”を含むとして称されても、素子自体は互いに直交に配置されたり、均等な分布で配置されたりする必要ななく、いずれの場合でも、非対称な形状及び不均一に分布した素子を有する配置を含み得る。

図２は、３×３の干渉変調器ディスプレイを組み込んだ電子デバイスを示すシステムブロック図の例を示す。電子デバイスは、一つ以上のソフトウェアモジュールを実行するように構成可能なプロセッサ２１を含む。オペレーティングシステムを実行することに加えて、プロセッサ２１は、ウェブブラウザ、電話アプリケーション、電子メールプログラム、又は他のソフトウェアアプリケーション等の一つ以上のソフトウェアアプリケーションを実行するように構成され得る。

プロセッサ２１は、アレイドライバ２２と通信するように構成され得る。アレイドライバ２２は、例えばディスプレイアレイ又はパネル３０に信号を提供する行ドライバ回路２４及び列ドライバ回路２６を含み得る。図１に示されるＩＭＯＤディスプレイデバイスの断面が図２の線１−１によって示される。図２は、明確性のため３×３のアレイのＩＭＯＤを示すが、ディスプレイアレイ３０は、非常に多数のＩＭＯＤを含み得て、列と行とで異なる数のＩＭＯＤを含み得て、又はその逆も同様である。

図３は、図１の干渉変調器について、可動反射層の位置対印加電圧を示す図の一例を示す。ＭＥＭＳ干渉変調器について、行／列（つまり、共通／セグメント）の書き込み手順は、図３に示されるようなデバイスのヒステリシス特性を利用し得る。例えば、干渉変調器は、例示的な一実施形態では、略１０ボルトの電位差を用いて、可動反射層又はミラーが、緩和状態から作動状態に変化するようにし得る。電圧がこの値から減少しても、可動反射層はそのままの状態を維持し、電圧が、この例では１０ボルト以下に低下しても、電圧が２ボルト以下に低下するまでは、可動反射層が完全に緩和しない。従って、図３に示されるように、この例では、略３から７ボルトの電圧範囲が存在し、その範囲内では、デバイスが緩和状態又は作動状態のいずれかで安定である印加電圧のウィンドウが存在する。これは、本願において、“ヒステリシスウィンドウ”又は“安定ウィンドウ”と称される。図３のヒステリシス特性を有するディスプレイアレイ３０に対して、行／列の書き込み手順は、一つ以上の行を一度にアドレスするように設計可能であり、所定の行のアドレス中において、そのアドレスされた行中の作動される画素が、この例では、略１０ボルトの電位差を受ける一方、緩和される画素が、ゼロボルト近くの電圧差を受けるようになる。アドレス後には、画素が、この例では略５ボルトの安定状態又はバイアス電圧差を受けて、以前のストローブ状態のままとなる。この例では、アドレス後において、各画素は、略３〜７ボルトの“安定ウィンドウ”内の電位差を見る。このヒステリシス特性は、例えば図１に示される画素の設計が、同じ印加電圧条件下において作動又は緩和のいずれかの既存状態で安定なままであることを可能にする。各ＩＭＯＤ画素は本質的に、作動状態であろうと緩和状態であろうと、固定反射層及び可動反射層によって形成されたキャパシタであるので、この安定状態は、電力を実質的に消費したり失ったりせずにヒステリシスウィンドウ内の安定電圧で保持可能である。更に、印加電圧（電位）が実質的に固定されたままであると、本質的にはＩＭＯＤ画素内にほとんど又は全く電流が流れない。

一部実施形態では、所定の行内の画素の状態に対する所望の変化（存在する場合）に応じて、一組の列電極に沿った“セグメント”電圧としてのデータ信号を印加することによって、画像のフレームを生成することができる。そして、アレイの各行を、フレームが一つの行において一度に書き込まれるようにアドレスすることができる。所望のデータを第一の行の画素に書き込むため、第一の行内の画素の所望の状態に対応するセグメント電圧を列電極に印加することができて、特定の“共通”電圧又は信号としての第一の行パルスを、第一の行電極に印加することができる。そして、一組のセグメント電圧を、第二の行の画素の状態に対する所望の変化（存在する場合）に対応するように、変化させることができて、第二の共通電圧を第二の行電極に印加することができる。一部実施形態では、第一の行内の画素は、列電極に沿って印加されるセグメント電圧の変化によって影響を受けず、第一の共通電圧の行パルスの間において、設定された状態のままである。このプロセスを、全ての組の行、又は列に対して逐次的に繰り返して、画像フレームを形成することができる。このプロセスを一秒当たり所望の数のフレームで連続的に繰り返すことによって、新たな画像データでフレームをリフレッシュ及び／又はアップデートすることができる。

各画素にわたって印加されるセグメント信号及び共通信号の組み合わせ（つまり、各画素にわたる電位差）は、各画素の結果としての状態を決める。図４は、多様な共通電圧及びセグメント電圧を印加した場合の干渉変調器の多様な状態を示す表の一例を示す。当業者には理解されるように、“セグメント”電圧は、列電極又は行電極の一方に印加可能であり、“共通”電圧は、列電圧又は行電圧の他方に印加可能である。

図４に示されるように（及び図５Ｂのタイミング図に示されるように）、リリース電圧ＶＣＲＥＬが共通ラインに沿って印加されると、セグメントラインに沿って印加される電圧（つまり、高セグメント電圧ＶＳＨ及び低セグメント電圧ＶＳＬ）に関わらず、その共通ラインに沿った全ての干渉変調器素子が緩和状態（リリース状態、非作動状態とも称される）にされる。特に、リリース電圧ＶＣＲＥＬが共通ラインに沿って印加されると、高セグメント電圧ＶＳＨ及び低セグメント電圧ＶＳＬがその画素に対応するセグメントラインに沿って印加された際にいずれも、変調器画素にわたる電位差（画素電圧とも称される）が、緩和ウィンドウ内に存在する。

例えば高保持電圧ＶＣＨＯＬＤ＿Ｈ又は低保持電圧ＶＣＨＯＬＤ＿Ｌ等の保持電圧が共通ラインに印加されると、干渉変調器の状態が一定のままとなる。例えば、緩和ＩＭＯＤは緩和位置のままであり、作動ＩＭＯＤは作動位置のままである。保持電圧は、高セグメント電圧ＶＳＨ及び低セグメント電圧ＶＳＬが対応するセグメントラインに沿って印加された場合にいずれも画素電圧が安定ウィンドウ内に留まるように選択され得る。従って、セグメント電圧のふり幅（つまり、高セグメント電圧ＶＳＨと低セグメント電圧ＶＳＬとの間の差）は、正又は負の安定ウィンドウのいずれの幅以下である。

アドレス又は作動電圧（例えば高アドレス電圧ＶＣＡＤＤ＿Ｈや低アドレス電圧ＶＣＡＤＤ＿Ｌ等）が共通ラインに印加されると、個々のセグメントラインに沿ったセグメント電圧の印加によって、そのラインに沿った変調器にデータを選択的に書き込むことができる。セグメント電圧は、作動が印加されるセグメント電圧に依存するように選択され得る。アドレス電圧を共通ラインに沿って印加すると、一つのセグメント電圧の印加が、安定ウィンドウ内の画素電圧を生じさせて、画素を非作動のままにする。対照的に、他のセグメント電圧の印加は、安定ウィンドウを超えた画素電圧を生じさせて、画素を作動させる。作動を生じさせる具体的なセグメント電圧は、どのようなアドレス電圧を用いるかに応じて変化し得る。一部実施形態では、高アドレス電圧ＶＣＡＤＤ＿Ｈを共通ラインに沿って印加する場合、高セグメント電圧ＶＳＨの印加は、変調器がその現状の位置に留まるようにする一方、低セグメント電圧ＶＳＬの印加が、変調器の作動を生じさせることができる。当然の結果として、セグメント電圧の影響は、低アドレス電圧ＶＣＡＤＤ＿Ｌを印加する場合には逆となり得て、高セグメント電圧ＶＳＨが変調器の作動を生じさせて、低セグメント電圧ＶＳＬは、変調器の状態に対して影響しない（つまり安定なままである）。

一部実施形態では、変調器にわたって同じ極性の電位差を生じさせる保持電圧、アドレス電圧、及びセグメント電圧が用いられ得る。他の一部実施形態では、変調器の電位差の極性を時々交互に入れ替える信号を用いることができる。変調器にわたる極性の交互入れ替え（つまり、書き込み手順の極性の交互入れ替え）は、単一極性の書き込み動作を繰り返した後に生じ得る電荷蓄積を低減又は抑止し得る。

図５Ａは、図２の３×３の干渉変調器ディスプレイにおけるディスプレイデータのフレームを示す図の例を示す。図５Ｂは、図５Ａに示されるディスプレイデータのフレームを書き込むのに使用可能な共通信号及びセグメント信号に対するタイミング図の例を示す。信号は、図２のアレイと同様の３×３のアレイに印加可能であり、最終的には、図５Ａに示されるライン時間６０ｅのディスプレイ配置を生じさせる。図５Ａの作動変調器は暗状態であり、つまり、反射光の実質的部分が可視スペクトル外であり、例えば視聴者に暗い見た目をもたらす。図５Ａに示されるフレームの書き込みの前において、画素はあらゆる状態であり得るが、図５Ｂのタイミング図に示される書き込み手順は、各変調器がリリースされていて、第一のライン時間６０ａの前においては非作動状態であることを前提としている。

第一のライン時間６０ａにおいて、リリース電圧７０が共通ライン１に印加され、共通ライン２に印加された電圧が高保持電圧７２から始まり、リリース電圧７０に移り、低保持電圧７６が共通ライン３に沿って印加される。従って、共通ライン１に沿った変調器（共通１，セグメント１）、（１，２）及び（１，３）は、第一のライン時間６０ａの期間に対して緩和又は非作動状態のままであり、共通ライン２に沿った変調器（２，１）、（２，２）及び（２，３）は緩和状態に移り、共通ライン３に沿った変調器（３，１）、（３，２）及び（３，３）は以前の状態のままである。図４を参照すると、セグメントライン１、２及び３に沿って印加されるセグメント電圧は、干渉変調器の状態に影響しない。何故ならば共通ライン１、２又は３が、ライン時間６０ａ中に作動を生じさせる電圧レベル（つまり、ＶＣＲＥＬ−緩和、ＶＣＨＯＬＤ＿Ｌ−安定）を受けていないからである。

第二のライン時間６０ｂの間において、共通ライン１に対する電圧は高保持電圧７２に動き、共通ライン１に沿った全ての変調器が、印加されるセグメント電圧に関わらず緩和状態のままとなる。何故ならば、アドレス又は作動電圧が共通ライン１に印加されていなかったからである。共通ライン２に沿った変調器は、リリース電圧７０の印加に起因して緩和状態のままであり、共通ライン３に沿った電圧がリリース電圧７０に移ると、共通ライン３に沿った変調器（３，１）、（３，２）及び（３，３）が緩和する。

第三のライン時間６０ｃの間において、共通ライン１に対して高アドレス電圧７４を印加することによって、共通ライン１がアドレスされる。このアドレス電圧の印加中においてセグメントライン１及び２に沿って低セグメント電圧６４が印加されているので、変調器（１，１）及び（１，２）にわたる画素電圧は、変調器の正の安定ウィンドウの上限よりも大きく（つまり、電圧差が所定の閾値を超える）、変調器（１，１）及び（１，２）が作動される。逆に、高セグメント電圧６２がセグメントライン３に沿って印加されるので、変調器（１，３）にわたる画素電圧は、変調器（１，１）及び（１，２）の画素電圧以下であり、変調器の正の安定ウィンドウ内に留まるので、変調器（１，３）が緩和したままである。また、ライン時間６０ｃの間において、共通ライン２に沿った電圧が低保持電圧７６に低下し、共通ライン３に沿った電圧がリリース電圧７０のままであり、共通ライン２及び３に沿った変調器を緩和位置のままとする。

第四のライン時間６０ｄの間において、共通ライン１に対する電圧は高保持電圧７２に戻り、共通ライン１に沿った変調器を個々のアドレスされた状態のままにする。共通ライン２に対する電圧は低アドレス電圧７８に低下する。高セグメント電圧６２がセグメントライン２に沿って印加されるので、変調器（２，２）にわたる画素電圧は、変調器の負の安定ウィンドウの下限以下であり、変調器（２，２）を作動させる。逆に、低セグメント電圧６４がセグメントライン１及び３に沿って印加されるので、変調器（２，１）及び（２，３）は、緩和位置のままである。共通ライン３に対する電圧は高保持電圧７２に増大し、共通ライン３に沿った変調器を緩和状態のままにする。

最後に、第五のライン時間６０ｅの間において、共通ライン１に対する電圧は高保持電圧７２のままであり、共通ライン２に対する電圧は低保持電圧７６のままであり、共通ライン１及び２に沿った変調器を個々のアドレスされた状態のままにする。共通ライン３に対する電圧は高アドレス電圧７４に増大して、共通ライン３に沿った変調器をアドレスする。低セグメント電圧６４がセグメントライン２及び３に印加されるので、変調器（３，２）及び（３，３）が作動する一方、セグメントライン１に沿って印加される高セグメント電圧６２が、変調器（３，１）を緩和位置のままにさせる。従って、第五のライン時間６０ｅの終わりにおいて、３×３の画素アレイは図５Ａに示される状態にあり、他の共通ライン（図示せず）に沿った変調器がアドレスされている際に生じ得るセグメント電圧の変動に関係なく、保持電圧が共通ラインに沿って印加されている限りは、その状態を保つ。

図５Ｂに示されるタイミング図において、所定の書き込み手順（つまりライン時間６０ａ〜６０ｅ）は、高保持電圧及びアドレス電圧、又は、低保持電圧及びアドレス電圧のいずれかの使用を含み得る。書き込み手順が所定の共通ラインに対して完了すると（また、共通電圧が、作動電圧と同じ極性を有する保持電圧に設定されると）、画素電圧は所定の安定ウィンドウ内に留まり、リリース電圧がその共通ラインに印加されるまでは、緩和ウィンドウを通り過ぎない。更に、各変調器が、変調器をアドレスする前の書き込み手順の一部としてリリースされるので、リリース時間ではなくて、変調器の作動時間が、ライン時間を決定し得る。特に、変調器のリリース時間が作動時間よりも長い実施形態では、図５Ｂに示されるように、リリース電圧が単一のライン時間よりも長く印加され得る。他の一部実施形態では、共通ライン又はセグメントラインに沿って印加される電圧が、異なる変調器（例えば異なる色の変調器）の作動電圧及びリリース電圧の変動を考慮して変化し得る。

上述の原理に従って動作する干渉変調器の構造の詳細は多様なものであり得る。例えば、図６Ａ〜図６Ｅは、可動反射層１４及びその支持構造を含む干渉変調器の多様な実施形態の断面の例を示す。図６Ａは、図１の干渉変調器ディスプレイの部分断面の例を示し、金属物質のストリップ、つまり可動反射層１４が、基板２０から直交して延伸している支持体１８の上に堆積されている。図６Ｂでは、各ＩＭＯＤの可動反射層１４が略正方形又は矩形の形状であり、テザー３２上でコーナーにおいて又はその付近において支持体に取り付けられる。図６Ｃでは、可動反射層１４は略正方形又は矩形の形状であり、変形可能層３４（フレキシブル金属を含み得る）から懸架されている。変形可能層３４は、可動反射層１４の周囲付近において基板２０に直接又は間接に取り付けされる。こうした接続部を本願では支持ポストと称する。図６Ｃに示される実施形態は、可動反射層１４の光学的機能をその機械的機能から分離することに起因する追加の利点を有するが、これは変形可能層３４によって達成される。この分離は、反射層１４に対して用いられる構造設計及び物質と、変形可能層３４に対して用いられる構造設計及び物質を互いに独立的に最適化することを可能にする。

図６Ｄは、ＩＭＯＤの他の例を示し、可動反射層１４が、反射副層１４ａを含む。可動反射層１４は、支持構造（例えば支持ポスト１８）上に存在する。支持ポスト１８は、下方の静止電極（つまり、図示されるＩＭＯＤの光学積層体１６の一部）からの可動反射層１４の離隔を提供して、例えば可動反射層１４が緩和位置にある際に、ギャップ１９が、可動反射層１４と光学積層体１６との間に形成される。また、可動反射層１４は、電極として機能するように構成可能な導電層１４ｃと、支持層１４ｂも含み得る。この例では、導電層１４ｃが、基板２０の反対側の支持層１４ｂの一方の面上に配置されていて、反射副層１４が、基板２０側の支持層１４ｂの他方の面上に配置されている。一部実施形態では、反射副層１４ａが導電性であり、支持層１４ｂと光学積層体１６との間に配置され得る。支持層１４ｂは、誘電体（例えば、酸窒化シリコン（ＳｉＯＮ）や、二酸化シリコン（ＳｉＯ２））の一層以上の層を含み得る。一部実施形態では、支持層１４ｂは、複数層の積層体であり得て、例えば、ＳｉＯ２／ＳｉＯＮ／ＳｉＯ２三重層積層体などであり得る。反射副層１４ａ及び導電層１４ｃのいずれか一方又は双方は、略０．５％の銅（Ｃｕ）を有するアルミニウム（Ａｌ）合金や、他の反射性金属物質を含み得る。誘電体支持層１４ｂの上下に導電層１４ａ、１４ｃを採用することは、応力のバランスをとり、導電性を増強させることができる。一部実施形態では、反射副層１４ａ及び導電層１４ｃは、例えば可動反射層１４内部に特定の応力プロファイルを達成する等の多様な設計目的に対して異なる物質で形成可能である。

図６Ｄに示されるように、一部実施形態では、ブラックマスク構造２３も含まれ得る。ブラックマスク構造２３は光学的に不活性な領域（例えば画素の間やポスト１８の下）に形成されて、環境光又は迷光を吸収し得る。また、ブラックマスク構造２３は、光がディスプレイの不活性部分から反射したり又はそこを透過したりすることを抑制することによって、ディスプレイデバイスの光学性能を改善して、コントラスト比を増大させることができる。更に、ブラックマスク構造２３は、導電性であり得て、電気バス層として機能するように構成可能である。一部実施形態では、行電極をブラックマスク構造に接続して、接続された行電極の抵抗を低下させることができる。ブラックマスク構造２３は、堆積及びパターニング法を含む多様な方法を用いて形成可能である。ブラックマスク構造２３は一層又は複数の層を含み得る。例えば、一部実施形態では、ブラックマスク構造２３は、光学吸収体として機能するモリブデンクロム（ＭｏＣｒ）層と、或る層と、反射体及びバス層として機能するアルミニウム合金層とを含み、それぞれの厚さの範囲は、略３０〜８０Å、５００〜１０００Å、５００〜６０００Å、である。一層又は複数の層は、フォトリソグラフィ、乾式エッチングを含む多様な方法を用いてパターニング可能であり、例えば、ＭｏＣｒ層及びＳｉＯ２層に対しては四フッ化炭素（ＣＦ４）及び／又は酸素（Ｏ２）が使用され、アルミニウム合金層に対しては塩素（Ｃｌ２）及び／又は三塩化ホウ素（ＢＣｌ３）が使用される。一部実施形態では、ブラックマスク２３は、エタロン、又は干渉積層体構造であり得る。このような干渉積層体ブラックマスク構造２３においては、導電性吸収体を用いて、各行又は列の光学積層体１６内の下方の静止電極間に信号を伝達又はバス伝送させることができる。一部実施形態では、スペーサ層３５が、吸収体層１６ａをブラックマスク２３の導電層から一般的に電気的に絶縁する機能を果たし得る。

図６Ｅは、ＩＭＯＤの他の例を示し、可動反射層１４が自己支持となっている。図６Ｄとは対照的に、図６Ｅの実施形態は、支持ポスト１８を含まない。代わりに、可動反射層１４が複数箇所において下方の光学積層体１６と接触して、可動反射層１４の曲率が、十分な支持を提供して、干渉変調器にわたる電圧が作動を生じさせるには不十分である際に、可動反射層１４が、図６Ｅの非作動位置に戻る。光学積層体１６は、複数の異なる層を含み得るが、明確性のため、この図では、光学吸収体１６ａ及び誘電体１６ｂを含むものとして示されている。一部実施形態では、光学吸収体１６ａは、固定電極及び部分反射層の両方として機能し得る。

図６Ａ〜図６Ｅに示されるような実施形態では、ＩＭＯＤが直視型デバイスとして機能して、画像は透明基板２０の前方から、つまり変調器が形成されている面の反対側から視られる。このような実施形態では、デバイスの後方部分（つまり、可動反射層１４の後方のディスプレイデバイスの部分であり、例えば、図６Ｃに示される変形可能層３４を含む）を、ディスプレイデバイスの画像の質に作用したり悪影響を与えたりせずに構成及び動作させることができる。何故ならば、反射層１４がデバイスのこれらの部分を光学的に遮蔽するからである。例えば、一部実施形態では、バス構造（図示せず）を可動反射層１４の後方に含ませることができて、変調器の光学特性を変調器の電気機械特性（例えば電圧アドレスやそのようなアドレスの結果としての移動）と分離することができる。また、図６Ａ〜図６Ｅの実施形態は、例えばパターニング等の処理を単純化し得る。

図７は、干渉変調器の製造プロセス８０を示す流れ図の例を示し、図８Ａ〜図８Ｅは、このような製造プロセス８０の対応する段階の断面概略図の例を示す。一部実施形態では、製造プロセス８０を実施して、電気機械システムデバイス、例えば図１及び図６に示される一般的なタイプの干渉変調器を製造することができる。電気機械システムデバイスの製造は、図７に示されていない他のブロックも含み得る。図１、図６及び図７を参照すると、プロセス８０は、基板２０上に光学積層体１６を形成するブロック８２で開始する。図８Ａは、基板２０上に形成されたこのような光学積層体１６を示す。基板２０は、例えばガラスやプラスチック等の透明基板であり得て、また、フレキシブルであるか又は比較的硬くて曲がらないものであり得て、また、例えば光学積層体１６の効率的な形成を促進するためのクリーニング等の前処理プロセスを受けたものであり得る。上述のように、光学積層体１６は、導電性、部分透明且つ部分反射性であり得て、また、例えば透明基板２０上に所望の特性を有する一層以上の層を堆積させることによって形成され得る。図８Ａでは、光学積層体１６が、副層１６ａ及び１６ｂを有する多層構造を含むが、他の一部実施形態ではこれよりも多い又は少ない副層が含まれ得る。一部実施形態では、副層１６ａ及び１６ｂの一つが光学吸収性及び導電性の両方を備えて形成可能であり、例えば、導体／吸収体の組み合わさった副層１６ａとなる。また、副層１６ａ及び１６ｂの一つ以上が、平行なストリップにパターニングされ得て、ディスプレイデバイスの行電極を形成し得る。このようなパターニングは、マスキング及びエッチングプロセスや、当該分野において既知の他の適切なプロセスによって実行可能である。一部実施形態では、副層１６ａ及び１６ｂの一つが、絶縁層又は誘電体層であり得て、例えば、一層以上の金属層（例えば、一層以上の反射及び／又は導電層）の上に堆積された副層１６ｂである。また、光学積層体１６を、ディスプレイの行を形成する個々の平行ストリップにパターニングすることができる。図８Ａ〜図８Ｅは縮尺通りではなくなり得る点に留意されたい。例えば、一部実施形態では、光学積層体の副層の一つ（光吸収層）が非常に薄くなり得るが、図８Ａ〜図８Ｅでは、副層１６ａ及び１６ｂはやや厚く示されている。

プロセス８０は、光学積層体１６の上に犠牲層２５を形成するブロック８４へと続く。犠牲層２５は、後で除去されて（例えばブロック９０で）、キャビティ１９を形成するので、犠牲層２５は、図１に示される結果物の干渉変調器１２には示されていない。図８Ｂは、光学積層体１６の上に形成された犠牲層２５を含む製造途中のデバイスを示す。光学積層体１６上への犠牲層２５の形成は、例えばモリブデン（Ｍｏ）やアモルファスシリコン（ａ‐Ｓｉ）等の二フッ化キセノン（ＸｅＦ２）エッチング可能物質を、所望のサイズを有するギャップ又はキャビティ１９（図１及び図８Ｅを参照）を後の除去後に提供するように選択された厚さで堆積させることを含み得る。犠牲物質の堆積は、例えばスパッタリング等の物理気相堆積（ＰＶＤ，ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、プラズマ増強化学気相堆積（ＰＥＣＶＤ，ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、熱化学気相堆積（熱ＣＶＤ）や、スピンコーティング等の堆積法を用いて行われ得る。

プロセス８０は、支持構造（例えば図１、図６及び図８Ｃに示されるポスト１８）を形成するブロック８６へと続く。ポスト１８の形成は、犠牲層２５をパターニングして、支持構造アパーチャを形成し、例えばＰＶＤ、ＰＥＣＶＤ、熱ＣＶＤ又はスピンコーティング等の堆積法を用いて、そのアパーチャ内に物質（例えば、ポリマー、又は無機物質（例えば酸化シリコン））を堆積させて、ポスト１８を形成することを含み得る。一部実施形態では、犠牲層内に形成された支持構造アパーチャが、犠牲層２５及び光学積層体１６を貫通して下方の基板２０まで延伸し得て、図６Ａに示されるようにポスト１８の下端が基板２０に接触する。代わりに、図８Ｃに示されるように、犠牲層２５内に形成されたアパーチャは、犠牲層２５を貫通して延伸するが、光学積層体１６は貫通しない。例えば、図８Ｅは、光学積層体１６の上面と接触している支持ポスト１８の下端を示す。ポスト１８又は他の支持構造は、犠牲層２５の上に支持構造物質の層を堆積させて、犠牲層２５内のアパーチャから離れた位置の支持構造物質の一部をパターニングすることによって、形成され得る。支持構造は、図８Ｃに示されるようにアパーチャ内部に位置し得るが、犠牲層２５の一部の上に少なくとも部分的に延伸し得る。上述のように、犠牲層２５及び／又は支持ポスト１８のパターニングは、パターニング及びエッチングプロセスによって実行可能であるが、代わりのエッチング法でも実行可能である。

プロセス８０は、例えば図１、図６及び図８Ｄに示される可動反射層１４等の可動反射層又は膜を形成するブロック８８へと続く。可動反射層１４は、一以上の堆積ステップ（例えば反射層（例えばアルミニウム反射層、アルミニウム合金反射層又は他の反射層）の堆積を含む）を、一以上のパターニングステップ、マスキングステップ及び／又はエッチングステップと共に採用することによって形成され得る。可動反射層１４は、導電性であり得て、導電層と称され得る。一部実施形態では、可動反射層１４は、図８Ｄに示されるような複数の副層１４ａ、１４ｂ及び１４ｃを含み得る。一部実施形態では、副層１４ａ及び１４ｃ等の副層のうち一つ以上が、その光学特性に対して選択された高反射副層を含み得て、他の副層１４ｂは、その機械特性に対して選択された機械副層を含み得る。犠牲層２５が、ブロック８８で形成された製造途中の干渉変調器に依然として存在しているので、可動反射層１４は典型的にはこの段階で可動しない。犠牲層２５を含む製造途中のＩＭＯＤは、本願において、“リリースされていない”ＩＭＯＤとも称され得る。図１に関して上述したように、可動反射層１４は、ディスプレイの列を形成する個々の平行ストリップにパターニングされ得る。

プロセス８０は、キャビティ（例えば図１、図６及び図８Ｅに示されるキャビティ１９）を形成するブロック９０へと続く。キャビティ１９は、犠牲物質２５（ブロック８４において堆積された）をエッチング剤に晒すことによって形成され得る。例えば、ＭｏやアモルファスＳｉ等のエッチング可能犠牲物質を、乾式化学エッチングによって除去することができ、例えば、所定の量の物質（典型的には、キャビティ１９を取り囲む構造に対して選択的に除去される）を除去するのに有効な期間にわたって固体ＸｅＦ２由来の蒸気等のガス状又は蒸気のエッチング剤に犠牲層２５を晒すことによって除去する。例えば湿式エッチング及び／又はプラズマエッチング等の他のエッチング法も使用可能である。犠牲層２５がブロック９０の間に除去されるので、可動反射層１４は典型的にはこの段階の後に可動する。犠牲物質２５の除去の後において、結果物の完成した又は製造途中のＩＭＯＤが、本願において“リリースされた”ＩＭＯＤと称され得る。

上述の干渉変調器は、緩和状態及び作動状態の二つの状態を有する双安定性ディスプレイ素子である。以下の説明は、アナログ干渉変調器に関する。例えば、アナログ干渉変調器の一実施形態では、単一の干渉変調器が、赤色、緑色、青色、黒色及び白色を反射することができる。一部実施形態では、アナログ干渉変調器は、印加電圧に応じて、光の或る波長範囲内のあらゆる光を反射することができる。更に、アナログ干渉変調器の光学積層体は、上述の双安定性ディスプレイ素子とは異なり得る。こうした差は異なる光学的結果を生じさせ得る。例えば、上述の双安定性素子の一部実施形態では、閉状態（作動状態）は、双安定性素子を暗い（例えば黒色）の反射状態にする。一部実施形態では、アナログ干渉変調器は、電極が双安定性素子の閉状態と同様の位置にある際に、白色光を反射する。

三端子電気機械デバイス（例えば干渉変調器）は、上部電極と下部電極との間のギャップ内に配置された可動性の中間電極を含み得る。一方法では、三端子デバイスは、スイッチ又は直列キャパシタを用いて、中部電極上に電荷を提供することができる。そして、電圧を上部電極と下部電極とにわたって印加すると、帯電した中間電極が、上部電極と下部電極との間に結果として生じた電場と相互作用することができる。結果として、帯電した中間電極を、印加電圧によって生じた電場に基づいて、移動又は変位させることができる。しかしながら、このようにしてスイッチ及びキャパシタを用いて中間電極上に電荷を提供することは、中間電極の寄生ローディングにつながり得る。外部回路に電気的に接続されておらず、従って電気的に絶縁された電荷中性中間電極上に電荷を提供することが有用となり得るが、電荷中性中間電極は、通常、上部電極と下部電極との間に印加された電場に応答しない。従って、正味ゼロの電荷で電気的に絶縁された中間電極を動かして、それが電気コンタクト（又は電極）に接触することによって、中間電極に電荷を与えるためのデバイス及び方法が有用である。電荷を受け取った後に中間電極をリリースするデバイス及び方法も有用である。

図９は、アナログ干渉変調器の電荷中性電極を作動及び較正するための一方法を示すフローチャートの一例を示す。方法９００は、電気的に絶縁された電荷中性中間電極が提供されるブロック９５１で開始する。電気的に絶縁された中間電極は、例えばデバイスに最初に電源が入れられた際の帯電及び／又は較正の前において、又は漏れ若しくは意図的な電荷消失プロセスの結果として電荷が枯渇した後において、電荷中性であり得る。本方法は、中間電極を作動させるブロック９５２に続き、電気力を用いて中間電極を他の電極に向けて移動させる。電荷中性である際に中間電極を作動させるデバイス及び方法については、例えば図１２〜図２０を参照して後述する。方法９００は、電荷が中間電極に与えられるブロック９５３に続く。図２１〜図２５は、このような中間電極上に電荷を印加ためのシステム及び方法のいくつかの一般的な実施形態を説明する。具体的には、上部電極との接触によって中間電極を帯電させるためのデバイス及び方法が、図２１〜図２３を参照して説明され、絶縁されて接地された相補電極との接触によって中間電極を帯電させるためのデバイス及び方法が、図２２及び図２４〜図２５を参照して説明される。一部実施形態では、電荷中性の中間電極は、図２６〜図３０を参照して説明されるように、スイッチ構成を用いて帯電し得て、一方、他の実施形態では、中間電極は、図３４〜図３８を参照して説明されるように、スイッチ無しの構成を用いて帯電し得る。

方法９００は、中間電極に印加された電荷を、中間電極に作用する特定の機械的ばね力を考慮するように較正するブロック９５４を含む。スイッチ構成を用いて電荷を較正するための特定のデバイス及び方法が、図３１〜図３３を参照して説明される。また、スイッチ無しの構成を用いて電荷を較正するためのデバイス及び方法の一部実施形態が、図３９〜図４１を参照して説明される。所望の電荷量で三端子デバイスのアレイにわたる複数の中間電極の各々を較正することは、全てのデバイスにわたる選択電圧の印加の際に全ての中間電極を同じ位置に確実に移動させることができる。これは、アナログ干渉変調器ディスプレイに表示される色の精度を改善するのに役立ち得る。

方法９００は、較正された中間電極を有するアナログ干渉変調器のアレイを含むディスプレイを動作させるブロック９５５に続く。一部側面では、ディスプレイを動作させることは、上部電極１００２及び下部電極１０１０（図１０を参照）によって形成されたギャップ内の多様な位置に中間電極を作動又は移動させて画像を表示することを含む。中間電極の位置は、アナログ干渉変調器画素の反射されて表示される色を決めるのに有用である。方法９００は、任意で、ブロック９５２〜ブロック９５５を繰り返すブロック９５６に続く。一部実施形態では、ブロック９５２に戻る前に、中間電極を電荷中性にする。一部実施形態では、中間電極は、ブロック９５２で作動する際に多少の電荷を保持している。

図１０は、三層又は三電極設計を有するアナログ干渉変調器１０００の断面図の一例を示す。干渉変調器１０００は、上部又は第一の電極１００２を含む。一実施形態では、電極１００２は金属製のプレートである。上部電極１００２は、補強層１００３を用いて補強され得る。一実施形態では、補強層１００３は誘電体である。補強層１００３を用いて、上部電極１００２を硬質で実質的に平坦に保ち得る。また、変調器９００は、下部又は第二の電極１０１０と、中間又は第三の電極１００６（金属を含み得る）も含み得る。三つの電極は絶縁ポスト１００４によって電気的に絶縁される。絶縁ポスト１００４は、電気力が存在しない場合に、平衡位置において、電極１００２と電極１０１０との間に中間電極１００６を保持する機能も果たす。中間電極１００６は、その上に配置された補強層１００８を有する。一実施形態では、補強層１００８は酸窒化シリコンを含む。

中間電極１００６は、上部電極１００２と下部電極１０１０との間の領域又はギャップ内で移動するように構成される。補強層１００８は、電極１００２と電極１０１０との間で移動する際に中間電極１００６の一部を比較的硬質で平坦に保つのに役立つ。一実施形態では、補強層１００８は、中間電極１００６の中心部分に配置される。この実施形態では、中間電極１００６が移動すると、中間電極１００６の側方部分が曲がることができる。図１０では、中間電極１００６は、電極が実質的に平坦である平衡位置にあるものとして示されている。中間電極１００６がこの平衡位置から離れて移動すると、中間電極１００６の側方部分が変形又は湾曲する。中間電極１００６の側方部分は、中間電極１００６を平衡位置に戻す力を印加する弾性ばね力を与える（例えば、図２６〜図３３のばね２６３４、図３４〜図４１のばね３４３４を参照）。

また、中間電極１００６は、基板１０１２を通って構造に入射する光を反射するミラーとしても機能する。一部実施形態では、基板１０１２はガラス製である。一実施形態では、下部電極１０１０は吸収性のクロム又はクロム含有層である。少なくとも部分的に透明のままであるように、吸収層は、上述のように比較的薄く作られ得る。下部電極１０１０は、その上に配置されたパッシベーション層１０１４（ここでは別個の層として具体的に示されている）を有する。一実施形態では、パッシベーション層１０１４は薄い誘電体層である。他の実施形態では、上部電極１００２は、その上に配置されたパッシベーション層を有する。一部実施形態では、パッシベーション層は薄い誘電体層である。

図１１Ａは、制御回路１１２０を備えたアナログ干渉変調器１１００の断面図の一例を示す。アナログ干渉変調器１１１０は、変調器１０００又は他の同様の設計のアナログ干渉変調器であり得る。変調器１１００は、上部電極１１０２と、中間電極１１０６と、下部電極１１１０とを含む。変調器１１００は、電極１１０２、１１０６及び１１００を他の構造から絶縁する絶縁ポスト１１０４を更に含む。変調器１１００は、上部電極１１０２の上に配置された抵抗素子１１１６を更に含む。上部電極１１０２はその上に配置された補強層１１０３を有する。一実施形態では、上部電極１１０２は金属であり、補強層１１０３は誘電体である。また、変調器１１００は、下部電極１１１０の上に配置された薄い誘電体パッシベーション層１１１４も含み、誘電体パッシベーション層１１１４が下部電極１１１０と中間電極１１０６との間に配置されるようにする。下部電極１１１０は、基板１１１２上に配置される。抵抗素子１１１６は、上部電極１１０２と中間電極１１０６との間のセパレータを提供する。中間電極１１０６を下部電極１１０２に向けて移動させると、抵抗素子１１１６が、中間電極１１０６が上部電極１１０２と接触することを防止する。一実施形態では、中間電極１１０６は、中間電極１１０６の下部に配置された絶縁層（図示せず）を含む。

また、アナログ干渉変調器１１００は制御回路１１２０も含む。制御回路１１２０は、上部電極１１０２及び下部電極１１１０にわたって電圧を印加するように構成される。電荷ポンプ回路１１１８は、電荷を中間電極１１０６に選択的に印加するように構成される。制御電圧１１２０及び電荷ポンプ回路１１１８を用いて、中間電極１１０６の作動が達成される。電荷ポンプ回路１１１８は、中間電極１１０６に電荷を与えるのに用いられる。そして、帯電した中間電極１１０６は、上部電極１１０２と下部電極１１１０との間に制御回路１１２０によって生成された電場と相互作用する。帯電した中間電極１１０６と電場との相互作用は、中間電極１１０６を電極１１０２と電極１１１０との間で動かす。

ＩＭＯＤ上に正確な量の電荷を印加ための電荷ポンプ回路１１１８として実施可能な電荷注入回路の一例が、図１１Ｂの概略図に示されている。これらの概略図では、ＩＭＯＤは可変キャパシタとして示されている。ＩＭＯＤのリセットの概略図（左）は、ＩＭＯＤをリセットするための回路構成の例を示す。この構成では、スイッチＳ３が閉じていて、ＩＭＯＤを短絡させて、ＩＭＯＤ上の電荷を散逸させる。スイッチＳ１及びＳ２は“開いていて”、電圧源Ｖｉｎ及びキャパシタＣｉｎを互いに絶縁し、またＩＭＯＤから絶縁する。Ｃｉｎのプレチャージの概略図（中央）は、スイッチＳ１が閉じていて、電圧源ＶｉｎをキャパシタＣｉｎに接続して、キャパシタＣｉｎを充電する回路構成の例を示す。スイッチＳ２は“開いていて”、キャパシタＣｉｎをＩＭＯＤから絶縁していて、スイッチＳ３は開いていて、ＩＭＯＤが最早短絡していない。電荷のサンプリング及びＩＭＯＤ上への移動の概略図（右）では、スイッチＳ１が開いていて、電圧源Ｖｉｎを回路の残りの部分から絶縁していて、スイッチＳ２が閉じていて、キャパシタＣｉｎを、ＩＭＯＤの端子１（左側の端子）に接続されたままのオペアンプの仮想接地入力に接続している。オペアンプ出力は、ＩＭＯＤの端子２にフィードバック接続される。これは、入力キャパシタＣｉｎからフィードバック経路中のキャパシタ（この場合はＩＭＯＤ）に電荷を正確に移動させる周知のスイッチトキャパシタ回路である。不完全な電荷移動をもたらす他の方法も、オペアンプ無しでスイッチを用いて実施可能である。

中間電極１１０６を、制御回路１１２０により印加される電圧を変更することによって、電極１１０２と電極１１１０との間の多様な位置に移動させることができる。例えば、制御回路１１２０によって印加される正の電圧Ｖｃは、下部電極１１１０を上部電極１１０２に対して正の電位にして、正に帯電している場合には中間電極１１０６と反発する。従って、正の電圧Ｖｃは、中間電極１１０６を上部電極１１０２に向けて移動させる。制御回路１１２０による負の電圧Ｖｃの印加は、下部電極１１１０を上部電極１１０２に対して負の電位にして、正に帯電している場合には中間電極を引き付ける。従って、不の電圧Ｖｃは、中間電極１１０６を下部電極１１１０に向けて移動させる。

スイッチ１１２２を用いて、中間電極１１０６を電荷ポンプ回路１１１８から選択的に接続又は切断することができる。当該分野で知られているスイッチ以外の方法を用いて、中間電極１１０６を電荷ポンプ回路１１１８から選択的に接続又は切断することができて、例えば、薄膜半導体、ヒューズ、アンチヒューズ等が挙げられる。

アナログ干渉変調器１１００は、中間電極１１０６が上部電極１１０２及び下部電極１１１０にわたって印加される電圧に線形比例して応答するように構成され得る。従って、中間電極１１０６の移動を制御するために用いられる電圧と、電極１１０２と電極１１１０との間の中間電極１１０６の位置との間には線形の関係性が存在する。

スイッチ１１２２を用いて中間電極１１０６に電荷を与えることは、中間電極１１０６の寄生ローディングを生じさせ得る。例えば、中間電極１１０６が完全には電気的に絶縁されていないと、中間電極１１０６に蓄積した電荷Ｑが、電極１１０２と電極１１１０との間の位置で変化し得る。このＱの変化は、電荷に対する中間電極１１０６の応答に影響し得る。中間電極１１０６が完全には電気的に絶縁されていないと、そこから上部電極１１０２及び下部電極１１１０の各々にまで取り付いた寄生キャパシタンスが存在する。また、蓄積した電荷Ｑの一部が、時間と共に、中間電極１１０６からスイッチ１１２２を通って漏れ得る。

多様なシステム及び方法を用いて、寄生キャパシタンスを考慮することができ、例えば特許文献１（“Ａｎａｌｏｇ Ｉｎｔｅｒｆｅｒｏｍｅｔｒｉｃ Ｍｏｄｕｌａｔｏｒ”との名称で２０１１年８月２日発行）に記載のものが挙げられる。例えば、変調器１１００は、中間電極１１０６と直列に且つ寄生キャパシタンス１１４０及び１１４２に並列に接続されたキャパシタを含むことによって寄生キャパシタンスを考慮するように構成され得る。従って、中間電極１１０６からスイッチ又は直列キャパシタまでの電気接続無しで、中間電極１１０６に対して電荷を与えて、次に電荷を絶縁することが有利である。このように電気的に絶縁された電極は、寄生ローディング又は電荷漏れの問題を低減することができる。

〈中性の電気的に絶縁された電極の作動〉
図１２は、中間電極に電気的に接続されたスイッチ又は直列キャパシタを用いずに二つの帯電した電極間で移動又は作動可能な中間電極を含むアナログ干渉変調器１２００の斜視図の一例を示す。図２１〜図２３を参照して以下で詳述するように、中間電極に電気的に接続されたスイッチ又は直列キャパシタを用いずに、中間電極をいずれかの帯電した電極に向けて移動させて、中間電極上に電荷を与えることができる。

変調器１２００は、上部電極１２０２と、一定のギャップｇによって上部電極１２０２から離隔された下部電極１２１０とを含む。可動中間電極又はプレート１２０６が、ギャップｇ内に配置されていて、上部電極１２０２から距離ｄ２で離隔され、下部電極１２１０から距離ｄ１で離隔され得る。中間電極１２０６は金属反射体又はミラーであり得る。中間電極１２０６がギャップｇ内に配置される際に、中間電極１２０６は電気的に絶縁可能であり、つまり、外部部品（例えばスイッチ）に電気的に接続されていない。また、中間電極１２０６は電荷中性であり、負電荷と同じ総数の正電荷を有する。一部実施形態では、電極１２０２、１２０６及び１２１０は薄膜電極である。一部側面では、例えば、薄膜上部電極１２０２の横寸法がＤであり、薄膜上部電極１２０２の厚さが、横寸法の１０分の１以下（Ｄ／１０以下）である。一部実施形態では、三つの電極の各々が、離隔距離ｄ１及びｄ２と比較して薄い厚さを有する。例えば、三つの電極の各々の厚さは、離隔距離ｄ１及びｄ２よりも一桁以上薄いものであり得る。

中間電極１２０６は、構造体又は部品（図１２に示さず）によって機械的に接続及び／又は支持され得る。しかしながら、このような構造体（又は部品）は、中間電極１２０６を電気的に絶縁したままにするように構成可能である（例えば、構造体は、中間電極１２０６を電気的に絶縁するのに有用な物質で形成され得る）。図２１、図２６及び図３４を参照して以下で詳述するように、このような構造体は、中間電極１２０６に対して復元機械力を与えて、中間電極１２０６をギャップｇ内の特定の位置に戻すばねを含み得る。

上部電極１２０２と下部電極１２１０との間に電場を印加すると、帯電していない電気的に絶縁された中間電極１２０６を、上部電極１２０２又は下部電極１２１０のいずれに向けて作動又は移動させることができる。一実施形態では、これは、上部電極１２０２及び下部電極１２１０の一方を他方と異なるサイズに構成することによって達成される。例えば、図１２に示される実施形態では、上部電極１２０２が表面積Ａ２を有する一方、下部電極１２１０が、Ａ２よりも大きい表面積Ａ１を有する。他の側面では、下部電極１２１０は、上部電極１２０２の表面積Ａ２よりも小さい表面積Ａ１を有し得る。中間電極１２０６は、下部電極１２１０の表面積よりも小さい又は略等しい表面積を有し得る。

上部電極１２０２及び下部電極１２１０にわたる電圧Ｖの印加は、二つの電極間に不均一な電場を生じさせる。変調器１２００の実施形態は、上部電極１２０２及び下部電極１２１０にわたって電圧Ｖを印加して不均一な電場を生じさせるように構成された制御回路を含み得る。

図１３は、図１２に示されるアナログ干渉変調器の構成の等価回路の例を示す。Ｃ１は、下部電極１２１０と中間電極１２０６との間のキャパシタンスを表し、Ｃ２は、上部電極１２０２と中間電極１２０６との間のキャパシタンスを表す。ΔＶ１は、下部電極１２１０と中間電極１２０６との間の電位差を表し、以下の式で与えられる：

ΔＶ２は、上部電極１２０２と中間電極１２０６との間の電位差を表し、以下の式で与えられる：

上部電極１２０２及び下部電極１２１０に電圧Ｖを印加することは、上部電極１２０２及び下部電極１２１０に対して同じ大きさを有する電荷を提供する。これらの帯電した電極のいずれかによって中間電極１２０６に働く電気力は、帯電した電極の表面積に反比例する。しかしながら、この例では、上部電極１２０２の表面積が下部電極１２１０の表面積よりも小さいので、上部電極１２０２は、下部電極１２１０よりも大きな電気力を中間電極１２０６に対して働かせる。下部電極１２１０の表面積が上部電極１２０２の表面積よりも小さい実施形態では、下部電極１２１０が、上部電極１２０２よりも大きな電気力を中間電力１２０６に対して働かせる。

中間電極１２０６に対して作用する正味の力を、キャパシタンスＣ１及びＣ２に対する平行プレート近似を用いて求めることができる。上部電極１２０２及び下部電極１２１０が静止しているので、中間電極１２０６に対する正味の電気力を以下のように近似することができる：

ここで、ε０は真空の誘電率を表し、Ａ１は下部電極１２１０の表面積を表し、Ａ２は上部電極１２０２の有効表面積を表し、ΔＶ１は下部電極１２１０と中間電極１２０６との間の電位差を表し、ΔＶ２は上部電極１２０２と下部電極１２０６との間の電位差を表し、ｄ１は中間電極１２０６と下部電極１２１０との間の距離を表し、ｄ２は中間電極１２０６と上部電極１２０２との間の距離を表す。Ａ１＝Ａ、Ａ２＝αＡ（αは面積係数）としてみると、力の式が以下のように単純化される：

従って、上部電極１２０２の表面積が下部電極１２１０の表面積よりも小さい実施形態では、異なる面積を有する電極にわたる電場の印加が、電荷中性の電気的に絶縁された中間プレート１２０６に対して正味上向きの力をもたらし、それを上部電極１２０２に向けて上方に移動させる。中間プレート１２０６は、上部電極１２０２と接触するように、又は上部電極１２０２の上の及び／又は上部電極１２０２と電気的に導通したコンタクト（例えば抵抗コンタクト）と接触するように上向きに移動するように構成される。図２３及び図２５を参照して以下で詳述するように、中間電極１２０６と上部電極１２０２との間の接触は、中間電極１２０６に対する電荷を変更することができる。

図１４は、図１２のアナログ干渉変調器の構成において、中間電極１２０６に対して作用する正味上向きの電気力が、上部電極１２０２と中間電極１２０６との間の距離ｄ２でどのように変化するのかを示すグラフの例を示す。この例では、上部電極１２０２と下部電極１２１０との間に印加される電圧Ｖは１００ボルトであり、面積係数αは０．２５であり、全ギャップ距離ｇは１０００ｎｍであり、画素サイズは５３μｍであり、この例では、２８０９μｍ２の面積Ａをもたらす。

一部実施形態では、下部電極１２１０は、上部電極１２０２の表面積Ａ１よりも小さな表面積Ａ２を有し得る。このような場合、上部電極１２０２と下部電極１２１０との間の電圧の印加は、不均一な電場と、中間電極１２０６に対する正味下向きの力とをもたらし、下部電極１２１０と接触するように中間電極１２０６を動かすことができる。本明細書中で説明されるように、これを用いて、下部電極１２１０との物理的接触によって中間電極１２０６を帯電させることができる。

上部電極１２０２及び下部電極１２１０は、電極Ｖが上部電極１２０２及び下部電極１２１０にわたって印加された際に、電気的に絶縁された電荷中性中間電極１２０６を移動させることができる電場をそれらの間に生成するように構成可能である。上部電極と中間電極との間のキャパシタンスであるＣｔｏｐと、中間電極と下部電極との間のキャパシタンスであるＣｂｏｔという二つのキャパシタの直列の組み合わせは以下のように与えられ、

ここで、ε０は自由空間の誘電率であり、εｔｏｐは上部電極と中間電極との間の頂部ギャップを占める比誘電率であり、Ａ１は上部電極の表面積であり、εｂｏｔは下部電極と中間電極との間の下部ギャップを占める比誘電率であり、ｄ２は上部電極と中間電極との間のギャップであり、ｇは上部電極と下部電極との間の総距離であり、Ａは他の下部電極及び中間電極の表面積である。電極面積及び誘電率が頂部キャパシタ部分及び底部キャパシタ部分の両方に対して同じであると、総キャパシタンス値は一定であり、上部電極と下部電極との間のギャップ（例えば、距離ｄ２）に依存しない。電極サイズ及び／又はギャップに充満する媒体の誘電率が不均衡であると、総キャパシタンスは、中間電極が上部電極と下部電極との間に配置されている箇所の関数となる。電気システムは、上方又は下方に単調に中間電極を移動させることによってキャパシタンスを増大させようとして、この増加キャパシタンス（ギャップ距離での増加）の不均衡は、絶縁されて帯電していない中間電極に作用する力になり得る。

図１２を参照して上述した一実施形態では、二つの異なる表面積を有する上部電極１２０２及び下部電極１２１０は、電気的に絶縁された電荷中性中間電極１２０６を移動させることができる電場をそれらの間に生成するように構成される。上述のように、総キャパシタンスは、中間電極１２０６が上部電極１２０２と下部電極１２１０との間に配置されている箇所の関数である。上部電極１２０２及び下部電極１２１０にわたる電圧Ｖの印加は、中間電極１２０６に影響して上部電極１２０２又は下部電極１２１０に向けて移動させることができる不均一電場を生じさせる。他の例では、電気的に絶縁された電荷中性中間電極１２０６を、異なる形状を有する上部電極と下部電極との間に発生させた電場によって移動させることができる。一実施形態では、異なる形状を有する上部電極及び下部電極は同じ又は実質的に同じ表面積を有する。他の実施形態では、異なる形状を有する上部電極及び下部電極は異なる表面積を有する。このような実施形態は、上部電極と下部電極との間の特定の領域内により多くの電気力線を発生させて、このような領域内の電場の流束を増大させる。図１５Ａを参照して後述する他の例では、上部電極と下部電極との間に印加される電圧が、上部電極付近の接地された相補電極と共に、電気的に絶縁された電荷中性中間電極に影響して、上部電極に向けて移動させる電場を生成することができる。更に他の実施形態では、平行プレート電極構成として近似することができない下部電極及び上部電極の構成が、電気的に絶縁された電荷中性中間電極を移動させることができる電場を生成することができる。更に他の実施形態では、上部電極１２０２と中間電極１２０６との間の上部ギャップ、若しくは下部電極１２１０と中間電極との間の下部ギャップが、誘電流体又はガスで充填され得て、又は上部ギャップ及び下部ギャップの両方が誘電流体又はガスで充填され得る。上部ギャップが変化する際のキャパシタンスの変化率は、下部ギャップが変化する際のキャパシタンスの変化率と異なり、上部電極１２０２及び下部電極１２１０にわたって電圧Ｖが印加された際に、中間電極１２０６を上部電極１２０２又は下部電極１２０６に向けて移動させる。特定の実施形態は、不均一な電場及び／又は特定のキャパシタンス特性に関係するものとして説明され得るが、当業者は、このような実施形態の電気特性及び物理的特性を特徴付けて説明する他の方法が存在し、本明細書に含まれる説明が限定的なものではないことを理解されたい。

〈複合電極構成〉
図１５Ａは、中間可動電極１５０６と、上部電極１５０２と、上部電極１５０２から一定のギャップｇで離隔された下部電極１５１０とを含むアナログ干渉変調器１５００の断面図の例を示す。緩和（又は非作動）位置では、中間電極１５０６は電気的に絶縁されていて、ギャップｇ内に位置する。中間電極１５０６は、この構成において正味ゼロの電荷を有することができる。

また、変調器１５００は、上部電極１５０２に対して横方向に整列された相補電極１５２４も含む。図示される実施形態では、相補電極１５２４は、接地されて、上部電極１５０２から電気的に絶縁されて、相補電極１５２４及び上部電極１５０２が二つの電気的に別個の電極となる。

しかしながら、図１５Ｂに示され、図３２を参照して以下で詳述されるように、上部電極１５０２及び相補電極１５２４は、“複合”電極１５２６を形成する較正プロセスの間、電気的に接続されるように構成可能である。図１５Ｂは、複合電極１５２６が形成された後のアナログ干渉変調器１５００の例を示す。本願において、“複合電極”とは、電気的に接続された状態にある複合電極内に含まれた二つの電極を指称する。複合電極１５２６は表面Ａ２を有し、これは、一部実施形態では、下部電極１５１０の表面積Ａ１と同じ又は実質的に同じである。一実施形態では、相補電極１５２４が上部電極１５０２に電気的に接続されて複合電極１５２６を形成する際に、その複合電極１５２６は平行プレートとして構成されて、複合電極１５２６及び下部電極に１５１０にわたる電圧の印加が、略均一な電場を発生させるようにする。この均一な電場を、通常のＩＭＯＤ動作中に用いて、例えば、中間電極１５０６を多様な位置に移動させて多様な色を反射することができる。また、図２６〜図３３を参照して説明される作動プロセス及び較正プロセス中に、相補電極１５２４は、後述のように中間電極１５０６の作動及び較正を補助することができる。

一部実施形態では、相補電極１５２４は、中間電極１５０６の下方に配置されて、下方電極１５１０に対して横方向に整列され得て、下部電極１５１０及び相補電極１５２４が複合電極１５２６を形成するようになる。

相補電極１５２４が接地されていて上部電極１５０２から電気的に絶縁されている図１５Ａを再び参照すると、図１５Ａに示される電極構成は、所定の印加電圧Ｖに対して中間電極１５０６に作用する上向きの電気力を増大させることができる。相補電極１５２４は、その右端及び左端において中間電極１５０６の上面１５２８上の正電荷を誘起することができる。中間電極１５０６は正味電荷中性で電気的に絶縁されているので、下部電極１５１０は、図１２に示される構成よりも少ない正電荷を中間電極１５０６の下面１５３０上に誘起する。結果として、中間電極１５０６に作用する上向きの力の大きさが、電場の不均一性が異なる面積の上部電極及び下部電極によってのみ達成されている図１２に示される構成と比較して増大する。

図１６は、図１５Ａに示されるアナログ干渉変調器の構成を等価回路として特徴付ける概略図の例を示す。以下、中間電極１５０６に作用する力を、図１６を参照して詳述する。この実施形態では、下部電極１５１０の表面積はＡであり、上部電極１５０２の表面積はαＡであり、接地された相補電極１５２４の表面積は（１−α）Ａである。上部電極１５０２と中間電極１５０６との間の電位差は以下の式によって与えられる：

下部電極１５１０と中間電極１５０６との間の電位差は以下の式によって与えられる：

中間電極１５０６に作用する正味の力は上向きであり（例えば上部電極１５０２に向かう）、以下の式によって与えられる：

式（８）を上記式（４）と比較すると、図１５Ａに示される実施形態に対応する式（８）に示される正味の力の大きさが、図１２に示される実施形態で中間電極１２０６に作用する正味の力の大きさよりも大きいことは明らかである。

図１７は、図１２の構成の中間電極１２０６及び図１５Ａの構成の中間電極１５０６に作用する正味上向きの力の大きさを、上部電極１２０２、１５０２と中間電極１２０６、１５０６との間の距離ｄ２の関数として、対数目盛りで示す。両実施形態において、上部電極１２０２、１５０２と下部電極１２１０、１５１０との間に印加される電圧Ｖは１００ボルトであり、面積係数αは０．２５である。図１７は、図１５Ａの構成（相補電極１５２４が接地されていて上部電極１５０２から電気的に絶縁されている）の中間電極１５０６に作用する正味の力Ｆの大きさが、単一の上部電極１２０２の構成の中間電極１２０６に作用する正味の力Ｆの大きさよりも大きいこと（ｄ２が７００ｎｍ以下において）を示している。従って、図１５Ａに示される電極構成は、所定の電圧Ｖに対して中間電極１５０６に作用する上向きの電気力を増大させ得る。

図１８〜図２０は、電気的絶縁及び／又は接続が可能であり複合電極を形成する上部電極及び相補電極を含む多様な電極構成を示す。図１８は、図１５Ａに示される相補電極１５２４及び上部電極１５０２の平面図の例を示す。この実施形態では、複合電極は、リング状に形成可能であり、円形の上部電極１５０２がリング状の相補電極１５２４に電気的に接続される。相補電極１５２４は上部電極１５０２に対して横方向に整列される。この構成では、上部電極１５０２は、リング状の相補電極１５２４の内部に側面にそって配置される。

本明細書で説明される複合電極の実施形態は円形又はリング状に限定されない。例えば、図１９は、正方形のフレーム状の相補電極１９２４に対して電気的絶縁及び／又は接続される正方形の上部電極１９０２を含む他の電極構成の例を示す。上部電極１９０２は、正方形の相補電極１９２４の内部に側面にそって配置される。電気的に接続されると、上部電極１９０２及び相補電極１９２４は、下部電極１９１０の表面積に実質的に等しい表面積を有する複合電極を形成することができる。

図２０は、インターロッキング構成の例を示し、相補電極２０２４が上部電極２００２に対して横方向に整列される。互いに電気的に接続されると、電極２００２及び２０２４は、下部電極２０１０の表面積に等しい又は実質的に等しい表面積を有する複合電極を形成することができる。当業者は、複合電極の他の形状及び構成も可能であることを理解されたい。

〈電極に対する電荷の印加〉
上述のアナログ干渉変調器の実施形態は、電荷中性の電気的に絶縁された中間電極を作動させて、不均一な電場の存在下において、中間電極を上部電極又は下部電極に向けて移動させることができる。以下、図２１〜図２５を参照して、その移動を作動させた後に中間電極に電荷を与える方法を説明する。

〈電極の直接帯電〉
図２１は、中間電極２１０６と、上部電極２１０２と、下部電極２１１０とを含むアナログ干渉変調器２１００の断面図の例を示す。この実施形態では、上部電極２１０２は、中間電極２１０６及び下部電極２１１０の表面積よりも小さい表面積を有する。中間電極２１０６は、上部電極２１０２と下部電極２１１０との間の不均一な電場の存在下において作動する前のものとして示されている。作動の前に、中間電極２１０６は、上部電極２１０２と下部電極２１１０との間のギャップｇ内の第一の位置に配置されている。図１２を参照して上記で詳述したように、中間電極２１０６は第一の位置において電気的に絶縁されている。作動の前において、中間電極２１０６は正味中性の電荷を有する。また、変調器２１００は、一つ以上の電気コンタクト、例えば、上部電極２１０２上に配置された一つ以上の導電性ポスト２１３２を含むことができる。

図２２は、図２１の変調器２１００の中間電極に電荷を与えるための一方法２２００を示すフローチャートの例を示す。方法２２００は、帯電作動電圧Ｖｃｈａｒｇｅを印加して、上部（又は第一の）電極２１０２と下部（又は第二の）電極２１１０との間の不均一な電場を生じさせるブロック２２０２で開始する。一部実施形態では、電圧Ｖｃｈａｒｇｅは１００ボルト以下である。他の実施形態では、電圧Ｖｃｈａｒｇｅは略１０ボルトと略２０ボルトとの間であり得る。場合によっては、電圧Ｖｃｈａｒｇｅは略２０ボルト以下である。上記において詳述したように、中間電極２１０６は、異なる面積を有する電極２１０２と電極２１１０との間の不均一な電場の影響下において、上部電極２１０２又は下部電極２１１０のいずれかに向けて作動及び移動可能である。

ブロック２２０４では、帯電作動電圧を印加すると、電極２１０６が、ギャップｇ内において、第一の電極又は第二の電極に向けて移動する。図２２の残りの記載は、上部（第一の）電極を参照したプロセスを説明するものであるが、方法２２００が、適切な極性の印加帯電作動電圧を用いて下部電極でも実施可能であることは理解されたい。中間電極２１０６が上部電極２１０２に向けて移動する実施形態では、中間電極２１０６は、上部電極２１０２に向かう不均一電場の影響下において上向きに移動する。言い換えると、中間電極２１０６は、ギャップｇ内において、第一の位置から離れて、上部電極２１０３に近い第二の位置に向けて移動する。ブロック２２０６において、中間電極２１０６は、ギャップｇ内において第二の位置に移動して、上部電極２１０２に電気的に接続された導電構造体（例えば、導電性ポスト２１３２）に接触する。中間電極２１０６がギャップｇ内の第二の位置にある例が、図２３に示されている。

図２３は、中間電極２１０６が上部電極２１０２上の導電性ポスト２１３２と接触した後における、第二の位置にある中間電極２１０６を示す干渉変調器２１００の断面図の一例を示す。第二の位置に移動すると、中間電極２１０６は、導電性ポスト２１３２に接触し、中間電極２１０６は上部電極２１０２に電気的に接続して、最早電気的に絶縁されていない。

図２２を再び参照すると、次のブロック２２０８において、中間電極２１０６上の電荷を変更する。電気的接触がなされた後において、中間電極２１０６は、その電荷の散逸又は“漏れ”によって、その負電荷の一部を導電性ポスト２１３２を介して失い始める。従って、中間電極２１０６は、第二の位置では電荷中性ではなく、漏れが続くと次第に正に帯電するようになる。一部実施形態では、導電性ポスト２１３２は、中間電極２１０６上の電荷の変化率を低減する抵抗を提供する抵抗ポストである。一部実施形態では、抵抗器が、導電性ポスト２１０６と接地との間の経路に存在する。

中間電極２１０６と上部電極２１０２との間の接触を感知して、電荷が中間電極２１０６から漏れ始める時間を測定することができる。一実施形態では、ブロック２２０８において中間電極２１０６上の電荷が変化し始めると、帯電作動電圧Ｖｃｈａｒｇｅを、選択された較正電圧Ｖｃａｌに低下させる。所定の較正電圧Ｖｃａｌを求める方法については、図３１のブロック３１０４を参照して、以下で検討する。

負電荷が中間電極２１０６から散逸する速度も求めることができる。一実施形態（図３７を参照して詳述する）では、中間電極２１０６と上部電極２１０２との間の導電経路の抵抗を増大させることによって、散逸速度を低下させることができる。例えば、導電性ポスト２１３２を抵抗器を介して上部電極２１０２に接続することによって、抵抗を増大させることができる。代わりに、導電性ポスト２１３２を高抵抗物質で形成し得る。

中間電極２１０６が正味正の電荷を発達させると、中間電極２１０６に作用する正味上向きの電気力が減少する。最終的には、中間電極２１０６は、中間電極２１０６に作用する上向きの電気力が、中間電極２１０６に作用する機械的ばね力によって中間電極２１０６に働く下向きの機械力と最早バランスをとれなくなるのにちょうど十分な正味正の電荷を発達させる。

ブロック２２１０では、中間電極２１０６は、導電性ポスト２１３２との接触を断ち、上部電極２１０２から離れて、ギャップｇ内の第三の位置に向けて下向きに移動する。一実施形態では、中間電極２１０６は、接触が断たれた後に、導電性ポストの直下の第三の位置に移動する。本願において、導電性ポスト２１３２の“直下”に位置する中間電極２１０６は、導電性ポスト２１３２と物理的に接触していない。一実施形態では、中間電極２１０６が導電性ポスト２１３２の直下の第三の位置に移動する際、中間電極２１０６は、導電性ポスト２１３２の下略１０ナノメートルの距離に移動する。導電性ポスト２１３２との電気的接触が断たれた後、中間電極２１０６は電気的に絶縁される。第一の位置における正味中性の中間電極２１０６とは対照的に、中間電極は、第三の位置において正に帯電している。

次に、方法２２００は、中間電極２１０６上の電荷が較正されるブロック２２１２に進む。中間電極２１０６上の電荷を較正するためのデバイス及び方法については、図３９〜図４１を参照して後述する。

ブロック２２１０において、中間電極２１０６が第三の位置に移動する際、中間電極２１０６上の正電荷の量が、中間電極２１０６を保持するばね力の強度（例えば、ばねの剛性）に関係している。ばね力が強いほど、すぐに中間電極２１０６は導電性ポスト２１３２との接触を断ち、長く接触していた場合よりも少ない正電荷を有するようになる。一実施形態では、例えば、第一の中間電極Ａを支持するばねは、第二の中間電極Ｂを保持するばねよりも比較的剛性である。結果として、比較的強いばね機械力が第一の中間電極を上部電極２１０２から下に移動させるように働く前に、負電荷は第一の中間電極Ａからあまり漏れない（従って、第一の中間電極Ａにはあまり正電荷が与えられない）。対照的に、比較的弱いばねによって働く機械力が、第二の中間電極Ｂに作用する上向きの電気力を超える前に、より多くの負電荷が第二の中間電極Ｂから漏れる（より多くの正電荷が第二の中間電極Ｂに与えられる）。

〈電極の誘導帯電〉
図２４は、電荷中性の電気的に絶縁された中間電極上に電荷を与えることができるアナログ干渉変調器２４００の断面図の一例を示す。変調器２４００は、図２１に示される変調器２１００と同様のものであり、中間電極２４０６と、上部電極２４０２と、下部電極２４１０とを含む。この実施形態では、変調器２４００は、上部電極２４０２に対して横方向に整列された相補電極２４２４を含む。図１５Ｂに示される複合電極１５２６を参照して上述したように、相補電極２４２４及び上部電極２４０２は、電気的に接続可能であり、複合電極を形成する。しかしながら、図２４に示される実施形態では、相補電極２４２４は上部電極２４０２から電気的に絶縁されていて、接地されている。

図示されるように、中間電極２４０６は、作動前において、上部電極２４０２と下部電極２４１０との間のギャップ内の第一の位置に配置されている。中間電極２４０６は第一に位置において電気的に絶縁されている。作動前において、中間電極２４０６は正味中性の電荷を有する。また、変調器２４００は、一つ以上の電気コンタクトを含むことができる。例えば、一つ以上の導電性ポスト２４３２が相補電極２４２４上に配置される。

アナログ変調器２４００の実施形態は、図２２に示される方法２２００に従い、誘導によって中間電極２４０６に電荷を与えることができる。例えば、帯電作動電圧Ｖｃｈａｒｇｅを印加して、上部又は第一の電極２４０２と下部又は第二の電極２４１０との間に不均一な電場を生成する。ブロック２２０４において、中間電極２４０６は、不均一な電場の影響下において上部電極２４０２に向けて上向きにギャップ内を移動する。中間電極２４０６は、ギャップ内において第一の位置から離れて、上部電極２４０２に近い第二の位置に向けて移動する。ブロック２２０６において、中間電極２４０６は、ギャップ内の第二の位置に移動して、相補電極２４２４上の導電性ポスト２４３２と接触し、中間電極２４０６が電荷を受け取る。

図２５は、中間電極２４０６が相補電極２４２４上の導電性ポスト２４３２と接触した後における、第二の位置にある中間電極２４０６を示す変調器２４００の断面図の一例を示す。中間電極２４０６が導電性ポスト２４３２と接触すると、中間電極２４０６は最早電気的に絶縁されておらず、第二の位置において相補電極２４２４に直接電気的に接続される（導電性ポスト２４３２を介して）。この中間電極２４０６と相補電極２４２４との間の接触は、接地経路を提供して、中間電極２４０６の誘電帯電を提供する。

図２２のブロック２２０８において、中間電極２４０６上の電荷が変更される。電気的接触がなされた後、中間電極２４０６上の正電荷は、導電性ポスト２４３２を通って散逸（漏れ）始める。従って、中間電極２４０６は、第二の位置において電荷中性ではなく、漏れが続くと次第に負に帯電していく。中間電極２４０６上の電荷が散逸する速度は制御可能である。例えば、図２９を参照して説明される一実施形態では、散逸速度を、相補電極２４２４及び導電性ポスト２４３２を接地する抵抗器（図２４〜図２５に示さず）を用いて、低下させる。

ブロック２２０８で放電が始まると、帯電作動電圧Ｖｃｈａｒｇｅを選択された較正電圧Ｖｃａｌに低下させることができる。放電が続き中間電極２４０６が正味負の電荷を発達させると、上部電極２４０２と中間電極２４０６との間の引力が弱まる。最終的には、中間電極２４０６は、中間電極２４０６に作用する上向きの電気力が最早、中間電極２４０６をギャップ内に配置する中間電極２４０６に働く下向きの機械力とバランスがとれなくなるのにちょうど十分な正味負の電荷を発達させる。

図２２を再び参照すると、図２５に示される接触の後、ブロック２２１０において、中間電極２４０６は導電性ポスト２４３２との接触を断ち、上部電極２４０２から離れてギャップ内の第三の位置に向けて下向きに移動する。中間電極２４０６がブロック２２１０でリリースされる際、中間電極２４０６上の正電荷の量は、上記で詳述したように、中間電極２４０６を保持するばねの剛性に関係している。

導電性ポスト２４３２との電気的接触を断って第三の位置に移動した後、中間電極２４０６は再び電気的に絶縁されるが、今度は負に帯電している。従って、アナログ干渉変調器２４００の実施形態は、中間電極を不均一な電場に晒して、中間電極を帯電したプレート（例えば、上記実施形態では、相補電極２４２４）と接触するように移動させることによって正味中性の電気的に絶縁された中間電極を誘導帯電させることができる。

次に、方法２２００は、中間電極２４０６上の電荷を較正するブロック２２１２に進む。中間電極２４０６上の電荷を較正するためのデバイス及び方法については、図３１〜図３３を参照して後述する。

当業者は、本明細書で説明される作動及び帯電の方法及びデバイスが、印加電圧に晒される上部電極２４０２に限定されないことを理解されたい。例えば、一実施形態では、上部電極２４０２が接地されて、帯電作動電圧が相補電極２４２４と下部電極２４１０との間に印加されて、不均一な電場を生成する。このような実施形態では、導電性ポスト２４３２を、上部電極２４０２の上に配置することができる。

〈電極上の電荷の較正〉
電極上に電荷を作動及び提供することに加えて、本明細書で説明されるアナログ干渉変調器の実施形態は、電極上に印加された電荷を較正することができる。干渉変調器のアレイ内の中間電極上の電荷の較正は、中間電極を保持する機械的構造体のばね定数のばらつきを補償することができる。以下で詳述する較正プロセスに続いて、一組の正又は負に帯電した電気的に絶縁された電極はそれぞれの上部電極と下部電極との間に懸架される。較正された各中間電極上の正（又は負）電荷は、その電極を保持する特定のばねの剛性の関数である。

例えば、本明細書で説明される較正プロセスの後において、比較的弱いばねによって支持されている中間電極Ｅ１は、比較的強いばねによって支持されている中間電極Ｅ２よりも少ない正電荷を有する。一つのグローバル電圧（例えば１ボルト）をＥ１及びＥ２に付随しる上部電極及び下部電極にわたり印加すると、印加電場によりＥ１及びＥ２に結果として作用する電気力は、Ｅ１及びＥ２上の電荷に比例する。より多くの正電荷でＥ２に作用する力は、より少ない正電荷でＥ１に作用する力よりも大きい。Ｅ２に作用するより大きな電気力は、そのより硬いばねによって働くより大きな機械力を補償することができて、同じ印加電圧でＥ１と同じ位置に移動する。従って、一組の中間電極上の電荷の較正を用いて、ばね定数のばらつきに関わらず、複数の電極を同じ位置に移動させることができる。

〈電極の誘電帯電及び較正〉
電荷中性の電気的に絶縁された電極を誘導帯電させて較正するためのシステム及び方法を、図２６〜図３３を参照して以下詳述する。

図２６は、電荷中性の電気的に絶縁された電極上に電荷を与えることができて、そして電極に作用する特定の機械的ばね力を考慮するようにその電荷を較正することができるアナログ干渉変調器２６００の断面図の例を示す。変調器２６００は、下部又は第二の電極２６００からギャップｇで離隔された上部又は第一の電極２６０２を含む。また、変調器２６００は、上部電極２６０２に対して横方向に整列された相補電極２６２４も含む。また、変調器２６００は、相補電極２６２４を上部電極２６０２に電気的に接続することができるスイッチ２６３８、又は代わりに、相補電極２６２４を接地することができるスイッチ２６３８も含む。

また、変調器２６００は、ギャップｇ内に懸架され且つばね２６３４によって支持された中間電極２６０６も含む。図２６に示されるように、中間電極２６０６が第一の位置においてギャップｇ内に懸架されていると、中間電極２６０６は電気的に絶縁されている。また、中間電極は第一の位置において電荷中性である。中間電極２６０６が第一の位置から離れて移動すると、ばね２６３４によって中間電極２６０６に印加された機械的復元力が、中間電極２６０６を第一の位置に戻すように働く。

相補電極２６２４は一つ以上の導電性ポスト２６３２を含む。一部実施形態では、相補電極２６２４は、はじめは上部電極２６０２から電気的に絶縁されていて、抵抗素子２６３６を介して接地されている。一実施形態では、抵抗素子２６３６は、導電性ポスト２６３２を通る電流を減少させるように構成された抵抗器である。図３２を参照して後述するように、相補電極２６２４及び上部電極２６０２は電気的に接続されて、複合電極２６２６を形成することができる。

図２７は、上部電極２６０２と下部電極２６１０との間のギャップｇ内の第一の位置に配置された中間電極２６０６を示す変調器２６００の断面図の例を示す。図１５及び図２４を参照して上記で詳述したように、帯電作動電圧Ｖｃｈａｒｇｅを上部電極２６０２及び下部電極２６１０に印加して、それらの間に不均一な電場を生成する。

図２８は、中間電極２６０６を不均一な電場の影響下で作動させた後の変調器２６００の断面図の例を示す。この図では、中間電極２６０６は、第一の位置から離れて上部電極２６０２に向けて上向きに移動しているが、中間電極２６０６は依然として電気的に絶縁されて電荷中性のままであり、負電荷と同じ数の正電荷を有する。

図２９は、相補電極２６２４上の導電性ポスト２６３２と電気的に接触した後の第二の位置にある中間電極２６０６の断面図の例を示す。図２５を参照して詳述したように、中間電極２６０６上の負電荷は、上部電極２６０２上の正電荷と結合されている一方、中間電極２６０６と相補電極２６２４との間の電気的接触は、中間電極２６０６上の正電荷を中性化する。ばね２６３４によって中間電極２６０６に働く機械的復元力は、上部電極２６０２と下部電極２６１０との間の電場によって働く電気力よりも小さい。中間電極２６０６上の正電荷が導電性ポスト２６３２との電気的接触を介して散逸し続けると、中間電極２６０６は次第に負に帯電するようになる。本明細書の上記及び他の箇所の説明では、正電圧を下部電極２６１０と上部電極２６０２との間に印加すると仮定していた。しかしながら、印加帯電作動電圧が負である実施形態では、中間電極２６０６上の負電荷が散逸して、中間電極２６０６が次第に正に帯電するようになる。

中間電極上の電荷の散逸速度は制御可能である。例えば、一実施形態では、散逸速度は、導電性ポスト２６３２及び相補電極２６２４を抵抗器２６３６を介して接地することによって、制御及び／又は低減される。散逸速度を、特定の又は所望の抵抗を有する抵抗器２６３６を選択して導電性ポスト２６３２及び相補電極２６２４を接地することによって、低減することができる。

図３０は、ばねの復元力が中間電極２６０６に作用する電気力を超えて、中間電極２６０６を上部電極２６０２から離して下方に引いた後における、第三の位置にある中間電極２６０６の断面図の例を示す。中間電極は再び電気的に絶縁されるが、今度は負に帯電している。中間電極２６０６上の負電荷は、中間電極２６０６を支持しているばね２６３４の剛性に関係している。

中間電極を作動させて中間電極上に電荷を与える方法について、図２６〜図３０を参照して説明してきた。以下、図３１〜図３３を参照して、中間電極２６０６上に印加された電荷を較正するための方法及びシステムを説明する。

図３１は、例えば図２６の変調器２６００を用いて、中間電極上の電荷量を較正するための一方法３１００を示すフローチャートの例を示す。以下の開示では、図３１に示される方法３１００のブロックに関係する図３２及び図３３の特徴も参照する。方法３１００は、相補電極２６２４を上部電極２６０２に電気的に接続して複合電極２６２６を形成するブロック３１０２で始まる。一実施形態では、電極２６２４及び２６０２は、電極２６２４及び２６０２を絶縁又は接続するように構成された一つ以上のスイッチ２６３８で互いに接続される。一部側面では、各変調器２６００は画素毎に２つのスイッチを含む。他の実施形態では、スイッチ２６３８は、複合電極２６２６を形成するように開くか、複合電極２６２６を、相補電極２６２４及び上部電極２６０２という二つの別々の電極に分割するように閉じることができるトランジスタを含む。

図３２は、一つ以上のスイッチ２６３８が閉じて、相補電極２６２４及び上部電極２６０２を含む複合電極２６２６を形成した後における、変調器２６００の断面図の例を示す。相補電極２６２４は最早上部電極２６０２から電気的に絶縁されておらず、抵抗器２６３６を介して上部電極２６０２に電気的に接続されている。ここでは、相補電極２６２４及び上部電極２６０２の両方が接地点から電気的に絶縁されている。一つ以上のスイッチ２６３８が閉じた後において、複合電極２６２６の表面積は、下部電極２６１０の表面積と同じ又は実質的に同じである。

中間電極２６０６が作動して帯電した後、図２６〜図３０を参照して上述したように、中間電極２６０６は、複合電極２６２６と下部電極２６１０との間のギャップ内の第三の位置に留まる。一部実施形態では、較正プロセスの開始時における中間電極２６０６の位置を、“第一”の位置と称する。帯電プロセスの終了時において“第三”の位置にあると説明されようとも、又は較正プロセスの開始時において“第一”の位置にあると説明されようとも、中間電極２６０６がギャップｇ内の同じ位置にあることを当業者は理解されたい。

図３１を参照すると、ブロック３１０４において、選択された較正電圧Ｖｃａｌに等しい電圧が下部電極２６１０と複合電極２６２６との間に印加される。中間電極２６０６上に電荷を印加するための上記帯電作動電圧とは異なり、下部電極２６１０と複合電極２６２６との間に印加される電圧Ｖｃａｌは、電極２６０２と電極２６２６との間に実質的に均一な電場を生成するように構成される。一部側面では、電圧Ｖｃａｌは１００ボルト以下であり得る。他の側面では、電圧Ｖｃａｌは略１０ボルトと略２０ボルトの間であり得る。場合によっては、電圧Ｖｃａｌは略２０ボルト以下である。コントローラは、較正プロセスの間、複合電極２６２６及び下部電極２６１０にわたって較正電圧を印加するように構成可能である。

一部実施形態では、較正電圧Ｖｃａｌは、変調器２６００又は変調器２６００のアレイの製造時に求められる。例えば、まず、変調器アレイ中の各変調器の中間電極２６０６に作用する機械的ばね力を見積もって、アレイ内の機械的ばね力の範囲を求めることができる。そして、この範囲を、経年劣化、環境要因、及び変調器２６００のアレイの予想寿命中の他の影響に起因して想定される機械的ばね力の変化を考慮するように調整する。そして、アレイ中の各変調器２６００に印加される単一の較正電圧Ｖｃａｌを、この情報に基づいて選択することができる。一実施形態では、Ｖｃａｌは、アレイ中で最も強い機械的ばね力を有する変調器２６００が複合電極２６２６と電気的に接触する第二の位置に向けて上向きに移動することを保証するように選択される。他の実施形態では、Ｖｃａｌは、Ｖｃａｌがアレイにわたって各変調器２６００に印加される際に、アレイ中の各変調器２６００の中間電極２６０６が複合電極２６２６と電気的に接触する第二の位置に向けて上向きに移動することを保証するように選択される。

次に、本方法は、負に帯電した中間電極が、下部電極２６１０と複合電極２６２６との間の均一な電場の影響下で複合電極２６２６に向けて上向きに移動するブロック３１０６に進む。従って、電場によって中間電極２６０６に印加される電気力が、中間電極２６０６０を、第一の位置から離れて、複合電極２６２６と電気的に接触する第二の位置に向けて移動させる。次に、ブロック３１０８において、中間電極２６０６が第二の位置に達して、相補電極２６２４上の一つ以上の導電性ポスト２６３２を介して複合電極２６２６に電気的に接続される。

図３２は、第二の位置にあり導電性ポスト２６３２に接触している中間電極２６０６を示す変調器２６００の断面図の例を示す。中間電極２６０６は最早電気的に絶縁されておらず、第二の位置において複合電極２６２６に直接電気的に接続されている（導電性ポスト２６３２を介して）。

図３１を再び参照すると、ブロック３１１０において、中間電極２６０６上の電荷が変更される。中間電極２６０６が複合電極２６２６と接触した後、中間電極２６０６がばね２６３４の機械的復元力に最早耐えられなくなるまで、中間電極２６０６上の電荷の一部が中性化される。

次にブロック３１１２に進むと、機械的復元力が第三の電極２６０６に印加された電気力を超えると、中間電極２６０６は、ギャップｇ内の第三の位置に向けて下向きに移動する。較正プロセスにおける第三の位置（例えば図３１のブロック３１１２で参照される第三の位置）は、作動プロセスにおける第三の位置（例えば図２２のブロック２２１０で参照される第三の位置）と同じであり得るが、必ずしもそうとは限らない。図３３は、中間電極が導電性ポスト２６３２から離れて、第三の位置に向けて移動し、つまり、中間電極２６０６上に残る負電荷を絶縁した後における、変調器２６００の断面図の例を示す。中間電極２６０６がブロック３１１２でリリースされる際に、中間電極２６０６上の負電荷の量は、中間電極２６０６を保持するばねの剛性に関係している。以上で、変調器２６００が較正されて、作動範囲内にあるか、又は作動可能な状態になる。

図３３Ａは、較正された電荷Ｑｃを有する中間電極２６０６を備えたアナログ干渉変調器の断面概略図の例を示す。較正された電荷Ｑｃは、中間電極２６０６を支持するばね２６３４の剛性に関係している。一実施形態では、中間電極２６０６上の較正された電荷Ｑｃと、中間電極２６０６を支持するばね２６３４の剛性との間の関係は以下の式で示される：

ここで、ε０は真空の誘電率を表し、Ａは中間電極２６０６の表面積を表し、Ｖｃは上部電極２６０２を帯電させる電圧を表し、ｘｃは、静止（緩和）位置にある中間電極２６０６の位置から導電性ポスト２６３２までの距離を表し、Ｋはばね定数を表し、ｄ０はギャップｇの距離を表す。

図３１を参照して説明した較正プロセスを、アレイ内の一組の変調器２６００に適用することができる。図３１で説明される較正プロセスの後に、複数の負に帯電した電気的に絶縁された中間電極が、それぞれの上部電極と下部電極との間に懸架される。較正された各中間電極上の負電荷は、電極を保持する特定のばねの剛性の関数である。また、較正された各中間電極上の負電荷の量は、同じ電圧が全ての中間電極にわたって印加された際に、各中間電極が、確実且つ常に同じ位置に移動することを確実にするのに十分なものである。従って、一組の中間電極上の電荷の較正を用いて、関連するばね定数のばらつきに関わらず、電極を同じ位置に移動させることができる。

本明細書で説明される較正プロセスを用いて、ディスプレイ内の変調器２６００を較正することができる。一実施形態では、ディスプレイは、アレイに配置された複数のアナログ干渉変調器２６００を含む。駆動電圧をアレイ内の複数の干渉変調器２６００にわたって印加して、ディスプレイを動作させて、データを表示することができる。ディスプレイの動作は、アレイ内の変調器の中間電極２６０６を、上部電極２６０２及び下部電極２６１０によって形成されたギャップ内の多様な位置に作動又は移動させて、画像及び／又はデータを表示することを含むことができる。ギャップ内の中間電極２６０６の位置は、アナログ干渉変調器の画素の反射されて表示される色を決めるのに有用である。ディスプレイの動作又は駆動は、複数の干渉変調器２６００の各々の中間電極２６０６から散逸する電荷をもたらし得る。一部実施形態では、ディスプレイが動作した後に、中間電極２６０６は電荷中性になる。他の実施形態では、ディスプレイが動作した後に、電荷が中間電極２６０６上に残る。一部実施形態では、散逸電圧を印加して、中間電極２６０６を導電性ポスト２６３２に接触させて、中間電極２６０６から全ての電荷を散逸させることができる。

そして、図２６〜図３３を参照して説明した作動プロセス、帯電プロセス、及び較正プロセスを、二度目にディスプレイ上にデータを表示するのに備えて、実施することができる。各変調器２６００の相補電極２６２４を、上部電極２６０２から電気的に絶縁して、接地することができる。そして、図２７〜図２８を参照して上述した作動プロセスを実施することができる。例えば、帯電作動電圧を、各変調器２６００の上部電極２６０２及び下部電極２６１０にわたって印加して、上部電極２６０２と下部電極２６１０との間のギャップ内に不均一な電場を生成することができる。帯電作動電圧は、駆動電圧と同じ又は実質的に同じであり得る。図２７〜図２８を参照して説明したように、各変調器２６００の中間電極２６０６は上部電極２６０２に向けて作動又は移動する。

そして、図２９〜図３０を参照して説明した帯電プロセスをアレイ内の全ての変調器２６００にわたって実施することができる。そして、図３１〜図３３を参照して説明したように、較正プロセスを各変調器２６００に対して実施して、各中間電極２６０６に印加された電荷を較正することができる。一実施形態では、較正プロセス中に中間電極２６０６を作動させるのに用いられる較正電圧は、帯電作動電圧よりも小さい。較正プロセスの後に、変調器２６００は動作可能状態になる。駆動電圧を複数の変調器にわたって再び印加して、ディスプレイを動作させて、データを表示することができて、サイクルを再び開始する。一部実施形態では、サイクルを再び始める前に、上述のように、散逸電圧を印加して、中間電極２６０６を電荷中性状態に戻すことができて、又は、中間電極２６０６は、更に帯電されて較正される際に多少の電荷を保持することができる。動作（例えばデータ表示）、作動、帯電、及び較正の上記サイクルを有用であれば繰り返して、デバイスの寿命における中間電極２６０６からの電荷の漏れ速度の変動を考慮するように調整することができる。

〈電極のスイッチ無しでの帯電及び較正〉
以下、図３４〜図４１を参照して、スイッチを用いずに電荷中性の電気的に絶縁された電極を帯電及び較正するためのシステム及び方法を説明する。

図３４は、スイッチの無い較正配置を用いて、電荷中性の電気的に絶縁された電極上に電荷を与えて、次に電極に作用する特定の機械的ばね力を考慮するように電荷を補正することができるアナログ干渉変調器３４００の例を示す。変調器３４００は、ギャップｇによって下部又は第二の電極３４１０から離隔された上部又は第一の電極３４０２を含む。また、変調器３４００は、ギャップｇ内に懸架されてばね３４３４によって支持された中間電極３４０６も含む。

図３４に示されるように、中間電極３４０６が第一の位置においてギャップｇ内に懸架される際、中間電極３４０６は電気的に絶縁されている。また、中間電極は第一の位置において電荷中性である。中間電極が第一の位置から離れて動くと、ばね３４３４によって中間電極３４０６に印加された機械的復元力が、中間電極３４０６を第一の位置に戻すように働く。

変調器３４００は、上部電極３４０２に対して横方向に整列された一つ以上の抵抗コンタクト又はポスト３４３２を含む。導電性ポスト３４３２は、抵抗素子３４３６を介して上部電極３４０２に電気的に接続される。一実施形態では、抵抗素子３４３６は、導電性ポスト３４３２を通る電流を減少させるように構成された抵抗器である。

図３５は、作動及び帯電プロセスの開始時における変調器３４００の断面図の例を示す。図２７に示されるように、中間電極３４００は初め電荷中性である。帯電作動電圧Ｖｃｈａｒｇｅを印加して、上部電極３４０２と下部電極３４１０との間に不均一な電場を生成する（図１２及び図２３を参照して上記で詳述したように）。この実施形態では、印加電圧Ｖｃｈａｒｇｅの結果として（互いに相対的に）、上部電極３４０２は正電荷を有し、下部電極が負電荷を有する。

図３６は、図２３を参照して詳述したように中間電極３４０６が不均一な電場の影響下において作動した後における変調器３４００の断面図の例を示す。この図では、中間電極３４０６が第一の位置から離れて上部電極３４０２に向けて上向きに移動しているが、依然として電気的に絶縁されていて電荷中性である。

図３７は、導電性ポスト３４３２と電気的に接触した後における、第二の位置にある中間電極３４０６を示す変調器の３４００の断面図の例を示す。図２３を参照して詳述したように、中間電極３４０６と導電性ポスト３４３２との間の電気的接触は、中間電極３４０６上の負電荷を減少させる。一実施形態では、中間電極３４０６上の電荷の変化率は、導電性ポスト３４３２を抵抗器３４３６を介して上部電極３４０２に接続することによって制御及び／又は低減される。例えば、中間電極３４０６上の電荷の変化率は、特定の又は所望の抵抗を有する抵抗器３４３６を選択して導電性ポスト３４３２及び上部電極３４０２を接続することによって、制御及び／又は低減可能である。

従って、中間電極３４０６は、導電性ポスト３４３２との直接接触によって帯電する。ばね３４３４により中間電極３４０６に働く機械的復元力は、上部電極３４０２と下部電極３４１０との間の電場によって働く電気力よりも小さい。中間電極３４０６上の負電荷が導電性ポスト３４３２との電気的接触を介して散逸すると、中間電極３４０６は次第に正に帯電するようになる。

図３８は、ばねの復元力が中間電極３４０６に作用する電気力を超えて、中間電極３４０６を導電性ポスト３４３２から離して下方に引いた後における、第三の位置にある中間電極３４０６を示す変調器３４００の断面図の一例を示す。中間電極は、再び電気的に絶縁されるが、今度は正に帯電している。中間電極３４０６上の正電荷は、中間電極３４０６を支持するばね３４３４の剛性に関係している。この場合、電荷を較正する較正プロセスの前に、中間電極３４０６が電荷を有し、ギャップｇ内の電気的に絶縁された位置に戻る。

中間電極３４０６を作動させて中間電極３４０６上に電荷を直接あたえる方法について、図３４〜図３８を参照して説明してきた。以下、図３９〜図４１を参照して、中間電極３３０６上に印加された電荷を較正するための方法及びシステムを説明する。

図３４〜図３８を参照して上述した作動及び帯電プロセスの終了時において、中間電極３４０６は、上部電極３４０２と下部電極３４１０との間のギャップｇ内の第三の位置に留まっている。一部実施形態では、較正プロセスの開始時における中間電極３４０６の位置が、“第一”の位置と称される。

図３９は、図３４の変調器３４００を用いて、中間電極上の電荷を較正するための一方法３９００を示すフローチャートの例を示す。方法３９００は、上部電極３４０２に印加された電圧を選択された較正電圧Ｖｃａｌに設定するブロック３９０２で開始する。Ｖｃａｌを求める方法は、図３１のブロック３１０４を参照して上記で詳述している。一部実施形態では、印加電圧の極性が逆になり、負電圧が上部電極３４０２に印加されて、正電圧が下部電極３４１０に印加される。

ブロック３９０４では、正に帯電した中間電極が、上部電極３４０２と下部電極３４１０との間の電場の影響下において導電性ポスト３４３２に向けて上向きに移動する。電場によって中間電極３４０６に印加される力は、中間電極３４０６を第一の位置から離れて、導電性ポスト３４３２と電気的に接触する第二の位置に向けて移動させる。

次に、ブロック３９０６において、中間電極３４０６が、第二の位置に移動して、導電性ポスト３４３２に電気的に接続される。

図４０は、第二の位置にあり導電性ポスト３４３２と接触している中間電極３４０６を示す変調器３４００の断面図の例を示す。中間電極３４０６は最早電気的に絶縁されておらず、第二の位置において導電性ポスト３４３２に直接電気的に接続されている。

次に、ブロック３９０８において、中間電極３４０６上の電荷が変更される。図４０に示されるように、中間電極３４０６と導電性ポスト３４３２との間の電気的接触がなされると、中間電極３３０６がばね３４３４の機械的復元力に最早耐えることができなくなるまで、中間電極３４０６上の正電荷の一部が失われる。

次にブロック３９１０に進むと、機械的復元力が第三の電極３４０６に印加される力を超えると、中間電極３４０６は、ギャップｇ内の第三の位置に向けて下向きに移動する。図４１は、中間電極が導線性ポスト３４３２から離れて、第三の位置に移動することによって、中間電極３４０６上に残っている正電荷を絶縁した後における、変調器３４００の断面図の例を示す。上記で詳述したように、中間電極３４０６がブロック３９１０でリリースされる際、中間電極３４０６上の正電荷の量は、中間電極３４０６を支持するばねの剛性に関係している。以上で、変調器３４００が較正されて、動作範囲内にあるか、又は動作可能状態になる。

図３９を参照して説明した較正プロセスを、アレイ内の一組の変調器３４００に適用することができる。図３９で説明される較正プロセスの後に、一組の正に帯電して電気的に絶縁された中間電極は、それぞれの上部電極と下部電極との間に懸架される。較正された各中間電極上の正電荷は、その電極を保持する特定のばねの剛性の関数である。一組の中間電極上の電荷の較正を用いて、関連するばね定数のばらつきにも関わらず、所定の印加電圧に対して電極を同じ位置に移動させることができる。

図３９を参照して説明した較正プロセスを用いて、ディスプレイ内の変調器３４００を較正することができる。一実施形態では、ディスプレイは、アレイに配置された複数のアナログ干渉変調器３４００を含む。駆動電圧を、アレイ内の複数の変調器３４００にわたって印加して、ディスプレイを動作させて、データを表示することができる。ディスプレイを動作させることは、アレイ内の変調器の中間電極３４０６を、上部電極３４０２及び下部電極３４１０によって形成されたギャップ内の多様な位置に作動又は移動させて、画像及び／又はデータを表示することを含むことができる。ディスプレイを動作させることは、複数の変調器３４００の各々における中間電極３３０６から散逸する電荷をもたらし得る。一部実施形態では、ディスプレイを動作させることは、中間電極３３０６が較正されていない電荷を有するように、複数の変調器３４００の各々における中間電極３３０６から散逸する電荷をもたらし得る。一部実施形態では、散逸電圧を印加することによって、電荷を中間電極３４０６から意図的に散逸させる。

図３４〜図４１を参照して説明した作動プロセス、帯電プロセス及び較正プロセスを、二度目にディスプレイ上にデータを表示するのに備えて実施することができる。初めに、図３５〜図３６を参照して上述した作動プロセスを実施することができる。例えば、帯電作動電圧を、各変調器３４００の上部電極３４０２及び下部電極３４１０にわたって印加して、上部電極３４０２と下部電極３４１０との間のギャップ内に不均一な電場を生成することができる。電荷作動電圧は、駆動電圧と同じ又は実質的に同じであり得る。図３５〜図３６を参照して説明したように、各変調器３４００の中間電極３４０６を、上部電極３４０２に向けて作動又は移動させる。

そして、図３７〜図３８を参照して説明した帯電プロセスを、アレイ内の全ての変調器３４００にわたり実施することができる。そして、図３９〜図４１を参照して説明したように、較正プロセスを、各変調器３４００に対して実施して、各中間電極３４０６に印加された電荷を較正することができる。一実施形態では、較正プロセス中に中間電極３４０６を作動させるのに用いられる較正電圧は、帯電作動電圧よりも小さい。較正プロセスの後に、変調器３４００は動作可能状態になる。駆動電圧を複数の変調器にわたって再び印加して、ディスプレイを動作させて、データを表示して、サイクルを再び開始する。一部実施形態では、複数の駆動電圧を所定の変調器に印加して、再び作動、帯電及び較正する前の異なる時点において異なる色を表示する。一部実施形態では、サイクルを再び開始する前に、上述のように、散逸電圧を印加して、中間電極３４０６を電荷中性状態に戻すことができて、又は、中間電極３４０６は、更に帯電及び較正される際に多少の電荷を保持することができる。動作（例えばデータ表示）、作動、帯電、及び較正の上記サイクルを有用であれば繰り返して、デバイスの寿命における中間電極３４０６からの電荷の漏れ速度の変動を考慮するように調整することができる。

図３４に示される“スイッチ無し”の実施形態において中間電極上の電荷を較正するために中間電極を作動させる電圧は、図２６に示される実施形態において較正のために中間電極を作動させる電圧よりも大きい。図３４に示される“スイッチ無し”の実施形態の上部電極３４０２は、図３２に示される実施形態の複合電極２６２６よりも小さな表面積を有する。図１７を参照して上述したように、図３４に示される“スイッチ無し”の実施形態のより小さな上部電極３４０２により働く力は、一般的に、図３２に示される実施形態の複合電極２６２６による働く力よりも小さいので、より高い電圧が、中間電極を作動させるのに一般的には用いられる。また、図３４に示される実施形態の上部電極３４０２と下部電極３４１０との間のキャパシタンスは一定ではなくて、中間電極３４０６の位置の関数であることを理解されたい。結果として、上部電極３４０２と下部電極３４１０との間のキャパシタンスは、中間電極３４０６の変位の非線形関数である。非線形の程度は、上部電極３４０２と、中間電極３４０６と、下部電極３４１０との間の面積の差によって決まる。

本明細書で説明される作動、帯電、及び較正の方法及びシステムは、電気機械システムデバイスや、ＭＥＭＳデバイスに限定されるものではない。本明細書で説明される方法及びシステムは、作動、電荷の印加、電極上の電荷の較正を含むあらゆるディスプレイデバイスにおいて使用可能であり、例えばＯＬＥＤデバイスやＬＣＤデバイスが挙げられる。また、本明細書で説明されるデバイス、方法及びシステムは、ねじりミラー又は電極を有するデバイスにおいても実施可能である。例えば、電気的に絶縁された電荷中性のねじりミラー又は電極を作動させて、不均一場の影響下において回転運動させることができる。

図４２Ａ及び図４２Ｂは、複数の干渉変調器を含むディスプレイデバイス４０を示すシステムブロック図の例を示す。ディスプレイデバイス４０は例えばスマートフォンや携帯電話であり得る。しかしながら、ディスプレイデバイス４０の同じ部品又はその若干の変更例は、例えばテレビ、電子リーダ、携帯メディアプレーヤー等の多様なタイプのディスプレイデバイスを表すものでもある。

ディスプレイデバイス４０は、筐体４１と、ディスプレイ３０と、アンテナ４３と、スピーカ４５と、入力デバイス４８と、マイク４６とを含む。筐体４１は、多様な製造プロセスで形成可能であり、射出成形や真空成形が挙げられる。また、筐体は多様な物質から作製可能であり、プラスチック、金属、ガラス、ゴム、セラミック、又はこれらの組み合わせが挙げられるが、これらに限定されるものではない。筐体４１は、取り外し可能な部分（図示せず）を含み得て、色が異なったり、異なるロゴ、写真、又は記号を含んだりする他の取り外し可能な部分と相互交換可能となり得る。

ディスプレイ３０は、本明細書で説明されるような、双安定ディスプレイやアナログディスプレイを含む多様なディスプレイのいずれかであり得る。また、ディスプレイ３０は、例えばプラズマ、ＥＬ、ＯＬＥＤ、ＳＴＮ ＬＣＤ、ＴＥＴ ＬＣＤ等のフラットパネルディスプレイ、又は例えばＣＲＴや他のチューブデバイス等のフラットパネルではないディスプレイを含むようにも構成され得る。また、ディスプレイ３０は、本明細書で説明されるような、干渉変調器ディスプレイを含み得る。例えば、ディスプレイは、本明細書で説明される方法を用いて動作、作動、帯電及び／又は較正されるアナログ干渉変調器画素を含むことができる。

ディスプレイデバイス４０の構成要素が、図４２Ｂに概略的に示されている。ディスプレイデバイス４０は、筐体４１を含み、また、それに少なくとも部分的に取り囲まれた追加の構成要素も含み得る。例えば、ディスプレイデバイス４０は、送受信機４７に結合されたアンテナ４３を含むネットワークインターフェース２７を含む。送受信機４７はプロセッサ２１に接続され、そのプロセッサ２１は調整ハードウェア５２に接続される。調整ハードウェア５２は、信号を調整する（例えば信号をフィルタリングする）ように構成され得る。調整ハードウェア５２は、スピーカ４５及びマイク４６に接続される。プロセッサ２１は、入力デバイス４８及びドライバコントローラ２９にも接続される。ドライバコントローラ２９はフレームバッファ２８とアレイドライバ２２とに結合されて、そのアレイドライバ２２はディスプレイアレイ３０に結合される。電源５０は、特定のディスプレイデバイス４０の設計により必要とされるような全ての構成要素に電力を供給することができる。

ネットワークインターフェース２７は、アンテナ４３及び送受信機４７を含み、ディスプレイデバイス４０が、ネットワーク上の一つ以上のデバイスと通信できるようにする。ネットワークインターフェース２７は、例えばプロセッサ２１のデータ処理要求を軽減するようにある程度の処理性能も有し得る。アンテナ４３は、信号を送受信する。一部実施形態では、アンテナ４３は、ＩＥＥＥ １６．１１規格（ＩＥＥＥ １６．１１（ａ）、（ｂ）、（ｇ）を含む）又はＩＥＥＥ ８０２．１１規格（ＩＥＥＥ ８０２．１１ａ、ｂ、ｇ、ｎを含む）に準拠したＲＦ信号を送受信する。他の一部実施形態では、アンテナ４３は、ＢＬＵＥＴＯＯＴＨ（登録商標）規格に準拠したＲＦ信号を送受信する。携帯電話の場合、アンテナ４３は、ＣＤＭＡ（ｃｏｄｅ ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ ａｃｃｅｓｓ）、ＦＤＭＡ（ｆｒｅｑｕｅｎｃｙ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅ ａｃｃｅｓｓ）、ＴＤＭＡ（ｔｉｍｅ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅ ａｃｃｅｓｓ）、ＧＳＭ（登録商標）（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）、ＧＳＭ（登録商標）／ＧＰＲＳ（Ｇｅｎｅｒａｌ Ｐａｃｋｅｔ Ｒａｄｉｏ Ｓｅｒｖｉｃｅ）、ＥＤＧＥ（Ｅｎｈａｎｃｅｄ Ｄａｔａ ＧＳＭ（登録商標） Ｅｎｖｉｒｏｎｍｅｎｔ）、ＴＥＴＲＡ（Ｔｅｒｒｅｓｔｒｉａｌ Ｔｒｕｎｋｅｄ Ｒａｄｉｏ）、Ｗ‐ＣＤＭＡ（Ｗｉｄｅｂａｎｄ‐ＣＤＭＡ）、ＥＶ‐ＤＯ（Ｅｖｏｌｕｔｉｏｎ Ｄａｔａ Ｏｐｔｉｍｉｚｅｄ）、１ｘＥＶ‐ＤＯ、ＥＶ‐ＤＯ Ｒｅｖ Ａ、ＥＶ‐ＤＯ Ｒｅｖ Ｂ、ＨＳＰＡ（Ｈｉｇｈ Ｓｐｅｅｄ Ｐａｃｋｅｔ Ａｃｃｅｓｓ）、ＨＳＤＰＡ（Ｈｉｇｈ Ｓｐｅｅｄ Ｄｏｗｎｌｉｎｋ Ｐａｃｋｅｔ Ａｃｃｅｓｓ）、ＨＳＵＰＡ（Ｈｉｇｈ Ｓｐｅｅｄ Ｕｐｌｉｎｋ Ｐａｃｋｅｔ Ａｃｃｅｓｓ）、ＨＳＰＡ＋（Ｅｖｏｌｖｅｄ Ｈｉｇｈ Ｓｐｅｅｄ Ｐａｃｋｅｔ Ａｃｃｅｓｓ）、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）、ＡＭＰＳ、又は、例えば３Ｇや４Ｇ技術を用いたシステム等のワイヤレスネットワーク内の通信に使用される他の既知の信号を受信するように設計される。送受信機４７は、アンテナ４３から受信した信号を前処理することができて、その信号が、プロセッサ２１によって受信されて更に操作されるようにする。また、送受信機４７は、プロセッサ２１から受信した信号を処理することもできて、その信号が、アンテナ４３を介してディスプレイデバイス４３から送信されるようにする。

一部実施形態では、送受信機４７を受信機に置換し得る。また、一部実施形態では、ネットワークインターフェース２７を、プロセッサ２１に送信される画像データを記憶又は発生させることができる画像ソースに置換し得る。プロセッサ２１は、ディスプレイデバイス４０の動作全体を制御し得る。プロセッサ２１は、ネットワークインターフェース２７又は画像ソースから例えば圧縮画像データ等のデータを受信して、そのデータを、生の画像データ、又は生の画像データへと簡単に処理されるフォーマットへと処理する。プロセッサ２１は、処理されたデータを、ドライバコントローラ２９又は記憶用のフレームバッファ２８に送信し得る。生データとは典型的に、画像内の各位置における画像特性を識別する情報のことを称する。例えば、そのような画像特性として、色、彩度、グレイスケールレベルが挙げられる。

プロセッサ２１は、ディスプレイデバイス４０の動作を制御するためのマイクロコントローラ、ＣＰＵ、又は論理ユニットを含み得る。調整ハードウェア５２は、信号をスピーカ４５に送信し、また、マイク４６から信号を受信するために、アンプ及びフィルタを含み得る。調整ハードウェア５２は、ディスプレイデバイス４０内部の個別部品であり得て、または、プロセッサ２１又は他の構成要素内に組み込まれ得る。

ドライバコントローラ２９は、プロセッサ２１が発生させた生の画像データを、プロセッサ２１から直接又はフレームバッファ２８から受け取って、アレイドライバ２２への高速伝送のために、その生の画像データを再フォーマットし得る。一部実施形態では、ドライバコントローラ２９は、生の画像データを、ラスタ状フォーマットを有するデータフローに再フォーマットし得て、そのデータフローがディスプレイアレイ３０にわたる走査に適したタイムオーダを有するようにする。そして、ドライバコントローラ２９は、フォーマットされた情報をアレイドライバ２２に送信する。例えばＬＣＤコントローラ等のドライバコントローラ２９は、スタンドアローン型集積回路（ＩＣ，ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）としてシステムプロセッサ２１に付随することが多いが、このようなコントローラは、多様な方法で実現され得る。例えば、コントローラは、ハードウェアとしてプロセッサ２１に実装されるか、ソフトウェアとしてプロセッサ２１に実装されるか、又はアレイドライバ２２と共にハードウェア内に完全に集積され得る。

アレイドライバ２２は、フォーマットされた情報をドライバコントローラ２９から受信して、ビデオデータを、並列な組の波形に再フォーマットすることができて、その並列な組の波形は、一秒当たり何度も、数百、場合によっては数千（又はそれ以上）のリード（ディスプレイの画素のｘ‐ｙマトリクスから来る）に印加される。

一部実施形態では、ドライバコントローラ２９、アレイドライバ２２及びディスプレイアレイ３０は、本願で説明されるあらゆる種類のディスプレイに適したものである。例えば、ドライバコントローラ２９は、従来のディスプレイコントローラ又は双安定ディスプレイコントローラ（例えば、ＩＭＯＤコントローラ）であり得る。また、アレイドライバ２２は、従来のドライバ又は双安定ディスプレイドライバ（例えば、ＩＭＯＤディスプレイドライバ）であり得る。更に、ディスプレイアレイ３０は、従来のディスプレイアレイ又は双安定ディスプレイアレイ（例えば、ＩＭＯＤのアレイを含むディスプレイ）であり得る。一部実施形態では、ドライバコントローラ２９は、アレイドライバ２２と集積され得る。このような実施形態は、携帯電話、腕時計、及び小型ディスプレイ等の高集積システムにおいて有用となり得る。

一部実施形態では、入力デバイス４８は、使用者がディスプレイデバイス４０の動作を制御することができるように構成され得る。入力デバイス４８は、キーパッド（例えばＱＷＥＲＴＹキーボードや電話のキーパッド等）、ボタン、スイッチ、ロッカー、タッチスクリーン、又は圧力感知若しくは熱感知膜を含み得る。マイク４６は、ディスプレイデバイス４０用の入力デバイスとして構成され得る。一部実施形態では、マイクロ４６を介した音声命令を用いて、ディスプレイデバイス４０の動作を制御することができる。

電源５０は、多様なエネルギーストレージデバイスを含み得る。例えば、電源５０は、充電式バッテリ（例えばニッケルカドミウムバッテリやリチウムイオンバッテリ等）であり得る。充電式バッテリを用いた実施形態では、充電式バッテリは、例えばコンセント又は光起電デバイス若しくはアレイからの電力を用いて充電可能である。代わりに、充電式バッテリは非接触式で充電可能である。また、電源５０は、再生可能エネルギー源、キャパシタ、太陽電池（プラスチック太陽電池や太陽電池ペイント等）でもあり得る。また、電源５０は、コンセントから電力供給されるようにも構成可能である。

一部実施形態では、制御プログラム可能性は、電子ディスプレイシステム内の複数箇所に配置可能なドライバコントローラ２９内に在る。他の一部実施形態では、制御プログラム可能性はアレイドライバ２２内に在る。上述の最適化は、あらゆる数のハードウェア及び／又はソフトウェア構成要素及び多様な構成において実施可能である。

本願で開示される実施形態に関して説明される多様で例示的な論理、論理ブロック、モジュール、回路、アルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、又は両者の組み合わせとして実施され得る。ハードウェア及びソフトウェアの可換性は、一般的にその機能性に関して説明され、上述の多様で例示的な構成要素、ブロック、モジュール、回路及びステップにおいて説明されている。このような機能性がハードウェアにおいて実施されるかソフトウェアにおいて実施されるのかは、具体的な応用と、システム全体に課せられる設計の制約に依存する。

本願で開示される側面に関して説明される多様で例示的な論理、論理ブロック、モジュール、回路を実施するために用いられるハードウェア及びデータ処理装置は、本願で説明される機能を実施するように設計された汎用の単一又はマルチチッププロセッサ、ＤＳＰ（ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ）、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）、ＦＰＧＡ（ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）、他のプログラマブル論理デバイス、個別ゲート又はトランジスタ論理、個別ハードウェア部品、又はこれらの組み合わせを用いて、実施又は実行され得る。汎用プロセッサは、マイクロプロセッサ、又は従来のプロセッサ、コントローラ、マイクロコントローラ、又は状態機械であり得る。また、プロセッサは、複数の計算デバイスの組み合わせ（例えば、ＤＳＰとマイクロプロセッサの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと組み合わせた一つ以上のマイクロプロセッサ、このような他の構成）としても実施可能である。一部実施形態では、特定のステップ及び方法が、所定の機能専用の回路によって実行され得る。

一以上の側面において、説明される機能が、ハードウェア、デジタル電子回路、コンピュータソフトウェア、ファームウェア（本明細書で開示される構造、その等価な構造物、又はそれらの組み合わせを含む）において実施され得る。本明細書で説明される主題の実施形態は、データ処理装置によって実行される又はその動作を制御するコンピュータストレージ媒体に実装された一つ以上のコンピュータプログラム（つまり、コンピュータプログラム命令の一つ以上のモジュール）としても実施され得る。

本願で説明される実施形態の多様な修正が当業者には明らかであり、本願で定められる一般原理は、本願の精神又は範囲を逸脱せずに他の実施形態に適用可能である。従って、特許請求の範囲は、本明細書に示された実施形態に限定されるものではなく、本明細書で開示される開示、原理及び新規特徴と矛盾しない最も広範な範囲に従うものである。“例示的”との用語は、本願において専ら、“例となる”ことを意味するものである。また、“例示的”に本明細書で説明される実施形態は、必ずしも他の可能性又は実施形態に対して好ましいものであったり有利であったりするものではない。また、 “上”及び“下”との用語が図面を簡単に説明するために使われることがあるものであって、適当な向きのページに対する図面の位置に対応する相対的な位置を示すものであって、実施されるようなＩＭＯＤの適当な向きを反映しないことがある点を当業者は理解されたい。

別々の実施形態に関連して本明細書で説明される具体的な図面は、単一の実施形態において組み合わせ実施され得る。逆に、単一の実施形態に関連して説明される多様な図面は、複数の実施形態において別々に実施されたり、適切な部分組み合わせで実施されたりし得る。更に、特徴が、特定の組み合わせにおいて作用するものとして上記で説明されたり、そのようなものとして特許請求されたりし得るが、場合によっては、特許請求される組み合わせからの一つ以上の特徴が、その組み合わせから削除され得て、特許請求される組み合わせが、一部組み合わせ、又は一部組み合わせのバリエーションを対象とし得る。

同様に、動作は図面において特定の順番で示されているが、これは、所望の結果を得るためには、そのような動作を図示される特定の順番又は逐次的な順番で実施しなければならないと理解されるものではなく、全ての図示された動作を行わなければならないと理解されるものでもない。更に、図面は、流れ図において一つ以上の例示的なプロセスを概略的に示したものであり得る。しかしながら、示されていない他の動作が、概略的に示された例示的プロセスに組み込まれ得る。例えば、一つ以上の追加動作が、図示されたいずれかの動作の前、後、同時、又は間に実行され得る。場合によっては、マルチタスク及び並列処理が有利となり得る。更に、上述の実施形態における多様なシステムコンポーネントの分離は、そのような分離が全ての実施形態において必要であると理解されるものではなく、説明されたプログラムコンポーネント及びシステムは一般的に、単一のソフトウェア製品内に互いに統合されるか、又は複数のソフトウェア製品内にパッケージングされ得る。また、他の実施形態も、特許請求の範囲内に存在する。場合によっては、特許請求の範囲内の動作が、異なる順番で実行可能であり、それでも所望の結果が達成される。

１２００ アナログ干渉変調器
１２０２ 上部電極
１２０６ 中間電極
１２１０ 下部電極

Claims (30)

1. 光を変調するためのデバイスであって、
   前記デバイスがディスプレイ素子を備え、前記ディスプレイ素子が、
   第一の電極と、
   ギャップによって前記第一の電極から離隔された第二の電極と、
   前記第一の電極と前記第二の電極との間に配置された可動性の第三の電極と、
   少なくとも一つの電気コンタクトとを含み、
   前記第一の電極及び前記第二の電極が、電圧が前記第一の電極及び前記第二の電極にわたって印加されると、前記可動性の第三の電極が電気的に絶縁されていて電荷中性である際に前記可動性の第三の電極を移動させる電場を前記第一の電極と前記第二の電極との間に生成するように構成されていて、
   前記第三の電極が、電気的に絶縁された第一の位置と、電気的に接続された第二の位置と、電気的に絶縁された第三の位置との間で前記ギャップ内を移動するように構成されていて、
   前記第三の電極が、前記電気的に接続された第二の位置において前記少なくとも一つの電気コンタクトと電気的に導通し、前記電気コンタクトが、前記第三の電極が前記電気的に接続された第二の位置にある際に前記第三の電極上の電荷を変更するように構成されていて、前記第三の電極が、前記第三の電極上の電荷が変更された後に前記第三の位置に移動するように構成されている、デバイス。
2. 前記電場を生成するために前記第一の電極及び前記第二の電極にわたって電圧を印加するように構成された制御回路を更に備えた請求項１に記載のデバイス。
3. 前記電場が不均一である、請求項１に記載のデバイス。
4. 前記第二の電極が、前記第一の電極よりも大きな表面積を有する、請求項３に記載のデバイス。
5. 前記第三の電極が、前記第二の電極の表面積よりも小さい又は略等しい表面積を有する、請求項４に記載のデバイス。
6. 前記少なくとも一つの電気コンタクトが、前記第一の電極に配置された一つ以上の導電性ポストを含む、請求項１に記載のデバイス。
7. 前記一つ以上の導電性ポストが、前記第一の電極から電気的に絶縁されている、請求項６に記載のデバイス。
8. 抵抗素子が前記一つ以上の導電性ポストを接続して、前記抵抗素子が、前記一つ以上の導電性ポストを通る電流を減少させるように構成されている、請求項７に記載のデバイス。
9. 前記ディスプレイ素子が、前記第三の電極が前記少なくとも一つの電気コンタクトに接触している際に前記第三の電極上の負電荷を散逸させるように構成されている、請求項１に記載のデバイス。
10. 前記第三の電極が、前記第三の電極が前記第二の位置にある際に前記第三の電極に機械的復元力を印加する一つ以上のばねに接続されていて、前記復元力は、前記第三の電極を前記少なくとも一つの電気コンタクトから離すように前記第三の電極に作用して、前記第三の電極が、前記機械的復元力が前記電場によって中間電極に印加される電気力よりも大きくなるまで、前記少なくとも一つの電気コンタクトに接触したままであるように構成されている、請求項９に記載のデバイス。
11. 前記ディスプレイ素子が、前記第一の電極に対して横方向に整列された相補電極を更に備え、前記少なくとも一つの電気コンタクトが、前記相補電極に配置されて且つ前記相補電極に電気的に接続された一つ以上の導電性ポストを含む、請求項１に記載のデバイス。
12. 前記相補電極が、前記相補電極を前記第一の電極から電気的に絶縁する又は前記第一の電極に電気的に接続する一つ以上のスイッチに電気的に接続されている、請求項１１に記載のデバイス。
13. 前記相補電極が、接地の際に、前記一つ以上の導電性ポストを通る電流を減少させるように構成された抵抗素子を介して前記相補電極を接地するように構成されている、請求項１２に記載のデバイス。
14. 前記第三の電極が金属反射体を含む、請求項１に記載のデバイス。
15. 複数のディスプレイ素子を含むディスプレイと、
    前記ディスプレイと通信して画像データを処理するように構成されたプロセッサと、
    前記プロセッサと通信するように構成されたメモリデバイスとを更に備えた請求項１に記載のデバイス。
16. 前記ディスプレイに少なくとも一つの信号を送信するように構成されたドライバ回路を更に備えた請求項１５に記載のデバイス。
17. 前記ドライバ回路に前記画像データの少なくとも一部を送信するように構成されたコントローラを更に備えた請求項１６に記載のデバイス。
18. 前記プロセッサに前記画像データを送信するように構成された画像ソースモジュールを更に備えた請求項１５に記載のデバイス。
19. 前記画像ソースモジュールが、受信機、送受信機及び送信機のうち少なくとも一つを含む、請求項１８に記載のデバイス。
20. 入力データを受信して前記入力データを前記プロセッサに送信するように構成された入力デバイスを更に備えた請求項１５に記載のデバイス。
21. 光を変調するためのデバイスであって、
    前記デバイスがディスプレイ素子を備え、前記ディスプレイ素子が、
    不均一な電場を生成するための手段と、
    ギャップを形成する第一の電極と第二の電極との間に配置された可動電極であって、電気的に絶縁された第一の位置と、第二の位置と、電気的に絶縁された第三の位置との間で前記ギャップ内を移動するように構成された可動電極と、
    前記可動電極が前記第二の位置にある際に前記可動電極上の電荷を変更するための手段とを備えた、デバイス。
22. 前記不均一な電場を生成するための手段が前記第一の電極及び前記第二の電極を含み、前記第一の電極及び前記第二の電極が異なる表面積を有している、請求項２１に記載のデバイス。
23. 前記不均一な電場を生成するための手段が前記第一の電極及び前記第二の電極を含み、前記第一の電極及び前記第二の電極が異なる形状を有している、請求項２１に記載のデバイス。
24. 前記電荷を変更するための手段が少なくとも一つの電気コンタクトを含む、請求項２１に記載のデバイス。
25. 光を変調するためのデバイスを作動させる方法であって、
    第一の電極及び第二の電極にわたって帯電作動電圧を印加して、前記第一の電極と前記第二の電極との間のギャップ内に電場を生成して、前記ギャップ内に位置する電気的に絶縁された電荷中性の第三の電極を前記第一の電極に向けて第一の位置から第二の位置に移動させるステップと、
    前記第三の電極が前記第二の位置にある際に前記第三の電極を電気コンタクトに電気的に接続するステップと、
    前記第三の電極が前記第二の位置にある際に前記第三の電極上の機械的復元力が前記第三の電極上の電場の電気力を超えるまで、前記第三の電極上の電荷を変更するステップとを備えた方法。
26. 前記電場が不均一である、請求項２５に記載の方法。
27. 前記第三の電極が前記電気コンタクトに電気的に接続した後に一度に較正電圧を印加するステップを更に備えた請求項２５に記載の方法。
28. 前記電気コンタクトが、前記第一の電極に配置された一つ以上の導電性ポストを含み、前記第三の電極上の電荷を変更するステップが、前記第三の電極が前記第二の位置にある際に前記一つ以上の導電性ポストを介して前記第三の電極上の電荷を散逸させることを含む、請求項２５に記載の方法。
29. 前記一つ以上の導電性ポストを接地する抵抗器を用いて前記第三の電極上の電荷が散逸する速度を低下させるステップを更に備えた請求項２８に記載の方法。
30. 前記第一の電極及び前記第二の電極にわたって電圧を印加して、前記光を変調するためのデバイスの反射される色に対応する前記ギャップ内の位置に前記第三の電極を移動させるステップを更に備えた請求項２５に記載の方法。

Images