JP2013534015A - モバイルデバイス内の組み込まれた不揮発性メモリとメイン揮発性メモリとの並列使用 - Google Patents

モバイルデバイス内の組み込まれた不揮発性メモリとメイン揮発性メモリとの並列使用 Download PDF

Info

Publication number
JP2013534015A
JP2013534015A JP2013518693A JP2013518693A JP2013534015A JP 2013534015 A JP2013534015 A JP 2013534015A JP 2013518693 A JP2013518693 A JP 2013518693A JP 2013518693 A JP2013518693 A JP 2013518693A JP 2013534015 A JP2013534015 A JP 2013534015A
Authority
JP
Japan
Prior art keywords
volatile memory
memory
mobile device
processor
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013518693A
Other languages
English (en)
Inventor
クリストファー・コング・イー・チュン
Original Assignee
クアルコム,インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム,インコーポレイテッド filed Critical クアルコム,インコーポレイテッド
Publication of JP2013534015A publication Critical patent/JP2013534015A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying
    • G06F11/1446Point-in-time backing up or restoration of persistent data
    • G06F11/1456Hardware arrangements for backup
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0638Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying
    • G06F11/1415Saving, restoring, recovering or retrying at system level
    • G06F11/1441Resetting or repowering
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Storage Device Security (AREA)
  • Telephone Function (AREA)

Abstract

不揮発性メモリとメインメモリとの並列使用を有するモバイルデバイスが提示される。本モバイルデバイスは、揮発性メモリと、不揮発性メモリと、不揮発性メモリと揮発性メモリとに機能的に結合されたメモリコントローラと、メモリコントローラに結合されたプロセッサとを含む。プロセッサは、連続メモリマップを利用して、不揮発性メモリと揮発性メモリとの両方をアドレッシングする。代替的に、モバイルデバイスは、揮発性メモリと、不揮発性メモリと、揮発性メモリに結合されたメモリコントローラと、メモリコントローラに結合されたプロセッサとを含み得る。プロセッサは、通常動作中に揮発性メモリをアドレッシングし得る。本モバイルデバイスは、不揮発性メモリとメモリコントローラとに結合されたシャドーコピーコントローラであって、そのシャドーコピーコントローラが、揮発性メモリの指定された部分に記憶された情報を不揮発性メモリにコピーする、シャドーコピーコントローラをさらに含み得る。

Description

開示する実施形態は、モバイルデバイスメモリアーキテクチャに関する。より詳細には、実施形態は、様々な揮発性メモリ不揮発性メモリ構成を使用して、モバイルデバイスの電力循環特性を改善することに関する。
現代のモバイルデバイスの能力が向上し、それに対応して使用が増加するとともに、様々な動作モードにわたるモバイルデバイスの電力問題がますます重要になり得る。たとえば、いくつかの状態下では、モバイルデバイスへの電力が損失すると、揮発性メモリに記憶されたデータのコンテンツが失われることがある。そのような電力損失は、(電話を落としてバッテリーが切断されることがあるなど)モバイルデバイスの衝撃、または適時の再充電を受けないことによりバッテリーが消耗したことによる、偶発的電力停止(power disruption)に起因し得る。他の状況では、ユーザが、たとえば、入力パスコード、身分証明書および/または金融証明書、デジタル著作権管理など、セキュリティ対策をくぐり抜けるために、意図的に電力停止を引き起こすことがある。最も一般的な状況では、電力停止は、ユーザが、単にモバイルデバイスのスイッチを切るか、または完全にモバイルデバイスの電源を切ったときに起こり得る。そのような電力停止の後、従来のモバイルデバイスは、通常動作に戻るためにコールドリブート(cold reboot)を実行しなければならないことがある。
図1に、電力状態が電力管理集積回路(PMIC)130によって監視および/または制御され得る、従来のモバイルデバイスを表す。電力は、たとえば、発呼および/または着信呼に対する応答など、モバイルデバイスの通常動作中に、プロセッサ110、不揮発性メモリ(たとえば、フラッシュメモリ)150およびシンクロナスダイナミックランダムアクセスメモリ(SDRAM)140を含む、(ブロック105として示される)モバイルデバイス内の複数の構成要素にPMICによって供給され/制御され得る。PMICはさらに、図示されていない、モバイルデバイス100内の他のサブシステムおよび/または構成要素に電力を供給し、監視し、および/または制御し得る。プロセッサ110は、モバイルデバイス動作のための論理とアナログインターフェースとを含み得、さらに1つまたは複数のマイクロプロセッサおよび/またはデジタル信号プロセッサ(DSP)を含むことができる。図1に示すようなSDRAM140は、一般にランダムアクセスメモリ(RAM)のサブセットである。RAMは、スタンドアローンデバイスであり得、および/またはマイクロプロセッサ、マイクロコントローラ、特定用途向け集積回路(ASIC)、システムオンチップ(SoC)、および他の同様のデバイスなど、RAMを使用するデバイス内に組み込まれるか、またはその中に埋め込まれ得る。
RAMは揮発性または不揮発性であり得る。揮発性RAMは、電力が除去されたときはいつでも、それの記憶された情報を失う。不揮発性メモリ(たとえば、フラッシュメモリ)は、メモリから電力が除去されたときでも、それのメモリコンテンツを維持することができる。フラッシュメモリは、電力を印加させることなしに、それのコンテンツを維持することができる点で有利であるが、揮発性RAMよりも読取り/書込み時間が遅くなり得る。その上、フラッシュメモリに対して実行され得る書込み動作の回数に関して制限があることがある。
(上記で説明したような意図的または偶発的電力停止の後に)モバイルデバイスがコールドリブートを実行したとき、デバイスに再電力供給することにより、一般に、モバイルデバイス中のプロセッサおよび他のサブシステムのリブートに時間がかかることがある。従来のシステムでは、プロセッサ/システム状態、およびモバイルデバイスをリブートする際に使用される他の情報は、フラッシュメモリに記憶され得る。リブートプロセスは、フラッシュメモリから情報をコピーして揮発性メインメモリに戻し得る。このプロセスは、フラッシュメモリに関連する速度の不足に部分的に起因して遅くなり得る。さらに、リブートシーケンスは、プロセッサおよびシステム集約的であり得、したがって相当量のバッテリー電力を消費し得る。
したがって、上述の従来のメモリ構成を仮定すれば、システム設計者は、モバイルデバイス性能と電力消費量とセキュリティとユーザビリティとの間の妥協に挑戦することに取り組み得る。
開示する実施形態は、揮発性メモリおよび不揮発性メモリの様々な並列構成を利用することによって、モバイルデバイスの動作性能およびセキュリティを改善するための装置および方法を対象とする。
一実施形態は、揮発性メモリと、不揮発性メモリと、不揮発性メモリと揮発性メモリとに機能的に結合されたメモリコントローラとを含み得るモバイルデバイスを含むことができる。本実施形態は、メモリコントローラに結合されたプロセッサであって、そのプロセッサが、連続メモリマップを利用して、不揮発性メモリと揮発性メモリの両方をアドレッシングし得る、プロセッサをさらに含み得る。
別の実施形態は、揮発性メモリと、不揮発性メモリと、揮発性メモリに結合されたメモリコントローラとを含み得るモバイルデバイスを備え得る。本実施形態は、メモリコントローラに結合されたプロセッサであって、そのプロセッサが通常動作中に揮発性メモリをアドレッシングし得る、プロセッサをさらに含み得る。不揮発性メモリとメモリコントローラとに、シャドーコピーコントローラが結合され得る。揮発性メモリの指定された部分に記憶された情報を不揮発性メモリにコピーすることができるシャドーコピーコントローラが含まれ得る。
さらに別の実施形態では、モバイルデバイス中の不揮発性メモリを管理するための方法が提示される。本方法は、モバイルデバイスの電力モードを判断するステップと、電力モードに基づいて、電力中断が起こらなかったことを判断するステップとを含み得る。本方法は、動作を処理するために揮発性メモリにアクセスするステップと、揮発性メモリの所定の部分に記憶された情報を不揮発性メモリにコピーするステップとをさらに含み得る。添付の図面は、実施形態の説明を助けるために提示し、実施形態の限定ではなくそれの例示のためのみに与えるものである。
従来のメモリ構成を有するモバイルデバイスのブロック図。 連続アドレッシングメモリマップを使用するメモリ構成を有する例示的なモバイルシステムのブロック図。 シャドーアドレッシングメモリマップを使用するメモリ構成を有する例示的なモバイルシステムのブロック図。 シャドーアドレッシングメモリマップを利用して移動局によって実行される例示的なプロセスを示すフローチャート。 様々な実施形態に関連する例示的なメモリパッケージング構成のブロック図。 様々な実施形態に関連する例示的なメモリパッケージング構成のブロック図。
実施形態の態様を、そのような実施形態を対象とする以下の説明および関連する図面において開示する。本発明の範囲から逸脱することなく代替実施形態が考案され得る。さらに、実施形態において使用され、適用されるよく知られている要素については、関連する詳細を不明瞭にしないように、詳細には説明しないか、または省略する。
「例示的」という単語は、本明細書では、「例、事例、または例示の働きをすること」を意味するために使用する。「例示的」として本明細書で説明するいかなる実施形態も、必ずしも他の実施形態よりも好適または有利なものと解釈すべきではない。同様に、「実施形態」という用語は、すべての実施形態が、論じられた特徴、利点または動作モードを含むことを必要としない。
本明細書で使用する用語は、特定の実施形態について説明するためのものにすぎず、様々な実施形態を限定するものではない。本明細書で使用する単数形「a」、「an」、および「the」は、文脈が別段に明確に示すのでなければ、複数形をも含むものとする。さらに、本明細書で使用する「含む(comprises)」、「含んでいる(comprising)」、「含む(includes)」、および/または「含んでいる(including)」という用語は、述べられた特徴、整数、ステップ、動作、要素、および/または構成要素の存在を明示するが、1つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および/またはそれらのグループの存在または追加を排除しないことを理解されたい。
さらに、多くの実施形態については、たとえば、コンピューティングデバイスの要素によって実行すべき一連のアクションに関して説明する。本明細書で説明する様々なアクションは、特定の回路(たとえば、特定用途向け集積回路(ASIC))によって、1つまたは複数のプロセッサによって実行されるプログラム命令によって、あるいは両方の組合せによって実行され得ることを認識されよう。さらに、本明細書で説明するこれらの一連のアクションは、実行時に、関連するプロセッサに本明細書で説明する機能を実行させるコンピュータ命令の対応するセットを記憶した任意の形態のコンピュータ可読記憶媒体内で全体として実施すべきものと見なすことができる。したがって、本発明の様々な態様は、すべてが請求する主題の範囲内に入ることが企図されているいくつかの異なる形態で実施され得る。さらに、本明細書で説明する実施形態ごとに、そのような実施形態の対応する形態について、たとえば、記載の行為を実行する「ように構成された論理」として本明細書で説明することがある。
本明細書で使用する「通常動作」という用語は、モバイルデバイスが、通常コールドブートプロセスまたは瞬時オン(instant on)ブートプロセスの後に、たとえば、ボイスおよび/またはデータパケットを転送すること、ページング、データを表示すること、インターネットをサーフィンすることなど、ルーチン動作を実行し得る状態を指し得る。通常動作は、システム状態データが失われていることがある、無制御電力停止イベントの後に再起動するモバイルデバイスには適用されない。
本明細書で使用する「電力停止」という用語は、プロセッサへの電力が中断されるどのようなタイプのイベントをも指し得る。これは、モバイルデバイスがスリープまたはシャットダウンするための規則的なプロセスを通過し得、それによりモバイルデバイスのシステム状態が保持され得る、被制御電力停止イベントを含み得る。被制御電力停止は、たとえば、ユーザによって開始され得るスリープコマンド、シャットダウン、または電力サイクルにより起こり得る。プロセッサは、「ウォームリブート(warm reboot)」または「コールドリブート」のいずれかを実行することによって被制御電力停止から再起動し得る。「瞬時オン」と呼ばれこともあるウォームリブートでは、モバイルデバイスは動作状態に迅速に戻り得る。コールドリブート中、プロセッサ状態は回復され得ず、フルブートプロセスが追従されなければならず、したがって動作状態に戻るためにはるかに長い時間がかかることがある。
本明細書で使用する「無制御電力停止」という用語は、プロセッサへの電力が中断され、モバイルデバイスのシステム状態が保持されないことがあるイベントを指す。無制御電力停止は、モバイルデバイスの衝撃またはバッテリーの消耗により起こり得る。他の状況では、ユーザが、たとえば、パスコード、身分証明書および/または金融証明書、デジタル著作権管理など、セキュリティ対策をくぐり抜けるために、無制御電力停止を意図的に引き起こすことがある。
「コールドリブート」という用語は、プロセッサが、完全な電力中断から再起動し、高速不揮発性メモリに依拠せずにシステム状態を回復し得る電力循環イベントを指す。コールドリブート中、プロセッサは、より遅いタイプの不揮発性メモリ(たとえば、従来のフラッシュメモリ)から起動データを読み取ることによってシステム初期化を実行し、および/または読取り専用メモリ(ROM)から初期化データを取得し得る。
本明細書で使用する「モバイルデバイス」という用語は、ネットワークを介して情報を転送し得る任意のタイプのワイヤレス通信デバイスを指し得る。モバイルデバイスは、任意のセルラーモバイル端末、パーソナル通信システム(PCS)デバイス、パーソナルナビゲーションデバイスなどのポータブルデータユニット、GPS対応デバイス、ラップトップ、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、携帯情報端末、メータ読取り機器などの固定ロケーションデータユニット、あるいはデータもしくはコンピュータ命令またはそれらの任意の組合せを記憶または検索する任意の他の好適なデバイスであり得る。
モバイルデバイスは、ネットワーク信号および/または衛星位置システム信号を受信し、処理することが可能であり得る。その上、本明細書で使用する「ネットワーク」という用語は、ワイヤレスワイドエリアネットワーク(WWAN)、ワイヤレスローカルエリアネットワーク(WLAN)、ワイヤレスパーソナルエリアネットワーク(WPAN)などを含む任意のワイヤレス通信ネットワークを指し得る。WWANは、符号分割多元接続(CDMA)ネットワーク、時分割多元接続(TDMA)ネットワーク、周波数分割多元接続(FDMA)ネットワーク、直交周波数分割多元接続(OFDMA)ネットワーク、シングルキャリア周波数分割多元接続(SC-FDMA)ネットワークなどであり得る。CDMAネットワークは、cdma2000、広帯域CDMA(W-CDMA)などの1つまたは複数の無線アクセス技術(RAT)を実装し得る。cdma2000は、IS-95標準、IS-2000標準、およびIS-856標準を含む。TDMAネットワークは、Global System for Mobile Communications(GSM(登録商標))、Digital Advanced Mobile Phone System(D-AMPS)、または何らかの他のRATを実装し得る。GSM(登録商標)およびW-CDMAは、「3rd Generation Partnership Project」(3GPP)と称する団体からの文書に記載されている。cdma2000は、「3rd Generation Partnership Project 2」(3GPP2)と称する団体からの文書に記載されている。3GPPおよび3GPP2の文書は公に入手可能である。WLANは、IEEE802.11xネットワークであり得、WPANは、Bluetooth(登録商標)ネットワーク、IEEE802.15xネットワーク、または他の何らかのタイプのネットワークであり得る。これらの技法はまた、WWAN、WLANおよび/またはWPANの任意の組合せのために使用され得る。以下の図は、本開示の教示によるリモートユニットを示すが、本開示は、これらの例示的な図示されたユニットに限定されない。本開示の実施形態は、メモリを含むアクティブ集積回路と、テストおよび特徴づけのためのオンチップ回路とを含む任意のデバイスにおいて好適に採用され得る。
上記の開示したデバイスおよび方法は、一般に、コンピュータ可読媒体に記憶されたGDSIIおよびGERBERコンピュータファイル中に設計され、構成され得る。これらのファイルは、今度は、これらのファイルに基づいてデバイスを作製する作製ハンドラに与えられる。得られた生成物は半導体ウエハであり、半導体ウエハは、次いで半導体ダイにカットされ、半導体チップにパッケージングされる。チップは、次いで、本明細書で説明するデバイスにおいて採用され得る。
図2に、連続アドレッシングメモリマップ260を使用するメモリ構成を有する例示的なモバイルシステム200のブロック図を示す。ユーザインターフェース、アンテナ、バッテリー、トランシーバ、メモリマネージャなど、モバイルデバイスの他のよく知られている要素および特徴については、簡潔のために本明細書では図示も説明もしない。同様に、ページを受信し、復号すること、スリープサイクル、ページングサイクル、メモリ管理など、モバイルデバイスによって実行されるよく知られているプロセス/アルゴリズムについては、本明細書では詳細には説明しない。しかしながら、本開示の実施形態では、これらのよく知られている要素およびプロセスはモバイルデバイス中に含まれることを諒解されよう。
モバイルデバイス200では、連続アドレッシングメモリマップ260が分割され得、マップのある部分は揮発性メモリに関連し得、マップの別の部分は不揮発性メモリに関連し得る。マップの不揮発性部分は、システム状態、セキュリティ、デジタル著作権管理、または無制御電力停止の場合に保持することが望ましいことがある他の情報に関連する情報を記憶するために予約され得る。マップの他の部分は、揮発性メモリに関連し得、セキュリティまたはシステムの状態にとって重要でないデータを含む他の情報を記憶するために使用され得る。
図2をさらに参照すると、モバイルデバイス200は、揮発性メモリ240と不揮発性メモリ250とを含み得る。各メモリはメモリコントローラ220にインターフェースし得る。メモリコントローラ220は、単一のコントローラであり得るか、または別々のコントローラ、たとえば、メモリコントローラ1 222とメモリコントローラ2 224とに分割され得る。図示の実施形態200では、異なる信号およびインターフェース仕様(たとえば、タイミング要件、電圧レベル、インピーダンス整合など)を可能にするために、メモリタイプごとに異なる専用のコントローラがあり得る。各メモリコントローラ222、224は別個の外部バスインターフェース(EBI)上でデータを転送し得る。メモリコントローラ220は、別個のアドレスバスとデータバスとを介してプロセッサ210にインターフェースし得る。最後に、電力管理集積回路(PMIC)230は、(図2ではブロック205として例示される)モバイルデバイス内の構成要素および/またはサブシステムに電力を供給し、電力状態を管理し得る。
さらに詳細には、プロセッサ210は、連続メモリマップ260を使用して揮発性メモリ240と不揮発性メモリ250の両方にアクセスし得る。連続メモリマップ260は、アドレス値のセットによってランダムにアクセスされ得る。アドレス値のある範囲は、(物理揮発性メモリ240に対応する)揮発性メモリマップ264にマッピングし得、値の別の範囲は、(物理不揮発性メモリ250に対応する)不揮発性メモリマップ265にマッピングし得る。プロセッサは、不揮発性メモリマップ265に対応する適切なメモリアドレスを選択することによって、電力停止から保護するために記憶すべきデータを選択し得る。不揮発性メモリ250に記憶するためにプロセッサが選択することを望み得るデータのタイプは、システム状態データ、セキュリティデータ、デジタル著作権管理(DRM)データ、またはモバイルデバイス200への電力が中断されたときに保持されるべき他のデータを含み得る。セキュリティデータを不揮発性メモリ250に記憶することにより、セキュリティデータは、それらの電力を意図的に中断することによってセキュリティシステムをくぐり抜けようと試みるユーザから保護され得る。他の実施形態では、モバイルデバイス200はまた、システム状態データを不揮発性メモリ250に記憶することによって電力循環からはるかに速く回復し、したがって「瞬時オン」能力が与えられ得る。
ランダムアクセスメモリ(RAM)は揮発性または不揮発性であり得る。揮発性RAMは、電力が除去されたときはいつでも、それの記憶された情報を失う。不揮発性RAMは、メモリから電力が除去されたときでも、それのメモリコンテンツを維持することができる。不揮発性RAMは、電力を印加させることなしに、それのコンテンツを維持することができるという点で有利であるが、一般に、フラッシュメモリの形態をとる従来の不揮発性RAMは、揮発性RAMよりも読取り/書込み時間が遅くなり得る。フラッシュメモリはまた、エラーが生じ始める前に書き込むことができる回数に限界があり得る。磁気抵抗ランダムアクセスメモリ(MRAM)は、揮発性メモリに匹敵する応答(読取り/書込み)時間を有する不揮発性メモリ技術である。データを電荷または電流として記憶する従来のRAM技術とは対照的に、MRAMは磁性要素を使用する。MRAMの不揮発性メモリは、DRAMのアクセス時間に匹敵し得る高速のアクセス時間を与える。さらに、MRAMはまた、フラッシュメモリのために利用可能な限られた回数の書込み動作と比較して、故障の前のかなりより多い回数の書込み動作が可能であり得る。揮発性メモリ240は、同期DRAM(SDRAM)を含む、任意のタイプのダイナミックランダムアクセスメモリ(DRAM)であり得る。不揮発性メモリ250は、電力の印加なしにメモリを保持する任意のタイプのRAMであり得、揮発性メモリ240およびプロセッサ210と連携して作動するのに十分に高速であり得る。一実施形態では、不揮発性メモリ250は、従来のフラッシュメモリに勝るそれの上述の利点を仮定すれば、MRAMを利用し得る。
揮発性メモリ240と高速不揮発性メモリ250との並列使用により、モバイルデバイス200は、コールドリブートを回避することによってより速い電力循環能力を与え得る。さらに、セキュリティデータを不揮発性メモリ250に記憶することによって、モバイルデバイス200は、モバイルデバイス200において起用されるセキュリティ対策のくぐり抜けを防止し得る。
図3に、シャドーアドレッシングメモリマップ360を使用するメモリ構成を有する例示的なモバイルデバイス300のブロック図を示す。ユーザインターフェース、アンテナ、バッテリー、トランシーバ、メモリマネージャなど、モバイルデバイスの他のよく知られている要素および特徴については、簡潔のために本明細書では図示も説明もしない。同様に、ページを受信し、復号すること、スリープサイクル、ページングサイクル、メモリ管理など、モバイルデバイスによって実行されるよく知られているプロセス/アルゴリズムについては、本明細書では詳細には説明しない。しかしながら、本開示の実施形態では、これらのよく知られている要素およびプロセスはモバイルデバイス中に含まれることを諒解されよう。
モバイルデバイス300では、シャドーアドレッシングメモリマップ360は、通常動作のためにプロセッサによって使用される、揮発性メモリに関連し得る1つのより大きいマップ364を含み得る。不揮発性メモリに関連し得る別の並列メモリマップ365は、揮発性メモリマップ364の一部分をシャドーイングし得る(図3では、シャドー部分はマップ364の影つきセクションとして示されている)。揮発性メモリマップ364のシャドー部分は、それの状態が変更されたときに不揮発性メモリにコピーされ得、したがって、電力停止に起因するデータ損失からの連続「バックアップ」が行われる。揮発性マップ364のシャドー部分は、システム状態、セキュリティ、デジタル著作権管理、または無制御電力停止の場合に保持することが望ましいことがある他の情報に関連する情報を記憶するために予約され得る。揮発性メモリマップ364の非シャドー部分は、セキュリティにとってもシステムの状態にとっても重要でない他のデータを記憶するために使用され得る。
図3をさらに参照すると、モバイルデバイス300は、揮発性メモリ340と不揮発性メモリ350とを含み得る。揮発性メモリ340は、外部バスインターフェース1(EBI1)を介してメモリコントローラ320にインターフェースし得る。不揮発性メモリ350は、シャドーコピーコントローラ330を介してメモリコントローラ320にインターフェースし得る。シャドーコピーコントローラ330は、揮発性メモリ340に対して、不揮発性メモリ350に関連し得る異なる信号およびインターフェース仕様(たとえば、タイミング要件、電圧レベル、インピーダンス整合など)を可能にすることができる。シャドーコピーコントローラ330は、EBI2Bを介して不揮発性メモリ350にインターフェースし得、EBI2Aを介してメモリコントローラ320にインターフェースし得る。メモリコントローラ320は、別個のアドレスバスおよびデータバスを介してプロセッサ310にインターフェースし得る。最後に、電力管理集積回路(PMIC)330は、図3ではブロック305として示されるモバイルデバイス中に含まれる構成要素および/またはサブシステムの電力状態を監視し、管理し得る。
通常動作中に、プロセッサ310は、揮発性メモリマップ364を使用して、メモリコントローラ320を介して揮発性メモリ340にアクセスし得る。揮発性メモリマップ364、不揮発性メモリ350によって「シャドーイングされる」アドレス値を含めて、様々なアドレス値によってランダムにアクセスされ得る。プロセッサは、不揮発性メモリマップ365によってシャドーイングされる揮発性メモリマップ364のセクションに対応するストレージアドレス(以下「シャドーストレージ」とも呼ぶ)を選択することによって、電力停止から保護するために記憶すべきデータを選択し得る。シャドーストレージのためにプロセッサが選択し得るデータのタイプは、システム状態データ、セキュリティデータ、デジタル著作権管理(DRM)データ、またはモバイルデバイス300への電力が中断されたときに保持されるべき任意の他のデータを含み得る。セキュリティデータをシャドーストレージに記憶することにより、セキュリティデータは、それらの電力を意図的に中断することによってセキュリティシステムをくぐり抜けようと試みるユーザから保護され得る。他の実施形態では、モバイルデバイス300はまた、システム状態データを不揮発性メモリ350に記憶することによって電力循環からはるかに速く回復し、したがって「瞬時オン」能力が与えられ得る。
システムが電力停止を感知した場合、PMIC330は電力状態情報をプロセッサ310に与え得る。電力を再印加すると、プロセッサ310は、不揮発性メモリマップ365を使用して、シャドーコピーコントローラ330を介して不揮発性RAM350のコンテンツを読み取るために、電力状態情報を使用し得る。被制御パワーダウン、無制御停止、および/またはスリープコマンドの場合には、プロセッサ310は、不揮発性メモリ350に保持された前のシステム状態データを使用して、プロセッサ310を再起動し得る。高速不揮発性メモリ350を使用することにより、モバイルデバイス300が迅速に再起動すること(「瞬時オン」モードとしても知られる)を可能にすることができ、したがって、時間および電力が節約される。セキュリティ対策をくぐり抜けるように企てられたユーザ起動型パワーダウンの場合には、セキュリティ情報は、不揮発性メモリ350を使用してそのまま残され得、したがって、損なわれることなくセキュリティプロセスが再起動することを保証するために、プロセッサ310によって使用され得る。
揮発性メモリ340は、同期DRAM(SDRAM)を含む、任意のタイプのダイナミックランダムアクセスメモリ(DRAM)であり得る。不揮発性メモリ350は、電力の印加なしにメモリを保持する任意のタイプのRAMであり得、揮発性メモリ340およびプロセッサ310と連携して作動するのに十分に高速であり得る。一実施形態では、不揮発性メモリ350は、従来のフラッシュメモリに勝るそれの上述の利点を仮定すれば、MRAMを利用し得る。
図4に、シャドーアドレッシングメモリマップ360を利用して、移動局300によって実行される例示的なプロセス400を示すフローチャートを示す。PMIC330は最初に、モバイルデバイスの電力状態を判断する(410)。たとえば、PMIC330は、被制御電力中断または無制御電力中断が起こったかどうかを確認し得る。電力状態が正常であり、電力停止が起こらなかった場合、プロセッサ310は、通常の読取り動作および/または書込み動作のために揮発性メモリ340にアクセスする(420)。さらに、揮発性メモリマップ364のシャドー部分に書き込まれたデータを不揮発性メモリ350にコピーする(425)。この動作は、不揮発性メモリマップ365を使用して、シャドーコピーコントローラ330によって実行され得る。電力中断が起こったとPMICが判断した場合、メモリコントローラ320は、再起動中にプロセッサが不揮発性メモリ350から初期化データを読み取り得るように再構成され得る。さらに、プロセッサ310によってセキュリティプロセスが利用されている場合、セキュリティ情報もまた不揮発性メモリから読み取られ得る。電力状態情報は、電力フラグの形態でプロセッサ310に与えられ得る。電力中断からのプロセッサの回復が完了すると、PMIC330は電力状態を再評価し、電力状態が正常に戻ったと判断し、したがって、通常動作(420、425)が継続する。上記で説明した様々なアクションは、特定の回路(たとえば、特定用途向け集積回路(ASIC)、浮動小数点ゲートアレイ(FPGA)など)によって、1つまたは複数のプロセッサによって実行されるプログラム命令によって、あるいは両方の組合せによって実行され得ることを認識されよう。
図5A〜図5Bに、様々な実施形態に関連する例示的なメモリパッケージング構成のブロック図を示す。図5Aに示す一実施形態では、揮発性メモリ504は別個のメモリダイ502に関連し得る。外部バスインターフェース(EBI)512と不揮発性メモリ510とは論理ダイ508に関連し得、その不揮発性メモリは論理ダイ508中に組み込まれている。揮発性メモリ504は、第1のスルーシリコンビア(TSV)インターフェース506に関連し得、不揮発性メモリ510はEBI512とともに、第2のTSVインターフェース514に結合され得る。論理ダイ508の上にメモリダイ502を積層することにより、TSV506とTSV514とを相互接続することによってメモリ504、510とEBI512との間の電気接続が確立され得る。図5Bに示す別の実施形態では、揮発性メモリ518と不揮発性メモリ520とは、単一のメモリダイ516上に常駐し得、TSV524および522を使用して、EBI(図示せず)にインターフェースし得る。
プロセッサ210とは別に図示されているが、揮発性メモリ240および/または不揮発性メモリ250はプロセッサと同じダイ上に常駐し得る。そのようなパッケージング構成は、実装サイズおよび電力消費を低減し得る。したがって、本明細書で例示し説明した構成は説明の便宜上与えられるにすぎず、様々な実施形態はこれらの例に限定されるものではないことを諒解されよう。
様々なメモリモジュールは、当業者によって諒解され得るように、スタンドローンデバイスであり得、あるいは、マイクロプロセッサ、マイクロコントローラ、特定用途向け集積回路(ASIC)、システムオンチップ(SoC)および他の同様のデバイスなど、メモリを使用するデバイス内に一体化され得るか、または埋め込まれ得る。
情報および信号は、多種多様な技術および技法のいずれかを使用して表され得ることを当業者は諒解されよう。たとえば、上記の説明全体にわたって言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界または磁性粒子、光場または光学粒子、あるいはそれらの任意の組合せによって表され得る。
さらに、本明細書で開示した実施形態に関連して説明した様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装され得ることを、当業者は諒解されよう。ハードウェアとソフトウェアのこの互換性を明確に示すために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップを、上記では概してそれらの機能に関して説明した。そのような機能をハードウェアとして実装するか、ソフトウェアとして実装するかは、特定の適用例および全体的なシステムに課される設計制約に依存する。当業者は、説明した機能を特定の適用例ごとに様々な方法で実装し得るが、そのような実装の決定は、本発明の範囲からの逸脱を生じるものと解釈すべきではない。
本明細書で開示した実施形態に関して説明した方法、シーケンス、および/またはアルゴリズムは、直接ハードウェアで実施されるか、プロセッサによって実行されるソフトウェアモジュールで実施されるか、またはその2つの組合せで実施され得る。ソフトウェアモジュールは、RAMメモリ、フラッシュメモリ、ROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、リムーバブルディスク、CD-ROM、または当技術分野で知られている他の形態の記憶媒体に存在してよい。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読むことができ、記憶媒体に情報を書き込むことができるようにプロセッサに結合される。代替として、記憶媒体はプロセッサと一体であり得る。
したがって、一実施形態は、モバイルデバイスの電力モードを判断し、その電力モードに基づいて、電力中断が起こらなかったことを判断し、演算を処理するために揮発性メモリにアクセスし、揮発性メモリの所定の部分に記憶された情報を不揮発性メモリにコピーするための方法を具現するコンピュータ可読媒体を含むことができる。
上記の開示は例示的な実施形態を示すが、添付の特許請求の範囲によって規定される本発明の範囲から逸脱することなく本明細書において様々な変更および修正を行うことができることに留意されたい。本明細書で説明した実施形態による方法クレームの機能、ステップおよび/または行為は特定の順序で実行される必要はない。さらに、実施形態の要素は、単数形で説明または請求されていることがあるが、単数形への限定が明示的に述べられていない限り、複数形が企図される。
100 モバイルデバイス
110 プロセッサ
120 メモリコントローラ
130 電力管理集積回路(PMIC)
140 シンクロナスダイナミックランダムアクセスメモリ(SDRAM)
150 不揮発性メモリ
200 モバイルシステム
210 プロセッサ
220 メモリコントローラ
222 メモリコントローラ1
224 メモリコントローラ2
230 電力管理集積回路(PMIC)
240 揮発性メモリ
250 不揮発性メモリ
260 連続アドレッシングメモリマップ
264 揮発性メモリマップ
265 不揮発性メモリマップ
300 モバイルデバイス
310 プロセッサ
320 メモリコントローラ
340 揮発性メモリ
350 不揮発性メモリ
360 シャドーアドレッシングメモリマップ
364 揮発性メモリマップ
365 不揮発性メモリマップ
502 メモリダイ
504 揮発性メモリ
506 第1のスルーシリコンビア(TSV)インターフェース
508 論理ダイ
510 不揮発性メモリ
512 外部バスインターフェース(EBI
514 第2のスルーシリコンビア(TSV)
516 メモリダイ
518 揮発性メモリ
520 不揮発性メモリ
522 スルーシリコンビア(TSV)
524 スルーシリコンビア(TSV)

Claims (31)

  1. 揮発性メモリと、
    不揮発性メモリと、
    前記不揮発性メモリと前記揮発性メモリとに機能的に結合されたメモリコントローラと、
    前記メモリコントローラに結合されたプロセッサであって、前記プロセッサが、連続メモリマップを利用して、前記不揮発性メモリと前記揮発性メモリの両方をアドレッシングする、プロセッサと
    を備える、モバイルデバイス。
  2. 前記メモリコントローラが、
    前記揮発性メモリに結合された第1のメモリコントローラと、
    前記不揮発性メモリに結合された第2のメモリコントローラであって、前記第2のメモリコントローラは、前記プロセッサが、前記不揮発性メモリのために予約された前記連続メモリマップのセクションをアドレッシングすることを可能にする、第2のメモリコントローラと
    をさらに備える、請求項1に記載のモバイルデバイス。
  3. 前記不揮発性メモリが、磁気抵抗ランダムアクセスメモリ(MRAM)および/またはスピントランスファートルクMRAM(STT-MRAM)を備える、請求項1に記載のモバイルデバイス。
  4. 前記プロセッサが、前記不揮発性メモリに/からプロセッサ状態情報を書き込む/読み取る、請求項1に記載のモバイルデバイス。
  5. 前記プロセッサが、前記不揮発性メモリに/から瞬時オン情報を書き込む/読み取る、請求項4に記載のモバイルデバイス。
  6. 前記プロセッサが、前記不揮発性メモリに/からセキュリティ情報を書き込む/読み取る、請求項1に記載のモバイルデバイス。
  7. 前記プロセッサが、前記不揮発性メモリに/からデジタル著作権管理(DRM)情報を書き込む/読み取る、請求項1に記載のモバイルデバイス。
  8. 前記揮発性メモリと前記不揮発性メモリと前記メモリコントローラと前記プロセッサとが、少なくとも1つの半導体ダイに組み込まれる、請求項1に記載のモバイルデバイス。
  9. 揮発性メモリと、
    不揮発性メモリと、
    前記揮発性メモリに結合されたメモリコントローラと、
    前記メモリコントローラに結合されたプロセッサであって、前記プロセッサが通常動作中に前記揮発性メモリをアドレッシングする、プロセッサと、
    前記不揮発性メモリと前記メモリコントローラとに結合されたシャドーコピーコントローラであって、前記シャドーコピーコントローラが、前記揮発性メモリの指定された部分に記憶された情報を前記不揮発性メモリにコピーする、シャドーコピーコントローラと
    を備える、モバイルデバイス。
  10. 前記シャドーコピーコントローラは、通常動作中に前記メモリコントローラによって前記情報が前記揮発性メモリに書き込まれるのと実質的に同時に、前記揮発性メモリの前記指定された部分から前記情報をコピーする、請求項9に記載のモバイルデバイス。
  11. 前記モバイルデバイスの電力状態を判断する電力管理集積回路(PMIC)をさらに備え、
    前記PMICが、電力停止に関する電力状態情報を前記プロセッサに与え、前記プロセッサが、前記電力状態情報に基づいて、どのメモリにアクセスすべきかを判断する、
    請求項10に記載のモバイルデバイス。
  12. 前記プロセッサが、前記不揮発性メモリから情報を読み取ることによって、電力停止から再起動する、請求項11に記載のモバイルデバイス。
  13. 前記電力停止が、セキュリティをくぐり抜けるための無制御電力停止および/または意図的電力中断を含む、請求項12に記載のモバイルデバイス。
  14. 前記プロセッサが、瞬時オンモード中に前記不揮発性メモリからの読取りを再開する、請求項11のモバイルデバイス。
  15. 前記不揮発性メモリが、磁気抵抗ランダムアクセスメモリ(MRAM)および/またはスピントランスファートルクMRAM(STT-MRAM)を備える、請求項9に記載のモバイルデバイス。
  16. 前記シャドーコピーコントローラが、前記不揮発性メモリに/からプロセッサ状態情報を書き込む/読み取る、請求項9に記載のモバイルデバイス。
  17. 前記シャドーコピーコントローラが、前記不揮発性メモリに/から瞬時オン情報を書き込む/読み取る、請求項12に記載のモバイルデバイス。
  18. 前記シャドーコピーコントローラが、前記不揮発性メモリに/からセキュリティ情報を書き込む/読み取る、請求項9に記載のモバイルデバイス。
  19. 前記シャドーコピーコントローラが、前記不揮発性メモリに/からデジタル著作権管理(DRM)情報を書き込む/読み取る、請求項9に記載のモバイルデバイス。
  20. 前記揮発性メモリと前記不揮発性メモリと前記メモリコントローラと前記シャドーコピーコントローラと前記プロセッサとが、少なくとも1つの半導体ダイに組み込まれる、請求項9に記載のモバイルデバイス。
  21. モバイルデバイス中の不揮発性メモリを管理するための方法であって、
    前記モバイルデバイスの電力モードを判断し、
    前記電力モードに基づいて、電力中断が起こらなかったことを判断し、
    動作を処理するために揮発性メモリにアクセスし、
    揮発性メモリの所定の部分に記憶された情報を不揮発性メモリにコピーする、
    ステップとを含む、方法。
  22. 前記電力モードに基づいて、電力中断が起こったことを判断し、
    不揮発性メモリから情報にアクセスすることによって再起動する、
    ステップとをさらに含む、請求項21に記載の方法。
  23. 前記電力停止が、セキュリティをくぐり抜けるための無制御電力停止および/または意図的電力中断を含む、請求項21に記載の方法。
  24. 前記不揮発性メモリが、磁気抵抗ランダムアクセスメモリ(MRAM)および/またはスピントランスファートルクMRAM(STT-MRAM)を備える、請求項21に記載の方法。
  25. モバイルデバイス中の不揮発性メモリを管理するための方法であって、
    前記モバイルデバイスの電力モードを判断するためのステップと、
    前記電力モードに基づいて、電力中断が起こらなかったことを判断するためのステップと、
    動作を処理するために揮発性メモリにアクセスするためのステップと、
    揮発性メモリの所定の部分に記憶された情報を不揮発性メモリにコピーするためのステップと
    を含む、モバイルデバイス中の不揮発性メモリを管理するための方法。
  26. 前記電力モードに基づいて、電力中断が起こったことを判断するためのステップと、
    前記不揮発性メモリから前記情報にアクセスすることによって再起動するためのステップと
    をさらに備える、請求項25に記載の方法。
  27. プロセッサによって実行されたとき、前記プロセッサに動作を実行させる命令を記録するコンピュータ可読記録媒体であって、前記命令が、
    前記モバイルデバイスの電力モードを判断するための命令と、
    前記電力モードに基づいて、電力中断が起こらなかったことを判断するための命令と、
    動作を処理するために揮発性メモリにアクセスするための命令と、
    揮発性メモリの所定の部分に記憶された情報を不揮発性メモリにコピーするための命令と
    を記録する、コンピュータ可読記録媒体。
  28. 前記電力モードに基づいて、電力中断が起こったことを判断するための命令と、
    不揮発性メモリから情報にアクセスすることによって再起動するための命令と
    をさらに記録する、請求項27に記載のコンピュータ可読記録媒体。
  29. モバイルデバイス中の不揮発性メモリを管理する装置であって、
    前記モバイルデバイスの電力モードを判断するための手段と、
    前記電力モードに基づいて、電力中断が起こらなかったことを判断するための手段と、
    動作を処理するために揮発性メモリにアクセスするための手段と、
    揮発性メモリの所定の部分に記憶された情報を不揮発性メモリにコピーするための手段と
    を備える、装置。
  30. 前記電力モードに基づいて、電力中断が起こったことを判断するための手段と、
    前記不揮発性メモリから前記情報にアクセスすることによって再起動するための手段と
    をさらに備える、請求項29に記載の装置。
  31. 前記電力停止が、セキュリティを回避するための無制御電力停止および/または意図的電力中断を含む、請求項29に記載の装置。
JP2013518693A 2010-07-01 2011-06-30 モバイルデバイス内の組み込まれた不揮発性メモリとメイン揮発性メモリとの並列使用 Pending JP2013534015A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/828,815 US10360143B2 (en) 2010-07-01 2010-07-01 Parallel use of integrated non-volatile memory and main volatile memory within a mobile device
US12/828,815 2010-07-01
PCT/US2011/042526 WO2012003275A1 (en) 2010-07-01 2011-06-30 Parallel use of integrated non-volatile memory and main volatile memory within a mobile device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014095964A Division JP6158135B2 (ja) 2010-07-01 2014-05-07 モバイルデバイス内の組み込まれた不揮発性メモリとメイン揮発性メモリとの並列使用

Publications (1)

Publication Number Publication Date
JP2013534015A true JP2013534015A (ja) 2013-08-29

Family

ID=44628315

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2013518693A Pending JP2013534015A (ja) 2010-07-01 2011-06-30 モバイルデバイス内の組み込まれた不揮発性メモリとメイン揮発性メモリとの並列使用
JP2014095964A Expired - Fee Related JP6158135B2 (ja) 2010-07-01 2014-05-07 モバイルデバイス内の組み込まれた不揮発性メモリとメイン揮発性メモリとの並列使用
JP2015241922A Pending JP2016076251A (ja) 2010-07-01 2015-12-11 モバイルデバイス内の組み込まれた不揮発性メモリとメイン揮発性メモリとの並列使用

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2014095964A Expired - Fee Related JP6158135B2 (ja) 2010-07-01 2014-05-07 モバイルデバイス内の組み込まれた不揮発性メモリとメイン揮発性メモリとの並列使用
JP2015241922A Pending JP2016076251A (ja) 2010-07-01 2015-12-11 モバイルデバイス内の組み込まれた不揮発性メモリとメイン揮発性メモリとの並列使用

Country Status (6)

Country Link
US (1) US10360143B2 (ja)
EP (1) EP2588963A1 (ja)
JP (3) JP2013534015A (ja)
KR (1) KR101466599B1 (ja)
CN (1) CN102959525B (ja)
WO (1) WO2012003275A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014182815A (ja) * 2013-03-15 2014-09-29 Boeing Co 揮発性シャドウメモリを介した不揮発性メモリへのアクセス

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702277B (zh) 2010-12-17 2018-05-08 艾沃思宾技术公司 存储器系统和存储器控制器
US8630418B2 (en) 2011-01-05 2014-01-14 International Business Machines Corporation Secure management of keys in a key repository
US9171846B2 (en) 2012-05-31 2015-10-27 Moon J. Kim Leakage and performance graded memory
FR2993380B1 (fr) * 2012-07-10 2020-05-15 Morpho Procede pour proteger une carte a puce contre une attaque physique destinee a modifier le comportement logique d'un programme fonctionnel
KR101997079B1 (ko) 2012-07-26 2019-07-08 삼성전자주식회사 가변 저항 메모리를 포함하는 저장 장치 및 그것의 동작 방법
JP6095330B2 (ja) * 2012-11-13 2017-03-15 キヤノン株式会社 情報処理装置及びその制御方法、プログラム
US10691344B2 (en) 2013-05-30 2020-06-23 Hewlett Packard Enterprise Development Lp Separate memory controllers to access data in memory
US20150006911A1 (en) * 2013-06-28 2015-01-01 Lexmark International, Inc. Wear Leveling Non-Volatile Memory and Secure Erase of Data
KR20150033859A (ko) 2013-09-25 2015-04-02 삼성전자주식회사 반도체 메모리 장치 및 메모리 시스템
US9767015B1 (en) * 2013-11-01 2017-09-19 Amazon Technologies, Inc. Enhanced operating system integrity using non-volatile system memory
US9760480B1 (en) * 2013-11-01 2017-09-12 Amazon Technologies, Inc. Enhanced logging using non-volatile system memory
US9740606B1 (en) * 2013-11-01 2017-08-22 Amazon Technologies, Inc. Reliable distributed messaging using non-volatile system memory
US10126950B2 (en) * 2014-12-22 2018-11-13 Intel Corporation Allocating and configuring persistent memory
JP6547306B2 (ja) * 2015-01-27 2019-07-24 富士ゼロックス株式会社 情報処理装置、データ退避方法およびプログラム
KR102222444B1 (ko) * 2015-03-05 2021-03-04 삼성전자주식회사 전력 상태 정보를 사용하는 저장 장치 및 그것의 동작 방법
CN108139917A (zh) * 2015-08-20 2018-06-08 美光科技公司 从nand媒体快速引导的固态存储装置
US10275160B2 (en) 2015-12-21 2019-04-30 Intel Corporation Method and apparatus to enable individual non volatile memory express (NVME) input/output (IO) Queues on differing network addresses of an NVME controller
KR20170091436A (ko) * 2016-02-01 2017-08-09 삼성전자주식회사 영상 표시 장치 및 그 동작방법
US10176116B2 (en) 2016-09-28 2019-01-08 Intel Corporation Computer product, method, and system to provide discovery services to discover target storage resources and register a configuration of virtual target storage resources mapping to the target storage resources and an access control list of host nodes allowed to access the virtual target storage resources
CN108388524A (zh) * 2016-12-21 2018-08-10 伊姆西Ip控股有限责任公司 用于缓存数据的方法和设备
US10834021B1 (en) * 2017-07-28 2020-11-10 EMC IP Holding Company LLC Dynamic management of concurrent access to shared computing resources
US11287986B2 (en) 2018-12-31 2022-03-29 Micron Technology, Inc. Reset interception to avoid data loss in storage device resets
US10860333B1 (en) 2019-10-14 2020-12-08 Western Digital Technologies, Inc. Interleaved host reset and next re-initialization operations
US11640335B2 (en) 2021-06-15 2023-05-02 Western Digital Technologies, Inc. Multiple function level reset management

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010019509A1 (en) * 1999-12-22 2001-09-06 Ari Aho Memory controller
US20030028733A1 (en) * 2001-06-13 2003-02-06 Hitachi, Ltd. Memory apparatus
JP2003091463A (ja) * 2001-06-13 2003-03-28 Hitachi Ltd メモリ装置
JP2005115720A (ja) * 2003-10-09 2005-04-28 Sony Corp 情報処理装置及びこれに用いるプログラム
US20060053246A1 (en) * 2004-08-30 2006-03-09 Lee Schweiray J Systems and methods for providing nonvolatile memory management in wireless phones
JP2006085557A (ja) * 2004-09-17 2006-03-30 Toshiba Corp メモリ管理装置及びデータ処理装置
JP2007122754A (ja) * 2007-02-13 2007-05-17 Renesas Technology Corp 半導体記憶システム
US20100110748A1 (en) * 2007-04-17 2010-05-06 Best Scott C Hybrid volatile and non-volatile memory device
US20100153633A1 (en) * 2008-12-11 2010-06-17 Magic Technologies, Inc. PC architecture using fast NV RAM in main memory

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4959774A (en) * 1984-07-06 1990-09-25 Ampex Corporation Shadow memory system for storing variable backup blocks in consecutive time periods
US5515540A (en) * 1990-08-27 1996-05-07 Dallas Semiconducter Corp. Microprocessor with single pin for memory wipe
GB2291991A (en) 1995-09-27 1996-02-07 Memory Corp Plc Disk drive emulation with a block-erasable memory
US5708771A (en) * 1995-11-21 1998-01-13 Emc Corporation Fault tolerant controller system and method
KR0174711B1 (ko) * 1996-04-24 1999-04-15 김광호 하드디스크 캐시의 제어방법
JPH11230036A (ja) * 1998-02-18 1999-08-24 Ebara Corp 真空排気システム
US7536598B2 (en) * 2001-11-19 2009-05-19 Vir2Us, Inc. Computer system capable of supporting a plurality of independent computing environments
US7386376B2 (en) * 2002-01-25 2008-06-10 Intelligent Mechatronic Systems, Inc. Vehicle visual and non-visual data recording system
US7024429B2 (en) * 2002-01-31 2006-04-04 Nextpage,Inc. Data replication based upon a non-destructive data model
US6788605B2 (en) 2002-07-15 2004-09-07 Hewlett-Packard Development Company, L.P. Shared volatile and non-volatile memory
US7123512B2 (en) * 2002-07-19 2006-10-17 Micron Technology, Inc. Contiguous block addressing scheme
US7080198B1 (en) * 2002-07-31 2006-07-18 Adaptec, Inc. Method for snooping RAID 1 write transactions by a storage device
US7262945B2 (en) * 2002-09-20 2007-08-28 Monster, Llc Electrical over/under voltage automatic disconnect apparatus and method
US7003620B2 (en) * 2002-11-26 2006-02-21 M-Systems Flash Disk Pioneers Ltd. Appliance, including a flash memory, that is robust under power failure
ATE355565T1 (de) 2003-09-02 2006-03-15 Sony Ericsson Mobile Comm Ab Übertragung von sicherheitsrelevanten daten zwischen zwei speichern
US20050251617A1 (en) 2004-05-07 2005-11-10 Sinclair Alan W Hybrid non-volatile memory system
US20050204091A1 (en) * 2004-03-11 2005-09-15 Kilbuck Kevin M. Non-volatile memory with synchronous DRAM interface
US7571195B2 (en) * 2004-05-28 2009-08-04 Ebay Inc. Publication of informational messages to software applications in a computing environment
JP4653747B2 (ja) 2004-07-23 2011-03-16 スパンション エルエルシー コントローラ、データ記憶システム、データ書き換え方法及びコンピュータプログラムプロダクト
JP2006218969A (ja) 2005-02-09 2006-08-24 Denso Corp 車載電子制御装置
US8041879B2 (en) * 2005-02-18 2011-10-18 Sandisk Il Ltd Flash memory backup system and method
US20060294339A1 (en) * 2005-06-27 2006-12-28 Trika Sanjeev N Abstracted dynamic addressing
JP2007148905A (ja) 2005-11-29 2007-06-14 Sanyo Electric Co Ltd 制御装置および携帯端末
US7849302B2 (en) 2006-04-10 2010-12-07 Apple Inc. Direct boot arrangement using a NAND flash memory
US7975109B2 (en) * 2007-05-30 2011-07-05 Schooner Information Technology, Inc. System including a fine-grained memory and a less-fine-grained memory
WO2009004757A1 (ja) * 2007-07-05 2009-01-08 Panasonic Corporation データ処理装置、データ処理方法、データ処理プログラム、記録媒体及び集積回路
US8074034B2 (en) * 2007-07-25 2011-12-06 Agiga Tech Inc. Hybrid nonvolatile ram
US8397014B2 (en) * 2008-02-04 2013-03-12 Apple Inc. Memory mapping restore and garbage collection operations
US8310861B2 (en) * 2008-09-30 2012-11-13 Micron Technology, Inc. STT-MRAM cell structure incorporating piezoelectric stress material
US20100106904A1 (en) * 2008-10-23 2010-04-29 Dell Products L.P. Shadow raid cache memory
JP2010140130A (ja) 2008-12-10 2010-06-24 Renesas Technology Corp 半導体装置
US20110087833A1 (en) * 2009-10-08 2011-04-14 Advanced Micro Devices, Inc. Local nonvolatile write-through cache for a data server having network-based data storage, and related operating methods

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010019509A1 (en) * 1999-12-22 2001-09-06 Ari Aho Memory controller
EP1132819A2 (en) * 1999-12-22 2001-09-12 Nokia Mobile Phones Ltd. Memory controller
US20030028733A1 (en) * 2001-06-13 2003-02-06 Hitachi, Ltd. Memory apparatus
JP2003091463A (ja) * 2001-06-13 2003-03-28 Hitachi Ltd メモリ装置
JP2005115720A (ja) * 2003-10-09 2005-04-28 Sony Corp 情報処理装置及びこれに用いるプログラム
US20060053246A1 (en) * 2004-08-30 2006-03-09 Lee Schweiray J Systems and methods for providing nonvolatile memory management in wireless phones
WO2006026645A2 (en) * 2004-08-30 2006-03-09 Silicon Storage Technology, Inc. Systems and methods for providing nonvolatile memory management in wireless phones
JP2008511929A (ja) * 2004-08-30 2008-04-17 シリコン ストレージ テクノロジー、 インク. 携帯電話の不揮発性メモリを管理するシステムおよび方法
JP2006085557A (ja) * 2004-09-17 2006-03-30 Toshiba Corp メモリ管理装置及びデータ処理装置
JP2007122754A (ja) * 2007-02-13 2007-05-17 Renesas Technology Corp 半導体記憶システム
US20100110748A1 (en) * 2007-04-17 2010-05-06 Best Scott C Hybrid volatile and non-volatile memory device
US20100153633A1 (en) * 2008-12-11 2010-06-17 Magic Technologies, Inc. PC architecture using fast NV RAM in main memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014182815A (ja) * 2013-03-15 2014-09-29 Boeing Co 揮発性シャドウメモリを介した不揮発性メモリへのアクセス

Also Published As

Publication number Publication date
WO2012003275A1 (en) 2012-01-05
JP2014194794A (ja) 2014-10-09
US20120004011A1 (en) 2012-01-05
JP6158135B2 (ja) 2017-07-05
CN102959525A (zh) 2013-03-06
KR20130055636A (ko) 2013-05-28
KR101466599B1 (ko) 2014-11-28
EP2588963A1 (en) 2013-05-08
US10360143B2 (en) 2019-07-23
JP2016076251A (ja) 2016-05-12
CN102959525B (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
JP6158135B2 (ja) モバイルデバイス内の組み込まれた不揮発性メモリとメイン揮発性メモリとの並列使用
TWI691958B (zh) 用於節省記憶體刷新功率的部分刷新技術
KR101687505B1 (ko) 행 해머 이벤트에 응답하기 위한 방법, 장치 및 시스템
JP6322838B2 (ja) システム・オン・チップにおけるメモリアクセスの電力管理
US9829951B2 (en) Enhanced system sleep state support in servers using non-volatile random access memory
US9477409B2 (en) Accelerating boot time zeroing of memory based on non-volatile memory (NVM) technology
KR101317526B1 (ko) 하드웨어 동적 캐시 전원 관리
US20180330095A1 (en) Collated multi-image check in system-on-chips
US20140013140A1 (en) Information processing apparatus and computer program product
US11922172B2 (en) Configurable reduced memory startup
US10073513B2 (en) Protected power management mode in a processor
US8078800B2 (en) Dynamic operating point modification in an integrated circuit
CN108694101B (zh) 存储器侧高速缓存内容的持久性高速缓存
US10496298B2 (en) Configurable flush of data from volatile memory to non-volatile memory
US20130332662A1 (en) Information processing apparatus and method and program
US9147464B1 (en) System architecture with multiple memory types, including programmable impedance memory elements
EP2581804A1 (en) Electronic apparatus using NAND flash and memory management method thereof
US20210232405A1 (en) Circuit and register to prevent executable code access
US11281277B2 (en) Power management for partial cache line information storage between memories
US20140149767A1 (en) Memory controller and operating method of memory controller
US20190042279A1 (en) Low latency boot from zero-power state

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150406

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150501

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150901

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150908

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20151002