JP2013531402A - フォールトトレラントなタイムトリガ方式のリアルタイム通信のための方法および装置 - Google Patents

フォールトトレラントなタイムトリガ方式のリアルタイム通信のための方法および装置 Download PDF

Info

Publication number
JP2013531402A
JP2013531402A JP2013502952A JP2013502952A JP2013531402A JP 2013531402 A JP2013531402 A JP 2013531402A JP 2013502952 A JP2013502952 A JP 2013502952A JP 2013502952 A JP2013502952 A JP 2013502952A JP 2013531402 A JP2013531402 A JP 2013531402A
Authority
JP
Japan
Prior art keywords
switch
message
time
fault
tolerant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013502952A
Other languages
English (en)
Other versions
JP5593530B2 (ja
Inventor
バウアー,グエンサー
ポレドナ,シュテファン
シュタイナー,ヴィルフリード
Original Assignee
エフティーエス コンピューターテクニク ジーエムビーエイチ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エフティーエス コンピューターテクニク ジーエムビーエイチ filed Critical エフティーエス コンピューターテクニク ジーエムビーエイチ
Publication of JP2013531402A publication Critical patent/JP2013531402A/ja
Application granted granted Critical
Publication of JP5593530B2 publication Critical patent/JP5593530B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/004Error avoidance
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2005Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication controllers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14Time supervision arrangements, e.g. real time clock
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688Change of the master or reference, e.g. take-over or failure of the master
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40169Flexible bus arrangements
    • H04L12/40176Flexible bus arrangements involving redundancy
    • H04L12/40182Flexible bus arrangements involving redundancy by using a plurality of communication lines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/15Interconnection of switching modules
    • H04L49/1515Non-blocking multistage, e.g. Clos
    • H04L49/1523Parallel switch fabric planes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/20Support for services
    • H04L49/205Quality of Service based
    • H04L49/206Real Time traffic
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/55Prevention, detection or correction of errors
    • H04L49/552Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Hardware Redundancy (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Abstract

本発明の目的は、分散型のリアルタイムシステムのフォールトトレラントな通信システムにおいてフォールトトレラントなグローバル時間を確立することである。このために、4つの独立したスイッチングユニット211、212、213、214を有するフォールトトレラントなメッセージスイッチングユニット200が設けられている。それら4つの独立したスイッチングユニット211、212、213、214はともに1つのフォールトトレラントな時間を確立する。エンドシステム221、222が2つの独立したフェールサイレントな通信チャネル251、252、253、254によってフォールトトレラントなメッセージスイッチングユニット200に接続されており、それにより、フォールトトレラントなメッセージスイッチングユニット200の一部または通信チャネルに障害がある場合であっても、クロック同期およびネットワークコネクションは維持される。
【選択図】図2

Description

本発明は、フォールトトレラントなタイムトリガ方式の通信を行い、分散型のリアルタイムコンピュータシステムの通信システムにおいて、既知の精度のフォールトトレラントなグローバル時間を確立するための方法および装置に関する。
分散型のリアルタイムシステムは、複数の計算ノードと、アプリケーションソフトウェアが実行されるエンドシステムと、このエンドシステムのメッセージを相互に交換する一般的な通信システムとから構成されている。分散型のリアルタイムシステムにおいては、エンドシステムがリアルタイム情報の時間的な有効性を検査し、かつ、同期された分散的なアクションを実行できるようにするために、フォールトトレラントで精度の良いグローバル時間ベースが確立されなければならない。フォールトトレラントなグローバル時間ベースの確立は煩雑な同期アルゴリズムの実施を必要とする。この同期タスクによるエンドシステムの負荷を軽減するために、本発明によれば分散型のフォールトトレラントなクロック同期が一般的な通信システムにおいて実施され、それによってエンドシステムには単純でフォールトトレラントなマスタ・スレーブ同期(非特許文献1の第3章を参照されたい)を介してグローバル時間を供給することができる。
特許文献1から4に開示されている方法のような公知の多数のクロック同期方法は、グローバル時間を確立するためにエンドシステムのクロックを使用している。これを達成するためには、エンドシステムにおいて煩雑な同期アルゴリズムが実施されなければならない。本発明によれば、フォールトトレラントな時間はエンドシステムにおいてではなく、通信システム内で確立される。このために、フォールトトレラントなスイッチングユニット(フォールトトレラントなスイッチ)が提供される。このフォールトトレラントなスイッチングユニットは独立した4つのスイッチングユニットを含んでおり、各スイッチングユニットは自律的な障害封じ込めユニット(Fault−Containment Unit:FCU)を形成している。それら4つのスイッチングユニットは、メッセージの交換によって、ともに1つのフォールトトレラントな時間ベースを確立する。4つのスイッチングユニットのうちのそれぞれ2つのスイッチングユニットが1つのスイッチペアを形成し、したがってフォールトトレラントなスイッチングユニットには2つのスイッチペアが含まれている。スイッチペアの2つのスイッチングユニットはそれぞれ周期的に同期メッセージを比較器に送信する。この比較器は、受信した2つの同期メッセージがほぼ同時に到来し、かつ、内容的に同一である場合にのみ同期メッセージをエンドシステムに転送する。フォールトトレラントなスイッチングユニットには2つのスイッチペアが設けられているので、この方法によって一方のスイッチペアにおける任意の障害が許容される。
以下では、フォールトトレラントな通信およびフォールトトレラントなクロック同期のための新規の方法の詳細な経過を図面に基づき詳細に説明する。
欧州特許第1512254号(2005年5月10日出願): Zeitgesteuertes (Time−Triggered(TT)) Ethernet 欧州特許第2145431号(2008年4月7日出願):Kommunikationsverfahren und Apparat zur effizienten und sicheren Uebertragung von TT−Ethernet Nachrichten 米国特許第7,334,014号(2008年2月19日出願):Consistent time Service for fault−tolerant distributed Systems 米国特許第7,649,912号(2010年1月19日出願):Time synchronization、deterministic data delivery and redundancy for cascaded nodes on full duplex Ethernet networks
BostonのKluwer Academic Publishers社より1997年に出版されたKopetz、H.のReal−Time Systems、Design Principles for Distributed Embedded Applications; ISBN:0−7923−9894−7
本発明の課題は、複数のエンドシステムと、1つのフォールトトレラントなスイッチまたはそれぞれ少なくとも2つの通信チャネルを介して接続されている複数のフォールトトレラントなスイッチとを使用して、フォールトトレラントなクロック同期およびフォールトトレラントなタイムトリガ方式のリアルタイム通信を行う方法によって解決される。この方法では、各フォールトトレラントなスイッチは第1のスイッチペアおよび第2のスイッチペアを含んでおり、第1のスイッチペアは第1のスイッチおよび第2のスイッチを含んでおり、第2のスイッチペアは第3のスイッチおよび第4のスイッチを含んでおり、4つのスイッチはそれぞれ通信チャネルを介して他の3つのスイッチと接続されており、4つのスイッチは既知のメッセージベースの内部的でフォールトトレラントな同期アルゴリズムによって、通信チャネルを介して、既知の精度を有するフォールトトレラントで内部グローバル時間ベースを確立し、複数のエンドシステムはそれぞれ、1つのエンドシステムに対応付けられている比較器を介して、2つのスイッチペアに接続することができ、第1のエンドシステムはそれぞれ、1つのエンドシステムに送信すべきメッセージのコピーを、第1の通信チャネルを介して第1のスイッチペアに送信し、かつ、第2の通信チャネルを介して第2のスイッチペアに送信し、第1の比較器は到来したメッセージを、通信チャネルを介して第1のスイッチに送信し、かつ、通信チャネルを介して第2のスイッチに送信し、第3の比較器は到来したメッセージを、通信チャネルを介して第3のスイッチに送信し、かつ、通信チャネルを介して第4のスイッチに送信し、4つのスイッチは到来したメッセージを交換し、1つのメッセージが第2のエンドシステムにアドレッシングされている場合には、スイッチはメッセージのそれぞれ1つのコピーを、通信チャネルを介して第2のエンドシステムに対応付けられている第2の比較器に送信し、第2の比較器は、時間的に最初のメッセージが到来した直後に期間Dの時間窓を開き、期間D内にメッセージの第2のコピーが第2の比較器に到来しない場合には、該第2の比較器はメッセージを廃棄し、期間D内にメッセージの第2のコピーが到来した場合には、第2の比較器は2つのメッセージをビット毎に比較し、該比較によりビットエラーが明らかになると、メッセージ伝送を中断してメッセージを廃棄し、2つのメッセージ全てのビットが同一である場合には、完全なメッセージを第2の通信チャネルを介して第2のエンドシステムに送信し、第2のスイッチペアも同様に機能し、したがって障害のない場合にはエンドシステムにメッセージの検査された2つのコピーが到来し、2つのスイッチペアのうちの一方に障害がある場合、または、2つのスイッチペアのうちの一方が障害を識別し、前記メッセージを廃棄した場合には、正確なメッセージが依然として第2のエンドシステムに到来し、フォールトトレラントなスイッチはエンドシステムから受信したメッセージの他に、スイッチにおいて生成された2つの同期メッセージを接続されている全てのエンドシステムに周期的に送信し、ただし一方の同期メッセージは第1のスイッチペアから送信し、他方の同期メッセージは第2のスイッチペアから送信し、同期メッセージがエンドシステムに到来する時点は、該同期メッセージのデータフィールドに包含されている時点に対応する。
好適には、2つのスイッチペアが空間的に相互に離れて配置されている。
本方法の1つの変形実施形態においては、クロック同期の枠内で署名されたメッセージが使用される。
別の変形実施形態においては、フォールトトレラントなスイッチが外部同期メッセージの受信後に、自身の内部同期時間を、外部同期メッセージによって設定された時間に合わせる。
好適には、スイッチはメッセージを数ビット長分だけ遅延させ、それらのメッセージをカットスルー(cut−through)方式で比較器に伝送する。
本発明の1つの変形実施形態においては、比較器がメッセージを数ビット長分だけ遅延させ、それらのメッセージをエラーフリーカットスルー(error−free−cut−through)方式でエンドシステムに伝送する。
有利には、フォールトトレラントなスイッチに接続されているエンドシステムは、エネルギ制御方式のメッセージ、帯域幅制限方式のメッセージまたはタイムトリガ方式のメッセージを組み合わせて送信する。
スイッチには、エンドシステムの許可された時間特性に関する先験的なスケジューリング情報がロードされ、それによってスイッチはエンドシステムのフォールトトレラントな時間特性を識別することができる。
有利には、スイッチにおける先験的なスケジューリング情報には送信側の電子署名が付与される。
さらに好適には、スイッチにおける先験的なスケジューリング情報が暗号化される。
本発明の1つの変形実施形態においては、先験的なスケジューリング情報を動作中に動的に変更することができる。
好適には、比較器が多重化方法で動作する。
本発明の別の変形実施形態においては、通信チャネルにおける種々の信号伝播時間がスイッチペアによって補償される。
有利には、エンドシステムによって生成および使用されるメッセージはイーサネット規格に準拠する。
さらに本発明の課題は、1つのフォールトトレラントなスイッチまたは、それぞれが少なくとも2つの通信チャネルを介して接続されている複数のフォールトトレラントなスイッチから構成されており、各フォールトトレラントなスイッチが2つのスイッチペアを含んでおり、第1のスイッチペアが第1のスイッチおよび第2のスイッチを含んでおり、第2のスイッチペアが第3のスイッチおよび第4のスイッチを含んでおり、4つのスイッチのそれぞれが通信チャネルを介して他の3つのスイッチと接続されており、また複数のエンドシステムをそれぞれ、各エンドシステムに対応付けられている1つの専用の比較器を介して2つのスイッチペアに接続することができる、フォールトトレラントなタイムトリガ方式のリアルタイム通信のための装置によって解決され、この装置においては上記の方法の1つまたは複数のステップが実現される。
要約
本発明は、分散型のリアルタイムシステムのフォールトトレラントな通信システムにおいて、フォールトトレラントなグローバル時間を確立することを目的としている。このために、4つの独立したスイッチングユニットから構成されたフォールトトレラントなメッセージ交換ユニットが設けられている。それら4つの独立したスイッチングユニットはともに1つのフォールトトレラントな時間を確立する。エンドシステムは2つの独立したフェールサイレントな通信チャネルを介して1つのフォールトトレラントなメッセージ交換ユニットに接続されており、それにより、フォールトトレラントなスイッチングユニットの一部または1つの通信チャネルに障害が発生した場合でも、クロック同期およびネットワークコネクションが維持される。
本発明の上記の目的および他の新規の特性を添付の図面に基づき説明する。
複数のフォールトトレラントなスイッチングユニットから構成されているフォールトトレラントな通信システムの構造の例を示す図である。 フォールトトレラントなスイッチングユニットの内部構造を示す図である。
以下の記述においては、3つのスイッチと複数のエンドシステムを備えている実施例について、新規の方法の可能な実現形態を説明する。この実施例は、特許請求の範囲に記載されている方法の多数の可能な実現形態のうちの1つの具体的な例を示す。
図1は、3つのフォールトトレラントなスイッチングユニット101、102および103(以下ではスイッチと記す)と8つのエンドシステム111〜118とを備えている構成を示す。エンドシステムは分散型リアルタイムアプリケーションの一部が実行される計算ノードである。3つのスイッチ101、102および103はそれぞれ2つの通信チャネル121および122を用いて相互に接続されている。これは、一方の通信チャネルの障害が許容されなければならないことに起因する。各スイッチ、例えばスイッチ101は2つのスイッチペア151および152を含んでおり、各スイッチペアは2つのスイッチから構成されている。各スイッチは自律的な障害封じ込めユニット(Fault−Containment Unit:FCU)を形成している。エンドシステム111は通信チャネル121を介してフォールトトレラントなスイッチ101の左側のスイッチペア151と接続されており、かつ、通信チャネル122を介してフォールトトレラントなスイッチ101の右側のスイッチペア152と接続されている。同様に、他のエンドシステム112〜118もそれぞれ、一方の通信チャネルを介してフォールトトレラントなスイッチの一方のスイッチペアと接続されており、かつ、他方の通信チャネルを介してフォールトトレラントなスイッチの他方のスイッチペアと接続されている。
図2はフォールトトレラントなスイッチ200の内部構造を示す。1つのスイッチに接続することができるエンドシステムの数nは本発明によって規定されず、フォールトトレラントなスイッチの具体的な構造に依存している。典型的には、nは8から16である。例えば、フォールトトレラントなスイッチ101においては上側および下側にそれぞれ4つのエンドシステムを接続することができる。図2を簡単にするために、フォールトトレラントなスイッチ200にはエンドシステムは2つだけ、すなわち第1のエンドシステム221と第2のエンドシステム222だけが示されている。
フォールトトレラントなスイッチ200は2つのスイッチペア201および202から構成されている。第1のスイッチペア201は2つの(フォールトトレラントではない)スイッチ211および213、すなわち第1のスイッチ211および第2のスイッチ213と、比較器231および233、すなわち第1の比較器231および第2の比較器233とから構成されている。第2のスイッチペア202は2つの(フォールトトレラントではない)スイッチ212および214、すなわち第3のスイッチ212および第4のスイッチ214と、比較器232および234、すなわち第3の比較器232および第4の比較器234とから構成されている。
したがって各エンドシステムには2つの比較器が、すなわち右側のスイッチペアと左側のスイッチペアから比較器が1つ割り当てられている。本発明によれば、比較器を多重化することもでき、その場合には、n個のエンドシステム221または222に対してn個の入出力端251または252を備えた比較器がスイッチペア内にそれぞれ1つずつ設けられている。4つのスイッチ211、212、213、214はそれぞれ1つの自律的な障害封じ込めユニット(Fault−Containment Unit:FCU)を形成している。4つのスイッチ211、212、213、214は通信チャネル240、241を介して相互に接続されている。
第1のスイッチ211を例にして説明する。第1のスイッチ211は通信チャネル240を介して、水平方向および垂直方向において隣接しているスイッチ、ここでは第2のスイッチ213および第3のスイッチ212と接続されており、それらの2つのスイッチ213および214を介して第4のスイッチ214と接続されている。または、第1のスイッチ211は通信チャネル241を介して第4のスイッチ214と接続されており、また、この第4のスイッチ214もしくは相応の通信チャネル240、241を介して別のスイッチと接続されている。さらには、第1のスイッチ211を図2に示されているように通信チャネル240を介して、水平方向および垂直方向において隣接しているスイッチ(第2のスイッチ213および第3のスイッチ212)と接続し、かつ、通信チャネル241を介して第4のスイッチ214と接続することもできる。
つまり、少なくとも複数の通信チャネル240が設けられているが、通信チャネル241は省略することができる(下記を参照されたい)。
それらの通信チャネル240および241を介して周期的に内部同期メッセージが交換され、それにより、既知の精度Pを有するフォールトトレラントな内部グローバル時間を確立することができる。このことは、例えば非特許文献1の第3章において説明されているように、内部クロック同期のためのフォールトトレラントでメッセージベースのクロック同期アルゴリズムを用いて行われる。
本発明によれば、内部同期メッセージに送信器の電子署名が付されていれば、2つのコネクション241は不要である。セキュリティが重要な用途においては、空間内の一個所において生じる障害(spatial proximity fault)を許容できるようにするために、フェールトレラントなスイッチを形成している2つのスイッチペア201および202を空間的に離して配置することが有利である。そのような場合、有利には、スイッチペア間の接続線路の数が2つのチャネル240に低減される。
選択されたスイッチ、例えば図1のスイッチ103、またはGPS時間受信器のようなタイムソースを備えているエンドシステムは、接続されているスイッチに外部の時間ベースを設定することができる。このことは、外部の時間を含んでいる外部同期メッセージを介して行なわれる。その種の外部同期メッセージの受信後に、受信側のフォールトトレラントなスイッチは自身の内部クロックを、その設定された外部の時間に適合させて同期を取らなければならない。外部のタイムソースが存在しない場合には、フォールトトレラントな内部同期アルゴリズムがグローバル時間を維持する。スイッチ211、212、213、214のクロックの経過を外部の時間の経過に動的に適合させるためにも外部のタイムソースを使用することができる。
第1のエンドシステム221がメッセージを第2のエンドシステム222に送信することを意図している場合、このメッセージは第1の通信チャネル251を介して第1のスイッチペア201における第1の比較器231に、また第3の通信チャネル253を介して第2のスイッチペア202における第3の比較器232にパラレルで送信される。このメッセージのフォーマットを所定の規格、例えば広く知られたイーサネット規格またはAFDX規格に対応させることができるが、スイッチ211、212、213、214からのメッセージを高速なカットスルー(cut−through)方式で交換できるようにするために、メッセージのヘッダ内にアドレス情報を包含していなければならないことを規定している他の任意の規格に対応させることもできる。
メッセージを第1のエンドシステム221からタイムトリガ方式、帯域幅制限方式、または、エネルギ制御方式で送信することができる。タイムトリガ方式のメッセージの場合、スイッチ211、212、213、214には先験的に、エンドシステムからのタイムトリガ方式のメッセージの送信が許可された時点を設定しているスケジューリング情報を供給することができる。その場合、第1のエンドシステム221から誤った時点で送信されたタイムトリガ方式のメッセージをスイッチ211、212、213、214によって識別し、拒絶することができる。帯域幅制限方式のメッセージの場合、スイッチ211、212、213、214には先験的に、帯域幅制限方式のメッセージの送信が許可された帯域幅を設定しているスケジューリング情報を供給することができる。第1のエンドシステム221から送信された帯域幅制限方式のメッセージが許可された帯域幅を超える場合、スイッチ211、212、213、214は更なるメッセージの受信を拒否することができる。
計画システムからメッセージが伝送される前にスイッチ211、212、213、214に送信される先験的なスケジューリング情報に電子証明を付与することができ、それによってスイッチ211、212、213、214は、それらの情報が権限のある計画システムに由来するものであるか否かを検査することができる。択一的に、スケジューリング情報を暗号化して送信することもできる。先験的なスケジューリング情報を、新たなスケジューリング情報と、その新たなスケジューリング情報を何時から使用できるかを表す時点とを有する新たなメッセージの送信によって、動作中にダイナミックに変更することができる。
以下では、第1のスイッチペア201におけるメッセージ処理を詳細に説明する。第1の通信チャネル251から第1の比較器231に到来したメッセージは、この第1の比較器231から通信チャネル242を介して第1のスイッチに、また通信チャネル243を介して第2のスイッチ213に交換のために転送される。メッセージのヘッダに含まれるアドレス情報に基づいて、メッセージが第1のスイッチ211から通信チャネル244を介して、また第2のスイッチ213から通信チャネル245を介して、アドレッシングされた比較器(この例においては第2の比較器233)に転送される。2つのスイッチ211または213の一方から第2の比較器233にアドレッシングされた時間的に最初のメッセージがその第2の比較器233に到来すると直ちに、第2の比較器233は先験的に設定された期間Dの時間窓を開く。この時間窓D内に第1のスイッチペア201の他方のスイッチからの時間的に2番目のメッセージが到来しない場合には、比較器は最初の第1のメッセージを廃棄し、したがって(2番目のメッセージが到来した場合には)2番目のメッセージも廃棄する。この時間窓D内に第1のスイッチペア201の他方のスイッチからの2番目のメッセージが到来すると、第2の比較器233は2つのメッセージをビット毎に比較し、それら2つのメッセージをアドレッシングされた(第2の)エンドシステム222へと第2の通信チャネル252を介して直ちに転送する。2つのメッセージのこの比較をエラーフリーカットスルー(error−free−cut−through)方式で実施することができる。すなわち、到来したビットストリームが第2の比較器233において短時間だけ遅延され、連続的に比較され、ビット比較が正しい場合には直ちに転送される。障害時には、(第2の)エンドシステム222へのビットストリームが中断される。各メッセージはCRCを包含しているので、(第2の)エンドシステム222は中断されたメッセージを識別して廃棄することができる。
第2の比較器233におけるメッセージの所要の遅延時間はクロック同期の精度Pに依存している。このクロック同期は実質的に同期周期の持続時間および使用される発振器の品質によって決定されている。比較器に記憶されなければならないビット数は精度Pおよびデータ伝送の帯域幅に依存している。
比較器231、232、233、234は、完全なメッセージを比較器に記憶する必要がなく、またどのようにしてメッセージの正確なCRCフィールドを形成できるかに関する情報を比較器が必要としないように設計されている。したがって、欠陥のある比較器が、構文上は正確であるが内容的には誤りのあるメッセージを形成したり、または、構文上は正確であるが内容的には誤りのあるメッセージを、第1のスイッチ211もしくは第3のスイッチ212によって生成された時点とは異なる時点に送信したりする可能性はまず起こりえない。つまり、4つ全てのサブシステム231、211、213および233がエラーなしで機能し、かつ、チャネル251、242、243、244、245および252を介するメッセージ伝送がエラーなしで実行される場合にのみ、構文上正確なメッセージが第1のスイッチペア201から(第2の)エンドシステム222へと第2の通信チャネル252を介して転送される。これによって、第1のスイッチペア201は第2の通信チャネル252においてフェールサイレント(fail−silent)な抽象概念を実現する。つまり、値領域および時間領域において正しいメッセージが生成されるか、またはメッセージは生成されない。第2のスイッチペア202は第1のスイッチペア201と同様に機能する。
エンドシステムから受信したメッセージの他に、フォールトトレラントなスイッチ200は、内部で生成した2つの同期メッセージを接続されている全てのエンドシステムに周期的に送信する。その際に、左側の(第1の)スイッチペア201からの第1の通信チャネル251および第2の通信チャネル252を介する同期メッセージの送信と、右側の(第2の)スイッチペアからの第3の通信チャネル253および第4の通信チャネル254を介する第2の同期メッセージの送信とがほぼ同時に行なわれる。エンドシステムに同期メッセージが到来する時点は、同期メッセージのデータフィールドに包含されている時点と一致する。通信チャネル251、252、253、254における信号伝播時間は、それらの通信チャネルにおける信号伝播時間の異なる長さに起因して異なっていることから、エンドシステムに同期メッセージが到来する時点の修正が必要になる可能性がある。この修正をエンドシステムまたはスイッチペア201、202において実施することができる。
したがって、エラーのない場合には(第2の)エンドシステム222は2つの正確な同期メッセージ、すなわち(第2の)通信チャネル252を介して送信された一方の同期メッセージと、(第4の)通信チャネル254を介して送信された他方の同期メッセージとを受信し、それら2つの同期メッセージの到来時点は最大で精度P分だけ異なっている。一方のスイッチペアにおいてエラーが発生しても、(第2の)エンドシステム222は依然として正確な同期メッセージを受信している。
本発明は、標準的なコンポーネント、すなわちセルフチェック特性を備えていないコンポーネントを用いて、フォールトトレラントな時間ベースを確立し、またフォールトトレラントなスイッチを構成することができる。このフォールトトレラントなスイッチは任意の障害を障害封じ込めユニット(Fault−Containment Unit:FCU)において許容することができる。図2においては、以下のサブシステム、すなわち4つのスイッチ211、212、213、214および4つの比較器231、232、233、234が障害封じ込めユニットである。後者のサブシステム、つまり比較器はエンドシステムへのメッセージの出力端の前段に配置されていることを特記しておく。上記の構造的な措置によって、比較器自体にセルフチェックを実施するチェッカーを設ける必要がないにもかかわらず、障害のある比較器が構文上は適切であるが、内容的には誤りのあるメッセージを生成することを排除することができる。
フォールトトレラントなクロック同期を含む、フォールトトレラントなスイッチの本発明による構造によって、以下に記載する非常に経済的な別の利点が得られる。
・障害時に誤った結果が出されることが回避される。この特性はセキュリティが重要なシステムにおいては非常に重要である。
・障害が許容されることによって、フォールトトレラントなスイッチの信頼性が、フォールトトレラントでないスイッチに比べて遙かに改善される。
・クロック同期アルゴリズムは、一度だけ開発、テストおよび認証されれば良く、またそのようなクロック同期アルゴリズムを複数の用途に使用することができる。
・フォールトトレラントなクロック同期をエンドシステムから通信システムに移行させることによって、エンドシステムを非常に簡単かつ廉価に実施することができる。
・通信システムにおけるクロック同期の一般的な解決手段はVLSIチップにおいて非常に廉価に実施することができる。

Claims (15)

  1. 複数のエンドシステム(221、222)と、1つのフォールトトレラントなスイッチまたはそれぞれ少なくとも2つの通信チャネルを介して接続されている1つまたは複数のフォールトトレラントなスイッチ(200)とを使用して、フォールトトレラントなクロック同期およびフォールトトレラントなタイムトリガ方式のリアルタイム通信を行う方法において、
    各フォールトトレラントなスイッチ(200)は第1のスイッチペア(201)および第2のスイッチペア(202)を含んでおり、
    前記第1のスイッチペア(201)は第1のスイッチ(211)および第2のスイッチ(213)を含んでおり、前記第2のスイッチペア(202)は第3のスイッチ(212)および第4のスイッチ(214)を含んでおり、
    前記4つのスイッチ(211、212、213、214)はそれぞれ通信チャネル(240、241)を介して他の3つのスイッチと接続されており、
    前記4つのスイッチは既知のメッセージベースの内部的でフォールトトレラントな同期アルゴリズムによって、前記通信チャネル(240、241)を介して、既知の精度(P)を備えるフォールトトレラントな内部グローバル時間ベースを確立し、
    複数のエンドシステム(221、222)はそれぞれ、1つのエンドシステムに割り当てられている比較器を介して、2つのスイッチペア(201、202)に接続することができ、
    第1のエンドシステム(221)はそれぞれ、1つのエンドシステムに送信すべきメッセージのコピーを、第1の通信チャネル(251)を介して前記第1のスイッチペア(201)に送信し、かつ、第2の通信チャネル(253)を介して前記第2のスイッチペア(202)に送信し、
    第1の比較器(231)は到来した前記メッセージを、通信チャネル(242)を介して前記第1のスイッチ(211)に送信し、かつ、通信チャネル(243)を介して前記第2のスイッチ(213)に送信し、
    第3の比較器(232)は到来した前記メッセージを、通信チャネル(246)を介して前記第3のスイッチ(212)に送信し、かつ、通信チャネル(247)を介して前記第4のスイッチ(214)に送信し、
    前記4つのスイッチは到来した前記メッセージを交換し、1つのメッセージが第2のエンドシステム(222)にアドレッシングされている場合には、スイッチ(211、213)は前記メッセージのそれぞれ1つのコピーを、通信チャネル(244、245)を介して前記第2のエンドシステム(222)に対応付けられている第2の比較器(233)に送信し、
    前記第2の比較器(233)は、時間的に最初のメッセージが到来した直後に期間Dの時間窓を開き、前記期間D内に前記メッセージの第2のコピーが前記第2の比較器(233)に到来しない場合には、該第2の比較器(233)は前記メッセージを廃棄し、前記期間D内に前記メッセージの第2のコピーが到来した場合には、前記第2の比較器(233)は2つのメッセージをビット毎に比較し、
    該比較によりビットエラーが明らかになると、メッセージ伝送を中断してメッセージを廃棄し、前記2つのメッセージ全てのビットが同一である場合には、完全なメッセージを第2の通信チャネル(252)を介して前記第2のエンドシステム(222)に送信し、
    前記第2のスイッチペア(202)も同様に機能し、したがって障害のない場合にはエンドシステムにメッセージの検査された2つのコピーが到来し、2つのスイッチペア(201、202)のうちの一方に障害がある場合、または、2つのスイッチペア(201、202)のうちの一方が障害を識別し、前記メッセージを廃棄した場合には、正確なメッセージが依然として前記第2のエンドシステム(222)に到来し、
    前記フォールトトレラントなスイッチ(200)は前記エンドシステムから受信した前記メッセージの他に、前記スイッチ(200)において生成された2つの同期メッセージを接続されている全てのエンドシステムに周期的に送信し、ただし一方の同期メッセージは前記第1のスイッチペア(201)から送信し、他方の同期メッセージは前記第2のスイッチペア(202)から送信し、
    同期メッセージがエンドシステムに到来する時点は、該同期メッセージのデータフィールドに包含されている時点に対応することを特徴とする、方法。
  2. 前記2つのスイッチペア(201、202)は空間的に相互に離れて配置されている、請求項1に記載の方法。
  3. クロック同期の枠内で署名されたメッセージを使用し、したがって2つの前記通信チャネル(241)を省略する、請求項1または2に記載の方法。
  4. フォールトトレラントなスイッチ(200)は外部同期メッセージの受信後に、自身の内部同期時間を、前記外部同期メッセージによって設定された時間に合わせる、請求項1から3までのいずれか1項に記載の方法。
  5. 前記スイッチ(211、212、213、214)は前記メッセージを数ビット長分だけ遅延させ、カットスルー方式で前記比較器(231、232、233、234)に伝送する、請求項1から4までのいずれか1項に記載の方法。
  6. 前記比較器(231、232、233、234)は前記メッセージを数ビット長分だけ遅延させ、エラーフリーカットスルー方式で前記エンドシステムに伝送する、請求項1から5までのいずれか1項に記載の方法。
  7. フォールトトレラントなスイッチ(200)に接続されている前記エンドシステム(221、222)は、エネルギ制御方式のメッセージ、帯域幅制限方式のメッセージまたはタイムトリガ方式のメッセージを組み合わせて送信する、請求項1から6までのいずれか1項に記載の方法。
  8. 前記スイッチ(211、212、213、214)に、前記端末システム(221、222)の許可された時間特性に関する先験的なスケジューリング情報をロードし、それによりスイッチは前記端末システムのフォールトトレラントな時間的な特性を識別する、請求項1から7までのいずれか1項に記載の方法。
  9. 前記スイッチにおける請求項8に記載の先験的なスケジューリング情報に送信側の電子署名を付与する、請求項8に記載の方法。
  10. 前記スイッチにおける請求項8に記載の先験的なスケジューリング情報を暗号化する、請求項8または9に記載の方法。
  11. 請求項8に記載の先験的なスケジューリング情報を動作中に動的に変更する、請求項8から10までのいずれか1項に記載の方法。
  12. 前記比較器(231、232、233、234)を多重化方法で動作させる、請求項1から11までのいずれか1項に記載の方法。
  13. 前記通信チャネル(251、252、253、254)における異なる信号伝播時間を前記スイッチペア(201、202)によって補償する、請求項1から12までのいずれか1項に記載の方法。
  14. 前記エンドシステムによって生成および使用されるメッセージはイーサネット標準に準拠する、請求項1から13までのいずれか1項に記載の方法。
  15. 1つのフォールトトレラントなスイッチまたはそれぞれが少なくとも2つの通信チャネルを介して接続されている複数のフォールトトレラントなスイッチから構成されたフォールトトレラントなタイムトリガ方式のリアルタイム通信のための装置において、
    各フォールトトレラントなスイッチ(200)が2つのスイッチペア(201、202)を含んでおり、
    前記第1のスイッチペア(201)が第1のスイッチ(211)および第2のスイッチ(213)を含んでおり、
    前記第2のスイッチペア(202)が第3のスイッチ(212)および第4のスイッチ(214)を含んでおり、
    4つのスイッチ(211、212、213、214)のそれぞれが通信チャネル(240、241)を介して他の3つのスイッチと接続されており、
    複数のエンドシステムをそれぞれ、各エンドシステムに対応付けられている1つの専用の比較器を介して前記2つのスイッチペア(201、202)に接続することができ、
    請求項1から14のいずれか一項に記載の方法の1つまたは複数のステップが実現されることを特徴とする装置。
JP2013502952A 2010-04-07 2011-04-07 フォールトトレラントなタイムトリガ方式のリアルタイム通信のための方法および装置 Active JP5593530B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
ATA557/2010 2010-04-07
ATA557/2010A AT509700B1 (de) 2010-04-07 2010-04-07 Verfahren und apparat zur fehlertoleranten zeitgesteuerten echtzeitkommunikation
PCT/AT2011/000167 WO2011123877A1 (de) 2010-04-07 2011-04-07 Verfahren und apparat zur fehlertoleranten zeitgesteuerten echtzeitkommunikation

Publications (2)

Publication Number Publication Date
JP2013531402A true JP2013531402A (ja) 2013-08-01
JP5593530B2 JP5593530B2 (ja) 2014-09-24

Family

ID=44461871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013502952A Active JP5593530B2 (ja) 2010-04-07 2011-04-07 フォールトトレラントなタイムトリガ方式のリアルタイム通信のための方法および装置

Country Status (6)

Country Link
US (1) US9063837B2 (ja)
EP (1) EP2556633B1 (ja)
JP (1) JP5593530B2 (ja)
CN (1) CN103039046B (ja)
AT (1) AT509700B1 (ja)
WO (1) WO2011123877A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016503615A (ja) * 2012-11-16 2016-02-04 エフティーエス コンピューターテクニク ジーエムビーエイチ リアルタイムメッセージの送信方法およびリアルタイムメッセージを送信するためのコンピュータネットワーク

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT509700B1 (de) 2010-04-07 2019-05-15 Tttech Computertechnik Ag Verfahren und apparat zur fehlertoleranten zeitgesteuerten echtzeitkommunikation
AT512290B1 (de) * 2011-12-19 2013-07-15 Fts Computertechnik Gmbh Verfahren zur zeitrichtigen beobachtung von ttethernet nachrichten
US20130208630A1 (en) * 2012-02-15 2013-08-15 Ge Aviation Systems Llc Avionics full-duplex switched ethernet network
AT512742A1 (de) * 2012-04-11 2013-10-15 Fts Computertechnik Gmbh Verfahren und Verteilereinheit zur zuverlässigen Vermittlung von Synchronisationsnachrichten
EP3189436B1 (de) * 2014-09-05 2018-07-18 FTS Computertechnik GmbH Computersystem und verfahren für sicherheitskritische anwendungen
EP3201774B1 (de) * 2014-10-01 2019-02-20 TTTech Computertechnik AG Verteiltes echtzeitcomputersystem und zeitgesteuerte verteilereinheit
FR3030126B1 (fr) * 2014-12-10 2017-01-13 Thales Sa Systeme de transmission d'information avioniques
CN104618087B (zh) * 2015-01-30 2018-07-17 国家电网公司 一种广域电网pmu数据时延精确测量的方法
US10019292B2 (en) 2015-12-02 2018-07-10 Fts Computertechnik Gmbh Method for executing a comprehensive real-time computer application by exchanging time-triggered messages among real-time software components
EP3468115B1 (en) * 2017-10-09 2020-06-17 TTTech Computertechnik AG Method to improve availabilty of real-time computer networks
CN110493040B (zh) * 2019-08-02 2022-06-14 中国航空无线电电子研究所 航空机载网络的设计方法和装置
EP3902166B1 (de) * 2020-04-21 2022-03-23 TTTech Computertechnik Aktiengesellschaft Fehlertoleranter zeitserver für ein echtzeitcomputersystem
EP3902206B1 (de) 2020-04-21 2022-02-16 TTTech Computertechnik Aktiengesellschaft Fehlertolerante verteilereinheit und verfahren zur bereitstellung einer fehlertoleranten globalen zeit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04229748A (ja) * 1990-04-27 1992-08-19 Siemens Ag メッセージパケットの経路選択方法および回路装置
JP2008139903A (ja) * 2006-11-29 2008-06-19 Fujitsu Ltd 情報処理装置および位相制御方法
WO2009146471A1 (en) * 2008-06-02 2009-12-10 Fts Computertechnik Gmbh Method for synchronizing local clocks in a distributed computer network

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5269016A (en) * 1990-09-24 1993-12-07 Charles Stark Draper Laboratory, Inc. Byzantine resilient fault tolerant shared memory data processing system
SE506739C2 (sv) * 1995-09-29 1998-02-09 Ericsson Telefon Ab L M Drift och underhåll av klockdistributionsnät med redundans
US6639895B1 (en) * 1998-10-05 2003-10-28 Performance Technologies, Incorporated Fault tolerant network switch
US6687751B1 (en) * 2000-01-28 2004-02-03 3Com Corporation Multi-point link aggregation spoofing
ES2236585T3 (es) * 2001-09-26 2005-07-16 Siemens Aktiengesellschaft Procedimiento para la sincronizacion de nodos de un sistema de comunicacion.
US6925578B2 (en) * 2001-09-29 2005-08-02 Hewlett-Packard Development Company, L.P. Fault-tolerant switch architecture
AT411948B (de) 2002-06-13 2004-07-26 Fts Computertechnik Gmbh Kommunikationsverfahren und apparat zur übertragung von zeitgesteuerten und ereignisgesteuerten ethernet nachrichten
US7193994B1 (en) * 2002-08-16 2007-03-20 Intel Corporation Crossbar synchronization technique
US7194661B1 (en) * 2002-12-23 2007-03-20 Intel Corporation Keep alive buffers (KABs)
US7334014B2 (en) 2003-01-03 2008-02-19 Availigent, Inc. Consistent time service for fault-tolerant distributed systems
JP4030880B2 (ja) * 2003-01-07 2008-01-09 Necインフロンティア株式会社 同期用クロック供給システムおよび同期用クロック供給方法
US20060215568A1 (en) * 2005-03-28 2006-09-28 Honeywell International, Inc. System and method for data collection in an avionics network
US7649912B2 (en) 2005-04-27 2010-01-19 Rockwell Automation Technologies, Inc. Time synchronization, deterministic data delivery and redundancy for cascaded nodes on full duplex ethernet networks
US8064347B2 (en) * 2006-03-29 2011-11-22 Honeywell International Inc. System and method for redundant switched communications
WO2008124854A2 (de) 2007-04-11 2008-10-23 Fts Computertechnik Gmbh Kommunikationsverfahren und apparat zur effizienten und sicheren übertragung von tt-ethernet nachrichten
AT509700B1 (de) 2010-04-07 2019-05-15 Tttech Computertechnik Ag Verfahren und apparat zur fehlertoleranten zeitgesteuerten echtzeitkommunikation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04229748A (ja) * 1990-04-27 1992-08-19 Siemens Ag メッセージパケットの経路選択方法および回路装置
JP2008139903A (ja) * 2006-11-29 2008-06-19 Fujitsu Ltd 情報処理装置および位相制御方法
WO2009146471A1 (en) * 2008-06-02 2009-12-10 Fts Computertechnik Gmbh Method for synchronizing local clocks in a distributed computer network

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016503615A (ja) * 2012-11-16 2016-02-04 エフティーエス コンピューターテクニク ジーエムビーエイチ リアルタイムメッセージの送信方法およびリアルタイムメッセージを送信するためのコンピュータネットワーク

Also Published As

Publication number Publication date
EP2556633B1 (de) 2014-01-08
AT509700A1 (de) 2011-10-15
US20130086432A1 (en) 2013-04-04
CN103039046A (zh) 2013-04-10
CN103039046B (zh) 2015-07-22
EP2556633A1 (de) 2013-02-13
WO2011123877A1 (de) 2011-10-13
US9063837B2 (en) 2015-06-23
JP5593530B2 (ja) 2014-09-24
AT509700B1 (de) 2019-05-15

Similar Documents

Publication Publication Date Title
JP5593530B2 (ja) フォールトトレラントなタイムトリガ方式のリアルタイム通信のための方法および装置
US9917745B2 (en) Validation of chained network services
US8767747B2 (en) Method for transferring data packets in a communication network and switching device
US6952419B1 (en) High performance transmission link and interconnect
US10498627B2 (en) Detecting packet forwarding path
JP4619806B2 (ja) インターネット・プロトコル・パケットの複数のコピーの伝搬
CN102106121A (zh) 用于高可用性网络的环耦合节点
US20030118042A1 (en) Packet communications method and apparatus
US8064347B2 (en) System and method for redundant switched communications
JP5251457B2 (ja) データ伝送装置
JP2005130284A (ja) パケット受信方法および装置
EP2523400B1 (en) An intermediate network node in a telecommunications system
US10355953B2 (en) Method for simulating propagation times in networks
JP2008227890A (ja) Tdm回線エミュレーションにおける2重化構成の伝送方法、伝送システム及び受信装置
JP2008227623A (ja) パケット転送装置及びパケット転送方法
US7453812B1 (en) Method for detecting and correcting publish-subscribe looping in a messaging network
US10880043B2 (en) Method and computer system for establishing an interactive consistency property
Yurchenko et al. Implementation of Software-Defined Network Nodes Based on Ultra-Low Power Microcontrollers for VANET
JP6219233B2 (ja) 無瞬断切替装置および無瞬断切替方法
JP2013179430A (ja) 装置間同期および切替方法、並びに装置間切替システム
JP5756764B2 (ja) 無瞬断伝送装置
JP7034397B2 (ja) 経路冗長化システム、送信側装置、受信側装置、経路冗長化方法、および、経路冗長化プログラム
WO2022101988A1 (ja) 通信装置、通信方法及び通信プログラム
JP2007096561A (ja) 固定的な通信を行う2系統の基幹ネットワークに接続されたサーバ〜端末間の通信経路切替システム
JP2014093661A (ja) パケット転送装置、監視方法、及びプログラム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130717

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140416

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140714

R150 Certificate of patent or registration of utility model

Ref document number: 5593530

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250