CN103039046A - 时间触发的容错实时通信系统和装置 - Google Patents

时间触发的容错实时通信系统和装置 Download PDF

Info

Publication number
CN103039046A
CN103039046A CN2011800181533A CN201180018153A CN103039046A CN 103039046 A CN103039046 A CN 103039046A CN 2011800181533 A CN2011800181533 A CN 2011800181533A CN 201180018153 A CN201180018153 A CN 201180018153A CN 103039046 A CN103039046 A CN 103039046A
Authority
CN
China
Prior art keywords
message
switch
fault
tolerant
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800181533A
Other languages
English (en)
Other versions
CN103039046B (zh
Inventor
冈瑟·鲍尔
斯蒂芬·波莱德纳
威尔弗里德·施泰纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tttech Auto AG
Original Assignee
FTS Computertechnik GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FTS Computertechnik GmbH filed Critical FTS Computertechnik GmbH
Publication of CN103039046A publication Critical patent/CN103039046A/zh
Application granted granted Critical
Publication of CN103039046B publication Critical patent/CN103039046B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/004—Error avoidance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2005—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication controllers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40169—Flexible bus arrangements
    • H04L12/40176—Flexible bus arrangements involving redundancy
    • H04L12/40182—Flexible bus arrangements involving redundancy by using a plurality of communication lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1515—Non-blocking multistage, e.g. Clos
    • H04L49/1523—Parallel switch fabric planes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H04L49/205—Quality of Service based
    • H04L49/206—Real Time traffic
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Hardware Redundancy (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明的目的为在分布式实时系统的容错通信系统中建立容错的全局时间。为了这个目的，设有容错报文切换单元（200），其包括四个独立的切换单元（211，212，213，214）。这四个独立的切换单元（211，212，213，214）共同建立容错时间。该些终端系统（221，222）经由两个独立的失效沉默通信信道（251，252，253，254）而连接至容错报文切换单元（200），使得即使部分容错报文切换单元（200）或有一通信信道失效，时钟同步和网络连接仍得以保存。

Description

时间触发的容错实时通信系统和装置
引用专利
[1]EP 1 512 254 of 5/10/2005：Time-Triggered(TT)Ethernet.
[2]EP 2 145 431 of 4/7/2008：有效及可靠地传输时间触发以太网信息的通信方法及设备
[3]US 7,334,014 of 02/19/2008：Consistent time service for fault-tolerant distributedsystems.
[4]US 7,649,912 of 1/19/2010：Time synchronization，deterministic data delivery andredundancy for cascaded nodes on full duplex Ethernet networks
其他文献：
[5]Kopetz，H.(1997).Real-Time Systems，Design Principles for Distributed EmbeddedApplications；ISBN：0-7923-9894-7.Boston.Kluwer Academic Publishers.
技术领域
本发明涉及用于容错的时间触发通信，以及用于在分布式实时计算机系统的通信系统中建立带有已知精度的容错全局时间(globalen Zeit)的系统和装置。
背景技术
分布式实时系统包括多个计算节点(即为终端系统，应用软件在其中运行)以及通用通信系统(终端系统经由其而彼此互相交换消息)。带有良好精度的全局容错时基必须在分布式实时系统中建立，以使终端系统可检查实时信息的时间有效性，并进行同步的分布式行动。建立容错全局时基须执行复杂的同步算法。根据本发明，为了减轻终端系统的这些同步任务，在通用通信系统中进行分布式容错时钟同步，使得该些终端系统可使用简单的容错主从同步，而获提供全局时间(参见指导用书[5]，第3章)。
许多已知的时钟同步方法，如在引用专利[1]至[4]中所公开的方法，使用终端系统的时钟来建立全局时间。因此，为了实现这一点，必须在终端系统中执行复杂的同步算法。如本发明所述，容错时间并不是在终端系统中建立，而是在通信系统中建立的。为了这个目的，设有容错切换单元(容错切换器)，其含有四个独立的切换单元，每个切换单元各自形成自主的故障包容单元(FCU)。这四个切换单元通过交换报文，共同建立容错时基。该四个切换单元中的其中两个会形成相应的切换对，因此容错切换单元含有两对切换对。切换对的两个切换单元各自定期向比较器发送同步报文，而该比较器仅会在所收到的该两则同步报文几乎同时到达并内容一致时向终端系统转发同步报文。由于容错切换单元含有两对切换对，此方法容许一切换对中有任何故障。
容错通信和容错时钟同步的新颖方法的确切步骤将以附图为基础，于下文更详细描述。
本发明的目的是通过用于容错时钟同步以及用于时间触发的容错实时通信的方法，而得以实现的，该方法使用多个终端系统以及一个或多个容错切换器，其分别经由至少两条通信信道而连接起来，其中各容错切换器含有第一和第二切换对，该第一切换对含有第一和第二切换器，而该第二切换对则含有第三和第四切换器，且其中该四个切换器各自经由通信信道而连接至其余三个切换器，而其中该四个切换器经由通信信道，使用已知的以报文为基础的内部容错同步算法，建立带有已知精度的内部全局容错时基，且其中多个终端系统可经由与终端系统相关的比较器而分别连接至该两对切换对，而其中第一终端系统经由第一通信信道向第一切换对、及经由第二通信信道向第二切换对发送将被发送至终端系统的相应报文副本，且其中该第一比较器经由通信信道向第一切换器、及经由通信信道向第二切换器发送到达的报文，而其中该第三比较器经由通信信道向第三切换器、及经由通信信道向第四切换器发送到达的报文，且其中该四个切换器切换该些到达的报文，而若报文被发往至第二终端系统，则该些切换器将经由通信信道而向与第二终端系统相关的第二比较器发送相应报文副本，且其中该第二比较器会在时间上的第一报文到达后立即开启带有时限D的时窗，若在这时间间隔D期间未有这报文的第二副本到达第二比较器，则第二比较器将丢弃该报文，而若在这时间间隔D期间有这报文的第二副本到达，则第二比较器将逐位元比较该两则报文，而若该比较器发现了位元错误，则其会中断发送报文，并丢弃该报文，而若这报文的所有位元均无异，则其将经由第二通信信道向第二终端系统完整发送报文，且其中第二切换对以类似方式继续进行，因此在无故障的情况下，报文的两个经检查副本会到达终端系统，而若该两个切换对的其中之一因发生故障或检测到错误而丢弃该报文，则有一正确报文仍会到达第二终端系统，且其中除终端系统收到的报文外，容错切换器亦会定期向所有已连接的终端系统发送两则在切换器中生成的同步报文，其中第一切换对会发送一同步报文，而第二切换对则发送另一报文，而其中同步报文到达终端系统的时间会与同步报文的数据字段(Datenfeld)中所含的时间对应。
有利地，该两对切换对被设置成在空间上彼此分开。
在本方法的一个变体中，加签的报文被用作时钟同步的一部分。
在另一变体中，在收到外来同步报文后，容错切换器将其内部已同步的时间调适至外来同步报文所预定的时间。
有利地，该些切换器延迟报文仅数个位元长度，并使用直通式(cut-through)方法将报文切换至比较器。
在本发明的一个变体中，比较器延迟报文仅数个位元长度，并使用无错误直通式方法将报文切换至终端系统。
终端系统连接至容错切换器，有利地发送混合了事件驱动、带宽受限或时间触发的报文。
有关终端系统被允许的时间行为的先验规划信息置于切换器中，使得切换器可检测到终端系统的发生故障的时间行为。
有利地，所提供的用于切换器的先验规划信息是带有发送方的电子签署的。
若用于切换器的先验规划信息是加密的，则更为有利。
在本发明的一个变体中，该先验规划信息可在操作期间被动态地更改。
有利地，比较器是以多重发讯的方法操作的。
在本发明的又一变体中，该些通信信道上不同的信号传播时间由切换对补偿。
有利地，该些终端系统产生和使用的报文对应以太网的标准。
本发明的目的以用于时间触发的容错实时通信的装置进一步实现，该装置包括一个或多个容错切换器，该些切换器各自经由至少两条通信信道而连接起来，其中各容错切换器含有两对切换对，第一切换对含有第一和第二切换器，而第二切换对则含有第三和第四切换器，且其中该四个切换器各自经由该些通信信道而连接至其余三个切换器，而其中多个终端系统可经由相应的与该终端系统相关的专用比较器而连接至该两对切换对，且其中一个或多个上述方法步骤是在该装置中实行的。
发明内容
本发明的目的为在分布式实时系统的容错通信系统中建立容错全局时间。为了这个目的，设有容错报文切换单元，其包括四个独立的切换单元。这四个独立的切换单元共同建立容错时间。该些终端系统经由两条独立的失效沉默通信信道而连接至容错报文切换单元，使得即使部分容错切换单元或有一通信信道失效，时钟同步和网络连接仍得以保存。
附图说明
将以附图为基础，描述本发明的上述目的和其他新特性。
图1显示了容错通信系统的结构的例子，其包括多个容错切换单元。
图2显示了容错切换单元的内部设计。
具体实施方式
将以含有三个切换器和多个终端系统的例子为基础，于下文描述本新颖方法的一可行实施方案。这例子显示了在权利要求书中所述的本方法许多可行实施方案中的一个特定实施方案。
图1显示了含有三个容错切换单元101、102和103(下称切换器)和八个终端系统111至118的组态。一个终端系统为前端计算机，部分分布式实时应用程式在其中运行。由于必须容许一个通信信道失效，因此该三个切换器101、102和103分别以两条通信信道121和122的方式彼此间连接起来。每个切换器，例如切换器101，含有两对切换对151和152，而各切换对包含两个切换器。每个切换器各自形成自主的故障包容单元(FCU)。该终端系统111经由通信信道121而连接至容错切换器101的左切换对151，并经由通信信道122而连接至右切换对152。类似地，其余的终端系统112至118各自经由一条通信信道而连接至容错切换器的一对切换对，并经由另一条通信信道而连接至另一对切换对。
图2显示了容错切换器200的内部设计。本发明并未限定可连接至切换器的终端系统的数量n，其取决于容错切换器的具体设计。一般而言，n介乎8和16之间。举例来说，四个终端系统分别连接至容错切换器101的上面和下面皆可。为了简化图2，在该容错切换器200中仅显示了两个终端系统，即第一终端系统221和第二终端系统222。
该容错切换器200包括两对切换对201和202。该第一切换对201包括两个(非容错)切换器211和213(即第一切换器211和第二切换器213)、以及比较器231和233(即第一比较器231和第二比较器233)。该第二切换对202包括两个(非容错)切换器212和214(即第三切换器212和第四切换器214)、以及比较器232和234(即第三比较器232和第四比较器234)。
因此，各终端系统均与两个比较器相关，一个为右切换对的而另一个为左切换对的。如本发明所述，该些比较器亦可为多重发讯的，以致在每一情况中，带有n个输入端/输出端251和252以连至n个终端系统221和222的比较器位于切换对中。该四个切换器211、212、213、214各自形成自主的故障包容单元(FCU)。该四个切换器211、212、213、214经由通信信道240、241而与彼此连接起来。
使用第一切换器211的例子：该第一切换器211经由通信信道240而连接至水平地相邻和垂直地相邻的切换器，在此情况下这些为第二切换器213和第三切换器212，并经由这些切换器而连接至第四切换器214。或者该第一切换器211经由通信信道241而连接至第四切换器214，并经由这切换器或合适的通信信道240、241而连接至其余的切换器。此外，如在图2中所示，该第一切换器211可经由通信信道240而连接至该些水平地相邻和垂直地相邻的切换器(第二切换器213和第三切换器212)，并经由通信信道241而连接至第四切换器214。
因此，必定至少设有通信信道240，而通信信道241则可省去(见下文)。
内部同步报文会定期经由这些通信信道240、241而交换，以建立带有已知精度P的内部全局容错时间。举例来说，就如在指导用书[5]的第3章中所说明般，这是通过以用于内部时钟同步的、以报文为基础的容错时钟同步算法的方式而达成的。
若提供的内部同步报文是带有发送方的电子签署，则如本发明所述，该两个连接241是不需要的。在安全关键的应用程式中，将该两对形成容错切换器的切换对201和202设置成在空间上彼此远离是有利的，以便容许在空间上于同一位置发生的故障(空间邻近故障)。在此情况下，减少将切换对连接至两个通信信道240之间的连接线的数量是有利的。
选定的切换器(例如在图1中的切换器103)或配备了时间源(例如GPS时间接收器)的终端系统可为该些已连接的切换器预定外部时基。这是经由含有外部时间的外来同步报文而达成的。在收到这样的外来同步报文后，接收到的容错切换器必须将其内部时间同步调适至外部预定时间。若外部时间源失效，则容错内部同步算法会维持全局时间。外部时间源亦可用于将切换器211、212、213、214的时钟式样动态地调适至外部时间的式样.
若第一终端系统221拟向第二终端系统222发送报文，则这报文同时会经由第一通信信道251而发送至在第一切换对201中的第一比较器231，并经由第三通信信道253发送至在第二切换对202中的第三比较器232。这报文的形式可对应某一标准，例如广泛使用的以太网标准或AFDX标准，或者任何指定地址信息必须包含在报文的报头(Header)中的其他标准，以让切换器211、212、213、214可使用快速的直通式方法切换报文。
报文可由第一终端系统221以时间触发、带宽受限或事件驱动的方式发送。在报文为时间触发的情况下，可对切换器211、212、213、214提供先验的规划信息，其指定了允许终端系统发送时间触发的报文的时间。然后，切换器211、212、213、214就可检测到第一终端系统221在不当时间发送时间触发的报文，并将之丢弃。在报文为带宽受限的情况下，可对切换器211、212、213、214提供先验的规划信息，其指定了允许发送带宽受限报文的带宽。若第一终端系统221发送的带宽受限报文超出了所允许的带宽，则切换器211、212、213、214可拒绝再接收报文。
草稿系统会在报文发送前先向切换器211、212、213、214发送先验规划信息，该信息可与电子签署一同提供，使得切换器211、212、213、214可检验这信息是否源自经授权的草稿系统。而一替代方案，是以加密形式发送规划信息。可在操作期间，通过发送含有该新规划信息和将要应用该新规划信息的时间的新报文，动态地更改该先验规划信息。
将在下文详述在第一切换对201中的报文处理。为了进行切换，从第一通信信道251到达第一比较器231的报文，由第一比较器231经由通信信道242而转发至第一切换器211，并经由通信信道243而转发至第二切换器213。由于在报文的报头中所含的地址信息所致，第一切换器211会经由通信信道244而向指定地址的比较器转发报文，第二切换器213则会经由通信信道245而向指定地址的比较器转发报文，而例子中的比较器为第二比较器。一旦将发送至第二比较器233的在时间上为第一的报文从该两个切换器211或213其中之一到达第二比较器233时，第二比较器233就会开启带有先验预定时限D的时窗。若在这时窗D期间，在时间上为第二的报文尚未从第一切换对201中的另一切换器到达，则该比较器会丢弃第一报文，其后亦会丢弃第二报文(若其有到达)。若在这时窗D期间，第二报文从第一切换对201中的另一切换器到达，则第二比较器233会逐位元比较该两则报文，并立即经由第二通信信道252而向指定地址的(第二)终端系统222转发该报文。可使用无错误直通式方法对该两则报文进行比较，即是说到达的位元流仅会在第二比较器233中短暂延迟，并被不断地进行比较，而若位元比较的结果是正确无误的，则会被立即转发。如果发生故障，至(第二)终端系统222的位元流会被中止。由于每则报文均含有CRC字段，因此(第二)终端系统222可检测到被中止的报文并将之丢弃。
在第二比较器233中报文的必要延迟的持续时间取决于时钟同步的精度P，其大体上由同步周期的持续时间和所用振荡器的质量限定。必须储存在比较器中的位元数取决于精度P和数据传输的带宽。
比较器231、232、233、234被设计成一个比较器无法储存整则报文，且无比较器有如何形成报文的正确CRC字段的信息。因此，发生故障的比较器极不可能生成在句法上正确但在内容方面不正确的报文，或在与第一211或第三212切换器所产生时间不同的时间发送在句法上正确但在内容方面不正确的报文。因此，第一切换对201仅会在四个子系统231、211、213和233的功能全部均无故障、而经由信道251、242、243、244、245和252传输的报文无故障地进行时，经由第二通信信道252而将在句法上正确的报文转发至(第二)终端系统222。因此，第一切换对201会在第二通信信道252执行失效沉默抽象化(fail-silentAbstrakion)：要么其产生正确时间范围和数值范围的报文，要么其不产生报文。第二切换对202的功能与第一切换对201类似。
除由终端系统接收的报文外，容错切换器200定期向所有已连接的终端系统发送两则由内部生成的同步报文，其中几乎同时地，左(第一)切换对201经由第一通信信道251和第二通信信道252而发送同步报文，而右(第二)切换对经由第三通信信道253和第四通信信道254而发送第二同步报文。同步报文到达终端系统的时间与在同步报文的数据字段中所含的时间对应。由于通信信道251、252、253、254上的信号传播时间因这些信号传播时间在该些通信信道有不同的持续时间而不同，因此或须更正同步报文到达终端系统的时间。这项更正可在终端系统中或者在切换对201、202中进行。
因此在并无故障的情况下，(第二)终端系统222会收到两则正确的同步报文，一则经由(第二)通信信道252而另一则经由(第四)通信信道254，其到达时间相差不超过精度P。若在一对切换对中发生了故障，则(第二)终端系统222仍会收到一则正确同步报文。
经济利益
本发明使得在使用标准组件(即是说并未具备自检特性的组件)时可有容错时基和容错切换器，而其容许在故障包容单元(FCU)中建立任何错误。图2显示了故障包容单元的以下子系统：四个切换器211、212、213、214和四个比较器231、232、233、234。须特别注意，最后一个子系统(即比较器)是在向终端系统输出报文前设置的。由于有上述设计措施，因此即使比较器本身并非设计成自检的检查器，但可排除发生故障的比较器产生在句法上正确但在内容方面不正确的报文的可能。
如本发明所述，含有容错时钟同步的容错切换器设计会获得以下附加的重要经济利益：
●避免了在发生故障时产生不正确的结果。这特性在安全关键系统中尤其重要。
●通过容许故障，容错切换器与非容错切换器相比，可靠性显著提高。
●仅须开发测试和验证时钟同步算法一次，便可在多种应用中使用。
●通过将容错时钟同步从终端系统移至通信系统，终端系统变得简单和符合成本效益得多。
●可非常低廉地在VLSI芯片中实行在通信系统中的时钟同步的通用解决方案。

Claims (15)

1.用于容错时钟同步以及用于时间触发的容错实时通信的方法，该方法使用多个终端系统(221、222)以及一个或多个容错切换器(200)，其分别经由至少两条通信信道而连接起来，其特征在于各容错切换器(200)含有第一(201)和第二切换对(202)，其中该第一切换对(201)含有第一(211)和第二切换器(213)，而该第二切换对(202)含有第三(212)和第四切换器(214)，且其中该四个切换器(211、212、213、214)各自经由通信信道(240、241)而连接至其余三个切换器，而该四个切换器经由通信信道(240、241)，使用已知的以报文为基础的内部容错同步算法，建立带有已知精度(P)的内部全局容错时基，且其中多个终端系统(221、222)可经由与终端系统相关的比较器而分别连接至该两对切换对(201、202)，而其中第一终端系统(221)经由第一通信信道(251)向第一切换对(201)、及经由第二通信信道(253)向第二切换对(202)发送将被发送至终端系统的相应报文副本，且其中该第一比较器(231)经由通信信道(242)向第一切换器(211)、及经由通信信道(243)向第二切换器(213)发送到达的报文，而其中该第三比较器(232)经由通信信道(246)向第三切换器(212)、及经由通信信道(247)向第四切换器(214)发送到达的报文，且其中该四个切换器切换该些到达的报文，而若报文被发往至第二终端系统(222)，则该些切换器(211、213)将经由通信信道(244、245)而向与第二终端系统(222)相关的第二比较器(233)发送相应报文副本，且其中该第二比较器(233)会在时间上的第一报文到达后立即开启带有时限D的时窗，而若在这时间间隔D期间未有这报文的第二副本到达第二比较器(233)，则第二比较器(233)将丢弃该报文，而若在这时间间隔D期间有这报文的第二副本到达，则第二比较器(233)将逐位元比较该两则报文，而若该比较器发现了位元错误，则其中断发送报文，并丢弃该报文，而若这报文的所有位元均无异，则其将经由第二通信信道(252)向第二终端系统(222)发送完整报文，且其中第二切换对(202)以类似方式继续进行，因此在无故障的情况下，报文的两个经检查副本会到达该终端系统，而若该两对切换对(201、202)的其中之一因发生故障或检测到错误而丢弃该报文，则有一正确报文仍会到达第二终端系统(222)，且其中除该些终端系统收到的报文外，该容错切换器(200)亦会定期向所有已连接的终端系统发送两则在切换器(200)中生成的同步报文，其中第一切换对(201)会发送一同步报文，而第二切换对(202)则发送另一同步报文，而其中同步报文到达终端系统的时间会与同步报文的数据字段中所含的时间对应。
2.如权利要求1所述的方法，其特征在于该两对切换对(201、202)被设置成在空间上彼此分开。
3.如权利要求1至2中任一项或多项所述的方法，其特征在于加签的报文被用作时钟同步的一部分，而因此可省去该两条通信信道(241)。
4.如权利要求1至3中任一项或多项所述的方法，其特征在于在收到外来同步报文后，容错切换器(200)将其内部已同步的时间调适至外来同步报文所预定的时间。
5.如权利要求1至4中任一项或多项所述的方法，其特征在于该些切换器(211、212、213、214)延迟该些报文仅数个位元长度，并使用该直通式方法将其发送至该些比较器(231、232、233、234)。
6.如权利要求1至5中任一项或多项所述的方法，其特征在于该些比较器(231、232、233、234)延迟该些报文仅数个位元长度，并使用该无错误直通式方法将其发送至该终端系统。
7.如权利要求1至6中任一项或多项所述的方法，其特征在于该些终端系统(221、222)连接至容错切换器(200)，其发送混合了事件驱动、带宽受限或时间触发的报文。
8.如权利要求1至7中任一项或多项所述的方法，其特征在于有关该些终端系统(221、222)被允许的时间行为的先验规划信息载于该些切换器(211、212、213、214)中，使得切换器可检测到终端系统的发生故障的时间行为。
9.如权利要求8所述的方法，其特征在于所提供的如在权利要求8中所指的用于该切换器的先验规划信息是带有该发送方的电子签署的。
10.如权利要求8或9所述的方法，其特征在于如在权利要求8中所指的用于该切换器的先验规划信息是加密的。
11.如权利要求8至10中任一项或多项所述的方法，其特征在于如在权利要求8中所指的先验规划信息可在操作期间被动态地更改。
12.如权利要求1至11中任一项或多项所述的方法，其特征在于该些比较器(231、232、233、234)是以多重发讯的方法操作的。
13.如权利要求1至12中任一项或多项所述的方法，其特征在于该些通信信道(251、252、253、254)上不同的信号传播时间由该些切换对(201、202)补偿。
14.如权利要求1至13中任一项或多项所述的方法，其特征在于该些终端系统产生和使用的报文对应该以太网的标准。
15.用于时间触发的容错实时通信的装置，该装置包括一个或多个容错切换器，该些切换器各自经由至少两条通信信道而连接起来，其特征在于各容错切换器(200)含有两对切换对(201、202)，其中该第一切换对(201)含有第一(211)和第二切换器(213)，而该第二切换对(202)则含有第三(212)和第四切换器(214)，且其中该四个切换器(211、212、213、214)各自经由该些通信信道(240、241)而连接至其余三个切换器，而其中多个终端系统可经由相应的与该终端系统相关的专用比较器而连接至该两对切换对(201、202)，且其中一个或多个如权利要求1至14所述的方法步骤是在这装置中实行的。
CN201180018153.3A 2010-04-07 2011-04-07 时间触发的容错实时通信系统和装置 Active CN103039046B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
ATA557/2010A AT509700B1 (de) 2010-04-07 2010-04-07 Verfahren und apparat zur fehlertoleranten zeitgesteuerten echtzeitkommunikation
ATA557/2010 2010-04-07
PCT/AT2011/000167 WO2011123877A1 (de) 2010-04-07 2011-04-07 Verfahren und apparat zur fehlertoleranten zeitgesteuerten echtzeitkommunikation

Publications (2)

Publication Number Publication Date
CN103039046A true CN103039046A (zh) 2013-04-10
CN103039046B CN103039046B (zh) 2015-07-22

Family

ID=44461871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180018153.3A Active CN103039046B (zh) 2010-04-07 2011-04-07 时间触发的容错实时通信系统和装置

Country Status (6)

Country Link
US (1) US9063837B2 (zh)
EP (1) EP2556633B1 (zh)
JP (1) JP5593530B2 (zh)
CN (1) CN103039046B (zh)
AT (1) AT509700B1 (zh)
WO (1) WO2011123877A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109639560A (zh) * 2017-10-09 2019-04-16 Tttech 电脑技术股份公司 改善实时计算机网络的可用性的方法
CN113541861A (zh) * 2020-04-21 2021-10-22 Tttech 电脑科技公司 容错的分布单元和用于提供容错的全局时间的方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT509700B1 (de) 2010-04-07 2019-05-15 Tttech Computertechnik Ag Verfahren und apparat zur fehlertoleranten zeitgesteuerten echtzeitkommunikation
AT512290B1 (de) * 2011-12-19 2013-07-15 Fts Computertechnik Gmbh Verfahren zur zeitrichtigen beobachtung von ttethernet nachrichten
US20130208630A1 (en) * 2012-02-15 2013-08-15 Ge Aviation Systems Llc Avionics full-duplex switched ethernet network
AT512742A1 (de) * 2012-04-11 2013-10-15 Fts Computertechnik Gmbh Verfahren und Verteilereinheit zur zuverlässigen Vermittlung von Synchronisationsnachrichten
WO2014075122A1 (de) * 2012-11-16 2014-05-22 Fts Computertechnik Gmbh Verfahren und computernetzwerk zur übertragung von echtzeitnachrichten
WO2016033629A2 (de) * 2014-09-05 2016-03-10 Fts Computertechnik Gmbh Computersystem und verfahren für sicherheitskritische anwendungen
US10346242B2 (en) * 2014-10-01 2019-07-09 Tttech Computertechnik Ag Distributed real-time computer system and time-triggered distribution unit
FR3030126B1 (fr) * 2014-12-10 2017-01-13 Thales Sa Systeme de transmission d'information avioniques
CN104618087B (zh) * 2015-01-30 2018-07-17 国家电网公司 一种广域电网pmu数据时延精确测量的方法
US10019292B2 (en) 2015-12-02 2018-07-10 Fts Computertechnik Gmbh Method for executing a comprehensive real-time computer application by exchanging time-triggered messages among real-time software components
CN110493040B (zh) * 2019-08-02 2022-06-14 中国航空无线电电子研究所 航空机载网络的设计方法和装置
EP3902166B1 (de) * 2020-04-21 2022-03-23 TTTech Computertechnik Aktiengesellschaft Fehlertoleranter zeitserver für ein echtzeitcomputersystem

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6195758B1 (en) * 1995-09-29 2001-02-27 Telefonaktiebolaget Lm Ericsson Operation and maintenance of clock distribution networks having redundancy
US20030065974A1 (en) * 2001-09-29 2003-04-03 Lam An H. Fault-tolerant switch architecture
US20040153897A1 (en) * 2003-01-07 2004-08-05 Nec Corporation Synchronous clock supply system and synchronous clock supply method

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE111277T1 (de) * 1990-04-27 1994-09-15 Siemens Ag Verfahren und schaltungsanordnung zur reduzierung des verlustes von nachrichtenpaketen, die über eine paketvermittlungseinrichtung übertragen werden.
US5269016A (en) * 1990-09-24 1993-12-07 Charles Stark Draper Laboratory, Inc. Byzantine resilient fault tolerant shared memory data processing system
US6639895B1 (en) * 1998-10-05 2003-10-28 Performance Technologies, Incorporated Fault tolerant network switch
US6687751B1 (en) * 2000-01-28 2004-02-03 3Com Corporation Multi-point link aggregation spoofing
US7366205B2 (en) * 2001-09-26 2008-04-29 Siemens Aktiengesellschaft Method for synchronizing nodes of a communications system
AT411948B (de) 2002-06-13 2004-07-26 Fts Computertechnik Gmbh Kommunikationsverfahren und apparat zur übertragung von zeitgesteuerten und ereignisgesteuerten ethernet nachrichten
US7193994B1 (en) * 2002-08-16 2007-03-20 Intel Corporation Crossbar synchronization technique
US7194661B1 (en) * 2002-12-23 2007-03-20 Intel Corporation Keep alive buffers (KABs)
US7334014B2 (en) 2003-01-03 2008-02-19 Availigent, Inc. Consistent time service for fault-tolerant distributed systems
US20060215568A1 (en) * 2005-03-28 2006-09-28 Honeywell International, Inc. System and method for data collection in an avionics network
US7649912B2 (en) 2005-04-27 2010-01-19 Rockwell Automation Technologies, Inc. Time synchronization, deterministic data delivery and redundancy for cascaded nodes on full duplex ethernet networks
US8064347B2 (en) * 2006-03-29 2011-11-22 Honeywell International Inc. System and method for redundant switched communications
JP2008139903A (ja) * 2006-11-29 2008-06-19 Fujitsu Ltd 情報処理装置および位相制御方法
JP5190586B2 (ja) 2007-04-11 2013-04-24 ティーティーテック コンピュータテクニック アクティエンゲセルシャフト Ｔｔイーサネットメッセージの効率的かつ安全な伝送のためのコミュニケーション方法及び装置
US8463945B2 (en) * 2008-06-02 2013-06-11 Tttech Computertechnik Aktiengesellschaft Method for synchronizing local clocks in a distributed computer network
AT509700B1 (de) 2010-04-07 2019-05-15 Tttech Computertechnik Ag Verfahren und apparat zur fehlertoleranten zeitgesteuerten echtzeitkommunikation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6195758B1 (en) * 1995-09-29 2001-02-27 Telefonaktiebolaget Lm Ericsson Operation and maintenance of clock distribution networks having redundancy
US20030065974A1 (en) * 2001-09-29 2003-04-03 Lam An H. Fault-tolerant switch architecture
US20040153897A1 (en) * 2003-01-07 2004-08-05 Nec Corporation Synchronous clock supply system and synchronous clock supply method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109639560A (zh) * 2017-10-09 2019-04-16 Tttech 电脑技术股份公司 改善实时计算机网络的可用性的方法
CN109639560B (zh) * 2017-10-09 2022-03-18 Tttech 电脑技术股份公司 改善实时计算机网络的可用性的方法
CN113541861A (zh) * 2020-04-21 2021-10-22 Tttech 电脑科技公司 容错的分布单元和用于提供容错的全局时间的方法
CN113541861B (zh) * 2020-04-21 2023-11-14 Tttech 电脑科技公司 容错的分布单元和用于提供容错的全局时间的方法

Also Published As

Publication number Publication date
EP2556633B1 (de) 2014-01-08
US9063837B2 (en) 2015-06-23
EP2556633A1 (de) 2013-02-13
WO2011123877A1 (de) 2011-10-13
JP2013531402A (ja) 2013-08-01
AT509700B1 (de) 2019-05-15
CN103039046B (zh) 2015-07-22
JP5593530B2 (ja) 2014-09-24
AT509700A1 (de) 2011-10-15
US20130086432A1 (en) 2013-04-04

Similar Documents

Publication Publication Date Title
CN103039046A (zh) 时间触发的容错实时通信系统和装置
JP5190586B2 (ja) Ｔｔイーサネットメッセージの効率的かつ安全な伝送のためのコミュニケーション方法及び装置
JP6167170B2 (ja) 同期の信頼性のあるスイッチングのための方法及びスイッチングユニット
US9654555B2 (en) Method for synchronizing local clocks in a distributed computer system
CN100488095C (zh) 用于在第一和第二计算机上同步计时时钟的系统和方法
US8064347B2 (en) System and method for redundant switched communications
CN108173691B (zh) 一种跨设备聚合的方法及装置
JP2005536084A (ja) 時間トリガーおよびイベント・トリガー・イーサーネット・メッセージの伝送のための通信方法およびシステム
CN101164264A (zh) 用于对两个总线系统进行同步的方法和设备以及由两个总线系统组成的装置
CN103929263A (zh) 网络通信方法、延迟确定方法、本地时间同步方法
CN103109529A (zh) 在数字会议系统中使用的设备
CN103828309A (zh) 用于路由同步消息的方法
CN104410527A (zh) 一种拓扑检测方法、交换机及热堆叠系统
JP2017098588A (ja) 通信システム、無線通信装置及び無線通信方法
CN105812492B (zh) 一种数据同步方法及系统
KR20040078113A (ko) 고장에 대처할 수 있는 시간동기 기술
CN115297054B (zh) 一种信息传输方法、装置、终端及存储介质
CN111585895A (zh) 无需时间同步的时间触发的数据传输方法
US20220224430A1 (en) Relay device and communication system
Ayavoo et al. Two novel shared-clock scheduling algorithms for use with CAN-based distributed systems
US10880043B2 (en) Method and computer system for establishing an interactive consistency property
KR101544592B1 (ko) 능동적 큐 할당 방식의 고가용성 분산임베디드 네트워크 송수신 방법 및 장치
Knezic et al. Towards extending the OMNeT++ INET framework for simulating fault injection in Ethernet-based Flexible Time-Triggered systems
WO2022101988A1 (ja) 通信装置、通信方法及び通信プログラム
CN104734838A (zh) 一种同步数据的方法、系统及交换矩阵

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20181114

Address after: Austria Vienna

Patentee after: TTTECH Computertechnik AG

Address before: Austria Vienna

Patentee before: FTS COMPUTERTECHNIK Gmbh

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190704

Address after: Austria Vienna

Patentee after: TTTECH Automobile Co., Ltd.

Address before: Austria Vienna

Patentee before: TTTECH Computertechnik AG

TR01 Transfer of patent right