JP2013525827A - 交互方向でフレームバッファ格納および検索を行うシステムおよび方法 - Google Patents

交互方向でフレームバッファ格納および検索を行うシステムおよび方法 Download PDF

Info

Publication number
JP2013525827A
JP2013525827A JP2013500075A JP2013500075A JP2013525827A JP 2013525827 A JP2013525827 A JP 2013525827A JP 2013500075 A JP2013500075 A JP 2013500075A JP 2013500075 A JP2013500075 A JP 2013500075A JP 2013525827 A JP2013525827 A JP 2013525827A
Authority
JP
Japan
Prior art keywords
image data
format
frame buffer
frame
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013500075A
Other languages
English (en)
Inventor
マーク・エム・トドロヴィッチ
Original Assignee
クォルコム・メムズ・テクノロジーズ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クォルコム・メムズ・テクノロジーズ・インコーポレーテッド filed Critical クォルコム・メムズ・テクノロジーズ・インコーポレーテッド
Publication of JP2013525827A publication Critical patent/JP2013525827A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/70—Information retrieval; Database structures therefor; File system structures therefor of video data
    • G06F16/71—Indexing; Data structures therefor; Storage structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/3466—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on interferometric effect
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0062—Bandwidth consumption reduction during transfers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0492—Change of orientation of the displayed image, e.g. upside-down, mirrored
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2350/00—Solving problems of bandwidth in display systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Multimedia (AREA)
  • Data Mining & Analysis (AREA)
  • Databases & Information Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Liquid Crystal (AREA)

Abstract

本発明は、連続するフレームの画像データをフレームバッファに格納する方法および装置を提供する。特に、ホストシステムが、フレームバッファへおよびフレームバッファからの同時書込み読出し動作の有利な態様を維持しながら、表示装置が書き込まれる必要があるフォーマットとは異なるフォーマットで画像データを供給する場合に、本方法および装置は、表示装置サイズのフレームバッファを利用することを可能にする。この方法を使用して、バッファ制御装置は、ホストシステムから第1のフォーマットで(例えば、行単位)画像データを受け取り、それをフレームバッファに第1のフォーマットで書き込む。バッファが第1のフレームで完全に満たされたとき、第1のフレームは、バッファ制御装置によって第2のフォーマットで(例えば、列単位)読み出され、さらに表示ドライバに供給され、表示ドライバがそのデータを表示装置に書き込む。第1のフレームが第2のフォーマットで読み出されるときに、バッファ制御装置は、ホストシステムから第1のフォーマットで第2のフレームの画像データを受け取るが、それをフレームバッファに書き込む前に、その画像データが第2のフォーマットでフレームバッファに書き込まれるようにそのデータを回転する。この回転によって、ホストシステムと表示装置の画像データフォーマット要件が異なるにもかかわらず、同時にバッファ制御装置がフレームバッファに書き込み表示ドライバがフレームバッファから読み出すことができるようになる。第2のフレームが第2のフォーマットでバッファに完全に書き込まれたとき、次にバッファ制御装置は、バッファを第1のフォーマットで読み出し、それを表示装置に書き込む。この時点で、プロセスは繰り返す。したがって、同時読出し書込みの利点は保たれる。

Description

本発明は、表示装置を駆動する方法およびデバイスに関連している。
微小電気機械システム(MEMS)は、微小機械要素、アクチュエータ、および電子装置を含む。微小機械要素は、堆積、エッチング、およびまたは、基板および/または堆積された材料層の部分をエッチング除去しまたは電気デバイスおよび電気機械デバイスを形成するように層を追加する他の微細加工プロセス、を使用して作られることがある。MEMSデバイスの1つの型は、干渉変調器と呼ばれる。本明細書で使用されるときに、干渉変調器または干渉光変調器という用語は、光学干渉の原理を使用して光を選択的に吸収および/または反射するデバイスを意味する。ある実施形態では、干渉変調器は、一対の導電板を備えることがあり、その導電板の一方または両方は、全体または一部が透明および/または反射性で、適切な電気信号を印加すると相対的に動くことができることがある。特定の実施形態では、一方の板は、基板上に堆積された静止層を備えることがあり、他方の板は、空隙によって静止層から隔てられた金属膜を備えることがある。本明細書でより詳細に説明されるように、他方の板に対する一方の板の位置が、干渉変調器に入射する光の光学干渉を変えることができる。そのようなデバイスには広い範囲の用途があり、既存の製品を改善しまた未だ開発されていない新しい製品を作り出す際に、この型のデバイスの特徴を活用することができるように、その特性を利用および/または修正することは、当技術分野で有益であろう。
簡単に言えば、一般的には、本発明は、第2のフォーマットで画像データが書き込まれなければならない表示装置にホストシステムがその画像データを第1のフォーマットで供給する場合に、表示装置サイズのフレームバッファへの同時読出し書込み動作を実現する方法および装置を提供する。
一実施形態は、表示のために画像データを処理する方法であり、本方法は、フレームバッファの行を表示装置に列として表示することとフレームバッファの列を表示装置に列として表示することとを交互に連続して行いながら、入ってくる画像フレームごとに、入ってくる画像フレームの行をフレームバッファに行として格納することと入ってくる画像フレームの行をフレームバッファに列として格納することとを交互に連続して行うステップを含む。
他の実施形態は、表示のために画像データを処理する方法であり、本方法は、(a)第1の画像フレームをフレームバッファに格納するステップと、(b)列として表示するためにフレームバッファの第1の列を読み出すステップと、(c)第2の画像フレームの第1の行を回転し、回転されたデータをフレームバッファの第1の列に格納するステップと、(d)列として表示するためにフレームバッファの第2の列を読み出すステップと、(e)第2の画像フレームの第2の行を回転し、回転されたデータをフレームバッファの第2の列に格納するステップと、(f)第1の画像フレームがフレームバッファから読み出され、かつ第2の画像フレームがフレームバッファに格納されるまで、ステップ(b)から(e)までを繰り返すステップと、(g)フレームバッファの第1の行を読み出し、列として表示するためにそれを回転するステップと、(h)第3の画像フレームの第1の行をフレームバッファの第1の行に格納するステップと、(i)フレームバッファの第2の行を読み出し、列として表示するためにそれを回転するステップと、(j)第3の画像フレームの第2の行をフレームバッファの第2の行に格納するステップと、(k)第2の画像フレームがフレームバッファから読み出され、かつ第3の画像フレームがフレームバッファに格納されるまで、ステップ(g)から(j)までを繰り返すステップと、(l)ステップ(b)から(k)までを連続して繰り返すステップと、を含む。
さらに他の実施形態は、表示装置のために画像データを処理する方法であり、本方法は、ホストシステムから第1のフォーマットで画像データを得るステップと、画像データをフレームバッファに第1のフォーマットと第2のフォーマットで交互に連続して格納するステップと、画像データをフレームバッファから第1のフォーマットと第2のフォーマットで交互に連続して読み出すステップと、画像データを第2のフォーマットで表示するステップと、を含む。
さらなる実施形態は、表示システムであり、本表示システムは、表示装置とフレームバッファを備え、さらに、ホストシステムから第1のフォーマットで画像データを得、画像データをフレームバッファに第1のフォーマットと第2のフォーマットで交互に連続して格納し、画像データをフレームバッファから第1のフォーマットと第2のフォーマットで交互に連続して読み出し、さらに画像データを表示のために第2のフォーマットで供給するように構成された論理回路と、を備える。
追加の実施形態は、表示システムであり、本表示システムは、画像データを格納するための手段と、ホストシステムから第1のフォーマットで画像データを得るための手段と、画像データを格納手段に第1のフォーマットと第2のフォーマットで交互に連続して格納するための手段と、画像データをフレームバッファから第1のフォーマットと第2のフォーマットで交互に連続して読み出すための手段と、画像データを第2のフォーマットで表示するための手段と、を備える。
干渉変調器表示装置の一実施形態の一部を示す等角図であり、第1の干渉変調器の可動反射層が弛緩位置にあり、第2の干渉変調器の可動反射層が作動位置にある。 3×3干渉変調器表示装置を組み込んだ電子デバイスの一実施形態を示すシステムブロック図である。 図1の干渉変調器の例示の一実施形態に関して可動ミラー位置対印加電圧を示す図である。 干渉変調器表示装置を駆動するために使用されることがある一組の行信号と列電圧を示す図である。 図2の3×3干渉変調器表示装置に表示データのフレームを書き込むために使用されることがある行信号と列信号の1つの例示のタイミングを示す図である。 図2の3×3干渉変調器表示装置に表示データのフレームを書き込むために使用されることがある行信号と列信号の1つの例示のタイミングを示す図である。 複数の干渉変調器を備える視覚的表示デバイスの実施形態を示すシステムブロック図である。 複数の干渉変調器を備える視覚的表示デバイスの実施形態を示すシステムブロック図である。 図1のデバイスの断面を示す図である。 干渉変調器の代替え実施形態の断面を示す図である。 干渉変調器の他の代替え実施形態の断面を示す図である。 干渉変調器のさらに他の代替え実施形態の断面を示す図である。 干渉変調器の追加の代替え実施形態の断面を示す図である。 3つの共通線および3つのデータ線を備える表示領域を示す平面図と断面図である。 データ表示システムを示す機能図であり、バッファ制御装置を示している。 フレームバッファへの同時読出し書込みプロセスを示す説明図である。 フレームバッファへの連続読出し書込みプロセスを示す説明図である。 本明細書で説明される方法の一実施形態を示す流れ図である。 表示装置が要求するフォーマットと異なったフォーマットでホストデータがフレームバッファに供給される場合に、表示装置サイズのフレームバッファを利用する方法の一実施形態を示す流れ図である。
次の詳細な説明は、ある特定の実施形態を対象としている。しかし、本明細書の教示は、数多くの異なるやり方で応用することができる。この説明では、図面が参照されるが、図面では、同様な部分は全体を通して同様な数字で示されている。実施形態は、動いていようと(例えば、ビデオ)静止していようと(例えば、静止画像)またテキストであろうとピクチャであろうと、画像を表示するように構成されたどんなデバイスでも実現される可能性がある。より詳細には、実施形態は、様々な電子デバイスで実現され、または様々な電子デバイスに関連付けられる可能性があると考えられ、これらの電子デバイスには、限定されないが、例えば、携帯電話、無線デバイス、携帯情報端末(PDA)、ハンドヘルドまたはポータブルコンピュータ、GPS受信機/ナビゲータ、カメラ、MP3プレーヤ、ビデオカメラ、ゲーム機、腕時計、置時計、計算器、テレビ用モニタ、フラットパネル表示装置、コンピュータ用モニタ、自動表示装置(例えば、走行距離計表示装置、その他)、コックピット制御および/または表示装置、カメラ視野の表示(例えば、車両の後方視野カメラの表示)、電子写真、電子広告板または標識、投影機、建築物、包装、および美的構造(例えば、一個の宝石への画像の表示)がある。本明細書で説明されるものと同様な構造のMEMSデバイスは、また、電子スイッチングデバイスのような非表示用途でも使用することができる。
一実施形態は、ホストシステムが1つのフォーマットで画像データをバッファに供給し、表示装置がそのバッファからまたはバッファへの同時書込み読出し動作の便益を保ちながらバッファから異なるフォーマットでデータを受け取るように、フレームバッファに格納された連続するフレームの画像データを回転する方法である。この方法を使用して、バッファ制御装置は、ホストシステムから第1のフォーマット(例えば、行単位)で画像データを受け取ることから始め、その画像データを第1のフォーマットでフレームバッファに書き込む。バッファが第1のフレームで完全に満たされたとき、その第1のフレームは、バッファ制御装置によって第2のフォーマット(例えば、列単位)で読み出され、さらに表示ドライバに供給され、表示ドライバがそのデータを表示装置に書き込む。第1のフレームが第2のフォーマットで読み出されるときに、バッファ制御装置は、第2のフレームの画像データをホストシステムから第1のフォーマットで受け取るが、その画像データをフレームバッファに書き込む前に、その画像データが第2のフォーマットでフレームバッファに書き込まれるようにその画像データを回転させる。この回転によって、ホストシステムと表示装置の画像データフォーマット要件が異なるにもかかわらず、同時にバッファ制御装置がフレームバッファに書き込み表示ドライバがフレームバッファから読み出すことができるようになる。第2のフレームが第2のフォーマットでバッファに完全に書き込まれたとき、バッファ制御装置は、次に、第1のフォーマットでバッファを読み出し、それを表示装置に書き込む。この時点で、プロセスは繰り返す。したがって、同時読出し書込みの便益は保たれる。
干渉MEMS表示要素を含む干渉変調器表示装置の一実施形態が図1に示されている。これらのデバイスでは、ピクセルは、明状態か暗状態かのどちらかである。明(「弛緩」または「開」)状態では、表示要素は、入射可視光の大部分をユーザの方へ反射する。暗(「作動」または「閉」)状態であるとき、表示要素は、入射可視光をユーザの方へほとんど反射しない。実施形態に依存して、「オン」および「オフ」状態の光反射率特性が逆にされることがある。MEMSピクセルは、選ばれた色で主に反射するように構成されて、黒および白のほかにカラー表示を可能にすることができる。
図1は、視覚的表示装置の一連のピクセルの中の2つの隣接するピクセルを示す等角図であり、各ピクセルはMEMS干渉変調器を備えている。いくつかの実施形態では、干渉変調器表示装置は、これらの干渉変調器の行/列アレイを備えている。各干渉変調器は、少なくとも1つの可変寸法の共振光学ギャップを形成するように、互いに可変で制御可能な距離を置いて位置付けされた一対の反射層を含んでいる。一実施形態では、1つの反射層が2つの位置の間を動くことがある。本明細書で弛緩位置と呼ばれる第1の位置では、可動反射層は、固定された部分反射層から比較的大きな距離のところに位置付けされている。本明細書で作動位置と呼ばれる第2の位置では、可動反射層は、部分反射層にいっそう近接して位置付けされている。2つの層から反射する入射光は、可動反射層の位置に依存して建設的または相殺的に干渉して、ピクセルごとに全体的反射状態か非反射状態かのどちらかを生成する。
図1のピクセルアレイの図示された部分は、2つの隣接する干渉変調器12aおよび12bを含む。左の干渉変調器12aでは、可動反射層14aは、光学スタック16aから所定の距離のところに弛緩位置で示されており、光学スタック16aは部分反射層を含んでいる。右の干渉変調器12bでは、可動反射層14bは、光学スタック16bに隣接して作動位置で示されている。
光学スタック16aおよび16b(一括して光学スタック16と呼ばれる)は、本明細書で言及されるように、一般に、いくつかの融合層を含み、その融合層は、酸化インジウム錫(ITO)などの電極層、クロムなどの部分反射層、および透明誘電体を含むことができる。このように、光学スタック16は、導電性で、部分的に透明でかつ部分的に反射性であり、例えば、透明基板20の上に1つまたは複数の上述の層を堆積させることによって製作されることがある。部分反射層は、様々な金属、半導体、および誘電体のような部分的に反射性である様々な材料から形成することができる。部分反射層は、1つまたは複数の材料層から形成することができ、各層は、単一材料または材料の組合せから形成することができる。
いくつかの実施形態では、光学スタック16の層は、複数の平行なストリップにパターニングされ、以下でさらに説明されるように表示デバイス中の行電極を形成することがある。可動反射層14a、14bは、ポスト18およびポスト18間に堆積された介在犠牲材料の上に堆積された1つまたは複数の堆積金属層から一連の平行なストリップ(16a、16bの行電極に直交する)として形成されて、列を形成する。犠牲材料がエッチング除去されたとき、可動反射層14a、14bは、画定されたギャップ19によって光学スタック16a、16bから隔てられている。アルミニウムのような高導電性反射材料が反射層14に使用されることがあり、これらのストリップは、表示デバイス中の列電極を形成することがある。留意されたいことであるが、図1は、一定の縮尺でない可能性がある。いくつかの実施形態では、ポスト18間の間隔は、10〜100μmのオーダであることがあり、一方で、ギャップ19は、<1000オングストロームのオーダであることがある。
印加電圧の無い場合、図1のピクセル12aで示されるように、ギャップ19は、可動反射層14aと光学スタック16aの間のままであり、可動反射層14aは機械的に弛緩した状態にある。しかし、選ばれた行と列に電位(電圧)差が加えられたとき、対応するピクセルの行電極と列電極の交点に形成されたコンデンサは充電されるようになり、静電力が電極を互いに引っ張る。電圧が十分に高い場合には、可動反射層14は変形し、光学スタック16に押し付けられる。図1の右の作動ピクセル12bによって示されるように、光学スタック16内の誘電体層(この図に示されない)が、層14と16の間の短絡を妨げ、さらにその間の分離距離を制御することがある。この挙動は、印加電位差の極性にかかわらず同じである。
図2から5までは、干渉変調器のアレイを表示用途で使用する1つの例示のプロセスおよびシステムを示す。
図2は、干渉変調器を組み込むことがある電子デバイスの一実施形態を示すシステムブロック図である。電子デバイスは、ARM(登録商標)、Pentium(登録商標)、8051、MIPS(登録商標)、Power PC(登録商標)、またはALPHA(登録商標)のような任意の汎用の単一チップまたは多チップマイクロプロセッサであることがあるプロセッサ21、またはディジタル信号プロセッサ、マイクロコントローラ、またプログラマブルゲートアレイのような任意の特殊用途マイクロプロセッサを含む。当技術分野で慣例であるように、プロセッサ21は、1つまたは複数のソフトウェアモジュールを実行するように構成されることがある。オペレーティングシステムを実行するほかに、プロセッサは、ウェブブラウザ、電話アプリケーション、電子メールプログラム、または任意の他のソフトウェアアプリケーションを含めて1つまたは複数のソフトウェアアプリケーションを実行するように構成されることがある。
一実施形態では、プロセッサ21は、また、アレイドライバ22と通信するように構成される。一実施形態では、アレイドライバ22は、表示アレイまたはパネル30に信号を供給する行ドライバ回路24および列ドライバ回路26を含む。図1に示されたアレイの断面は、図2に線1-1で示されている。留意されたいことであるが、図2は、簡潔にするために干渉変調器の3×3のアレイを示しているが、表示アレイ30は、非常に多くの干渉変調器を含むことがあり、列に比べて異なる数の干渉変調器を行に持つことがある(例えば、1行当たり300ピクセル×1列当たり190ピクセル)。
図3は、図1の干渉変調器の1つの例示の実施形態に関する可動ミラー位置対印加電圧の図である。MEMS干渉変調器では、行/列作動プロトコルは、図3に示されるように、これらのデバイスのヒシテリシス特性をうまく利用することがある。干渉変調器は、例えば、可動層を弛緩状態から作動状態に変形させるために10Vの電位差を必要とすることがある。しかし、電圧がこの値から減少するとき、電圧が10ボルトより下に再び下がったときに可動層はその状態を維持している。図3の例示の実施形態では、可動層は、電圧が2ボルトより下に下がるまで可動層は完全には弛緩しない。したがって、図3に示された例では、デバイスが弛緩状態か作動状態かのどちらかで安定している印加電圧の窓が存在する約3から7Vの電圧範囲がある。この印加電圧の窓は、本明細書で「ヒシテリシス窓」または「安定窓」と呼ばれる。図3のヒシテリシス特性を持つ表示アレイでは、行ストロービング中に、ストローブされる行の作動されるべきピクセルが約10ボルトの電圧差にさらされ、また弛緩されるべきピクセルがほぼゼロボルトの電圧差にさらされるように行/列作動プロトコルを設計することができる。ストローブ後に、ピクセルは、行ストローブによってどんな状態に置かれてもその状態のままであるように約5ボルトの安定状態すなわちバイアス電圧差にさらされる。書き込まれた後に、各ピクセルでは、この例では3〜7ボルトの「安定窓」の範囲内の電位差が見られる。この特徴によって、図1に示されたピクセル設計は、同じ印加電圧条件の下で、前から存在する作動状態か弛緩状態かのどちらかで安定になる。干渉変調器の各ピクセルは、作動状態であろうと弛緩状態であろうと、基本的には固定層と移動反射層によって形成されたコンデンサであるので、この安定状態は、ほとんど電力損失無しにヒシテリシス窓の範囲内の電圧で保つことができる。印加電圧が固定されている場合には、基本的に、電流はピクセルに流れ込まない。
以下でさらに説明されるように、一般的な用途では、画像のフレームは、第1の行の所望の一組の作動ピクセルに従って列電極の組全体に一組のデータ信号(各々が或る電圧レベルを持っている)を送ることによって生成されることがある。次に、行パルスが第1の行電極に加えられて、その一組のデータ信号に対応するピクセルを作動させる。次に、その一組のデータ信号は、第2の行の所望の一組の作動ピクセルに対応するように変えられる。次に、パルスが第2の行電極に加えられて、データ信号に従って第2の行の適切なピクセルを作動させる。第1の行のピクセルは、第2の行パルスの影響を受けず、第1の行パルス中にそのピクセルが設定された状態に留まっている。これが、逐次的なやり方で一連の行全てについて繰り返されてフレームを生成することがある。一般に、毎秒或る所望の数のフレームでこのプロセスを連続的に繰り返すことによって、フレームはリフレッシュされ、および/または新しい画像データで更新される。ピクセルアレイの行および列電極を駆動して画像フレームを生成するために、いろいろなプロトコルが使用されることがある。
図4および5は、図2の3×3のアレイに1つの表示フレームを生成するための1つの可能な作動プロトコルを示す。図4は、図3のヒシテリシス曲線を示すピクセルに使用することができる可能な一組の列および行電圧レベルを示す。図4の実施形態では、ピクセルの作動は、適切な列を-Vバイアスに設定し適切な行を+ΔVに設定することを含み、これらは-5ボルトおよび+5ボルトにそれぞれ対応することがある。ピクセルの弛緩は、適切な列を+Vバイアスに設定し適切な行を同じ+ΔVに設定してそのピクセルの両端間にゼロボルトの電位差を生じさせることによって達成される。行電圧がゼロボルトに保たれているそのような行では、ピクセルは、列が+Vバイアスであるか-Vバイアスであるかにかかわらず、そのピクセルが最初にあったどんな状態でも安定である。また図4に示されるように、上で説明されたものと反対極性の電圧が使用可能であり、例えば、ピクセルの作動は、適切な列を+Vバイアスに設定し適切な行を-ΔVに設定することを含むことができる。この実施形態では、ピクセルの解放は、適切な列を-Vバイアスに設定し適切な行を同じ-ΔVに設定してそのピクセルの両端間にゼロボルトの電位差を生じさせることによって達成される。
図5Bは、図2の3×3のアレイに加えられる一連の行および列信号を示すタイミング図であり、これらの信号が図5Aに示された表示配列を生じさせる。ここで、作動ピクセルが非反射性である。図5Aに示されたフレームを書き込む前に、ピクセルはどんな状態にあってもよいが、この例では、全ての行が最初0ボルトであり、全ての列が+5ボルトである。これらの印加電圧で、全てのピクセルは、現在の作動状態または弛緩状態で安定である。
図5Aのフレームで、ピクセル(1,1)、(1,2)(2,2)(3,2)および(3,3)は、作動されている。これを達成するために、行1の「ライン時間」中に、列1および2は-5ボルトに設定され、列3は+5ボルトに設定される。これによって、どのピクセルの状態も変わらない。というのは、全てのピクセルが3〜7ボルトの安定窓の中にあるからである。次に、行1は、0から5ボルトに上昇しゼロに戻るパルスでストローブされる。これによって、(1,1)および(1,2)ピクセルが作動され、(1,3)ピクセルが弛緩される。アレイ中の他のピクセルは影響を受けない。望み通りに行2を設定するために、列2は-5ボルトに設定され、列1および3は+5ボルトに設定される。行2の加えられた同じストローブが、次に、ピクセル(2,2)を作動させ、ピクセル(2,1)および(2,3)を弛緩させる。再び、アレイの他のピクセルは影響を受けない。列2および3を-5ボルトに設定し列1を+5ボルトに設定することによって、行3が同様に設定される。行3のストローブは、行3のピクセルを図5Aに示されるように設定する。フレームを書き込んだ後で、行電位はゼロであり、列電位は、+5か-5ボルトかのどちらかであってもよく、そのとき表示は、図5Aの配列で安定している。数十または数百の行と列のアレイに、同じ手順を使用することができる。行および列作動を行うために使用される電圧のタイミング、シーケンス、およびレベルは、上で概説された一般的な原理の範囲内で広く変えることができ、上の例は単に例示に過ぎず、どのような作動電圧法でも、本明細書で説明されるシステムおよび方法で使用することができる。
図6Aおよび6Bは、表示デバイス40の実施形態を示すシステムブロック図である。表示デバイス40は、例えば、セルラー式電話すなわち携帯電話である。しかし、表示デバイス40の同じ部品またはそれの僅かな変形物は、また、テレビジョンおよび携帯型メディアプレーヤのような様々な型の表示デバイスの例示である。
表示デバイス40は、ハウジング41、表示装置30、アンテナ43、スピーカ45、入力デバイス48、およびマイクロフォン46を含む。ハウジング41は、一般に、射出成型および真空成形を含めて様々な製造プロセスのどれかで形成される。その上、ハウジング41は、プラスチック、金属、ガラス、ゴム、およびセラミックまたはこれらの組合せを含むがこれらに限定されない様々な材料のどれかで作られることがある。一実施形態では、ハウジング41は、異なる色の他の取外し可能部分または異なるロゴ、絵またはシンボルを含む他の取外し可能部分と取り替えることができる取外し可能部分(図示されない)を含む。
例示の表示デバイス40の表示装置30は、本明細書で説明されるような双安定表示装置を含めて様々な表示装置のどれであってもよい。他の実施形態では、表示装置30は、上で説明されたようなプラズマ、EL、OLED、STN LCD、またはTFT LCDなどのフラットパネル表示装置、またはCRTまたは他の真空管デバイスなどの非フラットパネル表示装置を含む。しかし、本実施形態を説明する目的のために、表示装置30は、本明細書で説明されるような干渉変調器表示装置を含む。
例示の表示デバイス40の一実施形態の部品は、図6Bに模式的に示されている。図示された例示の表示デバイス40は、ハウジング41を含み、さらに少なくとも部分的にハウジング41の中に入れられた追加の部品を含むことができる。例えば、一実施形態では、例示の表示デバイス40は、トランシーバ47に結合されるアンテナ43を含むネットワークインタフェース27を含む。トランシーバ47はプロセッサ21に接続され、プロセッサ21は条件付けハードウェア52に接続されている。条件付けハードウェア52は、信号を条件付けする(例えば、信号をフィルタ処理する)ように構成されることがある。条件付けハードウェア52は、スピーカ45およびマイクロフォン46に接続されている。プロセッサ21は、また、入力デバイス48およびドライバ制御装置29に接続されている。ドライバ制御装置29は、フレームバッファ28およびアレイドライバ22に結合され、アレイドライバ22は、次に表示アレイ30に結合されている。電源50は、特定の例示の表示デバイス40の設計によって要求されるように、全ての部品に電力を供給する。
ネットワークインタフェース27は、例示の表示デバイス40がネットワークを介して1つまたは複数のデバイスと通信することができるように、アンテナ43およびトランシーバ47を含む。一実施形態では、ネットワークインタフェース27は、また、プロセッサ21の要求されることを軽減するいくつかの処理能力を持つことがある。アンテナ43は、信号の送受信を行う任意のアンテナである。一実施形態では、アンテナは、IEEE802.11(a)、(b)、または(g)を含めてIEEE802.11標準に従ってRF信号を送受信する。他の実施形態では、アンテナは、BLUETOOTH標準に従ってRF信号を送受信する。セルラー式電話の場合には、アンテナは、CDMA、GSM（登録商標）、AMPS、W-CDMA、または無線携帯電話ネットワーク内で通信するために使用される他の知られた信号を受信するように設計される。トランシーバ47は、アンテナ43から受信された信号がプロセッサ21によって受け取られさらに操作されるように、それらの信号を前処理する。トランシーバ47は、また、プロセッサ21から受け取られた信号を、例示の表示デバイス40からアンテナ43を介して送信できるように処理する。
代替え実施形態では、トランシーバ47を受信機に置き換えることができる。さらに他の代替え実施形態では、ネットワークインタフェース27を画像ソースに置き換えることができ、画像ソースは、プロセッサ21に送られるべき画像データを格納または生成することができる。例えば、画像ソースは、画像データを含むディジタルビデオディスク(DVD)またはハードディスクドライブ、または画像データを生成するソフトウェアモジュールであってもよい。
プロセッサ21は、一般に、例示の表示デバイス40の全体的な動作を制御する。プロセッサ21は、ネットワークインタフェース27または画像ソースから圧縮画像データなどのデータを受け取り、そのデータを処理して生画像データするか、または生画像データに容易に処理されるフォーマットにする。次に、プロセッサ21は、処理されたデータをドライバ制御装置29または記憶用のフレームバッファ28に送る。生データは、一般に、画像の中の各位置の画像特性を識別する情報を意味する。例えば、そのような画像特性は、色、飽和、およびグレースケールレベルを含むことができる。
一実施形態では、プロセッサ21は、例示の表示デバイス40の動作を制御するマイクロコントローラ、CPU、または論理演算装置を含む。条件付けハードウェア52は、一般に、スピーカ45に信号を送りまたマイクロフォン46から信号を受け取るために増幅器およびフィルタを含む。条件付けハードウェア52は、例示の表示デバイス40の中の個別部品であることがあり、またはプロセッサ21または他の部品の中に組み込まれることがある。
ドライバ制御装置29は、プロセッサ21によって生成された生画像データをプロセッサ21から直接かフレームバッファ28から受け取り、アレイドライバ22への高速伝送のために生画像データを適切に再フォーマットする。特に、ドライバ制御装置29は、生画像データを、表示アレイ30を走査するのに適した時間順序を持つような、ラスタ状フォーマットを有するデータ流に再フォーマットする。次に、ドライバ制御装置29は、フォーマット済み情報をアレイドライバ22に送る。LCD制御装置などのドライバ制御装置29は、独立型集積回路(IC)としてシステムプロセッサ21と関連付けされることが多いが、そのような制御装置は、多くの方法で実現されることがある。そのような制御装置は、ハードウェアとしてプロセッサ21に埋め込まれることがあり、ソフトウェアとしてプロセッサ21に埋め込まれることがあり、またはアレイドライバ22とハードウェアで完全に一体化されることがある。
一般に、アレイドライバ22は、ドライバ制御装置29からフォーマット済み情報を受け取り、さらにビデオデータを並列の一組の波形に再フォーマットし、この並列の一組の波形は、表示装置のピクセルのx-yマトリックスから入ってくる数百、時には数千のリード線に毎秒何度も加えられる。
一実施形態では、ドライバ制御装置29、アレイドライバ22、および表示アレイ30は、本明細書で説明されるどの型の表示装置にも適切である。例えば、一実施形態では、ドライバ制御装置29は、従来の表示制御装置または双安定表示制御装置(例えば、干渉変調器制御装置)である。他の実施形態では、アレイドライバ22は、従来のドライバまたは双安定表示ドライバ(例えば、干渉変調器表示装置)である。一実施形態では、ドライバ制御装置29は、アレイドライバ22と一体化される。そのような実施形態は、セルラー式電話、時計、および他の小面積表示装置のような高集積化システムで一般的である。さらに他の実施形態では、表示アレイ30は、一般的な表示アレイまたは双安定表示アレイ(例えば、干渉変調器のアレイを含む表示装置)である。
入力デバイス48によって、ユーザが例示の表示デバイス40の動作を制御することができるようになる。一実施形態では、入力デバイス48は、QWERTYキーパッドまたは電話キーパッド、ボタン、スイッチ、タッチ感応画面、圧力または熱感応膜などのキーパッドを含む。一実施形態では、マイクロフォン46は、例示の表示デバイス40の入力デバイスである。データをデバイスに入力するためにマイクロフォン46が使用されるとき、例示の表示デバイス40の動作を制御するために、ユーザによって音声指令が与えられることがある。
電源50は、当技術分野でよく知られているような様々なエネルギー貯蔵デバイスを含むことができる。例えば、一実施形態では、電源50は、ニッケル-カドミウム電池またはリチウムイオン電池などの再充電可能電池である。他の実施形態では、電源50は、再生可能エネルギー源、コンデンサ、またはプラスチック太陽電池および太陽電池塗料を含めて太陽電池である。他の実施形態では、電源50は、壁コンセントから電力を受け取るように構成される。
いくつかの実装形態では、制御のプログラム化可能性は、上で説明されたように、電子表示システム中のいくつかの場所に配置することができるドライバ制御装置の中にある。いくつかの場合には、制御のプログラム可能性は、アレイドライバ22の中にある。上述の最適化は、任意の数のハードウェアおよび/またはソフトウェア部品および様々な構成で実現されることがある。
上で示された原理に従って動作する干渉変調器の構造の細部は、広い範囲で変化することがある。例えば、図7A〜7Eは、可動反射層14およびそれの支持構造の5つの異なる実施形態を示す。図7Aは、図1の実施形態の断面であり、金属材料のストリップ14が、直角に伸びる支持物18の上に堆積されている。図7Bでは、各干渉変調器の可動反射層14は、形が正方形または長方形で、角だけがつなぎ綱32で支持物に取り付けられている。図7Cでは、可動反射層14は、形が正方形または長方形で、変形可能層34から吊るされており、変形可能層34は可撓性金属を含むことがある。変形可能層34は、変形可能層34の周囲で基板20に直接または間接的につながっている。これらの接続は、本明細書で支持ポストと呼ばれる。図7Dに示された実施形態は、支持ポストプラグ42を持ち、このプラグ42の上に変形可能層34が載っている。可動反射層14は、図7A〜7Cのように、ギャップの上に吊るされた状態であるが、変形可能層34は、変形可能層34と光学スタック16の間の穴を埋めて支持ポストを形成していない。むしろ、支持ポストは平坦化材料で形成され、平坦化材料は、支持ポストプラグ42を形成するために使用される。図7Eに示された実施形態は、図7Dに示された実施形態に基づいているが、また図7A〜7Cに示された実施形態並びに図示されない追加の実施形態のどれかと共に働くように構成されることがある。図7Eに示された実施形態では、金属または他の導電材料の追加の層が、バス構造44を形成するために使用されている。これによって、干渉変調器の裏面に沿った信号経路設定が可能になり、そうでなければ基板20上に形成されなければならなかったかもしれないいくつかの電極が無くなる。
図7に示されるような実施形態で、干渉変調器は、直視型デバイスとして機能し、直視型デバイスでは、画像は透明基板20の前側から見られ、透明基板のその反対側に干渉変調器が配列されている。この実施形態で、反射層14は、変形層34を含めて、基板20と反対の反射層の側にある干渉変調器の部分を光学的に遮蔽する。これによって、遮蔽された領域は、画像品質に悪影響をおよぼすことなしに構成され動作できるようになる。例えば、そのような遮蔽によって、図7Eのバス構造44が可能になり、これによって、アドレス指定およびアドレス指定に起因する動きなどの変調器の電気機械特性から変調器の光学特性を分離することができるようになる。この分離可能な変調器アーキテクチャによって、変調器の電気機械的態様と光学的態様に使用される構造設計および材料が、互いに無関係に選ばれまた機能するようになる。さらに、図7C〜7Eに示された実施形態には、変形可能層34によって達成される反射層14の機械特性から反射層14の光学特性を切り離すことから生じる追加の利点がある。これによって、反射層14に使用される構造設計および材料を光学特性に関して最適化することができるようになり、変形可能層34に使用される構造設計および材料を所望の機械特性に関して最適化することができるようになる。
図8は、3本の共通線802、804および806と3本のデータ線801、803および805を含む表示領域800を示す。共通線とデータ線が交わるところに、上で説明された干渉変調器のような表示要素、例えば807が形成される。カラー表示を形成するために、異なる色は異なる高さの光学ギャップによって反射されるので、変調器に異なる光学ギャップが設けられる。図示のように、例示の目的だけのために、共通線802に沿って形成された赤色表示要素は第1のギャップ距離810を特徴とし、一方で、共通線804に沿って形成された緑色表示要素は815の第2のギャップ距離を特徴とし、さらに共通線806に沿って形成された青色表示要素は第3のギャップ距離820を特徴とする。そのような表示アレイは、好ましくは、同様な色の共通線が列にあるように組み立てられることが多い。したがって、そのようなアレイの画像データは、好ましくは、列単位のフォーマットで表示装置に書き込まれる。
図9は、バッファ制御装置を利用するデータ表示システムの機能図である。図9に示されるように、例示の表示システムは、表示するための画像データを供給するホスト900を含む。画像データは、例えば行単位のフォーマットおよび列単位のフォーマットを含めて複数のフォーマットでホスト900によって供給することができる。ホストの例には、パーソナルコンピュータ、携帯電話、GPSデバイスおよび画像データを表示するように意図された他の電子デバイスがある。表示システムは、また、バッファ制御装置905を含み、バッファ制御装置905は、ホストシステムから画像データを得て、フレームバッファ910へのホスト画像データの書込みおよびフレームバッファ910からのホスト画像データの読出しを制御する。バッファ制御装置905は、以下でさらに説明されるように、フレームバッファ910に格納するために、または画像データを表示ドライバ915に供給するとき、画像データを異なるフォーマットに変えることができる(行フォーマットから列フォーマットへ、またはその逆のように)。バッファ制御装置は、論理回路か、専用プロセッサか、汎用プロセッサを制御してバッファ制御装置の機能を達成するように構成されたソフトウェアかによって形成することができる。表示システムは、また、画像データを格納するフレームバッファ910を含む。フレームバッファは、ランダムアクセスメモリ(RAM)などのメモリで構成され、そのメモリは、好ましくは、少なくとも1つの完全なフレームのデータを格納することができる。上で説明されたような2値ピクセルでは、フレームバッファ中の情報は、画面の表示要素ごとに1つのビットを含むことがある。一般に、フレームバッファは、ビデオアダプタのメモリチップに格納されるが、いくつかの例では、フレームバッファは、一般的な主メモリに格納される。表示システムは、また、表示ドライバ915を含み、表示ドライバ915は、画像データを受け取り、それを表示装置920に書き込む。表示装置920は、例えば行単位のフォーマットまたは列単位のフォーマットなどの特定のフォーマットで画像データが供給されることを必要とすることがある。図9に示された表示システムはただ単に例示に過ぎず、示された構造は、表示システム中に見られる要素を排除しない。この図は、この明細書全体を通してしば
しば述べられる表示システムの部分だけに焦点を合わせている。図9に示され至る所で説明される実施形態は、本明細書で説明される方法または装置に対する限定と考えられるべきでない。例えば、バッファ制御装置905および表示ドライバ915は、図9に別個であるように表されているが、一組の論理回路の組み合わされた機能、または単一プロセッサでランするように設計された1つのプログラムなどであるかもしれない。当業者は理解することであろうが、この機能的な表現は、本明細書で説明される実施形態の説明を容易にするように意図されている。
図10は、フレームバッファと、読出しおよび書込みポインタを利用する同時読出し書込みプロセスを示す。表示システムでは、「交差」することを防止する読出しおよび書込みポインタを実現して、すなわち読出しポインタが書込みポインタの先を行くようにすることによって、フレームバッファへのおよびフレームバッファからの画像データの流れを制御するのが一般的である。読出しポインタが書込みポインタの先を行く場合には、読出しポインタは、フレームバッファに未だ書き込まれていない画像データを読み出そうとする。ポインタが交差するのを妨げることによって、表示される画像の破損が妨げられる。この図の目的のために、フレームバッファ1000は、4つの画像データ要素1001〜1004を格納するように構成された4つの記憶場所を含む。さらに、フレームバッファ1000は、4つの表示要素(図示されない)を含む表示装置のために画像データをバッファリングするように使用される。したがって、フレームバッファと表示装置は、同じ「サイズ」であると言うことができる。すなわち、フレームバッファ中の各記憶場所が、1つの表示要素のために画像データを保持する。また、図10で、ホストシステム(図示されない)は、行単位のフォーマットで画像データをバッファに供給し、そのバッファ（図示されない）に関連した表示装置は、同じ行単位のフォーマットでデータを書き込まれる。
フレームバッファ1000は、最初に4つの画像データ要素1001〜1004で満たされた状態で示されている。画像データ要素1001〜1004が共同で表示装置の単一画像フレームを含む。矢印1020は、フレームバッファから表示装置へのデータの移動を示す。時間1050に、表示ドライバ(図示されない)は、画像データ要素1001および1002を含む第1の行の画像データ1010をフレームバッファ1000から読み出し、それを表示装置の第1の行に書き込む。この時点に、画像データ要素1001および1002の記憶場所は、そこに新しい画像データが書き込まれることがありうる。その後で、時間1055に、バッファ制御装置(図示されない)は、画像データ要素1005および1006を含む第2のフレームの第1の行1030の画像データを受け取り、それをフレームバッファ1000に書き込む。ここで再び、矢印1015は、ホストシステムからフレームバッファへのデータ移動の方向を示している。行1030をフレームバッファに書き込んだ後で、表示ドライバは、画像データ要素1003および1004を含む第2の行の画像データ1020をフレームバッファ1000から読み出し、それを表示装置の第2の行に書き込む。したがって、フレームバッファ1000への画像データの書込みをフレームバッファ1000からの読出しと重ね合わせることによって、所与のメモリ読出し/書込み帯域についてより高いフレーム率が達成されることがある。
図11は、ホストシステム(図示されない)が画像データをバッファ制御装置(図示されない)に第1のフォーマットで、ここでは行単位で供給するが、表示装置(図示されない)は、画像データが第2のフォーマットで、ここでは列単位で書き込まれることを必要とする状況を示している。図10のように、フレームバッファ1100は、4つの画像データ要素のための記憶場所を含み、4つの表示要素を含む表示装置のために画像データをバッファリングするように使用される。したがって、フレームバッファと表示装置は同じサイズである。時間1150に、ホストシステムは、画像データ要素1101および1102を含む第1のフレームの画像データの第1の行1110をバッファ制御装置に供給し、バッファ制御装置は、それをフレームバッファ1100に書き込む。次に、時間1155に、ホストシステムは、画像データ要素1103および1104を含む第1のフレームの画像データの第2の行1115を、バッファ制御装置に供給し、バッファ制御装置はそれをフレームバッファ1100に書き込む。時間1160に、フレームバッファが第1のフレームの画像データで完全に満たされたとき、そのとき表示ドライバは、画像データ要素1101および1103を含む第1のフレームの画像データの第1の列1120をフレームバッファ1100から読み出し、それを表示装置に書き込むことができる。時間1165に、表示ドライバは、画像データ要素1102および1104を含む第1のフレームの画像データの第2の列1125をフレームバッファから読み出し、それを表示装置に書き込む。図11に示されるように、フレームバッファと表示装置が同じサイズで、かつホストシステムが、表示装置が書き込まれる必要があるフォーマットとは異なったフォーマットで(ここでは、列単位対行単位)画像データを供給するとき、同時にフレームバッファに書き込みかつフレームバッファから読み出すことはできない。すなわち、前のフレームが完全に表示装置に書き込まれるまで、どんな次のフレームの画像データもフレームバッファに書き込み始めることはできない。表示装置の画像データが間違っているかもしれないので、同時読出し書込み動作は可能でない。この問題は、図12に示された本発明の実施形態で解決することができる。
図12は、画像データが第2のフォーマットで書き込まれなければならない表示装置に、ホストシステムが、その画像データを第1のフォーマットで供給する場合に、表示装置サイズのフレームバッファを利用する方法の一実施形態の流れ図を示す。1205に示される、本方法の第1のステップは、例えば、行単位または列単位などの第1のフォーマットでホストシステムから画像データを得ることである。1210に示される次のステップは、連続するフレームについて、受け取られた画像データを第1のフォーマットと次に第2のフォーマットで交互にフレームバッファに格納することである。例えば、第1のフレームが受け取られフレームバッファに行単位のフォーマットで格納された場合に、次に第2のフレームは列単位のフォーマットで同じフレームバッファに格納され、次に第3の連続するフレームは行単位のフォーマットで格納されるなどである。1215に示される次のステップは、画像データをフレームバッファから第1のフォーマットと第2のフォーマットで交互に読み出すことである。例えば、連続するフレームに関して、画像データは、フレームバッファの列から読み出され、次に行として、次に列として読み出されるなどであることがある。1220に示される最後のステップは、フレームバッファに格納された画像データを表示装置に第2のフォーマットで表示することである。例えば、第1のステップ1205で受け取られた画像データが、1210で行単位のフォーマットでフレームバッファに格納される場合、その画像データは、次に、ステップ1215でフレームバッファから列として読み出され、ステップ1220で列として表示されることがある。代わりに、第1のステップ1205で受け取られた画像データが、1210で列単位のフォーマットでフレームバッファに格納された場合には、その画像データは、次に、ステップ1215でフレームバッファから列として読み出され、ステップ1220で列として表示されることがある。特に、フレームバッファへの書込みおよびフレームバッファからの読出しは、画像データのフォーマットが異なるにもかかわらず同時に完成させることができる。
図13は、画像データが第2のフォーマットで書き込まれなければならない表示装置に、ホストシステムが、その画像データを第1のフォーマットで供給する場合の図12の方法の実施形態を示す。ホストシステム1320は、一番左のボックスで表されている。ホストシステム1320の中に、表示のために転送される3つの画像フレーム1301〜1303が示されている。各画像フレーム1301〜1303は、4つの画像データ要素で構成されている。ここで、画像フレーム1301は画像データ要素1〜4で構成され、画像フレーム1302は画像データ要素5〜8で構成され、画像フレーム1303は画像データ要素9〜12で構成されている。これらの画像フレーム1301〜1303は、表示装置に連続して表示されるように意図されている。すなわち、画像データ1301が最初に表示され、次に画像フレーム1302が表示され、次に画像フレーム1303が表示される。バッファ制御装置1310は、ホストシステム1320とフレームバッファ1340の間およびフレームバッファ1340と表示ドライバ1315の間の画像データの流れを制御する。この実施形態では、バッファ制御装置は、フレームバッファへおよびフレームバッファから流れる画像データを制御するときに読出しポインタおよび書込みポインタを実行する。フレームバッファ1340の中に、読出し/書込みサイクル中の異なる時間でのフレームバッファ1340の記憶場所の様々な状態が示されている。ここで、フレームバッファ1340は、4つの画像データ要素に割り当てられたメモリを持っている。表示ドライバ1315は、バッファ制御装置から画像データを受け取り、その画像を表示装置1360に書き込むために適切な波形を生成する。最後に、右に、4つの表示要素を持つ表示装置1360の様々な状態が示されている。表示装置1360は、画像データが列フォーマットで書き込まれることを必要とする。この実施形態では、表示装置1360は、フレームバッファ1340が画像データ要素のために記憶場所を持っているのと同じ数の表示要素を持っている。したがって、フレームバッファ1340と表示装置1360は同じサイズである。フレームバッファ1340のメモリ配列、割当て、その他は、この図で指示されていないが、本方法を説明する際に簡単にするために使用される。さらに、フレームバッファ1340中のメモリ割当ては、図13で幾何学的表現をとる必要がないことは理解される(しばしば、データはシリアルにメモリに格納される)。当業者は理解することであろうが、この表現は、本方法を簡潔に説明するために利用されている。
最初に、ホストシステム1320は、第1のフレーム1301の第1の行1321をバッファ制御装置1310に供給し、バッファ制御装置1310は、これをフレームバッファ1340の1341に書き込む。この実施形態では、最初のバッファ充填段階中に、表示装置への書込みがない。というのは、表示装置は画像データの列を要求し、画像データの完全な列は、第1のフレームの全ての行がフレームバッファに書き込まれるまで使用できないからである。次のステップで、ホストシステムは第2の行1322をバッファ制御装置1310に供給し、バッファ制御装置は、これをフレームバッファ1340の1342に書き込む。この時点で、第1のフレーム1301からの画像データは、完全にフレームバッファ1340に書き込まれている。
次に、バッファ制御装置1310は、フレームバッファ1340から画像データの第1の列1343を読み出し、これを表示ドライバ1315に供給する。その後で、表示ドライバは、画像データの第1の列1343を表示装置1360の1361に書き込む。画像データの第1の列1343が表示装置に書き込まれた後で、フレームバッファ1340の第1の列のための記憶場所は、新しい画像データを自由に受け取る。次に、バッファ制御装置は、ホストシステム1320から第2のフレーム1302の第1の行1323を受け取り、これをフレームバッファ1340に1344の列として書き込む。特に、データの行1323は、1344で列フォーマットに回転されている。その後で、バッファ制御装置1310は、第1のフレームの第2の列1345を表示ドライバ1315に供給し、次に表示ドライバ1315は、画像データの第2の列1345を表示装置の1362に書き込む。したがって、第1のフレーム1301は、今では、完全に表示装置1360に書き込まれている。列1345が表示装置1360に書き込まれた後で、フレームバッファ1340の記憶場所の第2の列は、書き込まれる準備ができている。この時点で、バッファ制御装置1310は、第2のフレーム1302からの画像データの第2の行1324をホストシステム1320から受け取り、これをフレームバッファ1340に1346の列として書き込む。したがって、フレームバッファ1340は、今では、画像データの第2のフレーム1302で完全に満たされており、画像データは、格納のために行方向から列方向に回転されている。
本方法の次のステップで、表示装置1360は、表示データの第2のフレーム1302のための準備ができている。現在、第2のフレームの画像データの行(1323および1324)は、フレームバッファ中の1344および1346に列として格納されている。したがって、バッファ制御装置1310は、第2のフレームの第1の列に対応するフレームバッファの第1の行の1347を読み出し、これを表示ドライバ1315に列として供給する。次に、表示ドライバ1315は、第2のフレーム1302の画像データの適切に再方向付けされた第1の列を表示装置1360の1363に書き込む。フレームバッファ1340の第1の行は、再び、書き込まれる準備ができている。次に、バッファ制御装置1310は、ホストシステム1320から画像データの第3のフレーム1303の第1の行1325を受け取る。次に、バッファ制御装置1310は、第3のフレーム1303のフレームデータの第1の行1325をフレームバッファに1348の行として書き込む。次に、バッファ制御装置1310は、第2のフレームの第2の列に対応する、フレームバッファ1360の第2の行の1349を読み出し、これを表示ドライバ1315に列として供給する。次に、表示ドライバ1315は、再方向付けされた画像データを表示装置に1364の列として書き込む。したがって、表示装置1360は、今や、画像データの完全な第2のフレームを示している。フレームバッファの第2の行1349が表示装置に書き込まれたとき、フレームバッファ1340の第2の行に関連した記憶場所は、書き込まれる準備ができている。次に、バッファ制御装置1310は、ホストシステム1320から第3のフレーム1303のフレームデータの第2の行1326を受け取り、これをフレームバッファ1340の1350に書き込む。
この時点で、フレームバッファは、元の行単位のフォーマットで方向付けされた第3のフレーム1303の画像データを含み、したがって本方法は、繰り返して、適切に方向付けされた一組のフレームデータがフレームバッファ1340から読み出され表示装置1360に書き込まれる準備のできた状態で、1343に関して行ったように再び始まる。
本発明は詳細に説明されたが、次の特許請求の範囲によって定義されるような本発明の趣旨および範囲から逸脱することなく本発明に様々な変化、取替え、変更を加えることができることは、理解されるべきである。
12 干渉変調器
14 可動反射層
16 光学スタック
18 ポスト
19 ギャップ
20 透明基板
21 プロセッサ
22 アレイドライバ
24 行ドライバ回路
26 列ドライバ回路
21 プロセッサ
22 アレイドライバ
24 行ドライバ回路
26 列ドライバ回路
27 ネットワークインタフェース
28 フレームバッファ
29 ドライバ制御装置
30 表示アレイ、表示装置

Claims (22)

  1. 表示のために画像データを処理する方法であって、
    フレームバッファの行を表示装置に列として表示することと前記フレームバッファの列を前記表示装置に列として表示することとを交互に連続して行いながら、入ってくる画像フレームごとに、前記入ってくる画像フレームの行を前記フレームバッファに行として格納することと前記入ってくる画像フレームの行を前記フレームバッファに列として格納することとを交互に連続して行うステップを含む方法。
  2. 前記フレームバッファが、前記表示装置と同じサイズである、請求項1に記載の方法。
  3. 前記表示装置が、電気機械デバイスを備える、請求項1に記載の方法。
  4. 前記電気機械デバイスが、IMODである、請求項3に記載の方法。
  5. 表示のために画像データを処理する方法であって、
    (a)第1の画像フレームをフレームバッファに格納するステップと、
    (b)列として表示するために前記フレームバッファの第1の列を読み出すステップと、
    (c)第2の画像フレームの第1の行を回転し、前記回転されたデータを前記フレームバッファの前記第1の列に格納するステップと、
    (d)列として表示するために前記フレームバッファの第2の列を読み出すステップと、
    (e)前記第2の画像フレームの第2の行を回転し、前記回転されたデータを前記フレームバッファの前記第2の列に格納するステップと、
    (f)前記第1の画像フレームが前記フレームバッファから読み出され、かつ前記第2の画像フレームが前記フレームバッファに格納されるまで、ステップ(b)から(e)までを繰り返すステップと、
    (g)前記フレームバッファの第1の行を読み出し、列として表示するためにそれを回転するステップと、
    (h)第3の画像フレームの第1の行を前記フレームバッファの前記第1の行に格納するステップと、
    (i)前記フレームバッファの第2の行を読み出し、列として表示するためにそれを回転するステップと
    (j)第3の画像フレームの第2の行を前記フレームバッファの前記第2の行に格納するステップと、
    (k)前記第2の画像フレームが前記フレームバッファから読み出され、かつ前記第3の画像フレームが前記フレームバッファに格納されるまで、ステップ(g)から(j)までを繰り返すステップと、
    (l)ステップ(b)から(k)までを連続して繰り返すステップと
    を含む方法。
  6. 表示装置のために画像データを処理する方法であって、
    画像データをホストシステムから第1のフォーマットで得るステップと、
    前記画像データをフレームバッファに前記第1のフォーマットと第2のフォーマットで交互に連続して格納するするステップと、
    前記画像データを前記フレームバッファから前記第1のフォーマットと前記第2のフォーマットで交互に連続して読み出すステップと、
    前記画像データを前記第2のフォーマットで表示するステップと
    を含む方法。
  7. 前記フレームバッファが、前記表示装置と同じサイズである、請求項6に記載の方法。
  8. 前記第1のフォーマットが行単位であり、前記第2のフォーマットが列単位である、請求項6に記載の方法。
  9. 前記第1のフォーマットが列単位であり、前記第2のフォーマットが行単位である、請求項6に記載の方法。
  10. 第2のフレームからの画像データが、第1のフレームからの画像データの読出しと同時に、前記フレームバッファに格納される、請求項6に記載の方法。
  11. 読出しポインタが、前記フレームバッファから前記画像データを読み出し、書込みポインタが、前記画像データを前記フレームバッファに書き込む、請求項6に記載の方法。
  12. 前記読出しポインタが、特定のフレームの画像データの要素を読み出す前に、常に、前記書込みポインタが、画像データのその要素を書き込む、請求項11に記載の方法。
  13. 表示装置と、
    フレームバッファと、
    画像データをホストシステムから第1のフォーマットで得、
    前記画像データをフレームバッファに前記第1のフォーマットと第2のフォーマットで交互に連続して格納し、
    前記画像データを前記フレームバッファから前記第1のフォーマットと前記第2のフォーマットで交互に連続して読み出し、
    前記画像データを表示のために前記第2のフォーマットで供給する
    ように構成された論理回路と
    を備える表示システム。
  14. 前記フレームバッファが、前記表示装置と同じサイズである、請求項13に記載の表示システム。
  15. 前記第1のフォーマットが、行単位であり、前記第2のフォーマットが、列単位である、請求項13に記載の表示システム。
  16. 前記第1のフォーマットが、列単位であり、前記第2のフォーマットが、行単位である、請求項13に記載の表示システム。
  17. 第2のフレームからの画像データが、第1のフレームからの画像データの読出しと同時に、前記フレームバッファに格納される、請求項13に記載の表示システム。
  18. 読出しポインタおよび書込みポインタを使用するようにさらに構成され、前記読出しポインタが、前記フレームバッファから前記画像データを読み出し、前記書込みポインタが、前記画像データを前記フレームバッファに書き込む、請求項13に記載の表示システム。
  19. 前記読出しポインタが、特定のフレームの画像データの要素を読み出す前に、前記書込みポインタが、常に、画像データのその要素を書き込む、請求項18に記載の表示システム。
  20. 前記画像データが、電気機械デバイスによって表示される、請求項13に記載の表示システム。
  21. 前記電気機械デバイスが、IMODである、請求項20に記載の表示システム。
  22. 表示システムであって、
    画像データを格納するための手段と、
    画像データをホストシステムから第1のフォーマットで得るための手段と、
    前記画像データを前記格納手段に前記第1のフォーマットと第2のフォーマットで交互に連続して格納するための手段と、
    前記画像データを前記フレームバッファから前記第1のフォーマットと前記第2のフォーマットで交互に連続して読み出すための手段と、
    前記画像データを前記第2のフォーマットで表示するための手段と
    を備える表示システム。
JP2013500075A 2010-03-17 2011-03-07 交互方向でフレームバッファ格納および検索を行うシステムおよび方法 Pending JP2013525827A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/726,259 US8659611B2 (en) 2010-03-17 2010-03-17 System and method for frame buffer storage and retrieval in alternating orientations
US12/726,259 2010-03-17
PCT/US2011/027434 WO2011115772A1 (en) 2010-03-17 2011-03-07 System and method for frame buffer storage and retrieval in alternating orientations

Publications (1)

Publication Number Publication Date
JP2013525827A true JP2013525827A (ja) 2013-06-20

Family

ID=43827232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013500075A Pending JP2013525827A (ja) 2010-03-17 2011-03-07 交互方向でフレームバッファ格納および検索を行うシステムおよび方法

Country Status (7)

Country Link
US (1) US8659611B2 (ja)
EP (1) EP2548110A1 (ja)
JP (1) JP2013525827A (ja)
KR (1) KR20130052728A (ja)
CN (1) CN102792260A (ja)
TW (1) TW201142811A (ja)
WO (1) WO2011115772A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099986B2 (en) 2011-09-30 2015-08-04 Qualcomm Mems Technologies, Inc. Cross-sectional dilation mode resonators
US8811636B2 (en) 2011-11-29 2014-08-19 Qualcomm Mems Technologies, Inc. Microspeaker with piezoelectric, metal and dielectric membrane
US9331666B2 (en) * 2012-10-22 2016-05-03 Qualcomm Mems Technologies, Inc. Composite dilation mode resonators
US20150178007A1 (en) * 2013-03-15 2015-06-25 Cloudifyd, Inc. Method and system for integrated cloud storage management
EP2797072B1 (en) * 2013-04-24 2016-09-14 ST-Ericsson SA Image raster rotation
WO2015044716A1 (en) * 2013-09-27 2015-04-02 Freescale Semiconductor, Inc. Head-up display warping controller
KR102261961B1 (ko) * 2015-05-19 2021-06-07 삼성전자주식회사 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
US11221976B2 (en) * 2019-01-25 2022-01-11 Microchip Technology Incorporated Allocation of buffer interfaces for moving data, and related systems, methods and devices
US11605366B2 (en) * 2020-09-10 2023-03-14 Microchip Technology Incorporated LCC (low cost controllerless) graphics processing

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4039862A (en) 1976-01-19 1977-08-02 Rca Corporation Level shift circuit
JPH077260B2 (ja) 1987-11-20 1995-01-30 株式会社日立製作所 画像データ回転処理装置及びその方法
US4954789A (en) 1989-09-28 1990-09-04 Texas Instruments Incorporated Spatial light modulator
DE4105193A1 (de) * 1991-02-20 1992-08-27 Bodenseewerk Geraetetech Datenschnittstelle zur ein- und ausgabe von daten bei parallelrechnern
US5233459A (en) 1991-03-06 1993-08-03 Massachusetts Institute Of Technology Electric display device
US6674562B1 (en) 1994-05-05 2004-01-06 Iridigm Display Corporation Interferometric modulation of radiation
US7123216B1 (en) 1994-05-05 2006-10-17 Idc, Llc Photonic MEMS and structures
US6040937A (en) 1994-05-05 2000-03-21 Etalon, Inc. Interferometric modulation
US7550794B2 (en) 2002-09-20 2009-06-23 Idc, Llc Micromechanical systems device comprising a displaceable electrode and a charge-trapping layer
US6680792B2 (en) 1994-05-05 2004-01-20 Iridigm Display Corporation Interferometric modulation of radiation
WO2003007049A1 (en) 1999-10-05 2003-01-23 Iridigm Display Corporation Photonic mems and structures
JP3761085B2 (ja) * 2001-11-27 2006-03-29 株式会社ソニー・コンピュータエンタテインメント 画像処理装置及びその構成部品、レンダリング処理方法
US6700138B2 (en) 2002-02-25 2004-03-02 Silicon Bandwidth, Inc. Modular semiconductor die package and method of manufacturing thereof
US6574033B1 (en) 2002-02-27 2003-06-03 Iridigm Display Corporation Microelectromechanical systems device and method for fabricating same
US7284113B2 (en) * 2003-01-29 2007-10-16 Via Technologies, Inc. Synchronous periodical orthogonal data converter
US7327873B2 (en) 2003-06-06 2008-02-05 Intel Corporation Fast software rotation of video for portrait mode displays
TWI263934B (en) * 2003-09-19 2006-10-11 Via Tech Inc Synchronous periodical orthogonal data converter
US7161728B2 (en) 2003-12-09 2007-01-09 Idc, Llc Area array modulation and lead reduction in interferometric modulators
US7868890B2 (en) 2004-02-24 2011-01-11 Qualcomm Incorporated Display processor for a wireless device
CN101010714B (zh) * 2004-08-27 2010-08-18 高通Mems科技公司 激活微机电系统显示元件的系统和方法
US7511722B1 (en) 2004-08-27 2009-03-31 Apple Inc. Method and system for fast 90 degree rotation of arrays
US7889163B2 (en) 2004-08-27 2011-02-15 Qualcomm Mems Technologies, Inc. Drive method for MEMS devices
US7560299B2 (en) 2004-08-27 2009-07-14 Idc, Llc Systems and methods of actuating MEMS display elements
US7327510B2 (en) 2004-09-27 2008-02-05 Idc, Llc Process for modifying offset voltage characteristics of an interferometric modulator
KR100706625B1 (ko) * 2005-01-18 2007-04-11 삼성전자주식회사 비디오 화소 클록 생성방법 및 이를 이용한 비디오 화소클록 생성장치
US7576758B2 (en) 2005-03-08 2009-08-18 Texas Instruments Incorporated Using super-pixels for efficient in-place rotation of images
US7394465B2 (en) 2005-04-20 2008-07-01 Nokia Corporation Displaying an image using memory control unit
US20070139445A1 (en) 2005-12-16 2007-06-21 Intel Corporation Method and apparatus for displaying rotated images
US7903047B2 (en) * 2006-04-17 2011-03-08 Qualcomm Mems Technologies, Inc. Mode indicator for interferometric modulator displays
US7859617B2 (en) * 2006-11-09 2010-12-28 Sony Ericsson Mobile Communications Ab Display with variable reflectivity
KR101313330B1 (ko) 2007-02-28 2013-09-27 삼성전자주식회사 이미지 티어링 효과를 방지할 수 있는 영상 표시 시스템 및그것의 영상 표시 방법
US8405649B2 (en) 2009-03-27 2013-03-26 Qualcomm Mems Technologies, Inc. Low voltage driver scheme for interferometric modulators
US7990604B2 (en) 2009-06-15 2011-08-02 Qualcomm Mems Technologies, Inc. Analog interferometric modulator

Also Published As

Publication number Publication date
WO2011115772A1 (en) 2011-09-22
CN102792260A (zh) 2012-11-21
KR20130052728A (ko) 2013-05-23
EP2548110A1 (en) 2013-01-23
TW201142811A (en) 2011-12-01
US8659611B2 (en) 2014-02-25
US20110227937A1 (en) 2011-09-22

Similar Documents

Publication Publication Date Title
US7948457B2 (en) Systems and methods of actuating MEMS display elements
JP4981131B2 (ja) Ｍｅｍｓディスプレイアーキテクチャ用の低範囲ビット深度拡張のための方法および装置
US7499208B2 (en) Current mode display driver circuit realization feature
JP5430622B2 (ja) Ｍｅｍｓ表示要素にデータを書き込むための方法及び装置
US7920136B2 (en) System and method of driving a MEMS display device
US8659611B2 (en) System and method for frame buffer storage and retrieval in alternating orientations
EP2383724A1 (en) Apparatus and method for actuating display elements
US8194056B2 (en) Method and system for writing data to MEMS display elements
JP2009543120A (ja) 逆多重化ディスプレイ入力のための受動回路
US8310421B2 (en) Display drive switch configuration
US20110148837A1 (en) Charge control techniques for selectively activating an array of devices
US20110164068A1 (en) Reordering display line updates
CA2514625A1 (en) Staggered column drive circuit systems and methods

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140929