JP2013515424A - 無線通信のための高効率、リモートで再構成可能なリモート無線ヘッドユニットのシステム及び方法 - Google Patents

Abstract

広帯域通信システムにおいて高効率性及び高線形性を実現するリモート無線ヘッドユニット（ＲＲＵ）システムが開示される。本発明は、ＲＲＵ内部の電力増幅器を線形化する適応デジタル予歪の方法に基づく。増幅器出力信号の線形性の変化及び非対称歪みのような電力増幅器の特性が、広帯域フィードバック経路によって監視され、デジタルモジュール内で適応アルゴリズムによって制御される。したがって、本発明の実施形態は、電力増幅器システムのメモリ効果及び非線形性を補償するほか、性能を電力付加効率、隣接チャネル漏洩比及びピーク対平均電力比の点で改善することができる。本開示により、電力増幅器システムはフィールド再構成可能となり、マルチ変調スキーム（変調アグノスティック）、マルチキャリア、複数周波数帯域及びマルチチャネルをサポートできる。
【選択図】 図１２

Description

関連出願

[001]本出願は、以下の出願の利益を主張する。
２００９年３月３１日に出願された米国特許出願第１２／４１５，６７６号、及びそれを介して、２００８年３月３１日に出願された米国特許出願第６１／０４１，１６４号（これは、２００９年４月２４日に出願された米国仮特許出願第６１／１７２，６４２号の利益も主張する）、
２００９年１０月２１日に出願された米国特許出願第１２／６０３，４１９号、及びそれを介して、２００８年４月２３日に出願された米国特許出願第１２／１０８，５０７号、及びそれを介して、２００７年４月２３日に出願された米国特許出願第６０／９２５，５７７号、
２００８年１２月８日に出願された米国特許出願第１２／３３０，４５１号、及びそれを介して、２００７年１２月７日に出願された米国特許出願第６１／０１２，４１６号、
２００７年１２月２０日に出願された米国特許出願第１１／９６１，９６９号、及びそれを介して、２００６年１２月２６日に出願された米国特許出願第６０／８７７，０３５号、及び２００７年４月２３日に出願された米国特許出願第６０／９２５，６０３号、
２００８年４月２３日に出願された米国特許出願第１２／１０８，５０２号、及びそれを介して、２００８年１月２８日に出願された米国特許出願第１２／０２１，２４１号、及びそれを介して、２００７年１月２６日に出願された米国特許出願第６０／８９７，７４６号。
２００９年１２月２１日に出願され、「ＭＵＬＴＩ−ＢＡＮＤ ＷＩＤＥＢＡＮＤ ＰＯＷＥＲ ＡＭＰＬＩＦＩＥＲ ＤＩＧＩＴＡＬ ＰＲＥＤＩＳＴＯＲＴＩＯＮ ＳＹＳＴＥＭ ＡＮＤ ＭＥＴＨＯＤ」と題し、Ｗａｎ−Ｊｏｎｇ Ｋｉｍ、Ｋｙｏｕｎｇ−Ｊｏｏｎ Ｃｈｏ及びＳｈａｗｎ Ｐａｔｒｉｃｋ Ｓｔａｐｌｅｔｏｎを発明者とする米国特許出願第６１／２８８，８３８号。
２００９年１２月２１日に出願され、「ＲＥＭＯＴＥ ＲＡＤＩＯ ＨＥＡＤ ＵＮＩＴ ＳＹＳＴＥＭ ＷＩＴＨ ＷＩＤＥＢＡＮＤ ＰＯＷＥＲ ＡＭＰＬＩＦＩＥＲ ＡＮＤ ＭＥＴＨＯＤ」と題し、Ｃｈｅｎｇｘｕｎ Ｗａｎｇ及びＳｈａｗｎ Ｐａｔｒｉｃｋ Ｓｔａｐｌｅｔｏｎを発明者とする米国特許出願第６１／２８８，８４０号。
２００９年１２月２１日に出願され、「ＭＯＤＵＬＡＴＩＯＮ ＡＧＮＯＳＴＩＣ ＤＩＧＩＴＡＬ ＨＹＢＲＩＤ ＭＯＤＥ ＰＯＷＥＲ ＡＭＰＬＩＦＩＥＲ ＳＹＳＴＥＭ ＡＮＤ ＭＥＴＨＯＤ」と題し、Ｗａｎ−Ｊｏｎｇ Ｋｉｍ、Ｋｙｏｕｎｇ−Ｊｏｏｎ Ｃｈｏ、Ｓｈａｗｎ Ｐａｔｒｉｃｋ Ｓｔａｐｌｅｔｏｎ、Ｙｉｎｇ Ｘｉａｏを発明者とする米国特許出願第６１／２８８，８４４号。
２００９年１２月２１日に出願され、「ＨＩＧＨ ＥＦＦＩＣＩＥＮＣＹ， ＲＥＭＯＴＥＬＹ ＲＥＣＯＮＦＩＧＵＲＡＢＬＥ ＲＥＭＯＴＥ ＲＡＤＩＯ ＨＥＡＤ ＵＮＩＴ ＳＹＳＴＥＭ ＡＮＤ ＭＥＴＨＯＤ ＦＯＲ ＷＩＲＥＬＥＳＳ ＣＯＭＭＵＮＩＣＡＴＩＯＮＳ」と題し、Ｗａｎ−Ｊｏｎｇ Ｋｉｍ、Ｋｙｏｕｎｇ−Ｊｏｏｎ Ｃｈｏ及びＳｈａｗｎ Ｐａｔｒｉｃｋ Ｓｔａｐｌｅｔｏｎ及びＹｉｎｇ Ｘｉａｏを発明者とする米国特許出願第６１／２８８，８４７号。
上記はすべて、すべての目的のために参照により本明細書に組み込まれる。

発明の分野

[002]本発明は、電力増幅器及びリモート無線ヘッドユニット（ＲＲＵ又はＲＲＨ）を使用した無線通信システムに概して関係する。より具体的には、本発明は、主要ユニットから離れた場所に配置され得る小さな単一ユニットにすべての無線関係機能が含まれる分散基地局の一部であるＲＲＵに関係する。ＧＳＭ、ＨＳＰＡ、ＬＴＥ及びＷｉＭＡＸ規格により動作することが可能なマルチモード無線並びに高度なソフトウェア構成可能性が、より柔軟でエネルギー効率の良い無線ネットワークの配置の主要な特徴である。本発明はまた、無線ネットワーク配置のコストを節約するために単一ＲＲＵ内の複数周波数帯域に対応することができる。

[003]無線ネットワーク及びモバイルネットワークの事業者は、高いデータトラフィックの伸び率を効果的に管理するネットワークを構築する持続的課題に直面している。移動性及びエンドユーザ向けマルチメディアコンテンツの水準の増加により、新サービスのほか、ブロードバンド及び定額のインターネットアクセスに対する増大する需要を支えるエンドツーエンドネットワーク適応が必要になっている。さらに、４Ｇに向けたネットワークのコスト効果の最も高い進化を考慮しなければならない。無線及びモバイル技術規格は、ピークレート及びセルのスループットの伸びに対するより高い帯域幅要件に向けて進化している。これをサポートする最新規格は、ＨＳＰＡ＋、ＷｉＭＡＸ、ＴＤ−ＳＣＤＭＡ及びＬＴＥである。これらの規格に基づいたネットワークを配置するのに必要なネットワークのアップグレードでは、新たなスペクトルの限定的利用可能性のバランスを取り、既存のスペクトルを活用し、すべての所望の規格の動作を保証しなければならない。これはすべて、通常は何年にも及ぶ移行段階で同時に発生しなければならない。分散オープン基地局アーキテクチャの概念は、図６の無線アクセスの進化に対応するための柔軟で、より安く、よりスケーラブルなモジュラー環境を提供する規格の進化と並行して進化してきた。たとえば、オープン基地局アーキテクチャイニシアティブ（ＯＢＳＡＩ）、共通公衆無線インターフェース（ＣＰＲＩ）、及びＩＲインターフェース規格は、光ファイバーによって基地局のサーバ及び基地局のリモート無線のヘッド部分を分ける標準化されたインターフェースを導入した。

[004]ＲＲＵの概念は、最新の基地局アーキテクチャの根本的部分を構成する。しかし、今日までのＲＲＵは電力効率が悪く、コストが高く、柔軟性が低い。ＤＣからＲＦへの電力変換力が弱いことから、ＲＲＵは大きな機械ハウジングを有することになる。サービスプロバイダがＲＲＵに求めているものに、ＲＲＵのプラットフォームの柔軟性向上もある。規格の進化に伴い、ソフトウェアアップグレードが可能なＲＲＵが必要となっている。今日、ＲＲＵには、サービスプロバイダが求める柔軟性及び性能が欠けている。ＲＲＵの性能の限界は、ＲＦ増幅器の電力効率の低さによって部分的にもたらされている。したがって、フィールド再構成可能な効率的で柔軟なＲＲＵアーキテクチャが必要とされている。

[005]したがって、本発明は従来技術における上記の問題を考慮して行われており、本発明の目的は、広帯域通信システムアプリケーションのために高線形性及び高効率性を備えた電力増幅器によって可能な複数周波数帯域ＲＲＵシステムの高性能でコスト効果の高い方法を提供することである。本開示により、ＲＲＵはフィールド再構成可能となり、マルチ変調スキーム（変調アグノスティック（ａｇｎｏｓｔｉｃ））、マルチキャリア、複数周波数帯域及びマルチチャネルをサポートできる。

[006]上記の目的を達成するため、本発明によれば、技法はＲＦ電力増幅器を線形化する適応デジタル予歪の方法に概して基づく。シングルバンド、デュアルバンド及びマルチバンドのＲＲＵを含む、本発明の様々な実施形態が開示される。もう１つの実施形態は、マルチバンドマルチチャネルＲＲＵである。一実施形態では、波高因子低減、ＰＤ、電力効率向上技法及び係数適応アルゴリズムの組み合わせがＰＡシステム内で利用される。別の実施形態では、性能を向上させるためにアナログ直交変調器補償構造も利用される。

[007]本発明のいくつかの実施形態は、電力増幅器の特性の変動を監視すること、及び自己適応アルゴリズムにより自己調整することができる。本開示の１つのそのような自己適応アルゴリズムは、デジタル予歪アルゴリズムと呼ばれ、デジタル領域で実施される。

[008]本発明の適用は、すべての無線基地局、リモート無線ヘッド、分散基地局、分散アンテナシステム、アクセスポイント、モバイル機器及び無線端末、ポータブル無線デバイス、並びにマイクロ波通信及び衛星通信のようなその他の無線通信システムとともに使用するのに好適である。本発明はまた、リモートコンピューティングセンターへのイーサネット接続などのリンクを介してフィールドアップグレード可能である。

[009]本発明のさらなる目的及び利点は、添付の図面とともに行う以下の詳細な説明からより十分に理解できよう。

[0010] リモート無線ヘッドユニットシステムの基本形を示すブロック図である。 [0011] 本発明の一実施形態によるマルチチャネルリモート無線ヘッドユニットを示すブロック図である。 [0012] 本発明のリモート無線ヘッドシステムにおける多項式ベースの予歪を示すブロック図である。 [0013] 本発明のリモート無線ヘッドユニットシステムにおける自己適応に適用されるデジタル予歪アルゴリズムのブロック図である。 [0014] アナログ変調器補償ブロックを示す図である。 [0015] ＲＲＵベースのシステムアーキテクチャの様々な潜在的導入スキームを概略的に示す図である。 [0016] 基地局サーバへの光リンクを備えるＲＲＵシステムアーキテクチャの３セクター構成を示す図である。 [0017] 波高因子低減及びデジタル予歪を含む様々なＤＳＰベースの機能をブロック図の形式で示す図である。 [0018] 本発明の別の実施形態による、ＲＦ入力信号又はベースバンド変調信号又は光インターフェースのいずれかを伴うデジタルハイブリッドモジュール（ＤｉｇｉｔａｌＨｙｂｒｉｄ Ｍｏｄｕｌｅ）を示す図である。 [0019] 本発明の別の実施形態による、光インターフェースを伴うデジタルハイブリッドモジュールを示すデュアルチャネルリモート無線ヘッドのブロック図である。 [0020] 本発明の別の実施形態による、光インターフェースを伴うデジタルハイブリッドモジュールを示す代替的なデュアルチャネルリモート無線ヘッドのブロック図である。 [0021] 光インターフェースを伴うデジタルハイブリッドモジュールを示す８個のチャネルのデュアルバンドリモート無線ヘッドのブロック図であり、各電力増幅器出力が互いに時間整合され、位相整合され、振幅整合されることを保証するキャリブレーションアルゴリズムをさらに含む図である。用語集本明細書で使用する頭字語は、以下の意味を有する。ＡＣＬＲ 隣接チャネル漏洩比ＡＣＰＲ 隣接チャネル電力比ＡＤＣ アナログ−デジタル変換器ＡＱＤＭ アナログ直交復調器ＡＱＭ アナログ直交変調器ＡＱＤＭＣ アナログ直交復調器コレクタＡＱＭＣ アナログ直交変調器コレクタＢＰＦ バンドパスフィルタＣＤＭＡ 符号分割多元接続ＣＦＲ 波高因子低減ＤＡＣ デジタル−アナログ変換器ＤＥＴ 検出器ＤＨＭＰＡ デジタルハイブリッドモード電力増幅器ＤＤＣ デジタルダウンコンバータＤＮＣ ダウンコンバータＤＰＡ ドハティ電力増幅器ＤＱＤＭ デジタル直交復調器ＤＱＭ デジタル直交変調器ＤＳＰ デジタル信号処理ＤＵＣ デジタルアップコンバータＥＥＲ エンベロープ（Ｅｎｖｅｌｏｐｅ）除去及び修復ＥＦ エンベロープフォローイングＥＴ エンベロープトラッキングＥＶＭ 誤差ベクトル振幅ＦＦＬＰＡ フィードフォワード線形電力増幅器ＦＩＲ 有限インパルス応答ＦＰＧＡ フィールドプログラマブルゲートアレイＧＳＭ 移動体通信用グローバルシステムＩ−Ｑ 同相／直交ＩＦ 中間周波数ＬＩＮＣ 非線形コンポーネント使用線形増幅ＬＯ 局所発振器ＬＰＦ ローパスフィルタＭＣＰＡ マルチキャリア電力増幅器ＭＤＳ 多方向性サーチＯＦＤＭ 直交周波数分割多重ＰＡ 電力増幅器ＰＡＰＲ ピーク対平均電力比ＰＤ デジタルベースバンド予歪ＰＬＬ 位相ロックループＱＡＭ 直交振幅変調ＱＰＳＫ ４位相シフトキーイングＲＦ 無線周波数ＲＲＵ リモート無線ヘッドユニットＳＡＷ 表面弾性波フィルタＳＥＲＤＥＳ 並直列変換器／直並列変換器ＵＭＴＳ ユニバーサル移動体通信システムＵＰＣ アップコンバータＷＣＤＭＡ 広帯域符号分割多元接続ＷＬＡＮ 無線ローカルエリアネットワーク

発明の詳細な説明

[0022]本発明は、適応デジタル予歪アルゴリズムを利用する新規のＲＲＵシステムである。本発明は、デジタルモジュール及びアナログモジュールのハイブリッドシステムである。ハイブリッドシステムのデジタルモジュール及びアナログモジュールの相互作用は、広帯域幅を維持又は拡大しつつ、スペクトル再生の線形化及びＰＡの電力効率の向上の両方を行う。したがって、本発明は広帯域複素変調キャリアについて、より高い効率性及びより高い線形性を実現する。

[0023]図１は、少なくともいくつかの実施形態におけるデジタルモジュール、アナログモジュール及びフィードバック経路を含むものとして考え得る、リモート無線ヘッドユニット又はＲＲＵと呼ばれることがある基本システムアーキテクチャを示すハイレベルブロック図である。デジタルモジュールは、ＰＤアルゴリズム、他の補助ＤＳＰアルゴリズム及び関連デジタル回路を含むデジタル予歪コントローラ１０１である。アナログモジュールは、メイン電力増幅器１０２、他の補助アナログ回路、たとえばＤＰＡ及びシステム全体の関連周辺アナログ回路である。本発明は、「ブラックボックス」プラグアンドプレイ型システムとして作用する。これは、ＲＦ変調信号１００を入力として受け入れ、実質的に同じであるが増幅されたＲＦ信号１０３を出力として与えるＲＦイン／ＲＦアウトだからである。本発明の一実施形態により、ベースバンド入力信号をデジタル予歪器コントローラに直接適用できる。本発明の一実施形態により、光入力信号をデジタル予歪器コントローラに直接適用できる。フィードバック経路は本質的に、予歪コントローラ１０１に出力信号の一表現を与える。本発明は以下でリモート無線ヘッドユニット（ＲＲＵ）と呼ばれることがある。

[0024]図２は、入力信号２００が提供される８個のチャネル（又はｎ個のチャネル）のＲＲＵの実施形態を概略ブロック図の形式で示している。実装形態に応じて、入力信号はＲＦ変調信号、ベースバンド信号又は光信号の形態をとることができる。入力信号２００は複数のチャネルに供給され、各チャネルはそれぞれ２０１、２１１及び２７１で示されるデジタル予歪（ＤＰＤ）コントローラを含む。少なくともいくつかの実施形態では、ＤＰＤはＦＰＧＡで実装できる。各チャネルにおいて、ＤＰＤ出力はそれぞれ対応するＰＡの２０２、２１２及び２７２に供給され、ＰＡ出力２０３、２１３及び２７３は当該チャネルのＤＰＤに戻される。

[0025]図３は、本発明のＲＲＵシステムにおける多項式ベースのデジタル予歪器機能を示している。本発明におけるＰＤは、適応ＬＵＴベースのデジタル予歪システムを概して利用する。より具体的には、図３及び後述する図９〜１２により開示される実施形態に示されるＰＤは、「Ａ Ｍｅｔｈｏｄ ｆｏｒ Ｂａｓｅｂａｎｄ Ｐｒｅｄｉｓｔｏｒｔｉｏｎ Ｌｉｎｅａｒｉｚａｔｉｏｎ ｉｎ Ｍｕｌｔｉ−Ｃｈａｎｎｅｌ Ｗｉｄｅｂａｎｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍｓ」と題する米国特許出願第１１／９６１，９６９号で示される適応アルゴリズムによりデジタルプロセッサ内で処理される。図３のＲＲＵシステムのためのＰＤは、複数の有限インパルス応答（ＦＩＲ）フィルタ、すなわち、ＦＩＲ１ ３０１、ＦＩＲ２ ３０３、ＦＩＲ３ ３０５及びＦＩＲ４ ３０７を有する。ＰＤはまた、３次積生成ブロック３０２、５次積生成ブロック３０４及び７次積生成ブロック３０６を含む。ＦＩＲフィルタからの出力信号は、加算ブロック３０８において結合される。複数のＦＩＲフィルタに対する係数は、基準入力信号と増幅電力出力信号との間の誤差に基づき、デジタル予歪器アルゴリズムによって更新される。

[0026]図４は、本発明によるＤＰＤを含む一実施形態の追加的詳細をブロック図の形式で示しており、以下でより詳しく説明される。一般に、入力４００がＤＰＤ４０１に提供される。ＤＰＤの出力がＤＡＣ４０２に供給され、次いでＰＡ４０３に供給される。ＰＡの出力からのフィードバック信号がＡＤＣ４０６によって受信され、デジタル形式が整合論理回路４０５に供給され、その後に整合信号が、ＤＰＤ４０１の出力からの入力も受信するＤＰＤ推定器論理回路４０４に提供される。次いで、ＤＰＤ推定器の出力がＤＰＤ４０１に戻される。

[0027]図５は、アナログ変調器補償ブロックを示している。入力信号は同相成分Ｘ_Ｉ及び直交成分Ｘ_Ｑに分けられる。アナログ直交変調器補償構造は、４つの実フィルタ｛ｇ１１、ｇ１２、ｇ２１、ｇ２２｝及び２つのＤＣオフセット補償パラメータｃ１、ｃ２を含む。ＡＱＭにおけるＤＣオフセットが、パラメータｃ１、ｃ２によって補償される。ＡＱＭの周波数依存性が、フィルタ｛ｇ１１、ｇ１２、ｇ２１、ｇ２２｝によって補償される。実フィルタの順番は、必要とされる補償のレベルによる。出力信号Ｙ_Ｉ及びＹ_Ｑが、図９との関係で後述するＡＱＭの同相ポート及び直交ポートに提供される。

[0028]図６は、ＲＲＵベースのシステムアーキテクチャの複数の考え得る実装形態を示しており、基地局サーバ６００が、たとえばタワーに取り付けられたＲＲＵ６０５、屋上に取り付けられたＲＲＵ６１０及び／又は壁に取り付けられたＲＲＵ６１５に接続される。

[0029]図７は、ＲＲＵベースのシステムアーキテクチャの３セクター実装形態の一実施形態を示しており、基地局サーバ７００が複数のＲＲＵ７１０に光学的にリンクされて、サイトに適切なカバレージを提供している。

[0030]図８は、本発明のいくつかの実装形態のＤＳＰ機能の実施形態を簡略化された形式で示している。入力信号がインターフェース８００に供給され、インターフェース８００はＯＢＳＡＩ、ＣＰＲＩ又はＩＲを含む複数の形態をとり得る。着信信号はデジタルアップコンバータ（ＤＵＣ）８０５に供給され、次いでＦＰＧAなどのＣＦＲ／ＤＰＤ論理回路８１０に供給される。次いで、ＣＦＲ／ＤＰＤ論理回路８１０の出力がＤＡＣ８１５に供給される。ＤＡＣは、出力信号をシステムのアナログＲＦ部８２０に提供し、次いでアナログＲＦ部８２０はフィードバック信号をＡＤＣ８２５に提供し、ＤＳＰブロックを通じて入力の形でＣＦＲ／ＤＰＤ及びＤＤＣ８３０に戻す。ＤＤＣは信号をインターフェース８００に出力し、次いでインターフェース８００は出力を提供することができる。

[0031]図９は、ＲＲＵシステムのより高度な実施形態のブロック図であり、同じ要素は同じ番号で示されている。図９の実施形態は、１つのデジタルプロセッサの適応アルゴリズムを有するＰＤよりも前に、波高因子低減（ＣＦＲ）を適用し、これにより、ＰＡＰＲ、ＥＶＭ及びＡＣＰRが低減されて、ＰＡの温度変化に起因するメモリ効果及び線形性の変化が補償される。デジタルプロセッサはほぼ任意の形態をとることができる。便宜上、ＦＰＧＡ実装を例として示しているが、多くの実施形態において汎用プロセッサも受け入れることができる。実施形態のデジタルモジュールに実装されるＣＦＲは、参照により本明細書に組み込まれる２００８年３月３１日に出願された「Ａｎ Ｅｆｆｉｃｉｅｎｔ Ｐｅａｋ Ｃａｎｃｅｌｌａｔｉｏｎ Ｍｅｔｈｏｄ Ｆｏｒ Ｒｅｄｕｃｉｎｇ Ｔｈｅ Ｐｅａｋ−Ｔｏ− Ａｖｅｒａｇｅ Ｐｏｗｅｒ Ｒａｔｉｏ Ｉｎ Ｗｉｄｅｂａｎｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍｓ」と題する米国特許出願第６１／０４１，１６４号で示されたスケールド（ｓｃａｌｅｄ）反復パルスキャンセレーション（ｐｕｌｓｅ ｃａｎｃｅｌｌａｔｉｏｎ）に基づく。ＣＦＲは、性能を向上させるために含まれ、よって随意である。ＣＦＲは、全体的な機能に影響を及ぼすことなく実施形態から除去することができる。

[0032]図９は、本発明の一実施形態によるＲＲＵシステムを示すブロック図である。ＲＲＵシステムは３つの１次ブロック、すなわち、電力増幅器、ベースバンド処理及び光インターフェースを概して含む。光インターフェースは、送信／受信モードの光−電気インターフェースを含む。図９に示す光インターフェース９０１はＦＰＧＡに結合される。ＦＰＧＡ９０２は、ＳＥＲＤＥＳ／フレーマ／デフレーマ／制御及び管理の機能を実行する。ＦＰＧＡ９０２は、以下のデジタル信号処理タスク、すなわち波高因子低減、／デジタルアップコンバージョン／デジタルダウンコンバージョン及びデジタル予歪を実行する別のＦＰＧＡ９０３とインターフェースをとる。別の実施形態では、単一ＦＰＧＡ内で９０２を９０３と統合する。並直列変換器／直並列変換器（ＳＥＲＤＥＳ）モジュールは、光−電気受信機からの高速直列ビットストリームを並列ビットストリームに変換する。デフレーマは並列ビットストリームを復号し、同相及び直交（Ｉ／Ｑ）変調を抽出し、これをデジタル信号処理モジュール９０３に提供する。制御及び管理モジュールは、制御信号を並行ビットストリームから抽出し、必要とされる情報に基づいてタスクを実行する。光インターフェースからの受信Ｉ／Ｑデータは、デジタルアップコンバータモジュール（ＤＵＣ）内で中間周波数に周波数変換される。次いで、この合成信号について波高因子低減（ＣＦＲ）を行って、ピーク対平均電力比を低減させる。次いで、電力増幅器モジュール９０５において、結果として生じる信号がデジタル予歪器に適用されて、歪みを補償する。ＲＲＵは、受信モード及び送信モードで動作する。ＲＲＵは信号を出力送受切換器から受信し、チャネルの数に応じて、この信号を１つ又は複数のＲｘ経路に通過させる。受信信号は受信機（図１０のＲｘ１及びＲｘ２）内で中間周波数（ＩＦ）に周波数変換される。ＩＦ信号はデジタルダウンコンバータ（ＤＤＣ）モジュールを使用してさらにダウンコンバートされ、同相成分及び直交成分に復調される。次いで、回復済みＩ／Ｑ信号はフレーマモジュール／ＳＥＲＤＥＳに送信され、光インターフェースを介した送信の準備が行われる。

[0033]図９のシステムは、ＲＦ又はマルチキャリアデジタル信号（光信号であり得る）のマルチモードを入力に、ＲＦ信号を出力９１０に有する。信号入力のマルチモードにより、最大限の柔軟性、すなわちＲＦイン（「ＲＦインモード」）又はベースバンドデジタルイン（「ベースバンドインモード」）又は光入力（「光インモード」）が許容される。図９に示すシステムは３つの主要部分、すなわち、再構成可能デジタル（以下、「ＦＰＧＡベースデジタル」と呼ぶ）モジュール９１５、電力増幅器モジュール９６０、受信機９６５及びフィードバック経路９２５を含む。

[0034]ＦＰＧＡベースデジタル部分は、２つのデジタルプロセッサ９０２、９０３（たとえばＦＰＧＡ）のうちのいずれか１つ、デジタル−アナログ変換器９３５（ＤＡＣ）、アナログ−デジタル変換器９４０（ＡＤＣ）及び位相ロックループ（ＰＬＬ）９４５を含む。図９に示すシステムは多入力モードを有するため、デジタルプロセッサは信号処理の３つの経路を有する。ベースバンド信号入力経路において、デジタルプロセッサはデジタルアップコンバータ（ＤＵＣ）、ＣＦＲ及びＰＤを実装している。光入力経路において、ＳＥＲＤＥＳ、フレーマ／デフレーマ、デジタルアップコンバータ（ＤＵＣ）、ＣＦＲ及びＰＤが実装される。ＲＦ入力経路において、アナログダウンコンバータ、ＤＵＣ、ＧＦＲ及びＰＤが実装される。

[0035]図９のベースバンドインモードは、Ｉ−Ｑ信号を含む。Ｉ−Ｑ信号のようなマルチチャネルからのデジタルデータストリームが、ＦＰＧＡベースデジタルモジュールに来て、ＤＵＣによってデジタルＩＦ信号へとデジタル的にアップコンバートされる。次いで、かかるＩＦ信号がＣＦＲブロックを通過して、信号のＰＡＰＲが低減される。このＰＡＰＲ抑制信号はデジタル的にプレディストーションされ（予歪処理され）て、電力増幅器の非線形歪みが事前に補償される。

[0036]いずれかの入力モードにおいて、アクティブなデバイスの自己発熱、バイアスネットワーク及び周波数依存性に起因するメモリ効果は、ＰＤの適応アルゴリズムによっても補償される。ＰＤの係数は、超高速ＡＤＣを必要とする広帯域フィードバックによって適応させられる。予歪処理された信号がＤＱＭを通過して実信号を生成し、次いでＤＡＣによってＩＦアナログ信号に変換される。上記で開示したように、ＤＱＭをすべての実施形態におけるＦＰＧＡに又は全く実装する必要はない。ＤＱＭがＦＰＧＡで使用されない場合、ＡＱＭ実装には２つのＤＡＣを実装して、それぞれ実信号及び虚信号９３５を生成することができる。電力増幅器のゲートバイアス電圧９５０が、適応アルゴリズムによって決定され、次いでＤＡＣ９３５を介して調整されることで、電力増幅器における温度変化に起因する線形性の変動が安定する。ＰＬＬ９４５は、フィードバック部分のための局所発振信号を掃引し、それにより、デジタルモジュールで処理するためにＲＦ出力信号をベースバンドに変換する。

[0037]電力増幅器部分は、ＦＰＧＡベースデジタルモジュールからの実信号及び複素信号を受信するためのＡＱＭ（図９の実施形態に示すものなど）、多段駆動増幅器を備える高電力増幅器、並びに温度センサを含む。ＤＨＭＰＡシステムの効率性能を改善するために、実施形態に応じて効率性向上技法、たとえばドハティ、エンベロープ除去及び修復（ＥＥＲ）、エンベロープトラッキング（ＥＴ）、エンベロープフォローイング（ＥＦ）、非線形コンポーネント使用線形増幅（ＬＩＮＣ）を使用することができる。これらの電力効率技法は、混合及び整合させることが可能で、基本的なＲＲＵシステムに対するオプション機能である。１つのそのようなドハティ電力増幅器技法が、参照により本明細書に組み込まれる２００７年４月２３日に出願された「Ｎ−Ｗａｙ Ｄｏｈｅｒｔｙ Ｄｉｓｔｒｉｂｕｔｅｄ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ」と題する同一出願人による米国仮特許出願第６０／９２５，５７７号で示されている。増幅器の線形性能を安定化させるために、増幅器の温度が温度センサにより監視され、次いで増幅器のゲートバイアスがＦＰＧＡベースデジタル部分によって制御される。

[0038]フィードバック部分は、方向性結合器、混合器、ローパスフィルタ（ＬＰＦ）、ゲイン増幅器及びバンドパスフィルタ（ＢＰＦ）を含む。実施形態に応じて、これらのアナログコンポーネントを他のアナログコンポーネントと混合及び整合させることができる。増幅器のＲＦ出力信号の部分は、方向性結合器によってサンプリングされ、次いで混合器で局所発振信号によってＩＦアナログ信号にダウンコンバートされる。ＩＦアナログ信号は、帯域外歪みを捕捉することができるＬＰＦ、ゲイン増幅器及びＢＰＦを通過する。ＢＰＦの出力が、ＦＰＧＡベースデジタルモジュールのＡＤＣに提供され、それにより、ＰＤの動的パラメータが、出力電力レベル及びメモリ効果に起因する非対称歪みに応じて決定される。さらに、ＤＥＴ９７０が温度を検出して線形性の変化を計算し、次いでＰＡのゲートバイアス電圧を調整する。ＰＤアルゴリズム及び自己適応フィードバックアルゴリズムの詳細は、多項式ベースの予歪アルゴリズムを示す図３、及び本発明のいくつかの実施形態で使用できる１次適応予歪器ブロックを示す図４から理解できよう。

[0039]ＷｉＭＡＸ又は他のＯＦＤＭベースのスキームのようなブロードバンド無線アクセスに対する厳格なＥＶＭ要求の場合（ＥＶＭ＜２．５％）、ＦＰＧＡベースデジタル部分におけるＣＦＲは、厳格なＥＶＭ仕様を満たすためにＰＡＰＲの小さな低減しか達成できない。一般的な状況では、これは、ＣＦＲの電力効率向上能力が制限されることを意味する。本発明のいくつかの実施形態では、「クリッピング誤差修復経路」９０７の使用により、ＣＦＲからの帯域内歪みを補償し、その結果、かかる厳格なＥＶＭ環境においてＲＲＵシステム電力効率を最大化する新規の技法が含まれる。上記のように、クリッピング誤差修復経路は、追加的なＤＡＣをＦＰＧＡベースデジタル部分に、余分のＵＰＣを電力増幅器部分に有する。クリッピング誤差修復経路により、電力増幅器の出力におけるＣＦＲから生じる帯域内歪みを補償することができる。さらに、メイン経路とクリッピング誤差修復経路との任意の遅延ミスマッチを、ＦＰＧＡにおけるデジタル遅延を使用して整合させることができる。

[0040]図９は、本発明の別の実施形態によるＡＱＭが実装されたＲＲＵシステムを示しているが、図９のシステムは、ＣＦＲ、ＰＤ及びアナログ直交変調器コレクタ（ＡＱＭＣ）を内蔵したデジタルプロセッサも含むことができる。

[0041]さらに、図９のシステムは、ＡＱＭ及びＡＱＭベースのクリッピング誤差修復経路が実装されるように代替的に構成され得る。そのような構成では、クリッピング誤差修復経路は、２つのＤＡＣをＦＰＧＡベースデジタル部分に、ＵＰＣの代わりにＡＱＭを電力増幅器部分に有するように構成され得る。

[0042]図１０は、それぞれＡＱＭ１ １０１０及びＡＱＭ２ １０１５から提供される２つの別個の帯域のための２つの電力増幅器１０００及び１００５が実装されたデュアルチャネルＲＲＵを示すブロック図である。送受切換器１０２０を使用して、２つの電力増幅器の出力を結合し、結合された出力をアンテナ（不図示）に提供する。時分割同期符号分割多元接続（ＴＤ-ＳＣＤＭＡ）変調で生じるように、送信信号を受信信号から分離するために、スイッチ１０２５及び１０３０が使用される。ＰＡの１０００及び１００５の出力から導出されるフィードバック信号１０３５及び１０４０は、それぞれ追加スイッチ１０４５に提供され、追加スイッチ１０４５は、適切な時間にトグルされて、単一のＦＰＧＡ１０５０のみによる各ＰＡのフィードバックキャリブレーションを可能にする。図示の実施形態では、ＦＰＧＡ１０５０は２つのブロック、すなわち、１０５５で示されるＳＥＲＤＥＳフレーマ／デフレーマ並びにＤＤＣ１／ＣＦＲ１／ＰＤＣ１／ＤＵＣ１及びＤＤＣ２／ＣＦＲ２／ＰＤＣ２／ＤＵＣ２を含むブロック１０６０を含み、ブロック１０６０は対応するスイッチの切り替えのタイミングを制御する。フィードバック信号１０３５及び１０４０は、最初に加算器１０６５（加算器１０６５において、フィードバック信号１０３５及び１０４０が位相ロックループ信号１０７０と結合される）を介し、次いでバンドパスフィルタ１０７５、ローパスフィルタ１０８０及びＡＤＣ１０８５を介してブロック１０６０へ戻される。さらに、ＰＡの１０００及び１００５からの温度センサ信号がトグルスイッチ１０９０及び検出器１０９５を介してブロック１０６０に戻され、それにより予歪係数が温度補償を含むことができる。スイッチ１０４５及び１０９０のトグリングを同期化して、適切な時間に各ＰＡの出力及び温度信号がブロック１０６０に提供されるようにする。ＲＲＵの別の実施形態は、その適用を複数周波数帯域に拡大する。別の実施形態は、複数周波数帯域（すなわち、２つ以上の帯域）実装は、並列の追加のチャネル化された電力増幅器を加えることを含む。追加の電力増幅器の出力はＮ ｂｙ １送受切換器で結合され、単一アンテナに供給されるが、いくつかの実施形態では複数アンテナを利用することもできる。複数周波数帯域ＲＲＵの別の実施形態は、電力増幅器の１つ又は複数において、２つ以上の周波数帯域を結合する。

[0043]図１１は、デュアルチャネルＲＲＵの別の実施形態を示すブロック図である。この実施形態では、Ｒｘスイッチ１１０５及び１１１０がサーキュレータ１１１５及び１１２０の第３ポートに置かれ、それによりＰＡ出力と送受切換器１０２０との間の挿入損失が減少する。図１１の残り部分は、図１０と実質的に同じであり、これ以上説明しない。

[0044]図１２は、８個のチャネルのデュアルバンドＲＲＵの実施形態を示すブロック図である。この実施形態では、各ＰＡ１０００Ａ〜Ｈ及び１００５Ａ〜Ｈのフィードバック経路は受信機チェーン及び広帯域キャプチャチェーンを含み、これはそれぞれ１２００Ａ〜Ｈ及び１２０５Ａ〜Ｈで示されており、対応するサーキュレータ１２１０Ａ〜Ｈ及び１２１５Ａ〜Ｈを通じて、一連の対応するＰＡからフィードバック信号を受信する。受信機チェーンは、ＲＲＵが受信モードに切り換えられたときに利用され、図１１の受信（Ｒｘ）経路に対応する。広帯域キャプチャチェーンは、電力増幅器の広帯域の歪みを捕捉するために利用され、図１１に示すフィードバックキャリブレーション経路に対応する。一実施形態では、チャネルキャリブレーションアルゴリズムが実施されて、各電力増幅器出力が互いに整合する時間、位相及び振幅であるようにする。

[0045]デジタル予歪器アルゴリズム

[0046]デジタル予歪（ＤＰＤ）は、電力増幅器（ＰＡ）を線形化する技法である。
図１は、線形のデジタル的に予歪処理されたＰＡのブロック図を示している。ＤＰＤブロックにおいて、メモリ多項式モデルが、予歪関数として使用される（図３）。

ここでａ_ｉｊはＤＰＤ係数である。

[0047]ＤＰＤ推定器ブロックにおいて、最小２乗アルゴリズムを利用してＤＰＤ係数ａ_ｉｊを見つけ、次いで当該係数をＤＰＤブロックに転送する。１次ＤＰＤブロックは図４に示されている。

[0048]遅延推定アルゴリズム：

[0049]ＤＰＤ推定器はｘ（ｎ）と対応するフィードバック信号ｙ（ｎ-Δｄ）とを比較して、ＤＰＤ係数を見つける。ここでΔｄはフィードバック経路の遅延である。フィードバック経路遅延はＰＡごとに異なり、この遅延は係数推定において信号が到着する前に識別される必要がある。この設計では、送信ｘ（ｎ）及びフィードバックデータｙ（ｎ）の振幅差相関関数を適用して、フィードバック経路遅延を見つける。この相関は以下によって与えられる。

相関Ｃ（ｍ）を最大化する遅延ｎが、フィードバック経路遅延である。

[0050]フィードバック経路はアナログ回路を通過するため、送信経路とフィードバック経路との間の遅延は、非整数のサンプル遅延であり得る。信号をより正確に同期化するには、非整数遅延推定が必要である。設計を単純化するために、この設計では半サンプル遅延が考えられているが、より小さな非整数の遅延を利用することもできる。

[0051]半サンプル遅延データを取得するにあたり、アップサンプリング手法が一般的に選択されるが、この設計では、ＦＰＧＡにおける非常に高いサンプリング周波数を回避するために、補間方法を使用して半サンプル遅延データを取得する。整数遅延及び非整数遅延を伴うデータは、並行して転送される。非整数遅延の補間関数は以下のとおりである。

ここでｃ_ｉは重み係数である。

[0052]非整数遅延経路が選択されるか、それとも整数遅延経路が選択されるかは、振幅差相関器の結果によって決定される。相関結果が奇相関である場合、整数経路が選択され、そうでない場合は非整数遅延経路が選択される。

[0053]位相オフセット推定及び補正アルゴリズム：

[0054]送信信号とフィードバック信号との間の位相オフセットは、回路内に存在する。ＤＰＤ係数推定の収斂を改善し速めるために、この位相オフセットを除去する必要がある。

[0055]送信信号ｘ（ｎ）及びフィードバック信号ｙ（ｎ）は以下のように表すことができる。
ｘ（ｎ）＝｜ｘ（ｎ）｜ｅ^ｊθｘ及びｙ（ｎ）＝｜ｙ（ｎ）｜ｅ^ｊθｙ
位相オフセットｅ^{ｊ（θｘ−θｙ）}は以下により計算できる。

したがって、送信経路とフィードバック経路との間の経路位相オフセットは以下のとおりである。

[0056]位相オフセットを除去したフィードバック信号は、以下により計算できる。

[0057]振幅補正：

[0058]ＰＡのゲインは若干変化する可能性があることから、フィードバックゲインを補正して、ゲインミスマッチによる誤差を回避する必要がある。フィードバック信号は以下の関数により補正される。

Ｎの選択は、所望の正確性に依拠する。

[0059]ＱＲ＿ＲＬＳ適応アルゴリズム：

[0060]ＤＰＤ係数推定の最小２乗解は以下のとおり公式化される。

ｈ_ｋ＝ｘ（ｎ−ｉ）｜ｘ（ｎ−ｉ）｜^ｊ、ｗ_ｋ＝ａ_ｉｊと定義し、ここでｋ＝（ｉ−１）Ｎ＋）である。最小２乗公式は以下のように表すことができる。

この設計では、ＱＲ-ＲＬＳアルゴリズム（Ｈａｙｋｉｎ、１９９６年）を実施して、この問題を解く。ＱＲ＿ＲＬＳアルゴリズムの公式は以下のとおりである。

ここでφ_ｉは対角行列であり、ｑ_ｉはベクトルである。

[0061]ＱＲ＿ＲＬＳアルゴリズムは、ユニタリ変換を通じて（ｉ−１）番目のモーメントからｉ番目のモーメントφ_ｉ及びｑ_ｉを取得する。

θ_ｉは、ユニタリ変換のユニタリ行列である。

[0062]ＦＰＧＡにおいてより効率的にＱＲ＿ＲＬＳアルゴリズムを適用するために、ユニタリ変換プロセスにおいて、平方根演算なしのギブンス回転が適用される（Ｅ．Ｎ．Ｆｒａｎｔｚｅｓｋａｋｉｓ、１９９４年）。

[0063]ＲＬＳアルゴリズムにおいて、ｉ番目のモーメントは以下のように実現する。

ｗ_ｉは以下を解くことにより取得できる。

[0064]反復プロセスにおいて、データのブロック（この設計では、１つのブロックに４０９６個のデータがある）がメモリに記憶され、アルゴリズムはメモリ内のすべてのデータを使用して、ＤＰＤ係数を推定する。ＤＰＤの性能をより安定的にするために、ＤＰＤ係数は、データの１ブロックが処理された後に限り更新される。次の反復プロセスのために行列Ａを使用し、その結果、収斂が速くなる。

[0065]ＤＰＤの性能が安定的であることを保証するために、以下のようにＤＰＤ係数を更新するときに重み係数ｆを使用する。
ｗ_ｉ＝ｆ×ｗ_ｉ−１＋（１−ｆ）ｗ_ｉ
ＤＰＤ係数推定器は係数ｗ_ｉを、ＱＲ＿ＲＬＳアルゴリズムを使用して計算する。これらのｗ_ｉをＤＰＤブロックにコピーして、ＰＡを線形化する。

[0066]チャネルキャリブレーションアルゴリズム

[0067]図１２における８個のチャネルのＲＲＵは、ＰＡの１０００Ａ〜Ｈ及び１００５Ａ〜Ｈで示される１６個の別個の電力増幅器を有する。電力増幅器の半分は１つの帯域向け、残り半分は第２帯域向けに設計されている。これらの帯域は以下で帯域Ａ及び帯域Ｂと呼び、２つの別個の周波数を占める。８個のチャネルのＲＲＵは８個のアンテナ１２２０Ａ〜Ｈを使用し、各アンテナに両方の帯域が共存する。性能を最大化するために、各電力増幅器の出力信号は、時間、位相及び振幅に関して互いに整合する必要がある。アンテナキャリブレーションアルゴリズムは、３つの別個のアプローチを含む。１）パイロットトーンが各ＰＡに注入される、２）基準変調信号が各ＰＡを介して送信される、又は３）リアルタイムＩ／Ｑデータが基準信号として使用される。パイロットトーンアプローチは、フィードバックキャリブレーション経路又は個別のＰＡの受信機のいずれかで追跡されるシングルキャリアＩＦトーンを注入する。帯域Ａの各送信機経路は、帯域Ｂと同様に、時間、位相及び振幅に関して互いに整合する。基準変調アプローチは、帯域ＢのＰＡと同様に、帯域ＡのＰＡの各々を通じて送信される記憶された複素変調信号を利用する。次いで送信機は、時間、位相及び振幅に関して互いに整合する。フィードバックキャリブレーション経路又は個別の受信機のいずれかを、ＰＡ出力信号を取得するために使用できる。リアルタイムアプローチが、リアルタイム送信信号に対して実行される。このアプローチは、ＤＰＤ時間整合、位相及び振幅オフセット情報を利用して、各ＰＡ出力を互いに同期化する。

[0068]要約すると、本発明のＲＲＵシステムは、性能を効率性及び線形性の点でより効果的に向上させる。それは、ＲＲＵシステムが、１つのデジタルプロセッサでＣＦＲ、ＤＰＤ及び適応アルゴリズムを実施できるからであり、結果的にハードウェアリソース及び処理時間の節約となる。ＲＲＵ内のＲＦ電力増幅器の高電力効率は、放熱器のような熱放散メカニズムの必要性が低下することを意味し、その結果、機械ハウジングの規模及び量が大幅に低下する。そして、こうしたＲＲＵの小型化によりサービスプロバイダは、不動産の欠如、重量制限、風の影響、その他の安全上の問題により、柱の最上部、街路灯の最上部などのような、重い又は大きいＲＲＵを配置できない領域にＲＲＵを配置することができる。本発明のＲＲＵシステムはまた、再構成可能かつフィールドプログラマブルであり、それは、ファームウェアに埋め込まれているアルゴリズム及び電力効率向上機能を、いつでもデジタルプロセッサ内のソフトウェアアップグレードと同様に調整できるからである。

[0069]さらに、ＲＲＵシステムは、ＣＤＭＡ、ＴＤ−ＳＣＤＭＡ、ＧＳＭ、ＷＣＤＭＡ、ＣＤＭＡ２０００及び無線ＬＡＮシステムにおけるＱＰＳＫ、ＱＡＭ、ＯＦＤＭなどの変調スキームに対してアグノスティックである。これは、ＲＲＵシステムがマルチ変調スキーム、マルチキャリア及びマルチチャネルをサポートできることを意味する。複数周波数帯域の利点は、モバイル加入者の増加に対応して拡大した周波数帯域をカバーするためにモバイル事業者が配置するＲＲＵの数を減らし、ひいてはＣＡＰＥＸ及びＯＰＥXを大幅に削減することができることを意味する。ＲＲＵシステムの他の利点として、必要なベースバンド信号情報をすぐに入手することができないリピータ又は屋内カバレージシステムにおけるＰＡの非線形性の補正がある。

[0070]本発明について好ましい実施形態を参照して説明してきたが、本発明は説明した詳細に限定されないことが理解されよう。これまでの説明では、様々な代替及び修正を推奨しており、当業者は他の形態を思いつくだろう。したがって、すべてのかかる代替及び修正が、添付の請求項に定める本発明の範囲に含まれることが意図されている。

[001]本出願は、以下の出願の利益を主張する。
２００９年１２月２１日に出願され、「ＨＩＧＨ ＥＦＦＩＣＩＥＮＣＹ， ＲＥＭＯＴＥＬＹ ＲＥＣＯＮＦＩＧＵＲＡＢＬＥ ＲＥＭＯＴＥ ＲＡＤＩＯ ＨＥＡＤ ＵＮＩＴ ＳＹＳＴＥＭ ＡＮＤ ＭＥＴＨＯＤ ＦＯＲ ＷＩＲＥＬＥＳＳ ＣＯＭＭＵＮＩＣＡＴＩＯＮＳ」と題し、Ｗａｎ−Ｊｏｎｇ Ｋｉｍ、Ｋｙｏｕｎｇ−Ｊｏｏｎ Ｃｈｏ及びＳｈａｗｎ Ｐａｔｒｉｃｋ Ｓｔａｐｌｅｔｏｎ及びＹｉｎｇ Ｘｉａｏを発明者とする米国特許出願第６１／２８８，８４７号は、すべての目的のために参照により本明細書に組み込まれる。

Claims (3)

1. 無線通信のためのデュアルチャネルリモート無線ヘッドユニットであって、
   少なくとも２つの電力増幅器であって、各々が別個の周波数を中心とする入力信号を受信し、各々が前記受信した入力信号の増幅された表現を出力として提供する、少なくとも２つの電力増幅器と、
   少なくとも２つのフィードバックセンサであって、少なくとも１つが、各電力増幅器に対応して、前記対応する電力増幅器のノイズ特性の表現を含むフィードバック信号を提供する、少なくとも２つのフィードバックセンサと、
   信号を処理するデジタル論理回路と、
   前記デジタル論理回路によって制御されるフィードバックスイッチであって、前記デジタル論理回路に接続するために前記フィードバック信号の１つを選択して、前記フィードバック信号に少なくとも部分的に基づいて前記電力増幅器の各々に適した予歪補償信号を前記デジタル論理回路が生成できるようにする、フィードバックスイッチと
   を備えるデュアルチャネルリモート無線ヘッドユニット。
2. 少なくとも２つの温度センサであって、少なくとも１つが、各電力増幅器に対応して、前記対応する電力増幅器の温度を表す温度信号を提供する、少なくとも２つの温度センサと、
   前記デジタル論理回路によって制御される温度スイッチであって、前記デジタル論理回路に接続するために前記温度信号の１つを選択して、前記温度信号に少なくとも部分的に基づいて前記電力増幅器の各々に適した予歪補償信号を前記デジタル論理回路が生成できるようにする、温度スイッチと
   をさらに備える、請求項１に記載のデュアルチャネルリモート無線ヘッドユニット。
3. 各電力増幅器出力が、他の電力増幅器出力と整合する時間、位相及び振幅であることを保証するためのアルゴリズムを実施するデジタル論理回路をさらに備える、請求項１に記載のデュアルチャネルリモート無線ヘッドユニット。
   
   

Images