JP2013512511A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2013512511A5 JP2013512511A5 JP2012541208A JP2012541208A JP2013512511A5 JP 2013512511 A5 JP2013512511 A5 JP 2013512511A5 JP 2012541208 A JP2012541208 A JP 2012541208A JP 2012541208 A JP2012541208 A JP 2012541208A JP 2013512511 A5 JP2013512511 A5 JP 2013512511A5
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- generating
- circuit device
- signal processors
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims 27
- 230000001808 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
Claims (20)
- 集積回路装置であって、
回路基板と、
前記回路基板上に設けられたフィールドプログラマブルゲートアレイと、ここで該フィールドプログラマブルゲートアレイは、実装された1又はそれ以上のデジタル信号プロセッサ含み、前記各デジタル信号プロセッサは、
特定のアプリケーションの少なくとも一部を実行するために特定の数式を実行するように構成された関数コアと、前記特定のアプリケーションを実行するためのコマンドを前記制御ユニット及び前記データユニットに送信するように構成された1又はそれ以上の命令を記憶する命令メモリとを含むデータユニットと、
複数のメモリバンクと前記関数コアの間の、前記特定のアプリケーションを実行するためのデータの流れを制御するように構成された制御ユニットと、
を含んでおり、
前記1又はそれ以上のデジタル信号プロセッサの各々に結合されているとともに、前記フィールドプログラマブルゲートアレイに集積された少なくとも2又はそれ以上のローカルメモリバンクを含んでいる前記複数のメモリバンクと、
を含むことを特徴とする集積回路装置。 - 前記複数のメモリバンクは、前記フィールドプログラマブルゲートアレイの外部にあり、かつ、前記1又はそれ以上のデジタル信号プロセッサの少なくとも1つに結合されている1又はそれ以上の外部メモリバンクをさらに含む、
ことを特徴とする請求項1に記載の集積回路装置。 - 前記データユニットは、命令レジスタ及びメモリアドレスレジスタなどの1又はそれ以上のレジスタ、及びプログラムカウンタなどの1又はそれ以上のカウンタのうちの少なくとも1つをさらに含む、
ことを特徴とする請求項1に記載の集積回路装置。 - 前記命令メモリは、少なくとも2つの命令を含む、
ことを特徴とする請求項1に記載の集積回路装置。 - 前記少なくとも2つの命令は、前記特定のアプリケーションのための第1の命令、及び前記デジタル信号プロセッサを停止するための第2の命令を含む、
ことを特徴とする請求項4に記載の集積回路装置。 - 前記命令メモリは、前記特定の数式を実行するための入力データをロードするための命令、及び前記関数コアの出力データを記憶するための命令をさらに含む、
ことを特徴とする請求項5に記載の集積回路装置。 - 前記命令メモリは前記データユニットの一部であり、前記データユニットに結合された前記複数のメモリバンクから分離される、
ことを特徴とする請求項1に記載の集積回路装置。 - 前記関数コアは、固定小数点演算及び浮動小数点演算の一方又は両方を実行する、
ことを特徴とする請求項1に記載の集積回路装置。 - 前記関数コアは、前記特定の数式を実行するための入力データを受け取るための1又はそれ以上の入力を含み、前記実行された特定の数式の結果を含む1又はそれ以上の出力をさらに含む、
ことを特徴とする請求項1に記載の集積回路装置。 - 前記関数コアは、前記特定の数式の一部を各々が実行する複数の関数コアを含む、
ことを特徴とする請求項1に記載の集積回路装置。 - 前記関数コアは、前記特定の数式に対してクロックサイクルごとに出力が提供されるように構成される、
ことを特徴とする請求項1に記載の集積回路装置。 - 前記1又はそれ以上のデジタル信号プロセッサは、前記フィールドプログラマブルゲートアレイに集積された少なくとも2つのデジタル信号プロセッサを含み、前記複数のメモリバンクは、少なくとも1つの共有メモリバンクを含み、前記少なくとも2つのデジタル信号プロセッサが前記少なくとも1つの共有メモリバンクを共有する、
ことを特徴とする請求項1に記載の集積回路装置。 - 前記少なくとも1つの共有メモリバンクは、前記フィールドプログラマブルゲートアレイに集積されたローカルメモリバンクを含む、
ことを特徴とする請求項12に記載の集積回路装置。 - 前記少なくとも1つの共有メモリバンクは、フィールドプログラマブルゲートアレイの外部にあり、かつ、前記少なくとも2つのデジタル信号プロセッサに結合された外部メモリを含む、
ことを特徴とする請求項12に記載の集積回路装置。 - 1又はそれ以上のデジタル信号プロセッサが集積されて含まれているフィールドプログラマブルゲートアレイを生成するステップを含む方法であって、前記1又はそれ以上のデジタル信号プロセッサの各々を生成するステップは、
データユニットを生成するステップと、
制御ユニットを生成するステップと、
を含み、前記データユニットを生成するステップは、
特定のアプリケーションの少なくとも一部を実行するために特定の数式を実行するように構成された関数コアを生成するステップと、
前記特定のアプリケーションを実行するためのコマンドを前記制御ユニット及び前記データユニットに送信するように構成された1又はそれ以上の命令を記憶する命令メモリを生成するステップと、
を含み、前記制御ユニットは、複数のメモリバンクと前記関数コアの間の、前記特定のアプリケーションを実行するためのデータの流れを制御するように構成され、
前記方法は、さらに、
前記フィールドプログラマブルゲートアレイに集積され、かつ、前記1又はそれ以上のデジタル信号プロセッサに結合された少なくとも2つ又はそれ以上のローカルメモリバンクを生成するステップと、
前記フィールドプログラマブルゲートアレイを回路基板上に搭載するステップと、
を含むことを特徴とする方法。 - さらに、
少なくとも1つのデジタル信号プロセッサの前記データユニットを、少なくとも1又はそれ以上の、前記フィールドプログラマブルゲートアレイの外部にある外部メモリバンクに結合するステップを含む、
ことを特徴とする請求項15に記載の方法。 - 前記命令メモリは前記データユニットの一部であり、前記データユニットに結合された前記少なくとも2つ又はそれ以上のメモリバンクから分離される、
ことを特徴とする請求項15に記載の方法。 - 前記関数コアは、前記特定の数式の一部を各々が実行する1又はそれ以上の関数コアを含む、
ことを特徴とする請求項15に記載の方法。 - 前記1又はそれ以上のデジタル信号プロセッサの各々は、前記回路基板上にロードされるように構成されたビットストリームを含む、
ことを特徴とする請求項15に記載の方法。 - プロセッサにより実行されたときに方法を実行するように構成されたコンピュータ可読命令を有する有形コンピュータ可読記憶媒体であって、前記方法は、
1又はそれ以上のデジタル信号プロセッサが集積されて含まれるフィールドプログラマブルゲートアレイを回路基板上に生成するステップを含み、前記1又はそれ以上のデジタル信号プロセッサの各々を生成するステップは、
データユニットを生成するステップと、
制御ユニットを生成するステップと、
を含み、前記データユニットを生成するステップは、
特定のアプリケーションの少なくとも一部を実行するために特定の数式を実行するように構成された関数コアを生成するステップと、
前記特定のアプリケーションを実行するためのコマンドを前記制御ユニット及び前記データユニットに送信するように構成された1又はそれ以上の命令を記憶する命令メモリを生成するステップと、
を含み、前記制御ユニットは、複数のメモリバンクと前記関数コアの間の、前記特定のアプリケーションを実行するためのデータの流れを制御するように構成され、
前記方法は、さらに、
前記フィールドプログラマブルゲートアレイに集積され、かつ、前記1つ又はそれ以上のデジタル信号プロセッサの各々に結合された少なくとも2つ又はそれ以上のローカルメモリを生成するステップと、
前記フィールドプログラマブルゲートアレイを回路基板上に搭載するステップと、
を含むことを特徴とする有形コンピュータ可読記憶媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US26433409P | 2009-11-25 | 2009-11-25 | |
US61/264,334 | 2009-11-25 | ||
PCT/US2010/058100 WO2011066459A2 (en) | 2009-11-25 | 2010-11-24 | Multiple-memory application-specific digital signal processor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013512511A JP2013512511A (ja) | 2013-04-11 |
JP2013512511A5 true JP2013512511A5 (ja) | 2014-01-16 |
Family
ID=44067246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012541208A Pending JP2013512511A (ja) | 2009-11-25 | 2010-11-24 | 複数メモリ特定用途向けデジタル信号プロセッサ |
Country Status (4)
Country | Link |
---|---|
US (1) | US9111068B2 (ja) |
EP (1) | EP2504767A4 (ja) |
JP (1) | JP2013512511A (ja) |
WO (1) | WO2011066459A2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011066459A2 (en) | 2009-11-25 | 2011-06-03 | Howard University | Multiple-memory application-specific digital signal processor |
EP2718859A1 (en) * | 2011-06-08 | 2014-04-16 | Hyperion Core, Inc. | Tool-level and hardware-level code optimization and respective hardware modification |
CN103186501A (zh) * | 2011-12-29 | 2013-07-03 | 中兴通讯股份有限公司 | 一种多处理器共享存储方法及系统 |
CN103577266B (zh) | 2012-07-31 | 2017-06-23 | 国际商业机器公司 | 用于对现场可编程门阵列资源进行分配的方法及系统 |
CN104424128B (zh) * | 2013-08-19 | 2019-12-13 | 上海芯豪微电子有限公司 | 变长指令字处理器系统和方法 |
EP2843616A1 (de) * | 2013-08-29 | 2015-03-04 | Sick Ag | Optoelektronische Vorrichtung und Verfahren zur Aufnahme entzerrter Bilder |
JP6721911B2 (ja) * | 2014-02-20 | 2020-07-15 | スティルウォーター スーパーコンピューティング,インク. | アフィン従属による単一割当プログラムを実行するための実行エンジン |
US10320390B1 (en) | 2016-11-17 | 2019-06-11 | X Development Llc | Field programmable gate array including coupled lookup tables |
US20190050263A1 (en) * | 2018-03-05 | 2019-02-14 | Intel Corporation | Technologies for scheduling acceleration of functions in a pool of accelerator devices |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5550839A (en) | 1993-03-12 | 1996-08-27 | Xilinx, Inc. | Mask-programmed integrated circuits having timing and logic compatibility to user-configured logic arrays |
US5933023A (en) | 1996-09-03 | 1999-08-03 | Xilinx, Inc. | FPGA architecture having RAM blocks with programmable word length and width and dedicated address and data lines |
US6047115A (en) | 1997-05-29 | 2000-04-04 | Xilinx, Inc. | Method for configuring FPGA memory planes for virtual hardware computation |
US5991908A (en) | 1997-09-29 | 1999-11-23 | Xilinx, Inc. | Boundary scan chain with dedicated programmable routing |
US6120551A (en) | 1997-09-29 | 2000-09-19 | Xilinx, Inc. | Hardwire logic device emulating an FPGA |
US7373440B2 (en) | 1997-12-17 | 2008-05-13 | Src Computers, Inc. | Switch/network adapter port for clustered computers employing a chain of multi-adaptive processors in a dual in-line memory module format |
GB0105357D0 (en) | 2001-03-03 | 2001-04-18 | Marconi Comm Ltd | Evolutionary programming of configurable logic devices |
US7133822B1 (en) | 2001-03-29 | 2006-11-07 | Xilinx, Inc. | Network based diagnostic system and method for programmable hardware |
US7840777B2 (en) * | 2001-05-04 | 2010-11-23 | Ascenium Corporation | Method and apparatus for directing a computational array to execute a plurality of successive computational array instructions at runtime |
US7072824B2 (en) | 2001-05-09 | 2006-07-04 | Lucent Technologies Inc. | Method and apparatus for emulating a processor |
EP1271783B1 (en) | 2001-06-29 | 2013-07-31 | Sicronic Remote KG, LLC | FPGA with a simplified interface between the program memory and the programmable logic blocks |
AU2002318809B2 (en) * | 2001-07-12 | 2008-02-28 | Ip Flex Inc. | Integrated circuit device |
US7302667B1 (en) | 2004-04-15 | 2007-11-27 | Altera Corporation | Methods and apparatus for generating programmable device layout information |
US7546572B1 (en) | 2005-09-20 | 2009-06-09 | Xilinx, Inc. | Shared memory interface in a programmable logic device using partial reconfiguration |
WO2011066459A2 (en) | 2009-11-25 | 2011-06-03 | Howard University | Multiple-memory application-specific digital signal processor |
-
2010
- 2010-11-24 WO PCT/US2010/058100 patent/WO2011066459A2/en active Application Filing
- 2010-11-24 US US12/954,479 patent/US9111068B2/en active Active
- 2010-11-24 JP JP2012541208A patent/JP2013512511A/ja active Pending
- 2010-11-24 EP EP10833979.7A patent/EP2504767A4/en not_active Ceased
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013512511A5 (ja) | ||
US20230350674A1 (en) | Interruptible and restartable matrix multiplication instructions, processors, methods, and systems | |
GB2508312A (en) | Instruction and logic to provide vector load-op/store-op with stride functionality | |
US9747108B2 (en) | User-level fork and join processors, methods, systems, and instructions | |
US9299412B2 (en) | Write operations in spin transfer torque memory | |
GB2568816A8 (en) | Processor having multiple cores, shared core extension logic, and shared core extension utilization instructions | |
US9304940B2 (en) | Processors, methods, and systems to relax synchronization of accesses to shared memory | |
GB2508533A (en) | Instruction and logic to provide vector scatter-op and gather-op functionality | |
US20180074824A1 (en) | Outer Product Engine | |
US10572339B2 (en) | Memory latency management | |
JP2015534169A5 (ja) | ||
JP2016526220A5 (ja) | ||
JP2014501009A (ja) | データを移動させるための方法及び装置 | |
JP6450705B2 (ja) | 永続コミットプロセッサ、方法、システムおよび命令 | |
US9317421B2 (en) | Memory management | |
TWI515653B (zh) | 指令順序執行之指令對、處理器、方法及系統 | |
WO2011044398A3 (en) | Computer for amdahl-compliant algorithms like matrix inversion | |
ITVI20100208A1 (it) | Metodo¿e sistema di simulazione atti alla simulazione di una piattaforma hardware a componenti multipli | |
IN2014CH00978A (ja) | ||
US20190004807A1 (en) | Stream processor with overlapping execution | |
JP6094356B2 (ja) | 演算処理装置 | |
US9582286B2 (en) | Register file management for operations using a single physical register for both source and result | |
KR20230045112A (ko) | 휘발성 메모리에 대한 극성 기반 데이터 트랜스퍼 기능 | |
JP2013161484A (ja) | 再構成可能コンピューティング装置、その第1メモリ制御器及び第2メモリ制御器、並びにそのデバッギング用のトレースデータを処理する方法 | |
JP6292324B2 (ja) | 演算処理装置 |