CN103186501A - 一种多处理器共享存储方法及系统 - Google Patents

一种多处理器共享存储方法及系统 Download PDF

Info

Publication number
CN103186501A
CN103186501A CN201110453819XA CN201110453819A CN103186501A CN 103186501 A CN103186501 A CN 103186501A CN 201110453819X A CN201110453819X A CN 201110453819XA CN 201110453819 A CN201110453819 A CN 201110453819A CN 103186501 A CN103186501 A CN 103186501A
Authority
CN
China
Prior art keywords
local
memory cell
shared memory
functional module
address space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110453819XA
Other languages
English (en)
Inventor
元西西
邱芳
田学红
田万廷
曾代兵
朱志刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201110453819XA priority Critical patent/CN103186501A/zh
Priority to US14/369,926 priority patent/US20150012714A1/en
Priority to PCT/CN2012/075201 priority patent/WO2013097394A1/zh
Priority to EP12861084.7A priority patent/EP2800008A4/en
Publication of CN103186501A publication Critical patent/CN103186501A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1663—Access to shared memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Multi Processors (AREA)

Abstract

本发明公开一种多处理器共享存储方法及系统，该方法包括：设置至少一个局部互连网络，每个局部互连网络与至少两个功能模块相连，设置与所述局部互连网络连接的局部共享存储单元，并将所述功能模块的地址空间映射到所述局部共享存储单元；至少两个功能模块中的第一功能模块将处理后的初始数据通过所述局部互连网络写入所述局部共享存储单元；至少两个功能模块中的第二功能模块通过所述局部互连网络从所述局部共享存储单元中获取数据。本发明的技术方案能够解决传统多处理器全局共享存储系统的传输延迟大、管理开销大等缺点。

Description

一种多处理器共享存储方法及系统
技术领域
本发明涉及计算机系统领域，尤其涉及一种多处理器共享存储方法及系统。
背景技术
传统的多处理器全局共享存储系统如图1和图2所示，其中，功能模块包括但不限于通用处理器模块和可配置处理器模块等处理器模块，全局互连网络包括但不限于共享总线、交叉开关、以及Mesh/Torus等各种拓扑形式的连接网络，共享存储器可采用物理集中方式或分布方式的组织形式。这里，所述功能模块可包含共享存储器的本地备份(即缓存)，图2中的共享存储器也可以作为紧密耦合存储器TCM集成到功能模块内部。
在传统的多处理器全局共享存储系统中，各个功能模块之间的数据交换通过共享存储或消息传递实现。在包含缓存的多处理器全局共享存储系统中，维护各个功能模块的缓存之间的一致性会带来很大的硬件开销，每个功能模块每做一次存储访问，必须检查其他功能模块可能包含的同一地址存储内容的状态信息；而且多个功能模块和共享存储器需要通过全局互连网络连接，随着功能模块的增加，全局互连网络的可伸缩性、死锁和活锁等处理过程使得自身的设计复杂度大大上升，还会带来严重的性能和功耗等问题。此外，各个功能模块可能同时需要访问共享存储器，有限的带宽面临额外的冲突和仲裁开销，也将影响访问共享存储器的延迟。
公开号为CN200410007302的专利申请公开了一种通过改变软件映射，在不同处理器的本地私有存储器和全局共享存储器之间交换数据的机制，这种方案中，所有的数据传输仍然需要利用全局互连网络完成。
公开号为CN200580002951的专利申请公开了一种带有本地私有存储器的多处理器系统，而且部分处理器禁止从全局共享存储器空间中执行程序，这种方案中，各个处理器之间交换数据仍然需要通过全局共享存储器完成。
公开号为CN200510032308的专利申请公开了一种将异构多核处理器的地址空间划分为全局共享和私有空间两部分，并将共享空间全部保存在芯片上以实现交换数据的技术方案，除主处理器外的各个处理器对共享空间的访问需经过仲裁判断，这种方案中，每个处理器对应一个私有空间，因而增加系统中的节点，从而增加系统管理开销，而且保存在芯片上的共享空间的空间较小。
发明内容
有鉴于此，本发明的主要目的在于提供一种多处理器共享存储方法及系统，用以能够解决传统多处理器全局共享存储系统的传输延迟大、管理开销大等缺点。
为达到上述目的，本发明的技术方案是这样实现的：
本发明提供一种多处理器共享存储方法，设置至少一个局部互连网络，每个局部互连网络与至少两个功能模块相连；设置与所述局部互连网络连接的局部共享存储单元，并将所述功能模块的地址空间映射到所述局部共享存储单元；还包括：
至少两个功能模块中的第一功能模块将处理后的初始数据通过所述局部互连网络写入所述局部共享存储单元；
至少两个功能模块中的第二功能模块通过所述局部互连网络从所述局部共享存储单元中获取数据。
上述方法中，存在多个局部互连网络时，该方法还包括：至少两个功能模块中的至少一个功能模块与至少两个局部互连网络相连。
上述方法中，该方法还包括：第二功能模块对获取的数据进行处理，并通过与自身连接的其他局部互连网络，将处理后的数据写入与所述其他局部互连网络连接的局部共享存储单元。
上述方法中，存在多个局部互连网络时，该方法还包括：局部互连网络间没有共同的功能模块时，每个局部互连网络连接的至少两个功能模块中，至少一个功能模块与全局互连网络相连。
上述方法中，所述将所述功能模块的地址空间映射到所述局部共享存储单元为：
将功能模块的地址空间全部映射到局部共享存储单元；或，
将功能模块的地址空间划分为多个区域，将多个区域的地址空间分别映射到局部共享存储单元和全局共享存储单元；或，
存在多个局部互连网络及局部共享存储单元时，将功能模块的地址空间划分为多个区域，将多个区域的地址空间分别映射到不同的局部共享存储单元。
上述方法中，所述将功能模块的地址空间划分为多个区域为：通过配置存储管理单元的方式或增加硬件的存储单元的方式将功能模块的地址空间划分为多个区域。
上述方法中，所述至少两个功能模块中的第一功能模块将处理后的初始数据通过所述局部互连网络写入所述局部共享存储单元为：
至少两个功能模块中的第一功能模块从芯片的外部接口或全局共享存储单元获取初始数据，并对所述初始数据进行处理，通过与自身连接的局部互连网络，将处理后的初始数据写入与所述局部互连网络连接的局部共享存储单元。
本发明还提供一种多处理器共享存储系统，包括至少一个多处理器共享存储子系统；所述多处理器共享存储子系统包括：一个局部互连网络、与所述局部互连网络相连的至少两个功能模块、与所述局部互连网络连接的局部共享存储单元；其中，
至少两个功能模块中的第一功能模块，用于将自身的地址空间映射到所述局部共享存储单元；还用于将处理后的初始数据通过所述局部互连网络写入所述局部共享存储单元；
至少两个功能模块中的第二功能模块，用于将自身的地址空间映射到所述局部共享存储单元；还用于通过所述局部互连网络从所述局部共享存储单元中获取数据。
上述系统中，该系统包括多个多处理器共享存储子系统时，所述至少两个功能模块中的至少一个功能模块与至少两个局部互连网络相连。
上述系统中，所述第二功能模块，还用于对获取的数据进行处理，并通过与自身连接的其他局部互连网络，将处理后的数据写入与该其他局部互连网络连接的局部共享存储单元。
上述系统中，该系统包括多个多处理器共享存储子系统，且多个多处理器共享存储子系统中的局部互连网络间没有共同的功能模块时，该系统还包括全局互连网络，其中，每个局部互连网络连接的至少两个功能模块中，至少一个功能模块与全局互连网络相连。
上述系统中，所述功能模块将自身的地址空间映射到所述局部共享存储单元为：
将功能模块的地址空间全部映射到局部共享存储单元；或，
将功能模块的地址空间划分为多个区域，将多个区域的地址空间分别映射到局部共享存储单元和全局共享存储单元；或，
存在多个局部互连网络及局部共享存储单元时，将功能模块的地址空间划分为多个区域，将多个区域的地址空间分别映射到不同的局部共享存储单元。
本发明提供的多处理器共享存储方法及系统，设置至少一个局部互连网络，每个局部互连网络与至少两个功能模块相连，设置与所述局部互连网络连接的局部共享存储单元，并将所述功能模块的地址空间映射到所述局部共享存储单元；至少两个功能模块中的第一功能模块将处理后的初始数据通过所述局部互连网络写入所述局部共享存储单元；至少两个功能模块中的第二功能模块通过所述局部互连网络从所述局部共享存储单元中获取数据，因此，各个功能模块间可以并行访问局部共享存储器，存储带宽大大提高，延迟大大减少，既提升了存储模块间的数据交换性能，又降低了全局互连网络的拥塞和复杂度，用以解决传统多处理器全局共享存储系统的传输延迟大、管理开销大等缺点。
附图说明
图1是传统的多处理器全局共享存储系统的实施例一的结构示意图；
图2是传统的多处理器全局共享存储系统的实施例二的结构示意图；
图3是本发明实现多处理器共享存储方法的流程示意图；
图4是本发明实现多处理器共享存储方法的实施例的第一示意图；
图5是本发明实现多处理器共享存储方法的实施例的第二示意图；
图6是本发明实现多处理器共享存储方法的实施例的第三示意图；
图7是本发明实现多处理器共享存储方法的实施例的第四示意图
图8是本发明实现多处理器共享存储系统的结构示意图；
图9是本发明实现多处理器共享存储系统的实施例一的结构示意图；
图10是本发明实现多处理器共享存储系统的实施例二的结构示意图。
具体实施方式
本发明的基本思想是：设置至少一个局部互连网络，每个局部互连网络与至少两个功能模块相连，设置与所述局部互连网络连接的局部共享存储单元，并将所述功能模块的地址空间映射到所述局部共享存储单元；至少两个功能模块中的第一功能模块将处理后的初始数据通过所述局部互连网络写入所述局部共享存储单元；至少两个功能模块中的第二功能模块通过所述局部互连网络从所述局部共享存储单元中获取数据。
下面通过附图及具体实施例对本发明再做进一步的详细说明。
本发明提供一种多处理器共享存储方法，图3是本发明实现多处理器共享存储方法的流程示意图，如图3所示，该方法包括以下步骤：
步骤301，设置至少一个局部互连网络，每个局部互连网络与至少两个功能模块相连；
具体的，如图4、图5和图6所示，在多处理器共享存储系统中，设置一个或多个局部互连网络，其中设置的每个局部互连网络可以与至少两个功能模块相连；如图5所示，存在多个局部互连网络时，至少两个功能模块中的至少一个功能模块(如第二功能模块)可以与至少两个局部互连网络相连，即功能模块可以仅与一个局部互连网络连接，也可以与多个局部互连网络连接；或，如图6所示，存在多个局部互连网络时，局部互连网络之间没有交叉，即局部互连网络间没有共同的功能模块时，每个局部互连网络连接的至少两个功能模块中，至少一个功能模块与全局互连网络相连；
其中，所述功能模块可以是通用处理器模块、可配置处理器模块、无线链路处理器模块等；所述局部互连网络可以是共享总线、交叉开关、Mesh/Torus等各种拓扑形式的连接网络。
步骤302，设置与局部互连网络连接的局部共享存储单元，并将功能模块的地址空间映射到局部共享存储单元；
具体的，将设置的局部互连网络分别与一个局部共享存储单元相连，所述局部共享存储单元是带有存储控制功能的存储单元，既可以集成到芯片内部，也可以通过外接存储器实现；
如图6和图7所示，本发明中的多处理器共享存储系统既可以独立存在并实现功能模块间的共享存储，也可以同时与全局互连网络连接，并通过全局互连网络与全局共享存储单元进行交互；为了实现功能模块能够从局部共享存储单元读取和写入数据，需要将功能模块的地址空间映射到局部共享存储单元，对于每个功能模块，可以将功能模块的地址空间全部映射到局部共享存储单元，或将功能模块的地址空间划分为多个区域，将多个区域的地址空间分别映射到局部共享存储单元和全局共享存储单元，或存在多个局部互连网络及局部共享存储单元时，可以将功能模块的地址空间划分为多个区域，将这些区域的地址空间分别映射到不同的局部共享存储单元，这样，映射到同一共享存储单元的多个功能模块之间就可以共享该局部共享存储单元；局部共享存储单元既可以独立存在，也可以与其他共享存储单元构成更大的局部共享存储空间而联合工作；其中，所述划分既可以通过利用软件编程配置存储管理单元的方式实现，也可以通过增加硬件的存储单元来实现。
步骤303，至少两个功能模块中的第一功能模块将处理后的初始数据通过局部互连网络写入局部共享存储单元；
具体的，至少两个功能模块中的第一功能模块从芯片的外部接口或全局共享存储单元获取初始数据，并对该初始数据进行处理，通过与自身连接的局部互连网络，将处理后的初始数据写入与该局部互连网络连接的局部共享存储单元；其中，针对不同的功能模块，获取的初始数据不同，例如所述功能模块是无线链路数据处理器模块时，初始数据可以是语音数据，所述处理指的是对初始数据进行运算操作，获取初始数据和对初始数据进行处理属于现有技术，这里不再赘述。
步骤304，至少两个功能模块中的第二功能模块通过局部互连网络从局部共享存储单元中获取数据；
具体的，至少两个功能模块中的第二功能模块通过局部互连网络从局部共享存储器中获取数据，并对获取的数据进行处理，所述处理同第一功能模块的处理，这里不再赘述。
多处理器共享存储系统中存在多个局部互连网络以及多个局部共享存储单元，且多个局部互连网络间有交叉时，该方法还可以包括：
步骤305，第二功能模块通过与自身连接的其他局部互连网络，将处理后的数据写入与该其他局部互连网络连接的局部共享存储单元。
实施例
下面以两个局部互连网络、三个功能模块、两个局部共享存储单元为例进行说明，如图5和图7所示，设置局部互连网络1和局部互连网络2，功能模块1和功能模块2都与局部互连网络1相连，功能模块2和功能模块3都与局部互连网络2相连。
局部共享存储单元1与局部互连网络1连接，局部共享存储单元2与局部互连网络2连接；这样，功能模块1和功能模块2可以通过局部互连网络1连接到局部共享存储单元1，并共享局部共享存储单元1，功能模块2和功能模块3可以通过局部互连网络2连接到局部共享存储单元2，并共享局部共享存储单元2。
功能模块1从芯片的外部接口或全局共享存储单元获取初始数据，在对初始数据进行处理后，将处理后的初始数据写入局部共享存储单元1。
功能模块2通过局部互连网络1从局部共享存储单元1中获取数据，对获取的数据进行处理，将处理后的数据通过局部互连网络2写入局部共享存储单元2；功能模块3通过局部互连网络2从局部共享存储单元2中读取数据，对读取的数据进行处理，以此类推，这样，可以避免每次读取/写入操作都需要访问全局共享存储单元，同时，各个功能模块之间还能够并行访问局部共享存储单元，存储带宽大大提高，延迟大大减少。
为实现上述方法，本发明还提供一种多处理器共享存储系统，图8是本发明实现多处理器共享存储系统的结构示意图，如图8所示，该系统包括：至少一个多处理器共享存储子系统；所述多处理器共享存储子系统包括：一个局部互连网络、与所述局部互连网络相连的至少两个功能模块、与所述局部互连网络连接的局部共享存储单元；其中，
至少两个功能模块中的第一功能模块，用于将自身的地址空间映射到所述局部共享存储单元；还用于将处理后的初始数据通过所述局部互连网络写入所述局部共享存储单元；
至少两个功能模块中的第二功能模块，用于将自身的地址空间映射到所述局部共享存储单元；还用于通过所述局部互连网络从所述局部共享存储单元中获取数据。
图9是本发明实现多处理器共享存储系统的实施例一的结构示意图，如图9所示，基于上述多处理器共享存储系统，该系统包括多个多处理器共享存储子系统时，所述至少两个功能模块中的至少一个功能模块与至少两个局部互连网络相连。
其中，所述第二功能模块，还用于对获取的数据进行处理，并通过与自身连接的其他局部互连网络，将处理后的数据写入与该其他局部互连网络连接的局部共享存储单元。
图10是本发明实现多处理器共享存储系统的实施例二的结构示意图，如图10所示，基于上述多处理器共享存储系统，该系统包括多个多处理器共享存储子系统，且多个多处理器共享存储子系统中的局部互连网络间没有共同的功能模块时，该系统还包括全局互连网络，其中，每个局部互连网络连接的至少两个功能模块中，至少一个功能模块与全局互连网络相连。
上述系统中，所述功能模块将自身的地址空间映射到所述局部共享存储单元为：
将功能模块的地址空间全部映射到局部共享存储单元；或，
将功能模块的地址空间划分为多个区域，将多个区域的地址空间分别映射到局部共享存储单元和全局共享存储单元；或，
存在多个局部互连网络及局部共享存储单元时，将功能模块的地址空间划分为多个区域，将多个区域的地址空间分别映射到不同的局部共享存储单元。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种多处理器共享存储方法，其特征在于，设置至少一个局部互连网络，每个局部互连网络与至少两个功能模块相连；设置与所述局部互连网络连接的局部共享存储单元，并将所述功能模块的地址空间映射到所述局部共享存储单元；该方法还包括：
至少两个功能模块中的第一功能模块将处理后的初始数据通过所述局部互连网络写入所述局部共享存储单元；
至少两个功能模块中的第二功能模块通过所述局部互连网络从所述局部共享存储单元中获取数据。
2.根据权利要求1所述的方法，其特征在于，存在多个局部互连网络时，该方法还包括：至少两个功能模块中的至少一个功能模块与至少两个局部互连网络相连。
3.根据权利要求2所述的方法，其特征在于，该方法还包括：第二功能模块对获取的数据进行处理，并通过与自身连接的其他局部互连网络，将处理后的数据写入与所述其他局部互连网络连接的局部共享存储单元。
4.根据权利要求1所述的方法，其特征在于，存在多个局部互连网络时，该方法还包括：局部互连网络间没有共同的功能模块时，每个局部互连网络连接的至少两个功能模块中，至少一个功能模块与全局互连网络相连。
5.根据权利要求1所述的方法，其特征在于，所述将所述功能模块的地址空间映射到所述局部共享存储单元为：
将功能模块的地址空间全部映射到局部共享存储单元；或，
将功能模块的地址空间划分为多个区域，将多个区域的地址空间分别映射到局部共享存储单元和全局共享存储单元；或，
存在多个局部互连网络及局部共享存储单元时，将功能模块的地址空间划分为多个区域，将多个区域的地址空间分别映射到不同的局部共享存储单元。
6.根据权利要求5所述的方法，其特征在于，所述将功能模块的地址空间划分为多个区域为：通过配置存储管理单元的方式或增加硬件的存储单元的方式将功能模块的地址空间划分为多个区域。
7.根据权利要求1所述的方法，其特征在于，所述至少两个功能模块中的第一功能模块将处理后的初始数据通过所述局部互连网络写入所述局部共享存储单元为：
至少两个功能模块中的第一功能模块从芯片的外部接口或全局共享存储单元获取初始数据，并对所述初始数据进行处理，通过与自身连接的局部互连网络，将处理后的初始数据写入与所述局部互连网络连接的局部共享存储单元。
8.一种多处理器共享存储系统，其特征在于，该系统包括至少一个多处理器共享存储子系统；所述多处理器共享存储子系统包括：一个局部互连网络、与所述局部互连网络相连的至少两个功能模块、与所述局部互连网络连接的局部共享存储单元；其中，
至少两个功能模块中的第一功能模块，用于将自身的地址空间映射到所述局部共享存储单元；还用于将处理后的初始数据通过所述局部互连网络写入所述局部共享存储单元；
至少两个功能模块中的第二功能模块，用于将自身的地址空间映射到所述局部共享存储单元；还用于通过所述局部互连网络从所述局部共享存储单元中获取数据。
9.根据权利要求8所述的系统，其特征在于，该系统包括多个多处理器共享存储子系统时，所述至少两个功能模块中的至少一个功能模块与至少两个局部互连网络相连。
10.根据权利要求9所述的系统，其特征在于，所述第二功能模块，还用于对获取的数据进行处理，并通过与自身连接的其他局部互连网络，将处理后的数据写入与该其他局部互连网络连接的局部共享存储单元。
11.根据权利要求8所述的系统，其特征在于，该系统包括多个多处理器共享存储子系统，且多个多处理器共享存储子系统中的局部互连网络间没有共同的功能模块时，该系统还包括全局互连网络，其中，每个局部互连网络连接的至少两个功能模块中，至少一个功能模块与全局互连网络相连。
12.根据权利要求8所述的系统，其特征在于，所述功能模块将自身的地址空间映射到所述局部共享存储单元为：
将功能模块的地址空间全部映射到局部共享存储单元；或，
将功能模块的地址空间划分为多个区域，将多个区域的地址空间分别映射到局部共享存储单元和全局共享存储单元；或，
存在多个局部互连网络及局部共享存储单元时，将功能模块的地址空间划分为多个区域，将多个区域的地址空间分别映射到不同的局部共享存储单元。
CN201110453819XA 2011-12-29 2011-12-29 一种多处理器共享存储方法及系统 Pending CN103186501A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201110453819XA CN103186501A (zh) 2011-12-29 2011-12-29 一种多处理器共享存储方法及系统
US14/369,926 US20150012714A1 (en) 2011-12-29 2012-05-08 Method and System for Multiple Processors to Share Memory
PCT/CN2012/075201 WO2013097394A1 (zh) 2011-12-29 2012-05-08 一种多处理器共享存储方法及系统
EP12861084.7A EP2800008A4 (en) 2011-12-29 2012-05-08 Method and system for multiprocessors to share memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110453819XA CN103186501A (zh) 2011-12-29 2011-12-29 一种多处理器共享存储方法及系统

Publications (1)

Publication Number Publication Date
CN103186501A true CN103186501A (zh) 2013-07-03

Family

ID=48677672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110453819XA Pending CN103186501A (zh) 2011-12-29 2011-12-29 一种多处理器共享存储方法及系统

Country Status (4)

Country Link
US (1) US20150012714A1 (zh)
EP (1) EP2800008A4 (zh)
CN (1) CN103186501A (zh)
WO (1) WO2013097394A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015024169A1 (en) * 2013-08-20 2015-02-26 Empire Technology Development Llc Virtual shared storage device
CN107391431A (zh) * 2017-06-29 2017-11-24 北京金石智信科技有限公司 一种多个处理器共享访问存储器的方法、装置及系统
CN107577625A (zh) * 2017-09-22 2018-01-12 算丰科技（北京）有限公司 数据处理芯片和系统、数据存储转发处理方法
CN115396386A (zh) * 2022-08-09 2022-11-25 伟志股份公司 一种数据共享系统、方法及其应用

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2522650A (en) 2014-01-31 2015-08-05 Ibm Computer system with groups of processor boards
US11353868B2 (en) * 2017-04-24 2022-06-07 Intel Corporation Barriers and synchronization for machine learning at autonomous machines
CN112597075B (zh) * 2020-12-28 2023-02-17 成都海光集成电路设计有限公司 用于路由器的缓存分配方法、片上网络及电子设备
US12001370B2 (en) * 2021-12-30 2024-06-04 Advanced Micro Devices, Inc. Multi-node memory address space for PCIe devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2770603B2 (ja) * 1991-03-14 1998-07-02 三菱電機株式会社 並列計算機
US5940870A (en) * 1996-05-21 1999-08-17 Industrial Technology Research Institute Address translation for shared-memory multiprocessor clustering
EP1405175B1 (en) * 2001-06-29 2006-09-27 Koninklijke Philips Electronics N.V. Multiprocessor system and method for operating a multiprocessor system
US7870347B2 (en) * 2003-09-04 2011-01-11 Koninklijke Philips Electronics N.V. Data processing system
WO2006070306A1 (en) * 2004-12-30 2006-07-06 Koninklijke Philips Electronics N.V. Data-processing arrangement
KR100725100B1 (ko) * 2005-12-22 2007-06-04 삼성전자주식회사 포트간 데이터 전송기능을 갖는 멀티패쓰 억세스블 반도체메모리 장치
EP2271992B1 (en) * 2008-04-28 2013-04-03 Hewlett-Packard Development Company, L. P. Method and system for generating and delivering inter-processor interrupts in a multi-core processor and in certain shared-memory multi-processor systems
US8812796B2 (en) * 2009-06-26 2014-08-19 Microsoft Corporation Private memory regions and coherence optimizations
WO2011066459A2 (en) * 2009-11-25 2011-06-03 Howard University Multiple-memory application-specific digital signal processor
US20120124297A1 (en) * 2010-11-12 2012-05-17 Jaewoong Chung Coherence domain support for multi-tenant environment

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015024169A1 (en) * 2013-08-20 2015-02-26 Empire Technology Development Llc Virtual shared storage device
CN107391431A (zh) * 2017-06-29 2017-11-24 北京金石智信科技有限公司 一种多个处理器共享访问存储器的方法、装置及系统
CN107391431B (zh) * 2017-06-29 2020-05-05 北京金石智信科技有限公司 一种多个处理器共享访问存储器的方法、装置及系统
CN107577625A (zh) * 2017-09-22 2018-01-12 算丰科技（北京）有限公司 数据处理芯片和系统、数据存储转发处理方法
CN107577625B (zh) * 2017-09-22 2023-06-13 北京算能科技有限公司 数据处理芯片和系统、数据存储转发处理方法
CN115396386A (zh) * 2022-08-09 2022-11-25 伟志股份公司 一种数据共享系统、方法及其应用
CN115396386B (zh) * 2022-08-09 2023-11-17 伟志股份公司 一种数据共享系统、方法及其应用

Also Published As

Publication number Publication date
US20150012714A1 (en) 2015-01-08
EP2800008A1 (en) 2014-11-05
WO2013097394A1 (zh) 2013-07-04
EP2800008A4 (en) 2017-03-22

Similar Documents

Publication Publication Date Title
CN103186501A (zh) 一种多处理器共享存储方法及系统
CN100573497C (zh) 一种多核多操作系统之间的通信方法及系统
US10409766B2 (en) Computer subsystem and computer system with composite nodes in an interconnection structure
CN101908036B (zh) 一种高密度多处理器系统及其节点控制器
CN102141975B (zh) 计算机系统
US7587545B2 (en) Shared memory device
CN101477512B (zh) 一种处理器系统及其访存方法
CN104408014A (zh) 一种计算系统之间处理单元互连的系统及方法
CN103106048A (zh) 一种多控多活的存储系统
US9830283B2 (en) Multi-mode agent
CN104360982A (zh) 一种基于可重构芯片技术的主机系统目录结构实现方法和系统
US9942174B2 (en) Bus control device, relay device, and bus system
CN103222286B (zh) 路由交换装置、网络交换系统和路由交换方法
CN106844263B (zh) 一种基于可配置的多处理器计算机系统及实现方法
CN101561754A (zh) 免划分的多插槽存储器系统架构
US20220350771A1 (en) CCIX Port Management for PCI Express Traffic
EP2239665B1 (en) Distributed flash memory storage manager systems
CN100520748C (zh) 数据处理系统
CN111045974A (zh) 一种基于交换结构的多处理器数据交互方法
CN112506824A (zh) 一种芯片和数据交互方法
CN104462005A (zh) 多处理器系统及构建多处理器系统的方法
CN109314658A (zh) 网络交换设备及时隙交换的方法
CN205193686U (zh) 计算设备
JP2015035117A (ja) メモリシステム
US7194585B2 (en) Coherency controller management of transactions

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130703